JP5324908B2 - カードホストlsiを有するセット機器、およびカードホストlsi - Google Patents
カードホストlsiを有するセット機器、およびカードホストlsi Download PDFInfo
- Publication number
- JP5324908B2 JP5324908B2 JP2008319594A JP2008319594A JP5324908B2 JP 5324908 B2 JP5324908 B2 JP 5324908B2 JP 2008319594 A JP2008319594 A JP 2008319594A JP 2008319594 A JP2008319594 A JP 2008319594A JP 5324908 B2 JP5324908 B2 JP 5324908B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- bus
- lsi
- host lsi
- set device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 claims description 93
- 230000002093 peripheral effect Effects 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000012546 transfer Methods 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 13
- 238000003384 imaging method Methods 0.000 claims description 4
- 230000009467 reduction Effects 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 25
- 238000012545 processing Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 8
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
Description
図1は本発明の実施の形態1に係るセット機器の構成図である。本実施形態に係るセット機器は、リムーバブルカードの一例としてのSDカードや、SDカード向けカードバス仕様に対応する組み込みモジュールを制御する機能を有している。本発明に係るセット機器は、例えば、携帯電話端末である。
1)フレームの先頭に32ビット未満のフレームサイズを示すフィールドを追加で設けると、フレームサイズが例えば32ビット等の2のN(Nは自然数)乗ビットでなくなるため、回路が複雑になる。
という課題を解決するためのものである。この終了フラグにより、設定するフレーム数を予め指定する必要なく、簡単な回路でかつ、メイン・マイコンLSI10の負荷が少なく、レジスタ設定コマンドの終了処理が可能となる。
・「レジスタ読み出しコマンド」は、レジスタ設定コマンドの後に発行されるコマンドであり、レジスタ設定コマンドでPreReadされたデータ(ここでは共通レジスタ134に記憶されている)をカードバスCB1に出力する。
・「データバッファ#A書き込みコマンド」は、カードバスCB1に書き込みデータを送るコマンドである。このコマンドにより、バス変換・制御回路150およびレジスタバスRB1を介して、SDカードホストI/F131(#A)内のデータバッファ131bにデータが書き込まれる。データバッファ131bに記憶されたデータは、レジスタ設定コマンドによってSDカードホストI/F131(#A)のレジスタを制御することによって、カードバスCB11aを介してSDカード110aに書き込まれる。
・「データバッファ#A読み出しコマンド」は、バス変換・制御回路150およびレジスタバスRB1を介して、SDカードホストI/F131(#A)内のデータバッファ131bからデータを読み出し、カードバスCB1へ出力する。なお、データバッファ131b内のデータは、レジスタ設定コマンドによってレジスタ131aを設定することによって、SDカード110aから読み出されている。
・「モード切替コマンド」は、バス変換・制御回路150にてスイッチ切替信号150a,150b,150cを制御し、レジスタスルーモードとダイレクトスルーモードとを切替えるコマンドである。
・ビット28は、当該フレームのデータログを記憶するか否かを示すDebug(デバッグ)フラグである。例えば、このDebugフラグが“1”のとき、当該フレームのデータログを共通レジスタ134に記憶する。次のレジスタ読み出しコマンドでは、PreReadした情報ではなく、ログ情報を読み出す。これにより、必要なフレームを選択してアクセスログをとることができる。メイン・マイコンLSI10は、レジスタ設定コマンドで発行したデータと、レジスタ読み出しコマンドで読み出したデータの一致を確認することで、当初のセットシステム開発において、カードバスCB1の接続デバック、および、メイン・マイコンLSI10内部ソフトのデバックに活用することが可能となる。
・ビット27は、EXTフラグであり、ビット26〜0を拡張することを指示する。
・ビット26は、TargetByteフラグで、上位バイトを処理するか下位バイトを処理するか切替えるフラグである。
・ビット25は、POLフラグで、該当ビットを「0」に変更するか「1」に変更するかを切替えるフラグである。
・ビット24〜16は、変更するレジスタの読み出し元を示すソースアドレスである。
・ビット15−10は、BitPosition/BitWidthフラグで、変更するレジスタのビット先頭位置とビット幅を示すフラグである。また、ビット幅がゼロの場合は、変更するビットがないため、ビット幅情報としてのBitWidthフラグは冗長となる。そこで、BitWidthフラグ“0”を、ソースアドレスのレジスタデータをそのままデストネーションアドレスへコピーする機能に割り付ける。これにより、フラグ情報ビットを効率的に活用することができる。なお、変更ビット幅が「8ビット」の場合は、通常のバイトライトで実現できるため、BitWidthフラグに「8ビット」の割り付けは不要である。
・ビット9〜0は、変更するレジスタの書き戻し先を示すデストネーションアドレスである。
・ビット28と27は、DebugフラグとEXTフラグであり、図7(b)と同じ内容である。
・ビット26〜24はTargetIfフラグで、SDカードホストI/F131,132,133のレジスタ131a,132a,133aに同時に書き込みを行うための選択フラグである。
・ビット23〜0は、図7(a)と同じである。
図9は本発明の実施の形態2に係るセット機器200の構成図である。本実施形態に係るセット機器もまた、実施の形態1と同様に、リムーバブルカードの一例としてのSDカードや、SDカード向けカードバス仕様に対応する組み込みモジュールを制御する機能を有している。
実施の形態1におけるカードホストLSI101は、メイン・マイコンLSI10からカードバスCB1を介してのみ制御される構成としたが、SDカードホストI/F131,132,133それぞれに、レジスタバスRB1と従来のIOバスIB2を切り替えるセレクタを備えることによって、IOバスIB2を介しても制御される構成としてもよい。この構成により、SDカードホストI/F12が遅い場合は、IOバスIB2を使用し、カードホストLSI101を制御することができる。また、カードバスCB1とIOバスIB2の2つのバスを同時に使って、例えば、カードバスCB1からダイレクトスルーモードまたはレジスタスルーモードでSDカード110aを制御し、IOバスIB2からSDカードホストI/F132を介してSDカード110bを制御することもできる。
100 セット機器
101 カードホストLSI
102 カードホストLSI(第2のカードホストLSI)
131a,132a,133a レジスタ
141,142,143 バススイッチ
143a インバータ(反転手段)
200 セット機器
201 USB・カードホストLSI(ペリフェラルデバイス)
300 セット機器
301 カードホストLSI(第1のカードバス)
CB1 カードバス(第1のカードバス)
CB11a,CB11b カードバス(第2のカードバス)
CB12 カードバス(第3のカードバス)
CB3 カードバス(第2のカードバス)
IB2 IOバス
Claims (21)
- 所定のカードバス仕様に対応するリムーバブルカード、および前記所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器であって、
前記所定のカードバス仕様のマスター機能を有するマイコンモジュールと、
前記所定のカードバス仕様のマスター機能およびスレーブ機能を有するカードホストLSIと、
前記所定のカードバス仕様に準拠しており、前記マイコンモジュールと前記カードホストLSIとを接続するための第1のカードバスと、
前記所定のカードバス仕様に準拠しており、前記カードホストLSIと前記リムーバブルカードまたは組み込みモジュールとを接続するための複数の第2のカードバスとを備え、
前記マスター機能は、スレーブに対するデータの書き込みおよび読み出し機能を含み、
前記マイコンモジュールは、前記カードホストLSIを介して、前記リムーバブルカードまたは組み込みモジュールの複数の実体に並列にアクセス可能である
ことを特徴とするセット機器。 - 請求項1記載のセット機器において、
前記カードホストLSIは、バススイッチを備え、
前記バススイッチは、前記第2のカードバスのマスター機能として当該カードホストLSIが有するマスター機能を用いる第1モードと、前記第2のカードバスのマスター機能として前記マイコンモジュールが有するマスター機能を用いる第2モードとを、前記マイコンモジュールからのカードバスコマンドに応じて、切替可能に構成されている
ことを特徴とするセット機器。 - 請求項2記載のセット機器において、
前記カードホストLSIは、前記第1モードのとき、前記マイコンモジュールからのカードバスコマンドに従って、当該カードホストLSIからの転送データについて、変換を行う
ことを特徴とするセット機器。 - 請求項1〜3のいずれか1項記載のセット機器において、
前記所定のカードバス仕様のマスター機能およびスレーブ機能を有する第2のカードホストLSIと、
前記所定のカードバス仕様に準拠しており、前記カードホストLSIと前記第2のカードホストLSIとを接続するための第3のカードバスとを備えた
ことを特徴とするセット機器。 - 請求項1または4記載のセット機器において、
前記第1のカードバスは、コマンド線とデータ線とを有し、
前記マイコンモジュールは、前記第1のカードバスを介して前記カードホストLSI内にあるレジスタを制御するとき、制御フラグ、レジスタアドレス、および書き込みまたは読み出しデータを所定数ビットのフレームにし、前記第1のカードバスのデータ線上に、このフレームを連続して送信する
ことを特徴とするセット機器。 - 請求項5記載のセット機器において、
前記フレームのデータフォーマットのうちの少なくとも1つは、制御フラグとレジスタアドレスとの間に、スタッフビットが設けられている
ことを特徴とするセット機器。 - 請求項5記載のセット機器において、
前記フレームのデータフォーマットのうちの少なくとも1つは、当該フレームが現在のコマンドにおける最終フレームであるか否かを示す終了フラグが、設けられている
ことを特徴とするセット機器。 - 請求項5記載のセット機器において、
前記フレームのデータフォーマットのうちの少なくとも1つは、当該フレームのデータログを記憶するか否かを示すデバッグフラグが、設けられている
ことを特徴とするセット機器。 - 請求項5記載のセット機器において、
前記フレームのデータフォーマットのうちの少なくとも1つは、ソースアドレス、ビット幅情報およびデストネーションアドレスを含み、かつ、ビット幅情報が“0”のときは、ソースアドレスのデータをデストネーションアドレスにコピーする機能を示す
ことを特徴とするセット機器。 - 請求項5記載のセット機器において、
前記カードホストLSIは、複数のカードバスについてマスター機能を有しており、かつ、各カードバスにそれぞれ対応した複数のレジスタを備え、
前記フレームのデータフォーマットのうちの少なくとも1つは、書き込みを行うレジスタとして、前記複数のレジスタの全部または一部を選択するための選択フラグが、設けられている
ことを特徴とするセット機器。 - 請求項5記載のセット機器において、
前記フレームは、2のN(Nは自然数)乗ビットからなる
ことを特徴とするセット機器。 - 請求項1記載のセット機器において、
前記カードホストLSIは、前記第1のカードバスを介して入力されたクロックが前記第2のカードバスを介して出力されるまでの信号経路において、前記クロックを反転する反転手段を備えている
ことを特徴とするセット機器。 - 請求項1記載のセット機器において、
前記第1のカードバスとは別に、前記マイコンモジュールと前記カードホストLSIとを接続するための、前記所定のカードバス仕様と異なる仕様のバスを備え、
前記カードホストLSIは、前記第1のカードバスを介して制御されるか、または、前記バスを介して制御されるかを、前記第1のカードバスの動作速度に応じて切り替える機能を有している
ことを特徴とするセット機器。 - 請求項13記載のセット機器において、
前記カードホストLSIは、複数の前記第2のカードバスに対応可能であり、かつ、前記各第2のカードバスについて、個別に、前記第1のカードバスを介して制御されるか、または、前記バスを介して制御されるかを、切り替える機能を有している
ことを特徴とするセット機器。 - 請求項1記載のセット機器において、
前記カードホストLSIは、前記マイコンモジュールからのカードバスコマンドに従って、当該カードホストLSIからの転送データについて、変換を行う
ことを特徴とするセット機器。 - 所定のカードバス仕様に対応するリムーバブルカード、および前記所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器に用いられるカードホストLSIであって、
前記所定のカードバス仕様のマスター機能およびスレーブ機能を有しており、
前記所定のカードバス仕様に準拠しており、マイコンモジュールと接続するための第1のカードバスが、接続可能に構成されており、
前記所定のカードバス仕様に準拠しており、前記リムーバブルカードまたは組み込みモジュールと接続するための複数の第2のカードバスが、接続可能に構成されており、
前記マスター機能は、スレーブに対するデータの書き込みおよび読み出し機能を含み、
前記マイコンモジュールから前記リムーバブルカードまたは組み込みモジュールの複数の実体への並列のアクセスを、仲介可能である
ことを特徴とするカードホストLSI。 - 請求項16記載のカードホストLSIにおいて、
バススイッチを備え、
前記バススイッチは、前記第2のカードバスのマスター機能として当該カードホストLSIが有するマスター機能を選択する第1モードと、前記第2のカードバスのマスター機能として前記第1のカードバスを介して接続されたマイコンモジュールが有するマスター機能を選択する第2モードとを、前記第1のカードバスを介して入力されたカードバスコマンドに応じて、切替可能に構成されている
ことを特徴とするカードホストLSI。 - 請求項17記載のカードホストLSIにおいて、
前記第1モードのとき、前記第1のカードバスを介して入力されたカードバスコマンドに従って、当該カードホストLSIからの転送データについて、変換を行う
ことを特徴とするカードホストLSI。 - 請求項16記載のカードホストLSIにおいて、
前記第1のカードバスを介して入力されたクロックが前記第2のカードバスを介して出力されるまでの信号経路において、前記クロックを反転するための反転手段を備えている
ことを特徴とするカードホストLSI。 - 請求項16記載のカードホストLSIにおいて、
前記第1のカードバスとは別に、前記マイコンモジュールと接続するための、前記所定のカードバス仕様と異なる仕様のバスが、接続可能に構成されており、
前記第1のカードバスを介して制御されるか、または、前記バスを介して制御されるかを、前記第1のカードバスの動作速度に応じて切り替える機能を有している
ことを特徴とするカードホストLSI。 - 請求項1記載のセット機器において、
前記所定のカードバス仕様のスレーブ機能を有しており、通信デバイス、記憶デバイス、GPS(Global Positioning System)デバイスまたは撮像デバイスのいずれかであるペリフェラルデバイスと、
前記所定のカードバス仕様に準拠しており、前記マイコンモジュールと前記ペリフェラルデバイスとを接続するための第3のカードバスとを備えた
ことを特徴とするセット機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008319594A JP5324908B2 (ja) | 2008-08-22 | 2008-12-16 | カードホストlsiを有するセット機器、およびカードホストlsi |
CN200980106233.7A CN101952813B (zh) | 2008-08-22 | 2009-02-03 | 具有卡片主机lsi的成套设备以及卡片主机lsi |
PCT/JP2009/000410 WO2010021067A1 (ja) | 2008-08-22 | 2009-02-03 | カードホストlsiを有するセット機器、およびカードホストlsi |
US12/861,569 US8495268B2 (en) | 2008-08-22 | 2010-08-23 | Card host LSI and set device including the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214569 | 2008-08-22 | ||
JP2008214569 | 2008-08-22 | ||
JP2008319594A JP5324908B2 (ja) | 2008-08-22 | 2008-12-16 | カードホストlsiを有するセット機器、およびカードホストlsi |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073186A JP2010073186A (ja) | 2010-04-02 |
JP5324908B2 true JP5324908B2 (ja) | 2013-10-23 |
Family
ID=41706961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008319594A Active JP5324908B2 (ja) | 2008-08-22 | 2008-12-16 | カードホストlsiを有するセット機器、およびカードホストlsi |
Country Status (4)
Country | Link |
---|---|
US (1) | US8495268B2 (ja) |
JP (1) | JP5324908B2 (ja) |
CN (1) | CN101952813B (ja) |
WO (1) | WO2010021067A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5641754B2 (ja) * | 2010-03-23 | 2014-12-17 | dブロード株式会社 | インターフェースカードシステム |
JP5728292B2 (ja) | 2011-02-04 | 2015-06-03 | 株式会社東芝 | メモリデバイス及びホストシステム |
US20130042063A1 (en) * | 2011-08-08 | 2013-02-14 | Chi Mei Communication Systems, Inc. | System and method for controlling dual memory cards |
JP5917325B2 (ja) * | 2012-07-26 | 2016-05-11 | 株式会社東芝 | ブリッジ回路 |
JP5863085B2 (ja) * | 2012-09-21 | 2016-02-16 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 動的アドレス割り当てのための方法及び装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4905182A (en) * | 1987-03-13 | 1990-02-27 | Apple Computer, Inc. | Self-configuring memory management system with on card circuitry for non-contentious allocation of reserved memory space among expansion cards |
JPH06266654A (ja) * | 1993-03-17 | 1994-09-22 | Ricoh Co Ltd | Scsi id/lun変換装置 |
US5913045A (en) * | 1995-12-20 | 1999-06-15 | Intel Corporation | Programmable PCI interrupt routing mechanism |
US5878127A (en) * | 1996-09-30 | 1999-03-02 | Sbc Technology Resources, Inc. | Method and apparatus for facilitating remote communications access to multiple locations within a telecommunications network |
US5892964A (en) * | 1997-06-30 | 1999-04-06 | Compaq Computer Corp. | Computer bridge interfaces for accelerated graphics port and peripheral component interconnect devices |
US6081858A (en) * | 1997-11-26 | 2000-06-27 | Cirrus Logic, Inc. | Apparatus and method for shaping random waveforms |
JPH11288400A (ja) * | 1998-04-03 | 1999-10-19 | Nec Shizuoka Ltd | Pciブリッジデバイス |
JP2000196648A (ja) * | 1998-12-28 | 2000-07-14 | Toshiba Corp | 電子機器制御方法および電子機器制御装置 |
JP2000315186A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
US7814337B2 (en) * | 2000-01-06 | 2010-10-12 | Super Talent Electronics, Inc. | Secure flash-memory card reader with host-encrypted data on a flash-controller-mastered bus parallel to a local CPU bus carrying encrypted hashed password and user ID |
US6874044B1 (en) * | 2003-09-10 | 2005-03-29 | Supertalent Electronics, Inc. | Flash drive/reader with serial-port controller and flash-memory controller mastering a second RAM-buffer bus parallel to a CPU bus |
US7117311B1 (en) * | 2001-12-19 | 2006-10-03 | Intel Corporation | Hot plug cache coherent interface method and apparatus |
US6917998B1 (en) * | 2001-12-21 | 2005-07-12 | Lsi Logic Corporation | Reusable complex multi-bus system hardware prototype system |
US7299303B2 (en) * | 2002-01-16 | 2007-11-20 | Microsoft Corporation | System and method for pendant bus for serially chaining multiple portable pendant peripherals |
US7197583B2 (en) | 2003-01-21 | 2007-03-27 | Zentek Technology Japan, Inc. | SDIO controller |
US6880024B2 (en) * | 2003-06-12 | 2005-04-12 | Phison Electronics Corp. | Control system for memory storage device having two different interfaces |
WO2005003980A1 (ja) * | 2003-07-01 | 2005-01-13 | T & D Corporation | 多目的半導体集積回路装置 |
TWM250252U (en) | 2003-11-14 | 2004-11-11 | Carry Computer Eng Co Ltd | Express card-interfaced adatper for small storage medium |
JP2005182370A (ja) | 2003-12-18 | 2005-07-07 | Matsushita Electric Ind Co Ltd | メモリカードシステム |
JP4723381B2 (ja) | 2004-01-06 | 2011-07-13 | dブロード株式会社 | バスシェアーアダプター機能を有するsdioカードデバイス |
US8060670B2 (en) * | 2004-03-17 | 2011-11-15 | Super Talent Electronics, Inc. | Method and systems for storing and accessing data in USB attached-SCSI (UAS) and bulk-only-transfer (BOT) based flash-memory device |
CN100387016C (zh) * | 2005-11-11 | 2008-05-07 | 哈尔滨工业大学 | 信息处理装置之间的异构多总线数据传输方法 |
US7634611B2 (en) * | 2006-03-17 | 2009-12-15 | Agilent Technologies, Inc. | Multi-master, chained two-wire serial bus |
JP2007304875A (ja) | 2006-05-11 | 2007-11-22 | Matsushita Electric Ind Co Ltd | メモリカード及びメモリカードシステム |
US8316439B2 (en) * | 2006-05-19 | 2012-11-20 | Iyuko Services L.L.C. | Anti-virus and firewall system |
US7587544B2 (en) * | 2006-09-26 | 2009-09-08 | Intel Corporation | Extending secure digital input output capability on a controller bus |
JP2008139350A (ja) * | 2006-11-29 | 2008-06-19 | Konica Minolta Business Technologies Inc | 光走査光学装置 |
JP2008139360A (ja) * | 2006-11-30 | 2008-06-19 | Teac Corp | オーディオ再生装置 |
US7552245B2 (en) * | 2007-06-08 | 2009-06-23 | Modu Ltd. | Communication card with three operational states |
-
2008
- 2008-12-16 JP JP2008319594A patent/JP5324908B2/ja active Active
-
2009
- 2009-02-03 CN CN200980106233.7A patent/CN101952813B/zh active Active
- 2009-02-03 WO PCT/JP2009/000410 patent/WO2010021067A1/ja active Application Filing
-
2010
- 2010-08-23 US US12/861,569 patent/US8495268B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100318690A1 (en) | 2010-12-16 |
WO2010021067A1 (ja) | 2010-02-25 |
CN101952813A (zh) | 2011-01-19 |
US8495268B2 (en) | 2013-07-23 |
JP2010073186A (ja) | 2010-04-02 |
CN101952813B (zh) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6950910B2 (en) | Mobile wireless communication device architectures and methods therefor | |
JP4856379B2 (ja) | プロトコル変換仲裁回路、それを備えるシステムと信号変換仲裁方法 | |
JP5019904B2 (ja) | 直列入/出力インターフェースを有するマルチポートメモリ素子及びその動作モードの制御方法 | |
JP5324908B2 (ja) | カードホストlsiを有するセット機器、およびカードホストlsi | |
US8612713B2 (en) | Memory switching control apparatus using open serial interface, operating method thereof, and data storage device therefor | |
JPH1153169A (ja) | 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース | |
US7313641B2 (en) | Inter-processor communication system for communication between processors | |
WO2005091812A2 (en) | Pvdm (packet voice data module) generic bus protocol | |
JP4667773B2 (ja) | データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 | |
EP1535169A2 (en) | Improved inter-processor communication system for communication between processors | |
US8171186B1 (en) | On-chip interconnect fabric | |
KR100476895B1 (ko) | 가변 가능한 데이터 전송 모드를 갖는 인터페이스 장치 및그것의 동작 방법 | |
JPH10143466A (ja) | バス通信システム | |
JP2004213644A (ja) | デュアルプロセッサのip共有装置及びその方法 | |
TWI471731B (zh) | 記憶體存取方法、記憶體存取控制方法、spi快閃記憶體裝置以及spi控制器 | |
CN104598404A (zh) | 计算设备扩展方法和装置、以及可扩展的计算系统 | |
US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
KR100872196B1 (ko) | 메모리 시스템 및 듀얼 포트 메모리의 접근 제어 방법 | |
KR100813133B1 (ko) | 듀얼 포트 메모리 장치, 이를 가지는 메모리 시스템 및듀얼 포트 메모리 장치의 공유 메모리 영역의 적응적사용방법 | |
JP5018047B2 (ja) | 集積回路装置 | |
WO2010001515A1 (ja) | バス調停装置及びこれを用いたナビゲーション装置 | |
KR100799908B1 (ko) | 메모리에 연결된 인터페이스 모듈 | |
KR20070081981A (ko) | 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치 | |
JP2006091982A (ja) | オンチップバスシステム | |
CN116107950A (zh) | 数据处理装置、通信系统、芯片、板卡、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110331 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130719 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5324908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |