JP2014026454A

JP2014026454A - ブリッジ回路

Info

Publication number: JP2014026454A
Application number: JP2012166137A
Authority: JP
Inventors: Makoto Inoue; 誠井上; Keisuke Kudo; 圭介工藤; Takayuki Nakagawa; 隆之中川; Akira Iribe; 彰入部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-07-26
Filing date: 2012-07-26
Publication date: 2014-02-06
Anticipated expiration: 2032-07-26
Also published as: JP5917325B2; US20140032786A1; US9043496B2

Abstract

【課題】プロセッサを搭載することなくワイヤードロジックによって構成されて、１つのカードで複数種類の機能を実現させる。
【解決手段】実施形態のブリッジ回路は、ワイヤードロジックにより構成され、複数のデバイスに夫々対応するコマンドを送信可能なホストコントローラから前記コマンドが入力され、入力されたコマンドを前記複数のデバイスに転送するコマンド転送部と、ワイヤードロジックにより構成され、前記ホストコントローラからのコマンドを解析するコマンド解析部と、ワイヤードロジックにより構成され、前記コマンドに対応するレスポンスが保持されたレジスタから、前記コマンド解析部の解析結果に基づくレスポンスを読出して前記ホストコントローラに送信可能なレスポンス応答部とを具備する。
【選択図】図１

Description

本発明の実施形態は、ブリッジ回路に関する。

従来、種々のフラッシュメモリカード、例えばＳＤカードが普及している。ＳＤカードは、コンパクトで使いやすい外形とサイズを備え、更に大容量化により、記録媒体として多用されるようになってきている。

ＳＤカードはＳＤ規格によって仕様が定められている。ＳＤ規格には、メモリカードに関する規格だけでなく、Ｉ／Ｏインターフェースを想定したＳＤＩＯに関する規格も含まれる。ＳＤＩＯに準拠したＳＤカードによって、Bluetooth（登録商標）、無線ＬＡＮ、ワンセグチューナー、ＧＰＳ、デジタルカメラ、ＰＨＳデータ通信等の種々の機能を実現することができる。特許文献１においては、拡張カードとメモリカードの２つのカードスロットを有する情報処理装置が開示されており、ＳＤメモリカード及びＳＤＩＯカードの利用が可能である。

しかし、ホスト機のカードスロットの数の制約を考慮すると、１つのＳＤカードに複数の機能、即ち、ＳＤメモリとＳＤＩＯの両方の機能を搭載したＳＤカードが考えられる。この種のＳＤカードにおいては、ＳＤメモリを制御するＳＤメモリコントローラとＳＤＩＯを制御するＳＤＩＯコントローラとを搭載すると共に、これらのコントローラとのデータ伝送を制御するマイコンを搭載した装置が考えられる。

しかしながら、このようなＳＤカードは、マイコンを動作させるためのプログラムメモリが必要でありハード規模が増大すると共に、マイコン処理が必要であることからデータ転送に遅延が生じるという問題があった。

特開２００４−４６４９８号公報

本発明の実施形態は、プロセッサを搭載することなくワイヤードロジックによって構成されて、１つのカードで複数種類の機能を実現させることができるブリッジ回路を提供することを目的とする。

実施形態のブリッジ回路は、ワイヤードロジックにより構成され、複数のデバイスに夫々対応するコマンドを送信可能なホストコントローラから前記コマンドが入力され、入力されたコマンドを前記複数のデバイスに転送するコマンド転送部と、ワイヤードロジックにより構成され、前記ホストコントローラからのコマンドを解析するコマンド解析部と、ワイヤードロジックにより構成され、前記コマンドに対応するレスポンスが保持されたレジスタから、前記コマンド解析部の解析結果に基づくレスポンスを読出して前記ホストコントローラに送信可能なレスポンス応答部とを具備する。

本発明の第１の実施の形態に係るブリッジ回路を示すブロック図。図１のブリッジ回路が組み込まれたＳＤカードとホスト機のＳＤホストコントローラ部分とを示すブロック図。第１の実施の形態の動作を説明するための説明図。第１の実施の形態の動作を説明するための説明図。本発明の第２の実施の形態を示すブロック図。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態に係るブリッジ回路を示すブロック図である。また、図２は図１のブリッジ回路が組み込まれたＳＤカードとホスト機のＳＤホストコントローラ部分とを示すブロック図である。

図２において、ＳＤカード１０は、ＳＤデバイスとして、ＳＤメモリ２２だけでなく、ＳＤＩＯデバイス２１を備えている。ＳＤメモリ２２は、ＳＤ規格に対応した図示しないメモリ部とこのメモリ部を制御する図示しないＳＤメモリコントローラとによって構成される。

ＳＤメモリ２２のメモリ部は、フラッシュ型メモリによって構成されている。ＳＤメモリコントローラは、図示しないＭＰＵを有すると共に、インターフェース（Ｉ／Ｏ）３２に接続されるインターフェースを有する。ＳＤメモリコントローラのＭＰＵは、インターフェースを介してＩ／Ｏ３２との間でデータの授受を行い、メモリ部にデータを書き込むと共にメモリ部に書き込まれているデータを読出して出力する。

ＳＤＩＯデバイス２１は、ＳＤ規格のＳＤＩＯに準拠し、Bluetooth（登録商標）、無線ＬＡＮ、ワンセグチューナー、ＧＰＳ、デジタルカメラ、ＰＨＳデータ通信等の種々の機能を実現するようになっている。ＳＤＩＯデバイス２１は、これらの機能を実現する図示しない機能部と、機能部を制御する図示しないＳＤＩＯコントローラとを具備する。

ＳＤカード１０内には、ＳＤカード１０の入出力ポートであるＩ／Ｏ３１に接続されたブリッジ回路１１が設けられている。ＳＤカード１０は、ホスト機１の図示しないカードスロットに着脱自在に装着されるようになっている。なお、ＳＤカード１０を着脱式でなく、ホスト機１内に埋め込み型で構成してもよい。ＳＤカード１０をカードスロットに装着させることで、ホスト機１のＳＤホストコントローラに設けられたＩ／Ｏ６とＳＤカードのＩ／Ｏ３１とが接続される。

ホスト機１のＳＤホストコントローラには、ＳＤメモリホストコントローラ３及びＳＤＩＯホストコントローラ４が設けられる。ＳＤホストコントローラのＣＰＵ２は、これらのコントローラ３，４を制御可能に構成されている。ＳＤメモリホストコントローラ３は、ＳＤメモリ２２に記憶させるデータを出力すると共に、ＳＤメモリ２２に対する書き込み及び読出しを制御するものである。また、ＳＤＩＯホストコントローラ４は、ＳＤＩＯデバイス２１を制御するものであり、ＳＤＩＯデバイス２１の機能を実現するために必要なデータを出力すると共に、ＳＤＩＯ２１からのデータ処理する。

ＣＰＵ２は、セレクタ５を制御して、ＳＤメモリホストコントローラ３又はＳＤＩＯホストコントローラ４のいずれか一方をＩ／Ｏ６に接続する。Ｉ／Ｏ６は、Ｉ／Ｏ３１との間でデータの授受を行う。

本実施の形態においては、ＳＤメモリホストコントローラ３及びＳＤＩＯホストコントローラ４は、ＳＤ規格に準拠して動作するものであり、例えばタイミング規定についても、通常のＳＤ規格と同様に動作するようになっている。

ＳＤカード１０内のブリッジ回路１１は、ＳＤＩＯデバイス２１に接続されると共に、Ｉ／Ｏ３２を介してＳＤメモリ２２に接続されて、ＳＤＩＯデバイス２１とＳＤメモリ２２との間でデータの授受を行う。即ち、ブリッジ回路１１は、ＳＤカード１０をホスト機１に装着した状態で、ＳＤメモリ２２又はＳＤＩＯデバイス２１を利用できるように、データ伝送を制御するようになっている。

図１において、ブリッジ回路１１は、フリップフロップ（以下、ＦＦという）１２Ｄ，１２Ｃ，１２Ｒを備えている。ＦＦ１２Ｄには、Ｉ／Ｏ３１を介してホスト機１からデータが入力される。ＦＦ１２Ｃには、Ｉ／Ｏ３１を介してホスト機１からコマンドが入力される。また、ＦＦ１２Ｒは、Ｉ／Ｏ３１を介してホスト機１に対してレスポンスを出力する。なお、ＦＦ１２Ｒからのレスポンスラインは、データ及びコマンドの両方のレスポンスの伝送が可能に構成されている。

ＦＦ１２Ｄの出力はＦＦ１３Ｄを介してセレクタ１６に供給される。セレクタ１６は、後述するコマンド解析部１４からの選択信号によって制御されて、ＦＦ１３ＤからのデータをＳＤＩＯデバイス２１又はＳＤメモリ２２に選択的に出力する。

ＦＦ１２Ｃの出力はＦＦ１３Ｃに伝達される。本実施の形態においては、ＦＦ１３Ｃは、ＦＦ１２ＣからのコマンドをＳＤＩＯデバイス２１及びＳＤメモリ２２の両方に出力するようになっている。即ち、ブリッジ回路１１に入力されたコマンドは、２クロックで、ＦＦ１２Ｄ及びＦＦ１３Ｄを通過してセレクタ１６からＳＤＩＯデバイス２１及びＳＤメモリ２２に供給されることになり、遅延が十分に小さいコマンド伝送が行われる。

ＳＤＩＯデバイス２１及びＳＤメモリ２２の各コントローラは、ＦＦ１３Ｃからのコマンドが入力されると、入力されたコマンドのエラーチェックを行った後、入力されたコマンドを解釈し、解釈した結果に応じた動作を行う。例えば、ＳＤＩＯデバイス２１及びＳＤメモリ２２の各コントローラは、入力されたコマンドに対するレスポンスを発生して出力する。

ＳＤ規格におけるコマンドは、ＳＤＩＯデバイス２１用とＳＤメモリ２２用とで異なり、ＳＤＩＯデバイス２１及びＳＤメモリ２２の各コントローラは、自機宛用のコマンドについてのみ、正しいレスポンスを発生する。ＳＤＩＯデバイス２１及びＳＤメモリ２２の各コントローラは、自機宛用のコマンドでない場合には、イリーガルなコマンドが入力されたことを示すレスポンスを発生する。

ＳＤＩＯデバイス２１及びＳＤカード２２の各コントローラからのレスポンスは、ブリッジ回路１１のセレクタ１７に供給されるようになっている。セレクタ１７は、コマンド解析部１４からの選択信号によって制御されて、ＳＤＩＯデバイス２１又はＳＤメモリ２２からのレスポンスを選択的にセレクタ１８及びレスポンス応答部１５に出力する。セレクタ１８には、後述するレスポンス応答部１５の出力も与えられる。セレクタ１８はレスポンス応答部１５からの選択信号によって制御されて、２入力の一方をＦＦ１２Ｒに出力する。ＦＦ１２Ｒは、入力されたレスポンスをＩ／Ｏ３１を介してホスト機１に出力する。

本実施の形態においては、ＦＦ１２Ｃによって取り込まれたコマンドは、コマンド解析部１４にも与えられる。ＳＤ規格においては、コマンドはシリアル転送される。ＳＤ規格のコマンドはビット構成が固定されており、コマンド解析部１４は、図示しないレジスタにＳＤ規格の各種コマンド列を保持しており、順次入力されるコマンドとレジスタに格納されたコマンド列とをコンパレータによって比較することで、コマンドの種別を判定すると共にＳＤＩＯデバイス２１用とＳＤメモリ２２用のいずれに対するコマンドであるかの宛先の種別を判定する。

コマンド解析部１４は、宛先種別の判定結果を選択信号としてセレクタ１６，１７に与えて、セレクタ１６，１７を制御する。また、コマンド解析部１４は、コマンド種別の判定結果をレスポンス応答部１５に出力する。

レスポンス応答部１５は、図示しないレジスタに、コマンド種別に対応したダミーレスポンスを保持しており、コマンド解析部１４からのコマンド種別に応じたダミーレスポンスをレジスタから読出して出力する。コマンド種別によっては、レスポンス応答部１５からダミーレスポンスを発生させる必要がないこともあり、レスポンス応答部１５は、レスポンス発生の要不要に応じて、セレクタ１８を制御する選択信号を発生する。即ち、レスポンス応答部１５は、ダミーレスポンスを発生する必要がある場合には、発生したダミーレスポンスをセレクタ１８から選択的に出力させ、ダミーレスポンスを発生する必要がない場合には、ＦＦ１３Ｒからのレスポンスをセレクタ１８から選択的に出力させる。

例えば、レスポンス応答部１５は、ＳＤデバイス２１又はＳＤメモリ２２からのレスポンスの発生を待つと、ＳＤ規格におけるレスポンスのタイミング規定を満足しなくなる場合には、レスポンス応答部１５によって発生したダミーレスポンスをホスト機１に送信するようになっている。

また、レスポンス応答部１５は、ダミーレスポンスの送信後に、ＳＤＩＯデバイス２１又はＳＤメモリ２２から送信されたレスポンスが入力されると、このレスポンスをホスト機１に出力するように、セレクタ１８を制御することもある。

更に、レスポンス応答部１５は、ＳＤＩＯデバイス２１又はＳＤメモリ２２から送信されたレスポンスを調停し、調停後のレスポンスをホスト機１に送信する機能も有している。

本実施の形態においては、ブリッジ回路１１は、プロセッサを搭載しておらず、ワイヤードロジックのみによって構成されている。これにより、ホスト機１からのコマンドを極めて短時間にＳＤＩＯデバイス２１及びＳＤメモリ２２に供給することができると共に、ホスト機１からのコマンドの入力完了直後に、コマンド解析部１４によって解析結果としてコマンド種別及び宛先種別を得ることができる。また、レスポンス応答部１５によって短時間にレスポンスを発生させることも可能である。

次に、このように構成された実施の形態の動作について図３及び図４の説明図を参照して説明する。図３及び図４はホスト機１のＳＤホストコントローラ１ａ、ブリッジ回路１１のコマンド解析部１４及びレスポンス応答部１５、ＳＤＩＯデバイス２１のＳＤＩＯコントローラ２１ａ及びＳＤメモリ２２のＳＤメモリコントローラ２２ａ相互間におけるコマンド及びレスポンスの伝送を説明するためのものである。

ＳＤカード１０をホスト機１に装着することによって、ＳＤホストコントローラ１ａによって、ＳＤメモリ２２が使用可能になると共に、ＳＤＩＯデバイス２１が使用可能になる。いま、例えば、ＳＤメモリ２２への書き込み等のために、ホスト機１のＳＤホストコントローラ１ａから、ＳＤメモリ２２に対するコマンドが発生するものとする。このコマンドは、図３の矢印Ａに示すように、ＳＤホストコントローラ１ａからブリッジ回路１１を介してＳＤＩＯデバイス２１内のＳＤＩＯコントローラ２１ａ及びＳＤメモリ２２内のＳＤメモリコントローラ２２ａに伝送される。

なお、矢印Ａの伝送では、ブリッジ回路１１内のＦＦ１２Ｃ，１３Ｃを経由して、コマンドの伝送が行われる。ブリッジ回路１１は、コマンドを解釈することなく、ＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａへのコマンドの伝送を行っており、遅延が十分に小さいコマンド伝送が可能である。

また、矢印Ａに示すコマンド伝送では、ＦＦ１２Ｃからコマンド解析部１４にもコマンドが伝送される。コマンド解析部１４は、レジスタに格納されたコマンド列と入力コマンドとをコンパレータで比較することにより、コマンドの入力が完了した直後にコマンド種別及び宛先種別の判定結果を出力する。

コマンド種別の情報はレスポンス応答部１５に与えられ、レスポンス応答部１５は、コマンド種別に対応したレスポンスを発生する。例えば、ＳＤ規格では、ＳＤカード固有の情報であるＣＩＤ情報を保持しており、ＳＤホストコントローラ１ａからＣＩＤ情報の読出しのためのコマンドとして、ALL_SEND_CID（ＣＭＤ２）が発生することがある。ＳＤ規格では、このコマンド（ＣＭＤ２）に対して比較的短い時間でレスポンスが発生することが要求されている。

レスポンス応答部１５は、ＳＤメモリ２２に格納されているＣＩＤ情報と同一のＣＩＤ情報を保持するレジスタを有しており、コマンド解析部１４からコマンド（ＣＭＤ２）を示すコマンド種別が入力されると、レジスタからＣＩＤ情報を読出してダミーレスポンスとして出力する。レスポンス応答部１５は、セレクタ１８を制御して、このダミーレスポンスを選択させて、ＦＦ１２Ｒを介してＳＤホストコントローラ１ａに出力する（矢印Ｂ）。これにより、ＳＤ規格のタイミング規定を満足する時間内にレスポンスを返すことができる。

また、例えば、ＳＤ規格では、データ転送における動作電圧の最大値及び最小値がカード内のレジスタであるＯＣＲ(Operation Condition Register)において定義されている。ＳＤホストコントローラ１ａは、ＳＤカード１０のＯＣＲを読出すことで、動作電圧の選択や適合しないカードの拒否等を行う。このためのコマンドとして、ＳＤホストコントローラ１ａは、SD_SEND_OP_COND（ＡＣＭＤ４１）を伝送する。ＳＤ規格では、このコマンド（ＡＣＭＤ４１）に対して比較的短い時間でレスポンスが発生することが要求されている。

そこで、本実施の形態においては、レスポンス応答部１５は、コマンド（ＡＣＭＤ４１）を示すコマンド種別が入力されると、カードがビジー状態であることを示すＢｕｓｙをダミーレスポンスとして発生する。レスポンス応答部１５は、セレクタ１８を制御して、このダミーレスポンスを選択させて、ＦＦ１２Ｒを介してＳＤホストコントローラ１ａに出力する（矢印Ｂ）。これにより、ＳＤ規格を満足する時間内にレスポンスを返すことができる。

一方、コマンド（ＡＣＭＤ４１）を受信したＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａは、受信したコマンドを解釈して、レスポンスを発生する。コマンド（ＡＣＭＤ４１）は、ＳＤメモリ用のコマンドであり、ＳＤメモリコントローラ２２ａは、コマンド（ＡＣＭＤ４１）に対応したレスポンスを発生して出力する（矢印Ｃ）。

コマンド解析部１４は、コマンド（ＡＣＭＤ４１）がＳＤメモリ用のコマンドであることを判別すると、セレクタ１６，１７にＳＤメモリ２２を選択させる。コマンド解析部１４は、コマンドの入力直後に宛先種別を判定してセレクタ１６，１７を制御しており、ＳＤメモリコントローラ２２ａからのレスポンスは、セレクタ１７によって選択された後、ＦＦ１３Ｒを介してセレクタ１８に供給される。

このＳＤメモリコントローラ２２ａからのレスポンスは、レスポンス応答部１５にも供給されており、レスポンス応答部１５は、ＳＤメモリコントローラ２２ａからレスポンスを受信すると、セレクタ１８にＦＦ１３Ｒの出力を選択させる。これにより、Ｂｕｓｙが解除され、ＳＤメモリコントローラ２２ａからのレスポンスがセレクタ１８からＦＦ１２Ｒを介してＳＤホストコントローラ１ａに供給される（矢印Ｄ）。

なお、コマンド（ＡＣＭＤ４１）はＳＤメモリ用のコマンドであるので、ＳＤＩＯコントローラ２１ａは、イリーガルなコマンドが入力されたことを示すレスポンスを発生して出力する（破線矢印Ｅ）。コマンド（ＡＣＭＤ４１）に対するレスポンスは、セレクタ１７によって選択されず伝送されない。

なお、ＳＤメモリ２２用のコマンドが入力される例について説明したが、ＳＤＩＯデバイス２１用のコマンドが入力される場合の動作も同様であり、コマンド解析部１４によってセレクタ１６，１７がＳＤＩＯデバイス２１を選択する点が異なるのみである。

コマンドの伝送に続いてデータの伝送が行われることがある。コマンド解析部１４は、宛先種別の判定結果によってセレクタ１６を制御しており、ＳＤＩＯデバイス２１用のデータはＳＤＩＯデバイス２１に供給され、ＳＤメモリ２２用のデータはＳＤメモリ２２に供給される。

また、図３においては、レスポンス応答部１５がダミーレスポンスを発生しＳＤホストコントローラ１ａに送信する例を示したが、レスポンスの応答時間に余裕がある場合には、レスポンス応答部１５はダミーレスポンスを発生することなく、ＳＤＩＯコントローラ２１ａ又はＳＤメモリコントローラ２２ａからのレスポンスの発生を待って、このレスポンスをＳＤホストコントローラ１ａに送信するようにしてもよい。

また、上述した説明では、レスポンス応答部１５は、ＳＤＩＯコントローラ２１ａ又はＳＤメモリコントローラ２２ａからのレスポンスをそのままＳＤホストコントローラ１ａに送信する例について説明したが、レスポンス応答部１５は、ＳＤＩＯコントローラ２１ａ又はＳＤメモリコントローラ２２ａからのレスポンスを調停し、調停後のレスポンスをＳＤホストコントローラ１ａに送信するようにしてもよい。図４はこの場合の例を示している。なお、この場合にも、レスポンス応答部１５は、調停後のレスポンスをコマンド種別に応じてレジスタから読出して出力する。

例えば、ＳＤ規格では、デバイス（コントローラ）に固有の相対アドレスＲＣＡ（Relative Card Address）によってデバイス（コントローラ）を指定する。ＳＤホストコントローラ１ａからＲＣＡ情報の読出しのためのコマンドとして、SEND_RELATIVE_ADDR（ＣＭＤ３）が発生するものとする。

コマンド解析部１４は、解析したコマンド種に応じて、ＳＤＩＯデバイスに情報通知する機能を有する。例えば、コマンド解析部１４は、コマンド（ＣＭＤ３）に対して、ＳＤＩＯデバイスへＲＣＡ設定コマンドを自動発行する。また例えば、コマンド解析部１４は、コマンド（ＣＭＤ６）に対して、ＳＩＯデバイスへＢｕｓＳｐｅｅｄを通知したり、コマンド（ＡＣＭＤ６）に対して、ＳＤＩＯデバイスへＢｕｓＷｉｄｔｈを通知する。

コマンド（ＣＭＤ３）は、図４の矢印Ａに示すように、ブリッジ回路１１内のＦＦ１２Ｃ，１３Ｃを経由して、ＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａに転送される。いま、コマンド（ＣＭＤ３）がＳＤメモリコントローラ２２ａに対するものであるものとすると、コマンド解析部１４の解析結果によって、セレクタ１６，１７はＳＤメモリ２２を選択する。

ＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａは、コマンド（ＣＭＤ３）に対して、ＲＣＡ情報をレスポンスとして出力する（矢印Ｂ）。ＳＤメモリコントローラ２２ａからのレスポンスはセレクタ１７及びＦＦ１３Ｒを介してレスポンス応答部１５に供給される（矢印Ｃ）。レスポンス応答部１５は、ＳＤホストコントローラ１ａが１つの相対アドレスしか使用することができない場合には、ＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａからの異なるアドレスを調停し、１つの相対アドレスをＲＣＡ情報としてＳＤホストコントローラ１ａに送信する（矢印Ｄ）。

また、例えば、バススピードの設定コマンド、バス幅の設定コマンド、カードのロック・アンロックの設定コマンド等が入力された場合においても、レスポンス応答部１５は、ＳＤＩＯコントローラ２１ａとＳＤメモリコントローラ２２ａの異なる設定に対して、共通の値をレスポンスとして返す。

このように本実施の形態においては、コマンド解析部及びレスポンス応答部を含む各部を、非プロセッサのワイヤードロジックによって構成しており、ホストコントローラからのコマンドをデコードすることなく高速にＳＤメモリ及びＳＤＩＯデバイスに転送することができる。これにより、ＳＤ規格におけるクロックストップ制約の影響を回避することができる。また、コマンド解析部はコマンド入力完了直後にコマンド種別及び宛先種別を判定しており、入力コマンドに対するＳＤメモリ又はＳＤＩＯデバイスからのレスポンスの発生時には、宛先種別の判定結果に応じたレスポンスを選択して、ホストコントローラに戻すことができる。更に、極めて短時間にレスポンスを発生させる必要がある場合には、ＳＤメモリ又はＳＤＩＯデバイスからのレスポンスの発生前に、レスポンス応答部においてコマンド種別に応じたダミーレスポンスを発生させてホストコントローラに出力しており、ＳＤ規格の複数のＳＤデバイスを内蔵する場合でも、ＳＤ規格のレスポンス規定を満足した動作を可能にすることができる。これにより、１つのＳＤカード内に、ＳＤ規格に準拠した複数の機能を実現するデバイスを構築することができる。また、レスポンス応答部は、複数のデバイスからのレスポンスが異なる場合には、これらのレスポンスを調停して、１つのレスポンスのみを出力することも可能である。

（第２の実施の形態）
図５は本発明の第２の実施の形態を示すブロック図である。図５において図１と同一の構成要素には同一符号を付して説明を省略する。

本実施の形態におけるブリッジ回路４１は、エラーチェック部４２を付加すると共に、レスポンス応答部１５に代えてレスポンス応答部４３を採用した点が図１のブリッジ回路１１と異なる。ＳＤホストコントローラ１ａ（図３参照）からのコマンド及びデータには、夫々ＣＲＣ（Cyclic Redundancy Check）符号が付加されている。ＳＤＩＯデバイス２１及びＳＤメモリ２２に夫々設けられたＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａは、これらのＣＲＣ符号を用いたエラーチェックを行い、エラーチェック結果をＣＲＣレスポンスとしてＳＤホストコントローラ１ａに返すようになっている。

しかし、ＳＤ規格では、ＣＲＣレスポンスの応答時間が規定されており、ＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａからのＣＲＣレスポンスをＳＤホストコントローラ１ａに送信した場合には、ＣＲＣレスポンス規定を満足しないことが考えられる。

そこで、本実施の形態においては、ブリッジ回路４１は、ＣＲＣ符号を用いたエラーチェックを行うためのエラーチェック部４２を備える。エラーチェック部４２は、ＦＦ１２Ｃ，１２Ｄを介してコマンド及びデータが与えられ、夫々ＣＲＣエラーチェックを行う。エラーチェック部４２は、エラーチェック結果をレスポンス応答部４３に出力する。

レスポンス応答部４３は、レスポンス応答部１５と同様の機能を有する。更に、レスポンス応答部４３は、エラーチェック部４２からエラーチェック結果を受信すると、ＣＲＣレスポンス規定を満足させるためにＣＲＣレスポンスを短時間で返す必要があることがコマンド解析部１４からのコマンド種別の情報によって示された場合には、エラーチェック部４２からのエラーチェック結果をＣＲＣレスポンスとしてＳＤホストコントローラ１ａに送信するようになっている。

次に、このように構成された実施の形態の動作について説明する。

本実施の形態においても、コマンド転送、コマンドに対するレスポンス転送及びデータ転送については、第１の実施の形態と同様の動作が行われる。いま、データライトに関するＳＤ規格のコマンド（ＣＭＤ２４，２５，２７，４２，５６）等がＳＤホストコントローラ１ａから送信されるものとする。

これらのコマンドは、ＦＦ１２Ｃ，１３Ｃを介してＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａに供給されると共に、コマンド解析部１４に供給される。更に、本実施の形態においては、これらのコマンドはエラーチェック部４２に与えられて、ＣＲＣエラーチェックが行われる。

エラーチェック部４２は、エラーチェック結果をレスポンス応答部４３に出力する。レスポンス応答部４３には、コマンド解析部１４からコマンド種別の情報が与えられており、レスポンス応答部４３は、エラーチェックを行ったコマンドが、ＣＲＣレスポンス規定により短時間に応答する必要があるコマンドであることを認識することができる。この場合には、レスポンス応答部４３は、セレクタ１８を制御して、エラーチェック部４２からのエラーチェック結果をＣＲＣレスポンスとして、ＳＤホストコントローラ１ａに送信する。これにより、ＣＲＣレスポンス規定を満足する応答が可能である。

なお、レスポンス応答部４３は、ＣＲＣレスポンス規定を満足する場合には、セレクタ１８を制御して、ＳＤＩＯコントローラ２１ａ及びＳＤメモリコントローラ２２ａからのＣＲＣレスポンスをそのままＳＤホストコントローラ１ａに送信させる。

このように本実施の形態においては、第１の実施の形態と同様の効果が得られると共に、ＣＲＣレスポンス規定を満足した応答が可能である。

なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１１…ブリッジ回路、１２Ｄ，１２Ｃ，１２Ｒ，１３Ｄ，１３Ｃ，１３Ｒ…フリップフロップ、１４…コマンド解析部、１５…レスポンス応答部、１６〜１８…セレクタ、２１…ＳＤＩＯデバイス、２２…ＳＤメモリ。

Claims

ワイヤードロジックにより構成され、複数のデバイスに夫々対応するコマンドを送信可能なホストコントローラから前記コマンドが入力され、入力されたコマンドを前記複数のデバイスに転送するコマンド転送部と、
ワイヤードロジックにより構成され、前記ホストコントローラからのコマンドを解析するコマンド解析部と、
ワイヤードロジックにより構成され、前記コマンドに対応するレスポンスが保持されたレジスタから、前記コマンド解析部の解析結果に基づくレスポンスを読出して前記ホストコントローラに送信可能なレスポンス応答部と
を具備したブリッジ回路。
前記コマンド解析部の解析結果によって、前記複数のデバイスの１つを選択するセレクタ
を具備した請求項１に記載のブリッジ回路。
前記セレクタは、前記複数のデバイスのうちの１つからのレスポンスを選択的に前記ホストコントローラに送信可能にする
請求項２に記載のブリッジ回路。
前記セレクタは、前記ホストコントローラからのデータを前記複数のデバイスのうちの１つに選択的に供給する
請求項２に記載のブリッジ回路。
前記レスポンス応答部は、前記セレクタを介して前記複数のデバイスのうちの１つからのレスポンスが選択的に与えられると、前記レジスタから読出したレスポンスに代えて前記セレクタを介して供給されたレスポンスを前記ホストコントローラに送信する
請求項２に記載のブリッジ回路。
前記ホストコントローラからのコマンドのエラーチェックを行い、エラーチェック結果を前記ホストコントローラに送信可能に構成されたエラーチェック部
を具備した請求項１に記載のブリッジ回路。