WO2004077306A1 - Ｓｄｉｏコントローラ - Google Patents

Ｓｄｉｏコントローラ

Info

Publication number
WO2004077306A1
WO2004077306A1 PCT/JP2004/000510 JP2004000510W WO2004077306A1 WO 2004077306 A1 WO2004077306 A1 WO 2004077306A1 JP 2004000510 W JP2004000510 W JP 2004000510W WO 2004077306 A1 WO2004077306 A1 WO 2004077306A1
Authority
WO
WIPO (PCT)
Prior art keywords
sdio
interface
memory
data
host
Prior art date
Application number
PCT/JP2004/000510
Other languages
English (en)
French (fr)
Inventor
Jun Takinosawa
Hiroyuki Yasoshima
Original Assignee
C-Guys, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C-Guys, Inc. filed Critical C-Guys, Inc.
Priority to JP2004570945A priority Critical patent/JPWO2004077306A1/ja
Publication of WO2004077306A1 publication Critical patent/WO2004077306A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to an SDIO controller that is a semiconductor device that connects an SDIO host conforming to the SDIO (SecureDigital) standard and an SDIO force application via an SD bus.
  • SDIO Secure Digital
  • PCs notebook personal computers
  • PDAs portable communication devices
  • digital videos digital videos
  • digital cameras digital cameras
  • small audio devices these are sometimes collectively referred to as “host devices J”.
  • host devices J There are various standards for IC cards that can be inserted, and SD memory cards are attracting attention because of their small size, high data transfer speed, and advanced security functions.
  • SD memory as a memory device
  • SDIO as an input / output device
  • SDIO an international standard for SD-related equipment
  • IZO input / output device
  • SDIO an international standard for SD-related equipment
  • SDIO an extension of the SD memory card standard and has not only a memory function but also an input / output function.
  • a card-type peripheral device conforming to the SDIO standard is called an SDIO card.
  • An SDIO controller is a control device that realizes a function for a peripheral device to connect to a host device in accordance with the SDIO standard.
  • SDIO wireless communication card equipped with a provided SDIO controller and a Bluetooth standard wireless communication function is known (for example, see Patent Document 1).
  • This SD IO wireless communication card has a function to wirelessly communicate data from the host device via SD IO, and can communicate with a Bluetooth standard wireless communication device at a remote location.
  • Patent Document 1 JP-A-2002-171303
  • the SDIO standard is a relatively new standard, and R & D must be performed while meeting the specifications of the SDIO international standard.
  • the present invention has been made in order to improve the design and development environment of SDIO-related devices, and has high versatility having an interface function between an SDIO host and various applications (wireless, GPS, memory, etc.).
  • the main purpose is to provide an SD IO controller and its application equipment.
  • the SD IO controller is a one-chip semiconductor device that connects an SD IO host conforming to the SD IO standard and a plurality of applications via an SD bus, and transmits a command sent from the SDIO host.
  • the present invention not only can a device be selected according to a use, but also the development cost and development time of a card system that is fully compliant with the complicated SDIO standard can be significantly reduced.
  • the application interface unit preferably includes at least one of a PCMCIA or PC card bus interface, a UART interface, and a memory interface.
  • a memory device In addition to the input / output function of SD IO, a function as a memory device can be added.
  • the temporary storage memory includes the same number or at least one read memory (RF IFO) as the application interface for temporarily holding data read from each SDIO application, and It is preferable to have at least one write memory (WF IFO) for temporarily holding data to be sent to the SDIO host.
  • RF IFO read memory
  • WF IFO write memory
  • RF IFOs read memories
  • the temporary storage memory can be used not only for data transmitted and received between the SD interface and the application interface, but also for temporary storage of data transmitted and received between a plurality of application interfaces.
  • the SDIO controller according to the present invention includes a microcomputer (MCU) for performing data control.
  • MCU microcomputer
  • the MCU When the MCU is provided, it assists the function of interpreting the SD command received by the SD interface unit, controls the memory device when the memory device is connected to the memory interface, and controls the application. Various processes such as transmitting an interrupt signal, preparing transfer data, and decoding / decoding can be performed. In this case, an I / O (GPIO) for inputting / outputting a control signal to / from the microcomputer (MCU) may be further provided.
  • I / O GPIO
  • a device for connecting to an input / output device such as GPIO, HS-UART and PCMCIA
  • a function interface a device for connecting to an input / output device
  • a memory for connecting a memory for storing and holding data.
  • interface It is a device for connecting to an input / output device.
  • the combination of the function interface and the memory interface is referred to as the “application interface”.
  • the memory interface includes an interface such as an EEPROM, a NAND flash memory, and a NOR flash memory. One or more of these may be provided, and other memory interfaces may be included.
  • the corresponding nonvolatile memory flash memory, ferroelectric, ferromagnetic memory, etc.
  • the nonvolatile memory can be connected.
  • at least one of firmware, hardware information (CIS) of the SDIO controller, driver software (CSA), and user data may be provided in a part of the memory area.
  • hardware information (firmware, CIS, CSA) on the application module side may be provided in a part of the memory area.
  • the SDIO wireless communication module may be configured such that the SDIO controller according to the present invention and a wireless communication module conforming to a communication standard are connected through the application interface.
  • the communication standard is, for example, IEEE (Electrical and Electronic Engineers Association) 802.X.
  • IEEE 802.11.1 aZbZgZe is conceivable.
  • a wireless communication card can be provided by housing the SDIO wireless communication module in a card conforming to the SDIO standard. Alternatively, it can be provided as it is as a module so as to be built in a device including the SDIO host.
  • the SDIO controller includes not only SDIO card development, but also SDIO driver development, wireless communication module development, hardware development, It will be a useful tool for many developers,
  • FIG. 1 is a diagram showing a basic configuration of a function block of the SDIO controller according to the present invention.
  • FIG. 2 is a diagram showing a wireless communication card in which the SDIO controller 9 and the wireless communication module 10 are mounted and connected via a PCMCIA interface: c on a single card.
  • FIG. 3 is a diagram showing a state in which the SDIO controller 10 and the wireless LAN module 20 of IEEE 802.11b are stored in one SDIO card.
  • FIG. 4A is a diagram showing a state in which a wireless communication module is built in the card itself.
  • (b) is a diagram illustrating a state in which a wireless communication function is added to the SDIO controller, which is modularized into one chip, and which is incorporated in the host device.
  • Microcontroller unit (MCU)
  • Wireless communication module 1 Wireless communication card that can be installed in the SDIO slot
  • MAC Medium 'Access' Controller
  • BBP Baseband' Processor
  • FIG. 1 shows a basic configuration of functional blocks of the SDIO controller according to the present invention. A typical configuration will be described using an embodiment. All functions are realized by one LSI chip (for example, a 6 mm x 6 syllable 86).
  • the SDIO controller according to the present invention comprises connector U ART socket of EEP ROM and P CMC IA of I 2 C (slot Bok).
  • an SD interface (HIM) 1 that decodes commands sent from the SDIO host and sends necessary responses to the SDIO host, a temporary storage memory (RZW FI FO) 2, and multiple applications Interfaces 3a, 3b, 3c are included.
  • the control register (SDIOREG) 4 is included in the HIM, although it is depicted as a functional block apart.
  • the control register 4 is an essential configuration for the SDIO host to control the SD device.
  • the application interface consists of a HS-UART (UART capable of high-speed) 3a, PCMCIA 3b and flash memory. It has a memory interface 3c. Other application interfaces may be used. For example, a device that supports a PC card bus and other interfaces can be considered.
  • the FIFO controller (DMA) 5 the microcontroller unit (MCU) 6, the I-RAM7a-D-RAM7b.
  • DMA FIFO controller
  • MCU microcontroller unit
  • I-RAM7a-D-RAM7b I-RAM7a-D-RAM7b.
  • Each DMA temporarily stores data sent from the DMA corresponding to each application interface.
  • RFI F02a, 2b, 2c and WF IFO temporarily stores data sent from the SDIO host via HIM. Connected to 2d. Each of these functions will be described.
  • the SDIO standard interprets commands sent from the SD host (also referred to as "SDIO host") through the SD bus, and returns necessary responses. Also, depending on the command, after confirming whether there is a CRC error in the data sent through the SD bus, the data is stored in the WFIFO or the data accumulated in the RFIFO is extracted, and a code for CRC error check is added to the data. Add it and send it to the SD host through the SD bus.
  • the SD bus is composed of nine signals, and its functions and timing specifications are standardized by the SDIO standard.
  • the SDIO host When the SDIO card is inserted into the slot, the SDIO host recognizes the card information and sends a number of commands to recognize the inserted SDIO card.
  • HIM interprets the command and returns a response to the host.
  • the host device For example, digital camera image data, IP phone audio data, etc.
  • HS-UART is a serial interface that supports high-speed transfer by mounting the temporary storage memory.
  • the data stored in the temporary storage memory is retrieved, converted to serial data, and then transmitted according to the RS-232C standard.
  • it converts received data according to the RS-232C standard into parallel data, stores it in temporary storage memory, and issues an interrupt to the SD host.
  • This interface connects devices with a 1-32-232 interface, such as a modem, PHS, or Bluetooth.
  • the SD host knows the status of this HS-UART control via SDIOREG.
  • PCMCIA is an interface installed in notebook PCs and has become an international standard. Reads and writes data between the temporary storage memory and the PCMCIA device according to the PCMCIA standard. Also, the interrupt from the PCMCIA device is transmitted to the SD host through the SDIOREG and the HIM. This interface connects to devices with a PCMCIA interface: i.e. IEEE 802.11x, hard disk, compact disk, etc.
  • CompactFlash registered trademark
  • PCMCIA interface is basically a subset of the PCMCIA interface, so it is connected to this PCMCIA interface.
  • the memory interface according to the present invention includes three systems: an EEPROM, a NAND type memory, and a NOR type memory. When used as a development environment support tool, it is preferable to have as many memory interfaces as possible. It is.
  • the data stored in the temporary storage memory is retrieved, and the data is written to the NAND flash memory through the data line.
  • data is read from the NAND flash memory through the data line and stored in the temporary storage memory. It also generates the necessary read / write signals and address signals when reading and writing data.
  • This interface connects the NAND flash memory.
  • the data stored in the temporary storage memory is taken out, and the data is written to the NOR flash memory through the IO line.
  • data is read from the NOR flash memory through the IO line and stored in the temporary storage memory. Also, it generates the command address necessary for reading and writing data, and sends it to the NOR flash through the IO line.
  • This interface connects the NOR flash memory.
  • the memory card functions can be added to the SDIO card using the above memory interface.
  • GPIO interface Controls the direction and value of each signal, and sets the value of the signal set for input to SDIOREG.
  • the GPIO interface in the input direction is used to generate interrupts to the SD host (IRQ: Interrupt Request) and to notify the status of the application device such as waiting for reception.
  • the GPIO in the output direction is used for controlling LEDs, controlling power consumption of application devices, and switching modes.
  • the GPIO is a general-purpose interface.
  • the host device can control these external modules.
  • the SDIOREG consists of registers that can be accessed from the SD host standardized by the SDIO standard and registers for internal control. SD I 0 (The access to the memory is also possible from ⁇ 10. Registers that are user-dependent in the SD I / O standard and registers for internal control are described.
  • the HS-UART has a control register for controlling its operation.
  • This control register can be viewed directly from the host device, and the host device can directly access the control register via the SDIO interface. Serial communication by UART is performed based on the settings in the control register. In other words, the host device can directly control the transmission and reception of data with the device by accessing the control register.
  • a control register for the HS-UART interface is provided.
  • the SD host sends and receives data to and from the HS-UART device through this register.
  • a register equivalent to the register provided on the National Semiconductor's 16650 chip is installed. I can.
  • RBR read buffer register: temporarily hold received data
  • THR write holding register: temporarily hold transmit data
  • I ER interrupt enable register: interrupt control
  • IIR interrupt control
  • FER FIFO control register: Transmission / reception FIFO control
  • LCR Line control register: Data line control
  • MCR Modem control
  • LSR Line status register
  • SCR Scratch register: General purpose
  • DLL Deviso LS: Transmission / reception clock frequency division control
  • D LM Deviso allocating MS: Transmit / receive clock frequency division control
  • HFC hardware flow control
  • a control register for the PCMCIA interface is provided.
  • the SD host sends and receives data to and from the PCMCIA device through this register. Specifically, the data window to the attribute area of the PCMCIA, the data window to the memory area, the data window to the Io area, the address offset value of each data window, the timing control of the PCMCIA signal, the interrupt Provide registers for one-bullet control.
  • Registers for internal control include a command identifier sent from the SD host, a register for storing command arguments, a register for specifying the data size during data transfer, a register for indicating the type of error that occurred during A register indicating the bus mode, a register for the MCU to control HIM, DMA, temporary storage memory, each application interface, and to check the status are provided.
  • Temporary storage memory (WF I FO, RF I F01, RF I F02, RF I FO
  • WF IFO a memory that temporarily holds data output to the application interface
  • RF IFO a memory that temporarily holds data input from the application interface
  • the present invention has one WF IFO and three RF IFOs.
  • RAM FIFO memory
  • DMA is the hardware of the control logic. Data is transferred between the temporary storage memory and each application interface. 01 ⁇ 1 is controlled by 1 "1 ⁇ 11 ⁇ 1. 1 ⁇ 11 ⁇ 1. For convenience, only one DMA is shown in FIG. 1, but a DMA is assigned to each abridgement interface. And transfer data between each application interface and FIFO at the same time.
  • a microcomputer is a logic IC that means a microcontroller unit (MCU). It has I—RAM (8 kbytes) and D—RAM (256 kB).
  • the microcontroller can control GPIO, SDIOREG (FNO), and DMA, and can control the memory devices connected to the memory interface (M-IF).
  • An 8-bit MCU (such as 80C51) may be used.
  • the port has 8 bits, and it functions as direction (input or output), transmits an interrupt signal, and connects with wired-OR.
  • the SDIO host sends the write data to the SDIO controller in advance
  • the register address to be read or written, the type of operation, and in the case of writing the write data is set as a set, and multiple sets are set as data.
  • the MCU decodes the data sent from the SDIO host and accesses non-consecutive registers via the application interface unit. Finally, there is a method to increase the transfer efficiency. A specific example of this processing will be described below.
  • CMD53 command 53
  • SDIO controller the SDIO controller according to the present invention via the SD bus.
  • write data is necessary only when writing, that is, when transferring data from the SDIO host to the SDIO controller. This is not necessary in the case of a read operation to transfer data from the I / O to the SD IO host.
  • [Operation type] may be, for example, the following.
  • the SD interface When the SDIO controller receives the above data, the SD interface returns the response to the SDIO host and passes the received data to the microcomputer (MCU). It is easy for a microcomputer (MCU), which is a logic IC, to interpret the received data and write to a discontinuous address or read necessary data. According to such data transfer, try to access Even if the addresses of the registers are non-contiguous, the data efficiency does not decrease.
  • MCU microcomputer
  • the SD host sends a command.
  • the command contains information such as the instruction type, the number of data to be transferred, and the destination.
  • the HIM Upon receiving the data, the HIM returns a data response to the SD host and simultaneously generates an internal data ready interrupt in the MCU.
  • DMA is activated, and the data stored in the WF IFO is transferred through a predetermined application interface.
  • the HIM may directly control the DMA or the application interface and activate the DMA without going through the MCU.
  • the wireless communication module is standardized by IEEE (American Institute of Electrical and Electronics Engineers) 802.x.
  • IEEE American Institute of Electrical and Electronics Engineers
  • 802.11b the current mainstream is the 802.11b module, and technology is being developed for new standards such as 802.11aZgZe, which improve communication speed and security.
  • a wireless LAN card compliant with IE EE802.11b is known to be connected to a PCMC IA bus, and many products are currently manufactured. This Even if you try to use a wireless LAN card with an SD card, it is physically impossible to directly connect a 9-pin SD IO host to a 68-pin PCMC IA device.
  • the SDIO controller according to the present invention is used to perform the protocol conversion to the PCMCIA while satisfying the specifications of the SDIO, the PCM CIA interface section of the SDIO card has an IEEE compatible with the PCMCIA. 802.11b wireless front end can be directly connected. In other words, using existing architectures and software as is, it is possible to develop a wireless LAN card compatible with SDIO in a short period of time and at low cost.
  • the SDIO controller 9 and the wireless communication module 10 are mounted and connected via the PCMC IA interface, the SDIO controller 9 It becomes a wireless communication card 11 that can be attached to the slot.
  • the wireless communication module is preferably a standardized module such as IEEE802.x.
  • FIG. 3 shows a state in which the SDIO controller 10 and the wireless LAN module 20 of IEEE802.11b are stored in one SDIO card.
  • the broken line indicates the wireless LAN module 20 of IEEE802.11b.
  • This module consists of a medium 'access' controller (MAC) and baseband' processor (BBP) 22 and an RF controller 23 and is connected to the SDIO controller 10 via the PCMC IA interface.
  • MAC medium 'access' controller
  • BBP baseband' processor
  • the SDIO controller according to the present invention has a plurality of application interfaces, if a plurality of wireless communication modules are mounted, for example, when an access point can be used, it is connected to a wireless LAN and cannot be used. In such a case, it is also conceivable to use the terminal selectively by connecting it with PHS.
  • a flash memory 14a or an EEPROM 14b may be provided.
  • the wireless LAN card has a function as a memory card in addition to the wireless LAN function.
  • the memory card may be omitted and only the wireless LAN function may be used.
  • a memory device is installed simultaneously with an application other than the memory device such as a wireless communication module, there is an advantage that the firmware and the like can be shared. This will be described.
  • Normal applications have a memory for recording firmware, etc. If the SDIO controller has a built-in memory device, the application The arm and the firmware of the SDIO controller can be recorded and held in the same memory. Not only firmware but also other necessary information (CIS, CSA, etc.) may be stored.
  • the firmware and the like of the SDIO controller are downloaded through the memory interface, and the firmware and the like of the application are downloaded through the interface such as the PCMCIA.
  • These series of boot programs should be stored in the firmware of the SDIO controller.
  • an SDIO wireless card 25 having a built-in wireless communication module (other applications such as memory can be added if necessary) is shown in the card itself.
  • PCs with built-in wireless LAN functions are also being developed. These are wireless LAN modules of I 802.11b connected to the PCMCIA card bus, which are built into the equipment.
  • this wireless communication LAN module is to be embedded in a device other than a PC (such as a digital video, digital camera, PDA, etc.), the device must have a PCM CIA controller or the like.
  • the SDIO controller 26 which has a wireless communication function added thereto, is modularized into a single chip, and the SDIO wireless communication module 26 is built in the host device.
  • the PCMCIA controller The wireless communication function can be built in the host device without being built in. Further, in this case, by providing an SDIO slot 27 by branching the SD bus, a memory and other functions can be realized by the SDIO card 28.
  • the memory and the wireless communication module are stored on a single card, it is difficult to increase the memory capacity of that card. If you want to have a large-capacity dedicated memory card, you can either exchange the memory card with wireless communication and the large-capacity dedicated memory card, or use two slots on the SD host device so that both cards can be used simultaneously. Must be installed.
  • peripheral devices beyond the SDIO slot can be selectively used by the end user. This is convenient for both users and manufacturers because it is only necessary to purchase equipment.
  • the SDIO controller according to the present invention has multiple application interfaces, the addition of a re-memory by providing a socket or a slot that matches each interface makes it possible to add a compact flash (registered It is also possible to use memory via other interfaces, such as using a PCMCIA interface such as a trademark.
  • a wireless communication module in the SDIO host device, or by installing an SDIO card with wireless communication function, you can use a wireless LAN in the access point area, etc., or use other devices in ad hoc mode. Or a phone (IP phone) that connects to the Internet in a cordless manner.
  • IP phone IP phone
  • a highly versatile SD IO controller provided with an interface function between an SDIO host and various abrcations (wireless, GPS, memory, etc.), and its application equipment Etc., and also enable co-development of software with the IZO recording media device.
  • various abrcations wireless, GPS, memory, etc.
  • Etc. application equipment
  • co-development of software with the IZO recording media device it is possible to easily provide a small and low power consumption SDIO-compatible wireless communication card or a module that can be mounted on a host device.

Abstract

ＳＤＩＯ規格に準拠するＳＤＩＯホストと複数のアプリケーションとをＳＤバスを経由して接続する１チップの半導体デバイスであって、ＳＤＩＯホストから送られるコマンドを解読し必要な応答をＳＤＩＯホストに送るＳＤインターフェース部と、一つ以上のアプリケーションインターフェース部と、前記ＳＤインターフェース部と前記アプリケーションインターフェース部間に一時記憶メモリ（Ｒ／Ｗ ＦＩＦＯ）メモリとを含むことを特徴とするＳＤＩＯコントローラ。このコントローラは、用途に応じたデバイス選択が可能となるだけでなく、複雑なＳＤＩＯ規格に完全対応したカードシステムの開発コストと開発時間を大幅に短縮することができる。

Description

明 細 書 S D I Oコントローラ [技術分野]
本発明は S D I O (S e c u r e D i g i t a l I n p u t O u t p u t )規格に準拠する S D I Oホス卜と S D I O力一ドアプリケーションとを S D バスを経由して接続する半導体デバイスである、 S D I Oコントローラに関する。
[背景技術]
ノートブック型パーソナルコンピュータ （PC)、 携帯通信機器 （P DA)、 デ イジタルビデオ、ディジタルカメラ、小型オーディオ機器など、モパイル機器（こ れらをまとめて 「ホスト機器 J ということもある。） に装着できる I Cカードに は種々の規格が存在する。 中でも、 S Dメモリカードは、 小型でデータ転送速度 が大きくかつ高度なセキュリティ機能を備えているため注目されている。
現在、 S D関連機器には、 メモリデバイスとしての S Dメモリと、 入出力装置 ( I ZO) としての S D I Oという、 2つの国際規格が存在する。 S Dメモリ力 ード規格を拡張し、 メモリ機能だけでなく入出力機能を備えた S D I Oという国 際規格が存在し、 S D I O規格に準拠したカード型周辺装置を S D I Oカードと いう。
S D I Oコントローラとは、 周辺機器が S D I O規格に準拠してホスト機器と 接続するための機能を実現するための制御装置である。
S D I O関連機器に関する従来の技術として、 U ARTのインターフェースを 備えた S D I Oコントローラとブルートゥース規格の無線通信機能を搭載した 「SD I O無線通信カード」 が知られている （例えば、 特許文献 1参照。）。 この SD I O無線通信カードは、 ホスト機器のデータを SD I Oを経由してワイヤレ ス通信する機能を備え、 離れた場所にあるブルートゥース規格の無線通信機器と 通信することができる。
下記特許文献は本発明の背景を説明するための関連技術文献である。
(特許文献 1 ) 特開 2002— 1 7 1 303号公報
SD I Oという規格は比較的新しい規格であり、 しかも、 研究開発は SD I O という国際規格のスペックを満たしながら行なわれる必要がある。
しかし、 SD I O開発に関わる設計開発環境、 S Dインタ一フ: Lース部用のハ 一ドゥエアデバイス、 それらに付随するソフトウェアという一連の設計開発環境 は、 十分に整っていない。
—例として、 SD I Oスロッ卜を搭載したホスト機器に装着できる無線 LAN 機能を備えた SD I Oカードを開発しょうとする場合、 既に実現されている PC MC I Aインタ一フェースを持った無線 LANモジュールを利用するためには、 PCMC I Aインタ一フェースと SDインターフェースの変換部が求められる。 また別の例では、 大容量の不揮発性メモリ機能を有する SD I Oカードを開発 しょうとする場合、 種々のメモリに対応するメモリインターフェースを備えるこ とが求められる。
本発明は、 上記に鑑み SD I O関連機器の設計開発環境を改善すべくなされた ものであり、 S D I Oホストと種々のアプリケーション （無線、 GPS、 メモリ 等） とのインターフェース機能を備えた汎用性の高い SD I Oコントローラ、 及 びその応用機器等を提供することを主目的とする。 [発明の開示]
本発明に係る SD I Oコントローラは、 SD I O規格に準拠する SD I Oホス 卜と複数のアプリケーションとを SDバスを経由して接続する 1チップの半導体 デバイスであって、 S D I Oホス卜から送られるコマンドを解読し必要な応答を SD I Oホストに送る SDインタ一フェース部と、 一つ以上のアプリケーション インターフェース部と、 前記 S Dインターフェース部と前記アプリケーションィ ンターフェース部間に一時記憶メモリ （RZW F I FO) メモリとを含むこと を特徴とする。
本発明によれば、 用途に応じたデバイス選択が可能となるだけでなく、 複雑な SD I O規格に完全対応したカードシステムの開発コス卜と開発時間を大幅に短 縮することができる。
前記アプリケーションインターフェース部は、 P CMC I A又は PCカードバ スインターフェース、 U ARTインターフェース、 メモリインタ一フェースの少 なくとも一つを含むことが好ましい。
これらのインターフェースを備えていると、 これらのインタ一フェースを備え ている各アプリケーションモジュールを改変することなく、 S Dコントローラに 接続するだけで SD I Oカードを開発できる。
具体的には、 例えば、 PCMC I Aインタ一フェースを備えていると、 無線通 信規格の一つである I EEE802. 1 1 bの無線し A Nモジュールと S D I O コントローラを P CMC I Aインターフェースで接続すれば、 I EEE802. 1 1 bの S D I。カードを開発できる。
同様に、 U ARTインターフェースを備えていると、 ブルートゥースモジュ一 ルと SD I Oコントローラを U ARTインタ一フェースで接続すれば、 ブルート ウースの S D I O力一ドを開発できる。
同様に、 メモリインタ一フェースを備えていると、 メモリデバイスを実装する ことができ、 SD I Oという入出力の機能に加えて、 メモリデバイスとしての機 能を付加することができる。
この場合、 前記一時記憶メモリは、 各 SD I Oアプリケーションから読み出さ れたデータを一時的に保持する読み出し用メモリ （RF I FO) を前記アプリケ —シヨンインターフェースと同数又は少なくとも一つ備えていると共に、 前記 S D I Oホス卜に送り出すデータを一時的に保持する書き込み用メモリ （WF I F O) を少なくとも一つ備えていることが好ましい。
このように、 読み出し用メモリ （RF I FO) を複数備えていると、 複数のァ プリケーシヨンが同時に動作している場合でも、 データの管理が簡単になり、 S D I O規格で定められているサスペンド レジューム機能を実現するための制御 回路を簡素化、 高速化できる。
なお、 一時記憶メモリは、 S Dインタ一フェース部とアプリケーションインタ 一フェース間で送受信するデータだけではなく、 複数あるアプリケーションイン タ一フ I—ス間で送受信するデータの一時記憶にも使用できる。
さらに、 本発明に係る S D I Oコントローラはデータ制御を行うためのマイコ ン (MCU) を備えていることが好ましい。
MCUを備えていると、 S Dインターフェース部が受け取る S Dコマンドを解 釈する機能を補助したり、 前記メモリインターフ： cースにメモリデバイスを接続 した際にメモリデバイスを制御したり、 前記アプリケ一ションに対する割リ込み 信号の送信、転送データの準備、デ /くックなど様々な処理を行なうことができる。 この場合、 前記マイコン （MCU) に対する制御信号を入出力するための Iノ O (GP I O) を更に備えていてもよい。
なお、 本明細書では、 GP I O、 HS— U ART及び PCMC I Aなど、 入出 力デバイスと接続するためのものをファンクションインタ一フェースといい、 デ —タを記憶保持するメモリを接続するためのメモリインターフェースとは区別さ れる。 ファンクションインタ一フェースとメモリインターフェースをあわせて、 「アプリケーションインタ一フェース」 という。
前記メモリインターフェースは、 E E P ROM、 N AN D型フラッシュメモリ、 NOR型フラッシュメモリなどのインタ一フェースが含まれる。 これらを一つ又 は複数備えていてもよいし、 これ以外のメモリインターフェースが含まれていて もよい。
メモリインターフェースを備えていると、 それに対応した不揮発性メモリ （フ ラッシュメモリ、 強誘電体、 強磁性体メモリ等） を接続することができる。 前記不揮発性メモリを接続した場合、 メモリ領域の一部に、 ファームウェア、 S D I Oコントローラのハードウエア情報（C I S)、 ドライバソフト （CS A)、 ユーザーデータの少なくとも一つを備えていてもよい。
また、 アプリケーションモジュール側のハードウェア情報 （ファームウェア、 C I S、 CS A) をも前記メモリ領域の一部に備えるようにしてもよい。
本発明に係る S D I Oコントローラと通信規格に適合する無線通信モジュール とを、 前記アプリケーションインターフェースを通じて接続されるように S D I O無線通信モジュールを構成してもよい。
なお、 前記通信規格は I E EE (米国電気電子技術者協会） 802. Xなどが 一例としてあげられる。 特に、 I E E E 802.. 1 1 aZbZgZeなどが考え られる。
前記 S D I O無線通信モジュールを S D I O規格に適合するカードに収めるこ とにより無線通信カードを提供することができる。 あるいは、 前記 S D I Oホス 卜を含む機器に内蔵するように、 そのままモジュールとして提供することもでき る。
このように、 本発明に係る S D I Oコントローラは、 S D I Oカード開発はも ちろん、 S D I Oドライバ開発、 無線通信モジュール開発、 ハードウェア開発、 など多くの開発者に役立つツールとなる,
[図面の簡単な説明]
図 1は本発明に係る S D I 0コントローラの機能プロックの基本構成を示す図 である。
図 2は S D I Oコントローラ 9と無線通信モジュール 1 0とを実装し P CMC I Aインターフ： cースを介して接続したものを、 一つのカードに納めた無線通信 カードを示す図である。
図 3は S D I Oコントロ一ラ 1 0と I E E E 802. 1 1 bの無線 LANモジ ユール 20とを一つの S D I Oカードに納めた様子を示した図である。
図 4 (a)はカード自体に無線通信モジュールを内蔵した様子を示す図である。 (b) は S D I Oコントローラに無線通信機能を付加したものを、 1チップにモ ジュール化し、 これをホス卜機器側に内蔵させた様子を示した図である。
[符号の説明]
1 S D I Oホス卜インタ一フェースモジュール （H I M)
2 一時記憶メモリ （RZW F I FO)
3 a, 3 b, 3 c アプリケーションィンタ一フェース
4 制御レジスタ （S D I OREG)
5 F I FOコントローラ （DMA)
6 マイクロコントローラユニット （MCU)
7 a I一 RAM
7 b D-R AM
8 G P I O
9 S D I Oコントロ一ラ
1 0 無線通信モジュール 1 1 S D I Oスロッ卜に装着できる無線通信カード
20 無線 LANモジュール
22 ミディアム 'アクセス 'コントローラ （MAC) およびベースバンド ' プロセッサ (B B P)
23 R F制御部
25 S D I O無線カード
26 S D I O無線モジュール
27 S D I Oスロット
28 S D I Oカード
[発明を実施するための最良の形態]
(ハ一ドウエアの基本構成）
図 1は、 本発明に係る S D I Oコントローラの機能ブロックの基本構成を示し たものである。 代表的な構成について実施例を用いて説明する。 すべての機能は 1つの LS Iチップ（例えば、 6mmx 6 程度の卩 86 等）で実現される。 本発明に係る S D I Oコントローラの一実施例では、 I 2Cの E E P ROMと P CMC I Aのソケット （スロッ卜）と U ARTのコネクタ備えている。
図 1に示すように、 S D I Oホス卜から送られるコマンドを解読し必要な応答 を S D I Oホス卜に送る S Dインターフェース部 （H I M) 1と、 一時記憶メモ リ （RZW F I FO) 2と、 複数のアプリケーションインターフェース 3 a、 3 b、 3 cとを含んでいる。 なお、 機能ブロックとしては離れて描かれているが 制御レジスタ （S D I OREG) 4は H I Mに含まれる。 制御レジスタ 4は S D I Oホス卜が S Dデバイスを制御するために必須の構成である。
アプリケーションインタ一フェースは、 HS— UART (ハイスピードにも対 応できる UART) 3 aと P CMC I A 3 bとフラッシュメモリを接続できるメ モリインターフェース 3 cを備えている。 これ以外のアプリケーションインタ一 フェースでもよい。 例えば、 PCカードバスその他のインターフェースに対応し たものなどが考えられる。
以上が最小限の構成要素の機能ブロックであるが、 本実施例では、 更に F I F Oコントローラ （DMA) 5、 マイクロコントローラユニット （MCU) 6と I -RAM7 a - D-RAM7 b. 及び G P I O 8を含んでいる。 DMA 5は図 1 では 1つしか表わされていないが、 実際には 3つある。 各 DMAは各アプリケ一 シヨンインターフェースに対応する DM Aから送られるデータを一時記憶する R F I F02 a、 2 b、 2 c及び S D I Oホストから H I Mを介して送られるデ一 タを一時記憶する WF I FO 2 dに接続されている。 これらの各機能について説 明す 。
—インターフェース一
( 1 ) S Dインターフェース部
S D I O規格に従って、 S Dホスト （「S D I Oホスト」 ともいう。） から S Dバ スを通して送られたコマンドを解釈し、 必要な応答を返す。 また、 コマンドによ つては、 S Dバスを通して送られたデータの CRCエラーの有無を確認後、 WF I FOに格納したり、 R F I FOに溜ったデータを取り出し、 それに CRCエラ 一チェック用のコードを付加して、 S Dバスを通して S Dホス卜に送ったりする。
S Dバスは、 9本の信号で構成されていて、 その機能、 タイミング仕様は S D I O規格で、 規格化されている。
S D I Oホストは S D I Oカードがスロッ卜に装着されると、 カード情報を認 識し、 装着された S D I Oカードを認識するために多数のコマンドを送信する。
H I Mはコマンドを解釈し、 ホス卜に応答を返す。
これらのやり取りを経た後、 S D I 0カードが認識されると、 ホスト機器のデ —タ （例えばデジタルカメラの画像データ、 I Pフォンなどの音声データなど） を送受信できる状態となる。
(2) HS— U ARTインターフェース
HS— UARTは、 前記一時記憶メモリを搭載することにより、 高速転送に対 応したシリアルインターフェースである。 一時記憶メモリに蓄えられたデータを 取り出し、 シリアルデータに変換後、 RS— 232C規格に従ってデータを送信 する。 あるいは、 RS— 232 C規格に従って受信したデータをパラレルデータ に変換して、 一時記憶メモリに格納し、 SDホストに割込みを出す。 このインタ 一フェースにより、 モデム、 PHS、 ブルートゥースなど、 1¾3—232〇ィン ターフェースを持ったデバイスを接続する。 SDホストは、 SD I OREGを通 してこの H S— U A R Tの制御をしたリ、 状態を知る。
(3) P CMC I Aインタ一フェース
P CMC I Aはノートパソコン等に搭載されているインタ一フェースで、 国際 規格となっている。 P CMC I A規格に従って、 一時記憶メモリと P CMC I A デバイス間のデータの読み書きを行う。 また、 PCMC I Aデバイスからの割込 みを S D I OR EGおよび H I Mを通して S Dホス卜に伝える。 このィンターフ エースにより、 I EEE802. 1 1 x、 ハードディスク、 コンパクトディスク など、 PCMC I Aインターフ: i:ースを持ったデバイスと接続する。
なお、 コンパクトフラッシュ （登録商標） なども、 基本的には PCMC I Aィ ンターフェースのサブセットなので、 この P CMC I Aインターフェースに接続 する。
(4) メモリインターフェース
本発明に係るメモリインターフェースは、 EEPROM、 NAN D型メモリ、 NOR型メモリという 3系統を備えている。 開発環境支援ツールとして使用する 場合には、 できるだけ多くのメモリインターフェースを持つことが好ましいため である。
a. I 2Cシリアル E E P ROMインタ一フェース
一時記憶メモリに蓄えられたデータを取り出し、 シリアルデータに変換後、 I 2Cのプロトコルに従って、 データをシリアル E E P ROMに書く。 あるいは、 I 2Cのプロトコルに従って、 シリアル E E P ROMからデータ読み出し、 それ をパラレルデータに変換して一時記憶メモリに格納する。 このィンターフェース によリシリアル E E P ROMを接続する。
b. N AN D型フラッシュインターフェース
一時記憶メモリに蓄えられたデータを取リ出し、 データラインを通じてデータ を N AN D型フラッシュメモリに書く。 あるいは、 データラインを通じてデータ を N AN D型フラッシュメモリから読み出し、それを一時記憶メモリに格納する。 また、 データの読み書き時に必要なリード ライ ト信号やアドレス信号を生成す る。 このインタ一フェースにより NA N D型フラッシュメモリを接続する。
c N OR型フラッシュメモリインタ一フェース
一時記憶メモリに蓄えられたデータを取り出し、 I Oラインを通じてデータを N O R型フラッシュメモリに書く。 あるいは、 I Oラインを通じて NO R型フラ ッシュメモリからデータを読み、 それを一時記憶メモリに格納する。 また、 デー 夕の読み書き時に必要なコマンドゃァドレスを生成し、 I Oラインを通じて N O R型フラッシュに送る。 このインターフェースにより N O R型フラッシュメモリ を接続する。
以上のメモリインターフェースを使って S D I Oカードにメモリカードの機能 を付加できる。
(5) G P I Oィンターフェース （G e n e r a l P e r i p h e r a l I /O)
S Dホストが S D I O RE Gに書いた設定値に従って、 G P I Oインタ一フエ 一スの各信号の方向や値を制御したり、 入力に設定された信号の値を SD I OR EGに設定する。 入力方向の G P I Oインターフェースは、 S Dホス卜への割込 み発生 （ I RQ : I n t e r a p t Re q u e s t) や、 例えば受信待機中な どといったアプリケーションデバイスの状態通知に使用する。 また出力方向の G P I Oは L E Dの制御やアプリケーションデバイスの消費電力制御、 モード切替 えなどに使用する。
また、 G P I Oは汎用インターフェースであり、 G P I Oポートと他の外部モ ジュール （例えば、 ラジオ放送受信モジュールなど） とを接続すると、 ホスト機 器側でこれらの外部モジュールを制御することができる。
(6) SD I OREG
S D I OREGは、 S D I O規格で規格化された S Dホス卜からアクセスできる レジスタと内部制御用のレジスタで構成される。 SD I 0(¾巳 には^10リから もアクセスする。 SD I O規格でユーザ依存になっているレジスタと内部制御用 のレジスタについて説明する。
F N 1 (HS-U ART) レジスタ ：
HS— UARTには、 その動作を制御するための制御レジスタが設けられてい る。 この制御レジスタはホスト機器から直接見ることが可能であり、 ホスト機器 は SD I Oインターフェースを介して制御レジスタを直接的にアクセスすること ができる。 U A R Tによるシリアル通信は制御レジスタの設定内容に基づき行な われる。 つまり、 ホスト機器は制御レジスタにアクセスすることにより、 機器と の間のデータの送受信を直接的に制御することができる。
S D I O規格で規格化されているファンクション 1の領域には、 HS— UAR Tインターフェース用の制御レジスタを設ける。 S Dホストはこのレジスタを通 じて HS— U ARTデバイスとデータの送受信を行う。 具体的には、 ナショナル セミコンダクタ一社の 1 6650チップに設けられたレジスタと同等のものを設 ける。
具体的には、 RBR (リードバッファレジスタ ：受信データの,一時保持）、 T H R (ライ トホールディングレジスタ ：送信データの一時保持）、 I ER (イン タラプットエネーブルレジスタ ：割り込み制御）、 I I R (インタラプトイデン 卜レジスタ ：割込み要因表示）、 FER (F I FOコントロールレジスタ ：送受 信 F I FO制御）、 LCR (ラインコントロールレジスタ ：データライン制御）、 MCR (モデムコントロールレジスタ ：モデム制御）、 LSR (ラインステイタ スレジスタ ： デ一タライン状態表示）、 MSR (モデムステイタスレジスタ ：モ デム制御ラインの状態表示）、 SCR (スクラッチレジスタ ：汎用）、 D L L (デ ヴィソアラツチ LS ：送受信クロック分周制御）、 D LM (デビソアラツチ MS ：送受信クロック分周制御）、 H FC (ハードウェアフローコントロール：モデ ムラインを HWでコントロール） などのレジスタを有している。
FN 2 (PCMC I A) レジスタ ：
S D I O規格で規格化されているファンクション 2の領域には、 PCMC I A インターフェース用の制御レジスタを設ける。 S Dホストはこのレジスタを通じ て P CMC I Aデバイスとデータの送受信を行う。 具体的には、 P CMC I Aの ァトリビュート領域へのデータウィンドウ、 メモリ領域へのデータウィンドウ、 I o領域へのデータウィンドウ、 各データウィンドウのァドレスオフセット値、 PCMC I Aの信号のタイミング制御、 割込みイネ一ブル制御などのレジスタを 設ける。
また、 内部制御用のレジスタとして、 S Dホストから送られたコマンド識別子 や、 コマンド引数を格納するレジスタ、 データ転送時のデータサイズを指定する レジスタ、 コマンド処理時に発生したエラーの種類を示すレジスタ、 S Dバスの モードを示すレジスタ、 MCUが H I Mや DMA、 一時記憶メモリ、 各アプリケ —シヨンインタ一フェースを制御したり、 状態を見るためのレジスタを設ける。 (7) 一時記憶メモリ （WF I FO、 RF I F01、 RF I F02、 RF I FO
3)
これらは SDホス卜とアプリケーションインタ一フェース間、 あるいは複数の アプリケーションインタ一フェース間で転送されるデータを一時的に保持する。 本明細書では便宜上、 アプリケーションインターフェースへ出力するデータを一 時的に保持するメモリを WF I FO、 アプリケーションインターフェースから入 力したデータを一時的に保持するメモリを RF I FOと定義しておく
F I FOは、 本来は一つあればよい。 し力、し、 本発明では、 一つの WF I FO と三つの RF I FOを持っている。
F I FOメモリ （RAM) の容量は、 例えば以下のとおりである。
R F I FO 1 ■ ■ - 51 2バイ ト （U ART用）
R F I FO 2 ■ · · 2 kバイ ト （P CMC I A用）
R F I FO 3 ■ ■ ■ 2 kバイ ト （メモリ用）
WF I FO ■ ■ - 2 kバイ 卜
このようにアプリケーションインタ一フェースが複数ある場合に、 RF I F0 をアプリケーションインターフェースごとに設けておくと、 第一のアプリケーシ ョンインタ一フェースから S Dホス卜にデータを転送している際に、 転送が一時 中断 （サスペンド） されても、 別の RF I FOを使って、 第二のアプリケーショ ンインターフ： L—スから S Dホス卜へデータを転送できるので、 第一のアプリケ —シヨンインターフェースからそれ用の R F I FOへのデータ転送は続行され る。 その後、 中断していた第一のアプリケーションインターフェースから SDホ ストへのデータ転送が再開 （レジューム） されるときは、 第一のアプリケ一ショ ンインタ一フェース用の RF I FOにデータが溜った状態となるので、 中断によ るデータ転送速度への影響は少ない。 また、 各アプリケーションインタ一フエ一 スから入力されたデータは、 それぞれ専用の RF I FOに溜るので、 データとァ プリケーシヨンインターフェースとの対応が明示的であリ、 データの制御が簡単 になる。
(8) DMA (ダイレクト 'メモリ 'アクセス）
DM Aは制御ロジックのハードウェアである。 一時記憶メモリと各アプリケ一 シヨンインタ一フェース間のデータ転送を行う。 01\1 は1"1 11\1ぁるぃは1\1〇11 により制御される。 DM Aは図 1では便宜上 1つしか表わしていないが、 各アブ リケ一シヨンインターフェースごとに DM Aを設けて、 各アプリケーションイン ターフェ一スと F I FO間のデータ転送を同時に行う。
一マイコン （MCU) ―
マイコンとはマイクロコントローラユニット （MCU) を意味するロジック I Cである。 I— RAM (8 kバイ卜） と D— RAM (256 k B) を持っている。 マイコンは GP I O、 SD I OREG (FN O)、 DMAを制御したり、 メモリ インターフェース （M— I F) に接続されたメモリデバイスの制御を行なうこと ができる。 8ビット程度の MCU (80C51など） でよい。 ポートは 8ビット あり、 方向性 （入力か出力か）、 割り込み信号を伝える、 ワイヤード■オアでつ なぐなどの働きをする。
S D I Oホストから H I Mが受け取る I ZOコマンドは数種類しかないため、 I ZOのみの処理であれば、 MCUを使わず H I Mのみで処理してもよい。 しか し、 メモリインターフェースにフラッシュメモリを実装してこれを制御する場合 には、その制御コマンドが最低でも数十個必要となる。そこで、 このような場合、 MCUを使って I ZOとフラッシュインターフェースの両方を制御するとよい。 その他、 MCUを備えていると、 上述したメモリデバイスの制御に加え、 SDプ ロトコルエンジン （H I M) 力受け取る SDコマンドを解釈する機能を補助した リ、 前記アプリケーションに対する割り込み信号の送信、 転送データの準備、 デ バックなど様々な処理を行なうことができる。 < M C Uの処理の例 >
S Dメモリへのデータ転送は常に連続データであるため、 レジスタへの書き込 みも常に連続である。 しかし、 S D I Oカードを操作する場合、 多くの非連続の レジスタへの読み出し及び書き込みが頻繁に発生する。 これは、 アクセスしょう とするレジスタのアドレスが非連続であるため、 アクセスするたびに S D I Oホ ストはコマンドを発行しなければならないからである。 その結果、 S Dバス上の 有効データ転送効率が低下するという問題が発生する。
そこで、 あらかじめ S D I Oホストが S D I Oコントローラに書き込みデータ を送るときは、 読み出し或いは書き込みの対象となるレジスタアドレスと、 操作 の種類と、 書き込みの場合は書き込みデータを組にして、 複数の組をデータとし て S D I Oコントローラに転送するように決めておき、 一方、 S D I Oコント口 —ラ側では、 M C Uが S D I Oホストから送られるデータを解読し、 アプリケー シヨンインターフェース部を介して非連続レジスタへのアクセスを行うことによ リ、 転送効率を高めるという方法が考えられる。 この処理の具体例を以下説明す る。
S D I O規格で定められたコマンド 5 3 ( C M D 5 3 ) を使って、 下記のよう なデータを S D I Oホストから S Dバスを通じて本発明に係る S D I Oコント口 ーラに ¥E送する。
く転送データの例 >
[組の数] [第 1のアドレス] [第 1の操作の種類] [第 1のデータの数] ( [第 1の書き込みデータ] ) [第 2のアドレス] [第 2のデータの数] ( [第 2の書き込 みデータ] ) ■ ■ ■ ■ [第 nのアドレス] [第 nの操作の種類] [第 nのデータの数] ( [第 nの書き込みデータ] )
なお、 書き込みデータは書き込みすなわち S D I Oホストから S D I Oコント ローラにデータを転送する場合にのみ必要であり、 逆に、 S D I Oコントローラ から SD I Oホストにデータを転送する読み出し動作の場合は不要である。 また、 [操作の種類] とは、 例えば以下のようなものが考えられる。
( 1 ) 指定ァドレスへの書き込み操作 （F i x e d Ad d r e s s)
(2) 指定ァドレスからの読み出し操作 （F i x e d Ad d r e s s) (3) 指定アドレスから連続するアドレスへの書き込み操作 （ I n c r eme n t Ad d r e s s)
(4) 指定アドレスから連続するアドレスからの読み出し操作 （ I n c r em e n t Ad d r e s s)
(5) 指定アドレスから連続するアドレスから読み出したデータと、 書き込み データとの論理和を計算した結果を指定ァドレスに上書きする操作
(6) 指定アドレスから連続するアドレスから読み出したデータと、 書き込み データとの論理積を計算した結果を指定ァドレスに上書きする操作
(7) 指定アドレスへの 2バイト単位での書き込み操作 （F i x e d Ad d r e s s )
(8) 指定アドレスへの 2バイ ト単位での読み出し操作 （F i x e d Ad d r e s s )
(9) 指定アドレスへの 4バイト単位での書き込み操作 （F i x e d Ad d r e s s )
(1 0) 指定アドレスへの 4バイト単位での読み出し操作 （F i x e d Ad d r e s s)
S D I Oコントローラが上記データを受け取ると SDインターフェース部はレ スポンスを SD I Oホストに送り返すと共に、 受け取ったデータをマイコン （M CU) に渡す。 ロジック I Cであるマイコン （MCU) にとつて、 受け取ったデ —タを解釈し、 非連続のァドレスに書き込み或いは必要なデータの読み出しを行 うことは容易である。 このような、 データの転送によれば、 アクセスしようとす るレジスタのァドレスが非連続である場合でも、 データ効率が低下しない。
次に、 SD I Oコントローラの動作について説明する。
1. SDホストがコマンドを送る。 コマンドには、 命令の種類、 転送データ数、 送リ先などの情報が入つている。
2. H I Mがコマンドを解釈して、 コマンドレスポンスを S Dホストに返すと同 時に M C Uに内部的なコマンド割込みを発生する。
3. 書き込みコマンドの場合、 S D I Oホストがレスポンスを受け取ったらデー タを送る。
4. 1"111\1はデータを\^ 1 FOに格納する。 その間、 コマンド割込みを受けた MC Uはコマンド内容に従って、 DMAやアプリケーションインターフェースを' 制御し、 S Dホス卜からのデータが到着するのを待つ。
5. データを受け取ると、 H I Mは S Dホストにデータレスポンスを返すと同時 に MCUに内部的なデータレディ割込みを発生する。
7. MCUはコマンドレディ割込みを受けると、 DMAを起動する。
8. DMAが起動され、 WF I FOに溜ったデータが所定のアプリケーションィ ンターフェースを通して転送される。
なお、 MCUを経由せずに、 H I Mが直接 DMAやアプリケーションインター フエ一スを制御し、 DMAを起動してもよい。
(第 1の実施形態） 一無線通信モジュールを実装した SD I Oコントローラー 無線通信モジュールは I E EE (米国電気電子技術者協会） 802. xにより 標準化が行なわれている。 例えば、 無線 LANの場合、 現在の主流は 802. 1 1 bモジュールが一般的であり、 今後 802. 1 1 aZgZeなど、 通信速度や セキュリティを高めた新しい規格に向けて技術開発がなされている。
例えば、 I E EE 802· 1 1 bに準拠した無線 LANカードは、 PCMC I Aバスに接続するものが知られており、 現在多くの製品が製造されている。 この 無線 LANカードを、 S Dカードで利用しょうとしても、 9ピンの SD I Oホス 卜と 68ピンの PCMC I Aデバイスとを直接接続することは、 物理的に不可能 である。
しカヽし、 本発明に係る S D I Oコントローラを用いて S D I Oのスペックを満 たしながら P CMC I Aにプロトコル変換を行なえば、 SD I Oカードの PCM C I Aインターフェース部に、 P CMC I Aに対応している I E E E 802. 1 1 bの無線フロントエンドを直接接続することができる。 つまり、 既存のァーキ テクチヤやソフトをそのまま利用して、 短期間に低コストで SD I O対応の無線 LAN力一ドを開発することができる。
[実施例]
(その 1 ) SD I 0無線通信カード
図 2に示すように、 上述した S D I Oコントロ一ラ 9と無線通信モジュール 1 0とを実装し PCMC I Aインターフェースを介して接続したものを、 一つの力 ードに納めると、 ホス卜機器の SD I Oスロッ卜に装着できる無線通信カード 1 1になる。 なお、 無線通信モジュールは I E E E 802. xなど、 標準化された ものが好ましい。
図 3は、 S D I Oコン卜ローラ 1 0と I EEE802. 1 1 bの無線 L A Nモ ジュール 20とを一つの SD I Oカードに納めた様子を示したものである。 破線 部は、 I EEE802. 1 1 bの無線 LANモジュール 20を示している。 この モジュールは、 ミディアム 'アクセス 'コントローラ （MAC) およびベースバ ンド 'プロセッサ （B BP) 22と、 R F制御部 23とからなり、 PCMC I A インタ一フェースを介して S D I Oコントローラ 1 0に接続されている。 無線通信モジュールとして、 ブルートゥースモジュール利用する場合には、 ブ ルートゥースの標準ポ一トである H S— U A RTを介して本発明に係る S D I O コントローラに接続すればよい。 このように、 本発明に係る S D I Oコントロー ラは既に開発済みのアプリケーションモジュールをそのまま S Dアプリケーショ ンとして利用することができるので、 設計開発の労力及びコストを大幅に削減す ることができる。
さらに、 本発明に係る S D I Oコントローラは複数のアプリケーションインタ 一フェースを備えているので、 複数の無線通信モジュールを搭載しておけば、 例 えばアクセスポイントが利用できるときは無線 L A Nに接続し、 利用できないと きは P H Sなどで接続するように選択的に利用できるなどの利用方法も考えられ る。
(変形例） S D I Oコントローラ +無線通信モジュール +メモリデバイス 図 3のように、 S D I Oコントローラのメモリインタ一フェース部 3。に、 フ ラッシュメモリ 1 4 aや E E P R O M 1 4 bを設けてもよい。このようにすれば、 この無線 L A Nカードは、 無線 L A Nの機能に加えて、 メモリカードとしての機 能をも備えることとなる。 もちろん、 低コスト化などの理由により、 メモリカー ドを省略して無線 L A Nの機能のみにしてもよい。
このように、 既存の無線通信モジュールのインターフェースと、 S D I Oコン 卜ローラのアプリケーションインターフェースとを適合させることにより、 短期 間かつ低コス卜で S D I O周辺機器を開発することができる。
(メモリを付加する利点） 〜ファームウェアの共通化〜
なお、 メモリデバイスを無線通信モジュール等メモリデバイス以外のアプリケ —シヨンとを同時に実装すると、 ファームウェア等の共通化が可能となる利点が ある。 これについて説明する。
通常アプリケーション （無線通信モジュール等） には、 ファームウェア等を記 録するためのメモリを備えている。 し力、し、 S D I Oコントローラにメモリデバ イスを内蔵しているときは、 そのメモリデバイスの一部にアプリケーションのフ アームと、 S D I Oコントローラのファーム等とを、 同じメモリに記録保持する ことが可能となる。なお、 ファームウェアに限らず、その他必要な情報（C I S、 CSA等） を保存しても良い。
このようにすると、 S D I Oコントローラのファームウェア等はメモリインタ —フェースを介してダウンロードされ、 アプリケーションのファームウェア等は P CMC I Aなどのインターフェースを介してダウンロードされる。 これら一連 のブートプログラムは S D I Oコントローラのファームウェアの中に保存してお くとよい。
(その 2) S D I O無線通信モジュール
図 4 (a) に示すように、 上述した第 1の例では、 カード自体に無線通信モジ ユール（もちろん必要により、 メモリなど他のアプリケーションを付加できる。） を内蔵した S D I O無線カード 25を示した。 ところで、 現在では無線 LAN機 能を内蔵した P Cなども開発されている。 これらは P CMC I Aのカードバスに 接続する I ΕΕΕ802· 1 1 bの無線 L A Nモジュールが機器に内蔵されてい るものである。
もしこの無線通信 LANモジュールを、 PC以外の機器 （例えばディジタルビ デォ、 ディジタルカメラ、 PDAなど） に内蔵させようとすると、 機器に PCM C I Aコントローラ等を内蔵しなければならない。
ところが、 デジタル力メラ等のモバイル機器が無線通信機能のために P C M C I Aコントローラを内蔵することは無用にコストを増大させる。
一方、 デジタルカメラ等のモパイル機器のうち、 SD I Oカード対応のものは 必然的に S D I Oホストを内蔵している。
そこで、 図 4 (b) に示すように、 本発明に係る S D I Oコントローラに無線 通信機能を付加したものを 1チップにモジュール化した SD I O無線通信モジュ —ル 26をホスト機器側に内蔵させることにより、 P CMC I Aコントローラを 内蔵することなくホスト機器側に無線通信機能を内蔵させることが可能となる。 さらに、 この場合、 S Dバスを分岐して S D I Oスロット 2 7を設けておくこ とにより、 S D I Oカード 2 8により、 メモリやその他の機能を実現することが できる。
メモリと無線通信モジュールを一つのカードに納めると、 そのカードのメモリ 容量を増やすのは困難である。 また、 大容量のメモリ専用カードを別に持ちたい 場合は、 無線通信付きメモリカードと大容量のメモリ専用カードを交換しながら 使用するか、 あるいは両カードを同時に使えるように S Dホス卜機器に 2スロッ トを搭載しなければならない。
これに対して、 無線通信モジュールは機器側に内蔵して、 メモリその他の機能 は S D I Oカードが担保する構成を採用すると、 S D I Oスロッ卜から先の周辺 機器はェンドユーザーが選択的に必要な周辺機器を購入すればよいためユーザー にとつても、 メーカ一側にとっても便利である。
なお、 本発明に係る S D I Oコントローラは、 多〈のアプリケーションインタ 一フェースを備えているため、 各インタ一フェースに適合するソケット又はスロ ット等を設けることによリメモリの付加はコンパク トフラッシュ (登録商標) な ど、 P C M C I Aインターフェースを利用するなど、 他のインターフェースを経 由したメモリを利用することもできる。
(その他の実施例）
S D I Oホス卜機器に無線通信モジュールを設けるか、 あるいは、 無線通信機 能を備えた S D I Oカードを装着することにより、 アクセスポイントエリア内な どで、 無線 L A Nを利用したり、 アドホックモードで他の機器と通信したり、 あ るいは、 コードレスでインターネットに接続する電話 （ I Pフォン） を実現する ことができる。
また、 本発明に係る S D I Oコントローラに各種アプリケーション （メモリ、 P CMC I A力一ドスロット、 U ARTソケット等） と開発ソフトとを設け、 開 発環境を整備すると、 国際規格で定められている SD I O規格の認定サービス業 務などが可能となる。
[産業上の利用可能性]
以上のように、 本発明に係るデバイスによると、 S D I Oホストと種々のアブ リケーシヨン （無線、 GPS、 メモリ等） とのインタ一フェース機能を備えた汎 用性の高い SD I Oコントローラ、 及びその応用機器等を提供することができ、 さらに、記録メディアデバイスの I ZOとソフトウエアの協調開発を可能にする。 例えば、 小型で低消費電力な SD I O対応の無線通信カードや、 ホスト機器に搭 載できるモジュールを容易に提供することができる。

Claims

請求の範囲
1 - S D I O規格に準拠する S D I Oホス卜と複数のアプリケーションとを S Dバスを経由して接続する 1チップの半導体デバイスであって、 以下の構 成を含むことを特徴とする S D I Oコントローラ ：
a . S D I Oホス卜から送られるコマンドを解読し必要な応答を S D I Oホス 卜に送る S Dインターフェース部
b . —つ以上のアプリケーションインタ一フェース部
c . 前記 S Dインタ一フェース部と前記アプリケーシヨンィンターフェース部 間に一時記憶メモリ （RZW F I FO) メモリ
2. 請求項 1記載の S D I Oコントローラであって、 この S D I Oコント口 ーラにおける前記アプリケーションィンターフェース部は、 P CMC I A又は P Cカードバスインタ一フェース、 U A RTインターフェース、 メモリインターフ エースの少なくとも一つを含むもの。
3. 請求項 1記載の S D I Oコントローラであって、 この S D I Oコント口 ーラにおける前記一時記憶メモリは、 各 S D I Oアプリケーションから読み出さ れたデータを一時的に保持する読み出し用メモリ （R F I FO) を前記アプリケ ーシヨンインターフェースと同数又は少なくとも一つ備えていると共に、 前記 D I Oホス卜に送り出すデータを一時的に保持する書き込み用メモリ （WF I F O) を少なくとも一つ備えているもの。
4. S D I O規格に準拠する S D I Oホス卜と複数のアプリケーションとを S Dバスを経由して接続する 1チップの半導体デバイスであって、 以下の構成を 含むことを特徴とする S D I Oコントローラ ： a . S D I Oホス卜から送られるコマンドを解読し必要な応答を S D I Oホス 卜に送る S Dインターフェース部
b . 一つ以上のアプリケーションインタ一フェース部
C . 前記 S Dインタ一フェース部と前記アプリケーションインターフェース部 間に一時記憶メモリ （RZW F I F O) メモリ
d - データ制御を行うためのマイコン （MCU)
5. 請求項 4記載の S D I Oコントローラであって、 この S D I Oコント口 —ラにおける前記マイコン （MCU) に対する制御信号を入出力するための I Z O (G P I O) を更に備えているもの。
6. 請求項 5記載の S D I Oコントローラであって、 この S D I Oコントロー ラに S Dバスを介して接続される S D I Oホス卜から送られるデータが少なくと も、 読み出し或いは書き込みの対象となるレジスタアドレスと、 操作の種類と、 データの数と、 任意の書き込みデータと、
を含む場合に、 前記マイコン （MCU) がこのデータを解読し、 アプリケーシ ョンインターフ； c一ス部を介して非連続レジスタへのアクセスを行うことを特徴 とするもの。
7. 請求項 1又は請求項 4記載の S D I Oコントローラと、 無線通信モジュ ールとが前記アプリケーションインタ一フ Iースを通じて接続され、 S D I O規 格に適合する 1枚のカード筐体に納められた無線通信カード。
8. 請求項 1又は請求項 4記載の S D I Oコントローラと、 S D I O無線通 信モジュールとが前記アプリケーションィンターフェースを通じて接続され、 1 つの半導体集積回路にモジュール化された S D I O無線通信モジュール。
PCT/JP2004/000510 2003-01-21 2004-01-21 Ｓｄｉｏコントローラ WO2004077306A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004570945A JPWO2004077306A1 (ja) 2003-01-21 2004-01-21 Ｓｄｉｏコントローラ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US44113303P 2003-01-21 2003-01-21
US60/441,133 2003-01-21
US10/757,405 US7197583B2 (en) 2003-01-21 2004-01-15 SDIO controller
US10/757,405 2004-01-15

Publications (1)

Publication Number Publication Date
WO2004077306A1 true WO2004077306A1 (ja) 2004-09-10

Family

ID=32930426

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000510 WO2004077306A1 (ja) 2003-01-21 2004-01-21 Ｓｄｉｏコントローラ

Country Status (3)

Country Link
US (2) US7197583B2 (ja)
JP (1) JPWO2004077306A1 (ja)
WO (1) WO2004077306A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545186A (ja) * 2005-07-01 2008-12-11 ボラーチ，ファブリジオ 汎用型スマートカード
JP2009230607A (ja) * 2008-03-25 2009-10-08 Oki Electric Ind Co Ltd Ｓｄメモリ型通信装置及びｓｄメモリ型通信システム
JP2011526031A (ja) * 2008-06-27 2011-09-29 マーベル ワールド トレード リミテッド ワイヤレス機能性を有する固体ディスク
JP2012168865A (ja) * 2011-02-16 2012-09-06 Toshiba Corp メモリシステム
JP2012178129A (ja) * 2011-02-04 2012-09-13 Toshiba Corp メモリシステム
JP2013222244A (ja) * 2012-04-13 2013-10-28 Toshiba Corp メモリデバイス及びその無線通信制御方法
JP2014016735A (ja) * 2012-07-06 2014-01-30 Toshiba Corp メモリシステム
JP2014017007A (ja) * 2011-02-04 2014-01-30 Toshiba Corp メモリシステム
JP2014026454A (ja) * 2012-07-26 2014-02-06 Toshiba Corp ブリッジ回路
US9104539B2 (en) 2011-02-04 2015-08-11 Kabushiki Kaisha Toshiba Memory system in which extended function can easily be set
US9454495B2 (en) 2011-02-28 2016-09-27 Kabushiki Kaisha Toshiba Memory system capable of prohibiting access to application software and system software

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079980A (ja) * 2003-09-01 2005-03-24 Toshiba Corp カード型無線通信装置とその電力制御方法
US20060057960A1 (en) * 2004-09-10 2006-03-16 Tran Bao Q Systems and methods for remote data storage
JP2006139556A (ja) * 2004-11-12 2006-06-01 Toshiba Corp メモリカード及びそのカードコントローラ
CN100334520C (zh) * 2005-07-08 2007-08-29 北京飞天诚信科技有限公司 基于mmc/sdio接口设备的信息安全控制方法
US7702821B2 (en) 2005-09-15 2010-04-20 Eye-Fi, Inc. Content-aware digital media storage device and methods of using the same
US20070260797A1 (en) * 2006-05-03 2007-11-08 Chien-yuan Chen Memory card with an expansion function
JP2008059466A (ja) * 2006-09-01 2008-03-13 Toshiba Corp 電子機器、およびその制御方法
US7587544B2 (en) * 2006-09-26 2009-09-08 Intel Corporation Extending secure digital input output capability on a controller bus
WO2008062487A1 (en) * 2006-11-21 2008-05-29 Oberon Service Srl Interface device for electronic products and operation method thereof
US20080136606A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Separable device for controlling node and sensor network node
TWI329265B (en) * 2007-01-16 2010-08-21 Asustek Comp Inc Portable computer
US20080250220A1 (en) * 2007-04-06 2008-10-09 Takafumi Ito Memory system
US7986962B2 (en) * 2007-11-16 2011-07-26 Standard Microsystems Corporation Providing a high-speed connection between a memory medium of a mobile device and an external device
US8150452B2 (en) * 2007-11-16 2012-04-03 Standard Microsystems Corporation Providing a connection between a memory medium of a mobile device and an external device
US20090177816A1 (en) * 2008-01-04 2009-07-09 Gerald Marx Method and system for communication with sd memory and sdio devices
CN101557652A (zh) * 2008-04-11 2009-10-14 深圳富泰宏精密工业有限公司 提高手机无线传输速率的装置及方法
WO2009145518A2 (ko) * 2008-05-26 2009-12-03 에스케이텔레콤 주식회사 무선 통신 모듈을 추가한 메모리 카드 및 이를 사용하기 위한 단말기와 ｗｐａｎ 통신 모듈을 가진 메모리 카드 및 이를 사용한 ｗｐａｎ 통신 방법
TW200949561A (en) * 2008-05-29 2009-12-01 Etrend Electronics Inc Input/output communication protocol method used in security digital input/output card and security digital input/output controller
US9483429B2 (en) * 2008-07-14 2016-11-01 Texas Instruments Incorporated Unified input/output controller for integrated wireless devices
JP5324908B2 (ja) * 2008-08-22 2013-10-23 パナソニック株式会社 カードホストｌｓｉを有するセット機器、およびカードホストｌｓｉ
US7970976B2 (en) * 2009-03-01 2011-06-28 Qualcomm Incorporated Remote memory access using reversible host/client interface
JP5395824B2 (ja) * 2011-02-16 2014-01-22 株式会社東芝 メモリシステム
US20130042063A1 (en) * 2011-08-08 2013-02-14 Chi Mei Communication Systems, Inc. System and method for controlling dual memory cards
US20130250140A1 (en) * 2012-03-26 2013-09-26 Aptos Technology Inc. Composite memory card and dedicated reader
JP5779148B2 (ja) * 2012-07-06 2015-09-16 株式会社東芝 メモリシステム
CN105988955B (zh) * 2015-02-06 2019-11-01 澜起科技股份有限公司 Sdio设备及其应用的电子装置和数据传输方法
CN110457744B (zh) * 2019-06-27 2023-01-20 山东方寸微电子科技有限公司 一种sd/sdio设备仿真模型框架及其设计方法
CN112052132B (zh) * 2020-09-11 2022-09-06 厦门紫光展锐科技有限公司 通过sdio接口调试外挂芯片的方法、装置、设备和介质
CN113868070B (zh) * 2021-09-23 2023-08-25 山东云海国创云计算装备产业创新中心有限公司 一种sd卡控制器调试方法、系统、存储介质及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07334564A (ja) * 1994-06-03 1995-12-22 Symbios Logic Inc 微調整自在な接続アダプター生成自動化装置
JP2001154811A (ja) * 1999-11-30 2001-06-08 Toshiba Corp 計算機システム
JP2001195553A (ja) * 2000-01-05 2001-07-19 Toshiba Corp 無線インタフェース機能内蔵ｉｃカード、アンテナモジュール、情報処理装置
JP2002278911A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 拡張筐体監視方法及び拡張筐体監視装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754762A (en) * 1997-01-13 1998-05-19 Kuo; Chih-Cheng Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU
US6134628A (en) * 1998-01-30 2000-10-17 Ricoh Company, Ltd. Method and computer-based system for rewriting a nonvolatile rewritable memory
JP3389186B2 (ja) * 1999-04-27 2003-03-24 松下電器産業株式会社 半導体メモリカード及び読み出し装置
US7168092B2 (en) * 2000-08-31 2007-01-23 Sun Microsystems, Inc. Configuring processing units
US6748482B1 (en) * 2000-09-27 2004-06-08 Intel Corporation Multiple non-contiguous block erase in flash memory
JP4102018B2 (ja) * 2000-11-30 2008-06-18 株式会社東芝 無線通信カードおよびシステム
US20040225796A1 (en) * 2001-03-29 2004-11-11 Palm, Inc. Expandable miniature accessory card for handheld computer
JP3641230B2 (ja) * 2001-10-22 2005-04-20 株式会社東芝 メモリカードを制御するための装置および方法
US7412553B2 (en) * 2002-01-10 2008-08-12 O2Micro International Limited Enhanced protocol conversion system capable of providing offloaded protocol instruction processing
US7650624B2 (en) * 2002-10-01 2010-01-19 Koplar Interactive Systems International, L.L.C. Method and apparatus for modulating a video signal with data
JP4322021B2 (ja) * 2003-02-06 2009-08-26 株式会社ルネサステクノロジ メモリカード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07334564A (ja) * 1994-06-03 1995-12-22 Symbios Logic Inc 微調整自在な接続アダプター生成自動化装置
JP2001154811A (ja) * 1999-11-30 2001-06-08 Toshiba Corp 計算機システム
JP2001195553A (ja) * 2000-01-05 2001-07-19 Toshiba Corp 無線インタフェース機能内蔵ｉｃカード、アンテナモジュール、情報処理装置
JP2002278911A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 拡張筐体監視方法及び拡張筐体監視装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"SDIO seihin kaihatsu no tema o kan'ika kikaku junkyo no shiken mo kano", NIKKEI ELECTRONICS, no. 842, 3 March 2003 (2003-03-03), pages 53, XP002904671 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545186A (ja) * 2005-07-01 2008-12-11 ボラーチ，ファブリジオ 汎用型スマートカード
JP2009230607A (ja) * 2008-03-25 2009-10-08 Oki Electric Ind Co Ltd Ｓｄメモリ型通信装置及びｓｄメモリ型通信システム
US8719485B2 (en) 2008-06-27 2014-05-06 Marvell World Trade Ltd. Solid-state disk with wireless functionality
JP2011526031A (ja) * 2008-06-27 2011-09-29 マーベル ワールド トレード リミテッド ワイヤレス機能性を有する固体ディスク
US8935464B2 (en) 2008-06-27 2015-01-13 Marvell World Trade Ltd. Solid-state disk with wireless functionality
US9335953B2 (en) 2011-02-04 2016-05-10 Kabushiki Kaisha Toshiba Memory system in which extended function can easily be set
JP2014017007A (ja) * 2011-02-04 2014-01-30 Toshiba Corp メモリシステム
JP2012178129A (ja) * 2011-02-04 2012-09-13 Toshiba Corp メモリシステム
US9104539B2 (en) 2011-02-04 2015-08-11 Kabushiki Kaisha Toshiba Memory system in which extended function can easily be set
US9501399B2 (en) 2011-02-04 2016-11-22 Kabushiki Kaisha Toshiba Memory system capable of controlling wireless communication function
US9760483B2 (en) 2011-02-04 2017-09-12 Toshiba Memory Corporation Memory system capable of controlling wireless communication function
US10042757B2 (en) 2011-02-04 2018-08-07 Toshiba Memory Corporation Memory system capable of controlling wireless communication function
USRE48997E1 (en) 2011-02-04 2022-03-29 Kioxia Corporation Memory system in which extended function can easily be set
JP2012168865A (ja) * 2011-02-16 2012-09-06 Toshiba Corp メモリシステム
US9454495B2 (en) 2011-02-28 2016-09-27 Kabushiki Kaisha Toshiba Memory system capable of prohibiting access to application software and system software
JP2013222244A (ja) * 2012-04-13 2013-10-28 Toshiba Corp メモリデバイス及びその無線通信制御方法
JP2014016735A (ja) * 2012-07-06 2014-01-30 Toshiba Corp メモリシステム
JP2014026454A (ja) * 2012-07-26 2014-02-06 Toshiba Corp ブリッジ回路

Also Published As

Publication number Publication date
JPWO2004077306A1 (ja) 2006-06-08
US7197583B2 (en) 2007-03-27
US20040205268A1 (en) 2004-10-14
US20070094504A1 (en) 2007-04-26
US7484020B2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
WO2004077306A1 (ja) Ｓｄｉｏコントローラ
US20190050366A1 (en) Device, event and message parameter association in a multi-drop bus
JP6080984B2 (ja) 異なる相互接続プロトコルのための一つの相互接続プロトコルの列挙および／または設定機構の活用
US7921244B2 (en) Data sharing and transfer systems and methods
JP2002541554A (ja) ユニバーサル・シリアル・バスに基づくｐｃフラッシュディスクのためのアーキテクチャ
US10521392B2 (en) Slave master-write/read datagram payload extension
CN100468981C (zh) 基于通用usb芯片的多功能手机及其实现方法
JP2002300229A (ja) Ｕｓｂ通信制御装置、ｕｓｂ通信システムおよびｕｓｂ通信制御方法
US7827337B2 (en) Sharing memory interface
TW201902142A (zh) 混合vgpio狀態交換中的輸入/輸出方向解碼
EP1535169B1 (en) Improved inter-processor communication system for communication between processors
US8850086B2 (en) SD switch box in a cellular handset
US10592441B2 (en) Bus communication enhancement based on identification capture during bus arbitration
TW200939025A (en) Providing a high-speed connection between a memory medium of a mobile device and an external device
US20050102431A1 (en) Composite adapter for multiple peripheral functionality in portable computing system environments
JP2004185584A (ja) カードアダプタ制御装置、ｕｓｂコントローラー、カードアダプタ
KR101117345B1 (ko) 메모리 카드 변환 어댑터와 그 시스템 및 그 운영 방법
KR20010102878A (ko) 무선데이터저장장치
JP2005128989A (ja) 入出力制御装置、機能拡張デバイス
JPH11242653A (ja) Ｐｃカードアダプタ
KR20080060916A (ko) Ｄｒｍ 처리 가능 ｕｓｂ 콘트롤러 및 그에 사용되는ｄｒｍ 처리 장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2004570945

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase