JPH11242653A

JPH11242653A - Ｐｃカードアダプタ

Info

Publication number: JPH11242653A
Application number: JP10042564A
Authority: JP
Inventors: Satoru Kitazawa; 哲北澤
Original assignee: MEDIA INTELLIGENT KK
Current assignee: MEDIA INTELLIGENT KK
Priority date: 1998-02-24
Filing date: 1998-02-24
Publication date: 1999-09-07

Abstract

(57)【要約】【課題】ＰＣＭＣＩＡスロットなどのＰＣカードの装
着ポートを介することなく、情報処理機器に対してＰＣ
カードを装着することを可能にするアダプタを提供す
る。【解決手段】ＰＣカードアダプタ２０は、シリアルポ
ート１４に接続されたシリアル−パラレル変換回路２１
及びパラレル−シリアル変換回路２２と、内部バス２５
と、通信制御信号のやり取りを行う通信制御回路２３
と、内部バス２５を介して、上記のシリアル−パラレル
変換回路２１、パラレル−シリアル変換回路２２、通信
制御回路２３、及び、内部バス２５に接続された後述す
るＰＣカード制御回路２６と連携する通信制御手段であ
るマイクロコントローラユニット２４とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＰＣカードアダプタ
に係り、特に、情報処理機器のシリアルポートとＰＣカ
ードとの間に接続されて使用されるアダプタの構成に関
する。

【０００２】

【従来の技術】近年、ＰＣＭＣＩＡカードは、電池駆動
による携帯型パーソナルコンピュータの機能を拡張する
手段として盛んに用いられるようになってきた。このＰ
ＣＭＣＩＡカードとしては、メモリを搭載したメモリカ
ード、ＣＰＵを内蔵したカードなどの他に、アナログモ
デムカード、ＩＳＤＮターミナルアダプタカード、ＰＨ
Ｓ(Personal Handy Phone)やデジタル携帯電話などのよ
うに、パーソナルコンピュータに対して同じシリアルコ
ントローラを介して接続された形態を持つカードがあ
る。この種のカードは、コンピュータ機器の内部バスに
直接接続されたＰＣＭＣＩＡスロットに接続され、内部
にＵＡＲＴ(Universal Asynchronous Receiver Transmi
tter)と呼ばれるシリアルコントローラが内蔵され、こ
のシリアルコントローラによって、コンピュータ機器の
内部バスとの通信が可能になるように構成されている。
このようなシリアルコントローラを内蔵したＰＣカード
はさらに広く展開されつつあり、例えば、ＧＰＳ(Globa
l Positioning System) 、文字放送ラジオ、ポケットベ
ル（ページャー）などの機能を有するものも既に存在
し、実用化されてきている。

【０００３】

【発明が解決しようとする課題】ところが、上記のよう
に携帯型のコンピュータ機器への拡張手段としてＰＣＭ
ＣＩＡカードが一般的になるに従って、ＰＣＭＣＩＡス
ロットに接続することのできない周辺機器、例えば、電
池駆動で動作するポケットモデムと呼ばれる携帯端末向
けの製品などが少なくなり、携帯型パーソナルコンピュ
ータなどの情報処理機器に対する周辺機器の選択肢が狭
められているという問題点がある。特に、ＰＣＭＣＩＡ
スロットを備えていない情報処理機器、ＰＣＭＣＩＡス
ロットを設けるスペースのない携帯端末などにおいて
は、周辺機器の増設による新たなサービスを受けること
ができず、さらに、ＰＣＭＣＩＡスロットを備えている
機器であっても、当該スロットが他のＰＣカードによっ
て既に使用されている場合にはこれ以上の機能拡張がで
きない。

【０００４】例えば、図６に示すように、ＰＣＭＣＩＡ
カード３０の場合には、携帯型パーソナルコンピュータ
１０のＣＰＵ１１に対して内部バスを介して接続された
ＰＣＭＣＩＡスロット１３を介してパラレルデータの受
け渡しを行うようになっているが、このパラレルデータ
は、上記ＵＡＲＴなどのシリアルコントローラ３１を介
することによりインターフェイス制御回路３２にシリア
ルデータとして送られ、或いはインターフェイス制御回
路３２から出力されるシリアルデータから受信される。

【０００５】一方、携帯型パーソナルコンピュータ１０
にＰＣＭＣＩＡスロットが設けられていない場合には、
図７に示すように、携帯型パーソナルコンピュータの内
部において内部バス１３に接続されたシリアルコントロ
ーラ１２に接続されたシリアルポート１４にインターフ
ェイス制御回路４０（モデムなど）を含む機器を接続し
てシリアルケーブルを介してデータのやり取りを行うよ
うにしている。従って、ＰＣＭＣＩＡスロットを介在し
ない図７に示す場合においては、ＰＣＭＣＩＡカードを
用いることができない。

【０００６】そこで本発明は上記問題点を解決するもの
であり、その課題は、ＰＣＭＣＩＡスロットなどのＰＣ
カードの装着ポートを介することなく、情報処理機器に
対してＰＣカードを装着することを可能にするアダプタ
を提供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に本発明が講じた手段は、情報処理機器とＰＣカードと
を接続するためのＰＣカードアダプタであって、前記情
報処理機器のシリアルポートに対してシリアルデータラ
インを介して接続されるように構成されたシリアル／パ
ラレル変換手段と、該シリアル／パラレル変換手段に接
続されているとともに前記シリアルポートに対して通信
制御ラインを介して接続され、さらに、前記ＰＣカード
に対してパラレルデータライン及び通信制御ラインを介
して接続された通信制御手段とを備えているものであ
る。

【０００８】この手段によれば、情報処理機器のシリア
ルポートに接続することによってＰＣカードを接続可能
に構成することができ、ＰＣカードスロットを備えてい
ない情報処理機器やＰＣカードスロットを備えていても
他のＰＣカードを装着している情報処理機器などにおい
てＰＣカードによるシステムの拡張を行うことができ
る。また、携帯端末などの特殊なインターフェイスに対
応した周辺機器を開発する必要がなくなり、ＰＣカード
として汎用のインターフェイスを用いることができるの
で、開発コストを低減することができ、使用者も多様な
周辺機器を利用することができる。

【０００９】ここで、前記通信制御手段と前記ＰＣカー
ドとの間に接続され、前記ＰＣカードを制御するための
カード制御手段を備えていることが好ましい。カード制
御手段を用いることによってＰＣカードに特有の制御や
処理を実行することができるので、情報処理機器とＰＣ
カードの双方に対応する通信制御手段の負担を低減する
ことができる。

【００１０】また、前記通信制御手段は、前記情報処理
機器から送られるシリアルデータを前記シリアル／パラ
レル変換手段によりパラレルデータに変換して前記ＰＣ
カードに送出し、前記ＰＣカードから送られるパラレル
データを前記シリアル／パラレル変換手段によりシリア
ルデータに変換して前記情報処理機器に送出するように
構成され、前記シリアルデータ及び前記パラレルデータ
の入出力状態に応じてデータの流れを阻害しないよう
に、前記情報処理機器から送られる前記シリアルデータ
の送信状態を制御するシリアルポート制御信号を前記通
信制御ラインを介して前記情報処理機器に対して出力
し、前記ＰＣカードから送られる前記パラレルデータの
送信状態を制御するカード制御信号を通信制御ラインを
介して前記ＰＣカードに対して出力するように構成され
ていることが好ましい。

【００１１】この手段によれば、通信制御手段は、情報
処理機器に対してシリアルポート制御信号によってシリ
アルポートからのデータの送信状態を制御し、ＰＣカー
ドに対してカード制御信号によってＰＣカードからのデ
ータの送信状態を制御するように構成されているので、
情報処理機器とＰＣカードとの間のデータのやり取りを
円滑に実施することができる。

【００１２】この場合にはまた、前記シリアルデータの
内容を一時的に保存する第１のメモリバッファと、前記
パラレルデータの内容を一時的に保存する第２のメモリ
バッファとを備え、前記通信制御手段は、前記第１のメ
モリバッファ内の保存データ量若しくは実質的空き容量
に応じて前記シリアルポート制御信号を出力し、前記第
２のメモリバッファ内の保存データ量若しくは実質的空
き容量に応じて前記カード制御信号を出力するように構
成されていることが望ましい。

【００１３】この手段によれば、第１のメモリバッファ
と第２のメモリバッファとを設け、これらのメモリバッ
ファによって情報処理機器から送信されるデータ及びＰ
Ｃカードから送信されるデータを一時的に保存し、メモ
リバッファの保存データ量若しくは実質的空き容量に応
じてシリアルポート制御信号及びカード制御信号を出力
するように構成されているので、メモリバッファのマー
ジンを確保しながら確実かつ効率的にデータ転送を実行
することができる。

【００１４】この場合、データ転送の確実性及び効率性
を高めるためには、例えば、各メモリバッファの保存デ
ータ量が多くなり、若しくは実質的空き容量が少なくな
ると、当該保存データの送信元である情報処理機器若し
くはＰＣカードに対してデータ送信を減少させ若しくは
停止させるようにシリアルポート制御信号若しくはカー
ド制御信号を出力するようにするものである。

【００１５】上記各手段においては、独自の電源を内蔵
していることが望ましい。ＰＣカードアダプタに独自の
電源を内蔵していることによって、情報処理機器が携帯
型の機器であった場合、情報処理機器の電源を消耗させ
ることが無い。

【００１６】なお、ここで言うＰＣカードとは、ＰＣＭ
ＣＩＡカードに限らず、情報処理機器のシリアルポート
に接続して動作可能な種類の各種周辺装置若しくはイン
ターフェイス回路と同等の機能を有するが、情報処理機
器に対してパラレルポート形式の接続態様を備えたもの
である。このような機能を備えたものとしては、たとえ
ば、アナログモデム、ＩＳＤＮターミナルアダプタ、Ｐ
ＨＳ、デジタル携帯電話、ＧＰＳユニット、文字放送ラ
ジオ、ポケットベルなどと同等の機能を有するものがあ
る。

【００１７】また、情報処理機器とは、情報を電子的に
処理することのできるように構成されたものであり、携
帯端末、携帯型パーソナルコンピュータに限らず、一般
的なコンピュータシステムや電子手帳などのあらゆる電
子的情報処理機器を言う。

【００１８】

【発明の実施の形態】次に、添付図面を参照して本発明
に係る実施形態について説明する。本実施形態は、携帯
型パーソナルコンピュータのシリアルポート（ＲＳ−２
３２Ｃ）に接続するＰＣカードアダプタである。図１
は、本実施形態のＰＣカードアダプタ２０を用いる状態
を示す概略構成図である。ＰＣカードアダプタ２０は、
携帯型パーソナルコンピュータ１０に装備されたシリア
ルポート１４に接続され、シリアルポート１４を介して
データのやり取りを行うように構成されるとともに、Ｐ
ＣＭＣＩＡカード３０を接続するためのＰＣＭＣＩＡス
ロット１５を備えており、このＰＣＭＣＩＡスロット１
５を介してＰＣＭＣＩＡカード３０との間でパラレルデ
ータのやり取りを行うように構成される。

【００１９】図２は、上記のＰＣカードアダプタ２０の
内部構造を示すものである。ＰＣカードアダプタ２０
は、ＲＳ−２３２Ｃ規格のシリアルポート１４のシリア
ルライン１４ａを介して携帯型パーソナルコンピュータ
１０のシリアルコントローラ１２からシリアルデータを
受け、このシリアルデータをパラレルデータに変換して
内部バス２５に出力するためのシリアル−パラレル変換
回路２１と、内部バス２５から受けたパラレルデータを
シリアルデータに変換してシリアルライン１４ｂを介し
て携帯型パーソナルコンピュータ１０のシリアルコント
ローラ１２へ送出するためのパラレル−シリアル変換回
路２２とを備えている。

【００２０】内部バス２５は、携帯型パーソナルコンピ
ュータ１０のシリアルポート１４に接続された通信制御
ライン１４ｃを介して通信制御信号のやり取りを行う通
信制御回路２３と、内部バス２５を介して、上記のシリ
アル−パラレル変換回路２１、パラレル−シリアル変換
回路２２、通信制御回路２３、及び、内部バス２５に接
続された後述するＰＣカード制御回路２６と連携する通
信制御手段であるマイクロコントローラユニット２４と
を備えている。

【００２１】ＰＣカード制御回路２６は、内部バスを介
してマイクロコントローラユニット２４に接続されると
ともにＰＣＭＣＩＡスロット１５に接続されており、マ
イクロコントローラユニット２４とＰＣＭＣＩＡカード
３０との間のデータのやり取りや通信制御信号のやり取
りを仲介するようになっている。

【００２２】マイクロコントローラユニット２４は、Ｐ
ＣＭＣＩＡカード３０がＰＣＭＣＩＡスロット１５に装
着された時点で、ＰＣカード制御回路２６を介してＰＣ
カードの検出、判定その他の処理を行い、ＰＣＭＣＩＡ
カード３０を利用できる状態に初期化する初期化処理を
行う。また、後述するように、携帯型パーソナルコンピ
ュータ１０から送られたシリアルデータが上記シリアル
−パラレル変換回路２１にてパラレルデータに変換され
た後、このパラレルデータをＰＣカード制御回路２６を
介してＰＣＭＣＩＡカード３０に送出するとともに、逆
に、ＰＣＭＣＩＡカード３０から送信されたパラレルデ
ータを上記パラレル−シリアル変換回路２２に送り、こ
れをシリアルデータに変換した後に携帯型パーソナルコ
ンピュータ１０に送出する。また、上記データの授受時
の状態を携帯型パーソナルコンピュータ１０との間で通
信制御ライン１４ｃを介して制御し、同様に、データの
授受時の状態をＰＣＭＣＩＡカード３０との間でＰＣカ
ード制御回路２６を介して制御する。ＰＣカード制御回
路２６は、ＰＣＭＣＩＡカード３０との間でＰＣＭＣＩ
Ａスロット１５を介して接続された通信制御ラインによ
りデータ授受の際の状態をマイクロコントローラユニッ
ト２４からの指令に基づいて制御する。

【００２３】上記のＰＣカードアダプタ２０の内部の各
種ブロックは、全てＰＣカードアダプタ２０に内蔵され
た電池２７から電力を供給されるようになっている。電
池２７としては、各種一次電池、二次電池を用いること
ができる。この場合、内部に電源を内蔵するのではな
く、外部、たとえば、商用電源から電力供給を受ける電
源回路を内蔵していてもよい。

【００２４】図３は、マイクロコントローラユニット２
４として、１Ｍバイトのメモリ空間を持つＣＰＵと、Ｒ
ＡＭなどの実行メモリと、ＲＯＭなどのプログラム格納
メモリとを備えた構成とした場合のメモリ空間マップを
示すものである。メモリ領域Ｍ１は、ロードされた実行
プログラムを記憶させるプログラム領域である。また、
メモリ領域Ｍ２は、ＰＣＭＣＩＡカード３０のアトリビ
ュートメモリアクセス空間（６４ｋバイト）であり、メ
モリ領域Ｍ３は、ＰＣＭＣＩＡカード３０のＩＯ（入出
力）アクセス空間（６４ｋバイト）である。これらのメ
モリ領域Ｍ２，Ｍ３は、いずれもＰＣＭＣＩＡカード３
０内のメモリやＰＣＭＣＩＡカード３０に対する入出力
関連のレジスタにアクセスするためのアドレス空間を規
定したものである。メモリ領域Ｍ４は、ＰＣカードアダ
プタとしての機能や設定を規定するＩＯレジスタ空間で
あり、メモリ領域Ｍ５は、データを保存するためのデー
タ保存空間である。

【００２５】上記マイクロコントローラユニット２４に
設定されるレジスタ構成には、ＰＣＭＣＩＡカード３０
を制御するためのカード制御用レジスタ群、マイクロコ
ントローラユニット２４の処理内容を規定する内部処理
用レジスタ群、及び、ＰＣカードアダプタに設けられて
いるディップスイッチの状態を示す初期設定用レジスタ
群とが設けられている。これらのレジスタ構成の概要
と、携帯型パーソナルコンピュータ１０及びＰＣＭＣＩ
Ａカード３０とのやり取りを示す相互関係を図５に示
す。

【００２６】上記カード制御用レジスタ群としては、図
５に示すように、ＰＣＭＣＩＡカード３０の状態を示す
ＣＩＳ(Card Interface Status) レジスタ（図示ＣＩＳ
Ｒ）があり、ここには、ＰＣカードアダプタ２０のＰＣ
ＭＣＩＡスロット１５に設けられた２本の信号ラインの
電位を示すＣＤ１＃及びＣＤ２＃の２つのビット値が保
存される。上記信号ラインはＰＣＭＣＩＡカード３０が
未装着の場合にプルアップ抵抗により高電位にセットさ
れており、ＰＣＭＣＩＡカード３０が装着されると接地
電位に低下する。すなわち、これらのＣＤ１＃及びＣＤ
２＃はＰＣＭＣＩＡカード３０が未装着の場合には”
１”、装着された場合には”０”になる。これらのＣＤ
１＃とＣＤ２＃の双方が”０”である場合に限りＰＣＭ
ＣＩＡカード３０が使用可能であることが示される。ま
た、このレジスタにはＣｈｇＣＤの値が保持され、この
値はＣＤ１＃とＣＤ２＃のいずれかの値が反転したこと
を示す。この値はリセット操作により”０”になる。

【００２７】また、カード制御用レジスタ群には、ＣＩ
ＩＥ(Card Interface Interrupt Enable) レジスタ（図
示ＣＩＩＥ）もあり、このレジスタに保存されるＣｈｇ
ＣＤＥのビット値は、上記のＣＤ１＃とＣＤ２＃のいず
れかの値が反転した場合にマイクロコントローラユニッ
ト２４内のＣＰＵに対する割込処理を許可するか”１”
否か”０”を示す。

【００２８】さらに、カード制御用レジスタ群には、Ｃ
ＩＣ(Card Interface Control)レジスタ（図示ＣＩＣ
Ｒ）があり、ここに保存されるＣｄＲｅｓｅｔのビット
値はＰＣＭＣＩＡカード３０に対するリセット信号をオ
ンにする”１”かオフにする”０”かを示す。

【００２９】上記内部処理用レジスタ群としては、ＳＳ
Ｃ(Serial Signal Control) レジスタ（図示ＳＳＣＲ）
があり、ここに保存されるＣＴＳ、ＤＳＲ、ＲＩ、ＤＣ
Ｄの各ビット値にはシリアルポート１４に対して信号出
力を許可するか”１”否か”０”が記録される。

【００３０】また、内部処理用レジスタ群には、ＳＳＳ
(Serial Signal Status)レジスタ（図示ＳＳＳＲ）があ
り、このレジスタに保存されるＤＴＲ、ＲＴＳのビット
値は、シリアルポート１４の状態を読み込んで示すもの
であり、オンの場合は”１”、オフの場合は”０”とな
る。さらに、ＳＤ(Serial Data) レジスタ（図示ＳＤ
Ｒ）は、シリアルポートに対して送受信を行うデータ
（リード／ライト）を８ビット分保存する。

【００３１】内部処理用レジスタ群としては、ＳＩＥ(S
erial Interrupt Enable) レジスタ（図示ＳＩＥＲ）も
あり、このレジスタには、シリアルポート１４から受け
取ったデータが有効であることを示す割込の発生を許可
するか”１”否か”０”を示すＲＤＲＥｎ、シリアルポ
ート１４への転送バッファが空きになったことを示す割
込を許可するか”１”否か”０”を示すＴＢＥＥｎ、シ
リアルポート１４の状態を示すＤＴＲ、ＲＴＳが変化し
たことを示す割込を許可するか”１”否か”０”を示す
ＳｇｎｌＣＥｎ、シリアルポート１４におけるＢｒｅａ
ｋ信号の発行と解除を検出することによる割込を許可す
るか”１”否か”０”を示すＢｒｋＤｅｔＥの各ビット
値が保存される。

【００３２】さらに、内部処理用レジスタ群としてはＳ
ＩＩ(Serial Interrupt Identification)レジスタ（図
示ＳＩＩＲ）があり、ここには、シリアルポート１４か
ら受信したデータが有効であるか”１”否か”０”を示
すＲＤＲ（上記ＳＤレジスタをマイクロコントローラユ
ニット２４内のＣＰＵが読み込むことによって”０”に
リセットされる。）、シリアルポート１４へ送信するデ
ータバッファに空きがあるか”１”否か”０”を示すＴ
ＢＥ（上記ＳＤレジスタにＣＰＵがデータを書き込むこ
とによって”０”にリセットされ、その書き込みデータ
が送信されることによって”１”にセットされる。）、
上記ＲＴＳ又はＤＴＲが変化したか”１”否か”０”を
示すＳｇｎＣｈｇ（ＣＰＵがこの値を読み込むと”０”
にリセットされる。）、及びＢＲＥＡＫ信号を検出した
か”１”ＢＲＥＡＫ信号が解除されているか”０”を示
すＢｒｅａｋＤｅｔのビット値が保存される。

【００３３】初期設定用レジスタ群としては、ＤＳ(Dip
switch Status)レジスタ（図示ＤＳＲ）があり、ここに
は、ディップスイッチの設定（オンであるときは”
１”、オフであるときは”０”）が読み込まれる。ディ
ップスイッチとしては、シリアルポートのボーレートを
設定するための３つのスイッチ、シリアルポートのデー
タビット長を設定するスイッチ、シリアルポートのスト
ップビット長を設定するスイッチ、パリティビットを設
定する２つのスイッチ、及び、ＤＳＲ制御操作をオンオ
フ設定するためのスイッチがある。

【００３４】次に、上記実施形態の動作について説明す
る。最初にまず、ＰＣＭＣＩＡカード３０を装着したと
きのカード検出動作について説明する。当初は上記ＣＩ
Ｓレジスタ内のＣｈｇＣＤのビット値をリセット”０”
にしておき、ＰＣＭＣＩＡカード３０が装着されると、
ＰＣＭＣＩＡスロット１５内の２本の信号ラインが共に
低電位になることによりＣＤ１＃及びＣＤ２＃のビット
値が共に”０”に変化し、これによってＣｈｇＣＤのビ
ット値が”１”になるため、マイクロコントローラユニ
ット２４内のＣＰＵに対して割込が発生し、ＰＣＭＣＩ
Ａカード３０が装着されていることが認識される。Ｃｈ
ｇＣＤは割込発生後にリセットされる。

【００３５】マイクロコントローラユニット２４内のＣ
ＰＵは、ＰＣＭＣＩＡカード３０が装着されると、ＰＣ
ＭＣＩＡスロット１５を介してＰＣＭＣＩＡカード３０
の上記メモリ領域Ｍ２に相当する部分からカードタイプ
などの属性情報を読み取る（アトリビュートメモリの読
み込み）。ＰＣＭＣＩＡカード３０がモデムカードであ
る場合には、ＰＣＭＣＩＡカード３０をＩＯモードで動
作させるように、上記属性情報を記録するＣＣ(Card Co
nfiguration)レジスタのアドレス及びＣＯ(Configurati
on Option)レジスタに設定すべき値を読み取り、ＰＣＭ
ＣＩＡカード３０を設定する。ＩＯモードに設定された
ＰＣＭＣＩＡカード３０は特定のアドレスにＩＯレジス
タをマッピングする。例えば、通常、モデムカードの場
合には、ベースアドレスとして３Ｆ０ｈ、２Ｆ０ｈ、３
Ｅ０ｈ、２Ｅ０ｈの４つのＩＯリソースの選択となり、
これらのベースアドレスに基づいて図３に示すメモリマ
ップ内のメモリ領域Ｍ３にアドレス空間が設定される。
例えば、３Ｆ０ｈのベースアドレスを選択した場合、８
バイトのレジスタ構成の場合、マイクロコントローラユ
ニット２４のＣＰＵからのアクセスは、ＰＣカードコン
トローラ２６を介して９０３Ｆ０ｈ〜９０３Ｆ７ｈのア
ドレスに対して行うこととなる。

【００３６】ＰＣＭＣＩＡカード３０内の８バイトのレ
ジスタ構成としては、データを格納するデータレジスタ
であるＤ(Data)レジスタ（図示ＤＲ）、割込許可を設定
するＩＥ(Interrupt Enable)レジスタ（図示ＩＥＲ）、
ＦＩＦＯ制御用のＦＣ(FifoControl)レジスタ（図示Ｆ
ＣＲ）、ラインコントロール用のＬＣ(Line Control)レ
ジスタ（図示ＬＣＲ）、モデムを制御するためのＭＣ(M
odem Control)レジスタ（図示ＭＣＲ）、及びＡ(Altern
ate)レジスタ（図示ＡＲ）である。なお、Ａレジスタは
一般的には使用されない。

【００３７】このようにＰＣＭＣＩＡカード３０をＩＯ
モードに設定した後、上記ＣＣレジスタ内の割込許可を
示すＩＥ(Interrupt Enable)ビットを有効にする。この
時点で、ＰＣＭＣＩＡカード３０はＩＯポート操作が可
能な状態となる。

【００３８】上記のようにカードの設定が完了すると、
シリアルポート１４に対してモデム制御信号を設定す
る。ここで設定するレジスタは、携帯型パーソナルコン
ピュータ１０との間のシリアル信号に関する制御を行う
上記ＳＳＣレジスタである。この中の、データセット準
備状態を示すＤＳＲ信号の設定を示すＤＳＲのビット値
はディップスイッチに設定されている値によって設定さ
れる。ディップスイッチには、上記のようにＤＴＲ信号
によるＤＳＲ信号の制御を有効にするか、或いは、ＤＳ
Ｒ信号を常時オンに指定するかを選択することができる
ようになっている。すなわち、ＤＴＲによるＤＳＲ制御
が有効である場合には、カード装着時にはＤＴＲがオン
になるとＤＳＲもオンになり、ＤＴＲがオフになるとＤ
ＳＲもオフになる。カードが装着されていない状態では
ＤＳＲは常時オフである。一方、ＤＳＲを常時オンに設
定すると、カード装着時にはＤＳＲはオンであり、カー
ドを装着していない状態ではＤＳＲはオフである。

【００３９】また、ＳＳＲレジスタ内のデータ受信の可
否を示すＣＴＳのビット値は”１”、読出信号の有無を
示すＲＩのビット値は”０”、送信データの有無を示す
ＤＣＤのビット値は”０”に設定される。

【００４０】さらに、ＰＣＭＣＩＡカード３０のレジス
タを初期化し、通信が行える状態に設定する。ここで、
カード内のＬＣ(Line Control)レジスタには上記ディッ
プスイッチにて設定されている状態を記録する。カード
内のモデム制御を規定するＭＣ(Modem Control)レジス
タには、上記ＳＳＳレジスタで読みとれる値（シリアル
ポート１４の状態）を記録し、上記ＳＳＣレジスタに
は、カード内のモデム状態を示すＭＳ(Modem Status)レ
ジスタの値を記録する。このような設定によって、上記
携帯型パーソナルコンピュータ１０とＰＣＭＣＩＡカー
ド３０とが直接にデータのやり取りを行える状態に設定
される。

【００４１】次に、上記とは逆に、ＰＣＭＣＩＡカード
３０が取り外されると、上記ＣＤ１＃及びＣＤ２＃のビ
ット値に対応する信号が高電位になり、上記ＣｈｇＣＤ
のビット値が”１”にセットされるので、マイクロコン
トローラユニット２４のＣＰＵに対する割込が発生し、
ＣＰＵがＣＩＳレジスタの値を読み込み、ＣＤ１＃及び
ＣＤ２＃のビット値が共に”１”になっていれば、カー
ドが使用できない状態になったことを認識することがで
きる。そして、上記ＳＳＣレジスタに記録されている上
記のＤＳＲ、ＣＴＳ、ＲＩ、ＤＣＤの各ビット値を全て
オフにする。これによってシリアルポート１４を介して
携帯型パーソナルコンピュータ１０にＰＣＭＣＩＡカー
ド３０が使用できなくなったことを通知することができ
る。

【００４２】次に、マイクロコントローラユニット２４
内のＣＰＵの処理内容について説明する。この処理内容
としては大きく分けて２つある。すなわち、（１）カード側から発生する割込の処理を実行し、その
内容をシリアルポート１へ反映させるための処理（２）シリアルポート側から発生する割込の処理を実行
し、その内容をカードに反映させるための処理である。

【００４３】上記（１）のカード側からの割込の処理に
おいては、割込を許可することによってカード側から以
下の割込が発生する。

【００４４】ＴＢＥ(Transmit Buffer Empty) ＲＤＡ(Receive Data Available) ＣＭＳ(Change Modem Status) ＲＥ(Receive Error) 上記ＴＢＥはカードの送信バッファが空であることを
示す割込であり、この割込が発生した場合には、図４に
示すＣＰＵ２４ａはマイクロコントローラユニット２４
内のメモリバッファ２４ｂ内にデータが存在すると、当
該データをカードの送信バッファに書き込む処理を実行
する。メモリバッファ２４ｂにデータが存在しない場合
には実質的には何も実行せず、割込要因のリセットのみ
を行う。このメモリバッファ２４ｂは、携帯型パーソナ
ルコンピュータ１０から送られるシリアルデータの内容
を保存する一時保存用メモリである。

【００４５】ここで、メモリバッファ２４ｂのデータ容
量がバッファ容量の１／４以下になったときは、ＰＣＭ
ＣＩＡカード３０のＭＳレジスタ内の受信可否を示すＣ
ＴＳのビット値がオン状態である場合には、上記ＳＳＣ
レジスタ内のＣＴＳのビット値をオンにすることによ
り、シリアルポート１４からのデータの送り込みを許可
する。

【００４６】上記ＲＤＡは、ＰＣＭＣＩＡカード３０
において外部からデータ受信をした旨の割込であり、こ
の割込が発生すると、ＣＰＵ２４ａはデータレジスタか
らデータを取り込み、図４に示すメモリバッファ２４ｃ
にデータを保存する。また、上記ＳＩＥレジスタの送信
割込を許可する。

【００４７】ここで、メモリバッファ２４ｃ内の保存デ
ータがバッファ容量の３／４を越えた場合には、ＰＣＭ
ＣＩＡカード３０のＭＣレジスタ内のＲＴＳビットをオ
フにして、ＰＣＭＣＩＡカード３０から次のデータが送
り込まれないようにする。

【００４８】上記ＣＭＳは、カード内のＭＳレジスタ
内の値が変化したときに発生する割込であり、この割込
が発生すると、ＣＰＵ２４ａは上記ＭＳレジスタの値を
読み取り、これらを上記ＳＳＣレジスタに書き込む。

【００４９】上記ＲＥは、ＰＣＭＣＩＡカード３０に
て受信エラーが発生したときに発生する割込であり、こ
の割込が発生したときは、割込要因のリセットのみを行
う。

【００５０】一方、上記（２）のシリアルポート側から
の割込に対する処理に関連するものとして、ＣＰＵ２４
ａに対して以下の割込が発生する。

【００５１】ＴＢＥ(Transmit Buffer Empty) ＲＤＲ(Receive Data Ready) ＳＳＣ(Serial port Signal Change) 上記ＴＢＥはシリアルポート１４内の送信バッファが
空になったときに発生する割込であり、この割込が発生
すると、ＣＰＵ２４ａは図４に示すメモリバッファ２４
ｃ内からデータを取り出し、上記ＳＤレジスタへデータ
を書き込む。メモリバッファ２４ｃ内にデータが存在し
ない場合には割込要因のリセットのみを行う。

【００５２】ここで、メモリバッファ２４ｃ内のデータ
容量がバッファ容量の１／４以下になったときには、Ｐ
ＣＭＣＩＡカード３０のＭＣレジスタ内のＲＴＳビット
がオフであり、ＳＳＳレジスタ内のＲＴＳビットがオン
になっている場合、ＳＳＳレジスタ内のＲＴＳの値をＭ
Ｃレジスタ内のＲＴＳに書き込むことによって、ＰＣＭ
ＣＩＡカード３０からのデータの送り込みを許可する。

【００５３】上記ＲＤＲはシリアルポート１４からデ
ータを受信し、準備が整った場合に発生する割込であ
り、この割込が発生すると、ＣＰＵ２４ａは上記ＳＤレ
ジスタからデータを読み取り、メモリバッファ２４ｂに
データを書き込む。このデータ書き込み後、ＰＣＭＣＩ
Ａカード３０の上記ＣＣレジスタ内の上記ＩＥビットに
対して送信割込の許可を発行する。

【００５４】ここで、メモリバッファ２４ｂ内のデータ
容量がバッファ容量の３／４を越えたときには、ＳＳＣ
レジスタ内のＣＴＳビットの値をオフにしてシリアルポ
ート１４からのデータの送り込みを停止させる。

【００５５】上記ＳＳＣは、シリアルポート１４の状
態を示す上記ＳＳＳレジスタ内のＲＴＳ及びＤＴＲの値
を読み取り、ＰＣＭＣＩＡカード３０内のモデム制御内
容を記録するための上記ＭＣレジスタの内部において設
定されているＲＴＳ＝オフをＳＳＳレジスタ内のＲＴＳ
＝オンに書き換える。

【００５６】上記のように、本実施形態は、図４に示す
データ通信の機能ブロックにおいては、携帯型パーソナ
ルコンピュータ１０と、ＰＣＭＣＩＡカード３０との間
において、シリアルポート１４及びＰＣＭＣＩＡスロッ
ト１５を介して上記ＣＴＳ、ＲＴＳなどの通信制御信号
に基づいて相互のデータ通信のフロー制御を行い、デー
タが支障無くやり取りされるように構成されている。

【００５７】なお、上記実施形態においては、シリアル
通信手段として最も一般的なＲＳ−２３２Ｃ規格を用い
ているが、将来的にはＵＳＢ(Universal Serial bus)や
ＩＥＥＥ１３９４などの他のシリアル通信規格に基づく
インタフェースを採用してもよい。また、２つのメモリ
バッファの通信マージンとしてバッファ容量の１／４を
当て、データ量の判定しきい値（上限及び下限）をバッ
ファ容量の１／４及び３／４としているが、これらの判
定しきい値は、それぞれバッファ容量自体と、データ通
信時の確実性及び効率性とを勘案して適宜に設定するこ
とができる。

【００５８】

【発明の効果】以上説明したように本発明によれば、情
報処理機器のシリアルポートに接続することによってＰ
Ｃカードを接続可能に構成することができ、ＰＣカード
スロットを備えていない情報処理機器やＰＣカードスロ
ットを備えていても他のＰＣカードを装着している情報
処理機器などにおいてＰＣカードによるシステムの拡張
を行うことができる。また、携帯端末などの特殊なイン
ターフェイスに対応した周辺機器を開発する必要がなく
なり、ＰＣカードとして汎用のインターフェイスを用い
ることができるので、開発コストを低減することがで
き、使用者も多様な周辺機器を利用することができる。

【図面の簡単な説明】

【図１】本発明に係るＰＣカードアダプタの実施形態の
使用時における接続態様を示す概略構成図である。

【図２】同実施形態の内部構成を示す概略構成ブロック
図である。

【図３】同実施形態のマイクロコントローラユニットの
メモリマップである。

【図４】同実施形態のデータ転送時の機能ブロック図で
ある。

【図５】同実施形態のレジスタ構成を示すレジスタ構成
説明図である。

【図６】従来のＰＣカードスロットを備えたパーソナル
コンピュータとＰＣカードとの接続状態を示す概略説明
図である。

【図７】従来のパーソナルコンピュータにシリアルポー
トを介して周辺機器を接続した状態を示す概略説明図で
ある。

【符号の説明】

１０携帯型パーソナルコンピュータ１１ＣＰＵ１２，３１シリアルコントローラ１３，２５内部バス１４シリアルポート１５ＰＣＭＣＩＡスロット２０ＰＣカードアダプタ２１シリアル−パラレル変換回路２２パラレル−シリアル変換回路２３ラインコントロール回路２４マイクロコントローラユニット２６ＰＣカードコントローラ３０ＰＣＭＣＩＡカード３２インターフェイス制御回路

Claims

【特許請求の範囲】

【請求項１】情報処理機器とＰＣカードとを接続する
ためのＰＣカードアダプタであって、前記情報処理機器
のシリアルポートに対してシリアルデータラインを介し
て接続されるように構成されたシリアル／パラレル変換
手段と、該シリアル／パラレル変換手段に接続されてい
るとともに前記シリアルポートに対して通信制御ライン
を介して接続され、さらに、前記ＰＣカードに対してパ
ラレルデータライン及び通信制御ラインを介して接続さ
れた通信制御手段とを備えているＰＣカードアダプタ。
【請求項２】請求項１において、前記通信制御手段と
前記ＰＣカードとの間に接続され、前記ＰＣカードを制
御するためのカード制御手段を備えているＰＣカードア
ダプタ。
【請求項３】請求項１において、前記通信制御手段
は、前記情報処理機器から送られるシリアルデータを前
記シリアル／パラレル変換手段によりパラレルデータに
変換して前記ＰＣカードに送出し、前記ＰＣカードから
送られるパラレルデータを前記シリアル／パラレル変換
手段によりシリアルデータに変換して前記情報処理機器
に送出するように構成され、前記シリアルデータ及び前
記パラレルデータの入出力状態に応じてデータの流れを
阻害しないように、前記情報処理機器から送られる前記
シリアルデータの送信状態を制御するシリアルポート制
御信号を前記通信制御ラインを介して前記情報処理機器
に対して出力し、前記ＰＣカードから送られる前記パラ
レルデータの送信状態を制御するカード制御信号を前記
通信制御ラインを介して前記ＰＣカードに対して出力す
るように構成されているＰＣカードアダプタ。
【請求項４】請求項２において、前記シリアルデータ
の内容を一時的に保存する第１のメモリバッファと、前
記パラレルデータの内容を一時的に保存する第２のメモ
リバッファとを備え、前記通信制御手段は、前記第１の
メモリバッファ内の保存データ量若しくは実質的空き容
量に応じて前記シリアルポート制御信号を出力し、前記
第２のメモリバッファ内の保存データ量若しくは実質的
空き容量に応じて前記カード制御信号を出力するように
構成されているＰＣカードアダプタ。
【請求項５】請求項１から請求項４までのいずれか１
項において、独自の電源を内蔵しているＰＣカードアダ
プタ。