CN111984560B - 读写控制系统及其方法 - Google Patents

读写控制系统及其方法 Download PDF

Info

Publication number
CN111984560B
CN111984560B CN202010444336.2A CN202010444336A CN111984560B CN 111984560 B CN111984560 B CN 111984560B CN 202010444336 A CN202010444336 A CN 202010444336A CN 111984560 B CN111984560 B CN 111984560B
Authority
CN
China
Prior art keywords
interface
memory card
communication protocol
sub
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010444336.2A
Other languages
English (en)
Other versions
CN111984560A (zh
Inventor
林升平
胡耀中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesys Logic Inc
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Publication of CN111984560A publication Critical patent/CN111984560A/zh
Application granted granted Critical
Publication of CN111984560B publication Critical patent/CN111984560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G06K17/0022—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations arrangements or provisious for transferring data to distant stations, e.g. from a sensing device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/54—Presence management, e.g. monitoring or registration for receipt of user log-on information, or the connection status of the users
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种读写控制系统及其方法，包括记忆卡接口；系统接口装置包括第一接口以及第二接口，第二接口包括第一子接口以及第二子接口，并且系统接口装置经由第二接口的第二子接口以与记忆卡接口电性连接；以及控制单元包括接口桥接器以及选择器；当记忆卡以一第一通讯协议运作时，记忆卡接口经由选择器以与接口桥接器电性连接，并且记忆卡接口经由接口桥接器以与系统接口装置的第一接口电性连接；其中，当记忆卡以一第二通讯协议运作时，记忆卡接口经由选择器以电性连接于第二接口的第一子接口。

Description

读写控制系统及其方法
技术领域
本发明系关于一种电子装置及其方法，特别是关于一种读写控制系统及其方法。
背景技术
随着信息技术的快速发展，电子产品的应用日益普及，例如笔记本电脑、手机、平板计算机等手持式电子装置处处可见。由于这些电子装置的特点是可随身携带、随时随地使用，并且为了使各种电子装置之间可以互相联机以进行较大量的数据传输，故通常是以记忆卡插接于卡片阅读机使上述的电子产品可读取该记忆卡的数据，以扩充该电子产品的内存储存容量。
然而随着记忆卡的数据访问速度越来越快，无法以较旧版本规格的控制方式来存取较新版本规格的记忆卡，致使较新规格的记忆卡无法在较旧版本规格的卡片阅读机中使用，造成记忆卡与卡片阅读机控制芯片之间兼容性的问题，并且降低记忆卡的使用弹性。当同样以较新版本规格的控制方式来存取较新版本规格的记忆卡，其该控制方式的传输带宽远大于较旧版本规格的传输带宽，使记忆卡与卡片阅读机控制芯片之间的通信设计较为复杂，造成控制芯片的成本提高。有鉴于此，目前仍需要发展一种新式的电子装置及其方法，以改善上述问题。
发明内容
本发明之一目的在于提供一种读写控制系统及其方法，藉由主机端的第一接口以及第二接口，使读写控制系统以较小传输带宽的第一接口控制具有较大传输速率的记忆卡，并且以较大传输带宽的第二接口存取具有较大传输速率的记忆卡，解决记忆卡与读写控制系统之间兼容性的问题，并且提高记忆卡的使用弹性。
本发明之另一目的在于提供一种读写控制系统及其方法，藉由主机端的第一接口以及第二接口，使第一接口道经由控制单元连接记忆卡，使第二接口的第一子接口经由控制单元连接记忆卡，以及使第二接口的第二子接口直接连接记忆卡，以减少读写控制系统的生产成本。
为达成上述目的，本发明之一实施例中的读写控制系统，用以控制一记忆卡的数据之读写，该读写控制系统包括：一记忆卡接口，用以连接该记忆卡；一系统接口装置，包括一第一接口以及一第二接口，该第二接口包括一第一子接口以及一第二子接口，并且该系统接口装置经由该第二接口的该第二子接口以与该记忆卡接口电性连接；以及一控制单元，连接该系统接口装置以及该记忆卡接口，包括：一接口桥接器，电性连接于该系统接口装置的该第一接口与该记忆卡接口；以及一选择器，电性连接于该系统接口装置的该第二接口、该接口桥接器、以及该记忆卡接口；其中，当该记忆卡以一第一通讯协议运作时，该记忆卡接口经由该选择器以与该接口桥接器电性连接，并且该记忆卡接口经由该接口桥接器以与该系统接口装置的该第一接口电性连接；其中，当该记忆卡以一第二通讯协议运作时，该记忆卡接口经由该选择器以电性连接于该第二接口的该第一子接口以及该第二子接口。
在一实施例中，该系统接口装置透过该第一接口，以侦测出该记忆卡接口电性连接于该系统接口装置以及该控制单元，该记忆卡的该第一通讯协议兼容于该第一接口。
在一实施例中，该系统接口装置透过该第一接口，以该第一通讯协议对该记忆卡初始化。
在一实施例中，当该记忆卡以该第一通讯协议运作时，该系统接口装置透过该接口桥接器以及该选择器电性连接于该记忆卡接口，使该系统接口装置以该第一接口以及该第一通讯协议读写该记忆卡的该数据。
在一实施例中，当该记忆卡以该第二通讯协议运作时，该系统接口装置透过第二接口的该第一子接口以及该第二子接口，以该第二通讯协议读写该记忆卡的该数据。
在一实施例中，该系统接口装置的该第一接口的第一传输带宽小于该第二接口的该第二传输带宽。
在一实施例中，该第一接口兼容于PCIe1.0以及PCIe2.0协议版本之至少一者，该第二接口兼容于PCIe3.0协议版本。
在一实施例中，该记忆卡的该第一通讯协议定义为安全数字(SD)模式，该记忆卡的该第二通讯协议定义为快捷安全数字(SD Express)模式。
在一实施例中，该安全数字(SD)模式系为快捷安全数字模式以前的协议版本，该快捷安全数字模式系为安全数字(SD)7.0协议版本。
在一实施例中，该记忆卡的该第一通讯协议的数据传输率小于该第二通讯协议的数据传输率。
在一实施例中，当该记忆卡以该第一通讯协议运作时，该接口桥接器产生该触发信号以触发该选择器，该第一接口经由该接口桥接器以及该选择器电性连接该记忆卡接口，并且该系统接口装置以该第一通讯协议读写该记忆卡的该数据；以及当该记忆卡以该第二通讯协议运作时，该接口桥接器产生该触发信号以触发该选择器，该第二接口的该第一子接口经由该选择器电性连接该记忆卡接口。
在一实施例中，当该记忆卡以该第二通讯协议运作时，该系统接口装置以该第二接口扫描该记忆卡接口，以判断该记忆卡是否兼容于非挥发性内存快捷(NVMe)协定；当该记忆卡不兼容于非挥发性内存快捷协议，该系统接口装置以该第一通讯协议读写该记忆卡的该数据；当该记忆卡兼容于非挥发性内存快捷协议，该系统接口装置以该第二接口的该第一子接口以及该第二子接口，以该第二通讯协议读写该记忆卡的该数据。
在一实施例中，该接口桥接器包括控制接口以及传收接口，该控制接口连接该记忆卡，该传收接口连接该选择器。
本发明之另一实施例中的读写控制方法，用于读写控制系统，该读写控制系统包括一记忆卡接口、一系统接口装置以及一控制单元，该系统接口装置包括一第一接口以及一第二接口，该第二接口包括第一子接口以及第二子接口，并且经由该第二接口的一第二子接口与一记忆卡接口电性连接，该控制单元连接该系统接口装置以及该记忆卡接口，该控制单元包括一接口桥接器以及一选择器，该接口桥接器电性连接于该系统接口装置的该第一接口与该记忆卡接口，该选择器电性连接于该系统接口装置的该第二接口、该接口桥接器、以及该记忆卡接口，该读写控制方法包括下列步骤：
以该系统接口装置侦测出该记忆卡连接于该系统接口装置以及该控制单元，该记忆卡的第一通讯协议兼容于该第一接口；
该系统接口装置透过该第一接口，以判断该记忆卡以第一通讯协议或是第二通讯协议运作；
当该记忆卡以该第一通讯协议运作时，该系统接口装置透过该接口桥接器以及该选择器电性连接于该记忆卡，使该系统接口装置以该第一接口以及该第一通讯协议读写该记忆卡的该数据；
当该记忆卡以该第二通讯协议运作时，该系统接口装置透过第二接口的该第一子接口以及该第二子接口，以该第二通讯协议读写该记忆卡的该数据。
在一实施例中，该系统接口装置透过该第一接口，以该第一通讯协议对该记忆卡初始化。
在一实施例中，该系统接口装置的该第一接口的第一传输带宽小于该第二接口的该第二传输带宽。
在一实施例中，该第一接口兼容于PCIe1.0以及PCIe2.0协议版本之至少一者，该第二接口兼容于PCIe3.0协议版本。
在一实施例中，该记忆卡的该第一通讯协议定义为安全数字(SD)模式，该记忆卡的该第二通讯协议定义为快捷安全数字(SD Express)模式。
在一实施例中，该安全数字模式系为快捷安全数字模式以前的协议版本，该快捷安全数字模式系为安全数字(SD)7.0协议版本。
在一实施例中，该记忆卡的该第一通讯协议的数据传输率小于该第二通讯协议的数据传输率。
在一实施例中，当该记忆卡以该第一通讯协议运作时，该接口桥接器产生该触发信号以触发该选择器，该第一接口经由该接口桥接器以及该选择器电性连接该记忆卡接口，并且该系统接口装置以该第一通讯协议读写该记忆卡的该数据；以及当该记忆卡以该第二通讯协议运作时，该接口桥接器产生该触发信号以触发该选择器，该第二接口的该第一子接口经由该选择器电性连接该记忆卡接口。
在一实施例中，当该记忆卡以该第二通讯协议运作时，该系统接口装置以该第二接口扫描该记忆卡接口，以判断该记忆卡是否兼容于非挥发性内存快捷(NVMe)协定；当该记忆卡不兼容于非挥发性内存快捷协议，该系统接口装置以该第一通讯协议读写该记忆卡的该数据；当该记忆卡兼容于非挥发性内存快捷协议，该系统接口装置以该第二接口的该第一子接口以及该第二子接口，以该第二通讯协议读写该记忆卡的该数据。
在一实施例中，该接口桥接器包括控制接口以及传收接口，该控制接口连接该记忆卡，该传收接口连接该选择器。
本发明之读写控制系统及其方法，藉由主机端的第一接口以及第二接口，使读写控制系统以较小传输带宽的第一接口控制具有较大传输速率的记忆卡，并且以较大传输带宽的第二接口存取具有较大传输速率的记忆卡，解决记忆卡与读写控制系统之间兼容性的问题，并且提高记忆卡的使用弹性。此外，本藉由主机端的第一接口以及第二接口，使第一接口道经由控制单元连接记忆卡，使第二接口的第一子接口经由控制单元连接记忆卡，以及使第二接口的第二子接口直接连接记忆卡，以减少读写控制系统的生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本发明所属技术领域中具有通常知识者来讲，还可以根据这些附图获得其他的附图。
图1为绘示依据本发明实施例中读写控制系统之方块图；
图2为绘示依据本发明第一实施例中读写控制方法之流程图；及
图3为绘示依据本发明第二实施例中读写控制方法之流程图。
具体实施方式
请参照图式，其中相同的组件符号代表相同的组件或是相似的组件，本发明的原理是以实施在适当的运算环境中来举例说明。以下的说明是基于所例示的本发明具体实施例，其不应被视为限制本发明未在此详述的其它具体实施例。
参考图1，绘示依据本发明实施例中读写控制系统之方块图。该读写控制系统用以控制一记忆卡100的数据之读写，包括记忆卡接口101、系统接口装置102、以及控制单元104。
下面结合附图和实施例对本申请作进一步说明。
如图1所示，该记忆卡接口101用以连接该记忆卡100。该系统接口装置102包括第一接口106a以及第二接口106b，该第二接口106b包括第一子接口106b1以及第二子接口106b2，并且该系统接口装置102经由该第二接口106b的第二子接口106b2以与该记忆卡接口101电性连接。该控制单元104连接该系统接口装置102以及该记忆卡接口101，包括接口桥接器200以及选择器202。该接口桥接器200电性连接于该系统接口装置102的该第一接口106a与该记忆卡接口101。该选择器202电性连接于该系统接口装置102的该第二接口106b、该接口桥接器200、以及该记忆卡接口101。
如图1所示，当该记忆卡100以一第一通讯协议运作时，该记忆卡接口101经由该选择器202以与该接口桥接器200电性连接，并且该记忆卡接口101经由该接口桥接器200以与该系统接口装置102的该第一接口106a电性连接。当该记忆卡100以一第二通讯协议运作时，该记忆卡接口101经由该选择器202以电性连接于该第二接口106b的该第一子接口106b1以及该第二子接口106b2。
如图1所示，在一实施例中，记忆接口101例如是安全数字记忆卡(secure digitalmemory card)协议，如SD-UHS I、SD-UHS II、SD-UHS III、SD 7.0等协议版本，但不限于此。系统接口装置102例如是快捷周边组件互联根复合(peripheral component interconnectexpress(PCIe)root complex)组件，用以将处理器与内存连接到由一个或多个交换装置组成的PCIe交换架构，可设置于笔记本电脑、手机、平板计算机，或是其他的处理器与内存连接的电子装置中。控制单元104例如是卡片阅读机的控制芯片或是控制电路，但不限于此。
如图1所示，在一实施例中，该第二接口106b的第一子接口106b1包括快捷周边组件互联重设(PCI Express Reset,PERST#)信号、频率请求运行信号(clock request,CLKREQ#)、以及参考频率差分对信号(reference clock,REFCLK+,REFCLK-)，其中快捷周边组件互联重设(PERST#)信号用以管理该第二接口106b的复位运作；频率请求运行信号(clock request,CLKREQ#)用以请求参考频率运行；参考频率差分对信号(referenceclock,REFCLK+,REFCLK-)用以提供参考频率。该第二接口106b的该第二子接口106b2用以执行接口装置102与记忆卡接口101之间的数据传送/接收(transmit/receive,TX/RX)。
如图1所示，在一实施例中，该接口桥接器200包括控制接口106c1以及传收接口106c2，该控制接口106c1连接该记忆卡接口101，该传收接口106c2连接该选择器202。控制接口106c1包括安全数字指令(secure digital command,SD CMD)、以及安全数字频率(secure digital clock,SD CLK)。传收接口106c2包括安全数字数据(secure digitaldata,SD DAT)，例如是SD DAT0～3，其包括4个位。该接口桥接器200用以转换该系统接口装置102的该第一接口106a与该第一通讯协议之间的数据传输格式。在一实施例中，该选择器202例如多任务器。
如图1所示，该系统接口装置102透过该第一接口106a，以侦测出该记忆卡接口101电性连接于该系统接口装置102以及该控制单元104，该记忆卡100的该第一通讯协议兼容于该第一接口106a，例如是该系统接口装置102透过该第一接口106a，以与该记忆卡100建立该第一通讯协议的数据存取(access)通信连结。
如图1所示，该系统接口装置102透过该第一接口106a，以该第一通讯协议对该记忆卡100初始化。该初始化例如是该系统接口装置102对该记忆卡100提供运作所需要的电力，该系统接口装置102对该记忆卡100传送运作、存取的指令，透过该记忆卡接口101以建立该系统接口装置102与该记忆卡100之间双向沟通信。
如图1所示，该系统接口装置102透过该第一接口106a，以判断该记忆卡100以第一通讯协议或是第二通讯协议运作。当该记忆卡100以该第一通讯协议运作时，该系统接口装置102透过该接口桥接器200以及该选择器202电性连接于该记忆卡100，使该系统接口装置102以该第一接口106a以及该第一通讯协议读写该记忆卡100的该数据。当该记忆卡100以该第二通讯协议运作时，该系统接口装置102透过第二接口106b的该第一子接口106b1以及该第二子接口106b2，以该第二通讯协议读写该记忆卡100的该数据。
如图1所示，在一实施例中，该系统接口装置102的该第一接口106a的第一传输带宽小于该第二接口106b的该第二传输带宽。该第一接口106a兼容于快捷周边组件互联(peripheral component interconnect express 1.0,PCIe1.0)以及PCIe2.0协议版本之至少一者，该第二接口106b兼容于PCIe3.0协议版本。如PCIe1.0的传输带宽系为2.5GHz，如PCIe2.0的传输带宽系为5.0GHz，如PCIe3.0的传输带宽系为8.0GHz。在一实施例中，该记忆卡100的该第一通讯协议定义为安全数字(SD)模式，例如是SD-UHS I、SD-UHS II、SD-UHSIII协议版本。该记忆卡100的该第二通讯协议定义为快捷安全数字(SD Express)模式。该安全数字模式系为快捷安全数字模式以前的协议版本，该快捷安全数字模式系为安全数字(SD)7.0协议版本，例如是兼容于安全数字(SD)7.0协议版本或是之后更新的协议版本。该记忆卡100的该第一通讯协议的数据传输率小于该第二通讯协议的数据传输率。
如图1所示，在一实施例中，当该记忆卡100以该第一通讯协议运作时，该接口桥接器200产生该触发信号204以触发该选择器202，该第一接口106a经由该接口桥接器200以及该选择器202电性连接该记忆卡100，并且该系统接口装置102以该第一通讯协议读写该记忆卡100的该数据。当该记忆卡100以该第二通讯协议运作时，该接口桥接器200产生该触发信号204以触发该选择器202，该第二接口106b的该第一子接口106b1经由该选择器202电性连接该记忆卡接口101。例如，该接口桥接器200产生一触发信号204以触发该选择器202，以透过该第二接口106b的第一子接口106b1传收该系统接口装置102与该记忆卡100之间的控制信息。
在一实施例中，当该记忆卡100以该第一通讯协议运作时，该接口桥接器200产生一触发信号204以触发该选择器202，以透过该控制接口106c1以及传收接口106c2传收该系统接口装置102与该记忆卡100之间的控制信息以及该数据，其中该接口桥接器200的安全数字指令(SD CMD)以及安全数字频率(SD CLK)用以建立接口桥接器200与记忆卡接口101之间的通信链接，该选择器202输出该数据例如是数据(DAT 0～3)，例如将安全数字数据(SD DAT0～3))输出为数据(DAT 0～3)。当该记忆卡100以该第二通讯协议运作时，该接口桥接器200产生一触发信号204以触发该选择器202，以透过该第二接口106b的第一子接口106b1传收该系统接口装置102与该记忆卡100之间的控制信息，该控制信息例如是快捷周边组件互联重设(PCI Express Reset,PERST#)信号、频率请求运行信号(clock request,CLKREQ#)、以及参考频率差分对信号(reference clock,REFCLK+,REFCLK-)。
如图1所示，在一实施例中，进一步地，当该记忆卡100以该第二通讯协议运作时，该系统接口装置102以该第二接口106b扫描该记忆卡接口101，以判断该记忆卡110是否兼容于非挥发性内存快捷(Non-Volatile Memory Express,NVMe)协定。当判断为否，返回步骤S306，该记忆卡100不兼容于NVMe协议，该系统接口装置102以该第一通讯协议读写该记忆卡100的该数据。当判断为是，执行步骤S312，该记忆卡100兼容于NVMe协议，该系统接口装置102以该第二接口106b的该第一子接口106b1以及该第二子接口106b2，以该第二通讯协议读写该记忆卡100的该数据。该第二接口106b的该第二子接口106b2用以执行接口装置102与记忆卡接口101之间的该数据传送/接收(transmit/receive,TX/RX)。
根据上述，本发明之读写控制系统，藉由第一接口106a以及第二接口106b，使读写控制系统以较小传输带宽的第一接口106a控制具有较大传输速率的记忆卡100，并且以较大传输带宽的第二接口106b存取具有较大传输速率的记忆卡100，解决记忆卡100与读写控制系统之间兼容性的问题，并且提高记忆卡100的使用弹性。第一接口106a道经由控制单元104连接记忆卡100，使第二接口106b的第一子接口106b1经由控制单元104连接记忆卡100，以及使第二接口106b的第二子接口106b2直接连接记忆卡100，以减少读写控制系统的生产成本。
参考图1以及图2，图1绘示依据本发明实施例中读写控制系统之方块图，图2绘示依据本发明第一实施例中读写控制方法之流程图。该读写控制方法用于读写控制系统，该读写控制系统包括一记忆卡接口101、一系统接口装置102以及一控制单元104，该系统接口装置102包括一第一接口106a以及一第二接口106b，该第二接口106b包括第一子接口106a以及第二子接口106b，并且经由该第二接口106b的一第二子接口106b2与该记忆卡接口101电性连接，该控制单元104连接该系统接口装置102以及该记忆卡接口101，该控制单元104包括一接口桥接器200以及一选择器202，该接口桥接器200电性连接于该系统接口装置102的该第一接口106a与该记忆卡接口101，该选择器202电性连接于该系统接口装置102的该第二接口106b、该接口桥接器200、以及该记忆卡接口101，该读写控制方法包括下列步骤：
在步骤S200中，以该系统接口装置102侦测出该记忆卡接口101连接于该系统接口装置102以及该控制单元104，该记忆卡100的第一通讯协议兼容于该第一接口106a。
在步骤S202中，该系统接口装置102透过该第一接口106a，以判断该记忆卡100以第一通讯协议或是第二通讯协议运作。
在步骤S204中，当该记忆卡100以该第一通讯协议运作时，该系统接口装置102透过该接口桥接器200以及该选择器202电性连接于该记忆卡接口101，使该系统接口装置102以该第一接口106a以及该第一通讯协议读写该记忆卡100的该数据。在步骤S206中，当该记忆卡100以该第二通讯协议运作时，该系统接口装置102透过第二接口106b的该第一子接口106b1以及该第二子接口106b2，以该第二通讯协议读写该记忆卡100的该数据。
参考图1以及图3，图3绘示依据本发明第二实施例中读写控制方法之流程图。
在步骤S300中，该系统接口装置102透过该第一接口106a，以侦测出该记忆卡接口101连接于该系统接口装置102以及该控制单元104，该记忆卡100具有兼容于该第一接口106a的第一通讯协议。
在步骤S302中，该系统接口装置102透过该第一接口106a，以该第一通讯协议对该记忆卡100初始化。
在步骤S304中，该系统接口装置102透过该第一接口106a，以判断该记忆卡100以第一通讯协议或是第二通讯协议运作。
在步骤S306中，当该记忆卡100以该第一通讯协议运作时，该接口桥接器200产生该触发信号以触发该选择器202，该第一接口106a经由该接口桥接器200以及该选择器202电性连接该记忆卡100，并且该系统接口装置102以该第一通讯协议读写该记忆卡100的该数据。
在步骤S308中，当该记忆卡100以该第二通讯协议运作时，该接口桥接器200产生该触发信号204以触发该选择器202，该第二接口106b的该第一子接口106b1经由该选择器202电性连接该记忆卡接口101。
在一实施例中，该系统接口装置102的该第一接口106a的第一传输带宽小于该第二接口106b的该第二传输带宽。该第一接口106a兼容于快捷周边组件互联(peripheralcomponent interconnect express 1.0,PCIe1.0)以及PCIe2.0协议版本之至少一者，该第二接口106b兼容于PCIe3.0协议版本。PCIe1.0系为2.5GHz，PCIe2.0系为5.0GHz，PCIe3.0系为8.0GHz。在一实施例中，该记忆卡100的该第一通讯协议定义为安全数字(SD)模式，例如是SD-UHS I、SD-UHS II、SD-UHS III协议版本。该记忆卡100的该第二通讯协议定义为快捷安全数字(SD Express)模式。该安全数字模式系为快捷安全数字模式以前的协议版本，该快捷安全数字模式系为安全数字(SD)7.0协议版本，例如是兼容于安全数字(SD)7.0协议版本或是之后更新的协议版本。该记忆卡100的该第一通讯协议的数据传输率小于该第二通讯协议的数据传输率。
在步骤S310中，当该记忆卡100以该第二通讯协议运作时，该系统接口装置102以该第二接口106b扫描该记忆卡接口101，以判断该记忆卡110是否兼容于非挥发性内存快捷(Non-Volatile Memory Express,NVMe)协定。
当判断为否，返回步骤S306，当该记忆卡102不兼容于非挥发性内存快捷(NVMe)协议，该系统接口装置102以该第一通讯协议读写该记忆卡100的该数据。
当判断为是，执行步骤S312，当该记忆卡102兼容于非挥发性内存快捷(NVMe)协议，该系统接口装置102以该第二接口106b的该第一子接口106b1以及该第二子接口106b2，以该第二通讯协议读写该记忆卡100的该数据。
在一实施例中，该第一接口106a包括第一控制线路106a1以及第一传送/接收线路106a2，该第一控制线路106a1以及该第一传送/接收线路106a2连接该接口桥接器200。在一实施例中，该信道包括控制接口106c1以及传收接口106c2，该控制接口106c1连接该记忆卡100，该传收接口106c2连接该选择器202。
综上所述，本发明之读写控制系统及其方法，藉由主机端的第一接口以及第二接口，使读写控制系统以较小传输带宽的第一接口控制具有较大传输速率的记忆卡，并且以较大传输带宽的第二接口存取具有较大传输速率的记忆卡，解决记忆卡与读写控制系统之间兼容性的问题，并且提高记忆卡的使用弹性。此外，本藉由主机端的第一接口以及第二接口，使第一接口道经由控制单元连接记忆卡，使第二接口的第一子接口经由控制单元连接记忆卡，以及使第二接口的第二子接口直接连接记忆卡，以减少读写控制系统的生产成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (13)

1.一种读写控制系统，其特征在于，用以控制一记忆卡的数据之读写，该读写控制系统包括：
一记忆卡接口，用以连接该记忆卡；
一系统接口装置，包括一第一接口以及一第二接口，该第二接口包括一第一子接口以及一第二子接口，并且该系统接口装置经由该第二接口的该第二子接口以与该记忆卡接口电性连接；以及
一控制单元，连接该系统接口装置以及该记忆卡接口，包括：
一接口桥接器，电性连接于该系统接口装置的该第一接口与该记忆卡接口；以及
一选择器，电性连接于该系统接口装置的该第二接口、该接口桥接器、以及该记忆卡接口；
其中，当该记忆卡以一第一通讯协议运作时，该记忆卡接口经由该选择器以与该接口桥接器电性连接，并且该记忆卡接口经由该接口桥接器以与该系统接口装置的该第一接口电性连接；
其中，当该记忆卡以一第二通讯协议运作时，该记忆卡接口经由该选择器以电性连接于该第二接口的该第一子接口。
2.如权利要求1所述之读写控制系统，其特征在于，该系统接口装置透过该第一接口，以侦测出该记忆卡接口电性连接于该系统接口装置以及该控制单元，该记忆卡的该第一通讯协议兼容于该第一接口。
3.如权利要求1所述之读写控制系统，其特征在于，当该记忆卡以该第一通讯协议运作时，该系统接口装置透过该接口桥接器以及该选择器电性连接于该记忆卡接口，使该系统接口装置以该第一接口以及该第一通讯协议读写该记忆卡的该数据。
4.如权利要求1所述之读写控制系统，其特征在于，当该记忆卡以该第二通讯协议运作时，该系统接口装置透过第二接口的该第一子接口以及该第二子接口，以该第二通讯协议读写该记忆卡的该数据。
5.如权利要求1所述之读写控制系统，其特征在于，该系统接口装置的该第一接口的第一传输带宽小于该第二接口的第二传输带宽。
6.如权利要求1所述之读写控制系统，其特征在于，该记忆卡的该第一通讯协议定义为安全数字(SD)模式，该记忆卡的该第二通讯协议定义为快捷安全数字(SD Express)模式。
7.如权利要求1所述之读写控制系统，其特征在于，
当该记忆卡以该第一通讯协议运作时，该接口桥接器产生触发信号以触发该选择器，该第一接口经由该接口桥接器以及该选择器电性连接该记忆卡接口，并且该系统接口装置以该第一通讯协议读写该记忆卡的该数据；以及
当该记忆卡以该第二通讯协议运作时，该接口桥接器产生该触发信号以触发该选择器，该第二接口的该第一子接口经由该选择器电性连接该记忆卡接口。
8.如权利要求1所述之读写控制系统，其特征在于，该接口桥接器包括控制接口以及传收接口，该控制接口连接该记忆卡，该传收接口连接该选择器。
9.一种读写控制方法，其特征在于，用于读写控制系统，该读写控制系统包括一记忆卡接口、一系统接口装置以及一控制单元，该系统接口装置包括一第一接口以及一第二接口，该第二接口包括第一子接口以及第二子接口，并且经由该第二接口的一第二子接口与一记忆卡接口电性连接，该控制单元连接该系统接口装置以及该记忆卡接口，该控制单元包括一接口桥接器以及一选择器，该接口桥接器电性连接于该系统接口装置的该第一接口与该记忆卡接口，该选择器电性连接于该系统接口装置的该第二接口、该接口桥接器、以及该记忆卡接口，该读写控制方法包括下列步骤：
以该系统接口装置侦测出该记忆卡连接于该系统接口装置以及该控制单元，该记忆卡的第一通讯协议兼容于该第一接口；
该系统接口装置透过该第一接口，以判断该记忆卡以第一通讯协议或是第二通讯协议运作；
当该记忆卡以该第一通讯协议运作时，该系统接口装置透过该接口桥接器以及该选择器电性连接于该记忆卡，使该系统接口装置以该第一接口以及该第一通讯协议读写该记忆卡的数据；
当该记忆卡以该第二通讯协议运作时，该系统接口装置透过第二接口的该第一子接口以及该第二子接口，以该第二通讯协议读写该记忆卡的该数据。
10.如权利要求9所述之读写控制方法，其特征在于，该系统接口装置的该第一接口的第一传输带宽小于该第二接口的第二传输带宽。
11.如权利要求9所述之读写控制方法，其特征在于，该记忆卡的该第一通讯协议定义为安全数字(SD)模式，该记忆卡的该第二通讯协议定义为快捷安全数字(SD Express)模式。
12.如权利要求9所述之读写控制方法，其特征在于，
当该记忆卡以该第一通讯协议运作时，该接口桥接器产生触发信号以触发该选择器，该第一接口经由该接口桥接器以及该选择器电性连接该记忆卡接口，并且该系统接口装置以该第一通讯协议读写该记忆卡的该数据；以及
当该记忆卡以该第二通讯协议运作时，该接口桥接器产生该触发信号以触发该选择器，该第二接口的该第一子接口经由该选择器电性连接该记忆卡接口。
13.如权利要求12所述之读写控制方法，其特征在于，当该记忆卡以该第二通讯协议运作时，该系统接口装置以该第二接口扫描该记忆卡接口，以判断该记忆卡是否兼容于非挥发性内存快捷(NVMe)协定；
当该记忆卡不兼容于非挥发性内存快捷协议，该系统接口装置以该第一通讯协议读写该记忆卡的该数据；
当该记忆卡兼容于非挥发性内存快捷协议，该系统接口装置以该第二接口的该第一子接口以及该第二子接口，以该第二通讯协议读写该记忆卡的该数据。
CN202010444336.2A 2019-05-22 2020-05-22 读写控制系统及其方法 Active CN111984560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108117657 2019-05-22
TW108117657A TWI746983B (zh) 2019-05-22 2019-05-22 讀寫控制系統及其方法

Publications (2)

Publication Number Publication Date
CN111984560A CN111984560A (zh) 2020-11-24
CN111984560B true CN111984560B (zh) 2022-03-15

Family

ID=73441884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010444336.2A Active CN111984560B (zh) 2019-05-22 2020-05-22 读写控制系统及其方法

Country Status (2)

Country Link
CN (1) CN111984560B (zh)
TW (1) TWI746983B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115017083A (zh) 2021-03-05 2022-09-06 苏州倍昊电子科技有限公司 数据传输系统、数据传输装置以及数据传输方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584816A (zh) * 2004-06-03 2005-02-23 瑞程科技股份有限公司 一种具有多重接口功能的存储卡及其传输模式选择方法
CN1655277A (zh) * 2004-02-09 2005-08-17 联想(北京)有限公司 多功能数据存储装置及方法
TW200601164A (en) * 2004-06-17 2006-01-01 Via Tech Inc Memory card and circuit module thereof for supporting multiple transmission protocols
CN201134106Y (zh) * 2007-12-29 2008-10-15 深圳艾科创新微电子有限公司 一种数字存储卡
CN101404000A (zh) * 2008-01-04 2009-04-08 深圳市江波龙电子有限公司 多存储卡逻辑合一的读写方法及装置
TW201145037A (en) * 2010-06-03 2011-12-16 Super Talent Electronics Inc USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
CN102646088A (zh) * 2011-02-16 2012-08-22 擎泰科技股份有限公司 外接式桥接系统
CN102957537A (zh) * 2011-08-30 2013-03-06 捷而思股份有限公司 数据安全认证系统及相关的多功能存储卡和转换单元
CN103135730A (zh) * 2011-11-23 2013-06-05 凹凸电子（武汉）有限公司 电源控制器及电源控制方法
CN203520420U (zh) * 2013-10-03 2014-04-02 咏嘉科技股份有限公司 具天线的微型记忆卡
CN104461977A (zh) * 2013-09-18 2015-03-25 瑞昱半导体股份有限公司 记忆卡存取装置、其控制方法与记忆卡存取系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164170A1 (en) * 2003-02-25 2004-08-26 Marcelo Krygier Multi-protocol memory card
TWI299450B (en) * 2005-03-04 2008-08-01 Super Talent Electronics Inc A multi mode host and device having multiple communication protocols, a single mode device, and methods of initializing the host or device using an electrical receptacle or plug in order to perform data communications
TWI401570B (zh) * 2010-03-30 2013-07-11 Imicro Technology Ltd 用於差分資料傳輸之快閃記憶卡
US10255215B2 (en) * 2016-01-29 2019-04-09 Liqid Inc. Enhanced PCIe storage device form factors
TWM592994U (zh) * 2019-05-22 2020-04-01 創惟科技股份有限公司 讀寫控制系統

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655277A (zh) * 2004-02-09 2005-08-17 联想(北京)有限公司 多功能数据存储装置及方法
CN1584816A (zh) * 2004-06-03 2005-02-23 瑞程科技股份有限公司 一种具有多重接口功能的存储卡及其传输模式选择方法
TW200601164A (en) * 2004-06-17 2006-01-01 Via Tech Inc Memory card and circuit module thereof for supporting multiple transmission protocols
CN201134106Y (zh) * 2007-12-29 2008-10-15 深圳艾科创新微电子有限公司 一种数字存储卡
CN101404000A (zh) * 2008-01-04 2009-04-08 深圳市江波龙电子有限公司 多存储卡逻辑合一的读写方法及装置
TW201145037A (en) * 2010-06-03 2011-12-16 Super Talent Electronics Inc USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
CN102646088A (zh) * 2011-02-16 2012-08-22 擎泰科技股份有限公司 外接式桥接系统
CN102957537A (zh) * 2011-08-30 2013-03-06 捷而思股份有限公司 数据安全认证系统及相关的多功能存储卡和转换单元
CN103135730A (zh) * 2011-11-23 2013-06-05 凹凸电子（武汉）有限公司 电源控制器及电源控制方法
CN104461977A (zh) * 2013-09-18 2015-03-25 瑞昱半导体股份有限公司 记忆卡存取装置、其控制方法与记忆卡存取系统
CN203520420U (zh) * 2013-10-03 2014-04-02 咏嘉科技股份有限公司 具天线的微型记忆卡

Also Published As

Publication number Publication date
CN111984560A (zh) 2020-11-24
TW202044054A (zh) 2020-12-01
TWI746983B (zh) 2021-11-21

Similar Documents

Publication Publication Date Title
CN213069787U (zh) 记忆卡的读写控制系统
US8037229B2 (en) Combination non-volatile memory and input-output card with direct memory access
US8510494B2 (en) USB 3.0 support in mobile platform with USB 2.0 interface
US20070156933A1 (en) Efficient Connection Between Modules of Removable Electronic Circuit Cards
EP2704021B1 (en) SRAM handshake
US8386681B2 (en) Multiple communication channels on MMC or SD CMD line
CN110008151B (zh) 电子设备、数据传输装置和数据传输方法
US9514067B2 (en) Interface arbitration for a wired tag
CN111984560B (zh) 读写控制系统及其方法
TWM606415U (zh) 記憶體儲存裝置的讀寫控制系統
US20110072168A1 (en) Data transfer system with different operating modes
CN213182727U (zh) 记忆卡的读写控制系统
TWM592995U (zh) 記憶卡的讀寫控制系統
TWM592994U (zh) 讀寫控制系統
US20120102251A1 (en) Serial attached small computer system interface (sas) domain access through a universal serial bus interface of a data processing device
CN114077560B (zh) 内存储存装置的读写控制系统及方法
US8694839B2 (en) Method and system for testing chips
US7162562B2 (en) Portable electronic system and accessing method thereof
TWM619018U (zh) 儲存模組
KR101172298B1 (ko) 무선 통신 메모리 카드 및 ｓｄ 컨트롤러
JP3144045U (ja) 統合式タッチボタン制御のカード読取り装置及びその制御チップモジュール
KR200391014Y1 (ko) 이동 단말기용 ｒｆ통신 ｓｄ콤보카드
JP2008242601A (ja) メモリカード制御装置
JPS63205757A (ja) 情報伝送システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant