TWI746983B - 讀寫控制系統及其方法 - Google Patents

讀寫控制系統及其方法 Download PDF

Info

Publication number
TWI746983B
TWI746983B TW108117657A TW108117657A TWI746983B TW I746983 B TWI746983 B TW I746983B TW 108117657 A TW108117657 A TW 108117657A TW 108117657 A TW108117657 A TW 108117657A TW I746983 B TWI746983 B TW I746983B
Authority
TW
Taiwan
Prior art keywords
interface
memory card
communication protocol
read
sub
Prior art date
Application number
TW108117657A
Other languages
English (en)
Other versions
TW202044054A (zh
Inventor
林昇平
胡耀中
Original Assignee
創惟科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創惟科技股份有限公司 filed Critical 創惟科技股份有限公司
Priority to TW108117657A priority Critical patent/TWI746983B/zh
Priority to CN202010444336.2A priority patent/CN111984560B/zh
Publication of TW202044054A publication Critical patent/TW202044054A/zh
Application granted granted Critical
Publication of TWI746983B publication Critical patent/TWI746983B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G06K17/0022—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations arrangements or provisions for transferring data to distant stations, e.g. from a sensing device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/54—Presence management, e.g. monitoring or registration for receipt of user log-on information, or the connection status of the users
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供一種讀寫控制系統及其方法，包括記憶卡介面；系統介面裝置包括第一介面以及第二介面，第二介面包括第一子介面以及第二子介面，並且系統介面裝置經由第二介面的第二子介面以與記憶卡介面電性連接；以及控制單元包括橋接器以及選擇器；當記憶卡以一第一通訊協定運作時，記憶卡介面經由選擇器以與橋接器電性連接，並且記憶卡介面經由橋接器以與系統介面裝置的第一介面電性連接；其中，當記憶卡以一第二通訊協定運作時，記憶卡介面經由選擇器以電性連接於第二介面的第一子介面。

Description

讀寫控制系統及其方法
本發明係關於一種電子裝置及其方法，特別是關於一種讀寫控制系統及其方法。
隨著資訊技術的快速發展，電子產品的應用日益普及，例如筆記型電腦、手機、平板電腦等手持式電子裝置處處可見。由於這些電子裝置的特點是可隨身攜帶、隨時隨地使用，並且為了使各種電子裝置之間可以互相連線以進行較大量的資料傳輸，故通常是以記憶卡插接於讀卡機使上述的電子產品可讀取該記憶卡的資料，以擴充該電子產品的記憶體儲存容量。
然而隨著記憶卡的資料存取速度越來越快，無法以較舊版本規格的控制方式來存取較新版本規格的記憶卡，致使較新規格的記憶卡無法在較舊版本規格的讀卡機中使用，造成記憶卡與讀卡機控制晶片之間相容性的問題，並且降低記憶卡的使用彈性。當同樣以較新版本規格的控制方式來存取較新版本規格的記憶卡，其該控制方式的傳輸頻寬遠大於較舊版本規格的傳輸頻寬，使記憶卡與讀卡機控制晶片之間的通信設計較為複雜，造成控制晶片的成本提高。有鑑於此，目前仍需要發展一種新式的電子裝置及其方法，以改善上述問題。
本發明之一目的在於提供一種讀寫控制系統及其方法，藉由主機端的第一介面以及第二介面，使讀寫控制系統以較小傳輸頻寬的第一介面控制具有較大傳輸速率的記憶卡，並且以較大傳輸頻寬的第二介面存取具有較大傳輸速率的記憶卡，解決記憶卡與讀寫控制系統之間相容性的問題，並且提高記憶卡的使用彈性。
本發明之另一目的在於提供一種讀寫控制系統及其方法，藉由主機端的第一介面以及第二介面，使第一介面道經由控制單元連接記憶卡，使第二介面的第一子介面經由控制單元連接記憶卡，以及使第二介面的第二子介面直接連接記憶卡，以減少讀寫控制系統的生產成本。
為達成上述目的，本發明之一實施例中的讀寫控制系統，用以控制一記憶卡的資料之讀寫，該讀寫控制系統包括：一記憶卡介面，用以連接該記憶卡；一系統介面裝置，包括一第一介面以及一第二介面，該第二介面包括一第一子介面以及一第二子介面，並且該系統介面裝置經由該第二介面的該第二子介面以與該記憶卡介面電性連接；以及一控制單元，連接該系統介面裝置以及該記憶卡介面，包括：一橋接器，電性連接於該系統介面裝置的該第一介面與該記憶卡介面；以及一選擇器，電性連接於該系統介面裝置的該第二介面、該橋接器、以及該記憶卡介面；其中，當該記憶卡以一第一通訊協定運作時，該記憶卡介面經由該選擇器以與該橋接器電性連接，並且該記憶卡介面經由該橋接器以與該系統介面裝置的該第一介面電性連接；其中，當該記憶卡以一第二通訊協定運作時，該記憶卡介面經由該選擇器以電性連接於該第二介面的該第一子介面以及該第二子介面。
在一實施例中，該系統介面裝置透過該第一介面，以偵測出該記憶卡介面電性連接於該系統介面裝置以及該控制單元，該記憶卡的該第一通訊協定相容於該第一介面。
在一實施例中，該系統介面裝置透過該第一介面，以該第一通訊協定對該記憶卡初始化。
在一實施例中，當該記憶卡以該第一通訊協定運作時，該系統介面裝置透過該橋接器以及該選擇器電性連接於該記憶卡介面，使該系統介面裝置以該第一介面以及該第一通訊協定讀寫該記憶卡的該資料。
在一實施例中，當該記憶卡以該第二通訊協定運作時，該系統介面裝置透過第二介面的該第一子介面以及該第二子介面，以該第二通訊協定讀寫該記憶卡的該資料。
在一實施例中，該系統介面裝置的該第一介面的第一傳輸頻寬小於該第二介面的該第二傳輸頻寬。
在一實施例中，該第一介面相容於PCIe1.0以及PCIe2.0協定版本之至少一者，該第二介面相容於PCIe3.0協定版本。
在一實施例中，該記憶卡的該第一通訊協定定義為安全數位(SD)模式，該記憶卡的該第二通訊協定定義為快捷安全數位(SD Express)模式。
在一實施例中，該安全數位(SD)模式係為快捷安全數位模式以前的協定版本，該快捷安全數位模式係為安全數位(SD)7.0協定版本。
在一實施例中，該記憶卡的該第一通訊協定的資料傳輸率小於該第二通訊協定的資料傳輸率。
在一實施例中，當該記憶卡以該第一通訊協定運作時，該橋接器產生該觸發信號以觸發該選擇器，該第一介面經由該橋接器以及該選擇器電性連接該記憶卡介面，並且該系統介面裝置以該第一通訊協定讀寫該記憶卡的該資料；以及當該記憶卡以該第二通訊協定運作時，該橋接器產生該觸發信號以觸發該選擇器，該第二介面的該第一子介面經由該選擇器電性連接該記憶卡介面。
在一實施例中，當該記憶卡以該第二通訊協定運作時，該系統介面裝置以該第二介面掃描該記憶卡介面，以判斷該記憶卡是否相容於非揮發性記憶體快捷(NVMe)協定；當該記憶卡不相容於非揮發性記憶體快捷協定，該系統介面裝置以該第一通訊協定讀寫該記憶卡的該資料；當該記憶卡相容於非揮發性記憶體快捷協定，該系統介面裝置以該第二介面的該第一子介面以及該第二子介面，以該第二通訊協定讀寫該記憶卡的該資料。
在一實施例中，該橋接器包括控制介面以及傳收介面，該控制介面連接該記憶卡，該傳收介面連接該選擇器。
本發明之另一實施例中的讀寫控制方法，用於讀寫控制系統，該讀寫控制系統包括一記憶卡介面、一系統介面裝置以及一控制單元，該系統介面裝置包括一第一介面以及一第二介面，該第二介面包括第一子介面以及第二子介面，並且經由該第二介面的一第二子介面與一記憶卡介面電性連接，該控制單元連接該系統介面裝置以及該記憶卡介面，該控制單元包括一橋接器以及一選擇器，該橋接器電性連接於該系統介面裝置的該第一介面與該記憶卡介面，該選擇器電性連接於該系統介面裝置的該第二介面、該橋接器、以及該記憶卡介面，該讀寫控制方法包括下列步驟：
以該系統介面裝置偵測出該記憶卡連接於該系統介面裝置以及該控制單元，該記憶卡的第一通訊協定相容於該第一介面；
該系統介面裝置透過該第一介面，以判斷該記憶卡以第一通訊協定或是第二通訊協定運作；
當該記憶卡以該第一通訊協定運作時，該系統介面裝置透過該橋接器以及該選擇器電性連接於該記憶卡，使該系統介面裝置以該第一介面以及該第一通訊協定讀寫該記憶卡的該資料；
當該記憶卡以該第二通訊協定運作時，該系統介面裝置透過第二介面的該第一子介面以及該第二子介面，以該第二通訊協定讀寫該記憶卡的該資料。
在一實施例中，該系統介面裝置透過該第一介面，以該第一通訊協定對該記憶卡初始化。
在一實施例中，該系統介面裝置的該第一介面的第一傳輸頻寬小於該第二介面的該第二傳輸頻寬。
在一實施例中，該第一介面相容於PCIe1.0以及PCIe2.0協定版本之至少一者，該第二介面相容於PCIe3.0協定版本。
在一實施例中，該記憶卡的該第一通訊協定定義為安全數位(SD)模式，該記憶卡的該第二通訊協定定義為快捷安全數位(SD Express)模式。
在一實施例中，該安全數位模式係為快捷安全數位模式以前的協定版本，該快捷安全數位模式係為安全數位(SD)7.0協定版本。
在一實施例中，該記憶卡的該第一通訊協定的資料傳輸率小於該第二通訊協定的資料傳輸率。
在一實施例中，當該記憶卡以該第一通訊協定運作時，該橋接器產生該觸發信號以觸發該選擇器，該第一介面經由該橋接器以及該選擇器電性連接該記憶卡介面，並且該系統介面裝置以該第一通訊協定讀寫該記憶卡的該資料；以及當該記憶卡以該第二通訊協定運作時，該橋接器產生該觸發信號以觸發該選擇器，該第二介面的該第一子介面經由該選擇器電性連接該記憶卡介面。
在一實施例中，當該記憶卡以該第二通訊協定運作時，該系統介面裝置以該第二介面掃描該記憶卡介面，以判斷該記憶卡是否相容於非揮發性記憶體快捷(NVMe)協定；當該記憶卡不相容於非揮發性記憶體快捷協定，該系統介面裝置以該第一通訊協定讀寫該記憶卡的該資料；當該記憶卡相容於非揮發性記憶體快捷協定，該系統介面裝置以該第二介面的該第一子介面以及該第二子介面，以該第二通訊協定讀寫該記憶卡的該資料。
在一實施例中，該橋接器包括控制介面以及傳收介面，該控制介面連接該記憶卡，該傳收介面連接該選擇器。
本發明之讀寫控制系統及其方法，藉由主機端的第一介面以及第二介面，使讀寫控制系統以較小傳輸頻寬的第一介面控制具有較大傳輸速率的記憶卡，並且以較大傳輸頻寬的第二介面存取具有較大傳輸速率的記憶卡，解決記憶卡與讀寫控制系統之間相容性的問題，並且提高記憶卡的使用彈性。此外，本藉由主機端的第一介面以及第二介面，使第一介面道經由控制單元連接記憶卡，使第二介面的第一子介面經由控制單元連接記憶卡，以及使第二介面的第二子介面直接連接記憶卡，以減少讀寫控制系統的生產成本。
請參照圖式，其中相同的元件符號代表相同的元件或是相似的元件，本發明的原理是以實施在適當的運算環境中來舉例說明。以下的說明是基於所例示的本發明具體實施例，其不應被視為限制本發明未在此詳述的其它具體實施例。
參考第1圖，其係繪示依據本發明實施例中讀寫控制系統之方塊圖。該讀寫控制系統用以控制一記憶卡100的資料之讀寫，包括記憶卡介面101、系統介面裝置102、以及控制單元104。
如第1圖所示，該記憶卡介面101用以連接該記憶卡100。該系統介面裝置102包括第一介面106a以及第二介面106b，該第二介面106b包括第一子介面106b1以及第二子介面106b2，並且該系統介面裝置102經由該第二介面106b的第二子介面106b2以與該記憶卡介面101電性連接。該控制單元104連接該系統介面裝置102以及該記憶卡介面101，包括橋接器200以及選擇器202。該橋接器200電性連接於該系統介面裝置102的該第一介面106a與該記憶卡介面101。該選擇器202電性連接於該系統介面裝置102的該第二介面106b、該橋接器200、以及該記憶卡介面101。
如第1圖所示，當該記憶卡100以一第一通訊協定運作時，該記憶卡介面101經由該選擇器202以與該橋接器200電性連接，並且該記憶卡介面101經由該橋接器200以與該系統介面裝置102的該第一介面106a電性連接。當該記憶卡100以一第二通訊協定運作時，該記憶卡介面101經由該選擇器202以電性連接於該第二介面106b的該第一子介面106b1以及該第二子介面106b2。
如第1圖所示，在一實施例中，記憶介面101例如是安全數位記憶卡(secure digital memory card)協定，如SD-UHS I、SD-UHS II、SD-UHS III、SD 7.0等協定版本，但不限於此。系統介面裝置102例如是快捷周邊元件互聯根複合(peripheral component interconnect express (PCIe) root complex)元件，用以將處理器與記憶體連接到由一個或多個交換裝置組成的PCIe交換架構，可設置於筆記型電腦、手機、平板電腦，或是其他的處理器與記憶體連接的電子裝置中。控制單元104例如是讀卡機的控制晶片或是控制電路，但不限於此。
如第1圖所示，在一實施例中，該第二介面106b的第一子介面106b1包括快捷周邊元件互聯重設(PCI Express Reset, PERST#)信號、時脈請求運行信號(clock request, CLKREQ#)、以及參考時脈差分對信號(reference clock, REFCLK+, REFCLK-)，其中快捷周邊元件互聯重設(PERST#)信號用以管理該第二介面106b的復位運作；時脈請求運行信號(clock request, CLKREQ#)用以請求參考時脈運行；參考時脈差分對信號(reference clock, REFCLK+, REFCLK-)用以提供參考時脈。該第二介面106b的該第二子介面106b2用以執行介面裝置102與記憶卡介面101之間的資料傳送/接收(transmit/receive, TX/RX)。
如第1圖所示，在一實施例中，該橋接器200包括控制介面106c1以及傳收介面106c2，該控制介面106c1連接該記憶卡介面101，該傳收介面106c2連接該選擇器202。控制介面106c1包括安全數位指令(secure digital command, SD CMD)、以及安全數位時脈(secure digital clock, SD CLK)。傳收介面106c2包括安全數位資料(secure digital data, SD DAT)，例如是SD DAT 0~3，其包括4個位元。該橋接器200用以轉換該系統介面裝置102的該第一介面106a與該第一通訊協定之間的資料傳輸格式。在一實施例中，該選擇器202例如多工器。
如第1圖所示，該系統介面裝置102透過該第一介面106a，以偵測出該記憶卡介面101電性連接於該系統介面裝置102以及該控制單元104，該記憶卡100的該第一通訊協定相容於該第一介面106a，例如是該系統介面裝置102透過該第一介面106a，以與該記憶卡100建立該第一通訊協定的資料存取(access)通信連結。
如第1圖所示，該系統介面裝置102透過該第一介面106a，以該第一通訊協定對該記憶卡100初始化。該初始化例如是該系統介面裝置102對該記憶卡100提供運作所需要的電力，該系統介面裝置102對該記憶卡100傳送運作、存取的指令，透過該記憶卡介面101以建立該系統介面裝置102與該記憶卡100之間雙向溝通信。
如第1圖所示，該系統介面裝置102透過該第一介面106a，以判斷該記憶卡100以第一通訊協定或是第二通訊協定運作。當該記憶卡100以該第一通訊協定運作時，該系統介面裝置102透過該橋接器200以及該選擇器202電性連接於該記憶卡100，使該系統介面裝置102以該第一介面106a以及該第一通訊協定讀寫該記憶卡100的該資料。當該記憶卡100以該第二通訊協定運作時，該系統介面裝置102透過第二介面106b的該第一子介面106b1以及該第二子介面106b2，以該第二通訊協定讀寫該記憶卡100的該資料。
如第1圖所示，在一實施例中，該系統介面裝置102的該第一介面106a的第一傳輸頻寬小於該第二介面106b的該第二傳輸頻寬。該第一介面106a相容於快捷周邊元件互聯(peripheral component interconnect express 1.0, PCIe1.0)以及PCIe2.0協定版本之至少一者，該第二介面106b相容於PCIe3.0協定版本。如PCIe1.0的傳輸頻寬係為2.5GHz，如PCIe2.0的傳輸頻寬係為5.0GHz，如PCIe3.0的傳輸頻寬係為8.0GHz。在一實施例中，該記憶卡100的該第一通訊協定定義為安全數位(SD)模式，例如是SD-UHS I、SD-UHS II、SD-UHS III協定版本。該記憶卡100的該第二通訊協定定義為快捷安全數位(SD Express)模式。該安全數位模式係為快捷安全數位模式以前的協定版本，該快捷安全數位模式係為安全數位(SD)7.0協定版本，例如是相容於安全數位(SD)7.0協定版本或是之後更新的協定版本。該記憶卡100的該第一通訊協定的資料傳輸率小於該第二通訊協定的資料傳輸率。
如第1圖所示，在一實施例中，當該記憶卡100以該第一通訊協定運作時，該橋接器200產生該觸發信號204以觸發該選擇器202，該第一介面106a經由該橋接器200以及該選擇器202電性連接該記憶卡100，並且該系統介面裝置102以該第一通訊協定讀寫該記憶卡100的該資料。當該記憶卡100以該第二通訊協定運作時，該橋接器200產生該觸發信號204以觸發該選擇器202，該第二介面106b的該第一子介面106b1經由該選擇器202電性連接該記憶卡介面101。例如，該橋接器200產生一觸發信號204以觸發該選擇器202，以透過該第二介面106b的第一子介面106b1傳收該系統介面裝置102與該記憶卡100之間的控制信息。
在一實施例中，當該記憶卡100以該第一通訊協定運作時，該橋接器200產生一觸發信號204以觸發該選擇器202，以透過該控制介面106c1以及傳收介面106c2傳收該系統介面裝置102與該記憶卡100之間的控制信息以及該資料，其中該橋接器200的安全數位指令(SD CMD)以及安全數位時脈(SD CLK)用以建立橋接器200與記憶卡介面101之間的通訊連結，該選擇器202輸出該資料例如是資料(DAT 0~3)，例如將安全數位資料(SD DAT 0~3))輸出為資料(DAT 0~3)。當該記憶卡100以該第二通訊協定運作時，該橋接器200產生一觸發信號204以觸發該選擇器202，以透過該第二介面106b的第一子介面106b1傳收該系統介面裝置102與該記憶卡100之間的控制信息，該控制信息例如是快捷周邊元件互聯重設(PCI Express Reset, PERST#)信號、時脈請求運行信號(clock request, CLKREQ#)、以及參考時脈差分對信號(reference clock, REFCLK+, REFCLK-)。
如第1圖所示，在一實施例中，進一步地，當該記憶卡100以該第二通訊協定運作時，該系統介面裝置102以該第二介面106b掃描該記憶卡介面101，以判斷該記憶卡110是否相容於非揮發性記憶體快捷(Non-Volatile Memory Express, NVMe)協定。當判斷為否，返回步驟S306，該記憶卡100不相容於NVMe協定，該系統介面裝置102以該第一通訊協定讀寫該記憶卡100的該資料。當判斷為是，執行步驟S312，該記憶卡100相容於NVMe協定，該系統介面裝置102以該第二介面106b的該第一子介面106b1以及該第二子介面106b2，以該第二通訊協定讀寫該記憶卡100的該資料。該第二介面106b的該第二子介面106b2用以執行介面裝置102與記憶卡介面101之間的該資料傳送/接收(transmit/receive, TX/RX)。
根據上述，本發明之讀寫控制系統，藉由第一介面106a以及第二介面106b，使讀寫控制系統以較小傳輸頻寬的第一介面106a控制具有較大傳輸速率的記憶卡100，並且以較大傳輸頻寬的第二介面106b存取具有較大傳輸速率的記憶卡100，解決記憶卡100與讀寫控制系統之間相容性的問題，並且提高記憶卡100的使用彈性。第一介面106a道經由控制單元104連接記憶卡100，使第二介面106b的第一子介面106b1經由控制單元104連接記憶卡100，以及使第二介面106b的第二子介面106b2直接連接記憶卡100，以減少讀寫控制系統的生產成本。
參考第1圖以及第2圖，第1圖係繪示依據本發明實施例中讀寫控制系統之方塊圖，第2圖係繪示依據本發明第一實施例中讀寫控制方法之流程圖。該讀寫控制方法用於讀寫控制系統，該讀寫控制系統包括一記憶卡介面101、一系統介面裝置102以及一控制單元104，該系統介面裝置102包括一第一介面106a以及一第二介面106b，該第二介面106b包括第一子介面106a以及第二子介面106b，並且經由該第二介面106b的一第二子介面106b2與該記憶卡介面101電性連接，該控制單元104連接該系統介面裝置102以及該記憶卡介面101，該控制單元104包括一橋接器200以及一選擇器202，該橋接器200電性連接於該系統介面裝置102的該第一介面106a與該記憶卡介面101，該選擇器202電性連接於該系統介面裝置102的該第二介面106b、該橋接器200、以及該記憶卡介面101，該讀寫控制方法包括下列步驟：
在步驟S200中，以該系統介面裝置102偵測出該記憶卡介面101連接於該系統介面裝置102以及該控制單元104，該記憶卡100的第一通訊協定相容於該第一介面106a。
在步驟S202中，該系統介面裝置102透過該第一介面106a，以判斷該記憶卡100以第一通訊協定或是第二通訊協定運作。
在步驟S204中，當該記憶卡100以該第一通訊協定運作時，該系統介面裝置102透過該橋接器200以及該選擇器202電性連接於該記憶卡介面101，使該系統介面裝置102以該第一介面106a以及該第一通訊協定讀寫該記憶卡100的該資料。
在步驟S206中，當該記憶卡100以該第二通訊協定運作時，該系統介面裝置102透過第二介面106b的該第一子介面106b1以及該第二子介面106b2，以該第二通訊協定讀寫該記憶卡100的該資料。
參考第1圖以及第3圖，第3圖係繪示依據本發明第二實施例中讀寫控制方法之流程圖。
在步驟S300中，該系統介面裝置102透過該第一介面106a，以偵測出該記憶卡介面101連接於該系統介面裝置102以及該控制單元104，該記憶卡100具有相容於該第一介面106a的第一通訊協定。
在步驟S302中，該系統介面裝置102透過該第一介面106a，以該第一通訊協定對該記憶卡100初始化。
在步驟S304中，該系統介面裝置102透過該第一介面106a，以判斷該記憶卡100以第一通訊協定或是第二通訊協定運作。
在步驟S306中，當該記憶卡100以該第一通訊協定運作時，該橋接器200產生該觸發信號以觸發該選擇器202，該第一介面106a經由該橋接器200以及該選擇器202電性連接該記憶卡100，並且該系統介面裝置102以該第一通訊協定讀寫該記憶卡100的該資料。
在步驟S308中，當該記憶卡100以該第二通訊協定運作時，該橋接器200產生該觸發信號204以觸發該選擇器202，該第二介面106b的該第一子介面106b1經由該選擇器202電性連接該記憶卡介面101。
在一實施例中，該系統介面裝置102的該第一介面106a的第一傳輸頻寬小於該第二介面106b的該第二傳輸頻寬。該第一介面106a相容於快捷周邊元件互聯(peripheral component interconnect express 1.0, PCIe1.0)以及PCIe2.0協定版本之至少一者，該第二介面106b相容於PCIe3.0協定版本。PCIe1.0係為2.5GHz，PCIe2.0係為5.0GHz，PCIe3.0係為8.0GHz。在一實施例中，該記憶卡100的該第一通訊協定定義為安全數位(SD)模式，例如是SD-UHS I、SD-UHS II、SD-UHS III協定版本。該記憶卡100的該第二通訊協定定義為快捷安全數位(SD Express)模式。該安全數位模式係為快捷安全數位模式以前的協定版本，該快捷安全數位模式係為安全數位(SD)7.0協定版本，例如是相容於安全數位(SD)7.0協定版本或是之後更新的協定版本。該記憶卡100的該第一通訊協定的資料傳輸率小於該第二通訊協定的資料傳輸率。
在步驟S310中，當該記憶卡100以該第二通訊協定運作時，該系統介面裝置102以該第二介面106b掃描該記憶卡介面101，以判斷該記憶卡110是否相容於非揮發性記憶體快捷(Non-Volatile Memory Express, NVMe)協定。
當判斷為否，返回步驟S306，當該記憶卡102不相容於非揮發性記憶體快捷(NVMe)協定，該系統介面裝置102以該第一通訊協定讀寫該記憶卡100的該資料。
當判斷為是，執行步驟S312，當該記憶卡102相容於非揮發性記憶體快捷(NVMe)協定，該系統介面裝置102以該第二介面106b的該第一子介面106b1以及該第二子介面106b2，以該第二通訊協定讀寫該記憶卡100的該資料。
在一實施例中，該第一介面106a包括第一控制線路106a1以及第一傳送/接收線路106a2，該第一控制線路106a1以及該第一傳送/接收線路106a2連接該橋接器200。在一實施例中，該通道106c包括控制介面106c1以及傳收介面106c2，該控制介面106c1連接該記憶卡100，該傳收介面106c2連接該選擇器202。
綜上所述，本發明之讀寫控制系統及其方法，藉由主機端的第一介面以及第二介面，使讀寫控制系統以較小傳輸頻寬的第一介面控制具有較大傳輸速率的記憶卡，並且以較大傳輸頻寬的第二介面存取具有較大傳輸速率的記憶卡，解決記憶卡與讀寫控制系統之間相容性的問題，並且提高記憶卡的使用彈性。此外，本藉由主機端的第一介面以及第二介面，使第一介面道經由控制單元連接記憶卡，使第二介面的第一子介面經由控制單元連接記憶卡，以及使第二介面的第二子介面直接連接記憶卡，以減少讀寫控制系統的生產成本。
雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:記憶卡 101:記憶卡介面 102:系統介面裝置 104:控制單元 106a:第一介面 106b:第二介面 106b1:第一子介面 106b2:第二子介面 106c1:控制介面 106c2:傳收介面 200:橋接器 202:選擇器 204:觸發信號 DAT 0~3:資料 SD DAT 0~3:安全數位資料 SD CMD:安全數位指令 SD CLK:安全數位時脈 TX/RX:資料傳送/接收 PERST#:快捷周邊元件互聯重設信號 CLKREQ#:時脈請求運行信號 REFCLK+、REFCLK-:參考時脈差分對信號 S200、S202、S204、S206、S300、S302、S304、S306、S308、S310、S312:步驟
為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本發明所屬技術領域中具有通常知識者來講，還可以根據這些附圖獲得其他的附圖。 第1圖係繪示依據本發明實施例中讀寫控制系統之方塊圖。 第2圖係繪示依據本發明第一實施例中讀寫控制方法之流程圖。 第3圖係繪示依據本發明第二實施例中讀寫控制方法之流程圖。
100:記憶卡
101:記憶卡介面
102:系統介面裝置
104:控制單元
106a:第一介面
106b:第二介面
106b1:第一子介面
106b2:第二子介面
106c1:控制介面
106c2:傳收介面
200:橋接器
202:選擇器
204:觸發信號
DAT 0~3:資料
SD DAT 0~3:安全數位資料
SD CMD:安全數位指令
SD CLK:安全數位時脈
TX/RX:資料傳送/接收
PERST#:快捷周邊元件互聯重設信號
CLKREQ#:時脈請求運行信號
REFCLK+、REFCLK-:參考時脈差分對信號

Claims (19)

  1. 一種讀寫控制系統，用以控制一記憶卡的資料之讀寫，該讀寫控制系統包括：一記憶卡介面，用以連接該記憶卡；一系統介面裝置，包括一第一介面以及一第二介面，該第二介面包括一第一子介面以及一第二子介面，並且該系統介面裝置經由該第二介面的該第二子介面以與該記憶卡介面電性連接；以及一控制單元，連接該系統介面裝置以及該記憶卡介面，包括：一橋接器，電性連接於該系統介面裝置的該第一介面與該記憶卡介面；以及一選擇器，電性連接於該系統介面裝置的該第二介面、該橋接器、以及該記憶卡介面；其中，當該記憶卡以一第一通訊協定運作時，該記憶卡介面經由該選擇器以與該橋接器電性連接，並且該記憶卡介面經由該橋接器以與該系統介面裝置的該第一介面電性連接；其中，當該記憶卡以一第二通訊協定運作時，該記憶卡介面經由該選擇器以電性連接於該第二介面的該第一子介面；其中當該記憶卡以該第一通訊協定運作時，該系統介面裝置透過該第二介面的該第一子介面，以該第一通訊協定讀寫該記憶卡的該資料；以及其中當該記憶卡以該第二通訊協定運作時，該系統介面裝置透過該第二介面的該第一子介面以及該第二子介面，以該第二通訊協定讀寫該記憶卡的該資 料，其中該第二介面的該第二子介面不經過該控制單元而直接與該記憶卡介面連接，且該第二介面的該第二子介面經該控制單元外的一線路與該記憶卡介面連接。
  2. 如申請專利範圍第1項所述之讀寫控制系統，其中該系統介面裝置透過該第一介面，以偵測出該記憶卡介面電性連接於該系統介面裝置以及該控制單元，該記憶卡的該第一通訊協定相容於該第一介面。
  3. 如申請專利範圍第1項所述之讀寫控制系統，其中該系統介面裝置透過該第一介面，以該第一通訊協定對該記憶卡初始化。
  4. 如申請專利範圍第1項所述之讀寫控制系統，其中當該記憶卡以該第一通訊協定運作時，該系統介面裝置透過該橋接器以及該選擇器電性連接於該記憶卡介面，使該系統介面裝置以該第一介面以及該第一通訊協定讀寫該記憶卡的該資料。
  5. 如申請專利範圍第1項所述之讀寫控制系統，其中該系統介面裝置的該第一介面的第一傳輸頻寬小於該第二介面的該第二傳輸頻寬。
  6. 如申請專利範圍第1項所述之讀寫控制系統，其中該第一介面相容於PCIe1.0以及PCIe2.0協定版本之至少一者，該第二介面相容於PCIe3.0協定版本。
  7. 如申請專利範圍第1項所述之讀寫控制系統，其中該記憶卡的該第一通訊協定定義為安全數位(SD)模式，該記憶卡的該第二通訊協定定義為快捷安全數位(SD Express)模式。
  8. 如申請專利範圍第7項所述之讀寫控制系統，其中該安全數位(SD)模式係為快捷安全數位模式以前的協定版本，該快捷安全數位模式係為安全數位(SD)7.0協定版本。
  9. 如申請專利範圍第1項所述之讀寫控制系統，其中該記憶卡的該第一通訊協定的資料傳輸率小於該第二通訊協定的資料傳輸率。
  10. 如申請專利範圍第1項所述之讀寫控制系統，其中：當該記憶卡以該第一通訊協定運作時，該橋接器產生該觸發信號以觸發該選擇器，該第一介面經由該橋接器以及該選擇器電性連接該記憶卡介面，並且該系統介面裝置以該第一通訊協定讀寫該記憶卡的該資料；以及當該記憶卡以該第二通訊協定運作時，該橋接器產生該觸發信號以觸發該選擇器，該第二介面的該第一子介面經由該選擇器電性連接該記憶卡介面。
  11. 如申請專利範圍第1項所述之讀寫控制系統，其中該橋接器包括控制介面以及傳收介面，該控制介面連接該記憶卡，該傳收介面連接該選擇器。
  12. 一種讀寫控制方法，用於讀寫控制系統，該讀寫控制系統包括一記憶卡介面、一系統介面裝置以及一控制單元，該系統介面裝置包括一第一介面以及一第二介面，該第二介面包括第一子介面以及第二子介面，並且經由該第二介面的一第二子介面與一記憶卡介面電性連接，該控制單元連接該系統介面裝置以及該記憶卡介面，該控制單元包括一橋接器以及一選擇器，該橋接器電性連接於該系統介面裝置的該第一介面與該記憶卡介面，該選擇器電性連接於該系統介面裝置的該第二介面、該橋接器、以及該記憶卡介面，該讀寫控制方法包括下列步驟： 以該系統介面裝置偵測出該記憶卡連接於該系統介面裝置以及該控制單元，該記憶卡的第一通訊協定相容於該第一介面；該系統介面裝置透過該第一介面，以判斷該記憶卡以第一通訊協定或是第二通訊協定運作；當該記憶卡以該第一通訊協定運作時，該系統介面裝置透過該橋接器以及該選擇器電性連接於該記憶卡，使該系統介面裝置以該第一介面以及該第一通訊協定讀寫該記憶卡的該資料；當該記憶卡以該第二通訊協定運作時，該系統介面裝置透過第二介面的該第一子介面以及該第二子介面，以該第二通訊協定讀寫該記憶卡的該資料；當該記憶卡以該第一通訊協定運作時，該系統介面裝置透過該第二介面的該第一子介面，以該第一通訊協定讀寫該記憶卡的該資料；以及當該記憶卡以該第二通訊協定運作時，該系統介面裝置透過該第二介面的該第一子介面以及該第二子介面，以該第二通訊協定讀寫該記憶卡的該資料，其中該第二介面的該第二子介面不經過該控制單元而直接與該記憶卡介面連接，且該第二介面的該第二子介面經該控制單元外的一線路與該記憶卡介面連接。
  13. 如申請專利範圍第12項所述之讀寫控制方法，其中該系統介面裝置透過該第一介面，以該第一通訊協定對該記憶卡初始化。
  14. 如申請專利範圍第12項所述之讀寫控制方法，其中該系統介面裝置的該第一介面的第一傳輸頻寬小於該第二介面的該第二傳輸頻寬。
  15. 如申請專利範圍第12項所述之讀寫控制方法，其中該記憶卡的該第一通訊協定定義為安全數位(SD)模式，該記憶卡的該第二通訊協定定義為快捷安全數位(SD Express)模式。
  16. 如申請專利範圍第15項所述之讀寫控制方法，其中該安全數位模式係為快捷安全數位模式以前的協定版本，該快捷安全數位模式係為安全數位(SD)7.0協定版本。
  17. 如申請專利範圍第12項所述之讀寫控制方法，其中該記憶卡的該第一通訊協定的資料傳輸率小於該第二通訊協定的資料傳輸率。
  18. 如申請專利範圍第12項所述之讀寫控制方法，其中：當該記憶卡以該第一通訊協定運作時，該橋接器產生該觸發信號以觸發該選擇器，該第一介面經由該橋接器以及該選擇器電性連接該記憶卡介面，並且該系統介面裝置以該第一通訊協定讀寫該記憶卡的該資料；以及當該記憶卡以該第二通訊協定運作時，該橋接器產生該觸發信號以觸發該選擇器，該第二介面的該第一子介面經由該選擇器電性連接該記憶卡介面。
  19. 如申請專利範圍第18項所述之讀寫控制方法，其中當該記憶卡以該第二通訊協定運作時，該系統介面裝置以該第二介面掃描該記憶卡介面，以判斷該記憶卡是否相容於非揮發性記憶體快捷(NVMe)協定；當該記憶卡不相容於非揮發性記憶體快捷協定，該系統介面裝置以該第一通訊協定讀寫該記憶卡的該資料； 當該記憶卡相容於非揮發性記憶體快捷協定，該系統介面裝置以該第二介面的該第一子介面以及該第二子介面，以該第二通訊協定讀寫該記憶卡的該資料。
TW108117657A 2019-05-22 2019-05-22 讀寫控制系統及其方法 TWI746983B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108117657A TWI746983B (zh) 2019-05-22 2019-05-22 讀寫控制系統及其方法
CN202010444336.2A CN111984560B (zh) 2019-05-22 2020-05-22 读写控制系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108117657A TWI746983B (zh) 2019-05-22 2019-05-22 讀寫控制系統及其方法

Publications (2)

Publication Number Publication Date
TW202044054A TW202044054A (zh) 2020-12-01
TWI746983B true TWI746983B (zh) 2021-11-21

Family

ID=73441884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117657A TWI746983B (zh) 2019-05-22 2019-05-22 讀寫控制系統及其方法

Country Status (2)

Country Link
CN (1) CN111984560B (zh)
TW (1) TWI746983B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115017083A (zh) 2021-03-05 2022-09-06 苏州倍昊电子科技有限公司 数据传输系统、数据传输装置以及数据传输方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200632657A (en) * 2005-03-04 2006-09-16 Super Talent Electronics Inc Multi-protocol host and device, single mode device, and method of initializing the host or device using an electrical receptacle or plug to perform data communications
US20070170266A1 (en) * 2003-02-25 2007-07-26 Marcelo Krygier Multi-protocol memory card
TW201133242A (en) * 2010-03-30 2011-10-01 Super Talent Electronics Inc Differential data transfer for flash memory card
US20170220505A1 (en) * 2016-01-29 2017-08-03 Liqid Inc. ENHANCED PCIe STORAGE DEVICE FORM FACTORS
TWM592994U (zh) * 2019-05-22 2020-04-01 創惟科技股份有限公司 讀寫控制系統

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655277A (zh) * 2004-02-09 2005-08-17 联想(北京)有限公司 多功能数据存储装置及方法
CN1331037C (zh) * 2004-06-03 2007-08-08 旺玖科技股份有限公司 一种具有多重接口功能的存储卡及其传输模式选择方法
TWI259405B (en) * 2004-06-17 2006-08-01 Via Tech Inc Memory card and circuit module thereof for supporting multiple transmission protocols
CN201134106Y (zh) * 2007-12-29 2008-10-15 深圳艾科创新微电子有限公司 一种数字存储卡
CN101404000B (zh) * 2008-01-04 2011-06-08 深圳市江波龙电子有限公司 多存储卡逻辑合一的读写方法
TWI418991B (zh) * 2010-06-03 2013-12-11 Super Talent Electronics Inc 針對智慧型儲存交換器所設計的快閃記憶體系統
US20120210038A1 (en) * 2011-02-16 2012-08-16 Skymedi Corporation External bridge system
CN102957537B (zh) * 2011-08-30 2016-05-18 捷而思股份有限公司 数据安全认证系统及相关的多功能存储卡和转换单元
US20130132740A1 (en) * 2011-11-23 2013-05-23 O2Micro, Inc. Power Control for Memory Devices
TWI507883B (zh) * 2013-09-18 2015-11-11 Realtek Semiconductor Corp 記憶卡存取裝置、其控制方法與記憶卡存取系統
TWM470394U (zh) * 2013-10-03 2014-01-11 Abomem Technology Corp 具天線之微型記憶卡

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170266A1 (en) * 2003-02-25 2007-07-26 Marcelo Krygier Multi-protocol memory card
TW200632657A (en) * 2005-03-04 2006-09-16 Super Talent Electronics Inc Multi-protocol host and device, single mode device, and method of initializing the host or device using an electrical receptacle or plug to perform data communications
TW201133242A (en) * 2010-03-30 2011-10-01 Super Talent Electronics Inc Differential data transfer for flash memory card
US20170220505A1 (en) * 2016-01-29 2017-08-03 Liqid Inc. ENHANCED PCIe STORAGE DEVICE FORM FACTORS
TWM592994U (zh) * 2019-05-22 2020-04-01 創惟科技股份有限公司 讀寫控制系統

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Intel Solid State Drive 750 Series " by Intel. 2015/10/31 (downloaded from https://www.intel.com/content/dam/www/public/us/en/documents/product-specifications/ssd-750-spec.pdf) *

Also Published As

Publication number Publication date
CN111984560A (zh) 2020-11-24
TW202044054A (zh) 2020-12-01
CN111984560B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
US5600793A (en) Method and system of bi-directional parallel port data transfer between data processing systems
US7363395B2 (en) Intermediate device capable of communicating using different communication protocols
EP1546898B1 (en) Interface integrated circuit device for a usb connection
CN213069787U (zh) 记忆卡的读写控制系统
US7225289B2 (en) Virtual IDE storage with PCI express interface
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
KR20050110609A (ko) 직접 메모리 액세스에 의한 비활성 메모리 및 입출력카드의 결합
JP2013515992A (ja) Ｕｓｂ２．０インターフェイスを有するモバイルプラットフォームにおけるｕｓｂ３．０のサポート
TWI760615B (zh) 用於進行記憶裝置之寫保護指令之偵測控制的方法、控制晶片以及電子裝置
US8386681B2 (en) Multiple communication channels on MMC or SD CMD line
EP2704021B1 (en) SRAM handshake
US20070022219A1 (en) Information processing apparatus and method for initializing flow control
WO2023082622A1 (zh) 一种主从设备兼容的通信模块设计方法及装置
TWM606415U (zh) 記憶體儲存裝置的讀寫控制系統
TWM592994U (zh) 讀寫控制系統
TWI746983B (zh) 讀寫控制系統及其方法
TWM592995U (zh) 記憶卡的讀寫控制系統
US20110072168A1 (en) Data transfer system with different operating modes
TWI717884B (zh) 記憶卡的讀寫控制系統及其方法
US20120102251A1 (en) Serial attached small computer system interface (sas) domain access through a universal serial bus interface of a data processing device
US7850082B1 (en) Extended universal serial bus (USB) card reader
TW201344444A (zh) 主機板及應用於該主機板的資料處理方法
US20090138673A1 (en) Internal memory mapped external memory interface
JPH10268995A (ja) インターフェース制御方法及びその装置
US20070131767A1 (en) System and method for media card communication