JP2009230607A - Sdメモリ型通信装置及びsdメモリ型通信システム - Google Patents

Sdメモリ型通信装置及びsdメモリ型通信システム Download PDF

Info

Publication number
JP2009230607A
JP2009230607A JP2008077109A JP2008077109A JP2009230607A JP 2009230607 A JP2009230607 A JP 2009230607A JP 2008077109 A JP2008077109 A JP 2008077109A JP 2008077109 A JP2008077109 A JP 2008077109A JP 2009230607 A JP2009230607 A JP 2009230607A
Authority
JP
Japan
Prior art keywords
memory
data
buffer memory
bus terminal
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008077109A
Other languages
English (en)
Other versions
JP5169365B2 (ja
Inventor
Kazuyuki Nakazawa
和之 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2008077109A priority Critical patent/JP5169365B2/ja
Publication of JP2009230607A publication Critical patent/JP2009230607A/ja
Application granted granted Critical
Publication of JP5169365B2 publication Critical patent/JP5169365B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】SDバスを使用して行う外部機器とのインターフェースにSD仕様を用い、ポーリング制御であたかもメモリであるかの様に入出力制御を行ってデータの転送が可能なSDメモリ型通信装置を実現することを課題とする。
【解決手段】SDバス端子12を介して無線送受信部13で収集した情報をホスト装置に転送するSDメモリ型通信装置10であって、制御部11は、無線通信部13との間でデータ転送を行う演算処理手段111と、バッファメモリ112と、SDバス端子12からの信号又は演算処理手段111からの信号に応答してバッファメモリ112を介してデータ入出力動作を行うメモリ制御手段113とを有し、SDバス端子12に対して擬似SDメモリとして応答する機能を備えることを特徴とする。
【選択図】図1

Description

本発明は、SDメモリ型通信装置とこのSDメモリ型通信装置におけるデータ転送プログラムに関し、特に割り込み制御を行わずにデータ転送が可能なSDメモリ型通信装置とこのSDメモリ型通信システムに関する。
近年、携帯電話などの携帯情報端末は、SD(Secure Digital)カードスロットを備え、外部記憶手段としてSDカードメモリを用いることが可能なように構成されているものが多く販売されている。SDカードメモリは、コンテンツの著作権保護機能を有する小型、薄型で低電力、低消費電力の携帯情報端末などに適したメモリである。SDカードメモリを用いることで、携帯情報端末は、画像情報や動画像情報などの多量のデータの記録、編集や転送などの処理が可能になる。
また、SDカードと同じ端子形状でデータの入出力が可能な周辺機器として、いわゆるSDIOカードと呼ばれるものがあり、このSDIOカードは、SDカードスロットを介してSDカード型の機能装置と接続して種々の機能を実行することが可能である。例えば、SDIOカードの機能は、Bluetooth(登録商標)通信カード、データ通信用PHS通信カード、無線LANカード、小型デジタルカメラカード、ワンセグチューナカード、GPSシステムカードなどの機能が、その代表的なものである。
SDメモリ型通信装置は、このようなSDIOカードの1種であって近距離無線通信装置を搭載し、この通信装置を用いてセンサノードと通信し、センサノードが収集したデータを携帯情報端末に集める機能を有している。
岡田浩人/横山智弘、第8章 マルチメディアカード&SDカードの概要,「PCカード/メモリカードの徹底研究」,CQ出版社,2002年10月1日,p.216−p.230
ところで、従来のSDIOカードの信号制御には、携帯情報端末側に設けられたSDIOドライバICが用いられる。このSDIOドライバICは、割り込み制御によって入出力制御を行っており、周辺機器ごとに製作する必要があるという問題があり、また、SDIOドライバICの価格が比較的高価であるという問題がある。一方、SDカードは既存のものが使用できて製作の必要がない。
そこで、本発明は、SDカードメモリの制御に用いられるSD仕様のインターフェースを用い、メモリであるかのように入出力制御を行ってデータの転送を可能とすることができるSDメモリ型通信装置及びSDメモリ型通信システムを実現することを課題とする。
前記課題を解決するため、本発明の一の手段のSDメモリ型通信装置は、制御部と、無線送受信部と、ホスト装置に接続されるSDバス端子とを備え、このSDバス端子と前記無線送受信部との間でデータを転送するSDメモリ型通信装置であって、前記制御部は、バッファメモリを介して、前記SDバス端子と前記無線送受信部との間でデータ転送を行い、前記バッファメモリは、第1バッファメモリと第2バッファメモリとを備えている構成とした。
また、前記制御部は、前記第1バッファメモリ及び前記第2バッファメモリの何れか一方に書き込んでいる方のメモリから読み出しを開始し、他方のメモリに書き込み続けるようにメモリ切替制御を行う構成とすることが好ましい。
また、前記第1バッファメモリ及び前記第2バッファメモリは、前記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとを各々備えている構成とした。
また、前記入力バッファメモリへの書き込み機能と前記出力バッファメモリからの読み出し制御とは、ポーリング制御によって行われる構成とした。
本発明の他の手段は、制御部と、無線送受信部と、ホスト装置に接続されるSDバス端子とを備え、このSDバス端子と前記無線送受信部との間をバッファメモリを介してデータ転送するSDメモリ型通信装置であって、前記制御部は、前記ホスト装置が要求するファイル形式を前記SDメモリ型通信装置内に持たせるために擬似FAT(File Allocation Table)を作成し、前記バッファメモリを擬似SDメモリとして応答させるメモリ制御手段を備える構成とした。
前記バッファメモリは、前記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとの双方を備え、前記メモリ制御手段は、前記SDバス端子からのSDメモリ向けデータ書き込み要求に応答して、前記入力データを前記SDバス端子から読み出して、前記入力バッファメモリに書き込む入力データ書き込み機能と、前記SDバス端子からのSDメモリ向けデータ読み出し要求に応答して、前記出力データを前記出力バッファメモリから読み出して、前記SDバス端子に転送する出力データ読み出し機能と、前記無線送受信部からのデータ書き込み要求に応答して、前記無線送受信部から前記出力バッファメモリへの前記出力データの書き込みを許可する出力データ書き込み機能と、前記無線送受信部からのデータ読み出し要求に応答して、前記入力バッファメモリから前記無線送受信部への前記入力データの転送を許可する入力データ読み出し機能と、をさらに備える構成とした。
前記無線送受信部は、低電力短距離無線通信規格に従ってセンサノードと通信し、前記センサノードに計測条件を含むコマンドデータを送信する入力データ送信手段と、前記センサノードからの計測データを受信する出力データ受信手段と、を備える構成とした。
本発明のさらに他の手段は、低電力短距離無線通信規格に従って通信を行うセンサノードと、SDバス端子を備えるホスト装置と、制御部と無線送受信部とSDバス端子とを備えるSDメモリ型通信装置とを備え、前記SDメモリ型通信装置を介して前記センサノードと前記ホスト装置との間でデータを転送するSDメモリ型通信システムであって、前記制御部は、前記SDバス端子と入力バッファメモリ及び出力バッファメモリとの間でデータ転送を行わせ、前記SDバス端子からの信号に応答して、前記入力バッファメモリを擬似SDメモリとして応答させるメモリ制御手段と、前記入力バッファメモリ及び前記出力バッファメモリと前記無線送受信部との間でデータ転送を行わせる演算処理手段とを備え、前記メモリ制御手段は、前記ホスト装置が要求するファイル形式を前記SDメモリ型通信装置内に持たせるために擬似FAT(File Allocation Table)を作成する擬似FAT作成機能と、前記SDバス端子からのSDメモリ向けデータ書き込み要求に応答して、入力データを前記SDバス端子から読み出して前記入力バッファメモリに書き込む入力データ書き込み機能と、前記SDバス端子からのSDメモリ向けデータ読み出し要求に応答して、出力データを前記出力バッファメモリから読み出して前記SDバス端子に転送する出力データ読み出し機能と、前記演算処理手段からのデータ書き込み要求に応答して、前記演算処理手段から前記出力バッファメモリへの前記出力データの書き込みを許可する出力データ書き込み機能と、前記演算処理手段からのデータ読み出し要求に応答して、前記入力バッファメモリから前記演算処理手段への前記入力データの転送を許可する入力データ読み出し機能と、を備える構成とした。
本発明によれば、SDカードメモリの制御に用いられるSD仕様のインターフェースを用い、メモリであるかのように入出力制御を行ってデータの転送をすることができる。
以下、本発明を図面を参照として詳細に説明する。
(第1実施形態)
図1は、本発明の一実施形態であるSDメモリ型通信システムのブロック図である。この通信システムは、SDメモリ型通信装置10と携帯情報端末20とセンサノード30とから構成されている。
携帯情報端末20は、SDバススロット23とアプリケーションプログラム21とSDメモリドライバIC22とを備えて構成され、SDバススロット23に挿入されたSDメモリなどのSDカードの情報を利用して、アプリケーションプログラム21のソフトウエアを実行するように構成されている。本実施形態での携帯情報端末20は、SDバススロット23を介してSDメモリ型通信装置10とのインターフェースを行う。このインターフェース制御は、SDメモリを制御するのと同様のSDメモリ型の仕様による。
SDメモリ型通信装置10は、制御部11とSDバス端子12と無線送受信部13とを備えて構成され、携帯情報端末20のSDバススロット23に自身のSDバス端子12を介して装着され、無線送受信部13を介してセンサノード30と通信を行う。
センサノード30は、無線送受信部31と制御部32とセンサ部33とを備え、センサ部33で収集した温度、圧力、加速度、振動などの測定値のデータをSDメモリ型通信装置10を介して周期的に携帯情報端末20に送る。
SDメモリ型通信装置10の無線送受信部13と、センサノード30の無線送受信部31とは、ZigBee(IEEE802.15.4)などの低電力短距離無線通信規格に従ってワイヤレスPAN(Private Area Network)を構成して通信を行う。センサノード30の制御部32は、電源ON時やSDメモリ型通信装置10の無線送受信部13との近接時に、このPANに自動的に接続を行い、温度、圧力、加速度、振動などの計測値のデータを無線送受信部31から送信する。
図2は、本実施の形態のSDメモリ型通信装置10の詳細内部構造を示すブロック図である。
無線送受信部13は、センサノード30に計測条件を含むコマンドデータを送信する入力データ送信手段131と、センサノード30からの計測データを受信する出力データ受信手段132とから構成されている。
SDメモリ型通信装置10の制御部11は、演算処理手段111、バッファメモリ112、メモリ制御手段113と、SDコネクタ114a、CPUIOコネクタ114b、CPUメモリコネクタ114cとから構成されている。
演算処理手段111は、CPU111aと、無線送受信部13からのデータを一次記憶するなどの機能を有するSRAM111bとプログラムなどを記憶するFLASH ROM111cとを備えていて、メモリ制御手段113からのコマンドデータを無線送受信部13に送る入力データ出力機能111dと、計測データを無線送受信部13から取り込んで出力バッファメモリ112c,112dに入力する出力データ入力機能111eとを備えている。
バッファメモリ112は、SDバス端子12からのデータを記憶する入力バッファメモリ112a,112bと、無線送受信部13から演算処理手段111の出力データ入力機能111eを経て出力されるデータを記憶する出力バッファメモリ112c,112dとに分かれ、それぞれが2重化されたダブルバッファ構造となっている。
メモリ制御手段113は、SDバス端子12からのSDメモリへ、データ書き込み要求に応答して、データをSDバス端子12を介して読み出して、入力バッファメモリ112a,112bに書き込む入力データ書き込み機能113aと、SDバス端子12からのSDメモリへ、データ読み出し要求に応答して、書き込み中の出力バッファメモリ112c又は112dを別の出力バッファメモリ112d又は112cに書き込みを切り替えて、元のバッファメモリ112c又は112dからデータを読み出してSDバス端子12に転送する出力データ読み出し機能113bと、演算処理手段111からのデータ書き込み要求に応答して、演算処理手段111から出力バッファメモリ112c,112dへのデータの書き込みを許可する出力データ書き込み機能113cと、演算処理手段111からのデータ読み出し要求に応答して、書き込み中の入力バッファメモリ112a又は112bを別のバッファメモリ112b又は112aに書き込みを切り替えて、元のバッファメモリ112a又は112bから演算処理手段111へのデータの転送を許可する入力データ読み出し機能113dとを備えている。
表1にSDカードのピン配列表を示す。1番ピンはカード検出/データI/Oであり、2番ピンはコマンド信号を送受信するピンであり、3番ピンはグランドラインであり、4番ピンは電源であり、5番ピンはクロックであり、6番ピンはグランドであり、7,8,9番ピンは、データI/Oである。
Figure 2009230607
メモリ制御手段113の入力データ書き込み機能113aによって、SDコネクタ114aを制御して、SDバス端子12からの表1に示すCMD(コマンド)信号(2ピン)を解析しながら、コマンドデータの転送を行う。更に、入力データ書き込み機能113aによって、SDバス端子12からの表1に示すDAT(0:3)信号(1,7,8,9ピン)を、一旦、入力バッファメモリ112aに書き込み、入力データ読み出し機能113dによって、無線送受信部13からのデータ読み出し要求に応答して、書き込みをしていたメモリを入力バッファメモリ112bに切り替えて、入力バッファメモリ112aから演算処理手段111へこのデータの転送を許可する。このとき、演算処理手段111による入力データの読み出しは、入力データ出力機能111dにより演算処理手段111のメモリバスを用いて高速に行われる。
更にまた、出力データ書き込み機能113cを用いて、演算処理手段111からのデータ書き込み要求に応答して、無線送受信部13を介して出力バッファメモリ112cへのセンサノード30からの収集データの書き込みを許可する。このときの演算処理手段111による出力データの書き込みは、出力データ入力機能111eにより演算処理手段111のメモリバスを用いて行われる。
その後、出力データ読み出し機能113bを用いて、SDバス端子12からの周期的なデータ読み出し要求に応じて、書き込みをしていたメモリを出力バッファメモリ112dに切り替えて、このデータを出力バッファメモリ112cから読み出してSDバス端子12に転送する。このとき、SDバス端子12からの出力データの読み出しは、携帯情報端末20のSDメモリドライバ22によって、ポーリング制御によって行われる。
図3に、本実施形態の制御部11のメモリ制御手段113が実行するデータ転送プログラムのフローチャートを示す。
メモリ制御手段113は、電源がオンにより処理がスタートすると、最初に、まず、擬似FAT作成機能113eによって擬似FAT(File Allocation Table)を作成する(ステップS101)。擬似FATの作成は、装置を擬似SDメモリとして使用するために、携帯情報端末などのホスト装置側が要求しているファイル形式をSDメモリ型通信装置10内に持たせることをいう。続いて初期化機能113fによって装置全体の初期化を行う(ステップS102)。
ここで、メモリ制御手段113は、センサノード30からのデータ書き込み要求があるかどうかを判断する(ステップS103)。要求があった場合(ステップS103:Yes)には、書き込みを許可して演算処理手段111からデータを出力バッファメモリ112cに書き込む(ステップS104)。書き込みは、出力データ入力機能111eにより、演算処理手段111のCPU111aのメモリバスを使って行われる。出力バッファメモリ112c,112dは2重化されており、SDバス端子12への読み出しが一方のバッファメモリ112cで行われていたとしても別な側の出力バッファメモリ112dに対して書き込まれるので、書き込みのタイミングなどを特に調整する必要はない。
演算処理手段111からのデータ書き込み要求がない場合(ステップS103:No)には、ステップS105へ移る。
続いて、メモリ制御手段113は、SDバス端子12からのデータ読み出し要求があるかどうかを判断する(ステップS105)。要求があった場合(ステップS105:Yes)には、2重化されている出力バッファメモリ112c,112dを前回読み出したバッファメモリ112cから新しく書き込みを行っていた側の出力バッファメモリ112dに切り替えて(ステップS106)、データを出力バッファメモリ112cから読み出してSDバス端子12に送る(ステップS107)。
SDバス端子12からのデータ読み出し要求がない場合(ステップS105:No)には、ステップS108へ移る。
さらに、SDバス端子12からのデータ書き込み要求があるかどうかを判断する(ステップS108)。要求があった場合(ステップS108:Yes)には、SDバス端子12からの書き込みを許可してデータを入力バッファメモリ112aに書き込む(ステップS109)。
SDバス端子12からのデータ書き込み要求がない場合(ステップS108:No)、ステップS110へ移る。
さらにまた、メモリ制御手段113は、センサノード30からのデータ読み出し要求があるかどうかを判断する(ステップS110)。要求があった場合(ステップS110:Yes)には、2重化されている入力バッファメモリ112a,112bを前回読み出したバッファメモリ112aから新しく書き込みを行っていた側の入力バッファメモリ112bに切り替えて(ステップS111)、データをこの入力バッファメモリ112bから読み出して演算処理手段111に送る(ステップS112)。この読み出しは、入力データ出力機能111dにより、演算処理手段111のCPU111aのメモリバスを使って高速に行われる。入力バッファメモリ112a,112bも2重化されており、SDバス端子12からの書き込みが一方の入力バッファメモリ112aで行われていたとしても、入力バッファメモリの書き込みが入力バッファメモリ112bに切り替えられ、入力バッファメモリ112aから読み出されるので、読み出しのタイミングなどを特に調整する必要はない。
センサノード30からのデータ読み出し要求がない場合(ステップS110:No)には、ステップS103へ移る。
この、ステップS103からステップS112までの処理を繰り返すことによって、携帯情報端末20などのホスト装置からのコマンドがSDメモリ型通信装置10を経てセンサノード30に伝えられるとともに、センサノード30で得られた測定値のデータがSDメモリ型通信装置10を経て連続的にホスト装置に収集される。
(比較例)
図4に、本実施形態との比較例としてのSDIOカードを用いた通信装置を含むSDIO型通信システムのブロック図を示す。この通信システムは、SDIO型通信装置40と携帯情報端末50とセンサノード30とを備えている。
携帯情報端末50は、SDバススロット53とアプリケーションプログラム51とSDIOドライバIC52とを備えて構成され、SDバススロット53に挿入されたSDIOカードを利用して、アプリケーションプログラム51を実行し、種々の機能を実行するように構成されている。この例では、SDIO型通信装置40とのインターフェースをとって、センサノード30が検出したデータの収集を行う。
SDIO型通信装置40は、制御部41とSDバス端子42と無線送受信部43とを備えて構成され、携帯情報端末50のSDバススロット53に自身のSDバス端子42を介して装着され、無線送受信部43を介してセンサノード30と通信を行う。
センサノード30は、無線送受信部31と制御部32とセンサ部33とを備え、センサ部33で収集した温度、圧力、加速度、振動などの計測値のデータをデータに変換し、このデータを無線送受信部31から送信してSDIO型通信装置40に送り、SDIO型通信装置40を介して携帯情報端末50に伝送する。制御部32は無線送受信部31とセンサ部33とのインターフェースを行う。
表2にSDIOカードのピン配列を示す。1番ピンはカード検出/データI/Oであり、2番ピンはコマンド信号を送受信するピンであり、3番ピンはグランドラインであり、4番ピンは電源であり、5番ピンはクロックであり、6番ピンはグランドであり、7,8,9番ピンは、データI/Oである。また8番ピンは割り込み制御に使用されるピンでもある
Figure 2009230607
図5に、このSDIO型通信装置40の内部構成を示す。
制御部41は、演算処理手段411とSDIO制御手段413とSDコネクタ414aとCPUコネクタ414bとを備え、演算処理手段411はCPU411aとSRAM411bとFLASH ROM411cとを備えている。
SDIO制御手段413は、SDコネクタ414aを制御してSDバス端子42からのCMD信号を解析しながら、コマンド・レスポンスデータの転送を行う。割り込み信号により、SDバス端子42からのデータ信号DAT(0:3)を演算処理手段411へ、また、演算処理手段411からのデータ信号DAT(0:3)をSDバス端子42へ転送する。
演算処理手段411は、メモリバスにSRAM411bとFLASH ROM411cとを備え、SDIO制御手段413とのインターフェースのほかに、無線送受信部43とのインターフェースも行い、センサノード30との通信も行う。
図6に、この比較例の制御部41のSDIO制御手段413が実行するデータ転送プログラムのフローチャートを示す。
まず、電源オンにより処理が開始された段階で、SDIO通信装置40全体の初期化を行う(ステップS201)。続いて演算処理手段411から書き込み要求があるかどうかを判定する(ステップS202)。書き込み要求がある場合(ステップS202:Yes)、SDバスに割り込みを発生させる(ステップS203)。割り込み発生信号としてはデータ信号DAT(0:3)のうちの決められた1ビットDAT(1)を用いる。
演算処理手段411から書き込み要求がない場合(ステップS202:No)、ステップS204に移る。
次に、SDバス端子42から読み出し要求がある場合(ステップS204:Yes)、データを演算処理手段411からSDバス端子42に転送する(ステップS205)。
SDバス端子42から読み出し要求がない場合(ステップS204:No)、ステップS206へ移る。
次に、SDバス端子42から書き込み要求がある場合(ステップS206:Yes)、演算処理手段411に割り込みを発生させる(ステップS207)。割り込み信号としては、演算処理手段へ、ソフトウエア割込みで行う。
SDバス端子42から書き込み要求がない場合(ステップS206:No)、ステップS208へ移る。
次に、演算処理手段411から読み出し要求がある場合(ステップS208:Yes)、データをSDバス端子42から演算処理手段411に転送する(ステップS209)。
そしてステップS202に戻る。
演算処理手段411から読み出し要求がない場合(ステップS208:No)、ステップS202に戻る。
このステップS202からステップS209までを繰り返すことで、携帯情報端末50からのコマンドがSDIO型通信装置40を経てセンサノード30に伝えられるとともに、センサノード30で得られた測定値のデータがSDIO型通信装置40を経て連続的に携帯情報端末50に収集され、データの転送が行われる。
この比較例では、データの転送に割り込み制御を用いているため、SDIOドライバーICを製作する必要があり、携帯情報端末50に備えられたSDIOドライバIC52も比較的高価なものになる。
これに比べて前記した本実施の形態では、SDメモリ型通信装置10を用い、ドライバーICにメモリの制御に用いられるSD仕様のSDメモリドライバIC22をそのまま用い、擬似的にSDメモリがあるかのようにしてデータの転送を行っているので、携帯情報端末20に高価なSDIOドライバICを設ける必要がなく、廉価に構成することができる。すでにSDメモリ仕様の携帯情報端末では、廉価なアプリケーションプログラムを作成するのみで、ドライバを変更することなく、SDメモリ型通信装置システム100を実現することができる。
(変形例)
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
前記の実施形態では、制御部に演算制御手段とメモリ制御手段とを設けるようにしているが、無線送受信部にセンサノード30から送られるデータを一時記憶するメモリを設けることで、無線送受信部とのインターフェースをメモリ制御手段によって行わせることも可能である。
更に、ホスト装置からの書き込み要求、読み出し要求に一定の周期性を持たせることで、バッファメモリの構成をより簡易なものにしたり、演算制御手段やメモリ制御手段の負担をより小さくすることも可能になる。
また、前記実施形態では、入力バッファメモリ112a,112b及び出力バッファメモリ112c,112dを設けたが、センサノード30から一方のバッファメモリにデータ送信される場合には、出力バッファメモリ112c,112dのみでも構成できる。
本発明の一実施形態であるSDメモリ型通信装置を含むSDメモリ型通信システムのブロック図である。 本実施形態のSDメモリ型通信装置の詳細内部構造を示すブロック図である。 本実施形態の制御部のメモリ制御手段が実行するデータ転送プログラムのフローチャートである。 本実施形態の比較例としてのSDIOカードを用いた通信装置を含むSDIO型通信システムのブロック図である。 比較例としてのSDIO型通信装置の詳細内部構造を示すブロック図である。 比較例の制御部のSDIO制御手段が実行するデータ転送プログラムのフローチャートである。
符号の説明
10 SDメモリ型通信装置
11 制御部
12 SDバス端子
13 無線送受信部
20 携帯情報端末(ホスト装置)
21 アプリケーションプログラム
22 SDメモリドライバIC
23 SDバススロット
30 センサノード
31 無線送受信部
32 制御部
33 センサ部
100 SDメモリ型通信装置システム
101 SDIO型通信装置システム
111 演算処理手段
112 バッファメモリ
113 メモリ制御手段

Claims (9)

  1. 制御部と、無線送受信部と、ホスト装置に接続されるSDバス端子とを備え、このSDバス端子と前記無線送受信部との間でデータを転送するSDメモリ型通信装置であって、
    前記制御部は、バッファメモリを介して、前記SDバス端子と前記無線送受信部との間でデータ転送を行い、
    前記バッファメモリは、第1バッファメモリと第2バッファメモリとを備えていることを特徴とするSDメモリ型通信装置。
  2. 前記制御部は、
    前記第1バッファメモリ及び前記第2バッファメモリの何れか一方に書き込んでいる方のメモリから読み出しを開始し、他方のメモリに書き込み続けるようにメモリ切替制御を行うことを特徴とする請求項1に記載のSDメモリ型通信装置。
  3. 前記第1バッファメモリ及び前記第2バッファメモリは、前記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとを各々備えていることを特徴とする請求項1又は請求項2に記載のSDメモリ型通信装置。
  4. 前記ホスト装置は、携帯情報端末であることを特徴とする請求項1乃至請求項3の何れか1項に記載のSDメモリ型通信装置。
  5. 前記入力バッファメモリへの書き込み制御と前記出力バッファメモリからの読み出し制御とは、ポーリング制御によって行われることを特徴とする請求項3又は請求項4に記載のSDメモリ型通信装置。
  6. 制御部と、無線送受信部と、ホスト装置に接続されるSDバス端子とを備え、このSDバス端子と前記無線送受信部との間をバッファメモリを介してデータ転送するSDメモリ型通信装置であって、
    前記制御部は、前記ホスト装置が要求するファイル形式を前記SDメモリ型通信装置内に持たせるために擬似FAT(File Allocation Table)を作成し、前記バッファメモリを擬似SDメモリとして応答させるメモリ制御手段を備えることを特徴とするSDメモリ型通信装置。
  7. 前記バッファメモリは、前記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとの双方を備え、
    前記メモリ制御手段は、
    前記SDバス端子からのSDメモリ向けデータ書き込み要求に応答して、前記入力データを前記SDバス端子から読み出して前記入力バッファメモリに書き込む入力データ書き込み機能と、
    前記SDバス端子からのSDメモリ向けデータ読み出し要求に応答して、前記出力データを前記出力バッファメモリから読み出して前記SDバス端子に転送する出力データ読み出し機能と、
    前記無線送受信部からのデータ書き込み要求に応答して、前記無線送受信部から前記出力バッファメモリへの前記出力データの書き込みを許可する出力データ書き込み機能と、
    前記無線送受信部からのデータ読み出し要求に応答して、前記入力バッファメモリから前記無線送受信部への前記入力データの転送を許可する入力データ読み出し機能と、
    をさらに備えることを特徴とする請求項6に記載のSDメモリ型通信装置。
  8. 前記無線送受信部は、低電力短距離無線通信規格に従ってセンサノードと通信し、
    前記センサノードに計測条件を含むコマンドデータを送信する入力データ送信手段と、
    前記センサノードからの計測データを受信する出力データ受信手段と
    を備えることを特徴とする請求項1又は請求項6に記載のSDメモリ型通信装置。
  9. 低電力短距離無線通信規格に従って通信を行うセンサノードと、SDバススロットを備えるホスト装置と、制御部と無線送受信部とSDバス端子とを備えるSDメモリ型通信装置とを備え、前記SDメモリ型通信装置を介して前記センサノードと前記ホスト装置との間でデータを転送するSDメモリ型通信システムであって、
    前記制御部は、
    前記SDバス端子と入力バッファメモリ及び出力バッファメモリとの間でデータ転送を行わせ、前記SDバス端子からの信号に対して、前記入力バッファメモリ及び前記出力バッファメモリを擬似SDメモリとして応答させるメモリ制御手段と、前記入力バッファメモリ及び前記出力バッファメモリと前記無線送受信部との間でデータ転送を行わせる演算処理手段とを備え、
    前記メモリ制御手段は、
    前記ホスト装置が要求するファイル形式を前記SDメモリ型通信装置内に持たせるために擬似FAT(File Allocation Table)を作成する擬似FAT作成機能と、
    前記SDバス端子からのSDメモリ向けデータ書き込み要求に応答して、入力データを前記SDバス端子から読み出して前記入力バッファメモリに書き込む入力データ書き込み機能と、
    前記SDバス端子からのSDメモリ向けデータ読み出し要求に応答して、出力データを前記出力バッファメモリから読み出して前記SDバス端子に転送する出力データ読み出し機能と、
    前記演算処理手段からのデータ書き込み要求に応答して、前記演算処理手段から前記出力バッファメモリへの前記出力データの書き込みを許可する出力データ書き込み機能と、
    前記演算処理手段からのデータ読み出し要求に応答して、前記入力バッファメモリから前記演算処理手段への前記入力データの転送を許可する入力データ読み出し機能と、
    を備えることを特徴とするSDメモリ型通信システム。
JP2008077109A 2008-03-25 2008-03-25 Sdメモリ型通信装置及びsdメモリ型通信システム Expired - Fee Related JP5169365B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008077109A JP5169365B2 (ja) 2008-03-25 2008-03-25 Sdメモリ型通信装置及びsdメモリ型通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008077109A JP5169365B2 (ja) 2008-03-25 2008-03-25 Sdメモリ型通信装置及びsdメモリ型通信システム

Publications (2)

Publication Number Publication Date
JP2009230607A true JP2009230607A (ja) 2009-10-08
JP5169365B2 JP5169365B2 (ja) 2013-03-27

Family

ID=41245884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008077109A Expired - Fee Related JP5169365B2 (ja) 2008-03-25 2008-03-25 Sdメモリ型通信装置及びsdメモリ型通信システム

Country Status (1)

Country Link
JP (1) JP5169365B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593294B2 (en) 2010-09-21 2013-11-26 Kabushiki Kaisha Toshiba Data transfer apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07508843A (ja) * 1992-07-09 1995-09-28 ジェムプリュス カード アンテルナショナル 入/出力機能を備えた大容量メモリカード
JP2001195553A (ja) * 2000-01-05 2001-07-19 Toshiba Corp 無線インタフェース機能内蔵icカード、アンテナモジュール、情報処理装置
JP2002171303A (ja) * 2000-11-30 2002-06-14 Toshiba Corp 無線通信カード
JP3101290U (ja) * 2003-10-29 2004-06-10 万国電脳股▼ふん▲有限公司 伝送レートを高速化可能なストレージデバイス
WO2004077306A1 (ja) * 2003-01-21 2004-09-10 C-Guys, Inc. Sdioコントローラ
JP2006025397A (ja) * 2004-04-23 2006-01-26 Vodafone Kk カード型機能媒体、カード型機能媒体対応のホスト機器及びfm放送受信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07508843A (ja) * 1992-07-09 1995-09-28 ジェムプリュス カード アンテルナショナル 入/出力機能を備えた大容量メモリカード
JP2001195553A (ja) * 2000-01-05 2001-07-19 Toshiba Corp 無線インタフェース機能内蔵icカード、アンテナモジュール、情報処理装置
JP2002171303A (ja) * 2000-11-30 2002-06-14 Toshiba Corp 無線通信カード
WO2004077306A1 (ja) * 2003-01-21 2004-09-10 C-Guys, Inc. Sdioコントローラ
JP3101290U (ja) * 2003-10-29 2004-06-10 万国電脳股▼ふん▲有限公司 伝送レートを高速化可能なストレージデバイス
JP2006025397A (ja) * 2004-04-23 2006-01-26 Vodafone Kk カード型機能媒体、カード型機能媒体対応のホスト機器及びfm放送受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593294B2 (en) 2010-09-21 2013-11-26 Kabushiki Kaisha Toshiba Data transfer apparatus

Also Published As

Publication number Publication date
JP5169365B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
JP5726240B2 (ja) 無線インターネットアクセス装置、sd制御チップ、及びデータ通信の方法
KR20050110609A (ko) 직접 메모리 액세스에 의한 비활성 메모리 및 입출력카드의 결합
WO2004077306A1 (ja) Sdioコントローラ
US20090177816A1 (en) Method and system for communication with sd memory and sdio devices
KR101416193B1 (ko) 범용 시리얼 버스 메모리 장치 및 그 제조방법
US8850086B2 (en) SD switch box in a cellular handset
JP4368795B2 (ja) プロセッサ間で通信を行うための改良プロセッサ間通信システム
GB2463809A (en) Peripheral device operation method, peripheral device and host
US20100180061A1 (en) Interface control device
WO2005060336A2 (en) High speed modes for multimedia-card interface
JP5169365B2 (ja) Sdメモリ型通信装置及びsdメモリ型通信システム
TW200939025A (en) Providing a high-speed connection between a memory medium of a mobile device and an external device
JP3655597B2 (ja) 電子機器、電子カード、及びカード識別方法
EP4290378A1 (en) Electronic device and method for processing sensor data of electronic device
CN111984560B (zh) 读写控制系统及其方法
EP3570449A1 (en) Multi-mode nfc controller
JP2005275653A (ja) 通信機能を搭載する通信カードと挿入・動作可能な電子機器及びそれらを含む通信処理システム
JP2004185584A (ja) カードアダプタ制御装置、usbコントローラー、カードアダプタ
JP2014067215A (ja) 省電力システム及び画像形成装置
JP2005128989A (ja) 入出力制御装置、機能拡張デバイス
JP2004302778A (ja) インタフェイス装置
JP4057360B2 (ja) 多機能icカード及びその制御方法
JP4485113B2 (ja) 小型カード用pcアダプタ
US20190258914A1 (en) Memory card
JP2002149292A (ja) 電子機器及びそれを使用する外部機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

LAPS Cancellation because of no payment of annual fees