JP2002149292A - 電子機器及びそれを使用する外部機器 - Google Patents

電子機器及びそれを使用する外部機器

Info

Publication number
JP2002149292A
JP2002149292A JP2001197131A JP2001197131A JP2002149292A JP 2002149292 A JP2002149292 A JP 2002149292A JP 2001197131 A JP2001197131 A JP 2001197131A JP 2001197131 A JP2001197131 A JP 2001197131A JP 2002149292 A JP2002149292 A JP 2002149292A
Authority
JP
Japan
Prior art keywords
function
electronic device
register
external device
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001197131A
Other languages
English (en)
Other versions
JP5030339B2 (ja
Inventor
Yoshiyasu Kubota
芳恭 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001197131A priority Critical patent/JP5030339B2/ja
Publication of JP2002149292A publication Critical patent/JP2002149292A/ja
Application granted granted Critical
Publication of JP5030339B2 publication Critical patent/JP5030339B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 本体機器の処理の負担を増加せずに電流消費
量を削減する。 【解決手段】 外部機器100には、システムバス11
に接続されるメディアコントローラ12が設けられ、こ
のメディアコントローラ12には、例えばカメラ制御用
プロトコル回路13と、GPS制御用プロトコル回路1
4と、電子機器に接続されるインターフェース15が設
けられている。また電子機器200には、例えばGPS
機能ブロック21と、カメラ撮影の機能ブロック22
と、メモリ機能ブロック23とが設けられる。そしてこ
れらの機能ブロック21〜23が、レジスタ300を介
してインターフェース24に接続されて外部機器100
との間でデータの交換が行われる。さらに各機能ブロッ
ク21、22にはそれぞれ電源制御部21a、22aが
設けられ、システム制御回路25からの電源制御信号が
これらの電源制御部21a、22aに供給される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば外部機器に
対して着脱自在に設けられて任意の機能を行う機器に使
用して好適な電子機器及びそれを使用する外部機器に関
する。詳しくは、例えばメモリカード装置、あるいはそ
れに類似する半導体メモリ装置と同等の形状を有し、こ
れらの装置の接続部に接続されて任意の機能を実行する
電子機器及びそれを使用する外部機器に関するものであ
る。
【0002】
【従来の技術】例えば外部機器に対して着脱自在に設け
られるメモリカード装置、あるいはそれに類似する半導
体メモリ装置と同等の形状を有し、外部機器のこれらの
メモリ装置等の接続部に接続されて任意の機能を実行す
る電子機器が提案されている。すなわちこのような電子
機器においては、例えばコンピュータネットワークへの
接続機能や外部との通信機能を持たせることによって、
外部機器の運用や用途を容易に拡張することができるよ
うになるものである。
【0003】
【発明が解決しようとする課題】ところがこのような電
子機器を外部機器に接続して使用する場合には、必然的
に外部機器の電流消費量が増大し、この電流消費量の増
大によって内蔵電池が短時間で消耗され、電池による長
時間の使用が困難になってしまう。特にこのような電流
消費量の増大は、複数の機能を電子機器に持たせる場合
に顕著である。このため従来は、電子機器には1つの機
能しか持たせないなどの方法が取られているが、機能の
度に電子機器を付け替えるなどの作業が煩雑になってし
まう。
【0004】これに対して、電子機器には複数の機能を
設けると共に、外部機器からこれらの機能に対する電源
の供給を制御する手段を設けて、必要な機能に対しての
み電源が供給されるような制御を行うことも考えられて
いる。しかしながらこのような方法では、外部機器側か
ら機能の選択ごとに逐一電源供給の制御を行うなど、外
部機器側での制御等に複雑な手順が要求され、外部機器
側での処理の負担が増大して容易に実施できるものでは
ない。
【0005】この出願はこのような点に鑑みて成された
ものであって、解決しようとする問題点は、従来の装置
では、複数の機能を有する電子機器を外部機器に装着し
て使用する場合に、複数の機能による消費電流量の増大
によって内蔵電池が短時間で消耗され、電池による長時
間の使用が困難になってしまう。また、外部機器側から
機能の選択ごとに電源供給の制御を行おうとすると、外
部機器側での処理の負担が増大して容易に実施できるも
のではなかったというものである。
【0006】
【課題を解決するための手段】このため本発明において
は、機能ブロックを使用しないときにはそのブロックの
電流消費量を下げる手段を電子機器側に設けるようにし
たものであって、これによれば、簡単な構成で電子機器
での電流消費量を必要最小限にして、電流消費量の増加
を抑え、内蔵電池による使用時間を長時間にすることが
できると共に、外部機器での処理の負担も増加しなよう
にすることができる。
【0007】
【発明の実施の形態】すなわち本発明の一の実施形態
は、外部機器に対して着脱自在に設けられ、外部機器と
の間で任意のデータの交換を行うと共に、任意の機能が
実行される電子機器であって、複数の機能ブロックを有
し、電源投入時及び機能ブロックを使用しないときには
機能ブロックの電流消費量を下げる手段を設けてなるも
のである。
【0008】また本発明の他の実施形態は、電子機器が
着脱自在に設けられ、電子機器との間で任意のデータの
交換を行うと共に、電子機器の任意の機能を実行させる
電子機器を使用する外部機器であって、電子機器に設け
られた複数の機能ブロックに共通する機能レジスタに使
用の有無の情報を書き込む手段と、機能レジスタに書き
込むことにより使用有りとされた機能ブロックに対応す
る設定レジスタに任意の機能の設定の情報を書き込む手
段とを有してなるものである。
【0009】以下、図面を参照して本発明を説明する
に、図1は本発明を適用した一の実施形態である電子機
器と、他の実施形態である電子機器を使用する外部機器
の構成を示すブロック図である。
【0010】図1において、図面の左側は電子機器を使
用する外部機器としての例えばパーソナルコンピュータ
からなる外部機器100の要部を示す。この外部機器1
00には、システムバス11に接続されるメディアコン
トローラ12が設けられ、このメディアコントローラ1
2には、例えばカメラ制御用プロトコル回路13と、G
PS制御用プロトコル回路14と、電子機器に接続され
るインターフェース15が設けられている。
【0011】一方、図面の右側は電子機器200を示
す。この電子機器200は、例えば図2に示すようにい
わゆるメモリカード装置、あるいはそれに類似する半導
体メモリ装置と同等の形状を有している。そしてこの電
子機器200が外部機器100のメモリカード用スロッ
トに対して着脱自在に装着されると共に、その端部に形
成される接点群201を介して、外部機器100のメデ
ィアコントローラ12のインターフェース15に電気的
に接続されるものである。
【0012】また電子機器200には複数の機能が設け
られる。なおこの実施形態では、例えば機能AとしてG
PS(Global Positioning Sys
tem:衛星測位システム)機能ブロック21と、例え
ば機能Bとしてカメラ撮影の機能ブロック22と、メモ
リ機能ブロック23とが設けられる。そしてこれらの機
能ブロック21〜23が、レジスタ300を介して上述
の接点群201に接続されるインターフェース24に接
続され、これによって外部機器100との間でデータの
交換が行われる。
【0013】さらに各機能ブロック21、22にはそれ
ぞれ電源制御部21a、22aが設けられる。そしてレ
ジスタ300に接続されるシステム制御回路25からの
電源制御信号が、これらの電源制御部21a、22aに
供給される。こうしてこの電子機器200が外部機器1
00に対して着脱自在に設けられることによって、外部
機器100のメディアコントローラ12と、電子機器2
00のレジスタ300との間での電源の供給、及びデー
タバッファ26を通じてデータの交換が行われる。
【0014】また、この外部機器100と電子機器20
0のシステムにおいて、レジスタ300が設けられる。
このレジスタ300は、例えば“00”〜“FF”
(“−−”は16進値を示す)のアドレスで構成され、
それぞれのアドレスには各々2バイトずつの読み出しレ
ジスタと書き込みレジスタが設けられる。ここで読み出
しレジスタには電子機器200の内部の情報が読み出さ
れ、書き込みレジスタには外部機器100からの情報が
書き込まれるものである。
【0015】そしてこのレジスタ300において、まず
メモリ機能におけるアドレス構成は図3に示すようにさ
れる。すなわち図3において、アドレス“00”は不使
用である。またアドレス“01”の読み出しレジスタは
割り込みレジスタとされ、アドレス“02”“03”の
読み出しレジスタはステータスのレジスタとされる。な
おアドレス“01”〜“03”の書き込みレジスタは不
使用である。さらにアドレス“04”の読み出しレジス
タと書き込みレジスタはタイプレジスタとされる。また
アドレス“05”は不使用である。
【0016】さらにアドレス“06”の読み出しレジス
タと書き込みレジスタは電子機器200の内部で実行さ
れる機能を示すカテゴリー番号のレジスタとされる。ま
たアドレス“07”の読み出しレジスタはクラス番号の
レジスタとされる。なおアドレス“07”の書き込みレ
ジスタは不使用である。さらにアドレス“08”の読み
出しレジスタは電流要求のレジスタとされ、書き込みレ
ジスタは機能有効化のレジスタとされる。
【0017】また、アドレス“09”“0A”の読み出
しレジスタはアトリビュート情報の長さのレジスタとさ
れる。アトリビュート情報は、電子機器内200のアト
リビュートROM27に記憶され、電子機器に書き込み
可能なメモリ機能がある場合は、工場出荷時にアトリビ
ュートROM27から読み出され、上記メモリ機能内に
記憶される。このため、工場出荷時の以外の通常の通信
では、メモリ機能に記憶されるアトリビュート情報が読
み出され、アトリビュートROM27へのアクセスは禁
止される。しかしながら、電子機器にメモリ機能がない
場合は、通常のアクセスでも、アトリビュートROM2
7内に記憶されるアトリビュート情報がホストに読み出
されることになる。
【0018】さらにアドレス“10”の書き込みレジス
タはシステムパラメータのレジスタとされ、アドレス
“11”〜“13”の書き込みレジスタはブロックアド
レスのレジスタとされる。さらにアドレス“14”の書
き込みレジスタはコマンドパラメータのレジスタとされ
る。なおアドレス“10”〜“14”の読み出しレジス
タは不使用である。またアドレス“15”の読み出しレ
ジスタと書き込みレジスタはページアドレスのレジスタ
とされる。
【0019】また、アドレス“16”の読み出しレジス
タ及び書き込みレジスタはブロックフラグデータのレジ
スタとされる。さらにアドレス“17”の読み出しレジ
スタと書き込みレジスタはブロック情報のレジスタとさ
れる。またアドレス“18”“19”の読み出しレジス
タ及び書き込みレジスタは論理アドレスのレジスタとさ
れる。さらにアドレス“1A”〜“1F”はフォーマッ
トの策定中である。以上のようにしてメモリ機能におけ
る設定が行われる。
【0020】これに対して、例えばGPS機能における
アドレス構成は図4に示すようにされる。なおGPS機
能ブロックは、位置情報を受信するGPSアンテナとG
PS機能コントローラを有する。GPSコントローラ
は、UART、FIFO、および電源制御部などを有す
る。すなわち図4においてアドレス“00”〜“0F”
の構成はメモリ機能の場合と同じである。そしてGPS
機能においては、アドレス“10”〜“15”は使用禁
止とされる。
【0021】さらにアドレス“16”“17”は不使用
である。またアドレス“18”の読み出しレジスタ及び
書き込みレジスタは、外部機器100と電子機器200
間での情報データの伝送速度の設定を行うレジスタとさ
れる。またアドレス“19”はアンテナを介して送信及
び受信されるデジタルデータ信号の直列から並列、若し
くは並列から直列への変換を行う汎用非同期受信機−送
信機(以下、UARTと略称する)の状態を示すレジス
タとされる。
【0022】また、アドレス“1A”の読み出しレジス
タはデータ伝送速度の違いを緩衝する受信側先入れ先出
しメモリ(FIFO)に残っているデータ量を示すレジ
スタとされ、アドレス“1B”の読み出しレジスタは送
信側先入れ先出しメモリの空きバッファ量を示すレジス
タとされる。さらにアドレス“1A”の書き込みレジス
タは外部機器100から受信するデータ長のレジスタと
され、アドレス“1B”の書き込みレジスタは外部機器
100へ送信するデータ長のレジスタとされる。
【0023】さらにアドレス“1C”の書き込みレジス
タは受信側先入れ先出しメモリに蓄積されるデータ量が
指定バイト数に達したら割り込みを発生するためのレジ
スタとされ、アドレス“1D”の書き込みレジスタは送
信側先入れ先出しメモリの蓄積データ量が設定値を下回
ったら割り込みを発生するためのレジスタとされる。な
おいずれも値「0」は無効である。またアドレス“1
C”“1D”の読み出しレジスタは不使用である。
【0024】また、アドレス“1E”“1F”の読み出
しレジスタはUARTのクロック値を示すレジスタとさ
れる。なおアドレス“1E”“1F”の書き込みレジス
タは不使用である。さらにアドレス“20”の読み出し
レジスタ及び書き込みレジスタは、それぞれ電子機器2
00に設けられる汎用デジタルI/O端子を制御/モニ
タするレジスタとされる。またアドレス“21”〜“2
F”はフォーマットの策定中である。以上のようにし
て、例えばGPS機能の設定が行われる。
【0025】また、例えばカメラ機能におけるアドレス
構成は図5に示すようにされる。なおカメラ機能ブロッ
クは、被写体からの撮影光を受けるレンズやCCDなど
を備える撮像部と、カメラ機能コントローラを有する。
カメラ機能コントローラは、電源制御部、撮像信号処理
部などを有する。すなわち図5においてアドレス“0
0”〜“0F”の構成はメモリ機能の場合と同じであ
る。そしてカメラ機能においては、アドレス“10”〜
“15”は使用禁止とされる。
【0026】さらにアドレス“16”“17”は不使用
である。またアドレス“18”の読み出しレジスタ及び
書き込みレジスタは、カメラ制御を行うレジスタとされ
る。さらにアドレス“19”の読み出しレジスタは外部
機器100から受信するデータ長のレジスタとされ、書
き込みレジスタは外部機器100へ送信するデータ長の
レジスタとされる。またアドレス“1A”〜“2F”は
フォーマットの策定中である。以上のようにして、例え
ばカメラ機能の設定が行われる。
【0027】そしてカメラ機能コントローラ、GPU機
能コントローラ、メモリ機能コントローラは、それぞれ
電源制御機能をもっており、システム制御回路の電源制
御部によって制御され、その機能が使用されていないと
きに、スリープモード(コントローラのクロック停止状
態)になるなどして、消費電力を押さえている。なおこ
れらの機能には、任意の情報装置、特定範囲ネットワー
ク(LAN)等の接続装置(Ethernet)、任意
のモデム装置、日米欧のメーカー等によって共通に定め
られた通信装置(Bluetooth)や、任意のシリ
アル通信機能等が考えられている。
【0028】そして例えば外部機器100によって電子
機器200で実行される機能の切り換えを行う場合に
は、まず上述のアドレス“06”の書き込みレジスタに
所望の機能のコード(カテゴリー番号)が書き込まれ
る。従ってこのアドレス“06”の書き込みレジスタに
書き込まれた機能のコード(カテゴリー番号)が電子機
器200のシステム制御回路25に読み込まれることに
より、外部機器100から要求された機能が電子機器2
00で判別される。
【0029】さらにこの判別された機能が電子機器20
0で実行されるように、例えば機能ブロック21または
機能ブロック22を駆動するための制御信号がシステム
制御回路25で形成される。すなわち上述の判別に従っ
てレジスタ300のアドレス構成が切り換えられる。そ
してこのレジスタ300を用いてシステム制御回路25
で形成された制御信号が、機能ブロック21または機能
ブロック22のそれぞれの電源制御部21a、22aに
供給されることによって、外部機器100から要求され
た機能が電子機器200で実行される。
【0030】また、この電子機器200で実行される機
能のコード(カテゴリー番号)が上述のアドレス“0
6”の読み出しレジスタに読み出されると共に、この電
子機器200で実行される機能に付随するヴァージョン
等のクラス番号がアドレス“07”の読み出しレジスタ
に読み出される。そしてこのカテゴリー番号及びクラス
番号が外部機器100で判別されることによって、電子
機器200が実行する機能が認識され、外部機器100
ではそれに応じたドライバー等が駆動される。
【0031】このようにして、例えば外部機器100か
ら所望の機能のコード(カテゴリー番号)がアドレス
“06”の書き込みレジスタに書き込まれることによっ
て、電子機器200で実行される機能の切り換えが行わ
れる。そしてこの電子機器200で実行される機能のコ
ード(カテゴリー番号)がアドレス“06”の読み出し
レジスタに読み出されることによって、この電子機器2
00で実行される機能が外部機器100で認識され、機
能の切り換えを円滑に行うことができる。
【0032】すなわち、例えば外部機器100からアド
レス“06”の書き込みレジスタに書き込まれた機能が
電子機器200に搭載されていない場合には、アドレス
“06”の読み出しレジスタにその機能のコード(カテ
ゴリー番号)が読み出されないので、外部機器100で
電子機器200に所望の機能が搭載されていないことが
認識される。これによって、外部機器100でその機能
の実行を解除するなどの処理を円滑に行うことができ
る。
【0033】そこでさらにこのような外部機器100及
び電子機器200のシステムに対しては、例えば図6の
流れ図に示すような動作が行われる。すなわち図6にお
いて、外部機器100側のステップ〔11〕で電源投入
されると、電子機器200側はステップ〔21〕にされ
る。そしてこのステップ〔21〕ではシステム制御回路
25のみがアクティブ状態にされ、機能Aの機能ブロッ
ク21、及び機能Bの機能ブロック22は待機状態にさ
れる。
【0034】これに対して外部機器100側のステップ
〔12〕で機能Aを使う命令が発行されると、電子機器
200側はステップ〔22〕にされ、機能ブロック21
が起動されて機能Aが動作される。また外部機器100
側のステップ〔13〕で機能Bを使う命令が発行される
と、電子機器200側はステップ〔23〕にされる。そ
してこのステップ〔23〕では、機能Aの機能ブロック
21が待機状態にされると共に、機能ブロック22が起
動されて機能Bが動作される。
【0035】さらに外部機器100側のステップ〔1
4〕で、再度機能Aを使う命令が発行されると、電子機
器200側はステップ〔24〕にされる。そしてこのス
テップ〔24〕では、機能Bの機能ブロック22が待機
状態にされると共に、機能ブロック21が起動されて機
能Aが動作される。このようにして、外部機器100側
での機能AまたはBを使う命令の発行に従って、電子機
器200側ではそれぞれ所望の機能AまたはBの動作が
行われる。
【0036】そしてこれらの動作において、例えば上述
のステップ〔21〕では、例えば機能ブロック21、2
2の待機状態での電流消費量をそれぞれ10mAとし、
システム制御回路25の電流消費量を30mAとする
と、電子機器200側での電流消費量は、 10+10+30=50mA となる。
【0037】これに対してステップ〔22〕〔24〕で
は、例えば機能ブロック21の動作状態の電流消費量を
100mAとすると、電子機器200側の電流消費量
は、 100+10+30=140mA となる。さらにステップ〔23〕では、例えば機能ブロ
ック22の動作状態の電流消費量を60mAとすると、
電子機器200側の電流消費量は、 10+60+30=100mA となる。
【0038】すなわち上述の外部機器100及び電子機
器200のシステムにおいて、電子機器200側の電流
消費量は、それぞれステップ〔21〕では50mA、ス
テップ〔22〕〔24〕では140mA、ステップ〔2
3〕では100mAになっている。これは例えば機能ブ
ロック21、22を共に動作状態にした場合には、 100+60+30=190mA となってしまうのに比べて、電流消費量が小さくなって
いるものである。
【0039】そしてこの場合に、外部機器100では電
子機器200のレジスタ300にデータを書き込むだけ
で各機能ブロック21、22の電源の制御を行うことが
できる。また電子機器200ではレジスタ300のデー
タを見て機能ブロック21、22の電源の制御を行うこ
とができ、極めて簡単な構成で、容易に電源の制御を行
うことができるものである。
【0040】また、これらの電流消費量の値は、例えば
アドレス“08”の読み出しレジスタに電子機器200
側からの電流要求として提示される。そこで外部機器1
00側ではこのアドレス“08”の読み出しレジスタを
読み出し、その要求電流値が許容範囲内のものであるか
否か判断して、同じアドレス“08”の書き込みレジス
タに機能の有効化のフラグを立てる。これによって、電
子機器200で駆動可能な機能のみを実行させるように
することができる。なお、書き込みレジスタの最下位の
ビットはパワーセーブのビットとされ、このビットに1
を書き込むことで省電力モードが設定され、0を書き込
むことで省電力モードが解除される。
【0041】さらにレジスタ300は、外部機器100
から各機能ブロック21、22に対する設定を行うため
に従来から設けられているものであり、本発明は、その
レジスタ300の一部を共通にして機能レジスタとされ
るアドレス“06”とすると共に、設定レジスタのアド
レスの構成を各機能ごとに切り換えることによって、簡
単な構成で各機能に対する設定を円滑に行うことができ
るものである。
【0042】従ってこれらの実施形態において、機能ブ
ロックを使用しないときにはそのブロックの電流消費量
を下げる手段を電子機器側に設けることによって、簡単
な構成で電子機器での電流消費量を必要最小限にして、
電流消費量の増加を抑え、内蔵電池による使用時間を長
時間にすることができると共に、外部機器での処理の負
担も増加しなようにすることができる。
【0043】これによって、従来の装置では、複数の機
能を有する電子機器を外部機器に装着して使用する場合
に、複数の機能による消費電流量の増大によって内蔵電
池が短時間で消耗され、電池による長時間の使用が困難
になってしまう。また、外部機器側から機能の選択ごと
に電源供給の制御を行おうとすると、外部機器側での処
理の負担が増大して容易に実施できるものではなかった
ものを、本発明によればこれらの問題点を容易に解消す
ることができるものである。
【0044】なお上述の実施形態においては、機能の選
択を機能A、Bの2つの中からとしたが、これは3以上
の機能の中から選択するようにしてもよい。その場合
に、選択される機能の数は複数にすることもできる。あ
るいは、機能ブロックの使用を1つのみに限定して排他
的とする場合には、選択された機能以外の機能ブロック
の電流消費量を下げる処理とすることによって、外部機
器からは選択された機能を指定するのみで設定を容易に
することができる。
【0045】また、上述の実施形態によれば、外部機器
100と電子機器200との間で流される電流が抑えら
れるために、接続用コネクタ、端子などの基本的性能、
耐久性などについて安価なものが使用できる。
【0046】さらに本発明は、上述の説明した実施の形
態に限定されるものではなく、本発明の精神を逸脱する
ことなく種々の変形が可能とされるものである。
【0047】
【発明の効果】従って請求項1の発明の電子機器によれ
ば、外部機器に対して着脱自在に設けられ、外部機器と
の間で任意のデータの交換を行うと共に、任意の機能が
実行される電子機器であって、複数の機能ブロックを有
し、電源投入時及び機能ブロックを使用しないときには
機能ブロックの電流消費量を下げる手段を設けたことに
よって、電子機器での電流消費量を必要最小限にして、
電流消費量の増加を抑え、内蔵電池による使用時間を長
時間にすることができるものである。
【0048】また請求項2の発明によれば、複数の機能
ブロックに共通する機能レジスタを有し、外部機器から
機能ブロックの使用の有無の情報を機能レジスタに書き
込むことにより使用無しとされた機能ブロックの電流消
費量を下げる手段を設けたことによって、簡単な構成で
電子機器での電流消費量を必要最小限にして、電流消費
量の増加を抑え、内蔵電池による使用時間を長時間にす
ることができるものである。
【0049】また請求項3の発明によれば、複数の機能
ブロックに共通する機能レジスタを有し、複数の機能ブ
ロックの使用が排他的である場合に、外部機器から機能
ブロックの使用の有無の情報を機能レジスタに書き込む
ことにより使用有りとされた以外の機能ブロックの電流
消費量を下げる手段を設けたことによって、電子機器で
の電流消費量を必要最小限にして、電流消費量の増加を
抑え、内蔵電池による使用時間を長時間にすることがで
きると共に、外部機器での処理の負担も増加しなように
することができるものである。
【0050】また請求項4の発明によれば、複数の機能
ブロックに共通する機能レジスタと、複数の機能ブロッ
クに共通する設定レジスタとを有し、外部機器から機能
レジスタに書き込まれる機能ブロックの使用の有無の情
報に応じて設定レジスタの設定内容が変更されると共
に、使用無しとされた機能ブロックの電流消費量を下げ
る手段を設けたことによって、簡単な構成で機能の切り
換えを極めて円滑に行うことができるものである。
【0051】また請求項5の発明によれば、機能レジス
タを有し、機能レジスタの所定のビットに値を記入する
ことで機能ブロックの電流消費量を下げる手段を設けた
ことによって、電子機器での電流消費量を必要最小限に
して、電流消費量の増加を抑え、内蔵電池による使用時
間を長時間にすることができると共に、外部機器での処
理の負担も増加しなようにすることができるものであ
る。
【0052】さらに請求項6の発明の電子機器を使用す
る外部機器によれば、電子機器が着脱自在に設けられ、
電子機器との間で任意のデータの交換を行うと共に、電
子機器の任意の機能を実行させる電子機器を使用する外
部機器であって、電子機器に設けられたレジスタに電子
機器に設けられる複数の機能ブロックに対する使用の有
無の情報を書き込む手段を有することによって、簡単な
構成で外部機器での処理の負担を増加させずに、電子機
器での電流消費量を必要最小限にして、電流消費量の増
加を抑え、内蔵電池による使用時間を長時間にすること
ができるものである。
【0053】これによって、従来の装置では、複数の機
能を有する電子機器を外部機器に装着して使用する場合
に、複数の機能による消費電流量の増大によって内蔵電
池が短時間で消耗され、電池による長時間の使用が困難
になってしまう。また、外部機器側から機能の選択ごと
に電源供給の制御を行おうとすると、外部機器側での処
理の負担が増大して容易に実施できるものではなかった
ものを、本発明によればこれらの問題点を容易に解消す
ることができるものである。
【図面の簡単な説明】
【図1】本発明の適用される電子機器及び外部機器の一
実施形態の構成図である。
【図2】本発明の適用される電子機器の一実施形態の外
観図である。
【図3】その説明のための線図である。
【図4】その説明のための線図である。
【図5】その説明のための線図である。
【図6】その動作の説明のための一実施形態の流れ図で
ある。
【符号の説明】
100…外部機器、11…システムバス、12…メディ
アコントローラ、13…カメラ制御用プロトコル回路、
14…GPS制御用プロトコル回路、15…インターフ
ェース、200…電子機器、21…GPSの機能ブロッ
ク、22…カメラの機能ブロック、21a,22a…電
源制御部、23…メモリの機能ブロック、24…インタ
ーフェース、25…システム制御回路、26…データバ
ッファ(FIFO)、27…アトリビュートROM

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 外部機器に対して着脱自在に設けられ、
    前記外部機器との間で任意のデータの交換を行うと共
    に、任意の機能が実行される電子機器であって、 複数の機能ブロックを有し、 電源投入時及び前記機能ブロックを使用しないときには
    前記機能ブロックの電流消費量を下げる手段を設けたこ
    とを特徴とする電子機器。
  2. 【請求項2】 請求項1記載の電子機器において、 前記複数の機能ブロックに共通する機能レジスタを有
    し、 前記外部機器から前記機能ブロックの使用の有無の情報
    を前記機能レジスタに書き込むことにより使用無しとさ
    れた前記機能ブロックの電流消費量を下げる手段を設け
    たことを特徴とする電子機器。
  3. 【請求項3】 請求項1記載の電子機器において、 前記複数の機能ブロックに共通する機能レジスタを有
    し、 前記複数の機能ブロックの使用が排他的である場合に、
    前記外部機器から前記機能ブロックの使用の有無の情報
    を前記機能レジスタに書き込むことにより使用有りとさ
    れた以外の前記機能ブロックの電流消費量を下げる手段
    を設けたことを特徴とする電子機器。
  4. 【請求項4】 請求項1記載の電子機器において、 前記複数の機能ブロックに共通する機能レジスタと、 前記複数の機能ブロックに共通する設定レジスタとを有
    し、 前記外部機器から前記機能レジスタに書き込まれる前記
    機能ブロックの使用の有無の情報に応じて前記設定レジ
    スタの設定内容が変更されると共に、 使用無しとされた前記機能ブロックの電流消費量を下げ
    る手段を設けたことを特徴とする電子機器。
  5. 【請求項5】 請求項1記載の電子機器において、 機能レジスタを有し、 前記機能レジスタの所定のビットに値を記入することで
    前記機能ブロックの電流消費量を下げる手段を設けたこ
    とを特徴とする電子機器。
  6. 【請求項6】 電子機器が着脱自在に設けられ、前記電
    子機器との間で任意のデータの交換を行うと共に、前記
    電子機器の任意の機能を実行させる電子機器を使用する
    外部機器であって、 前記電子機器に設けられた複数の機能ブロックに共通す
    る機能レジスタに使用の有無の情報を書き込む手段と、 前記機能レジスタに書き込むことにより使用有りとされ
    た前記機能ブロックに対応する設定レジスタに任意の機
    能の設定の情報を書き込む手段とを有することを特徴と
    する電子機器を使用する外部機器。
JP2001197131A 2000-08-29 2001-06-28 電子機器 Expired - Fee Related JP5030339B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197131A JP5030339B2 (ja) 2000-08-29 2001-06-28 電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-259274 2000-08-29
JP2000259274 2000-08-29
JP2000259274 2000-08-29
JP2001197131A JP5030339B2 (ja) 2000-08-29 2001-06-28 電子機器

Publications (2)

Publication Number Publication Date
JP2002149292A true JP2002149292A (ja) 2002-05-24
JP5030339B2 JP5030339B2 (ja) 2012-09-19

Family

ID=26598692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197131A Expired - Fee Related JP5030339B2 (ja) 2000-08-29 2001-06-28 電子機器

Country Status (1)

Country Link
JP (1) JP5030339B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048176A1 (ja) * 2003-11-12 2005-05-26 Matsushita Electric Industrial Co., Ltd. 電子装置及びその制御方法
WO2006075397A1 (ja) * 2005-01-17 2006-07-20 Fujitsu Limited インストール方法、プログラム、周辺機器及びシステム
KR100679536B1 (ko) 2004-08-02 2007-02-06 세이코 엡슨 가부시키가이샤 정보 처리 장치 및 전력 제어 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324139A (ja) * 1992-01-16 1993-12-07 Intel Corp Mcuのパワーダウン制御方式
JPH0816275A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 省電力型計算機
JPH10171959A (ja) * 1996-12-04 1998-06-26 Murata Mfg Co Ltd Pcカード装置
JPH11296266A (ja) * 1998-04-03 1999-10-29 Canon Inc 携帯用電子機器システム及びそのドッキング制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324139A (ja) * 1992-01-16 1993-12-07 Intel Corp Mcuのパワーダウン制御方式
JPH0816275A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 省電力型計算機
JPH10171959A (ja) * 1996-12-04 1998-06-26 Murata Mfg Co Ltd Pcカード装置
JPH11296266A (ja) * 1998-04-03 1999-10-29 Canon Inc 携帯用電子機器システム及びそのドッキング制御方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048176A1 (ja) * 2003-11-12 2005-05-26 Matsushita Electric Industrial Co., Ltd. 電子装置及びその制御方法
JPWO2005048176A1 (ja) * 2003-11-12 2007-11-29 松下電器産業株式会社 電子装置及びその制御方法
US7549594B2 (en) 2003-11-12 2009-06-23 Panasonic Corporation Electronic device having plurality of functional units and controller for controlling registers according to status of functional units
JP4602907B2 (ja) * 2003-11-12 2010-12-22 パナソニック株式会社 電子装置及びその制御方法
KR100679536B1 (ko) 2004-08-02 2007-02-06 세이코 엡슨 가부시키가이샤 정보 처리 장치 및 전력 제어 방법
US7383456B2 (en) 2004-08-02 2008-06-03 Seiko Epson Corporation Method of autonomously controlling power to respective units of an information processing apparatus
WO2006075397A1 (ja) * 2005-01-17 2006-07-20 Fujitsu Limited インストール方法、プログラム、周辺機器及びシステム

Also Published As

Publication number Publication date
JP5030339B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
KR100946831B1 (ko) 데이터 처리 시스템 및 데이터 프로세서
JP3813849B2 (ja) カード装置
JP3636157B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JPH0916735A (ja) Pcカード
JP3953832B2 (ja) メディア媒体用インタフェースカード
JP3726898B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US6971035B2 (en) Method and system for reducing power consumption of a multi-function electronic apparatus that is adapted to receive power from a host system
JP3636158B2 (ja) データ転送制御装置及び電子機器
US8495268B2 (en) Card host LSI and set device including the same
JP2003089254A (ja) 情報入出力装置、画像処理装置、画像処理装置のネットワーク制御方法、ネットワーク制御プログラム及び該プログラムを格納したコンピュータ読み取り可能な記録媒体
JP2002149292A (ja) 電子機器及びそれを使用する外部機器
US7287098B2 (en) Control method and electronic device enabling recognition of functions installed in the electronic device
US6473810B1 (en) Circuits, systems, and methods for efficient wake up of peripheral component interconnect controller
JP4784006B2 (ja) 電子機器
JP4497587B2 (ja) コンピュータ・システム、コンピュータ、メッセージ処理方法及びコンピュータ可読記憶媒体
JP2020127184A (ja) Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法
JP2003030127A (ja) Sdioホストコントローラ
JP4485113B2 (ja) 小型カード用pcアダプタ
JPH10174048A (ja) デジタルカメラ
JP2654803B2 (ja) Icカード
JP5169365B2 (ja) Sdメモリ型通信装置及びsdメモリ型通信システム
JP4127071B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JPH11122095A (ja) データ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110721

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110922

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees