JP5030339B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP5030339B2
JP5030339B2 JP2001197131A JP2001197131A JP5030339B2 JP 5030339 B2 JP5030339 B2 JP 5030339B2 JP 2001197131 A JP2001197131 A JP 2001197131A JP 2001197131 A JP2001197131 A JP 2001197131A JP 5030339 B2 JP5030339 B2 JP 5030339B2
Authority
JP
Japan
Prior art keywords
function
register
external device
electronic device
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001197131A
Other languages
English (en)
Other versions
JP2002149292A (ja
Inventor
芳恭 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001197131A priority Critical patent/JP5030339B2/ja
Publication of JP2002149292A publication Critical patent/JP2002149292A/ja
Application granted granted Critical
Publication of JP5030339B2 publication Critical patent/JP5030339B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば外部機器に対して着脱自在に設けられて任意の機能を行う機器に使用して好適な電子機器に関する。詳しくは、例えばメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、これらの装置の接続部に接続されて任意の機能を実行する電子機器に関するものである。
【0002】
【従来の技術】
例えば外部機器に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、外部機器のこれらのメモリ装置等の接続部に接続されて任意の機能を実行する電子機器が提案されている。すなわちこのような電子機器においては、例えばコンピュータネットワークへの接続機能や外部との通信機能を持たせることによって、外部機器の運用や用途を容易に拡張することができるようになるものである。
【0003】
【発明が解決しようとする課題】
ところがこのような電子機器を外部機器に接続して使用する場合には、必然的に外部機器の電流消費量が増大し、この電流消費量の増大によって内蔵電池が短時間で消耗され、電池による長時間の使用が困難になってしまう。特にこのような電流消費量の増大は、複数の機能を電子機器に持たせる場合に顕著である。このため従来は、電子機器には1つの機能しか持たせないなどの方法が取られているが、機能の度に電子機器を付け替えるなどの作業が煩雑になってしまう。
【0004】
これに対して、電子機器には複数の機能を設けると共に、外部機器からこれらの機能に対する電源の供給を制御する手段を設けて、必要な機能に対してのみ電源が供給されるような制御を行うことも考えられている。しかしながらこのような方法では、外部機器側から機能の選択ごとに逐一電源供給の制御を行うなど、外部機器側での制御等に複雑な手順が要求され、外部機器側での処理の負担が増大して容易に実施できるものではない。
【0005】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、複数の機能を有する電子機器を外部機器に装着して使用する場合に、複数の機能による消費電流量の増大によって内蔵電池が短時間で消耗され、電池による長時間の使用が困難になってしまう。また、外部機器側から機能の選択ごとに電源供給の制御を行おうとすると、外部機器側での処理の負担が増大して容易に実施できるものではなかったというものである。
【0006】
【課題を解決するための手段】
本発明に係る電子機器は、それぞれ異なる機能コードを有する複数の機能ブロックと、複数の機能ブロックの中から使用する機能ブロックが外部機器により選択された場合に、使用する機能ブロックに対応する機能コードが外部機器により書き込まれて更新される、複数の機能ブロックに共通する機能レジスタと、複数の機能ブロックにおいて、機能レジスタに現在書き込まれている機能コードに対応する機能ブロックを駆動するとともに、駆動した機能ブロック以外の機能ブロックをスリープモードにするシステム制御回路と、を備え、機能レジスタは、外部機器から複数の機能ブロックに対する設定を行うために設けられたレジスタであって、複数のアドレスで構成されており、それぞれのアドレスに、電子機器内部の情報が読み出される読み出しレジスタと、外部機器から情報が書き込まれる書き込みレジスタとが設けられたレジスタの一部のアドレスを複数の機能ブロックに共通にして機能レジスタとしたものであり、この機能レジスタとした一部のアドレスの書き込みレジスタに、使用する機能ブロックに対応する機能コードが外部機器により書き込まれ、この機能レジスタとした一部のアドレスの読み出しレジスタには、電子機器で実行される機能ブロックに対応する機能コードが読み出されるものである。これによれば、簡単な構成で電子機器での電流消費量を必要最小限にして、電流消費量の増加を抑え、内蔵電池による使用時間を長時間にすることができると共に、外部機器での処理の負担も増加しないようにすることができる。
また、この機能レジスタとしたアドレスの書き込みレジスタに外部機器から書き込まれた機能コードに対応する機能ブロックが電子機器に搭載されていない場合には、このアドレスの読み出しレジスタにその機能コードが読み出されないので、電子機器に所望の機能が搭載されていないことが外部機器で認識される。これによって、外部機器でその機能の実行を解除するなどの処理を円滑に行うことができる。
また、機能レジスタとしたアドレス以外のレジスタのアドレスの構成を各機能ブロックごとに切り換えることによって、簡単な構成で各機能ブロックに対する設定を円滑に行うことができる。
【0007】
【発明の実施の形態】
すなわち本発明の一の実施形態は、外部機器に対して着脱自在に設けられ、外部機器との間で任意のデータの交換を行うと共に、任意の機能が実行される電子機器であって、複数の機能ブロックを有し、電源投入時及び機能ブロックを使用しないときには機能ブロックの電流消費量を下げる手段を設けてなるものである。
【0008】
また本発明の他の実施形態は、電子機器が着脱自在に設けられ、電子機器との間で任意のデータの交換を行うと共に、電子機器の任意の機能を実行させる電子機器を使用する外部機器であって、電子機器に設けられた複数の機能ブロックに共通する機能レジスタに使用の有無の情報を書き込む手段と、機能レジスタに書き込むことにより使用有りとされた機能ブロックに対応する設定レジスタに任意の機能の設定の情報を書き込む手段とを有してなるものである。
【0009】
以下、図面を参照して本発明を説明するに、図1は本発明を適用した一の実施形態である電子機器と、他の実施形態である電子機器を使用する外部機器の構成を示すブロック図である。
【0010】
図1において、図面の左側は電子機器を使用する外部機器としての例えばパーソナルコンピュータからなる外部機器100の要部を示す。この外部機器100には、システムバス11に接続されるメディアコントローラ12が設けられ、このメディアコントローラ12には、例えばカメラ制御用プロトコル回路13と、GPS制御用プロトコル回路14と、電子機器に接続されるインターフェース15が設けられている。
【0011】
一方、図面の右側は電子機器200を示す。この電子機器200は、例えば図2に示すようにいわゆるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有している。そしてこの電子機器200が外部機器100のメモリカード用スロットに対して着脱自在に装着されると共に、その端部に形成される接点群201を介して、外部機器100のメディアコントローラ12のインターフェース15に電気的に接続されるものである。
【0012】
また電子機器200には複数の機能が設けられる。なおこの実施形態では、例えば機能AとしてGPS(Global Positioning System:衛星測位システム)機能ブロック21と、例えば機能Bとしてカメラ撮影の機能ブロック22と、メモリ機能ブロック23とが設けられる。そしてこれらの機能ブロック21〜23が、レジスタ300を介して上述の接点群201に接続されるインターフェース24に接続され、これによって外部機器100との間でデータの交換が行われる。
【0013】
さらに各機能ブロック21、22にはそれぞれ電源制御部21a、22aが設けられる。そしてレジスタ300に接続されるシステム制御回路25からの電源制御信号が、これらの電源制御部21a、22aに供給される。こうしてこの電子機器200が外部機器100に対して着脱自在に設けられることによって、外部機器100のメディアコントローラ12と、電子機器200のレジスタ300との間での電源の供給、及びデータバッファ26を通じてデータの交換が行われる。
【0014】
また、この外部機器100と電子機器200のシステムにおいて、レジスタ300が設けられる。このレジスタ300は、例えば“00”〜“FF”(“−−”は16進値を示す)のアドレスで構成され、それぞれのアドレスには各々2バイトずつの読み出しレジスタと書き込みレジスタが設けられる。ここで読み出しレジスタには電子機器200の内部の情報が読み出され、書き込みレジスタには外部機器100からの情報が書き込まれるものである。
【0015】
そしてこのレジスタ300において、まずメモリ機能におけるアドレス構成は図3に示すようにされる。すなわち図3において、アドレス“00”は不使用である。またアドレス“01”の読み出しレジスタは割り込みレジスタとされ、アドレス“02”“03”の読み出しレジスタはステータスのレジスタとされる。なおアドレス“01”〜“03”の書き込みレジスタは不使用である。さらにアドレス“04”の読み出しレジスタと書き込みレジスタはタイプレジスタとされる。またアドレス“05”は不使用である。
【0016】
さらにアドレス“06”の読み出しレジスタと書き込みレジスタは電子機器200の内部で実行される機能を示すカテゴリー番号のレジスタとされる。またアドレス“07”の読み出しレジスタはクラス番号のレジスタとされる。なおアドレス“07”の書き込みレジスタは不使用である。さらにアドレス“08”の読み出しレジスタは電流要求のレジスタとされ、書き込みレジスタは機能有効化のレジスタとされる。
【0017】
また、アドレス“09”“0A”の読み出しレジスタはアトリビュート情報の長さのレジスタとされる。アトリビュート情報は、電子機器内200のアトリビュートROM27に記憶され、電子機器に書き込み可能なメモリ機能がある場合は、工場出荷時にアトリビュートROM27から読み出され、上記メモリ機能内に記憶される。このため、工場出荷時の以外の通常の通信では、メモリ機能に記憶されるアトリビュート情報が読み出され、アトリビュートROM27へのアクセスは禁止される。しかしながら、電子機器にメモリ機能がない場合は、通常のアクセスでも、アトリビュートROM27内に記憶されるアトリビュート情報がホストに読み出されることになる。
【0018】
さらにアドレス“10”の書き込みレジスタはシステムパラメータのレジスタとされ、アドレス“11”〜“13”の書き込みレジスタはブロックアドレスのレジスタとされる。さらにアドレス“14”の書き込みレジスタはコマンドパラメータのレジスタとされる。なおアドレス“10”〜“14”の読み出しレジスタは不使用である。またアドレス“15”の読み出しレジスタと書き込みレジスタはページアドレスのレジスタとされる。
【0019】
また、アドレス“16”の読み出しレジスタ及び書き込みレジスタはブロックフラグデータのレジスタとされる。さらにアドレス“17”の読み出しレジスタと書き込みレジスタはブロック情報のレジスタとされる。またアドレス“18”“19”の読み出しレジスタ及び書き込みレジスタは論理アドレスのレジスタとされる。さらにアドレス“1A”〜“1F”はフォーマットの策定中である。以上のようにしてメモリ機能における設定が行われる。
【0020】
これに対して、例えばGPS機能におけるアドレス構成は図4に示すようにされる。なおGPS機能ブロックは、位置情報を受信するGPSアンテナとGPS機能コントローラを有する。GPSコントローラは、UART、FIFO、および電源制御部などを有する。すなわち図4においてアドレス“00”〜“0F”の構成はメモリ機能の場合と同じである。そしてGPS機能においては、アドレス“10”〜“15”は使用禁止とされる。
【0021】
さらにアドレス“16”“17”は不使用である。またアドレス“18”の読み出しレジスタ及び書き込みレジスタは、外部機器100と電子機器200間での情報データの伝送速度の設定を行うレジスタとされる。またアドレス“19”はアンテナを介して送信及び受信されるデジタルデータ信号の直列から並列、若しくは並列から直列への変換を行う汎用非同期受信機−送信機(以下、UARTと略称する)の状態を示すレジスタとされる。
【0022】
また、アドレス“1A”の読み出しレジスタはデータ伝送速度の違いを緩衝する受信側先入れ先出しメモリ(FIFO)に残っているデータ量を示すレジスタとされ、アドレス“1B”の読み出しレジスタは送信側先入れ先出しメモリの空きバッファ量を示すレジスタとされる。さらにアドレス“1A”の書き込みレジスタは外部機器100から受信するデータ長のレジスタとされ、アドレス“1B”の書き込みレジスタは外部機器100へ送信するデータ長のレジスタとされる。
【0023】
さらにアドレス“1C”の書き込みレジスタは受信側先入れ先出しメモリに蓄積されるデータ量が指定バイト数に達したら割り込みを発生するためのレジスタとされ、アドレス“1D”の書き込みレジスタは送信側先入れ先出しメモリの蓄積データ量が設定値を下回ったら割り込みを発生するためのレジスタとされる。なおいずれも値「0」は無効である。またアドレス“1C”“1D”の読み出しレジスタは不使用である。
【0024】
また、アドレス“1E”“1F”の読み出しレジスタはUARTのクロック値を示すレジスタとされる。なおアドレス“1E”“1F”の書き込みレジスタは不使用である。さらにアドレス“20”の読み出しレジスタ及び書き込みレジスタは、それぞれ電子機器200に設けられる汎用デジタルI/O端子を制御/モニタするレジスタとされる。またアドレス“21”〜“2F”はフォーマットの策定中である。以上のようにして、例えばGPS機能の設定が行われる。
【0025】
また、例えばカメラ機能におけるアドレス構成は図5に示すようにされる。なおカメラ機能ブロックは、被写体からの撮影光を受けるレンズやCCDなどを備える撮像部と、カメラ機能コントローラを有する。カメラ機能コントローラは、電源制御部、撮像信号処理部などを有する。すなわち図5においてアドレス“00”〜“0F”の構成はメモリ機能の場合と同じである。そしてカメラ機能においては、アドレス“10”〜“15”は使用禁止とされる。
【0026】
さらにアドレス“16”“17”は不使用である。またアドレス“18”の読み出しレジスタ及び書き込みレジスタは、カメラ制御を行うレジスタとされる。さらにアドレス“19”の読み出しレジスタは外部機器100から受信するデータ長のレジスタとされ、書き込みレジスタは外部機器100へ送信するデータ長のレジスタとされる。またアドレス“1A”〜“2F”はフォーマットの策定中である。以上のようにして、例えばカメラ機能の設定が行われる。
【0027】
そしてカメラ機能コントローラ、GPU機能コントローラ、メモリ機能コントローラは、それぞれ電源制御機能をもっており、システム制御回路の電源制御部によって制御され、その機能が使用されていないときに、スリープモード(コントローラのクロック停止状態)になるなどして、消費電力を押さえている。なおこれらの機能には、任意の情報装置、特定範囲ネットワーク(LAN)等の接続装置(Ethernet)、任意のモデム装置、日米欧のメーカー等によって共通に定められた通信装置(Bluetooth)や、任意のシリアル通信機能等が考えられている。
【0028】
そして例えば外部機器100によって電子機器200で実行される機能の切り換えを行う場合には、まず上述のアドレス“06”の書き込みレジスタに所望の機能のコード(カテゴリー番号)が書き込まれる。従ってこのアドレス“06”の書き込みレジスタに書き込まれた機能のコード(カテゴリー番号)が電子機器200のシステム制御回路25に読み込まれることにより、外部機器100から要求された機能が電子機器200で判別される。
【0029】
さらにこの判別された機能が電子機器200で実行されるように、例えば機能ブロック21または機能ブロック22を駆動するための制御信号がシステム制御回路25で形成される。すなわち上述の判別に従ってレジスタ300のアドレス構成が切り換えられる。そしてこのレジスタ300を用いてシステム制御回路25で形成された制御信号が、機能ブロック21または機能ブロック22のそれぞれの電源制御部21a、22aに供給されることによって、外部機器100から要求された機能が電子機器200で実行される。
【0030】
また、この電子機器200で実行される機能のコード(カテゴリー番号)が上述のアドレス“06”の読み出しレジスタに読み出されると共に、この電子機器200で実行される機能に付随するヴァージョン等のクラス番号がアドレス“07”の読み出しレジスタに読み出される。そしてこのカテゴリー番号及びクラス番号が外部機器100で判別されることによって、電子機器200が実行する機能が認識され、外部機器100ではそれに応じたドライバー等が駆動される。
【0031】
このようにして、例えば外部機器100から所望の機能のコード(カテゴリー番号)がアドレス“06”の書き込みレジスタに書き込まれることによって、電子機器200で実行される機能の切り換えが行われる。そしてこの電子機器200で実行される機能のコード(カテゴリー番号)がアドレス“06”の読み出しレジスタに読み出されることによって、この電子機器200で実行される機能が外部機器100で認識され、機能の切り換えを円滑に行うことができる。
【0032】
すなわち、例えば外部機器100からアドレス“06”の書き込みレジスタに書き込まれた機能が電子機器200に搭載されていない場合には、アドレス“06”の読み出しレジスタにその機能のコード(カテゴリー番号)が読み出されないので、外部機器100で電子機器200に所望の機能が搭載されていないことが認識される。これによって、外部機器100でその機能の実行を解除するなどの処理を円滑に行うことができる。
【0033】
そこでさらにこのような外部機器100及び電子機器200のシステムに対しては、例えば図6の流れ図に示すような動作が行われる。すなわち図6において、外部機器100側のステップ〔11〕で電源投入されると、電子機器200側はステップ〔21〕にされる。そしてこのステップ〔21〕ではシステム制御回路25のみがアクティブ状態にされ、機能Aの機能ブロック21、及び機能Bの機能ブロック22は待機状態にされる。
【0034】
これに対して外部機器100側のステップ〔12〕で機能Aを使う命令が発行されると、電子機器200側はステップ〔22〕にされ、機能ブロック21が起動されて機能Aが動作される。また外部機器100側のステップ〔13〕で機能Bを使う命令が発行されると、電子機器200側はステップ〔23〕にされる。そしてこのステップ〔23〕では、機能Aの機能ブロック21が待機状態にされると共に、機能ブロック22が起動されて機能Bが動作される。
【0035】
さらに外部機器100側のステップ〔14〕で、再度機能Aを使う命令が発行されると、電子機器200側はステップ〔24〕にされる。そしてこのステップ〔24〕では、機能Bの機能ブロック22が待機状態にされると共に、機能ブロック21が起動されて機能Aが動作される。このようにして、外部機器100側での機能AまたはBを使う命令の発行に従って、電子機器200側ではそれぞれ所望の機能AまたはBの動作が行われる。
【0036】
そしてこれらの動作において、例えば上述のステップ〔21〕では、例えば機能ブロック21、22の待機状態での電流消費量をそれぞれ10mAとし、システム制御回路25の電流消費量を30mAとすると、電子機器200側での電流消費量は、
10+10+30=50mA
となる。
【0037】
これに対してステップ〔22〕〔24〕では、例えば機能ブロック21の動作状態の電流消費量を100mAとすると、電子機器200側の電流消費量は、
100+10+30=140mA
となる。さらにステップ〔23〕では、例えば機能ブロック22の動作状態の電流消費量を60mAとすると、電子機器200側の電流消費量は、
10+60+30=100mA
となる。
【0038】
すなわち上述の外部機器100及び電子機器200のシステムにおいて、電子機器200側の電流消費量は、それぞれステップ〔21〕では50mA、ステップ〔22〕〔24〕では140mA、ステップ〔23〕では100mAになっている。これは例えば機能ブロック21、22を共に動作状態にした場合には、
100+60+30=190mA
となってしまうのに比べて、電流消費量が小さくなっているものである。
【0039】
そしてこの場合に、外部機器100では電子機器200のレジスタ300にデータを書き込むだけで各機能ブロック21、22の電源の制御を行うことができる。また電子機器200ではレジスタ300のデータを見て機能ブロック21、22の電源の制御を行うことができ、極めて簡単な構成で、容易に電源の制御を行うことができるものである。
【0040】
また、これらの電流消費量の値は、例えばアドレス“08”の読み出しレジスタに電子機器200側からの電流要求として提示される。そこで外部機器100側ではこのアドレス“08”の読み出しレジスタを読み出し、その要求電流値が許容範囲内のものであるか否か判断して、同じアドレス“08”の書き込みレジスタに機能の有効化のフラグを立てる。これによって、電子機器200で駆動可能な機能のみを実行させるようにすることができる。なお、書き込みレジスタの最下位のビットはパワーセーブのビットとされ、このビットに1を書き込むことで省電力モードが設定され、0を書き込むことで省電力モードが解除される。
【0041】
さらにレジスタ300は、外部機器100から各機能ブロック21、22に対する設定を行うために従来から設けられているものであり、本発明は、そのレジスタ300の一部を共通にして機能レジスタとされるアドレス“06”とすると共に、設定レジスタのアドレスの構成を各機能ごとに切り換えることによって、簡単な構成で各機能に対する設定を円滑に行うことができるものである。
【0042】
従ってこれらの実施形態において、機能ブロックを使用しないときにはそのブロックの電流消費量を下げる手段を電子機器側に設けることによって、簡単な構成で電子機器での電流消費量を必要最小限にして、電流消費量の増加を抑え、内蔵電池による使用時間を長時間にすることができると共に、外部機器での処理の負担も増加しなようにすることができる。
【0043】
これによって、従来の装置では、複数の機能を有する電子機器を外部機器に装着して使用する場合に、複数の機能による消費電流量の増大によって内蔵電池が短時間で消耗され、電池による長時間の使用が困難になってしまう。また、外部機器側から機能の選択ごとに電源供給の制御を行おうとすると、外部機器側での処理の負担が増大して容易に実施できるものではなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【0044】
なお上述の実施形態においては、機能の選択を機能A、Bの2つの中からとしたが、これは3以上の機能の中から選択するようにしてもよい。その場合に、選択される機能の数は複数にすることもできる。あるいは、機能ブロックの使用を1つのみに限定して排他的とする場合には、選択された機能以外の機能ブロックの電流消費量を下げる処理とすることによって、外部機器からは選択された機能を指定するのみで設定を容易にすることができる。
【0045】
また、上述の実施形態によれば、外部機器100と電子機器200との間で流される電流が抑えられるために、接続用コネクタ、端子などの基本的性能、耐久性などについて安価なものが使用できる。
【0046】
さらに本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【0047】
【発明の効果】
本発明によれば、電子機器での電流消費量を必要最小限にして、電流消費量の増加を抑え、内蔵電池による使用時間を長時間にすることができるものである。
【0048】
また、本発明によれば、簡単な構成で電子機器での電流消費量を必要最小限にして、電流消費量の増加を抑え、内蔵電池による使用時間を長時間にすることができるものである。
【0049】
また、本発明によれば、電子機器での電流消費量を必要最小限にして、電流消費量の増加を抑え、内蔵電池による使用時間を長時間にすることができると共に、外部機器での処理の負担も増加しないようにすることができるものである。
【0050】
また、本発明によれば、簡単な構成で機能の切り換えを極めて円滑に行うことができるものである。
【0053】
これによって、従来の装置では、複数の機能を有する電子機器を外部機器に装着して使用する場合に、複数の機能による消費電流量の増大によって内蔵電池が短時間で消耗され、電池による長時間の使用が困難になってしまう。また、外部機器側から機能の選択ごとに電源供給の制御を行おうとすると、外部機器側での処理の負担が増大して容易に実施できるものではなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【図面の簡単な説明】
【図1】本発明の適用される電子機器及び外部機器の一実施形態の構成図である。
【図2】本発明の適用される電子機器の一実施形態の外観図である。
【図3】その説明のための線図である。
【図4】その説明のための線図である。
【図5】その説明のための線図である。
【図6】その動作の説明のための一実施形態の流れ図である。
【符号の説明】
100…外部機器、11…システムバス、12…メディアコントローラ、13…カメラ制御用プロトコル回路、14…GPS制御用プロトコル回路、15…インターフェース、200…電子機器、21…GPSの機能ブロック、22…カメラの機能ブロック、21a,22a…電源制御部、23…メモリの機能ブロック、24…インターフェース、25…システム制御回路、26…データバッファ(FIFO)、27…アトリビュートROM

Claims (1)

  1. 外部機器に対して着脱自在に設けられ、前記外部機器との間で任意のデータの交換を行うと共に、任意の機能が実行される電子機器であって、
    それぞれ異なる機能コードを有する複数の機能ブロックと、
    前記複数の機能ブロックの中から使用する機能ブロックが前記外部機器により選択された場合に、前記使用する機能ブロックに対応する機能コードが前記外部機器により書き込まれて更新される、前記複数の機能ブロックに共通する機能レジスタと、
    前記複数の機能ブロックにおいて、前記機能レジスタに現在書き込まれている機能コードに対応する機能ブロックを駆動するとともに、駆動した機能ブロック以外の機能ブロックをスリープモードにするシステム制御回路と、を備え
    前記機能レジスタは、
    前記外部機器から前記複数の機能ブロックに対する設定を行うために設けられたレジスタであって、複数のアドレスで構成されており、それぞれのアドレスに、前記電子機器内部の情報が読み出される読み出しレジスタと、前記外部機器から情報が書き込まれる書き込みレジスタとが設けられたレジスタ
    の一部のアドレスを前記複数の機能ブロックに共通にして前記機能レジスタとしたものであり、
    前記機能レジスタとした前記一部のアドレスの前記書き込みレジスタに、前記使用する機能ブロックに対応する機能コードが前記外部機器により書き込まれ、
    前記機能レジスタとした前記一部のアドレスの前記読み出しレジスタには、前記電子機器で実行される機能ブロックに対応する機能コードが読み出される
    電子機器。
JP2001197131A 2000-08-29 2001-06-28 電子機器 Expired - Fee Related JP5030339B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197131A JP5030339B2 (ja) 2000-08-29 2001-06-28 電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000259274 2000-08-29
JP2000259274 2000-08-29
JP2000-259274 2000-08-29
JP2001197131A JP5030339B2 (ja) 2000-08-29 2001-06-28 電子機器

Publications (2)

Publication Number Publication Date
JP2002149292A JP2002149292A (ja) 2002-05-24
JP5030339B2 true JP5030339B2 (ja) 2012-09-19

Family

ID=26598692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197131A Expired - Fee Related JP5030339B2 (ja) 2000-08-29 2001-06-28 電子機器

Country Status (1)

Country Link
JP (1) JP5030339B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048176A1 (ja) * 2003-11-12 2005-05-26 Matsushita Electric Industrial Co., Ltd. 電子装置及びその制御方法
JP2006048190A (ja) 2004-08-02 2006-02-16 Seiko Epson Corp 情報処理装置および電力制御方法
WO2006075397A1 (ja) * 2005-01-17 2006-07-20 Fujitsu Limited インストール方法、プログラム、周辺機器及びシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324139A (ja) * 1992-01-16 1993-12-07 Intel Corp Mcuのパワーダウン制御方式
JPH0816275A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 省電力型計算機
JP3164001B2 (ja) * 1996-12-04 2001-05-08 株式会社村田製作所 Pcカード装置
JPH11296266A (ja) * 1998-04-03 1999-10-29 Canon Inc 携帯用電子機器システム及びそのドッキング制御方法

Also Published As

Publication number Publication date
JP2002149292A (ja) 2002-05-24

Similar Documents

Publication Publication Date Title
JP3636157B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US7698404B2 (en) Status information notification system
JP3813849B2 (ja) カード装置
JP3632695B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US20040073697A1 (en) Data transfer control device, electronic equipment, and data transfer control method
JP2008204209A (ja) 電子機器、復帰用インターフェース設定方法、復帰通信方法及びコンピュータプログラム
US20070124527A1 (en) Virtual Serial Apparatus
JP3726898B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP3953832B2 (ja) メディア媒体用インタフェースカード
US6971035B2 (en) Method and system for reducing power consumption of a multi-function electronic apparatus that is adapted to receive power from a host system
US7359996B2 (en) Data transfer control device, electronic equipment, and data transfer control method
JP3636158B2 (ja) データ転送制御装置及び電子機器
JP5030339B2 (ja) 電子機器
JP3636160B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP4784006B2 (ja) 電子機器
US6584512B1 (en) Communication DMA device for freeing the data bus from the CPU and outputting divided data
US7287098B2 (en) Control method and electronic device enabling recognition of functions installed in the electronic device
US6952222B2 (en) Image-capturing apparatus, image processing system, control method, and storage medium
JP4497587B2 (ja) コンピュータ・システム、コンピュータ、メッセージ処理方法及びコンピュータ可読記憶媒体
JP2003030127A (ja) Sdioホストコントローラ
JP4485113B2 (ja) 小型カード用pcアダプタ
JP3846089B2 (ja) インターフェース装置、その制御方法および情報記録媒体
US6112259A (en) Integrated circuit for direct memory access
JP4127071B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP2004302778A (ja) インタフェイス装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110721

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110922

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees