CN112052132B - 通过sdio接口调试外挂芯片的方法、装置、设备和介质 - Google Patents

通过sdio接口调试外挂芯片的方法、装置、设备和介质 Download PDF

Info

Publication number
CN112052132B
CN112052132B CN202010953705.0A CN202010953705A CN112052132B CN 112052132 B CN112052132 B CN 112052132B CN 202010953705 A CN202010953705 A CN 202010953705A CN 112052132 B CN112052132 B CN 112052132B
Authority
CN
China
Prior art keywords
chip
debugging
plug
interface
sdio interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010953705.0A
Other languages
English (en)
Other versions
CN112052132A (zh
Inventor
黄天宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Ziguang Zhanrui Technology Co ltd
Original Assignee
Xiamen Ziguang Zhanrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Ziguang Zhanrui Technology Co ltd filed Critical Xiamen Ziguang Zhanrui Technology Co ltd
Priority to CN202010953705.0A priority Critical patent/CN112052132B/zh
Publication of CN112052132A publication Critical patent/CN112052132A/zh
Application granted granted Critical
Publication of CN112052132B publication Critical patent/CN112052132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种通过SDIO接口调试外挂芯片的方法、装置、设备和介质，所述外挂芯片中预先配置有可供SDIO接口访问的信号映射寄存器，所述信号映射寄存器配置为映射所述外挂芯片集成的调试访问接口对应的信号，所述方法包括：初始化SDIO接口；通过所述SDIO接口对所述外挂芯片进行配置，以使能所述信号映射寄存器与所述调试访问接口之间建立数据流向关系；按照所述调试访问接口对应的数据协议，通过所述SDIO接口向所述信号映射寄存器发送调试指令。本发明可以通过SDIO接口实现外挂芯片调试，从而无需额外引出调试接口，也无需依赖专用的调试工具。

Description

通过SDIO接口调试外挂芯片的方法、装置、设备和介质
技术领域
本发明涉及计算机技术领域，尤其涉及一种通过SDIO接口调试外挂芯片的方法、装置、设备和介质。
背景技术
随着对电子产品的要求越来越高，依靠单独的主控芯片已经无法满足用户需求。由此，衍生出许多完善辅助产品工作的外挂芯片。
当外挂芯片发生异常后，目前需要依赖专用的调试工具对其进行调试，以实现芯片故障定位。该调试方案一方面增加了成本，另一方面还需要额外引出调试接口。
大部分产品在量产后，默认外挂芯片无需进行调试，因而并不会引出调试接口。例如，当外挂芯片为ARM芯片时，ARM芯片集成有SWD调试功能，在开发阶段可以通过SWD调试接口实现对ARM核心的调试；但在产品量产后，一般不会引出SWD调试接口，因而给调试带来不便。
不过，主控芯片与外挂芯片之间用于通信的SDIO(安全数字输入输出)接口是始终保持连接的，若能通过SDIO接口实现调试，则无需额外再引出调试接口，并且无需依赖专用的调试工具即可进行调试。然而，目前主控芯片是无法直接通过SDIO接口进行调试的，因为只有芯片的DAP(Debug Access Port，调试访问接口)口可以直接访问相关调试数据，SDIO接口是无法直接对调试数据进行访问的，这是本发明亟待解决的问题。
发明内容
针对上述现有技术的不足，本发明的目的在于提供一种通过SDIO接口调试外挂芯片的方法、装置、设备和介质，以通过SDIO接口实现外挂芯片调试，从而无需额外引出调试接口，也无需依赖专用的调试工具。
为了实现上述目的，本发明提供一种通过SDIO接口调试外挂芯片的方法，所述外挂芯片中预先配置有可供SDIO接口访问的信号映射寄存器，所述信号映射寄存器配置为映射所述外挂芯片集成的调试访问接口对应的信号，所述方法包括：
初始化SDIO接口；
通过所述SDIO接口对所述外挂芯片进行配置，以使能所述信号映射寄存器与所述调试访问接口之间建立数据流向关系；
按照所述调试访问接口对应的数据协议，通过所述SDIO接口向所述信号映射寄存器发送调试指令。
在本发明一个优选实施例中，在初始化SDIO接口之后，所述方法还包括：
将所述SDIO接口的速度模式设置为低速模式。
在本发明一个优选实施例中，所述外挂芯片为ARM芯片，所述调试访问接口为SWD接口。
在本发明一个优选实施例中，所述信号映射寄存器用于映射所述调试访问接口对应的时钟信号和数据信号。
在本发明一个优选实施例中，在初始化SDIO接口之前，所述方法还包括：检测所述外挂芯片是否异常，当异常时，初始化SDIO接口。
为了实现上述目的，本发明提供一种通过SDIO接口调试外挂芯片的装置，所述外挂芯片中预先配置有可供SDIO接口访问的信号映射寄存器，所述信号映射寄存器用于映射所述外挂芯片集成的调试访问接口对应的信号，所述装置包括：
初始化模块，用于初始化SDIO接口；
配置模块，用于通过所述SDIO接口对所述外挂芯片进行配置，以使能所述信号映射寄存器与所述调试访问接口之间建立数据流向关系；
调试模块，用于按照所述调试访问接口对应的数据协议，通过所述SDIO接口向所述信号映射寄存器发送调试指令。
在本发明一个优选实施例中，所述装置还包括：降速模块，用于在初始化SDIO接口之后，将所述SDIO接口的速度模式设置为低速模式。
在本发明一个优选实施例中，所述外挂芯片为ARM芯片，所述调试访问接口为SWD接口。
在本发明一个优选实施例中，所述信号映射寄存器用于映射所述调试访问接口对应的时钟信号和数据信号。
在本发明一个优选实施例中，所述装置还包括：异常检测模块，用于在初始化SDIO接口之前，检测所述外挂芯片是否异常，当异常时，初始化SDIO接口。
为了实现上述目的，本发明还提供一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现前述方法的步骤。
为了实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现前述方法的步骤。
通过采用上述技术方案，本发明相对现有技术具有如下有益效果：
本发明首先在外挂芯片中预先配置可供SDIO接口访问的信号映射寄存器来映射所集成的调试访问接口对应的信号；而后通过SDIO接口对所述外挂芯片进行配置，以使能所述信号映射寄存器与所述调试访问接口之间建立数据流向关系，从而开放SDIO接口访问调试访问接口的权限；最后通过所述SDIO接口，按照所述调试访问接口对应的数据协议向所述信号映射寄存器发送调试指令。由此可知，在本发明中，SDIO接口能够直接访问外挂芯片的信号映射寄存器，信号映射寄存器的数据又能够流向外挂芯片的调试访问接口，而基于外挂芯片本身的特性，当调试访问接口接收到按照对应协议输入的调试指令时便可进行调试，从而本发明可达到通过SDIO接口进行外挂芯片调试的目的，无需额外再引出调试接口，也无需依赖专用的调试工具，不但节约了成本，而且操作更加方便。
附图说明
图1为本发明实施例1通过SDIO接口调试外挂芯片的方法的流程图；
图2为本发明实施例2通过SDIO接口调试外挂芯片的装置的框图；
图3为本发明实施例3的电子设备的硬件架构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
实施例1
本实施例提供一种通过SDIO接口调试外挂芯片的方法，适用于主控芯片，所述主控芯片通过SDIO接口与所述外挂芯片通信连接。如图1所示，该方法包括以下步骤：
S0，在所述外挂芯片的RFU(Reserved for Future Use，为将来使用预留的)分区中预先配置可供SDIO接口访问的寄存器(记为信号映射寄存器)，并将所述信号映射寄存器配置为映射所述外挂芯片所集成的DAP对应的信号。
在本实施例中，外挂芯片例如可以是ARM芯片，ARM芯片通常集成SWD接口作为其DAP口。SWD接口通过一条数据线和一条时钟线来实现对ARM芯片的调试，其对应的信号包括数据信号和时钟信号。
在此基础上，信号映射寄存器配置为映射该DAP口的数据信号和时钟信号。具体地，可以配置该信号映射寄存器的其中四个Bit(位)分别定义为mtck、mtms_in、mtms_out和oe_mtms信号。其中，mtck映射DAP口对应的时钟信号，可以通过翻转该Bit来模拟时钟信号，作为SWD协议的时钟信号传入DAP口。mtms_in映射DAP口对应的数据信号，该Bit只可写,用于向DAP口单向传输数据信号。mtms_out映射DAP口对应的数据信号，该Bit位只可读,DAP口输出的数据信号，会依次反映到该bit位上。oe_mtm映射数据读有效信号，当DAP口有信号输出时，该Bit位会自动置位，可以通过该Bit位来确认mtms_out信号输出是否有效，当mtms_out的信号被读走时，该Bit会自动清0。
S1，检测所述外挂芯片是否异常，当异常时，执行步骤S2，反之，流程结束。
S2，初始化SDIO接口，以避免SDIO接口当前正在传输的数据影响调试。
S3，将所述SDIO接口的速度模式设置为低速模式，因为调试过程中数据速率要求较低。
S4，通过SDIO接口对所述外挂芯片进行配置，以使能所述信号映射寄存器与所述DAP口之间建立数据流向关系。
具体地，外挂芯片中配置有可供SDIO接口访问的总线寄存器，该总线寄存器中配置了使所述信号映射寄存器与所述DAP口之间建立数据流向关系的使能位，通过SDIO接口即可对该使能位进行配置。
而如前所述，SDIO接口可以访问信号映射寄存器，当所述使能位置位时，该信号映射寄存器的数据又可以流向DAP口，即开放了SDIO接口对DAP口的访问权限。
S5，通过所述SDIO接口，按照所述DAP口对应的数据协议向所述信号映射寄存器发送调试指令，以使所述外挂芯片根据所述调试指令进行调试。
例如，当外挂芯片为ARM芯片，DAP口为SWD接口时，则通过SDIO接口按照SWD数据协议向信号映射寄存器发送调试指令，该调试指令再经信号映射寄存器传入DAP口。同时，由于在ARM芯片中，符合协议规范的调试指令经DAP口可以流向调试总线，因而可以实现SDIO接口对ARM芯片中调试总线的访问，而调试总线中设置有相关调试数据(包括ARM芯片核心寄存器)，通过对其进行相应读写操作即可实现芯片故障定位。
在本实施例中，按照SWD数据协议向ARM芯片的信号映射寄存器发送调试指令的具体过程如下：拉高时钟信号和数据信号；发送DAP reset line(复位线)命令，该命令在SWD协议中有具体定义；对SWD接口进行初始化；发送目标ID，以唤醒PAD口；发送需要读/写的核心寄存器地址；读回/发送核心寄存器的值；释放和关闭SWD接口中。
根据上文描述可知，在本发明中，SDIO接口能够直接访问外挂芯片中配置的信号映射寄存器，信号映射寄存器的数据又能够流向外挂芯片的调试访问接口，而基于外挂芯片本身的特性，当调试访问接口接收到按照对应协议输入的调试指令时便可进行调试，从而本发明可达到通过SDIO接口进行外挂芯片调试的目的，无需额外再引出调试接口，也无需依赖专用的调试工具，不但节约了成本，而且操作更加方便。
实施例2
本实施例提供一种通过SDIO接口调试外挂芯片的装置，适用于主控芯片，所述主控芯片通过SDIO接口与所述外挂芯片通信连接。其中，在所述外挂芯片的RFU分区中预先配置有可供SDIO接口访问的寄存器(记为信号映射寄存器)，所述信号映射寄存器配置为映射所述外挂芯片所集成的DAP对应的信号。
在本实施例中，外挂芯片例如可以是ARM芯片，ARM芯片通常集成SWD接口作为其DAP口。SWD接口通过一条数据线和一条时钟线来实现对ARM芯片的调试，其对应的信号包括数据信号和时钟信号。
在此基础上，信号映射寄存器配置为映射该DAP口的数据信号和时钟信号。具体地，可以配置该信号映射寄存器的其中四个Bit(位)分别定义为mtck、mtms_in、mtms_out和oe_mtms信号。其中，mtck映射DAP口对应的时钟信号，可以通过翻转该Bit来模拟时钟信号，作为SWD协议的时钟信号传入DAP口。mtms_in映射DAP口对应的数据信号，该Bit只可写,用于向DAP口单向传输数据信号。mtms_out映射DAP口对应的数据信号，该Bit位只可读,DAP口输出的数据信号，会依次反映到该bit位上。oe_mtm映射数据读有效信号，当DAP口有信号输出时，该Bit位会自动置位，可以通过该Bit位来确认mtms_out信号输出是否有效，当mtms_out的信号被读走时，该Bit会自动清0。
本实施例的装置1如图2所示，包括：异常检测模块11、初始化模块12、降速模块13、配置模块14和调试模块15。下面分别对各个模块进行详细描述：
异常检测模块11用于检测所述外挂芯片是否异常，当异常时，调用所述初始化模块12。
初始化模块12用于初始化SDIO接口，以避免SDIO接口当前正在传输的数据影响调试。
降速模块13用于将所述SDIO接口的速度模式设置为低速模式，因为调试过程中数据速率要求较低。
配置模块14用于通过SDIO接口对所述外挂芯片进行配置，以使能所述信号映射寄存器与所述DAP口之间建立数据流向关系。
具体地，外挂芯片中配置有可供SDIO接口访问的总线寄存器，该总线寄存器中配置了使所述信号映射寄存器与所述DAP口之间建立数据流向关系的使能位，通过SDIO接口即可对该使能位进行配置。
而如前所述，SDIO接口可以访问信号映射寄存器，当所述使能位置位时，该信号映射寄存器的数据又可以流向DAP口，即开放了SDIO接口对DAP口的访问权限。
调试模块15用于通过所述SDIO接口，按照所述DAP口对应的数据协议向所述信号映射寄存器发送调试指令，以使所述外挂芯片根据所述调试指令进行调试。
例如，当外挂芯片为ARM芯片，DAP口为SWD接口时，则通过SDIO接口按照SWD数据协议向信号映射寄存器发送调试指令，该调试指令再经信号映射寄存器传入DAP口。同时，由于在ARM芯片中，符合协议规范的调试指令经DAP口可以流向调试总线，因而可以实现SDIO接口对ARM芯片中调试总线的访问，而调试总线中设置有相关调试数据(包括ARM芯片核心寄存器)，通过对其进行相应读写操作即可实现芯片故障定位。
在本实施例中，按照SWD数据协议向ARM芯片的信号映射寄存器发送调试指令的具体过程如下：拉高时钟信号和数据信号；发送DAP reset line(复位线)命令，该命令在SWD协议中有具体定义；对SWD接口进行初始化；发送目标ID，以唤醒PAD口；发送需要读/写的核心寄存器地址；读回/发送核心寄存器的值；释放和关闭SWD接口中。
根据上文描述可知，在本发明中，SDIO接口能够直接访问外挂芯片中配置的信号映射寄存器，信号映射寄存器的数据又能够流向外挂芯片的调试访问接口，而基于外挂芯片本身的特性，当调试访问接口接收到按照对应协议输入的调试指令时便可进行调试，从而本发明可达到通过SDIO接口进行外挂芯片调试的目的，无需额外再引出调试接口，也无需依赖专用的调试工具，不但节约了成本，而且操作更加方便。
实施例3
本实施例提供一种电子设备，电子设备可以通过计算设备的形式表现(例如可以为服务器设备)，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中处理器执行计算机程序时可以实现实施例1提供的通过SDIO接口调试外挂芯片方法的步骤。
图3示出了本实施例的硬件结构示意图，如图3所示，电子设备9具体包括：
至少一个处理器91、至少一个存储器92以及用于连接不同系统组件(包括处理器91和存储器92)的总线93，其中：
总线93包括数据总线、地址总线和控制总线。
存储器92包括易失性存储器，例如随机存取存储器(RAM)921和/或高速缓存存储器922，还可以进一步包括只读存储器(ROM)923。
存储器92还包括具有一组(至少一个)程序模块924的程序/实用工具925，这样的程序模块924包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
处理器91通过运行存储在存储器92中的计算机程序，从而执行各种功能应用以及数据处理，例如本发明实施例1提供的通过SDIO接口调试外挂芯片的方法。
电子设备9进一步可以与一个或多个外部设备94(例如键盘、指向设备等)通信。这种通信可以通过输入/输出(I/O)接口95进行。并且，电子设备9还可以通过网络适配器96与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。网络适配器96通过总线93与电子设备9的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备9使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID(磁盘阵列)系统、磁带驱动器以及数据备份存储系统等。
应当注意，尽管在上文详细描述中提及了电子设备的若干单元/模块或子单元/模块，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本申请的实施方式，上文描述的两个或更多单元/模块的特征和功能可以在一个单元/模块中具体化。反之，上文描述的一个单元/模块的特征和功能可以进一步划分为由多个单元/模块来具体化。
实施例4
本实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现实施例1提供的通过SDIO接口调试外挂芯片的方法的步骤。
其中，可读存储介质可以采用的更具体可以包括但不限于：便携式盘、硬盘、随机存取存储器、只读存储器、可擦拭可编程只读存储器、光存储器件、磁存储器件或上述的任意合适的组合。
在可能的实施方式中，本发明还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行实现实施例1提供的通过SDIO接口调试外挂芯片的方法的步骤。
其中，可以以一种或多种程序设计语言的任意组合来编写用于执行本发明的程序代码，所述程序代码可以完全地在用户设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户设备上部分在远程设备上执行或完全在远程设备上执行。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (12)

1.一种通过SDIO接口调试外挂芯片的方法，其特征在于，所述外挂芯片中预先配置有可供SDIO接口访问的信号映射寄存器，所述信号映射寄存器配置为映射所述外挂芯片集成的调试访问接口对应的信号，所述方法包括：
初始化SDIO接口；
通过所述SDIO接口对所述外挂芯片进行配置，以使能所述信号映射寄存器与所述调试访问接口之间建立数据流向关系；
按照所述调试访问接口对应的数据协议，通过所述SDIO接口向所述信号映射寄存器发送调试指令；
所述外挂芯片中配置有总线寄存器；
所述总线寄存器中配置有使所述信号映射寄存器与DAP口之间建立数据流向关系的使能位。
2.根据权利要求1所述的通过SDIO接口调试外挂芯片的方法，其特征在于，在初始化SDIO接口之后，所述方法还包括：
将所述SDIO接口的速度模式设置为低速模式。
3.根据权利要求1所述的通过SDIO接口调试外挂芯片的方法，其特征在于，所述外挂芯片为ARM芯片，所述调试访问接口为SWD接口。
4.根据权利要求3所述的通过SDIO接口调试外挂芯片的方法，其特征在于，所述信号映射寄存器用于映射所述调试访问接口对应的时钟信号和数据信号。
5.根据权利要求1所述的通过SDIO接口调试外挂芯片的方法，其特征在于，在初始化SDIO接口之前，所述方法还包括：检测所述外挂芯片是否异常，当异常时，初始化SDIO接口。
6.一种通过SDIO接口调试外挂芯片的装置，其特征在于，所述外挂芯片中预先配置有可供SDIO接口访问的信号映射寄存器，所述信号映射寄存器用于映射所述外挂芯片集成的调试访问接口对应的信号，所述装置包括：
初始化模块，用于初始化SDIO接口；
配置模块，用于通过所述SDIO接口对所述外挂芯片进行配置，以使能所述信号映射寄存器与所述调试访问接口之间建立数据流向关系；
调试模块，用于按照所述调试访问接口对应的数据协议，通过所述SDIO接口向所述信号映射寄存器发送调试指令；
所述外挂芯片中配置有总线寄存器；
所述总线寄存器中配置有使所述信号映射寄存器与DAP口之间建立数据流向关系的使能位。
7.根据权利要求6所述的通过SDIO接口调试外挂芯片的装置，其特征在于，所述装置还包括：降速模块，用于在初始化SDIO接口之后，将所述SDIO接口的速度模式设置为低速模式。
8.根据权利要求6所述的通过SDIO接口调试外挂芯片的装置，其特征在于，所述外挂芯片为ARM芯片，所述调试访问接口为SWD接口。
9.根据权利要求8所述的通过SDIO接口调试外挂芯片的装置，其特征在于，所述信号映射寄存器用于映射所述调试访问接口对应的时钟信号和数据信号。
10.根据权利要求6所述的通过SDIO接口调试外挂芯片的装置，其特征在于，所述装置还包括：异常检测模块，用于在初始化SDIO接口之前，检测所述外挂芯片是否异常，当异常时，调用所述初始化模块。
11.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至5中任一项所述方法的步骤。
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5中任一项所述方法的步骤。
CN202010953705.0A 2020-09-11 2020-09-11 通过sdio接口调试外挂芯片的方法、装置、设备和介质 Active CN112052132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010953705.0A CN112052132B (zh) 2020-09-11 2020-09-11 通过sdio接口调试外挂芯片的方法、装置、设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010953705.0A CN112052132B (zh) 2020-09-11 2020-09-11 通过sdio接口调试外挂芯片的方法、装置、设备和介质

Publications (2)

Publication Number Publication Date
CN112052132A CN112052132A (zh) 2020-12-08
CN112052132B true CN112052132B (zh) 2022-09-06

Family

ID=73611756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010953705.0A Active CN112052132B (zh) 2020-09-11 2020-09-11 通过sdio接口调试外挂芯片的方法、装置、设备和介质

Country Status (1)

Country Link
CN (1) CN112052132B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7197583B2 (en) * 2003-01-21 2007-03-27 Zentek Technology Japan, Inc. SDIO controller
CN103136138B (zh) * 2011-11-24 2015-07-01 炬力集成电路设计有限公司 一种芯片、芯片调试方法以及芯片与外部设备通信的方法
CN103440216B (zh) * 2013-08-22 2016-12-28 深圳市汇顶科技股份有限公司 一种通过i2c从设备调试mcu的芯片及方法
US9442794B1 (en) * 2013-11-22 2016-09-13 Marvell International Ltd. Methods and apparatus for accessing device memory via a host bus interface
US9753836B2 (en) * 2014-09-12 2017-09-05 Intel Corporation Low power debug architecture for system-on-chips (SoCs) and systems
EP3238065A4 (en) * 2014-12-22 2018-08-01 Intel Corporation Reconfigurable test access port with finite state machine control
CN205067685U (zh) * 2015-11-02 2016-03-02 万高(杭州)科技有限公司 一种芯片的验证装置
CN109918303B (zh) * 2019-03-05 2022-12-16 上海嘉楠捷思信息技术有限公司 一种芯片、芯片调试方法及装置、设备、介质

Also Published As

Publication number Publication date
CN112052132A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
US5729767A (en) System and method for accessing peripheral devices on a non-functional controller
US7131114B2 (en) Debugger breakpoint management in a multicore DSP device having shared program memory
KR101035832B1 (ko) 집적 종단점 장치와, 집적 ｐｃｉ 익스프레스 종단점 장치및 ｐｃｉ 익스프레스 통신 시스템
US6412028B1 (en) Optimizing serial USB device transfers using virtual DMA techniques to emulate a direct memory access controller in software
US10606677B2 (en) Method of retrieving debugging data in UEFI and computer system thereof
JP2004227588A (ja) Ｓｄｉｏカード開発システム
US6393493B1 (en) System and method for optimizing serial USB device reads using virtual FIFO techniques
JP4157771B2 (ja) 組込み制御環境におけるリモート入出力機能への効率的なアクセスのための方法およびシステム
CN114153779A (zh) 一种i2c通信方法、系统、设备、及存储介质
US20180217889A1 (en) Efficient Transfer of Data from CPU to Onboard Management Device
US5664198A (en) High speed access to PC card memory using interrupts
US11436182B2 (en) System and method for handling in-band interrupts on inactive I3C channels
TWI393003B (zh) 遠距硬體檢測系統及方法
CN110765060B (zh) Mdio总线到并行总线转换方法及装置、设备、介质
KR100801759B1 (ko) 슬레이브의 디버깅 방법 및 시스템
CN112052132B (zh) 通过sdio接口调试外挂芯片的方法、装置、设备和介质
CN112685212A (zh) 一种处理器异常的调试追踪方法、装置和系统
CN117130569A (zh) 信息显示方法、装置、设备及存储介质
US6715110B1 (en) External debug card sharing a communication bus
CN107168815A (zh) 一种收集硬件错误信息的方法
CN104572515A (zh) 跟踪模块、方法、系统和片上系统芯片
CN110109849B (zh) 一种基于pci总线的can设备驱动装置及方法
US6009486A (en) Cardbus docking station
US20040153810A1 (en) Computer system equipped with a BIOS debugging card
US6691195B1 (en) Compact diagnostic connector for a motherboard of data processing system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant