JP2011198175A - インターフェースカードシステム - Google Patents

インターフェースカードシステム Download PDF

Info

Publication number
JP2011198175A
JP2011198175A JP2010065458A JP2010065458A JP2011198175A JP 2011198175 A JP2011198175 A JP 2011198175A JP 2010065458 A JP2010065458 A JP 2010065458A JP 2010065458 A JP2010065458 A JP 2010065458A JP 2011198175 A JP2011198175 A JP 2011198175A
Authority
JP
Japan
Prior art keywords
card
interface
host
bus
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010065458A
Other languages
English (en)
Other versions
JP5641754B2 (ja
Inventor
Katsuhiro Hirayama
勝啓 平山
Hiroto Kitsukawa
浩人 吉川
Yoshihiro Ueda
喜弘 上田
Osamu Mikami
修 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
D-BROAD Inc
Original Assignee
D-BROAD Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by D-BROAD Inc filed Critical D-BROAD Inc
Priority to JP2010065458A priority Critical patent/JP5641754B2/ja
Priority to US12/771,072 priority patent/US8307143B2/en
Publication of JP2011198175A publication Critical patent/JP2011198175A/ja
Application granted granted Critical
Publication of JP5641754B2 publication Critical patent/JP5641754B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38Universal adapter
    • G06F2213/3804Memory card connected to a computer port directly or by means of a reader/writer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W12/00Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/40Security arrangements using identity modules
    • H04W12/47Security arrangements using identity modules using near field communication [NFC] or radio frequency identification [RFID] modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

【課題】SDバス制御用インターフェースカードシステムを提供する。
【解決手段】CPUバス・インターフェース11a及び/又はSDバス・インターフェース11bと、前記インターフェースに接続されSDコマンドを解釈すると共にインターフェースカードシステム全体の動作を制御するホストインターフェースモジュール16と、ホストコントローラーとして機能する第1及び第2の内部SDホストエンジン15a、15bと、前記内部SDホストエンジンのそれぞれに接続されデータ又はコマンドの経路を選択する第1及び第2のセレクタ14a、14bと、前記セレクタのそれぞれに接続される第1及び第2のSDバスインターフェース13a、13bと、前記セレクタに接続されたSDバスインターフェースに接続され、SDコマンドやデータをパススルーさせるデータパススルー制御部17とを有する。
【選択図】 図1

Description

本発明は、SD(Secure Digital)カードデバイスとホストシステム(CPUシステム又はSDホストシステム)との間に介在させて用いられるインターフェースカードシステムに関する。
SDカードデバイスは、ホストシステムの機能を拡張するために周辺機器として、広く普及している。SDホストコントローラーは、ホストシステムに内蔵されるロジック回路であり、SDバスインターフェースを通じてSDカードデバイス側のSDホストコントローラーとデータおよびコマンドをやり取りすることで、SDカードデバイスの動作を制御している。
国際公開WO2006/035738号公報
しかし、従来は、多くの場合、SDカードデバイスとSDホストコントローラーとの間でやりとりされるデータが一旦ホストシステム側のバスを介してホストシステム側に送られていたために、ホストシステム側のCPUやメモリー等のリソースを消費してホストシステム側の処理負荷が増大する原因となっていた。
さらに、ホストシステムに2つのSDカードデバイスを独立して制御できるホストコントローラーを備えることによってSDカードデバイス間でデータの転送を行う場合にも、データが一旦ホストシステム側のCPUに送られるシステムではスループットが低下する原因となっていた。
本発明は、上記に鑑みてなされたものであり、高速大容量化を目指す次世代の新SDバス規格にも準拠することができる高機能なSDバス制御用のインターフェースカードシステムを提供することを主要な目的とする。
本発明に係るインターフェースカードシステムは、SDカードデバイスとホストシステムとの間に介在させて用いられるインターフェースカードシステムであって、
前記ホストシステムとのインターフェースとなるCPUバス・インターフェース(11a)及び/又はSDバス・インターフェース(11b)と、
前記インターフェースに接続されSDコマンドを解釈すると共にインターフェースカードシステム全体の動作を制御するホストインターフェースモジュール(16)と、
前記ホストインターフェースモジュールに接続され前記SDカードデバイスに対するホストコントローラーとして機能する第1及び第2の内部SDホストエンジン(15a、15b)と、
前記内部SDホストエンジンのそれぞれに接続されデータ又はコマンドの経路を選択する第1及び第2のセレクタ(14a、14b)と、
前記セレクタのそれぞれに接続され前記SDカードデバイスとのインターフェースとなる第1及び第2のSDバスインターフェース(13a、13b)と、
前記セレクタに接続されたSDバスインターフェースに接続され、SDコマンドやデータを必要に応じてパススルーさせるデータパススルー制御部(17)と
を有する。
上記の構成によれば、ホストシステム側のCPUに負荷をかけることなく2つSDカードデバイスを独立して制御することができる。
上記の構成においては、さらに、前記第1及び第2の内部SDホストエンジン(15a、15b)がいずれも直接転送インターフェースを更に備えると共に、DMA(Direct Memory Access)ハンドラ(18)を備え、
このDMAハンドラを通じて発行される直接転送インターフェース制御信号により、前記SDホストエンジンの転送モード及びデータ転送経路が選択されるように構成してもよい。
このような構成により、2つのSDエンジン(15a、15b)の間で直接転送インターフェースが構築され、更に高速大容量の転送を、システムホスト側に負荷をかけることなく実現することができる。
また、上記構成においては、前記CPUインターフェースを介してホストシステムと接続される場合と、前記SDバス・インターフェースを介してSDホストコントローラーと接続される場合の2つの場合が考えられる。前者の場合、システム側にとって本インターフェースカードシステムは2つの独立したSDホストエンジンを搭載したSDホストコントローラーとして振る舞う。
後者の場合、SDホストコントローラーであるシステム側にとって、本インターフェースカードシステムは一つのSDカードデバイスとして振る舞う。このとき、前記SDカードデバイスがSDメモリーカードとSDIOデバイスとで構成され、かつ、前記ホストシステムがSDバス・インターフェースを介して接続されたSDホストコントローラーである場合において、前記インターフェースカードシステムが前記ホストシステムに対して単一のSDカードデバイスであると認識させるために、前記SDバス・インターフェースが、
前記SDカードデバイスが発行するレスポンス及びデータの書き換え、不要なレスポンスのブロック、レスポンスタイミングの調整などを行うことによりSDバスインターフェイスのコマンドやり取りやデータ転送を矛盾なく調停することが好ましい。
本発明に係るインターフェースカードシステムの応用例としては、上記インターフェースカードシステムと、第1のSDカードデバイスとが第1のSDバスインターフェース(13a)を介して接続されていると共に、前記第2のSDバスインターフェース(13b)を介してマイクロSDカード接続用のスロットが接続され、スタンダードSDメモリースロットに挿入されるSDカードデバイス筐体に収められたことを特徴とする複合カード(以下、「SDメモリーコンボカード」又は「SDコンボカード」という。)が考えられる。
本発明は、システム側バスとSDカードデバイスとの間に介在させて用いられる新規なSDバス制御システムを提供するものであり、本発明によれば、SDバス制御部を小型モジュール化して1チップのLSIなどに実装することが可能である。また、このインターフェースカードシステムは、ホスト側システムにもSDカードデバイス側のシステムにも適用することができるものであるため、応用用途も広がり汎用性が高く、開発コストや開発に要する時間を大きく低減することが可能となる。
第1の実施形態のインターフェースカードシステムの概略ブロック図 第1の実施形態のインターフェースカードシステムにおけるSD−DMAモードのブロックダイアグラム (a)第1の実施形態のインターフェースカードシステム10をホストシステム側のハードウェア資源(ホストシステム)に組み込んだ実施態様 (b)第1の実施形態のインターフェースカードシステム10をSDカードデバイス側のハードウェア資源(カードデバイス)に組み込んだ実施態様 レスポンス及びデータの書き換え等におけるデータのやり取りの説明図 (a)は、SDメモリー・無線通信装置コンボカードの実施態様を説明する概略機能ブロック図、(b)は、(a)のカードを筐体を後方から見た図
以下、本発明の実施形態について説明する。各実施形態は互いに排他的なものではなく、それぞれ補完的な関係を有するものである。したがって、同一又は同質の部位については同じ符号を用いている。また、SDカードデバイスは一例であり、その目的に応じて種々の変更が可能である。
(第1の実施形態)
図1は、第1の実施形態のインターフェースカードシステムの概略ブロック図を示している。
第1の実施形態のインターフェースカードシステム10は、システム側バスとして、独立したシステムバスに接続される外部バス・インターフェースを2つ備えている。一つはエンベディッドCPU(eCPU)システム50aに接続するためのeCPUバス・インターフェース11a(具体的には「マイコンインターフェース」など)であり、他の一つは外部SDホスト50bに接続されるSDバス・インターフェース11bである。
システム側バスに接続される2つのシステムバス・インターフェースは原則として、いずれか一方のシステムバス・インターフェースが択一的に選択されて動作する。本明細書では、システムバスにeCPUバスが選択されるモードを「システム側eCPUバスモード」と、SDバス・インターフェース11bが選択されるモードを「システム側SDバスモード」と呼ぶ。
他方、本実施形態のインターフェースカードシステム10は、クライアント側バスとして、独立したSDバス・インターフェース13a、13bを2つ備えている。この2つのインターフェース13a、13bを介してあらゆるSDカードデバイス60a、60b(例えば、SDメモリーカード、無線通信カード、GPSカード、放送電波受信装置その他SDスロットに接続されるカードデバイス)に接続することができる。それぞれのSDカードデバイス60a、60bは内部SDホストエンジン15a、15bによって独立して制御される。なお、SDカードデバイスにはminiSDメモリーカードやマイクロSDメモリーカード或いはエンベディッドSDメモリーなども含まれる。
外部SDホスト50bは、SDホストコントローラーなどが該当する。これは広く普及しているシングルコア型のSDホストコントローラーや、また、本件発明者らが開発したSDホストのコアを2つ備えたいわゆるデュアルコア型のSDホストコントローラーなどが含まれる。システム側SDバスモードにおいて、本実施形態のインターフェースカードシステム10を含むSDデバイスは、システム側から見ると、1つのSDカードデバイス(SDコンボカード)として認識される。内部レジスタへのアクセスを除き、受けたSDコマンド及びデータは全て、所定の調停を行った上でSDカード側デバイス60a、60bへパススルーされる。
図1に示されるように、2つの独立したSDIOバス13a、13bはそれぞれがセレクタ14a、14bを介して2つの独立した内部SDホストエンジン15a、15bに接続されている。すなわち、この部分はいわゆるデュアルコア型のSDホストコントローラーとしての機能を提供する部分ということができる。
さらに、2つの内部SDホストエンジン15a、15bは共通の内部バスを通じて1つのホストインターフェースモジュール16に接続され、そこから分岐してシステム側バスにあたるeCPUインターフェース11aとSDインターフェースとに接続されている。ホストインターフェースモジュール16はシステム側のSDホストエンジンから送られるコマンドを解釈するロジック回路であり、これにより本実施形態のインターフェースカードシステム10は外部SDホストに対する一つのクライアントデバイス(SDカードデバイス)として動作させることが可能となる。
セレクタ14a、14bの役割は、SDカードデバイス60a、60bと受け渡しされるデータをそれぞれの内部SDホストエンジン15a、16bに接続するかデータパススルー制御部(DPT)17に接続するかを選択することである。DPT17はシステムバス側のSDバス・インターフェース11bに接続されるロジック回路であり、DPT17の役割は、システム側の外部SDホスト50bからSDカードデバイス60a、60bへのSDコマンドやデータを所定の調停を行った上でパススルーさせることである。
2つの内部SDホストエンジン15a、15bは、更に、直接転送インターフェースを備えると共にDMAハンドラ18を介して互いに接続されており、それぞれのホスト(15a、15b)に対するSDカードデバイス(60a、60b)間のデータをシステムバス側へ転送することなくDMA転送することができるように構成される。DMAハンドラ18は、内部SDホストエンジン15a、15b間の直接転送インターフェースを制御し、ホスト間で直接データをリード/ライトさせる機能を有する。
また、ホストインターフェースモジュール16はSD−DMAコントローラー19にも接続されており、SD−DMAコントローラーによってDPT17にデータがDMA転送されるように構成されている。すなわち、SD−DMAコントローラー19は、システム側のCPUを介さずにSDスロットに挿入されたSDカードデバイス間で直接データ転送を行う機能(SD−DMAモード)を提供する。
図2は、SD−DMAモードのブロックダイアグラムを示している。この図に示すように、SD−DMAモードは、SD−DMAコントローラー19の制御は専用に用意されたレジスタ(SD−DMAレジスタ)を用いて転送制御(Transfer Control)、コマンド制御(CMD Control)を行う一方で、DMAハンドラ18を通じて発行される直接転送インターフェース制御信号によって2つのホストエンジン15a、15bの直接転送インターフェースを制御する。転送制御において、DMA転送の起動は「スタートSD−DMAレジスタ」(Start SD-DMAレジスタ)を1にすることでCMDControlブロックに必要な情報を渡して転送を開始させ、設定されたデータ転送終了後に割り込みを発生させる。1回のSD−DMAモード実行中で複数回SDコマンドを発生させる必要があるが、SDコマンド1回あたりの最大ブロックカウントは「マックスブロックカウントレジスタ」(max block countレジスタ)の値を使用する。
システム側がSDバスモードである場合、SDIOコマンドへのアクセスがSD−DMAレジスタに割り当てられる。SD−DMAコントローラーは設定に従い、内部SDホストエンジンにアクセスしてSDコマンドを発行し、データを内部SDホストエンジン間(15a⇔15b)で直接転送を行う。例えば、内部SDホストエンジン15aが無線通信カード(SDIOカード)を制御し、内部SDホストエンジン15bがSDメモリーカードを制御する構成においては、SDメモリーに記憶されているデータを無線通信カードを介して高速にデータ転送したり、逆に、無線通信カードで受信したデータをSDメモリーに高速に記録することが可能となる。
SD−DMAモード実行中は、内部SDホストエンジン15a、15bからのクロックをSDクロックとしてSDカードデバイスに供給するが、それ以外の場合はシステム側から供給されるSDクロックをSDカードデバイスに供給する。SD−DMAモード実行中は、SDIOホストからの割り込みは全てブロックされシステム側には通知されない。SD−DMA中断ステイタス、エネイブルレジスタによってのみ割り込みが発生する。SD−DMAモード実行中、SDIOカード割り込みを処理するためにSDIOコマンドを発行する必要がある場合、SD−DMAをサスペンド(中断)状態にする必要がある。サスペンド中は2つの内部SDホストエンジン15a、15bにつながるSDバスはパススルー状態となる。
eCPUバス・インターフェース11aは一般的なコマンドDREQ,DACKなどを使ったいわゆる「DMA機能」によってCPUを介さないデータ転送機能を有しており、バースト長は1,4,8,16サイクルをいずれもサポートすることが好ましい。DMAは一般的なSDホストの規格で定められたSDMAのみ使用することが許され、内部SDホストエンジン側のDMAアドレスレジスタ値は使用されないことが好ましい。また、DMAで使用される内部SDホストエンジン側アドレスは無視され、常にSDデータが転送
されるように構成することが好ましい。DMAにおけるバスタイミングはレジスタにより設定することができる。
本実施形態のインターフェースカードシステム10は、2つの独立したシステム側バスと、2つの独立したSDカードデバイスの間に介在させて用いられる全く新しいバス制御システムを提供するものである。このような機能を実現するための回路は、比較的簡単な1チップの集積回路デバイス(LSIなど)で実装することが可能である。
ただし、本実施形態は必ずしもそのような実施態様に限定されない。複数のモジュール等を組み合わせて実現してもよいし、逆に他のシステムLSIの一部として本実施形態のインターフェースカードシステムの機能を実現してもよい。また、機能ブロックの数・種類その他の構成についても種々変更が可能である。
(第2の実施形態)−システム側eCPUバスモード−
以下では、第1の実施形態のインターフェースカードシステム10を前提として、その動作モードについて説明する。動作モードは大きく分けて2つあり、1つは「システム側eCPUバスモード」、他の1つは「システム側SDバスモード」である。
システム側バスにeCPUシステムが選択された場合、ホストシステムであるeCPUシステム50a側から本実施形態のインターフェースカードシステム10をみると、デュアルコア型のSDホストコントローラーとして認識される。
図3(a)は、システム側eCPUバスモードで使用することを前提として、第1の実施形態のインターフェースカードシステム10をホストシステム側のハードウェア資源(ホストシステム)に組み込んだ実施態様を示している。なお、インターフェースカードシステム10の機能ブロックは一部省略して記載している。そして、この図に示すように、システムバス・インターフェース53を介して第1の実施形態のインターフェースカードシステム10を接続する。
eCPUシステム50aは、一般的な情報処理あるいはデジタル家電システム機器などで、システム全体あるいは一部を制御するCPU51aと一次記憶メモリー(RAM)52aとシステムバス・インターフェース53aなどを備えているものが該当する。16ビット/32ビットのリトルエンディアン及びビッグエンディアンに対応しておけば、ホストシステム側のハードウェア資源に応じてデータ配置方式を選択できるなど、設計の自由度が大きい。
一方、SDカードデバイス60a、60bは任意のSDカードデバイスを接続し、ホストシステム側から制御することが可能である。この例では、第1のSDバス・インターフェース13aにはSDIO・無線通信カードを接続し、第2のSDバス・インターフェース13bにはSDメモリーカードを接続した態様を説明している。SDメモリーカードはminiSDメモリーカードやマイクロSDメモリーカードであってもよい。
それぞれのSDカードデバイス60a、60bは、2つの独立した内部SDホストエンジン15a、15bによって制御される。しかも、ホストシステム側からは最小限の制御コマンドによって内部ホストエンジンの動作を制御することにより、SDカードデバイス間のデータはホストシステムを経由することなく直接転送することが可能である。これにより、ホストシステム側のハードウェア資源(例えば、ホストデバイスのCPU51、メモリー52、システムバス・インターフェース53など)を占有することなく、SDカードデバイス間で高速大容量のデータ通信が可能となる。
従って、このモードでの動作を前提として使用する場合には、第1の実施形態のインターフェースカードシステム10をホストシステム側に組み込むことで、2つのSDカードデバイスを独立して制御することができ、かつ、バス制御機能によって大半の処理をインターフェースカードシステム10で行うことでホストシステム側のハードウェア資源(CPU、メモリー、システムバス等のリソース)への負荷を最小限に抑えることができる高機能なSDホストコントローラーとして用いることができる。
なお、図3(a)ではインターフェースカードシステム10を1チップのLSIなどに実装した態様を想定して記載したが、ホストシステム側のCPUに組み込んで同様のホストシステムを構成してもよい。また、SDカードデバイスの組み合わせも任意である。
(第3の実施形態)−システム側SDバスモード−
図3(b)は、システム側SDバスモードで使用することを前提として、第1の実施形態のインターフェースカードシステム10をSDカードデバイス側のハードウェア資源(カードデバイス)に組み込んだ実施態様を示している。
SDホストシステム50bは、例えばラップトップ型パーソナルコンピュータ、携帯情報端末、ディジタルカメラ、ディジタルビデオ等であり、外部SDホスト51bと一次記憶メモリー(RAM)52bとシステムバス・インターフェース53bなどを備えているものが該当する。
この図に示すように、システム側バスに外部SDホスト50bが選択された場合、外部SDホスト50b側から本実施形態のインターフェースカードシステム10をみると、本インターフェースカードシステム及び2つのSDカードデバイス等を複合させたSDコンボカード、すなわち1つのSDカードデバイスとして認識される。
実際には2つのSDバス・インターフェース13a、13bのそれぞれにSDカードデバイスを接続されることが予定されており、ホスト側からみて単一のSDカードデバイスと認識させるための仕組みが必要となる。
SDIOカードデバイスとSDメモリーカードはいずれもSDアソシエーション(SDA)が定める標準規格に準拠するSDホストによって制御されるカードデバイスであり、SDバス・インターフェースに接続されるカードデバイスである点で共通するが、両者についてのコマンド体系としては共通のコマンド類および各々別に定義されているコマンド類が存在する。このようにコマンド体系が一部異なるカードデバイスを一つのカード内に実装しSDコンボカードを形成する本実施形態の場合、各々のコマンドに対するレスポンスやデータの書き換えなどの処理を適切に行う必要がある。以下、これについて説明する。
本実施形態のインターフェースカードシステム10は外部SDホスト50b側からみてSDコンボカードとして動作するため、外部SDホスト50bとコマンドやデータのをやりとりをするために先ずSDIOカードコントローラーとしての機能が必要となる。
SDバス・インターフェース11bの内部レジスタにはSDIOの規格で定められたSDIO Function2を仮想的に割り当てるように処置する(これを「Virtual Fn2」と呼ぶ。)。「仮想的に」というのは、外部SDホスト50bにとって、インターフェースカードシステムは実際には、単一のSDカードデバイスではなくSDIOおよびSDメモリーの2つの機能を有しているからである。この処置により、SDバス・インターフェース11bはSDホストからのコマンドの特定の情報を解釈し、種々のコマンドに対するレスポンス、データ、ステータス情報等を生成することができる。また、初期化コマンドにより、本実施形態のインターフェースカードシステム10はソフトリセットされる。Virtual Fn2へはカードのステータスに関係なく、いつでもread/write可能とする。
SDバス・インターフェース11bはDPT17を介してコマンドやデータをスルーさせる際に、必要に応じて適宜レスポンスやデータを書き換えやそのタイミングの調整、および不要なレスポンスをブロックするなどの機能を有する。具体的には、レスポンス及びデータはSDCLK 数クロック遅延調整させて受け渡しする。この遅延調整により、SDコマンド番号、読み出し及び書き込み、Fnxへのアクセスを判断することができるようになる。SDIOカード及びSDメモリーカードに共通のコマンドについてはレスポンスが衝突しないように調停しする。また、コマンド体系の違うコマンド群については、SDIO用のコマンド、SDメモリー用のコマンドを識別し、双方に不要なコマンドはパススルーさせず、矛盾が発生しないように調整する。
SDスペックおいては、SDホストとSDカードデバイスは、RCAと呼ばれるユニークな認識コード(以下、RCA値 と呼ぶ)を用いて相互の通信を行う。そのため、SDホスト側からは、然るべき場合にRCA値を確認するためのコマンドが発行され、それの応じてSDカードデバイスはそのコマンドに対し自己のRCA値をレスポンスとして返信するようになっている。SDIO規格のスペック上、SDコンボカードのRCA値は1つである必要がある。しかしながら、本実施形態のインターフェースカードシステムを使用した場合、2つのSDカードデバイスが実際には存在し、それぞれがRCAレジスタを持つため、必然的に2つのRCA値を取りうることになが、外部SDホスト50b側から本システムを見たときにRCA値が1つであるように見せる必要がある。そこで、本システムでは、一方のSDカードデバイス(例えばSDカードデバイス60a)のRCA値のみを外部SDホストを制御するドライバソフトウェアに認識させ、内部的には2つのRCAを各々のSDカードデバイスに定義できるように構成するための機能を有している。
次に、SDメモリーからのレスポンスに関するコマンドにおけるRCA値の処理について説明する。SDIO規格のスペック上、SDコンボカードのRCA値は1つしかない。ところが、本実施形態のインターフェースカードシステムを使用した場合、2つのSDカードデバイスはそれぞれがRCAレジスタを持つため、必然的に2つのRCA値を取りうることになる。したがって、外部SDホスト50b側から本システムを見たときにRCA値が1つであるように見せる必要がある。そこで、本システムでは、SDメモリー及びSDIOデバイスのコマンドを解析することにより、一方のSDカードデバイス(例えばSDカードデバイス60a)のRCA値のみを外部SDホストを制御するドライバに見せ、内部的には2つのRCAをカードに設定するように構成する。
図4は本実施形態のSDコンボカードと外部SDホストの間におけるRCA値のやり取りを説明するための図である。この図に示すように、本実施形態のインターフェースカードシステムでは、実際にはSDIOカードデバイスのRCA値であるRCA_AとSDメモリーカードのRCA値であるRCA_Bとが存在するが、SDコンボカード内部では、これら2つのRCA値を分別しアクセスを実施する。一方、外部SDホストに対しては、予め決められた一方のSDカードデバイス、例えばSDメモリーカードのRCA値(RCA_B)だけを認識させるような仕組みとしている。また、SDスペックにおいて、SDメモリーを含むSDコンボカードにおいては、SDホスト側へは、SDメモリーとしてのカードステータスが要求されるため、本実施形態では、SDメモリーカードのRCA値を、本SDコンボカードのRCA値として使用することとしている。
バス衝突を避けるため、SDカードデバイスの一つがSDメモリーカードの場合には、システム側の外部SDホスト50bからそのSDメモリーへのアクセス中は、SDIOカード割り込みをシステム側に通知しないようにしなければならない。そのためにSDクロック停止時の非同期SDIO割り込みをサポートしておく必要がある。
[実施例]
次に、第3の実施形態の典型的な応用例について説明する。
図5(a)は、SDメモリー・無線通信装置コンボカードの実施態様を説明する概略機能ブロック図、図5(b)は、図5(a)のカードを筐体を後方から見た図である。これらの図に示されるように、この実施例のSDメモリー・無線通信装置コンボカード70は、SDIOカード(又は通常のSDメモリーカード)の筐体に収められ、マイクロSDカードを挿入するマイクロSDメモリーカード用のコネクタ71を有している。
筐体の内部には、第1の実施形態のインターフェースカードシステム10と、SDバス・インターフェース13aに接続可能な無線通信モジュール60a、その他無線通信機能を実現するために必要な水晶発振器やレジスタ等が設けられている。無線通信モジュール60aにより無線通信機能を提供する。他方、メモリー機能については、他方のSDバス・インターフェース13bに接続されたマイクロSDカード用のコネクタ71を介してマイクロSDカード60bが接続できるようになっている。
マイクロSDメモリーを装着しなくても無線通信機能を提供することが可能であり、マイクロSDメモリーについてはユーザー保有のメモリーを用いることができる。しかも、マイクロSDメモリーは交換が可能であるため、ユーザーにとって利便性が高い機能を提供することができる。
また、本実施形態はシステム側SDバスモードにおいて実行されるものであり、上述したSD−DMAモードに対応することが可能である。すなわち、マイクロSDメモリーカード60bに保持されたデータを無線通信モジュール60aを介して送信したり、逆に、無線通信モジュール60aで受信したデータをホスト側のCPUを介さず直接マイクロSDメモリーカード60bに記録したりすることが可能となる。
無線通信モジュール60aは、例えばIEEE802.11n(b/g)に準拠するワイヤレスLANモジュール(Wi−Fi)、TransferJet(登録商標)モジュールなどの近距離高速無線転送を実現するモジュールやブルートゥース(登録商標)、ギガIRDA(高速可視光線通信)モジュールなどが含まれる。
この実施形態のSDメモリー・無線通信コンボカードによれば、それ自体をSDカードデバイスとしてホストシステムの周辺装置として利用することができるため、様々な利用態様が考えられる。たとえば、SDIOカードのコネクタを有する携帯情報端末に装着すれば、携帯情報端末で撮影した静止画や動画のデータ或いはインターネット等を介して携帯情報端末で受信したデータを受信端末にタッチするだけで、瞬時にデータの転送ができる。また、受信端末が利用できない場合でも、通常のSDメモリーカードとしてホスト機器で読み出すこともできる。或いは、この実施形態のSDメモリー・無線通信コンボカードを種々のセンサーシステムに内蔵することにより、例えばセンサーシステムが取得した観測データをSDメモリー等に記録すると共に無線通信機能により記録データ等を他のシステムへ送信するなど、記録と通信という2つの機能を同時に実現することができる。
ワイヤレスLANモジュールをアクセスポイントを用いたいわゆる「インフラストラクチャーモード」で接続すれば、アクセスポイントを介して他のLAN内の機器と接続できることはもちろん、「アドホックモード」で接続すれば、ホスト機器を介さず他の無線LAN機能を備えた機器と直接データの通信が可能となる。
さらに、無線通信装置の送信機能に着目して説明したが、無線通信モジュールの受信機能(例えば、GPSやワンセグ放送など、電波を受信する機能)に着目すれば、受信したデータをマイクロSDメモリーに記録したり、逆に、ホストシステム側にパススルーしてデータ転送することもできる。
さらに、第2の実施形態と第3の実施形態を組み合わせ、2つのSDスロットを有するホストシステムの一つ又は両方に第3の実施形態の実施例に示すSDメモリー・無線通信コンボカードを装着する実施態様も考えられる。
以上のように、上記各実施形態によると、いずれもホストシステム側のリソース及びホストシステム側の内部データバスにかかる負荷が軽減され、かつ、ホストシステムを介さずSDカードデバイス同士で直接データの転送が可能となるなどの利点がある。
本発明に係るインターフェースカードシステムは様々なホスト機器への組み込みが可能であることはもちろんのこと、1チップのLSI化することでSDカードデバイス側への組み込みも可能であるなど、極めて付加価値の高いSDカードアプリケーション開発用の組み込みモジュールとして、産業上の利用可能性は極めて大きい。

Claims (8)

  1. SDカードデバイスとホストシステムとの間に介在させて用いられるインターフェースカードシステムであって、
    前記ホストシステムとのインターフェースとなるCPUバス・インターフェース(11a)及び/又はSD(Secure Digital)バス・インターフェース(11b)と、
    前記インターフェースに接続されSDコマンドを解釈すると共にインターフェースカードシステム全体の動作を制御するホストインターフェースモジュール(16)と、
    前記ホストインターフェースモジュールに接続され前記SDカードデバイスに対するホストコントローラーとして機能する第1及び第2の内部SDホストエンジン(15a、15b)と、
    前記内部SDホストエンジンのそれぞれに接続されデータ又はコマンドの経路を選択する第1及び第2のセレクタ(14a、14b)と、
    前記セレクタのそれぞれに接続され前記SDカードデバイスとのインターフェースとなる第1及び第2のSDバスインターフェース(13a、13b)と、
    前記セレクタに接続されたSDバスインターフェースに接続され、SDコマンドやデータを必要に応じてパススルーさせるデータパススルー制御部(17)と
    を有するインターフェースカードシステム(10)。
  2. 請求項1記載のインターフェースカードシステムにおいて、
    前記第1及び第2の内部SDホストエンジン(15a、15b)がいずれも直接転送インターフェースを更に備えると共に、DMAハンドラ(18)を備え、 このDMAハンドラを通じて発行される直接転送インターフェース制御信号により、前記SDホストエンジンの転送モード及びデータ転送経路が選択されることを特徴とする請求項1記載のインターフェースカードシステム。
  3. 前記CPUインターフェースを介してホストシステムと接続された請求項1記載のインターフェースカードシステム。
  4. 前記SDバス・インターフェースを介してSDホストコントローラーと接続された請求項1記載のインターフェースカードシステム。
  5. 前記SDカードデバイスがSDメモリーカードとSDIO(Secure Digital Input Output)デバイスとで構成され、かつ、前記ホストシステムがSDバス・インターフェースを介して接続されたSDホストコントローラーである場合において、
    前記インターフェースカードシステムが前記ホストシステムに対して単一のSDカード
    デバイスであると認識させるために、
    前記SDバス・インターフェースが、
    前記SDカードデバイスが発行するレスポンス及びデータの書き換え、不要なレスポンスのブロック、レスポンスタイミングの調整などを行うことによりSDバスインターフェイスのコマンドやり取りやデータ転送を矛盾なく調停することを特徴とする請求項1記載のインターフェースカードシステム。
  6. 請求項1記載のインターフェースカードシステムと、第1のSDカードデバイスとが第1のSDバスインターフェース(13a)を介して接続されていると共に、
    前記第2のSDバスインターフェース(13b)を介してマイクロSDカード接続用のスロットが接続され、スタンダードSDメモリースロットに挿入されるSDカードデバイス筐体に収められたことを特徴とするSDメモリーコンボカード。
  7. 前記第1のSDカードデバイスが無線通信モジュール(60a)であることを特徴とする請求項6記載のSDメモリーコンボカード。
  8. 前記無線通信モジュールは、IEEE802.11に準拠するワイヤレスLANモジュール(Wi−Fi)、TransferJet(登録商標)モジュールなどの近距離高速無線転送を実現するモジュール、ギガIRDA(高速可視光線通信)モジュールその他の無線通信モジュールであることを特徴とする請求項7記載のSDメモリーコンボカード。
JP2010065458A 2010-03-23 2010-03-23 インターフェースカードシステム Active JP5641754B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010065458A JP5641754B2 (ja) 2010-03-23 2010-03-23 インターフェースカードシステム
US12/771,072 US8307143B2 (en) 2010-03-23 2010-04-30 Interface card system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010065458A JP5641754B2 (ja) 2010-03-23 2010-03-23 インターフェースカードシステム

Publications (2)

Publication Number Publication Date
JP2011198175A true JP2011198175A (ja) 2011-10-06
JP5641754B2 JP5641754B2 (ja) 2014-12-17

Family

ID=44657636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010065458A Active JP5641754B2 (ja) 2010-03-23 2010-03-23 インターフェースカードシステム

Country Status (2)

Country Link
US (1) US8307143B2 (ja)
JP (1) JP5641754B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622643A (zh) * 2011-12-19 2012-08-01 华为终端有限公司 一种能通过无线网络传输数据的安全数码卡
JP2014026454A (ja) * 2012-07-26 2014-02-06 Toshiba Corp ブリッジ回路
US9313651B2 (en) 2014-06-19 2016-04-12 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5269625B2 (ja) * 2009-01-14 2013-08-21 株式会社東芝 インタフェース制御装置
CN101883446B (zh) * 2010-06-28 2014-03-26 华为终端有限公司 一种sd控制芯片及数据通信方法
TWM427624U (en) * 2011-08-26 2012-04-21 Power Quotient Int Co Ltd Storage device with communication function and expandable capacity
TWI497305B (zh) * 2012-04-05 2015-08-21 儲存卡轉接裝置
JP6083672B2 (ja) * 2013-03-08 2017-02-22 パナソニックIpマネジメント株式会社 メモリカードコントローラとそれを備えたホスト機器
US20150143027A1 (en) * 2013-11-20 2015-05-21 Sage Microelectronics Corp. Solid state drive with raid functions
US20150143024A1 (en) * 2013-11-20 2015-05-21 Sage Microelectronics Corp. Redundant array of independent modules
CN104684130B (zh) * 2013-11-26 2017-04-19 四川新力光源股份有限公司 卡片式led驱动器及带有这种卡片式驱动器的交通运输工具
US9626112B2 (en) 2014-12-08 2017-04-18 Symbol Technologies, Llc eMMC functionality expander
US9830280B2 (en) * 2015-06-22 2017-11-28 Qualcomm Incorporated Multiple access single SDIO interface with multiple SDIO units
TWI715181B (zh) * 2019-09-03 2021-01-01 瑞昱半導體股份有限公司 用於進行記憶裝置之存取控制的方法及控制晶片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265377A (ja) * 2003-02-12 2004-09-24 Hagiwara Sys-Com:Kk 機能拡張電子装置
WO2005066745A1 (ja) * 2004-01-06 2005-07-21 C-Guys, Inc. バスシェアーアダプター
WO2006035738A1 (ja) * 2004-09-28 2006-04-06 Zentek Technology Japan, Inc. ホストコントローラ
JP2007518160A (ja) * 2003-12-18 2007-07-05 サンディスク コーポレイション モジュール間の直接メモリアクセスを用いるマルチモジュール回路カード
WO2010021067A1 (ja) * 2008-08-22 2010-02-25 パナソニック株式会社 カードホストlsiを有するセット機器、およびカードホストlsi

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
DE29505678U1 (de) * 1995-04-01 1995-06-14 Stocko Metallwarenfab Henkels Kontaktiereinheit für kartenförmige Trägerelemente
DE29518707U1 (de) * 1995-11-25 1996-01-18 Stocko Metallwarenfab Henkels Kontaktiereinheit für kartenförmige Trägerelemente elektronischer Baugruppen
JPH09237166A (ja) * 1996-02-29 1997-09-09 Toshiba Corp コンピュータシステムおよびこのシステムで使用されるカードデバイスコントローラ並びに動画像エンコーダカード
US6718274B2 (en) * 1999-08-05 2004-04-06 2Micro International Limited Integrated PC Card host controller for the detection and operation of a plurality of expansion cards
US6658516B2 (en) * 2000-04-11 2003-12-02 Li-Ho Yao Multi-interface memory card and adapter module for the same
US8037229B2 (en) * 2002-11-21 2011-10-11 Sandisk Technologies Inc. Combination non-volatile memory and input-output card with direct memory access
JP3882920B2 (ja) * 2003-05-30 2007-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ装置、カード媒体制御方法、およびプログラム
KR100524988B1 (ko) * 2003-10-02 2005-10-31 삼성전자주식회사 Usb 인터페이스 기능을 가지는 mmc 장치 및 이에대한 인터페이스 방법
US7209995B2 (en) * 2003-12-09 2007-04-24 Sandisk Corporation Efficient connection between modules of removable electronic circuit cards
JP4724573B2 (ja) * 2006-03-02 2011-07-13 株式会社リコー インタフェース回路における転送方式切換回路
US7856527B2 (en) * 2006-09-26 2010-12-21 Zentek Technology Japan, Inc Raid system and data transfer method in raid system
JPWO2010047059A1 (ja) * 2008-10-24 2012-03-22 パナソニック株式会社 カードホストlsi、およびこれを有するセット機器
US8019923B2 (en) * 2008-12-01 2011-09-13 Sandisk Il Ltd. Memory card adapter
KR101543582B1 (ko) * 2009-03-02 2015-08-11 삼성전자주식회사 메모리 카드, 메모리 카드 리더 및 메모리 카드 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265377A (ja) * 2003-02-12 2004-09-24 Hagiwara Sys-Com:Kk 機能拡張電子装置
JP2007518160A (ja) * 2003-12-18 2007-07-05 サンディスク コーポレイション モジュール間の直接メモリアクセスを用いるマルチモジュール回路カード
WO2005066745A1 (ja) * 2004-01-06 2005-07-21 C-Guys, Inc. バスシェアーアダプター
WO2006035738A1 (ja) * 2004-09-28 2006-04-06 Zentek Technology Japan, Inc. ホストコントローラ
WO2010021067A1 (ja) * 2008-08-22 2010-02-25 パナソニック株式会社 カードホストlsiを有するセット機器、およびカードホストlsi

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622643A (zh) * 2011-12-19 2012-08-01 华为终端有限公司 一种能通过无线网络传输数据的安全数码卡
JP2013150303A (ja) * 2011-12-19 2013-08-01 ▲華▼▲為▼▲終▼端有限公司 ワイヤレスネットワークを介してデータを送信可能なセキュアデジタルカード
JP2014026454A (ja) * 2012-07-26 2014-02-06 Toshiba Corp ブリッジ回路
US9313651B2 (en) 2014-06-19 2016-04-12 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system

Also Published As

Publication number Publication date
US20110238880A1 (en) 2011-09-29
US8307143B2 (en) 2012-11-06
JP5641754B2 (ja) 2014-12-17

Similar Documents

Publication Publication Date Title
JP5641754B2 (ja) インターフェースカードシステム
KR101695712B1 (ko) 상이한 상호접속 프로토콜을 위한 하나의 상호접속 프로토콜의 열거 및/또는 구성 메커니즘의 레버리징
JP4799417B2 (ja) ホストコントローラ
US20190050366A1 (en) Device, event and message parameter association in a multi-drop bus
JP5085334B2 (ja) Usb・otgコントローラ
JP4837659B2 (ja) 分割トランザクションを処理するためのバス・コントローラ
JPH10293641A (ja) コンピュータシステムおよびusbデバイス制御方法
JP2009043256A (ja) 記憶装置のアクセス方法及び装置
CN108304334B (zh) 应用处理器和包括中断控制器的集成电路
JP4198376B2 (ja) バスシステム及びバスシステムを含む情報処理システム
JP4696199B2 (ja) 転送ディスクリプタ用メモリを備えるusbホストコントローラ
US9047264B2 (en) Low pin count controller
US20100180061A1 (en) Interface control device
CN110023919B (zh) 用于处理结构中非投递式存储器写入事务的方法、装置和系统
TW201112131A (en) Controllers, apparatuses, and methods for transferring data
TW201344444A (zh) 主機板及應用於該主機板的資料處理方法
US20070005847A1 (en) Data transfer control device and electronic instrument
WO2012143949A2 (en) Secure digital host controller virtualization
WO2012009996A1 (zh) 一种存储器装置及智能手机系统
CN114641764A (zh) 总线系统及操作总线系统的方法
KR101352140B1 (ko) 데이터 통신 시스템
JP7241191B2 (ja) 通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法
JP5146796B2 (ja) ホストコントローラ
JP5917325B2 (ja) ブリッジ回路
KR20070081981A (ko) 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141028

R150 Certificate of patent or registration of utility model

Ref document number: 5641754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250