WO2012009996A1 - 一种存储器装置及智能手机系统 - Google Patents

一种存储器装置及智能手机系统 Download PDF

Info

Publication number
WO2012009996A1
WO2012009996A1 PCT/CN2011/073088 CN2011073088W WO2012009996A1 WO 2012009996 A1 WO2012009996 A1 WO 2012009996A1 CN 2011073088 W CN2011073088 W CN 2011073088W WO 2012009996 A1 WO2012009996 A1 WO 2012009996A1
Authority
WO
WIPO (PCT)
Prior art keywords
area
interrupt
ram
pin
ram area
Prior art date
Application number
PCT/CN2011/073088
Other languages
English (en)
French (fr)
Inventor
达民权
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2012009996A1 publication Critical patent/WO2012009996A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)

Definitions

  • the present invention relates to a memory device for a mobile communication terminal, and more particularly to a memory device for use in a smartphone system.
  • the architecture of a smartphone is generally implemented by a modem (module demodulator) plus an application processor (AP).
  • Modem is mainly responsible for completing the functions of the wireless communication part
  • AP is mainly responsible for the operation of the entire mobile phone system and most of the peripheral management, which is the core of the system.
  • each memory chip is composed of FLASH and RAM. Flash is used to store the appropriate version of the application software, and RAM is used to store temporary data in the application while the modem and AP are running.
  • the modem and the AP are interconnected by a Universal Asynchronous Receiver-Transmitter (UART) port or a USB interface, but if the data is transferred between the modem and the AP at a higher speed, it is added between the modem and the AP.
  • UART Universal Asynchronous Receiver-Transmitter
  • a DPRAM see Figure 1. In this way, the entire smartphone system will have three memory chips, which will increase the area and cost of the entire system to a large extent.
  • the technical problem to be solved by the present invention is to provide a memory device and a smart phone system, which can effectively reduce the area and cost of the entire smart phone system.
  • the present invention provides a memory device for use in a smart phone, including a first flash memory area, a second flash memory area, a first RAM area, and a second RAM area; wherein: the first flash memory area passes the first The flash bus is connected to the application processor, the first flash area is configured to supply the processor to read and write data, the second flash area is connected to the modem through the second flash bus, and the second flash area is set to read and write data by the modem. ;
  • the first RAM area is connected to the application processor through the first RAM bus, the first RAM area is configured to supply the processor to read and write data, and the second RAM area is connected to the modem via the second RAM bus, the second RAM area Set to read and write data for the modem.
  • a portion of the first RAM area is also coupled to the modem via a second RAM bus for reading data by the modem;
  • a portion of the second RAM area is also coupled to the application processor via the first RAM bus, and is configured to supply the processor with the data.
  • the memory device further includes a control device and a first interrupt pin, a second interrupt pin, a third interrupt pin, and a fourth interrupt pin, the control device comprising:
  • the first interrupt control sub-device is connected to the first RAM area and the first interrupt pin, and is configured to output a first read request interrupt signal at the first interrupt pin when detecting that the partial area of the first RAM area is a full signal ;
  • the second interrupt control sub-device is connected to the first RAM area and the second interrupt pin, and is configured to output the first read completion on the second interrupt pin when detecting that the partial area of the first RAM area is a null signal Interrupt signal
  • the third interrupt control sub-device is connected to the second RAM area and the third interrupt pin, and is configured to output a second read request interrupt signal at the third interrupt pin when the partial area of the second RAM area is detected as a full signal a fourth interrupt control sub-device connected to the second RAM area and the fourth interrupt pin, configured to When it is detected that a partial area of the second RAM area is a null signal, a second read completion interrupt signal is output at the fourth interrupt pin.
  • a portion of the first RAM area is also arranged to inhibit the modem from writing data; a portion of the second RAM area is also arranged to inhibit application processor from writing data.
  • the present invention provides a smartphone system using the memory device of claim 1, which includes an application processor and a modem in addition to two flash regions and two RAM regions of the memory device. among them:
  • the first flash area is connected to the application processor through the first flash bus, and is configured to store the application software of the corresponding version of the application processor and the data of the user;
  • the first RAM area is connected to the application processor through the first RAM bus, and is configured to store temporary data when the application processor is running;
  • An application processor configured to perform read and write operations on the first flash area and the first RAM area, respectively;
  • the second flash area is connected to the modem through the second flash bus, and is configured to store the application software of the corresponding version of the modem and the data of the user;
  • a second RAM area is coupled to the modem via a second RAM bus, configured to store temporary data when the modem's application is running;
  • the modem is configured to read and write the second flash area and the second RAM area, respectively.
  • a portion of the first RAM area is also connected to the modem via a second RAM bus, and is configured to read data by the modem;
  • a portion of the second RAM area is also coupled to the application processor via the first RAM bus, and is configured to read data by the application processor.
  • the memory device also includes four interrupt pins, wherein:
  • a first interrupt pin configured to be a portion of the application processor that fills the first RAM area a first read request interrupt signal issued when the region is divided, and the modem reads data of a partial region of the first RAM region according to the first read request interrupt signal;
  • a second interrupt pin configured to be a first read completion interrupt signal issued when the modem reads data of a partial area of the first RAM area, and the application processor continues to the first RAM area according to the first read completion interrupt signal Part of the area is written to the data;
  • a third interrupt pin configured to be a second read request interrupt signal issued when the modem root fills a partial area of the second RAM area, and the application processor reads the portion of the second RAM area according to the second read request interrupt signal Regional data;
  • a fourth interrupt pin configured to be a second read completion interrupt signal issued when the application processor reads data of a partial region of the second RAM region, and the modem continues to the second RAM region according to the second read completion interrupt signal Part of the area is written to the data.
  • the application processor includes a first output pin, a second output pin, a first interrupt pin and a second interrupt pin, and the modem includes a third output pin, a fourth output pin, a third interrupt pin, and a fourth Interrupt pin;
  • the first output pin is connected to the third interrupt pin, the second output pin is connected to the fourth interrupt pin, the third output pin is connected to the first interrupt pin, and the fourth output pin and the second interrupt pin are connected.
  • the application processor is further configured to issue a first read request signal through the first output pin when writing a partial region of the first RAM region; reading from a partial region of the second RAM region after the first interrupt pin is interrupted Taking data, and outputting a first read completion signal through the second output pin when reading the data; writing data to a partial area of the first RAM area after the second interrupt pin is interrupted;
  • the modem is further configured to issue a second read request signal through the third output pin when the partial area of the second RAM area is written; to read data from a partial area of the first RAM area after the third interrupt pin is interrupted, and The second read completion signal is output through the fourth output pin when the data is completely read; and the data is written to a partial area of the first RAM area after the fourth interrupt pin is interrupted.
  • Part of the first RAM area prohibits the modem from writing data
  • a portion of the second RAM area prohibits the application processor from writing data.
  • the invention enables the function of storing the corresponding version of the application software, running the application program and interacting data by using only one memory device in the smart phone system, thereby greatly reducing the area and cost of the system and improving the market of the mobile phone product. Competing.
  • FIG. 1 is a block diagram of a memory structure of an AP and a modem in an existing smart phone; and FIG. 2 is a block diagram showing a memory structure of an AP and a modem in a smart phone provided by the present invention.
  • FIG. 2 An embodiment of a memory device used in a smart phone provided by the present invention is structured as shown in FIG. 2, because the memory device is required to simultaneously satisfy the requirements of storing the corresponding version of the application software and temporary interaction data by the Modem and the AP, and To work with both Modem and AP without affecting each other, at least two FLASH areas and two RAM areas must be included, where:
  • the FLASH area of the AP is connected to the AP through the FLASH bus 1 for the AP to perform read and write operations;
  • the FLASH bus 1 includes the FLASH data line 1, the FLASH address line 1 and the FLASH control line 1;
  • Modem FLASH through the bus FLASH bus 2 connected Modem, used for Modem read and write operations;
  • FLASH bus 2 includes FLASH data line 2, FLASH address line 2 and FLASH control line 2;
  • the above two FLASH areas store data that needs to be saved after power-off, such as the corresponding version of the application software of the AP and Modem and the data of the smartphone user.
  • the FLASH area of the AP prohibits the reading and writing of the modem.
  • the FLASH of the Modem prohibits the AP from reading and writing.
  • the RAM area A of the AP is connected to the AP through the RAM bus 1 for reading and writing operations of the AP;
  • the RAM bus 1 includes a RAM data line 1, a RAM address line 1 and a RAM control line 1;
  • Modem's RAM area B connected to Modem via RAM bus 2, used for Modem Row read and write operations;
  • RAM bus 2 includes RAM data line 2, RAM address line 2, and RAM control line 2.
  • the two RAM areas A and B respectively store the temporary data when the Modem and the AP store the program respectively; the RAM area A of the AP prohibits the reading and writing of the Modem, and the RAM area B of the Modem prohibits the AP from reading and writing.
  • the present invention allocates a FLASH area and a RAM area for each of the AP and the Modem, respectively, and integrates the memory chips of the original AP and Modem in the prior art into a memory device (chip).
  • a memory device chip
  • data can be exchanged through another memory DPRAM, or data can be exchanged through the serial port. That is, the three memory chips used in the prior art are reduced to two, which has actually achieved the purpose of "effectively reducing the area and cost of the entire smartphone system" of the present invention.
  • the RAM area C of the AP is connected to the AP through the RAM bus 1 for the AP to perform read and write operations, and is connected to the Modem through the RAM bus 2 for the Modem to perform the reading operation;
  • Modem's RAM area D connected to the Modem via the RAM bus 2, used for Modem read and write operations, and connected to the AP via the RAM bus 1 for AP read operations.
  • the RAM area C of the AP is used to exchange data between the AP and the Modem, and the Modem is prohibited from writing data.
  • the RAM area D of the Modem is used to exchange data between the Modem and the AP, and the AP is prohibited from writing data.
  • the two-way arrows in the FLASH area and the RAM area in Figure 2 are readable and writable, and the one-way arrows are shown as being readable only.
  • control device further comprises:
  • the first interrupt control sub-device is connected to the RAM area C and the interrupt pin Read-R-Intl for outputting a corresponding read request interrupt signal on the Read-R-Intl pin when detecting that the RAM area C is full. ;
  • the second interrupt control sub-device is connected to the RAM area C and the interrupt pin Read-F-Intl for outputting the corresponding read completion on the Read-F-Intl pin when the RAM area C is detected to be empty.
  • the third interrupt control sub-device is connected to the RAM area D and the interrupt pin Read-R-Int2, and is configured to output a corresponding read request interrupt signal on the Read-R-Int2 pin when detecting that the RAM area D is full. ;
  • the fourth interrupt control sub-device is connected to the RAM area D and the interrupt pin Read-F-Int2, and is configured to output a corresponding read completion interrupt signal on the Read-F-Int2 pin when the RAM area D is detected as a null signal. .
  • the first interrupt control sub-device to fourth interrupt control sub-device further included in the control device of Fig. 2 are not shown in the figure.
  • the AP and the Modem are directly connected to each other to know whether the RAM areas C and D are full or empty.
  • the AP has two output pins (the first output pin, the first The two output pins are respectively connected to the two interrupt pins of the Modem (the third interrupt pin and the fourth interrupt pin), and the Modem also has two output pins (the third output pin and the fourth output pin). Connect to the two interrupt pins (the first interrupt pin and the second interrupt pin) of the AP, respectively:
  • the first output pin is used as a first read request signal sent when the AP fills the RAM area C, and the modem reads the RAM area by acquiring the first read request signal by generating an interrupt signal on the third interrupt pin.
  • a third output pin configured to be a first read completion signal sent when the modem reads all the data of the RAM area C, and the AP continues by acquiring the first read completion signal by generating an interrupt signal on the first interrupt pin. Writing data to the RAM area C;
  • a fourth output pin configured to be a second read request signal issued when the Modem is full of the RAM area D, and the AP reads the RAM area by acquiring an interrupt signal on the second interrupt pin to obtain the second read request signal.
  • a second output pin configured to be a second read completion signal sent when the AP reads all the data of the RAM area D, and the modem continues to obtain the second read completion signal by generating an interrupt signal at the fourth interrupt pin.
  • the RAM area D writes data.
  • the above four interrupt pins in Figure 2 can also be replaced by two read request pins Read-Rl, Read-R2 and two read completion pins Read-Fl, Read-F2, where Read-Rl is used as full at the AP.
  • the modem reads the data of the area C when the Read-R1 is valid (for example, 1 or a rising edge), and reads all the data of the area C.
  • the Read-Fl read completion signal is issued by the control device, and the AP continues to write data to the area C when the Read-Fl is valid (for example, 1 or a rising edge).
  • Read-R2 and Read-F2 function similarly to Read-Rl and Read-Fl. They are valid when Modem is full of area D and when the AP finishes reading data of all areas D.
  • Read-R-Intl is used as a read request interrupt signal issued when the AP fills the RAM area C, and the Modem reads the area C according to the Read-R-Intl.
  • Data is used as a read completion signal sent after the modem reads all the data of the area C, and the AP queries the Read-F1 to continue writing data to the area C; in addition, it can also use the general on the AP and the modem.
  • Input/output port GPIO
  • the modem After receiving the signal, the modem will read the data of the C area.
  • the modem When the modem reads, You can also use the GPIO on the modem to send a signal to the AP's interrupt pin, indicating that the data is read, and the AP can continue to write data to the C area, and vice versa. In this way, the AP and the modem are required to use two GPIOs and each other's two interrupt pins.
  • the above two RAM areas A and B require a relatively large space, typically several hundred megabits, or a few gigabits or more.
  • the above two RAM areas C and D require a small space, for example, tens of K to several hundred K bits, which can be decided by the IC designer as needed.
  • the AP and the Modem each have only one set of RAM bus, the AP can read and write to the A and C areas through its own RAM bus, and can only read the data of the D area; the Modem can read and write to B through its own RAM bus. D area, and only the data of the C area can be read.
  • the A, C, and D regions can actually be a contiguous address space, but it is forbidden to write data to the D region. That is, if the AP issues a write command to the address space of the D region, the memory device will not do The response is; and the D area is an address space that the AP can read. The same is true for the Modem.
  • the B, D, and C areas can be a contiguous address space. It is only forbidden to write data to the C area, that is, if the Modem issues a write command to the address space of the C area. The memory device does not respond; the C area is an address space that the Modem can read.
  • the present invention enables the use of only one memory device in a smartphone system to implement the functions of storing the corresponding version of the application software, running the application, and interacting with the data, thereby greatly reducing the area of the system and The cost has increased the market competitiveness of mobile phone products.
  • each module in the above embodiments can be implemented in the form of hardware or in the form of a software function module.
  • the invention is not limited to any particular form of hardware and software combination.
  • the present invention provides a memory device and a smartphone system, the device comprising two flash memory regions and two RAM regions, the system including application processing in addition to two flash regions and two RAM regions of the memory device And modems can effectively reduce the size and cost of the entire smartphone system.
  • the invention enables the function of storing the corresponding version of the application software, running the application program and interacting data by using only one memory device in the smart phone system, thereby greatly reducing the area and cost of the system and improving the market of the mobile phone product. Competing.
  • the invention can be implemented in the form of software or hardware or a combination thereof.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Telephone Function (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

一种存储器装置及智能手机系统
技术领域
本发明涉及移动通信终端的存储器装置， 尤其涉及智能手机系统内使用 的存储器装置。
背景技术
当今社会移动通讯业务发展迅猛， 手机普及程度相当高， 消费者对于手 机的要求也是越来越高， 不仅仅满足于普通的电话业务， 手机正在逐步转变 成为个人随身携带的小型电脑。 所以， 智能手机越来越受到市场的追捧， 销 量也是逐年攀升， 今后智能手机可能将会占据市场的主导地位和大部分的份 额。
智能手机的架构， 一般是由调制解调器（modem, modulator demodulator ) 加上应用处理器（AP, Application Processor )的模式实现。 其中， Modem主 要负责完成无线通讯部分的功能， 而 AP则主要负责整个手机系统的运行和 大部分的外设管理， 是系统的核心。
在以往的智能手机架构中， modem和 AP需要各自外挂一个存储器芯片， 如图 1所示， 每一个存储器芯片均是由 FLASH和 RAM组成。 其中， Flash 用于存储相应版本的应用程序软件， RAM则用于在 modem和 AP运行时存储 应用程序中的临时数据。 modem和 AP之间则通过通用异步收发 ( UART , Universal Asynchronous Receiver-Transmitter )端口或者 USB接口互连, 但是 如果为了在 modem和 AP之间更高速地传递数据， 会在 modem和 AP之间加 上一个 DPRAM, 参见图 1。 这样一来， 整个智能手机系统就会有 3个存储器 芯片， 由此会使整个系统的面积和成本^大程度地增加。
为此， 需要提供一种智能手机内使用的存储器装置， 能够避免因 modem 和 AP上述架构导致的整个系统面积和成本大幅增加的问题。 发明内容 本发明所要解决的技术问题是提供一种存储器装置及智能手机系统， 能 够有效地减小整个智能手机系统的面积和成本。
为了解决上述技术问题， 本发明提供了一种智能手机内使用的存储器装 置， 包括第一闪存区域、 第二闪存区域、 第一 RAM区域和第二 RAM区域； 其中： 第一闪存区域通过第一闪存总线与应用处理器连接， 所述第一闪存区域 设置成供应用处理器读写数据； 第二闪存区域通过第二闪存总线与调制解调 器连接， 所述第二闪存区域设置成供调制解调器读写数据；
第一 RAM区域通过第一 RAM总线与应用处理器连接， 所述第一 RAM 区域设置成供应用处理器读写数据；第二 RAM区域通过第二 RAM总线与调 制解调器连接， 所述第二 RAM区域设置成供调制解调器读写数据。
第一 RAM区域的部分区域还通过第二 RAM总线与调制解调器连接，用 于供调制解调器读取数据；
第二 RAM区域的部分区域还通过第一 RAM总线与应用处理器连接，设 置成供应用处理器读取数据。
该存储器装置还包括控制装置和第一中断管脚、 第二中断管脚、 第三中 断管脚和第四中断管脚， 该控制装置包括：
第一中断控制子装置， 与第一 RAM 区域和第一中断管脚连接， 设置成 在检测到第一 RAM 区域的部分区域为满信号时， 在第一中断管脚输出第一 读请求中断信号；
第二中断控制子装置， 与第一 RAM 区域和第二中断管脚连接， 设置成 在检测到第一 RAM 区域的所述部分区域为空信号时， 在第二中断管脚输出 第一读完成中断信号；
第三中断控制子装置， 与第二 RAM 区域和第三中断管脚连接， 设置成 在检测到第二 RAM 区域的部分区域为满信号时， 在第三中断管脚输出第二 读请求中断信号； 第四中断控制子装置， 与第二 RAM 区域和第四中断管脚连接， 设置成 在检测到第二 RAM 区域的部分区域为空信号时， 在第四中断管脚输出第二 读完成中断信号。
第一 RAM区域的部分区域还设置成禁止调制解调器写入数据； 第二 RAM区域的部分区域还设置成禁止应用处理器写入数据。
为了解决上述技术问题， 本发明提供了一种使用权利要求 1所述的存储 器装置的智能手机系统，除了包括存储器装置的两块闪存区域和两块 RAM区 域外， 还包括应用处理器和调制解调器， 其中：
第一闪存区域通过第一闪存总线与应用处理器连接， 设置成存储应用处 理器相应版本的应用程序软件及用户的数据；
第一 RAM区域通过第一 RAM总线与应用处理器连接 ,设置成存储应用 处理器的应用程序运行时的临时数据；
应用处理器， 设置成分别对第一闪存区域和第一 RAM 区域进行读写操 作；
第二闪存区域通过第二闪存总线与调制解调器连接， 设置成存储调制解 调器相应版本的应用程序软件及用户的数据；
第二 RAM区域通过第二 RAM总线与所述调制解调器连接，设置成存储 调制解调器的应用程序运行时的临时数据；
调制解调器， 设置成分别对第二闪存区域和第二 RAM 区域进行读写操 作。
第一 RAM区域的部分区域还通过第二 RAM总线与调制解调器连接，设 置成调制解调器读取数据；
第二 RAM区域的部分区域还通过第一 RAM总线与应用处理器连接，设 置成应用处理器读取数据。
该存储器装置还包括四个中断管脚， 其中：
第一中断管脚， 设置成作为在应用处理器写满所述第一 RAM 区域的部 分区域时发出的第一读请求中断信号， 调制解调器根据该第一读请求中断信 号读取第一 RAM区域的部分区域的数据；
第二中断管脚， 设置成作为在调制解调器全部读取第一 RAM 区域的部 分区域的数据时发出的第一读完成中断信号， 应用处理器根据该第一读完成 中断信号继续向第一 RAM区域的部分区域写入数据；
第三中断管脚， 设置成作为在调制解调器根写满第二 RAM 区域的部分 区域时发出的第二读请求中断信号， 应用处理器根据该第二读请求中断信号 读取第二 RAM区域的部分区域的数据；
第四中断管脚， 设置成作为在应用处理器全部读取第二 RAM 区域的部 分区域的数据时发出的第二读完成中断信号， 调制解调器根据该第二读完成 中断信号继续向第二 RAM区域的部分区域写入数据。
应用处理器包括第一输出管脚、 第二输出管脚、 第一中断管脚及第二中 断管脚， 调制解调器包括第三输出管脚、 第四输出管脚、 第三中断管脚及第 四中断管脚； 其中：
第一输出管脚与第三中断管脚连接，第二输出管脚与第四中断管脚连接， 第三输出管脚与第一中断管脚连接， 第四输出管脚与第二中断管脚连接； 应用处理器还设置成在写满第一 RAM 区域的部分区域时通过第一输出 管脚发出第一读请求信号； 在第一中断管脚发生中断后从第二 RAM 区域的 部分区域读取数据 ,并在读完数据时通过第二输出管脚输出第一读完成信号； 在第二中断管脚发生中断后向第一 RAM区域的部分区域写入数据；
调制解调器还设置成在写满第二 RAM 区域的部分区域时通过第三输出 管脚发出第二读请求信号； 在第三中断管脚发生中断后从第一 RAM 区域的 部分区域读取数据， 并在数据全部读取时通过第四输出管脚输出第二读完成 信号； 在第四中断管脚发生中断后向第一 RAM区域的部分区域写入数据。
第一 RAM区域的部分区域禁止调制解调器写入数据；
第二 RAM区域的部分区域禁止应用处理器写入数据。 本发明使得智能手机系统中只使用一个存储器装置就可实现存储相应版 本的应用程序软件、 运行应用程序及交互数据的功能， 因而极大地减小了系 统的面积和成本， 提高了手机产品的市场竟争力。
附图概述
图 1为现有的智能手机内 AP和 modem的存储器结构框图； 以及 图 2为本发明提供的智能手机内 AP和 modem的存储器结构框图。
本发明的较佳实施方式
下面结合附图和优选实施例对本发明的技术方案进行详细地阐述。 以下 例举的实施例仅仅用于说明和解释本发明， 而不构成对本发明技术方案的限 制。
本发明提供的使用在智能手机中的存储器装置的实施例， 其结构如图 2 所示， 由于该存储器装置要同时满足存 Modem和 AP存储相应版本的应用程 序软件和临时交互数据的要求， 且要与 Modem和 AP同时工作而又互相不会 影响， 则至少要包括两块 FLASH区域和两块 RAM区域， 其中：
AP的 FLASH区域， 通过 FLASH总线 1连接 AP, 用于 AP进行读写操 作； FLASH总线 1包括 FLASH数据线 1、 FLASH地址线 1和 FLASH控制线 1 ;
Modem的 FLASH, 通过总线 FLASH总线 2连接 Modem, 用于 Modem 进行读写操作； FLASH总线 2包括 FLASH数据线 2、 FLASH地址线 2和 FLASH 控制线 2;
上述两块 FLASH 区域中存放断电后仍然需要保存的数据， 如 AP 和 Modem各自的相应版本的应用程序软件及智能手机用户的数据等。 AP 的 FLASH区域禁止 Modem读写， Modem的 FLASH禁止 AP读写。
AP的 RAM区域 A,通过 RAM总线 1连接 AP,用于 AP进行读写操作； RAM总线 1包括 RAM数据线 1、 RAM地址线 1和 RAM控制线 1；
Modem的 RAM区域 B,通过 RAM总线 2连接 Modem,用于 Modem进 行读写操作； RAM总线 2包括 RAM数据线 2、 RAM地址线 2和 RAM控制 线 2。
上述两块 RAM区域 A和 B中分别存放 Modem和 AP各自存储程序运行 时的临时数据； AP的 RAM区域 A禁止 Modem读写 , Modem的 RAM区域 B禁止 AP读写。
本发明分别为 AP和 Modem各分配一块 FLASH区域和一块 RAM区域， 亦即将现有技术中原来 AP、 Modem各自的存储器芯片整合在一个存储器装 置（芯片）上。 至于 AP和 Modem之间， 既可通过另一个存储器 DPRAM进 行数据交互， 亦可通过串行端口进行数据交互。 也就是将现有技术中使用的 三个存储器芯片减少到两个， 这实际上已经能够达到本发明 "有效地减小整 个智能手机系统的面积和成本" 的目的。
为了加速 AP和 Modem之间的数据交互， 并进一步减小整个智能手机系 统的面积和成本， 可在上述两块 RAM区域 A和 B的基础上再添加两块独立 的 RAM区域 C、 D以及控制装置和四个中断管脚， 其中：
AP的 RAM区域 C,通过 RAM总线 1连接 AP,用于 AP进行读写操作， 并通过 RAM总线 2连接 Modem, 用于 Modem进行读取操作；
Modem的 RAM区域 D, 通过 RAM总线 2连接 Modem, 用于 Modem 进行读写操作， 并通过 RAM总线 1连接 AP, 用于 AP进行读取操作。
AP的 RAM区域 C用于 AP与 Modem交互数据，禁止 Modem写入数据， Modem的 RAM区域 D用于 Modem与 AP交互数据， 禁止 AP写入数据。
图 2中 FLASH区域和 RAM区域的双向箭头表示可读可写， 单向箭头表 示为只可读。
其中， 控制装置进一步包括：
第一中断控制子装置， 与 RAM区域 C和中断管脚 Read-R-Intl连接， 用 于在检测到 RAM区域 C为满信号时，在 Read-R-Intl管脚输出相应的读请求 中断信号；
第二中断控制子装置， 与 RAM区域 C和中断管脚 Read-F-Intl连接， 用 于在检测到 RAM区域 C为空信号时， 在 Read-F-Intl管脚输出相应的读完成 中断信号；
第三中断控制子装置， 与 RAM区域 D和中断管脚 Read-R-Int2连接， 用 于在检测到 RAM区域 D为满信号时，在 Read-R-Int2管脚输出相应的读请求 中断信号；
第四中断控制子装置， 与 RAM区域 D和中断管脚 Read-F-Int2连接， 用 于在检测到 RAM区域 D为空信号时， 在 Read-F-Int2管脚输出相应的读完成 中断信号。
图 2中控制装置进一步包括的第一中断控制子装置至第四中断控制子装 置均在该图上未表示出。
或者， 也可以不使用存储器装置上的管脚， 而釆用 AP和 Modem直接连 接的方式获知 RAM区域 C、 D的满或空情况， AP有两个输出管脚（第一输 出管脚、第二输出管脚 )分别连接到 Modem的两个中断管脚（第三中断管脚、 第四中断管脚）上， Modem也有两个输出管脚（第三输出管脚、 第四输出管 脚）分别连接到 AP 的两个中断管脚（第一中断管脚、 第二中断管脚）上， 其中：
第一输出管脚，用于作为在 AP写满 RAM区域 C时发出的第一读请求信 号， Modem通过在第三中断管脚上产生中断信号而获取该第一读请求信号时 读取 RAM区域 C的数据；
第三输出管脚，用于作为在 Modem全部读取 RAM区域 C的数据时发出 的第一读完成信号， AP通过在第一中断管脚上产生中断信号而获取该第一读 完成信号时继续向 RAM区域 C写入数据；
第四输出管脚，用于作为在 Modem写满 RAM区域 D时发出的第二读请 求信号， AP通过在第二中断管脚上产生中断信号而获取该第二读请求信号时 读取 RAM区域 D的数据；
第二输出管脚， 用于作为在 AP全部读取 RAM区域 D的数据时发出的 第二读完成信号， Modem通过在第四中断管脚发生中断信号而获取该第二读 完成信号时继续向 RAM区域 D写入数据。
或者，图 2中上述四个中断管脚（Read-R-Intl、 Read-F-Intl , Read-R-Int2、 Read-F-Int2 )也可以用两个读请求管脚 Read-Rl、 Read-R2和两个读完成管脚 Read-Fl、 Read-F2取代， 其中， Read-Rl用于作为在 AP写满 RAM区域 C时 由控制装置发出的读请求信号， Modem在查询到该 Read-Rl有效（譬如为 1 或为一个上升沿）时读取该区域 C的数据， 并在完成区域 C全部数据的读取 时， 由控制装置发出 Read-Fl读完成信号， AP查询到该 Read-Fl有效（譬如 为 1或为一个上升沿）时继续向该区域 C写入数据。 Read-R2、 Read-F2的作 用类似于 Read-Rl、 Read-Fl , 分别用于 Modem写满区域 D时有效及 AP完 成读取全部区域 D的数据时有效。
当然， 也可以将中断方式和查询方式结合起来， 譬如 Read-R-Intl用于作 为 AP写满 RAM区域 C时发出的读请求中断信号， Modem根据该 Read-R-Intl 读取该区域 C的数据； Read-Fl用于作为 Modem全部读取该区域 C的数据后 发出的读完成信号， AP查询该 Read-Fl继续向该区域 C写入数据； 另外， 也 可以使用 AP和 modem上的通用输入输出端口 （ GPIO ) , 当 AP写满 C区域 时， 直接通过 GPIO向 modem的中断管脚发出信号， modem收到该信号后就 会去读取 C区域的数据， 当 modem读取完成后， 也可以用 modem上的 GPIO 向 AP的中断管脚发送信号， 表示数据读取完成， AP可以继续向 C区域写入 数据， 反之亦然。 这样， 需要 AP和 modem各使用 2个 GPIO和对方的两个 中断引脚相连。
上述两块 RAM区域 A和 B需要比较大的空间， 一般在几百兆 bit, 或几 G bit以上。上述两个 RAM区域 C和 D需要较小的空间， 例如几十 K到几百 K bit, 可以由 IC设计者根据需要自行决定。
由于 AP和 Modem各自只有一套 RAM总线，所以， AP通过自己的 RAM 总线可读写到 A, C区域， 并且只可读取 D区域的数据； Modem通过自己的 RAM总线可读写到 B, D区域， 并且只可读取 C区域的数据。
对于 AP来说， A, C和 D区域实际上可以是一块连续的地址空间， 只是 禁止向 D区域写数据， 即如果 AP发出了对 D区域的地址空间写入命令时， 存储器装置不会做出响应； 而 D 区域是 AP可读取的一块地址空间。 对于 Modem来说也是一样的， B , D和 C区域可以是一块连续的地址空间， 只是 禁止向 C区域写数据， 即如果 Modem发出了对 C区域的地址空间写入命令 时， 存储器装置不会做出响应； 而 C区域是 Modem可读取的一块地址空间。
综上所述可以看出， 本发明使得智能手机系统中只使用一个存储器装置 就可实现存储相应版本的应用程序软件、 运行应用程序及交互数据的功能， 因而极大地减小了系统的面积和成本， 提高了手机产品的市场竟争力。
本领域普通技术人员可以理解上述实施例中的各模块可以釆用硬件的形 式实现， 也可以釆用软件功能模块的形式实现。 本发明不限制于任何特定形 式的硬件和软件的结合。
工业实用性
本发明提供了一种存储器装置及智能手机系统， 所述装置包括两块闪存 区域和两块 RAM 区域， 所述系统除了包括存储器装置的两块闪存区域和两 块 RAM 区域外， 还包括应用处理器和调制解调器， 能够有效地减小整个智 能手机系统的面积和成本。 本发明使得智能手机系统中只使用一个存储器装 置就可实现存储相应版本的应用程序软件、运行应用程序及交互数据的功能 , 因而极大地减小了系统的面积和成本， 提高了手机产品的市场竟争力。 本发 明可以釆用软件或硬件或其接合的方式来实现。

Claims

权 利 要 求 书
1、 一种智能手机内使用的存储器装置， 包括第一闪存区域、 第二闪存区 域、 第一 RAM区域和第二 RAM区域； 其中：
所述第一闪存区域通过第一闪存总线与应用处理器连接， 所述第一闪存 区域设置成供所述应用处理器读写数据；
所述第二闪存区域通过第二闪存总线与调制解调器连接， 所述第二闪存 区域设置成供所述调制解调器读写数据；
所述第一 RAM区域通过第一 RAM总线与所述应用处理器连接，所述第 一 RAM区域设置成供所述应用处理器读写数据；
所述第二 RAM区域通过第二 RAM总线与所述调制解调器连接，所述第 二 RAM区域设置成供所述调制解调器读写数据。
2、 按照权利要求 1所述的装置， 其中，
所述第一 RAM区域的部分区域通过所述第二 RAM总线与所述调制解调 器连接， 所述第一 RAM区域的部分区域设置成供所述调制解调器读取数据； 所述第二 RAM区域的部分区域通过所述第一 RAM总线与所述应用处理 器连接， 所述第二 RAM区域的部分区域设置成供所述应用处理器读取数据。
3、 按照权利要求 2所述的装置， 其还包括控制装置和第一中断管脚、 第 二中断管脚、 第三中断管脚和第四中断管脚， 所述控制装置包括：
第一中断控制子装置， 与所述第一 RAM区域和所述第一中断管脚连接， 所述第一中断控制子装置设置成在检测到所述第一 RAM 区域的所述部分区 域为满信号时， 在所述第一中断管脚输出第一读请求中断信号；
第二中断控制子装置， 与所述第一 RAM区域和所述第二中断管脚连接， 所述第二中断控制子装置设置成在检测到所述第一 RAM 区域的所述部分区 域为空信号时， 在所述第二中断管脚输出第一读完成中断信号；
第三中断控制子装置， 与所述第二 RAM区域和所述第三中断管脚连接， 所述第三中断控制子装置设置成在检测到所述第二 RAM 区域的所述部分区 域为满信号时， 在所述第三中断管脚输出第二读请求中断信号； 以及 第四中断控制子装置， 与所述第二 RAM区域和所述第四中断管脚连接， 所述第四中断控制子装置设置成在检测到所述第二 RAM 区域的所述部分区 域为空信号时， 在所述第四中断管脚输出第二读完成中断信号。
4、 按照权利要求 2或 3所述的装置， 其中，
所述第一 RAM 区域的所述部分区域还设置成禁止所述调制解调器写入 数据；
所述第二 RAM 区域的所述部分区域还设置成禁止所述应用处理器写入 数据。
5、 一种包括权利要求 1所述的存储器装置的智能手机系统， 还包括应用 处理器和调制解调器， 其中：
所述第一闪存区域通过第一闪存总线与所述应用处理器连接， 所述第一 闪存区域设置成存储所述应用处理器相应版本的应用程序软件及用户的数 据；
所述第一 RAM区域通过第一 RAM总线与所述应用处理器连接，所述第 一 RAM区域设置成存储所述应用处理器的应用程序运行时的临时数据； 所述应用处理器设置成： 分别对所述第一闪存区域和所述第一 RAM 区 域进行读写操作；
所述第二闪存区域通过第二闪存总线与所述调制解调器连接， 所述第二 闪存区域设置成存储所述调制解调器相应版本的应用程序软件及用户的数 据；
所述第二 RAM区域通过第二 RAM总线与所述调制解调器连接，所述第 二 RAM区域设置成存储所述调制解调器的应用程序运行时的临时数据； 所述调制解调器设置成： 分别对所述第二闪存区域和所述第二 RAM 区 域进行读写操作。
6、 按照权利要求 5所述的系统， 其中，
所述第一 RAM区域的部分区域通过所述第二 RAM总线与所述调制解调 器连接， 所述第一 RAM区域的部分区域设置成供所述调制解调器读取数据； 所述第二 RAM区域的部分区域通过第一 RAM总线与所述应用处理器连 接， 所述第二 RAM区域的部分区域设置成供所述应用处理器读取数据。
7、按照权利要求 6所述的系统，其中，所述存储器装置还包括控制装置、 第一中断管脚、 第二中断管脚、 第三中断管脚和第四中断管脚， 所述控制装 置包括：
第一中断控制子装置， 与所述第一 RAM区域和所述第一中断管脚连接， 所述第一中断控制子装置设置成在检测到所述第一 RAM 区域的所述部分区 域为满信号时， 在所述第一中断管脚输出第一读请求中断信号；
第二中断控制子装置， 与所述第一 RAM区域和所述第二中断管脚连接， 所述第二中断控制子装置设置成在检测到所述第一 RAM 区域的所述部分区 域为空信号时， 在所述第二中断管脚输出第一读完成中断信号；
第三中断控制子装置， 与所述第二 RAM区域和所述第三中断管脚连接， 所述第三中断控制子装置设置成在检测到所述第二 RAM 区域的所述部分区 域为满信号时， 在所述第三中断管脚输出第二读请求中断信号； 以及
第四中断控制子装置， 与所述第二 RAM区域和所述第四中断管脚连接， 所述第四中断控制子装置设置成在检测到所述第二 RAM 区域的所述部分区 域为空信号时， 在所述第四中断管脚输出第二读完成中断信号；
所述应用处理器还设置成： 在收到所述第二读请求中断信号后， 读取所 述第二 RAM 区域的所述部分区域的数据， 以及在收到所述第一读完成中断 信号后， 向所述第一 RAM区域的所述部分区域写入数据；
所述调制解调器还设置成： 在收到所述第一读请求中断信号后， 读取所 述第一 RAM 区域的所述部分区域的数据； 以及在收到所述第二读完成中断 信号后， 向所述第二 RAM区域的所述部分区域写入数据。
8、 按照权利要求 6所述的系统， 其中， 所述应用处理器包括第一输出管 脚、 第二输出管脚、 第一中断管脚及第二中断管脚， 所述调制解调器包括第 三输出管脚、 第四输出管脚、 第三中断管脚及第四中断管脚； 其中：
所述第一输出管脚与所述第三中断管脚连接， 所述第二输出管脚与所述 第四中断管脚连接， 所述第三输出管脚与所述第一中断管脚连接， 所述第四 输出管脚与所述第二中断管脚连接；
所述应用处理器还设置成： 在写满所述第一 RAM 区域的所述部分区域 时通过所述第一输出管脚发出所述第一读请求信号； 在所述第一中断管脚发 生中断后从所述第二 RAM 区域的所述部分区域读取数据， 并在读完所述数 据时通过所述第二输出管脚输出所述第一读完成信号； 在所述第二中断管脚 发生中断后向所述第一 RAM区域的所述部分区域写入数据；
所述调制解调器还设置成： 在写满所述第二 RAM 区域的所述部分区域 时通过所述第三输出管脚发出所述第二读请求信号； 在所述第三中断管脚发 生中断后从所述第一 RAM 区域的所述部分区域读取数据， 并在所述数据全 部读取时通过所述第四输出管脚输出所述第二读完成信号； 在所述第四中断 管脚发生中断后向所述第一 RAM区域的所述部分区域写入数据。
9、 按照权利要求 6至 8任一项所述的系统， 其中，
所述第一 RAM区域的所述部分区域禁止所述调制解调器写入数据； 所述第二 RAM区域的所述部分区域禁止所述应用处理器写入数据。
PCT/CN2011/073088 2010-07-21 2011-04-20 一种存储器装置及智能手机系统 WO2012009996A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010234960.6A CN101894082B (zh) 2010-07-21 2010-07-21 一种存储器装置及智能手机系统
CN201010234960.6 2010-07-21

Publications (1)

Publication Number Publication Date
WO2012009996A1 true WO2012009996A1 (zh) 2012-01-26

Family

ID=43103275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/073088 WO2012009996A1 (zh) 2010-07-21 2011-04-20 一种存储器装置及智能手机系统

Country Status (2)

Country Link
CN (1) CN101894082B (zh)
WO (1) WO2012009996A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894082B (zh) * 2010-07-21 2014-09-10 中兴通讯股份有限公司 一种存储器装置及智能手机系统
CN103024012B (zh) * 2012-12-03 2016-03-30 中科创达软件股份有限公司 电脑与智能终端调制解调器之间的数据交互方法
CN111565255B (zh) * 2020-04-27 2021-12-21 展讯通信（上海）有限公司 通信装置及调制解调器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013414A (zh) * 2007-02-14 2007-08-08 中兴通讯股份有限公司 一种双处理器间的通讯方法
CN101114271A (zh) * 2006-07-28 2008-01-30 三星电子株式会社 在处理器之间具有主接口的可多路径访问的半导体存储器
CN101894082A (zh) * 2010-07-21 2010-11-24 中兴通讯股份有限公司 一种存储器装置及智能手机系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877972B1 (ko) * 2007-04-27 2009-01-13 엠텍비젼 주식회사 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114271A (zh) * 2006-07-28 2008-01-30 三星电子株式会社 在处理器之间具有主接口的可多路径访问的半导体存储器
CN101013414A (zh) * 2007-02-14 2007-08-08 中兴通讯股份有限公司 一种双处理器间的通讯方法
CN101894082A (zh) * 2010-07-21 2010-11-24 中兴通讯股份有限公司 一种存储器装置及智能手机系统

Also Published As

Publication number Publication date
CN101894082B (zh) 2014-09-10
CN101894082A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
US11809258B2 (en) Methods and apparatus for providing peripheral sub-system stability
US10775871B2 (en) Methods and apparatus for providing individualized power control for peripheral sub-systems
US10845868B2 (en) Methods and apparatus for running and booting an inter-processor communication link between independently operable processors
RU2633126C2 (ru) Усиление механизма перечисления и/или конфигурации одного протокола межсоединений для другого протокола межсоединений
KR101565357B1 (ko) 타임아웃을 처리하기 위한 시스템, 방법 및 장치
JP4799417B2 (ja) ホストコントローラ
KR101725536B1 (ko) Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템
US8307143B2 (en) Interface card system
US9680972B2 (en) SD switch box in a cellular handset
JP2002300229A (ja) Ｕｓｂ通信制御装置、ｕｓｂ通信システムおよびｕｓｂ通信制御方法
US8631185B2 (en) Method and system for transferring high-speed data within a portable device
WO2016000339A1 (zh) 一种芯片互连的方法、芯片及装置
CN104021101A (zh) 基于lpc1768平台的usb接口系统及实现方法
US20190087378A1 (en) Method, Apparatus And System For Power Supply Policy Exchange On A Bus
WO2012009996A1 (zh) 一种存储器装置及智能手机系统
TWI602063B (zh) Sdio設備及其應用之電子裝置和資料傳輸方法
US20230325262A1 (en) Message notification method and apparatus
JPWO2012081085A1 (ja) 割込み要因管理装置及び割込み処理システム
WO2023030128A1 (zh) 通信方法、装置、电子设备、存储介质及片上系统
US10185684B2 (en) System interconnect and operating method of system interconnect
WO2006128348A1 (fr) Controleur de cartes ci et procede de commande de cartes ci
WO2016114144A1 (ja) 計算機、デバイス制御システムおよびデバイス制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11809185

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11809185

Country of ref document: EP

Kind code of ref document: A1