CN110023919B - 用于处理结构中非投递式存储器写入事务的方法、装置和系统 - Google Patents

用于处理结构中非投递式存储器写入事务的方法、装置和系统 Download PDF

Info

Publication number
CN110023919B
CN110023919B CN201780073628.6A CN201780073628A CN110023919B CN 110023919 B CN110023919 B CN 110023919B CN 201780073628 A CN201780073628 A CN 201780073628A CN 110023919 B CN110023919 B CN 110023919B
Authority
CN
China
Prior art keywords
posted
endpoint
memory write
write transaction
fabric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780073628.6A
Other languages
English (en)
Other versions
CN110023919A (zh
Inventor
R·P·阿德勒
R·德格鲁伊杰
S·拉克什马纳默西
R·纳加拉简
P·J·埃拉尔多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202011595833.9A priority Critical patent/CN112597091A/zh
Publication of CN110023919A publication Critical patent/CN110023919A/zh
Application granted granted Critical
Publication of CN110023919B publication Critical patent/CN110023919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G06F9/467—Transactional memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

在一个实施例中，片上系统包括第一端点，用于向存储器发出非投递式存储器写入事务；及基于外围部件互连(PCI)的结构，所述结构包括控制逻辑，用于将非投递式存储器写入事务引导到存储器，从存储器接收非投递式存储器写入事务的完成，并将完成路由到第一端点。说明并要求保护了其他实施例。

Description

用于处理结构中非投递式存储器写入事务的方法、装置和 系统
技术领域
实施例涉及通信，更具体而言，涉及集成电路中的通信。
背景技术
高性能和低功率段中的主流处理器芯片正越来越多地集成诸如图形、显示引擎、安全引擎等的附加功能。由于服务器、台式机、移动电话、嵌入式、超移动和移动互联网设备部分的不同要求，此类设计高度细分。不同的市场寻求使用单芯片片上系统(SoC)解决方案，该解决方案将处理器内核、存储器控制器、输入/输出控制器和其他段特定加速元件中的至少一些组合到单个芯片上。然而，由于难以在单个管芯上集成不同的知识产权(IP)块，因此聚集这些特征的设计出现得很慢。之所以尤其会如此，是因为IP模块可以具有各种要求和设计唯一性，并且可能需要许多专用线、通信协议等以使它们能够并入SoC中。结果，开发的每个SoC或其他高级半导体器件需要大量的设计复杂性和定制以将不同的IP块合并到单个器件中。之所以会如此，是因为通常需要重新设计给定的IP块以适应给定SoC的接口和信令要求。
许多计算机系统甚至这种系统内的集成电路都包含外围部件互连(PCI)技术，其提供用于事务通信的规则和用于处理系统内的数据流的各种协议。在PCI有序互连中，使用一些明确定义的语义处理生产者-消费者(P/C)流。最值得注意的是，这些语义包括：(1)来自生产者的写入始终是投递式的，因为这些写入在被源发送时被认为是完成的，而无需接收到明确的确认(也称为射后不理(fire and forget)事务)；以及(2)系统确保在消费者使用数据之前已将写入处理到全局观察点。这些语义实现了PCI有序互连的功能正确性。虽然这种布置很有效，但是当非基于PCI的设备被并入具有PCI有序互连的系统中时会出现困难，因为在确保满足这些语义时可能出现相当大的复杂性。
附图说明
图1是根据本发明实施例的基本互连架构的方框图。
图2是根据本发明实施例的互连架构的进一步细节的方框图。
图3是根据本发明实施例的SoC的高级方框图。
图4是根据本发明另一实施例的系统的方框图。
图5是根据本发明实施例的边带互连的方框图。
图6是根据本发明实施例的可用于边带接口的信令的细节的方框图。
图7是根据本发明实施例的方法的流程图。
图8是根据本发明另一实施例的方法的流程图。
图9是可以使用实施例的示例性系统的方框图。
图10是代表性计算机系统的方框图。
图11是根据本发明实施例的系统的方框图。
具体实施方式
在各种实施例中，诸如处理器、片上系统(SoC)以及其他根据基于外围部件互连(PCI)的协议实施通信技术的集成电路被配置为实现额外的事务机制，即在这些设备中的非投递式存储器写入事务。尽管没有PCI规范支持非投递式存储器写入事务的概念，也是如此。注意，在本文描述的实施例中，诸如SoC内的端点的某些结构(fabric)和设备可以被配置为适应并处理这些非投递式存储器写入事务。但是，许多其他部件(例如其他结构实例、端点和传统种类的其他设备)可能没有配置用于处理这些事务。应理解非投递式存储器写入事务是由源发送并发往目标存储器或其他储存设备的源认为未完成的事务，直到源收到确认为止，例如以不包括数据的完成的形式，表示已全局观察到事务的数据。
注意，如本文所使用的，术语“PCI”、“基于PCI”或“PCI兼容”是指符合一个或多个PCI规范的诸如设备、结构、端点等的部件，所述PCI规范包括例如，PCI本地总线规范3.0版(2004年2月3日)和/或PCI-Express(PCIe)基本规范3.1a版(2015年12月7日)，以及支持这样的PCI规范的事务排序规则。更具体而言，这种符合PCI的结构因此是“PCI排序的结构”。相应地，如本文所使用的，术语“非PCI”、“非基于PCI”或“不符合PCI”用于指代不符合这些规范且不遵照这种规范的排序规则的部件。因此更具体而言，这些非PCI结构不是PCI排序的结构。作为示例，非PCI设备可以包括被设计用于符合其他通信协议的设备，包括高级微控制器总线架构(AMBA)类型协议，诸如高级可扩展接口(AXI)、开放核心协议(OCP)或其他专有协议或非专有协议。例如，诸如Arteris和Sonics的供应商的结构可以被认为是非PCI结构。
在各种实施例中，PCI排序系统被配置为通过使得能够在结构的主(primary)接口上支持非投递式写入事务类型来支持跨多个信道的P/C排序。非投递式写入事务符合所有PCI排序规则，并且提供非投递式写入事务所需的显式确认语义(例如，通过没有数据的完成)。这种非投递式写入事务提供了确保跨PCI排序结构中所有信道的P/C正确性的可扩展性，而无需在系统的其余部分中的任何额外的能力。还要理解本文描述的非投递式存储器事务是针对批量数据写入的。此类写入事务与非投递式输入/输出写入(IOWr)和配置写入(CfgWr)事务形成对比。但是，这些其他非投递式事务从根本上写入不同的空间(不是存储器)，并且大小限制为单个双字(DW)。相反，本文描述的存储器事务可以达到1024DW的完整PCI最大有效载荷大小。
通过在结构的主接口内支持非投递式写入事务语义，可以将来自非基于PCI的知识产权(IP)逻辑的非投递式写入事务直接映射到主接口上的非投递式写入。如果非PCI IP逻辑使用多个信道，则所有此类信道在主接口上1:1映射，无需任何额外的自定义更改。因此，非基于PCI的IP逻辑可以原生地自然集成到支持非投递式写入的结构中。非投递式写入事务还可以简化将多个信道用于服务质量(QoS)的传统符合PCI的IP逻辑的P/C握手。在一些实施例中，在结构中支持这种非投递式写入语义通过消除定制的跨信道握手技术而简化了整体逻辑复杂性。
实施例可以用于许多不同类型的系统。作为示例，本文描述的实施方式可以与半导体器件结合使用，所述半导体器件例如可以在单个半导体管芯上制造的处理器或其他半导体器件。在特定实施方式中，设备可以是片上系统(SoC)或其他高级处理器或芯片组，其包括各种同构和/或异构处理代理，以及诸如网络部件的附加部件，例如路由器、控制器、桥接设备、设备、存储器等。
一些实施方式可以用于根据给定规范设计的半导体器件中，例如由诸如英特尔公司的半导体制造商发布的集成片上系统结构(IOSF)规范，以提供标准化的管芯上互连协议，用于在芯片内连接知识产权(IP)块，包括SoC。这样的IP块可以是各种类型的，包括通用处理器，例如有序或无序内核、固定功能单元、图形处理器、IO控制器、显示控制器、媒体处理器等。通过标准化互连协议，因此实现了用于在不同类型的芯片中广泛使用IP代理的框架。因此，半导体制造商不仅可以在各种各样的客户群中有效地设计不同类型的芯片，而且还可以通过规范使第三方能够设计诸如IP代理之类的逻辑以包含到这些芯片中。此外，通过为互连协议的许多方面提供多种选择，有效地适应了设计的重用。尽管本文结合该IOSF规范描述了实施例，但是应该理解，本发明的范围不限于此，实施例可以用于许多不同类型的系统中。
现在参考图1，示出了根据本发明实施例的基本互连架构的方框图。如图1所示，系统10可以是片上系统或任何其他半导体设备的一部分，例如高度集成的处理器复合体或集成IO集线器(hub)，并且包括用作各种部件之间的互连的结构20。在所示的实施方式中，这些部件包括IP代理30和40，它们可以是独立的IP块，以提供各种功能，例如计算能力、图形能力、媒体处理能力等。因此，在一个实施例中，这些IP代理是具有符合IOSF规范的接口的IP块或逻辑设备。如进一步所见，结构20还与桥接器50接口连接。尽管为了便于说明，在图1的实施例中未示出，但应理解桥接器50可以用作与(例如在同一芯片上或在一个或多个不同芯片上的)其他系统部件的接口。
如下面将进一步描述的，图1中所示的每个元件，即，结构、IP代理和桥接器可以包括一个或多个接口，以处理各种信号的通信。这些接口可以根据IOSF规范定义，IOSF规范定义了在这些接口上进行通信的信号，用于代理之间信息交换的协议，用于启动和管理信息交换的仲裁和流控制机制，所支持的地址解码和转换能力，用于带内或带外通信的消息收发，电源管理，测试，验证和调试支持。
IOSF规范包括可以为每个代理提供的3个独立接口，即主接口、边带消息接口及可测试性和调试接口(设计用于测试(DFT)，设计用于调试(DFD)接口)。根据IOSF规范，代理可以支持这些接口的任何组合。具体而言，代理可以支持0-N个主接口，0-N个边带消息接口和可选的DFx接口。但是，根据规范，代理必须支持这3个接口中的至少一个。
结构20可以是在不同代理之间移动数据的硬件元件。注意，结构20的拓扑结构将是产品特定的。作为示例，结构可以实现为总线、分层总线、级联集线器等。现在参考图2，示出了根据本发明实施例的互连架构的进一步细节的方框图。如图2所示，IOSF规范定义了三种不同的结构，即主接口结构112，DFx结构114和边带结构116。主接口结构112用于代理和存储器之间的所有带内通信，例如，在主机处理器(例如中央处理单元(CPU)或其他处理器)和代理之间。主接口结构112还可以实现代理和支持的结构之间的对等事务的通信。包括存储器、输入输出(IO)、配置和带内消息收发的所有事务类型可以通过主接口结构112传送。因此，主接口结构可以用作用于在对等体之间传送的数据和/或与上游部件的通信的高性能接口。
在各种实施方式中，主接口结构112实现拆分事务协议以实现最大并发性。即，该协议提供请求阶段、授权阶段以及命令和数据阶段。在各种实施例中，主接口结构112支持三种基本请求类型：投递式、非投递式和完成。通常，投递式事务是这样一种事务，其在由源发送时就被源认为是完成的，并且源并不接收关于该事务的完成或其他确认消息。投递式事务的一个此类示例可以是写入事务。相反，源不认为非投递式事务已完成，直至接收到返回消息(即完成)。非投递式事务的一个示例是读取事务，其中源代理请求读取数据。因此，完成消息提供所请求的数据。
另外，主接口结构112支持不同信道的概念，以提供用于整个系统中的独立数据流的机制。如将进一步描述的，主接口结构112本身可以包括发起事务的主控(master)接口和接收事务的目标接口。主主控接口还可以细分为请求接口、命令接口和数据接口。请求接口可用于提供对事务命令和数据移动的控制。在各种实施例中，主接口结构112可以支持PCI排序规则和列举。
相应地，边带接口结构116可以是用于传送所有带外信息的标准机制。通过这种方式，可以避免针对给定实施方式设计的专用线，增强了在各种芯片之间IP重用的能力。因此，与使用专用线来处理诸如状态、中断、电源管理、熔丝分配、配置阴影、测试模式等的带外通信的IP块相比，根据IOSF规范的边带接口结构116标准化所有带外通信，促进不同设计之间IP重用的模块化并降低其验证要求。通常，边带接口结构116可以用于传送非性能关键信息，而不是用于性能关键数据传输(其通常可以通过主接口结构112传送)。
如图2中进一步所示，IP代理130、140和150均可以包括相应的主接口、边带接口和DFx接口。然而，如上所述，在一些实施例中，每个代理不需要包括这些接口中的每一个，并且给定的IP代理可以仅包括单个接口。
使用IOSF规范，可以设计具有各种不同功能的各种类型的芯片。现在参考图3，示出了根据本发明实施例的SoC的高级方框图。如图3所示，SoC 200可以包括各种部件，所有部件都可以集成在单个半导体管芯上，以提供高速和低功率的各种处理能力，消耗相对少量的占用面积。如图3所示，SoC 200包括多个内核2050-205n。在各种实施例中，内核205可以是相对简单的有序内核或更复杂的无序内核。或者，在单个SoC中可以存在有序和无序内核的组合。如所见的，内核205可以通过一致性互连215互连，一致性互连215还耦合到高速缓冲存储器210，例如共享的最后一级高速缓存(LLC)。尽管本发明的范围在此方面不受限制，但是在一个实施例中，一致性互连215可以根据可从Intel Corporation,Santa Clara,California获得的Quick Path Interconnect(QPI)TM规范。
如图3中进一步所见的，一致性互连215可以经由桥接器220与结构250通信，结构250可以是IOSF结构。一致性互连215还可以经由集成存储器控制器215与片外存储器(为了便于图示图3的实施例而未示出)进一步通信，并进一步通过桥接器230与结构250通信。
如图3中进一步所见的，各种部件可以耦合到结构250，包括内容处理模块(CPM)240，其可以用于执行诸如安全处理、密码功能等的各种操作。另外，显示处理器245可以是为相关显示器呈现视频的媒体处理流水线的一部分。
如进一步所见，结构250可以进一步耦合到IP代理255。尽管为了便于在图3的实施例中图示而仅示出了单个代理，但应理解在不同实施例中多个这样的代理是可能的。另外，为了实现与其他片上设备的通信，结构250还可以与PCIeTM控制器260和通用串行总线(USB)控制器265通信，这两者都可以根据这些协议与各种设备通信。最后，图3的实施例中示出的是桥接器270，其可用于与其他协议的附加部件通信，所述其他协议例如OCP或AMBA协议。尽管在图3的实施例中示出了这些特定部件，但应理解，本发明的范围不以这种方式受限制，并且在不同的实施例中，可以存在附加的或不同的部件。
此外，应理解，尽管在图3中示出为单个管芯SoC实施方式，但实施例还可以在多个芯片经由非IOSF接口彼此通信的系统中实现。现在参考图4，示出的是根据本发明另一实施例的系统的方框图。如图4所示，该系统可以包括SoC 200'，其可以包括类似于上面关于图3所讨论的那些部件的许多部件，及另外的管芯外接口275。因此，SoC 200'可以与另一个芯片280通信，其可以包括各种功能以实现这两个芯片之间以及与各种片外设备(例如根据一个或多个不同规范的不同外围设备)的通信。具体地，第二芯片280被示出为包括管芯外接口282，以便能够与SoC 200'通信，并且SoC 200'又与结构290通信，结构290可以是根据本发明实施例的IOSF结构。如所见的，结构290还可以耦合到与片外设备通信的各种控制器，包括PCIeTM控制器292、USB控制器294和桥接器296。
如上所述，在各种实施例中，所有带外通信可以经由边带消息接口。现在参考图5，示出了根据本发明实施例的边带互连的方框图。如图5所示，边带接口系统175包括多个路由器180和190，它们在图5的实施例中示出为经由点对点(PTP)互连185耦合。每个路由器又可以耦合到各种端点，这些端点可以是例如IP代理或给定系统的其他部件。具体地，路由器180耦合到多个端点186a-186e，并且路由器190耦合到多个端点196x-196z。
现在参考图6，示出了根据本发明实施例的可用于边带接口的信令的细节的方框图。如图6所示，示出了路由器180和端点186之间的互连。如所见的，路由器180可以包括目标接口181和主控接口182。通常，目标接口181可以被配置为接收输入信号，而主控接口182可以被配置为传送输出信号。如所见的，端点186也包括主控接口187和目标接口188。
图6还示出了可用于边带接口的各种信令的细节，包括信用信息、放置信息、消息结束信令和数据。具体地，可以通过边带接口作为非投递式信用更新信号(NPCUP)和投递式信用更新信号(PCCUP)传送信用更新。另外，可以提供放置信号(NPPUT和PCPUT)。此外，可以传送消息结束(EOM)信号。最后，可以通过有效载荷分组传送数据，在一个实施例中，有效载荷分组可以通过字节宽的通信信道实现。尽管在图6的实施例中以这种特定实施方式示出，但是本发明的范围不限于此。每当信用放置信号为高时，这意味着正在返回信用。每当放置信号为高时，这意味着有效载荷(例如，数据)信号有效。每当放置和EOM同时为高时，这意味着当前有效载荷是消息的最后一个有效载荷。注意，接口在同一时钟周期内既可以“放置”数据有效载荷，又可以“放置”信用。
在一个实施例中，非投递式写入事务类型可以包括不同的寻址模式，包括32位地址非投递式存储器写入请求(NPMWr32)和64位地址非投递式存储器写入请求(NPMWr64)。这些非投递式写入可以配置为使用非投递式流请求类型，并且将返回不含数据的单个完成(CPL)作为响应。
在一些实施例中，可以允许多个未完成的非投递式写入请求。如果在投递式和非投递式写入之间需要任何排序，则可以将代理配置为在发出任何投递式写入请求之前等待未完成的非投递式存储器写入请求的全部完成。该语义确保了写入数据的一致性，因为根据排序规则，投递式写入可以超越非投递式写入。非投递式存储器写入可以遵循与任何其他非投递式请求相同的排序规则，并且还遵循与任何其他存储器事务相同的规则。
在实施例中，如果针对非基于PCI的结构或设备，则可以仅从根联合体发送非投递式写入。在所有其他基于PCI的结构(例如PCIe交换结构或集成设备结构)中，不支持非投递式写入。在这种情况下，要路由到不支持非投递式写入的基于PCI的结构的非投递式写入事务可以由根联合体或其他知晓(aware)非投递式写入事务的结构转换或终止。
例如，如果代理提供对不支持非投递式存储器写入请求的传统根联合体集成端点的访问，则结构可以简单地返回不支持的请求完成。现有代理不会发生任何更改，因为主结构中的错误处理程序可以处理此完成。
在另一示例中，代理可以提供对不支持非投递式存储器写入的结构的访问。例如，当PCIe根端口可以提供对PCIe层级结构的访问时，虚拟根端口可以提供对不支持非投递式存储器写入的集成设备结构或传统主结构的访问，桥接代理可以将非投递式存储器写入事务映射到投递式存储器写入事务(例如，MWr32或MWr64)，并生成完成以发送给原始请求者。这确保了互操作性和向后兼容性。
使用实施例，可以更容易且灵活地将第三方非基于PCI的IP逻辑集成到基于PCI的客户端、服务器和设备中。此外，实施例还可以简化在多个信道上实现P/C排序的PCI排序结构的设计。通过为受支持的结构和设备中的所有信道定义和支持非投递式写入事务，具有用于QoS的附加虚拟信道的IP逻辑不必添加任何额外的握手以确保正确的处理。这样，本文描述的实施例提供了非投递式写入事务能力，其是用于跨任何信道的P/C排序的自然可扩展的机制。结果，实施例可以通过支持可以实现复杂QoS机制的PCI和非PCI IP逻辑来增强可扩展性。
实施例可以基于PCI排序规则提供支持非投递式写入事务的排序规则。对于下面的表1，列表示第一个发出的事务，行表示随后发出的事务。表条目指示两个事务之间的排序关系。
表1
在表1中：投递式请求是存储器写入请求或消息请求；非投递式读取请求是配置读取请求、I/O读取请求或存储器读取请求；非投递式写入请求是存储器写入请求；具有数据的NPR(非投递式请求)是配置写入请求、I/O写入请求或原子操作请求；非投递式请求是读取请求或具有数据的NPR。
每个表条目指示两个事务之间的排序关系。表条目定义如下：(1)是-必须允许第二个事务(行)越过第一个(列)以避免死锁。发生阻塞时，需要第二个事务越过第一个事务。公平被理解为防止饥饿(starvation)。如果没有针对该消息类型的信用，则会阻塞消息；(2)否-必须不允许第二个事务(行)越过第一个(列)事务；以及(3)是/否-没有要求，使得第二个事务可任选地越过第一个事务。
下面的表2提供了上表1中的每个条目的解释。
表2
A2a不准投递式请求越过另一个投递式请求，除非A2b适用。
A2b允许具有RO集的投递式请求越过另一个投递式请求。如果两个请求者ID不同，则允许具有IDO集的投递式请求越过另一个投递式请求。
A3、A4投递式请求必须能够越过非投递式请求以避免死锁。
A5a允许投递式请求越过完成，但除非A5b适用，否则无需能够越过完成。
A5b在PCI Express至PCI/PCI-X桥接器内部，其PCI/PCI-X总线段以传统PCI模式运行，对于沿PCI Express至PCI方向传输的事务，投递式请求必须能够越过完成以避免死锁。
B2a不准读取或写入请求越过投递式请求，除非B2b适用。
B2b如果两个请求者ID不同，则允许具有IDO集的读取或写入请求越过投递式请求。
C2a除非C2b适用，否则不准具有数据的NPR越过投递式请求。
C2b允许具有数据和RO集的NPR越过投递式请求。如果两个请求者ID不同，则允许具有数据和IDO集的NPR越过投递式请求。
B3、B4，
C3、C4允许非投递式请求越过另一个非投递式请求。
B5、C5允许非投递式请求越过完成。
D2a除非D2b适用，否则不准完成越过投递式请求。
D2b允许I/O或配置写入完成越过投递式请求。允许具有RO集的完成越过投递式请求。如果完成的完成者ID与投递式请求的请求者ID不同，则允许具有IDO集的完成越过投递式请求。
D3、D4完成必须能够越过非投递式请求以避免死锁。
D5a允许具有不同事务ID的完成越过彼此。
D5b不准具有相同事务ID的完成越过彼此。这确保与单个存储器读取请求关联的多个完成将保持升序地址顺序。
现在参考图7，示出了根据本发明实施例的方法的流程图。具体而言，图7中所示的方法300是用于生成在给定信道上要从诸如端点的代理输出的非投递式存储器写入事务，以及在代理中的多个未决事务之间进行仲裁的方法。这样，方法300可以由给定代理的硬件电路、软件、固件和/或其组合来执行，例如接口电路，其可以包括仲裁器以执行方法300的至少一部分。如图所示，方法300开始于选择存在于端点的非投递式队列中的非投递式写入事务(框310)。作为示例，代理的主接口(其可以是被配置用于支持非投递式存储器写入事务的基于PCI的IP逻辑或具有这种支持的非PCI设备)可以根据各种仲裁技术选择该非投递式存储器写入事务，所述仲裁技术例如循环法(round robin)，基于优先级的仲裁等。控制接下来传递到框320，其中可以从端点发出非投递式写入事务。作为一个示例，该事务可以在给定信道(例如，第一信道)上发出到上游设备，例如经由到结构的直接通信或经由中间桥接器或其他设备。此时，这个非投递式存储器写入事务是未完成的，并且在接收到完成之前保持未完成状态，以指示对该写入事务的全局观察。
仍然参考图7，代理内可以发生附加操作。如图所示，在菱形框330处，可以确定在端点的投递式队列内是否存在投递式写入事务。如果不存在，则控制传递到菱形框340，其中可以确定在端点的非投递式队列中是否存在另外的非投递式(读取或写入)事务。如果是，则控制返回到框310，其中也可以继续从代理发送该事务。即，可以在一个或多个非投递式写入事务未完成(即尚未接收到完成)的同时发出一个或多个非投递式事务。
仍然参考图7，相反，如果确定在投递式队列中存在投递式写入事务，则控制传递到菱形框350以确定是否在端点中接收到针对非投递式写入事务的完成。如果没有，将保留这个投递式写入事务，直到接收到这种完成。因此，如图所示，当确定接收到完成时，控制从菱形框350传递到框360，其中可以选择投递式写入事务用于输出，并且因此在框370处，从端点发出该投递式写入事务。注意，没有关于投递式写入事务的进一步处理，因为在全局观察该事务时没有之后接收到完成，因为这种投递式写入事务是射后不理操作。应理解，尽管在图7的实施例中以这种高级别示出，但许多变化和替代方案是可能的。
现在参考图8，示出了根据本发明另一实施例的方法的流程图。更具体而言，图8中所示的方法400可以由硬件电路、软件、固件和/或其组合来执行。更具体而言，方法400是用于处理被配置为支持非投递式写入事务的结构或其他接收设备中的非投递式写入的方法。这样，在实施例中，方法400可以由结构的控制逻辑执行。
如图所示，方法400开始于从端点接收结构中的非投递式写入事务(框410)。注意，在一些情况下，端点可以直接耦合到结构，而在其他情况下，可以存在一个或多个中间设备，例如耦合在端点和结构之间的桥接器或其他设备。控制接下来传递到菱形框420以确定该非投递式写入事务是否发往耦合到知晓非投递式写入的设备的存储器。如本文所述，此类设备可包括各种不同的基于PCI和非基于PCI的设备，其被配置为支持如本文所述的非投递式写入事务。如果确定事务发往支持的设备，则控制传递到框430，其中将非投递式写入事务路由到设备。作为示例，可以将该事务路由到存储器控制器，该存储器控制器又耦合到存储器。在其他情况下，可以将事务路由到一个或多个中间设备，这些中间设备又耦合到存储器。在任何情况下，控制传递到框440，其中从设备接收完成以指示已全局观察到非投递式存储器写入事务。此后在框450处，可以将该完成路由到端点。请注意，在端点处收到该完成时，存储器写入事务从端点的角度来看完成了，因此不再是未完成的，因此投递式写入事务或具有关于该非投递式写入事务的排序要求的其他事务可以继续。
仍然参考图8，相反，如果确定非投递式写入事务发往耦合到不知晓非投递式写入的设备的存储器，则控制传递到菱形框460，其中结构确定是否允许将该非投递式写入事务转换为投递式写入事务。该确定可以基于结构是否能够转换事务。如果不允许，则控制传递到框470，其中可以终止事务。在某些情况下，不支持的消息可以作为完成发送回请求者。相反，如果确定允许转换，则控制传递到框480，其中可以将事务转换为投递式写入事务并路由到设备。更进一步，应理解，结构可以生成完成并将该完成发送回端点，以使端点能够完成其非投递式存储器写入事务(框490)。注意，可以在最后的可能位置生成该完成，例如在连接到不支持非投递式存储器写入事务的代理的端口上的出口(egress)之前。应理解，尽管在图8的实施例中以这种高级别示出，但许多变化和替代方案是可能的。
现在参考图9，示出了可以使用实施例的示例性系统的方框图。在图9的图示中，系统1300可以是移动低功率系统，例如平板电脑，2:1平板电脑，平板手机设备或其他可转换或独立平板电脑系统。如图所示，存在SoC 1310并且可以被配置为作为设备的应用处理器操作。SoC 1310可以包括代理和结构以支持本文所述的PCI上下文内的非投递式存储器写入事务。
各种设备可以耦合到SoC 1310。在所示的图示中，存储器子系统包括耦合到SoC1310的闪存1340和DRAM 1345。此外，触摸板1320耦合到SoC 1310以提供显示能力和通过触摸的用户输入，包括在触摸板1320的显示器上提供虚拟键盘。为了提供有线网络连接，SoC1310耦合到以太网接口1330。外围集线器1325耦合到SoC 1310以实现与各种外围设备的接口连接，例如可以通过各种端口或其他连接器中的任何一种耦合到系统1300。
除了SoC 1310内的内部电源管理电路和功能之外，PMIC 1380耦合到SoC 1310以提供基于平台的电源管理，例如，基于系统是由电池1390供电还是通过AC适配器1395进行AC供电。除了基于电源的电源管理之外，PMIC 1380还可以基于环境和使用条件执行平台电源管理活动。更进一步，PMIC 1380可以将控制和状态信息传送到SoC 1310，以在SoC 1310内引起各种电源管理操作。
仍然参考图9，为了提供无线能力，WLAN单元1350耦合到SoC 1310并且进而耦合到天线1355。在各种实施方式中，WLAN单元1350可以根据一个或多个无线协议提供通信。
如进一步所示，多个传感器1360可以耦合到SoC 1310。这些传感器可以包括各种加速度计、环境和其他传感器，包括用户手势传感器。最后，音频编解码器1365耦合到SoC1310以提供到音频输出设备1370的接口。当然应理解，尽管在图9中以该特定实施方式示出，但许多变化和替代方案是可能的。
现在参考图10，示出了代表性计算机系统的方框图，所述代表性计算机系统例如笔记本电脑、UltrabookTM或其他小型系统。在一个实施例中，处理器1410包括微处理器、多核处理器、多线程处理器、超低电压处理器、嵌入式处理器或其他已知处理元件。在所示实施方式中，处理器1410用作主处理单元和中央集线器，用于与系统1400的各种部件中的许多部件通信，并且可以包括如本文所述的电源管理电路。作为一个示例，处理器1410被实现为SoC，并且可以包括支持如本文所述的非投递式存储器写入事务的代理和结构。在一个实施例中，处理器1410与系统存储器1415通信。作为说明性示例，系统存储器1415通过多个存储器设备或模块实现，以提供给定的系统存储器量。
为了提供诸如数据、应用程序、一个或多个操作系统等信息的持久储存，大容量储存器1420也可以耦合到处理器1410。在各种实施例中，为了能够实现更薄更轻的系统设计以及提高系统响应性，可以通过SSD实现该大容量储存器，或者可以主要使用硬盘驱动器(HDD)并带有少量SSD储存器充当SSD高速缓存来实现大容量储存器，以实现在断电事件期间的上下文状态和其他此类信息的非易失性储存，以便在重新启动系统活动时可以发生快速上电。还如图10所示，闪存设备1422可以例如经由串行外围接口(SPI)耦合到处理器1410。该闪存设备可以提供系统软件(包括基本输入/输出软件(BIOS)以及系统的其他固件)的非易失性储存。
各种输入/输出(I/O)设备可以存在于系统1400内。在图10的实施例中具体示出的是显示器1424，其可以是高清LCD或LED面板，其进一步提供触摸屏1425。在一个实施例中，显示器1424可以经由显示器互连耦合到处理器1410，显示器互连可以实现为高性能图形互连。触摸屏1425可以经由另一互连耦合到处理器1410，在一个实施例中，该互连可以是I2C互连。如图10中进一步所示，除了触摸屏1425之外，通过触摸的用户输入也可以经由触摸板1430进行，触摸板1430可以配置在机架内并且还可以耦合到与触摸屏1425相同的I2C互连。
出于感知计算和其他目的，各种传感器可以存在于系统内并且可以以不同的方式耦合到处理器1410。某些惯性和环境传感器可以通过传感器集线器1440(例如经由I2C互连)耦合到处理器1410。在图10所示的实施例中，这些传感器可以包括加速计1441、环境光传感器(ALS)1442、罗盘1443和陀螺仪1444。其他环境传感器可以包括一个或多个热传感器1446，在一些实施例中，热传感器1446经由系统管理总线(SMBus)总线耦合到处理器1410。
还参见图10，各种外围设备可以经由低引脚数(LPC)互连耦合到处理器1410。在所示的实施例中，各种部件可以通过嵌入式控制器1435耦合。这些部件可以包括键盘1436(例如，经由PS2接口耦合)、风扇1437和热传感器1439。在一些实施例中，触摸板1430也可以经由PS2接口耦合到EC 1435。另外，诸如可信平台模块(TPM)1438的安全处理器也可以经由该LPC互连耦合到处理器1410。
系统1400可以以各种方式(包括无线方式)与外部设备通信。在图10所示的实施例中，存在各种无线模块，每个无线模块可以对应于配置用于特定无线通信协议的无线电设备。用于诸如近场的短距离的无线通信的一种方式可以是经由NFC单元1445，其可以在一个实施例中经由SMBus与处理器1410通信。注意，经由该NFC单元1445，彼此靠近的设备可以通信。
如图10中进一步所见，附加的无线单元可以包括其他短距离无线引擎，包括WLAN单元1450和BluetoothTM单元1452。使用WLAN单元1450，可以实现Wi-FiTM通信，而经由BluetoothTM单元1452，可以进行短距离BluetoothTM通信。这些单元可以经由给定链路与处理器1410通信。
另外，例如，可以经由WWAN单元1456进行根据蜂窝或其他无线广域协议的无线广域通信，WWAN单元1456又可以耦合到订户身份模块(SIM)1457。此外，为了能够接收和使用位置信息，还可以存在GPS模块1455。注意，在图10所示的实施例中，WWAN单元1456和诸如相机模块1454的集成捕获设备可以经由给定链路进行通信。
为了提供音频输入和输出，可以经由数字信号处理器(DSP)1460实现音频处理器，其可以经由高清晰度音频(HDA)链路耦合到处理器1410。类似地，DSP 1460可以与集成编码器/解码器(CODEC)和放大器1462通信，后者又可以耦合到可以在机箱内实现的输出扬声器1463。类似地，放大器和CODEC 1462可以耦合以从麦克风1465接收音频输入，在一个实施例中，麦克风1465可以经由双阵列麦克风(例如数字麦克风阵列)来实现，以提供高质量的音频输入以实现系统内各种操作的语音激活控制。还要注意，音频输出可以从放大器/CODEC1462提供给耳机插孔1464。尽管在图10的实施例中用这些特定的部件示出，但应理解本发明的范围不限于此。
可以在许多不同的系统类型中实现实施例。现在参考图11，示出的是根据本发明的实施例的系统的方框图。如图11所示，多处理器系统1500是点对点互连系统，并且包括经由点对点互连1550耦合的第一处理器1570和第二处理器1580。如图11所示，处理器1570和1580中的每一个可以是多核处理器，包括第一和第二处理器内核(即，处理器内核1574a和1574b以及处理器内核1584a和1584b)，尽管在处理器中可能存在更多的内核。每个处理器可以包括PCU(1575、1585)或其他电源管理逻辑以执行基于处理器的电源管理。这样的处理器可以进一步被配置为处理本文所述的PCI上下文内的非投递式存储器写入事务。
仍然参考图11，第一处理器1570还包括存储器控制器集线器(MCH)1572和点对点(P-P)接口1576和1578。类似地，第二处理器1580包括MCH 1582和P-P接口1586和1588。如图10所示，MCH 1572和1582将处理器耦合到各自的存储器，即存储器1532和存储器1534，它们可以是本地附接到相应处理器的系统存储器(例如，DRAM)的一部分。第一处理器1570和第二处理器1580可以分别经由P-P互连1562和1564耦合到芯片组1590。如图11所示，芯片组1590包括P-P接口1594和1598。
此外，芯片组1590包括接口1592，以通过PP互连1539将芯片组1590与高性能图形引擎1538耦合。相应地，芯片组1590可以经由接口1596耦合到第一总线1516。如图10所示，各种输入/输出(I/O)设备1514可以耦合到第一总线1516，以及将第一总线1516耦合到第二总线1520的总线桥接器1518。在一个实施例中，各种设备可以耦合到第二总线1520，包括例如，键盘/鼠标1522、通信设备1526和数据储存单元1528，诸如可包括代码1530的盘驱动器或其他大容量储存设备。此外，音频I/O 1524可以耦合到第二总线1520。实施例可以结合到其他类型的系统中，包括诸如智能蜂窝电话、平板电脑、上网本、UltrabookTM等的移动设备。
以下示例涉及其他实施例。
在一个示例中，SoC形成有半导体管芯，半导体管芯包括：多个代理，包括向存储器发出非投递式存储器写入事务的第一端点；以及用于耦合多个代理的结构，该结构包括具有多个信道的主接口，该结构包括基于PCI的结构，该结构包括控制逻辑，用于将非投递式存储器写入事务引导到存储器，从存储器接收非投递式存储器写入事务的完成，并将完成路由到第一端点。
在示例中，第一端点在发出投递式写入事务之前等待接收完成，以确保写入数据一致性。
在示例中，完成不包括数据。
在示例中，结构经由第一端点的第一信道接收非投递式存储器写入事务，并且经由映射到第一端点的第一信道的结构的第一信道将非投递式存储器写入事务引导到存储器。
在示例中，第一端点在非投递式存储器写入事务未完成时发出第二非投递式存储器写入事务。
在示例中，第一端点在发出投递式写入事务之前等待接收第二非投递式存储器写入事务的第二完成，以确保写入数据一致性。
在示例中，第一端点包括非PCI逻辑以原生地支持非投递式写入事务。
在示例中，该结构包括集成的片上系统结构，其中，集成的片上系统结构的协议并不原生地支持非投递式存储器写入事务。
在示例中，结构将非投递式存储器写入事务转换为投递式写入事务，并将投递式写入事务发送到不支持非投递式存储器写入事务的基于PCI的结构。
在示例中，该结构将非投递式存储器写入事务转发到包括非基于PCI的结构的第二结构，该非基于PCI的结构原生地支持非投递式存储器写入事务。
在示例中，该结构阻止非投递式存储器写入事务越过投递式写入事务。
在另一示例中，一种方法包括：从SoC的端点向SoC的主结构发送非投递式存储器写入事务，以使主结构能够将非投递式写入事务引导到耦合到SoC的存储器，端点包括基于PCI的端点，主结构支持PCI排序规则；当投递式写入事务存在于端点的投递式队列中时，确定端点是否接收到非投递式存储器写入事务的完成；并且阻止将投递式写入事务从端点发送到主结构，直到确定端点已经接收到非投递式存储器写入事务的完成。
在示例中，该方法还包括在端点接收到非投递式存储器写入事务的完成之前，将第二非投递式存储器写入事务从端点发送到主结构。
在示例中，该方法还包括在由端点发送的一个或多个先前的非投递式存储器写入事务未完成的同时，将多个非投递式存储器写入事务从端点发送到主结构。
在示例中，该方法还包括：将第二非投递式存储器写入事务从SoC的第二端点发送到主结构，第二端点包括非基于PCI的IP逻辑，并且主结构包括基于PCI的结构，配置为支持非投递式存储器写入事务。
在示例中，该方法还包括：在端点中从请求者接收第二非投递式存储器写入事务；将第二非投递式存储器写入事务转换为投递式写入事务并将投递式写入事务发送到耦合到所述端点的第二结构，所述第二结构包括未配置为支持非投递式存储器写入事务的基于PCI的结构；并将第二非投递式存储器写入事务的完成发送给请求者。
在另一示例中，包括指令的计算机可读介质用于执行任何上述示例的方法。
在另一示例中，包括数据的计算机可读介质由至少一个机器用于制造至少一个集成电路以执行以上示例中的任一个的方法。
在另一个示例中，一种装置包括用于执行以上示例中的任一个的方法的模块。
在又一示例中，一种系统包括：SoC和耦合到SoC的存储器。SoC可以包括：一个或多个内核以执行指令；一致性互连，耦合到一个或多个内核；存储控制器，耦合到一致性互连；多个代理，包括：第一端点，发出非投递式存储器写入事务，第一端点包括基于PCI的端点；第二非基于PCI的端点，发出第二非投递式存储器写入事务；以及结构，耦合多个代理中的至少一些代理，该结构包括控制逻辑，用于将至少第一非投递式存储器写入事务引导到存储器，接收第一非投递式存储器写入事务的第一完成，并且将第一完成路由到第一端点。
在示例中，第二端点包括第三方IP逻辑。
在示例中，结构将第二非投递式存储器写入事务转发到第二结构，第二结构包括非基于PCI的结构。
在示例中，第一端点在第一非投递式存储器写入事务未完成时发出另一个非投递式存储器写入事务，并且阻止发出投递式写入事务直到第一端点接收到所述完成和另一个非投递式存储器写入事务的另一个完成。
在又一示例中，一种装置包括：用于将非投递式存储器写入事务从端点发送到主结构以使主结构能够将非投递式写入事务引导到存储器的模块，该端点包括基于PCI的端点，主结构支持PCI排序规则；用于确定端点是否接收到非投递式存储器写入事务的完成的模块；以及用于阻止将存储在端点的投递式队列中的投递式写入事务从端点发送到主结构直到端点已经接收到非投递式存储器写入事务的完成的模块。
在示例中，该装置还包括用于在端点接收到非投递式存储器写入事务的完成之前，将第二非投递式存储器写入事务从端点发送到主结构的模块。
在示例中，该装置还包括用于在由端点发送的一个或多个先前的非投递式存储器写入事务未完成的同时，将多个非投递式存储器写入事务从端点发送到主结构的模块。
在示例中，该装置还包括用于将第二非投递式存储器写入事务从第二端点发送到主结构的模块，第二端点包括非基于PCI的IP逻辑，并且主结构包括基于PCI的结构，配置为支持非投递式存储器写入事务。
在示例中，该装置还包括：用于在端点中从请求者接收的第二非投递式存储器写入事务的模块；用于将第二非投递式存储器写入事务转换为投递式写入事务并将投递式写入事务发送到耦合到所述端点的第二结构的模块，所述第二结构包括未配置为支持非投递式存储器写入事务的基于PCI的结构；以及用于将第二非投递式存储器写入事务的完成发送给请求者的模块。
应理解，上述实例的各种组合是可能的。
注意，术语“电路”和“电路系统”在本文中可互换使用。如本文所使用的，这些术语和术语“逻辑”用于指代单独的或以任何方式组合的模拟电路、数字电路、硬连线电路、可编程电路、处理器电路、微控制器电路、硬件逻辑电路、状态机电路和/或任何其他类型的物理硬件部件。实施例可以用在许多不同类型的系统中。例如，在一个实施例中，通信设备可以被布置为执行本文描述的各种方法和技术。当然，本发明的范围不限于通信设备，相反，其他实施例可以涉及用于处理指令的其他类型的装置，或者包括指令的一个或多个机器可读介质，指令响应于在计算设备上执行而使设备执行本文描述的一种或多种方法和技术。
实施例可以以代码实现，并且可以存储在其上存储有指令的非暂时性储存介质上，所述指令可以用于对系统进行编程以执行指令。实施例还可以以数据实现，并且可以存储在非暂时性储存介质上，数据如果由至少一个机器使用，则使至少一个机器制造至少一个集成电路以执行一个或多个操作。更进一步的实施例可以以包括信息的计算机可读储存介质实现，当制造到SoC或其他处理器中时，所述信息用于配置SoC或其他处理器执行一个或多个操作。储存介质可以包括但不限于任何类型的盘，包括软盘、光盘、固态驱动器(SSD)、紧致盘只读存储器(CD-ROM)、可重写紧致盘(CD-RW)，和磁光盘、半导体器件，诸如只读存储器(ROM)、随机存取存储器(RAM)(诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM))、可擦除可编程只读存储器(EPROM)、闪存、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡，或适用于存储电子指令的任何其他类型的介质。
尽管已经关于有限数量的实施例描述了本发明，但是本领域技术人员将从中意识到许多修改和变化。所附权利要求旨在覆盖属于本发明的真实精神和范围内的所有这些修改和变化。

Claims (25)

1.一种用于执行存储器事务的片上系统(SoC)，包括：
半导体管芯，包括：
多个代理，包括向存储器发出非投递式存储器写入事务的第一端点；以及
用于耦合所述多个代理的结构，所述结构包括具有多个信道的主接口，所述结构包括基于外围部件互连(PCI)的结构，所述结构包括控制逻辑，用于接收所述非投递式存储器写入事务并将所述非投递式存储器写入事务引导到所述存储器，从所述存储器接收所述非投递式存储器写入事务的完成，并将所述完成路由到所述第一端点。
2.根据权利要求1所述的SoC，其中，所述第一端点在发出投递式写入事务之前等待接收所述完成，以确保写入数据一致性。
3.根据权利要求2所述的SoC，其中，所述完成不包括数据。
4.根据权利要求1所述的SoC，其中，所述结构经由所述第一端点的第一信道接收所述非投递式存储器写入事务，并且经由映射到所述第一端点的第一信道的所述结构的第一信道将所述非投递式存储器写入事务引导到所述存储器。
5.根据权利要求1所述的SoC，其中，所述第一端点在所述非投递式存储器写入事务未完成时发出第二非投递式存储器写入事务。
6.根据权利要求5所述的SoC，其中，所述第一端点在发出投递式写入事务之前等待接收所述第二非投递式存储器写入事务的第二完成，以确保写入数据一致性。
7.根据权利要求1所述的SoC，其中，所述第一端点包括非PCI逻辑以原生地支持非投递式写入事务。
8.根据权利要求1所述的SoC，其中，所述结构包括集成的片上系统结构，其中，所述集成的片上系统结构的协议并不原生地支持非投递式存储器写入事务。
9.根据权利要求1所述的SoC，其中，所述结构将所述非投递式存储器写入事务转换为投递式写入事务，并将所述投递式写入事务发送到不支持所述非投递式存储器写入事务的基于PCI的结构。
10.根据权利要求1所述的SoC，其中，所述结构将所述非投递式存储器写入事务转发到包括非基于PCI的结构的第二结构，所述非基于PCI的结构原生地支持非投递式存储器写入事务。
11.根据权利要求1所述的SoC，其中，所述结构阻止所述非投递式存储器写入事务越过投递式写入事务。
12.一种用于执行存储器事务的方法，包括：
从片上系统(SoC)的端点向所述SoC的主结构发送非投递式存储器写入事务，以使所述主结构能够将所述非投递式写入事务引导到耦合到所述SoC的存储器，所述端点包括基于外围部件互连(PCI)的端点，并且所述主结构支持PCI排序规则；
当投递式写入事务存在于所述端点的投递式队列中时，确定所述端点是否接收到所述非投递式存储器写入事务的完成；以及
阻止将所述投递式写入事务从所述端点发送到所述主结构，直到确定所述端点已经接收到所述非投递式存储器写入事务的完成。
13.根据权利要求12所述的方法，还包括在所述端点接收到所述非投递式存储器写入事务的完成之前，将第二非投递式存储器写入事务从所述端点发送到所述主结构。
14.根据权利要求12所述的方法，还包括在由所述端点发送的一个或多个先前的非投递式存储器写入事务未完成的同时，将多个非投递式存储器写入事务从所述端点发送到所述主结构。
15.根据权利要求12所述的方法，还包括：
将第二非投递式存储器写入事务从所述SoC的第二端点发送到所述主结构，所述第二端点包括非基于PCI的知识产权(IP)逻辑，并且所述主结构包括基于PCI的结构，其被配置为支持非投递式存储器写入事务。
16.根据权利要求12所述的方法，还包括：
在所述端点中从请求者接收第二非投递式存储器写入事务；
将所述第二非投递式存储器写入事务转换为投递式写入事务并将所述投递式写入事务发送到耦合到所述端点的第二结构，所述第二结构包括未配置为支持非投递式存储器写入事务的基于PCI的结构；以及
将所述第二非投递式存储器写入事务的完成发送给所述请求者。
17.一种计算机可读储存介质，包括计算机可读指令，所述计算机可读指令在被执行时用于实现根据权利要求12至16中任一项所述的方法。
18.一种用于执行存储器事务的系统，包括：
片上系统(SoC)，包括：
一个或多个内核，用于执行指令；
一致性互连，其耦合到所述一个或多个内核；
存储控制器，其耦合到所述一致性互连；
多个代理，包括：
第一端点，用于发出第一非投递式存储器写入事务，所述第一端点包括基于外围部件互连(PCI)的端点；
第二非基于PCI的端点，用于发出第二非投递式存储器写入事务；以及
结构，其耦合所述多个代理中的至少一些代理，所述结构包括控制逻辑，用于从所述第一端点接收所述第一非投递式存储器写入事务，并将至少所述第一非投递式存储器写入事务引导到存储器，接收所述第一非投递式存储器写入事务的第一完成，以及将所述第一完成路由到所述第一端点；以及
所述存储器，其耦合到所述SoC。
19.根据权利要求18所述的系统，其中，所述第二非基于PCI的端点包括第三方知识产权(IP)逻辑。
20.根据权利要求19所述的系统，其中，所述结构将所述第二非投递式存储器写入事务转发到第二结构，所述第二结构包括非基于PCI的结构。
21.根据权利要求18所述的系统，其中，所述第一端点在所述第一非投递式存储器写入事务未完成时发出另一个非投递式存储器写入事务，并且阻止发出投递式写入事务直到所述第一端点接收到所述完成以及所述另一个非投递式存储器写入事务的另一个完成。
22.一种用于执行存储器事务的装置，包括：
用于将非投递式存储器写入事务从端点发送到主结构以使所述主结构能够将所述非投递式写入事务引导到存储器的模块，所述端点包括基于外围部件互连(PCI)的端点，并且所述主结构支持PCI排序规则；
用于确定所述端点是否接收到所述非投递式存储器写入事务的完成的模块；以及
用于阻止将存储在所述端点的投递式队列中的投递式写入事务从所述端点发送到所述主结构直到所述端点已经接收到所述非投递式存储器写入事务的完成的模块。
23.根据权利要求22所述的装置，还包括用于在所述端点接收到所述非投递式存储器写入事务的完成之前，将第二非投递式存储器写入事务从所述端点发送到所述主结构的模块。
24.根据权利要求22所述的装置，还包括用于在由所述端点发送的一个或多个先前的非投递式存储器写入事务未完成的同时，将多个非投递式存储器写入事务从所述端点发送到所述主结构的模块。
25.根据权利要求22所述的装置，还包括：
用于将第二非投递式存储器写入事务从第二端点发送到所述主结构的模块，所述第二端点包括非基于PCI的知识产权(IP)逻辑，并且所述主结构包括基于PCI的结构，其被配置为支持非投递式存储器写入事务。
CN201780073628.6A 2016-12-28 2017-11-20 用于处理结构中非投递式存储器写入事务的方法、装置和系统 Active CN110023919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011595833.9A CN112597091A (zh) 2016-12-28 2017-11-20 用于处理结构中非投递式存储器写入事务的方法、装置和系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/391,984 US10846126B2 (en) 2016-12-28 2016-12-28 Method, apparatus and system for handling non-posted memory write transactions in a fabric
US15/391,984 2016-12-28
PCT/US2017/062466 WO2018125433A1 (en) 2016-12-28 2017-11-20 Method, apparatus and system for handling non-posted memory write transactions in a fabric

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011595833.9A Division CN112597091A (zh) 2016-12-28 2017-11-20 用于处理结构中非投递式存储器写入事务的方法、装置和系统

Publications (2)

Publication Number Publication Date
CN110023919A CN110023919A (zh) 2019-07-16
CN110023919B true CN110023919B (zh) 2023-08-01

Family

ID=62630097

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780073628.6A Active CN110023919B (zh) 2016-12-28 2017-11-20 用于处理结构中非投递式存储器写入事务的方法、装置和系统
CN202011595833.9A Pending CN112597091A (zh) 2016-12-28 2017-11-20 用于处理结构中非投递式存储器写入事务的方法、装置和系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011595833.9A Pending CN112597091A (zh) 2016-12-28 2017-11-20 用于处理结构中非投递式存储器写入事务的方法、装置和系统

Country Status (3)

Country Link
US (2) US10846126B2 (zh)
CN (2) CN110023919B (zh)
WO (1) WO2018125433A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10191867B1 (en) * 2016-09-04 2019-01-29 Netronome Systems, Inc. Multiprocessor system having posted transaction bus interface that generates posted transaction bus commands
EP3507675A4 (en) * 2017-01-28 2020-02-12 Hewlett-Packard Development Company, L.P. ADAPTABLE CONNECTOR WITH EXTERNAL I / O PORT
JP2019164486A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 情報処理システム、情報処理方法及びメモリシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1981273A (zh) * 2004-04-01 2007-06-13 辉达公司 总线结构中的死锁避免
CN1985247A (zh) * 2004-06-28 2007-06-20 英特尔公司 存储器读请求越过存储器写
CN103890745A (zh) * 2011-08-31 2014-06-25 英特尔公司 集成知识产权（Ip）块到处理器中
CN104885070A (zh) * 2013-01-17 2015-09-02 英特尔公司 控制片上系统(SoC)中的带宽分配

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX9306994A (es) 1992-12-15 1994-06-30 Ericsson Telefon Ab L M Sistema de control de flujo para interruptores de paquete.
US6430182B1 (en) 1997-10-16 2002-08-06 Nec Corporation Fabric system and method for assigning identifier for fabric apparatus therefor
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
ES2235449T3 (es) 1998-07-31 2005-07-01 Alcatel Metodo, planificador, memoria intermedia inteligente, procesador y sistema de telecomunicaciones para compartir un ancho de banda disponible.
US6182183B1 (en) 1998-11-13 2001-01-30 Sonics, Inc. Communications system and method with multilevel connection identification
US6233632B1 (en) 1999-01-07 2001-05-15 Vlsi Technology, Inc. Optimizing peripheral component interconnect transactions in a mixed 32/64-bit environment by eliminating unnecessary data transfers
US6427169B1 (en) 1999-07-30 2002-07-30 Intel Corporation Parsing a packet header
US6330647B1 (en) 1999-08-31 2001-12-11 Micron Technology, Inc. Memory bandwidth allocation based on access count priority scheme
US6788707B1 (en) 1999-08-31 2004-09-07 Broadcom Corporation Method for the suppression and expansion of packet header information in cable modem and cable modem termination system devices
US7130315B1 (en) 1999-09-10 2006-10-31 Sony Corporation Method of and apparatus for utilizing extended AV/C command and response frames including transaction label and common result/error code
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6611893B1 (en) 1999-12-29 2003-08-26 Agere Systems Inc. Data bus method and apparatus providing variable data rates using a smart bus arbiter
US7124376B2 (en) 2000-05-02 2006-10-17 Palmchip Corporation Design tool for systems-on-a-chip
US6810460B1 (en) 2001-02-15 2004-10-26 Lsi Logic Corporation AMBA bus off-chip bridge
US6816938B2 (en) 2001-03-27 2004-11-09 Synopsys, Inc. Method and apparatus for providing a modular system on-chip interface
US20030072326A1 (en) 2001-08-14 2003-04-17 Mehdi Alasti Method and apparatus for parallel, weighted arbitration scheduling for a switch fabric
US20030069988A1 (en) 2001-10-09 2003-04-10 Johan Rune In-band signaling
US20030088722A1 (en) 2001-11-02 2003-05-08 David Price System and method for managing priorities in a PCI bus system
US7162546B2 (en) 2001-12-27 2007-01-09 Intel Corporation Reordering unrelated transactions from an ordered interface
US7246245B2 (en) 2002-01-10 2007-07-17 Broadcom Corporation System on a chip for network storage devices
US7292580B2 (en) 2002-06-10 2007-11-06 Lsi Corporation Method and system for guaranteeing quality of service in a multi-plane cell switch
US7191249B1 (en) 2002-06-14 2007-03-13 Juniper Networks, Inc. Packet prioritization systems and methods using address aliases
US7266786B2 (en) * 2002-11-05 2007-09-04 Sonics, Inc. Method and apparatus for configurable address mapping and protection architecture and hardware for on-chip systems
US7046668B2 (en) 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US6907478B2 (en) 2003-02-18 2005-06-14 Adaptec, Inc. Systems and methods optimizing data transfer throughput of a system on chip
US20050010687A1 (en) 2003-06-26 2005-01-13 Silicon Graphics, Inc. Multiprocessor network multicasting and gathering
GB2405052A (en) 2003-08-12 2005-02-16 Orange Personal Comm Serv Ltd Packet data communications
US7028130B2 (en) * 2003-08-14 2006-04-11 Texas Instruments Incorporated Generating multiple traffic classes on a PCI Express fabric from PCI devices
US7756958B2 (en) 2003-09-20 2010-07-13 International Business Machines Corporation Intelligent discovery of network information from multiple information gathering agents
US8407433B2 (en) 2007-06-25 2013-03-26 Sonics, Inc. Interconnect implementing internal controls
US7065733B2 (en) 2003-12-02 2006-06-20 International Business Machines Corporation Method for modifying the behavior of a state machine
US20050137966A1 (en) 2003-12-19 2005-06-23 Munguia Peter R. Flow control credit synchronization
KR100601881B1 (ko) 2004-01-28 2006-07-19 삼성전자주식회사 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
KR101034494B1 (ko) 2004-02-11 2011-05-17 삼성전자주식회사 개방형 코어 프로토콜을 기반으로 하는 버스 시스템
KR101089324B1 (ko) 2004-02-20 2011-12-02 삼성전자주식회사 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템
TWI259354B (en) 2004-06-25 2006-08-01 Via Tech Inc System and method of real-time power management
US7707434B2 (en) 2004-06-29 2010-04-27 Broadcom Corporation Power control bus for carrying power control information indicating a power supply voltage variability
US20060047849A1 (en) 2004-06-30 2006-03-02 Mukherjee Shubhendu S Apparatus and method for packet coalescing within interconnection network routers
US7525986B2 (en) 2004-10-28 2009-04-28 Intel Corporation Starvation prevention scheme for a fixed priority PCI-Express arbiter with grant counters using arbitration pools
JP2006163516A (ja) 2004-12-02 2006-06-22 Fujitsu Ltd ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法
US20060140126A1 (en) 2004-12-27 2006-06-29 Intel Corporation Arbitrating virtual channel transmit queues in a switched fabric network
JP4410190B2 (ja) 2005-03-24 2010-02-03 富士通株式会社 ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム
ATE528889T1 (de) 2005-05-26 2011-10-15 St Ericsson Sa Elektronische vorrichtung und verfahren zur kommunikationsressourcenzuteilung
US7308668B2 (en) 2005-06-30 2007-12-11 International Business Machines Corporation Apparatus and method for implementing an integrated circuit IP core library architecture
US7461190B2 (en) 2005-08-11 2008-12-02 P.A. Semi, Inc. Non-blocking address switch with shallow per agent queues
US7457905B2 (en) 2005-08-29 2008-11-25 Lsi Corporation Method for request transaction ordering in OCP bus to AXI bus bridge design
US7613902B1 (en) 2005-09-22 2009-11-03 Lockheed Martin Corporation Device and method for enabling efficient and flexible reconfigurable computing
DE102005047368A1 (de) 2005-10-04 2007-04-05 Epcos Ag Piezoelektrischer Transformator und Verfahren zu dessen Herstellung
JP2007135035A (ja) 2005-11-11 2007-05-31 Nippon Telegr & Teleph Corp <Ntt> 通信装置及びパケット処理方法
US8364874B1 (en) 2006-01-17 2013-01-29 Hewlett-Packard Development Company, L. P. Prioritized polling for virtual network interfaces
US7844761B1 (en) 2006-05-10 2010-11-30 Altera Corporation Flexible on-chip datapath interface for facilitating communication between first and second interfaces with different interface properties
US8437369B2 (en) 2006-05-19 2013-05-07 Integrated Device Technology, Inc. Packets transfer device that intelligently accounts for variable egress channel widths when scheduling use of dispatch bus by egressing packet streams
US7694161B2 (en) 2006-06-30 2010-04-06 Intel Corporation Uncore thermal management
WO2008023218A1 (en) 2006-08-23 2008-02-28 Freescale Semiconductor, Inc. Device having priority upgrade mechanism capabilities and a method for updating priorities
US20080059441A1 (en) 2006-08-30 2008-03-06 Lockheed Martin Corporation System and method for enterprise-wide dashboard reporting
US7805621B2 (en) 2006-09-29 2010-09-28 Broadcom Corporation Method and apparatus for providing a bus interface with power management features
US20080147858A1 (en) 2006-12-13 2008-06-19 Ramkrishna Prakash Distributed Out-of-Band (OOB) OS-Independent Platform Management
US20080163005A1 (en) 2006-12-28 2008-07-03 Sonksen Bradley S Error injection in pci-express devices
US8644305B2 (en) 2007-01-22 2014-02-04 Synopsys Inc. Method and system for modeling a bus for a system design incorporating one or more programmable processors
KR100867640B1 (ko) 2007-02-06 2008-11-10 삼성전자주식회사 다중 접근 경로를 가지는 이미지 프로세싱 메모리를포함하는 시스템 온 칩
US7979592B1 (en) 2007-02-09 2011-07-12 Emulex Design And Manufacturing Corporation Virtualization bridge device
EP2122905A2 (en) 2007-03-09 2009-11-25 Telefonaktiebolaget LM Ericsson (PUBL) Dissemination of network management tasks in a distributed communication network
DE112008000552B4 (de) 2007-05-14 2020-04-23 Samsung Electronics Co., Ltd. Verfahren und Vorrichtung zum Empfangen von Rundfunk
US7573295B1 (en) 2007-05-14 2009-08-11 Xilinx, Inc. Hard macro-to-user logic interface
US20080288689A1 (en) 2007-05-14 2008-11-20 Brian Hoang Opportunistic granting arbitration scheme for fixed priority grant counter based arbiter
KR101122200B1 (ko) 2007-05-14 2012-06-12 삼성전자주식회사 방송 송신 방법 및 장치와 방송 수신 방법 및 장치
US7685346B2 (en) 2007-06-26 2010-03-23 Intel Corporation Demotion-based arbitration
US7734856B2 (en) 2007-08-22 2010-06-08 Lantiq Deutschland Gmbh Method for operating a plurality of arbiters and arbiter system
US8028185B2 (en) 2008-03-11 2011-09-27 Globalfoundries Inc. Protocol for transitioning in and out of zero-power state
US8286014B2 (en) 2008-03-25 2012-10-09 Intel Corporation Power management for a system on a chip (SoC)
US7673087B1 (en) 2008-03-27 2010-03-02 Xilinx, Inc. Arbitration for an embedded processor block core in an integrated circuit
US7783819B2 (en) 2008-03-31 2010-08-24 Intel Corporation Integrating non-peripheral component interconnect (PCI) resources into a personal computer system
US7917730B2 (en) 2008-04-01 2011-03-29 International Business Machines Corporation Processor chip with multiple computing elements and external i/o interfaces connected to perpendicular interconnection trunks communicating coherency signals via intersection bus controller
US7849252B2 (en) 2008-05-30 2010-12-07 Intel Corporation Providing a prefix for a packet header
US7861027B2 (en) 2008-05-30 2010-12-28 Intel Corporation Providing a peripheral component interconnect (PCI)-compatible transaction level protocol for a system on a chip (SoC)
US8958419B2 (en) 2008-06-16 2015-02-17 Intel Corporation Switch fabric primitives
US20100022070A1 (en) 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8225019B2 (en) 2008-09-22 2012-07-17 Micron Technology, Inc. SATA mass storage device emulation on a PCIe interface
US7861024B2 (en) * 2008-09-30 2010-12-28 Intel Corporation Providing a set aside mechanism for posted interrupt transactions
EP2224664A1 (en) 2009-02-26 2010-09-01 Vodafone Group PLC Method and system for controlling call admission in IMS
US8711771B2 (en) 2009-03-03 2014-04-29 Qualcomm Incorporated Scalable header extension
US7873068B2 (en) 2009-03-31 2011-01-18 Intel Corporation Flexibly integrating endpoint logic into varied platforms
US8170062B2 (en) * 2009-04-29 2012-05-01 Intel Corporation Packetized interface for coupling agents
US8095700B2 (en) 2009-05-15 2012-01-10 Lsi Corporation Controller and method for statistical allocation of multichannel direct memory access bandwidth
JP5083464B2 (ja) 2009-05-25 2012-11-28 日本電気株式会社 ネットワークオンチップとネットワークルーティング方法とシステム
US20100306442A1 (en) * 2009-06-02 2010-12-02 International Business Machines Corporation Detecting lost and out of order posted write packets in a peripheral component interconnect (pci) express network
US7934045B2 (en) 2009-06-09 2011-04-26 International Business Machines Corporation Redundant and fault tolerant control of an I/O enclosure by multiple hosts
US8085801B2 (en) 2009-08-08 2011-12-27 Hewlett-Packard Development Company, L.P. Resource arbitration
JP5273002B2 (ja) 2009-09-30 2013-08-28 ブラザー工業株式会社 通信システム、通信制御装置、通信制御方法、及び通信制御プログラム
US8073942B2 (en) 2009-10-20 2011-12-06 Dell Products, Lp System and method for storage discovery in a storage area network using device domains under control of a storage device
US9680770B2 (en) 2009-10-30 2017-06-13 Iii Holdings 2, Llc System and method for using a multi-protocol fabric module across a distributed server interconnect fabric
US20110179248A1 (en) 2010-01-18 2011-07-21 Zoran Corporation Adaptive bandwidth allocation for memory
CN103081379B (zh) 2010-08-27 2016-04-13 Lg电子株式会社 用于针对大型无线电接入网络的访问类禁止和退避控制的mac pdu信号传递和操作方法
WO2012032576A1 (en) * 2010-09-09 2012-03-15 Hitachi, Ltd. Computer system control method and computer system
US8789170B2 (en) 2010-09-24 2014-07-22 Intel Corporation Method for enforcing resource access control in computer systems
US8521941B2 (en) * 2010-12-28 2013-08-27 Plx Technology, Inc. Multi-root sharing of single-root input/output virtualization
US9043665B2 (en) 2011-03-09 2015-05-26 Intel Corporation Functional fabric based test wrapper for circuit testing of IP blocks
US8812785B2 (en) 2011-05-23 2014-08-19 International Business Machines Corporation Managing track discard requests to include in discard track messages
US8904058B2 (en) 2011-05-27 2014-12-02 International Business Machines Corporation Selecting direct memory access engines in an adaptor input/output (I/O) requests received at the adaptor
US8495265B2 (en) 2011-06-01 2013-07-23 International Business Machines Corporation Avoiding non-posted request deadlocks in devices by holding the sending of requests
US8930602B2 (en) 2011-08-31 2015-01-06 Intel Corporation Providing adaptive bandwidth allocation for a fixed priority arbiter
US9176913B2 (en) * 2011-09-07 2015-11-03 Apple Inc. Coherence switch for I/O traffic
US8929373B2 (en) 2011-09-29 2015-01-06 Intel Corporation Sending packets with expanded headers
US8775700B2 (en) 2011-09-29 2014-07-08 Intel Corporation Issuing requests to a fabric
US8713240B2 (en) 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US8874976B2 (en) 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
US8711875B2 (en) 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
US8805926B2 (en) 2011-09-29 2014-08-12 Intel Corporation Common idle state, active state and credit management for an interface
US8713234B2 (en) * 2011-09-29 2014-04-29 Intel Corporation Supporting multiple channels of a single interface
CN106021147B (zh) * 2011-09-30 2020-04-28 英特尔公司 在逻辑驱动器模型下呈现直接存取的存储设备
EP2761481A4 (en) * 2011-09-30 2015-06-17 Intel Corp PRESENTATION OF DIRECT ACCESS STORAGE DEVICE IN LOGIC READER MODEL
US9767058B2 (en) 2011-11-17 2017-09-19 Futurewei Technologies, Inc. Method and apparatus for scalable low latency solid state drive interface
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
US8788737B2 (en) * 2011-12-26 2014-07-22 Qualcomm Technologies, Inc. Transport of PCI-ordered traffic over independent networks
US10037284B2 (en) * 2012-10-03 2018-07-31 Intel Corporation Bridging and integrating devices across processing systems
US9164938B2 (en) * 2013-01-02 2015-10-20 Intel Corporation Method to integrate ARM ecosystem IPs into PCI-based interconnect
US20140281236A1 (en) * 2013-03-14 2014-09-18 William C. Rash Systems and methods for implementing transactional memory
US9910816B2 (en) * 2013-07-22 2018-03-06 Futurewei Technologies, Inc. Scalable direct inter-node communication over peripheral component interconnect-express (PCIe)
US9003090B1 (en) * 2014-03-25 2015-04-07 DSSD, Inc. PCI express fabric routing for a fully-connected mesh topology
US9304690B2 (en) * 2014-05-07 2016-04-05 HGST Netherlands B.V. System and method for peer-to-peer PCIe storage transfers
US9996487B2 (en) * 2015-06-26 2018-06-12 Intel Corporation Coherent fabric interconnect for use in multiple topologies
US10191867B1 (en) * 2016-09-04 2019-01-29 Netronome Systems, Inc. Multiprocessor system having posted transaction bus interface that generates posted transaction bus commands

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1981273A (zh) * 2004-04-01 2007-06-13 辉达公司 总线结构中的死锁避免
CN1985247A (zh) * 2004-06-28 2007-06-20 英特尔公司 存储器读请求越过存储器写
CN103890745A (zh) * 2011-08-31 2014-06-25 英特尔公司 集成知识产权（Ip）块到处理器中
CN104885070A (zh) * 2013-01-17 2015-09-02 英特尔公司 控制片上系统(SoC)中的带宽分配

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于铁电存储器的事务型文件系统;余松涛等;《电子科技》;20130615(第06期);全文 *

Also Published As

Publication number Publication date
US10846126B2 (en) 2020-11-24
US20180181432A1 (en) 2018-06-28
US11372674B2 (en) 2022-06-28
CN112597091A (zh) 2021-04-02
CN110023919A (zh) 2019-07-16
WO2018125433A1 (en) 2018-07-05
US20210042147A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
CN107278299B (zh) 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统
CN107003955B (zh) 用于在根复合体中集成设备的方法、装置和系统
US9489329B2 (en) Supporting multiple channels of a single interface
US11372674B2 (en) Method, apparatus and system for handling non-posted memory write transactions in a fabric
US9064051B2 (en) Issuing requests to a fabric
TWI516954B (zh) 單晶片系統（ｓｏｃ）中的控制頻寬分配
US9448870B2 (en) Providing error handling support to legacy devices
US9122815B2 (en) Common idle state, active state and credit management for an interface
US11119704B2 (en) System, apparatus and method for sharing a flash device among multiple masters of a computing platform
CN107660282B (zh) 处理多根系统中的分区复位
US20140281113A1 (en) Host interface crossbar for sensor hub
US20140281109A1 (en) Bus independent platform for sensor hub peripherals
US9047264B2 (en) Low pin count controller
CN107533443B (zh) 在半导体器件中提供多个根
US20140108688A1 (en) Fabric Delivered Interrupts

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment