JP2006163516A - ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法 - Google Patents

ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法 Download PDF

Info

Publication number
JP2006163516A
JP2006163516A JP2004350094A JP2004350094A JP2006163516A JP 2006163516 A JP2006163516 A JP 2006163516A JP 2004350094 A JP2004350094 A JP 2004350094A JP 2004350094 A JP2004350094 A JP 2004350094A JP 2006163516 A JP2006163516 A JP 2006163516A
Authority
JP
Japan
Prior art keywords
shared memory
shared
request
access
access request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004350094A
Other languages
English (en)
Inventor
Kazuhiko Suzuki
数彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004350094A priority Critical patent/JP2006163516A/ja
Priority to US11/087,247 priority patent/US7421543B2/en
Publication of JP2006163516A publication Critical patent/JP2006163516A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Abstract

【課題】複数のホストで共用する共用メモリを提供すること。
【解決手段】各ホストの共用メモリアクセス機能提供部１１がアプリケーションから共用メモリアクセス要求を受け取ってＦＣスイッチ１００に共用メモリアクセス要求を発行し、ＦＣスイッチ１００の共用メモリアクセス要求識別部１１０がホストからの要求が共用メモリアクセス要求であるか否かを判定し、共用メモリアクセス要求である場合には、共用メモリ制御部１２０が共用メモリアクセス要求に基づいて共用情報記憶部１４０に対するアクセスを制御する。
【選択図】 図２

Description

この発明は、複数のホストコンピュータを接続するネットワーク装置に関し、特に、複数のホストコンピュータ間で共用される共用メモリを提供するネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法に関するものである。
従来、ホストコンピュータ（以下「ホスト」という。）間で情報（データ）を共用したい場合には、ホスト間で同じディスク装置を共用接続し、その共用ディスク内に情報を書き出すことによって、情報の共有を行っていた（例えば、非特許文献１参照。）。
「PRIMECLUSTER」、［平成１６年１１月１７日検索］、インターネット＜URL: http://primeserver.fujitsu.com/primepower/products/soft/primecluster/global_disk_services.html＞
しかしながら、共用ディスクをホスト間で構築する場合には、共用する全てのホストがクラスタ環境として論理的なグループを構成しなければならず、各ホストのプラットフォーム（オペレーティングシステム（以下「ＯＳ」という。））が統一されている必要があり、異なるＯＳが使用されている複数のホスト間ではディスク装置を共用することができないという問題があった。
また、共用ディスク装置として一般的に使用されるディスクアレイ装置は、複数のホストと接続するためには複数のＣＡ（Channel Adapter）を装備する必要があり、ディスクアレイ装置が高価になるという問題もあった。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、複数のホスト間で共用される共用メモリを提供するネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明に係るネットワーク装置は、複数のホストコンピュータを接続するネットワーク装置であって、前記複数のホストコンピュータで共用される記憶領域として使用される共用情報記憶手段と、前記複数のホストコンピュータからの前記共用情報記憶手段へのアクセスを制御するアクセス制御手段と、を備えたことを特徴とする。
この請求項１の発明によれば、複数のホストコンピュータで共用される記憶領域として使用される記憶装置をネットワーク装置が備え、複数のホストコンピュータからの記憶装置へのアクセスを制御するよう構成したので、ホストコンピュータはネットワーク装置の記憶装置を共用メモリとして使用することができる。
また、請求項２の発明に係るネットワーク装置は、請求項１の発明において、前記ホストコンピュータからの要求が前記共用情報記憶手段へのアクセス要求であるか否かを識別するアクセス要求識別手段をさらに備え、前記アクセス制御手段は、前記アクセス要求識別手段により前記共用情報記憶手段へのアクセス要求であると識別された要求に対して該共用情報記憶手段へのアクセスを制御することを特徴とする。
この請求項２の発明によれば、ホストコンピュータからの要求が記憶装置へのアクセス要求であるか否かを識別し、記憶装置へのアクセス要求であると識別した要求に対して記憶装置へのアクセスを制御するよう構成したので、ネットワーク装置に対する他の要求と分離して記憶装置へのアクセスを制御することができる。
また、請求項３の発明に係るネットワーク装置は、請求項１の発明において、前記複数のホストコンピュータのオペレーティングシステムは異なることを特徴とする。
この請求項３の発明によれば、複数のホストコンピュータのオペレーティングシステムが異なる場合にもホストコンピュータはネットワーク装置の記憶装置を共用メモリとして使用することができる。
また、請求項４の発明に係るファイバーチャネルスイッチは、複数のホストコンピュータをディスク装置に接続するファイバーチャネルスイッチであって、前記複数のホストコンピュータで共用される記憶領域として使用される共用情報記憶手段と、前記複数のホストコンピュータからの前記共用情報記憶手段へのアクセスを制御するアクセス制御手段と、を備えたことを特徴とする。
この請求項４の発明によれば、複数のホストコンピュータで共用される記憶領域として使用される記憶装置をファイバーチャネルスイッチが備え、複数のホストコンピュータからの記憶装置へのアクセスを制御するよう構成したので、ホストコンピュータはファイバーチャネルスイッチの記憶装置を共用メモリとして使用することができる。
また、請求項５の発明に係る共用メモリアクセス制御方法は、ネットワーク装置で接続された複数のホストコンピュータで共用される共用メモリに対するアクセスを制御する共用メモリアクセス制御方法であって、ホストコンピュータがアプリケーションからの共用メモリに対する共用メモリアクセス要求を前記ネットワーク装置に転送するアクセス要求転送工程と、前記アクセス要求転送工程により転送された共用メモリアクセス要求に基づいて前記ネットワーク装置が自装置に備える記憶装置へのアクセスを制御するアクセス制御工程と、を含んだことを特徴とする。
この請求項５の発明によれば、ホストコンピュータがアプリケーションからの共用メモリに対する共用メモリアクセス要求をネットワーク装置に転送し、ホストコンピュータから転送された共用メモリアクセス要求に基づいてネットワーク装置が自装置に備える記憶装置へのアクセスを制御するよう構成したので、ホストコンピュータはネットワーク装置の記憶装置を共用メモリとして使用することができる。
請求項１および５の発明によれば、ホストコンピュータはネットワーク装置の記憶装置を共用メモリとして使用することができるので、複数のホストコンピュータ間で共用される共用メモリを提供することができるという効果を奏する。
また、請求項２の発明によれば、ネットワーク装置に対する他の要求と分離して記憶装置へのアクセスを制御することができるので、ネットワーク装置が提供する他の機能に影響を与えることなく共用メモリを提供することができるという効果を奏する。
また、請求項３の発明によれば、複数のホストコンピュータのオペレーティングシステムが異なる場合にもホストコンピュータはネットワーク装置の記憶装置を共用メモリとして使用することができるので、オペレーティングシステムが異なるホストコンピュータ間で共用される共用メモリを提供することができるという効果を奏する。
また、請求項４の発明によれば、ホストコンピュータはファイバーチャネルスイッチの記憶装置を共用メモリとして使用することができるので、複数のホストコンピュータ間で共用される共用メモリを提供することができるという効果を奏する。
以下に添付図面を参照して、この発明に係るネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法の好適な実施例を詳細に説明する。なお、本実施例では、ファイバーチャネルスイッチを中心に説明する。
まず、本実施例に係るファイバーチャネルスイッチ（以下「ＦＣスイッチ」という。）が提供する共用メモリの概念について説明する。図１は、本実施例に係るＦＣスイッチが提供する共用メモリの概念を説明するための説明図である。
同図に示すように、ＦＣスイッチは、ＳＡＮ（Storage Area Network）においてホストとディスク装置を接続する装置として使用される。ここで、ＦＣスイッチに接続する複数のホストのＯＳは同一である必要はなく、ＯＳ−Ａ〜ＯＳ−Ｆといった異なるＯＳのホストがＦＣスイッチに接続される。
そこで、本実施例に係るＦＣスイッチでは、複数のホスト間で共用される共用メモリをＦＣスイッチ内に設ける。このように、ＦＣスイッチ内に共用メモリを設けることによって、異なるＯＳのホストに対しても共用メモリを提供することができる。
次に、本実施例に係る共用メモリシステムの構成について説明する。図２は、本実施例に係る共用メモリシステムの構成を示す機能ブロック図である。同図に示すように、この共用メモリシステムは、ホスト１０〜３０と、これらのホスト１０〜３０に接続されるＦＣスイッチ１００とから構成される。
なお、ここでは、説明の便宜上、３台のホストのみを示したが、ＦＣスイッチ１００には、より多くのホストを接続することもできる。また、各ホストのＯＳは同一であっても異なっていてもかまわない。
各ホストは、共用メモリアクセス機能提供部１１を備え、この共用メモリアクセス機能提供部１１が、各ホストで実行されるアプリケーションに対してＦＣスイッチ１００に設けられた共用メモリへのアクセス機能を提供する。
具体的には、この共用メモリアクセス機能提供部１１は、共用メモリアクセス機能として以下の機能を提供し、ＦＣスイッチ１００に共用メモリアクセスの実行を依頼する。
共用メモリの獲得(allocate)：ホスト間で共用するメモリの獲得を依頼する。
共用メモリの解放(free)：獲得されている共用メモリの解放を依頼する。
共用メモリの開設(open)：共用メモリの利用宣言（アクセス可能な状態への変更）を依頼する。
共用メモリの閉塞(close)：共用メモリの利用終了宣言（アクセス不可能な状態への変更）を依頼する。
共用メモリの読み込み(read)：共用メモリ内のデータの読み込みを依頼する。
共用メモリの書き出し(write)：共用メモリに対するデータの書き出しを依頼する。
共用メモリの排他獲得(lock)/解放(unlock)：共用メモリに対する排他獲得あるいは排他の解放を依頼する。
ＦＣスイッチ１００は、共用メモリアクセス要求識別部１１０と、共用メモリ制御部１２０と、ディスク制御部１３０と、共用情報記憶部１４０とを有する。
共用メモリアクセス要求識別部１１０は、ホストからの要求を受け付けて共用メモリへのアクセス要求であるか否かを識別する処理部であり、共用メモリへのアクセス要求であれば、その要求を共用メモリ制御部１２０に渡し、共用メモリへのアクセス要求でなければ、ディスクへのアクセス要求であると判断し、その要求をディスク制御部１３０に渡す。
共用メモリ制御部１２０は、共用メモリアクセス要求識別部１１０を介してホスト１０〜３０から共用メモリアクセス要求を受け取り、共用メモリである共用情報記憶部１４０にアクセスする処理部である。
この共用メモリ制御部１２０が、ホスト１０〜３０から共用メモリアクセス要求を受け取り、受け取った共用メモリアクセス要求に基づいて共用情報記憶部１４０にアクセスすることによって、ホスト１０〜３０は、共用情報記憶部１４０を共用メモリとして利用することができる。
ディスク制御部１３０は、共用メモリアクセス要求識別部１１０を介してホスト１０〜３０からディスクへのアクセス要求を受け取り、ディスクにアクセスする処理部である。
共用情報記憶部１４０は、共用メモリとして利用される記憶部である。ここでは、共用情報記憶部１４０としてフラッシュメモリを用いるが、ディスクなど他の記憶媒体や記憶装置を用いることもできる。
次に、共用メモリアクセス機能提供部１１の処理手順について図３〜図９を用いて説明する。図３は、共用メモリ獲得処理の処理手順を示すフローチャートである。同図に示すように、この共用メモリ獲得処理では、アプリケーションから共用メモリとして使用する領域の名前であるメモリ領域名と領域の長さである獲得領域長の情報を収集する（ステップＳ１０１）。
そして、収集した情報に基づいて、ＦＣスイッチ１００の共用メモリ制御部１２０へ共用メモリ獲得要求を発行する（ステップＳ１０２）。すなわち、アプリケーションからの共用メモリ獲得要求をＦＣスイッチ１００に送信するためのプロトコル変換を行う。
そして、発行した共用メモリ獲得要求に対する応答を共用メモリ制御部１２０から復帰値として受け取り、受け取った復帰値をアプリケーションに返答する（ステップＳ１０３）。
このように、この共用メモリアクセス機能提供部１１がアプリケーションからの共用メモリ獲得要求に基づいてＦＣスイッチ１００に共用メモリの獲得を要求することによって、ホスト間で共用する共用メモリをＦＣスイッチ１００内に獲得することができる。
図４は、共用メモリ解放処理の処理手順を示すフローチャートである。同図に示すように、この共用メモリ解放処理では、アプリケーションから共用メモリとして使用した領域の名前であるメモリ領域名の情報を収集する（ステップＳ２０１）。
そして、収集した情報に基づいて、ＦＣスイッチ１００の共用メモリ制御部１２０へ共用メモリ解放要求を発行する（ステップＳ２０２）。すなわち、アプリケーションからの共用メモリ解放要求をＦＣスイッチ１００に送信するためのプロトコル変換を行う。
そして、発行した共用メモリ解放要求に対する応答を共用メモリ制御部１２０から復帰値として受け取り、受け取った復帰値をアプリケーションに返答する（ステップＳ２０３）。
このように、この共用メモリアクセス機能提供部１１がアプリケーションからの共用メモリ解放要求に基づいてＦＣスイッチ１００に共用メモリの解放を要求することによって、ホスト間で共用に使用した共用メモリを解放することができる。
図５は、共用メモリ開設処理の処理手順を示すフローチャートである。同図に示すように、この共用メモリ開設処理では、アプリケーションから共用メモリとして獲得した領域の名前であるメモリ領域名とアクセスモードの情報を収集する（ステップＳ３０１）。
そして、収集した情報に基づいて、ＦＣスイッチ１００の共用メモリ制御部１２０へ共用メモリ開設要求を発行する（ステップＳ３０２）。すなわち、アプリケーションからの共用メモリ開設要求をＦＣスイッチ１００に送信するためのプロトコル変換を行う。
そして、発行した共用メモリ開設要求で開設された領域を識別する利用識別子を共用メモリ制御部１２０から受け取り、受け取った利用識別子をアプリケーションに返答する（ステップＳ３０３）。
このように、この共用メモリアクセス機能提供部１１がアプリケーションからの共用メモリ開設要求に基づいてＦＣスイッチ１００に共用メモリの開設を要求することによって、ホスト間で共用に使用する共用メモリを使用可能な状態にすることができる。
図６は、共用メモリ閉塞処理の処理手順を示すフローチャートである。同図に示すように、この共用メモリ閉塞処理では、アプリケーションから共用メモリとして使用した領域を識別する利用識別子の情報を収集する（ステップＳ４０１）。
そして、収集した情報に基づいて、ＦＣスイッチ１００の共用メモリ制御部１２０へ共用メモリ閉塞要求を発行する（ステップＳ４０２）。すなわち、アプリケーションからの共用メモリ閉塞要求をＦＣスイッチ１００に送信するためのプロトコル変換を行う。
そして、発行した共用メモリ閉塞要求に対する応答を共用メモリ制御部１２０から復帰値として受け取り、受け取った復帰値をアプリケーションに返答する（ステップＳ４０３）。
このように、この共用メモリアクセス機能提供部１１がアプリケーションからの共用メモリ閉塞要求に基づいてＦＣスイッチ１００に共用メモリの閉塞を要求することによって、ホスト間で共用に使用した共用メモリを使用不可の状態にすることができる。
図７は、共用メモリ読み込み処理の処理手順を示すフローチャートである。同図に示すように、この共用メモリ読み込み処理では、アプリケーションから、利用識別子、データを読み出す共用メモリのアドレスであるデータアドレス（メモリ領域名）、共用メモリから読み出すデータの長さであるデータ長、および、共用メモリから読み出したデータの格納先のアドレスである読み込み領域アドレスの情報を収集する（ステップＳ５０１）。
そして、収集した情報に基づいて、ＦＣスイッチ１００の共用メモリ制御部１２０へ共用メモリ読み込み要求を発行する（ステップＳ５０２）。すなわち、アプリケーションからの共用メモリ読み込み要求をＦＣスイッチ１００に送信するためのプロトコル変換を行う。
そして、発行した共用メモリ読み込み要求に対してＦＣスイッチ１００から送られてくるデータを受信し（ステップＳ５０３）、受信したデータを読み込み領域に格納する（ステップＳ５０４）。そして、アプリケーションに処理結果を返答する。
このように、この共用メモリアクセス機能提供部１１がアプリケーションからの共用メモリ読み込み要求に基づいてＦＣスイッチ１００に共用メモリの読み込みを要求し、指定された領域に書き込むことによって、ホスト間で共用に使用する共用メモリからデータを読み出すことができる。
図８は、共用メモリ書き出し処理の処理手順を示すフローチャートである。同図に示すように、この共用メモリ書き出し処理では、アプリケーションから、利用識別子、データを書き出す共用メモリのアドレスであるデータアドレス（メモリ領域名）、共用メモリへ書き出すデータの長さであるデータ長、および、共用メモリに書き出すデータの格納先である書き込み領域アドレスの情報を収集する（ステップＳ６０１）。
そして、収集した情報に基づいて、ＦＣスイッチ１００の共用メモリ制御部１２０へ共用メモリ書き出し要求を発行する（ステップＳ６０２）。すなわち、アプリケーションからの共用メモリ書き出し要求をＦＣスイッチ１００に送信するためのプロトコル変換を行う。
そして、ＦＣスイッチ１００に書き込むデータを送信し（ステップＳ６０３）、共用メモリ制御部１２０から応答を受け取る（ステップＳ６０４）。そして、受け取った応答をアプリケーションに返答する。
このように、この共用メモリアクセス機能提供部１１がアプリケーションからの共用メモリ書き出し要求に基づいてＦＣスイッチ１００に共用メモリへのデータの書き出しを要求することによって、ホスト間で共用に使用する共用メモリへデータを書き出すことができる。
図９は、共用メモリ排他獲得／解放処理の処理手順を示すフローチャートである。同図に示すように、この共用メモリ排他獲得／解放処理では、アプリケーションから、利用識別子、排他獲得か排他解放かの種別である要求種別の情報を収集する（ステップＳ７０１）。
そして、要求種別が排他獲得であるか否かを判定し（ステップＳ７０２）、排他獲得である場合には、ＦＣスイッチ１００の共用メモリ制御部１２０への要求内容をlock要求とし（ステップＳ７０３）、排他獲得でない場合には、ＦＣスイッチ１００の共用メモリ制御部１２０への要求内容をunlock要求とする（ステップＳ７０４）。
そして、利用識別子および要求内容に基づいて、ＦＣスイッチ１００の共用メモリ制御部１２０へ要求を発行する（ステップＳ７０５）。すなわち、アプリケーションからの共用メモリ排他獲得／解放要求をＦＣスイッチ１００に送信するためのプロトコル変換を行う。
そして、発行した共用メモリ排他獲得／解放要求に対する応答を共用メモリ制御部１２０から受け取り、受け取った応答をアプリケーションに返答する（ステップＳ７０６）。
このように、この共用メモリアクセス機能提供部１１がアプリケーションからの共用メモリ排他獲得／解放要求に基づいてＦＣスイッチ１００に共用メモリの排他獲得／解放を要求することによって、ホスト間で共用に使用する共用メモリの排他獲得／解放を行うことができる。
次に、図２に示した共用メモリ制御部１２０の処理手順について説明する。図１０は、図２に示した共用メモリ制御部１２０の処理手順を示すフローチャートである。同図に示すように、この共用メモリ制御部１２０は、共用メモリアクセス要求識別部１１０から受け取った共用メモリアクセス要求の種別を判定する（ステップＳ８０１）。
その結果、共用メモリアクセス要求が共用メモリの獲得を示すallocateである場合には、共用情報記憶部１４０に領域を確保し（ステップＳ８０２）、共用メモリアクセス要求が共用メモリの解放を示すfreeである場合には、共用情報記憶部１４０の領域を解放する（ステップＳ８０３）。
また、共用メモリアクセス要求が共用メモリの開設を示すopenである場合には、共用領域を使用可能な状態とし（ステップＳ８０４）、その共用領域を使用するホストの情報である利用者情報を記憶する（ステップＳ８０５）。
また、共用メモリアクセス要求が共用メモリの閉塞を示すcloseである場合には、共用領域に対応付けて記憶された利用者情報を失効とし（ステップＳ８０６）、その共用領域を使用不可の状態とする（ステップＳ８０７）。
また、共用メモリアクセス要求が共用メモリの読み込みを示すreadである場合には、共用領域に格納されたデータを読み込み（ステップＳ８０８）、読み込んだデータをホストに転送する（ステップＳ８０９）。
また、共用メモリアクセス要求が共用メモリの書き出しを示すwriteである場合には、ホストからデータの転送を行い（ステップＳ８１０）、そのデータを共用領域に書き込む（ステップＳ８１１）。
また、共用メモリアクセス要求が共用メモリの排他要求を示すlockである場合には、共用領域に対して排他使用表示を設定し（ステップＳ８１２）、共用メモリアクセス要求が共用メモリの排他解放を示すunlockである場合には、共用領域に対して設定された排他使用表示を削除する（ステップＳ８１３）。
このように、この共用メモリ制御部１２０が、共用メモリアクセス要求識別部１１０から受け取った共用メモリアクセス要求に基づいて共用情報記憶部１４０に対するアクセスを制御することによって、アプリケーションに対して共用メモリアクセス機能を提供することができる。
上述してきたように、本実施例では、各ホストの共用メモリアクセス機能提供部１１がアプリケーションから共用メモリアクセス要求を受け取ってＦＣスイッチ１００に共用メモリアクセス要求を発行し、ＦＣスイッチ１００の共用メモリアクセス要求識別部１１０がホストからの要求が共用メモリアクセス要求であるか否かを判定し、共用メモリアクセス要求である場合には、共用メモリ制御部１２０が共用メモリアクセス要求に基づいて共用情報記憶部１４０に対するアクセスを制御することとしたので、ホスト１０〜３０で動作するアプリケーションに対して共用メモリを提供することができる。
なお、本実施例では、共用メモリアクセス要求識別部１１０、共用メモリ制御部１２０およびディスク制御部１３０について説明したが、これらの処理部が有する機能をソフトウェアによって実現することで、同様の機能を有するＦＣスイッチ制御プログラムを得ることができる。そこで、このＦＣスイッチ制御プログラムを実行するコンピュータについて説明する。
図１１は、本実施例に係るＦＣスイッチ制御プログラムを実行するコンピュータの構成を示す機能ブロック図である。同図に示すように、このコンピュータ２００は、フラッシュメモリ２１０と、ＲＯＭ２２０と、ＲＡＭ２３０と、ＭＰＵ２４０と、ディスクインタフェース２５０と、ホストインタフェース２６０とを有する。
フラッシュメモリ２１０は、不揮発性のメモリであり、共用メモリとして使用される共用情報記憶部１４０を有する。ＲＯＭ２２０は、ＦＣスイッチ制御プログラム２２１や定数を記憶する読み出し専用メモリである。
ＲＡＭ２３０は、プログラムの実行途中結果などを記憶するメモリであり、ＭＰＵ２４０は、ＲＯＭ２２１からＦＣスイッチ制御プログラム２２１を読み出してＦＣスイッチ制御タスク２４１として実行する処理装置である。
ディスクインタフェース２５０は、ＦＣスイッチ１００に接続するディスク装置とデータ等の授受を行うためのインタフェースであり、ホストインタフェース２６０は、ホスト１０〜３０とデータ等の授受を行うためのインタフェースである。
また、本実施例では、ＦＣスイッチ１００に共用メモリを設ける場合について説明したが、本発明はこれに限定されるものではなく、例えば、ＩＰスイッチなど他のネットワーク装置に共用メモリを設ける場合にも同様に適用することができる。
（付記１）複数のホストコンピュータを接続するネットワーク装置であって、
前記複数のホストコンピュータで共用される記憶領域として使用される共用情報記憶手段と、
前記複数のホストコンピュータからの前記共用情報記憶手段へのアクセスを制御するアクセス制御手段と、
を備えたことを特徴とするネットワーク装置。
（付記２）前記ホストコンピュータからの要求が前記共用情報記憶手段へのアクセス要求であるか否かを識別するアクセス要求識別手段をさらに備え、
前記アクセス制御手段は、前記アクセス要求識別手段により前記共用情報記憶手段へのアクセス要求であると識別された要求に対して該共用情報記憶手段へのアクセスを制御することを特徴とする付記１に記載のネットワーク装置。
（付記３）前記複数のホストコンピュータのオペレーティングシステムは異なることを特徴とする付記１または２に記載のネットワーク装置。
（付記４）前記アクセス制御手段は、前記共用情報記憶手段に対する排他制御を行うことを特徴とする付記１、２または３に記載のネットワーク装置。
（付記５）前記共用情報記憶手段は、フラッシュメモリであることを特徴とする付記１〜４のいずれか一つに記載のネットワーク装置。
（付記６）複数のホストコンピュータをディスク装置に接続するファイバーチャネルスイッチであって、
前記複数のホストコンピュータで共用される記憶領域として使用される共用情報記憶手段と、
前記複数のホストコンピュータからの前記共用情報記憶手段へのアクセスを制御するアクセス制御手段と、
を備えたことを特徴とするファイバーチャネルスイッチ。
（付記７）複数のホストコンピュータを接続するＩＰスイッチであって、
前記複数のホストコンピュータで共用される記憶領域として使用される共用情報記憶手段と、
前記複数のホストコンピュータからの前記共用情報記憶手段へのアクセスを制御するアクセス制御手段と、
を備えたことを特徴とするＩＰスイッチ。
（付記８）ネットワーク装置で接続された複数のホストコンピュータで共用される共用メモリに対するアクセスを制御する共用メモリアクセス制御方法であって、
ホストコンピュータがアプリケーションからの共用メモリに対する共用メモリアクセス要求を前記ネットワーク装置に転送するアクセス要求転送工程と、
前記アクセス要求転送工程により転送された共用メモリアクセス要求に基づいて前記ネットワーク装置が自装置に備える記憶装置へのアクセスを制御するアクセス制御工程と、
を含んだことを特徴とする共用メモリアクセス制御方法。
（付記９）複数のホストコンピュータを接続するネットワーク装置に内蔵されたコンピュータで実行される共用メモリアクセス制御プログラムであって、
前記複数のホストコンピュータからの共用メモリアクセス要求を受信するアクセス要求受信手順と、
前記アクセス要求受信手順により受信された共用メモリアクセス要求に基づいて当該ネットワーク装置が備える記憶装置へのアクセスを制御するアクセス制御手順と、
をコンピュータに実行させることを特徴とする共用メモリアクセス制御プログラム。
以上のように、本発明に係るネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法は、複数のホストでメモリを共用する場合に有用であり、特に、ＯＳが異なる複数のホストでメモリを共用する場合に適している。
本実施例に係るＦＣスイッチが提供する共用メモリの概念を説明するための説明図である。 本実施例に係る共用メモリシステムの構成を示す機能ブロック図である。 共用メモリ獲得処理の処理手順を示すフローチャートである。 共用メモリ解放処理の処理手順を示すフローチャートである。 共用メモリ開設処理の処理手順を示すフローチャートである。 共用メモリ閉塞処理の処理手順を示すフローチャートである。 共用メモリ読み込み処理の処理手順を示すフローチャートである。 共用メモリ書き出し処理の処理手順を示すフローチャートである。 共用メモリ排他獲得／解放処理の処理手順を示すフローチャートである。 図２に示した共用メモリ制御部の処理手順を示すフローチャートである。 本実施例に係るＦＣスイッチ制御プログラムを実行するコンピュータの構成を示す機能ブロック図である。
符号の説明
１０〜３０ ホスト
１１ 共用メモリアクセス機能提供部
１００ ＦＣスイッチ
１１０ 共用メモリアクセス要求識別部
１２０ 共用メモリ制御部
１３０ ディスク制御部
１４０ 共用情報記憶部
２００ コンピュータ
２１０ フラッシュメモリ
２２０ ＲＯＭ
２２１ ＦＣスイッチ制御プログラム
２３０ ＲＡＭ
２４０ ＭＰＵ
２４１ ＦＣスイッチ制御タスク
２５０ ディスクインタフェース
２６０ ホストインタフェース

Claims (5)

  1. 複数のホストコンピュータを接続するネットワーク装置であって、
    前記複数のホストコンピュータで共用される記憶領域として使用される共用情報記憶手段と、
    前記複数のホストコンピュータからの前記共用情報記憶手段へのアクセスを制御するアクセス制御手段と、
    を備えたことを特徴とするネットワーク装置。
  2. 前記ホストコンピュータからの要求が前記共用情報記憶手段へのアクセス要求であるか否かを識別するアクセス要求識別手段をさらに備え、
    前記アクセス制御手段は、前記アクセス要求識別手段により前記共用情報記憶手段へのアクセス要求であると識別された要求に対して該共用情報記憶手段へのアクセスを制御することを特徴とする請求項１に記載のネットワーク装置。
  3. 前記複数のホストコンピュータのオペレーティングシステムは異なることを特徴とする請求項１または２に記載のネットワーク装置。
  4. 複数のホストコンピュータをディスク装置に接続するファイバーチャネルスイッチであって、
    前記複数のホストコンピュータで共用される記憶領域として使用される共用情報記憶手段と、
    前記複数のホストコンピュータからの前記共用情報記憶手段へのアクセスを制御するアクセス制御手段と、
    を備えたことを特徴とするファイバーチャネルスイッチ。
  5. ネットワーク装置で接続された複数のホストコンピュータで共用される共用メモリに対するアクセスを制御する共用メモリアクセス制御方法であって、
    ホストコンピュータがアプリケーションからの共用メモリに対する共用メモリアクセス要求を前記ネットワーク装置に転送するアクセス要求転送工程と、
    前記アクセス要求転送工程により転送された共用メモリアクセス要求に基づいて前記ネットワーク装置が自装置に備える記憶装置へのアクセスを制御するアクセス制御工程と、
    を含んだことを特徴とする共用メモリアクセス制御方法。
JP2004350094A 2004-12-02 2004-12-02 ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法 Withdrawn JP2006163516A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004350094A JP2006163516A (ja) 2004-12-02 2004-12-02 ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法
US11/087,247 US7421543B2 (en) 2004-12-02 2005-03-23 Network device, fiber channel switch, method for shared memory access control, and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004350094A JP2006163516A (ja) 2004-12-02 2004-12-02 ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法

Publications (1)

Publication Number Publication Date
JP2006163516A true JP2006163516A (ja) 2006-06-22

Family

ID=36575734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004350094A Withdrawn JP2006163516A (ja) 2004-12-02 2004-12-02 ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法

Country Status (2)

Country Link
US (1) US7421543B2 (ja)
JP (1) JP2006163516A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024578A (ja) * 2014-07-18 2016-02-08 富士通株式会社 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006268215A (ja) * 2005-03-23 2006-10-05 Hitachi Ltd ストレージシステム
US8396981B1 (en) * 2005-06-07 2013-03-12 Oracle America, Inc. Gateway for connecting storage clients and storage servers
US8612693B2 (en) * 2009-03-19 2013-12-17 Qualcomm Incorporated Optimized transfer of packets in a resource constrained operating environment
US8336050B2 (en) * 2009-08-31 2012-12-18 Red Hat, Inc. Shared memory inter-process communication of virtual machines using virtual synchrony
US9021156B2 (en) 2011-08-31 2015-04-28 Prashanth Nimmala Integrating intellectual property (IP) blocks into a processor
US8713234B2 (en) 2011-09-29 2014-04-29 Intel Corporation Supporting multiple channels of a single interface
US8929373B2 (en) 2011-09-29 2015-01-06 Intel Corporation Sending packets with expanded headers
US8874976B2 (en) 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
US8713240B2 (en) 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US8711875B2 (en) 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
US8775700B2 (en) 2011-09-29 2014-07-08 Intel Corporation Issuing requests to a fabric
US8805926B2 (en) 2011-09-29 2014-08-12 Intel Corporation Common idle state, active state and credit management for an interface
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
US10911261B2 (en) 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10846126B2 (en) 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314501B1 (en) * 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory
US6728839B1 (en) * 1998-10-28 2004-04-27 Cisco Technology, Inc. Attribute based memory pre-fetching technique
US20030026267A1 (en) * 2001-07-31 2003-02-06 Oberman Stuart F. Virtual channels in a network switch
JP2003084919A (ja) * 2001-09-06 2003-03-20 Hitachi Ltd ディスクアレイ装置の制御方法およびディスクアレイ装置
US6826653B2 (en) * 2002-02-06 2004-11-30 Hewlett-Packard Development Company, L.P. Block data mover adapted to contain faults in a partitioned multiprocessor system
JP4483168B2 (ja) * 2002-10-23 2010-06-16 株式会社日立製作所 ディスクアレイ制御装置
JP4386694B2 (ja) * 2003-09-16 2009-12-16 株式会社日立製作所 記憶システム及び記憶制御装置
US7478204B2 (en) * 2004-04-29 2009-01-13 International Business Machines Corporation Efficient sharing of memory between applications running under different operating systems on a shared hardware system
US7096338B2 (en) * 2004-08-30 2006-08-22 Hitachi, Ltd. Storage system and data relocation control device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024578A (ja) * 2014-07-18 2016-02-08 富士通株式会社 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Also Published As

Publication number Publication date
US7421543B2 (en) 2008-09-02
US20060123203A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
TWI516933B (zh) 用於在本地代理者之記憶體鏡像及遷移之裝置及方法以及電腦可讀取媒體
RU2380743C1 (ru) Способ и устройство для очистки резервирования семафоров
US8700856B2 (en) Method for accessing mirrored shared memories and storage subsystem using method for accessing mirrored shared memories
JP2006163516A (ja) ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法
US7577802B1 (en) Accessing a reservable device by transiently clearing a persistent reservation on the device in multi-host system
US20050132250A1 (en) Persistent memory device for backup process checkpoint states
US9213500B2 (en) Data processing method and device
US20110167189A1 (en) Storage apparatus and its data transfer method
US8370855B2 (en) Management of process-to-process intra-cluster communication requests
US9535873B2 (en) System, computer-implemented method and computer program product for direct communication between hardward accelerators in a computer cluster
JP2021106002A (ja) データ移行方法、ホスト、およびソリッドステートディスク
JP2010165022A (ja) プロセッサ間通信装置、プロセッサ間通信方法、プログラムおよび記録媒体
US9009214B2 (en) Management of process-to-process inter-cluster communication requests
US7460531B2 (en) Method, system, and program for constructing a packet
US9098354B2 (en) Management of application to I/O device communication requests between data processing systems
US20130086285A1 (en) Sharing iommu mappings across devices in a dma group
US8335903B2 (en) Method and system for processing access to disk block
KR101601877B1 (ko) 분산 파일시스템에서 클라이언트가 데이터 저장에 참여하는 장치 및 방법
US8521895B2 (en) Management of application to application communication requests between data processing systems
US8560594B2 (en) Management of process-to-process communication requests
JP2004246702A (ja) 計算機システム、計算機装置、計算機システムにおけるデータアクセス方法及びプログラム
JP2007004710A (ja) ストレージアクセス方式、データ転送装置、ストレージアクセス方法、及びプログラム
JP2001282631A (ja) 書き込みデータの破壊を制限する方法及びシステムとｐｃｉバス・システム
JP2020184224A (ja) 情報処理システム、プラットフォーム、およびブリッジドライバ
KR20030083572A (ko) 상위버스와 하위버스를 가지며, 네트워크에서의 데이터액세스의 제어를 행하는 마이크로 컴퓨터 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101026