JP4837659B2 - 分割トランザクションを処理するためのバス・コントローラ - Google Patents
分割トランザクションを処理するためのバス・コントローラ Download PDFInfo
- Publication number
- JP4837659B2 JP4837659B2 JP2007516102A JP2007516102A JP4837659B2 JP 4837659 B2 JP4837659 B2 JP 4837659B2 JP 2007516102 A JP2007516102 A JP 2007516102A JP 2007516102 A JP2007516102 A JP 2007516102A JP 4837659 B2 JP4837659 B2 JP 4837659B2
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- split
- split transaction
- transfer
- host controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Description
Claims (5)
- トランザクション内のデータを転送するためのホスト・コントローラであって、各トランザクションはホスト・コントローラのメモリ内に保持される転送ディスクリプタによって記述され、前記トランザクションは分割トランザクションを含み、分割トランザクションのための前記転送ディスクリプタは、前記分割トランザクションが開始分割トランザクションか完了分割トランザクションかを示すように設定されてよいビットを含み、分割トランザクションを備えたトランザクションが第1分割トランザクションによって開始された後は、それに続く分割トランザクションが、該トランザクションが完了するまで、ホスト・マイクロプロセッサによる介入なしで前記ホスト・コントローラにより自動的に生成される、ホスト・コントローラ。
- バルク分割トランザクションの場合、第1データは、転送ディスクリプタによって記述された第1分割トランザクションに従って転送され、前記転送ディスクリプタは、前記第1データが確認通知された場合、第2分割トランザクションを定義するように変更される、請求項1に記載のホスト・コントローラ。
- 前記ホスト・マイクロプロセッサとシステム・メモリを相互接続するメモリ・バスへの接続のための第1インターフェースと、
内部メモリと、
外部バスへの接続のための第2インターフェースと
をさらに備える、請求項1または2に記載のホスト・コントローラ。 - トランザクション内のデータを転送するためのホスト・コントローラの動作の方法であって、各トランザクションは転送ディスクリプタによって記述され、前記トランザクションは分割トランザクションを含み、
分割トランザクションを記述するために転送ディスクリプタを使用し、前記転送ディスクリプタは前記ホスト・コントローラのメモリ内に保持されており、前記分割トランザクションが開始分割トランザクションか完了分割トランザクションかを示すために前記転送ディスクリプタ内にビットを設定すること、および
分割トランザクションを備えたトランザクションが第1分割トランザクションによって開始された後は、それに続く分割トランザクションを、該トランザクションが完了されるまで、ホスト・マイクロプロセッサによる介入なしで前記ホスト・コントローラにより自動的に生成することを備える、方法。 - バルク分割トランザクションの場合、第1データは転送ディスクリプタによって記述された第1分割トランザクションに従って転送され、前記転送ディスクリプタは、前記第1データが確認通知された場合に第2分割トランザクションを定義するように変更される、請求項4に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04102725 | 2004-06-15 | ||
EP04102725.1 | 2004-06-15 | ||
PCT/IB2005/051888 WO2005125093A2 (en) | 2004-06-15 | 2005-06-09 | Bus controller for handling split transactions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008502976A JP2008502976A (ja) | 2008-01-31 |
JP4837659B2 true JP4837659B2 (ja) | 2011-12-14 |
Family
ID=35510449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007516102A Active JP4837659B2 (ja) | 2004-06-15 | 2005-06-09 | 分割トランザクションを処理するためのバス・コントローラ |
Country Status (7)
Country | Link |
---|---|
US (1) | US8713239B2 (ja) |
EP (1) | EP1759299B1 (ja) |
JP (1) | JP4837659B2 (ja) |
CN (1) | CN1969270B (ja) |
AT (1) | ATE497617T1 (ja) |
DE (1) | DE602005026214D1 (ja) |
WO (1) | WO2005125093A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004102406A1 (en) * | 2003-05-15 | 2004-11-25 | Koninklijke Philips Electronics N.V. | Usb host controller with memory for transfer descriptors |
US20090019192A1 (en) * | 2007-07-09 | 2009-01-15 | Aten International Co., Ltd. | Usb transmission system and related method for accessing data in a first usb specification with a speed of a second usb specification |
US20110208891A1 (en) * | 2010-02-25 | 2011-08-25 | Fresco Logic, Inc. | Method and apparatus for tracking transactions in a multi-speed bus environment |
US8521934B1 (en) * | 2010-02-25 | 2013-08-27 | Fresco Logic, Inc. | Multi-port context-based host controller |
US8549204B2 (en) * | 2010-02-25 | 2013-10-01 | Fresco Logic, Inc. | Method and apparatus for scheduling transactions in a multi-speed bus environment |
US10725942B2 (en) * | 2018-11-09 | 2020-07-28 | Xilinx, Inc. | Streaming platform architecture for inter-kernel circuit communication for an integrated circuit |
US10924430B2 (en) | 2018-11-09 | 2021-02-16 | Xilinx, Inc. | Streaming platform flow and architecture for an integrated circuit |
US10990547B2 (en) | 2019-08-11 | 2021-04-27 | Xilinx, Inc. | Dynamically reconfigurable networking using a programmable integrated circuit |
US11232053B1 (en) | 2020-06-09 | 2022-01-25 | Xilinx, Inc. | Multi-host direct memory access system for integrated circuits |
US11539770B1 (en) | 2021-03-15 | 2022-12-27 | Xilinx, Inc. | Host-to-kernel streaming support for disparate platforms |
US11456951B1 (en) | 2021-04-08 | 2022-09-27 | Xilinx, Inc. | Flow table modification for network accelerators |
US11606317B1 (en) | 2021-04-14 | 2023-03-14 | Xilinx, Inc. | Table based multi-function virtualization |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008019A1 (en) * | 1999-07-27 | 2001-02-01 | Intel Corporation | Transaction scheduling for a bus system |
JP2003150534A (ja) * | 2001-11-16 | 2003-05-23 | Hitachi Ltd | チェインブロック転送方法及び通信制御装置 |
WO2003107199A2 (en) * | 2002-06-12 | 2003-12-24 | Koninklijke Philips Electronics N.V. | Bus system, station for use in a bus system, and bus interface |
JP2004021613A (ja) * | 2002-06-17 | 2004-01-22 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
JP2004110619A (ja) * | 2002-09-20 | 2004-04-08 | Ricoh Co Ltd | データ通信装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6912651B1 (en) * | 1998-03-31 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Wireless universal serial bus link for a computer system |
US6813251B1 (en) * | 1999-07-27 | 2004-11-02 | Intel Corporation | Split Transaction protocol for a bus system |
US6771664B1 (en) * | 1999-12-28 | 2004-08-03 | Intel Corporation | Transaction scheduling for a bus system in a multiple speed environment |
US6742076B2 (en) * | 2000-01-03 | 2004-05-25 | Transdimension, Inc. | USB host controller for systems employing batched data transfer |
JP4480909B2 (ja) * | 2001-02-22 | 2010-06-16 | 株式会社沖データ | データ送受信システム |
US6886062B2 (en) * | 2001-03-30 | 2005-04-26 | Intel Corporation | Method and apparatus for improving time constraints and extending limited length cables in a multiple-speed bus |
US6678761B2 (en) * | 2001-03-30 | 2004-01-13 | Intel Corporation | Method and apparatus for budget development under universal serial bus protocol in a multiple speed transmission environment |
CA2345596C (en) * | 2001-04-27 | 2007-12-04 | Icron Systems Inc. | Method and apparatus for extending the range of the universal serial bus protocol |
JP3870717B2 (ja) * | 2001-05-14 | 2007-01-24 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US6868469B2 (en) * | 2001-05-31 | 2005-03-15 | Intel Corporation | Data bridge and bridging |
US7007119B2 (en) * | 2001-09-28 | 2006-02-28 | Intel Corporation | System and method for supporting split transactions on a bus |
US6889265B2 (en) * | 2001-11-05 | 2005-05-03 | Intel Corporation | Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller |
DE10234990B4 (de) * | 2002-07-31 | 2007-03-29 | Advanced Micro Devices, Inc., Sunnyvale | Hostcontroller, Verfahren zum Betreiben, zugehöriges Southbridgebauelement und Computersystem zur Steuerung der Ersetzung im voraus geholter Deskriptoren in einem Cache |
WO2004102406A1 (en) * | 2003-05-15 | 2004-11-25 | Koninklijke Philips Electronics N.V. | Usb host controller with memory for transfer descriptors |
US20070208896A1 (en) * | 2004-06-15 | 2007-09-06 | Koninklijke Philips Electronics N.V. | Interrupt Scheme for Bus Controller |
-
2005
- 2005-06-09 AT AT05745207T patent/ATE497617T1/de not_active IP Right Cessation
- 2005-06-09 EP EP05745207A patent/EP1759299B1/en active Active
- 2005-06-09 DE DE602005026214T patent/DE602005026214D1/de active Active
- 2005-06-09 WO PCT/IB2005/051888 patent/WO2005125093A2/en not_active Application Discontinuation
- 2005-06-09 JP JP2007516102A patent/JP4837659B2/ja active Active
- 2005-06-09 CN CN2005800194415A patent/CN1969270B/zh active Active
- 2005-06-09 US US11/629,728 patent/US8713239B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008019A1 (en) * | 1999-07-27 | 2001-02-01 | Intel Corporation | Transaction scheduling for a bus system |
JP2003150534A (ja) * | 2001-11-16 | 2003-05-23 | Hitachi Ltd | チェインブロック転送方法及び通信制御装置 |
WO2003107199A2 (en) * | 2002-06-12 | 2003-12-24 | Koninklijke Philips Electronics N.V. | Bus system, station for use in a bus system, and bus interface |
JP2004021613A (ja) * | 2002-06-17 | 2004-01-22 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
JP2004110619A (ja) * | 2002-09-20 | 2004-04-08 | Ricoh Co Ltd | データ通信装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1759299B1 (en) | 2011-02-02 |
CN1969270B (zh) | 2010-09-29 |
US20070208895A1 (en) | 2007-09-06 |
ATE497617T1 (de) | 2011-02-15 |
JP2008502976A (ja) | 2008-01-31 |
WO2005125093A2 (en) | 2005-12-29 |
WO2005125093A3 (en) | 2006-05-11 |
US8713239B2 (en) | 2014-04-29 |
EP1759299A2 (en) | 2007-03-07 |
DE602005026214D1 (de) | 2011-03-17 |
CN1969270A (zh) | 2007-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4837659B2 (ja) | 分割トランザクションを処理するためのバス・コントローラ | |
JP4869065B2 (ja) | 仮想周辺コンポーネントインターコネクト多重ファンクション装置 | |
JP3636157B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US9336167B2 (en) | I2C controller register, control, command and R/W buffer queue logic | |
US20100131681A1 (en) | Bus Based Communications Between A Processor And A Peripheral Controller In A Digital Processing System | |
JP3632695B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JP2004021613A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US8402180B2 (en) | Autonomous multi-packet transfer for universal serial bus | |
JP4696199B2 (ja) | 転送ディスクリプタ用メモリを備えるusbホストコントローラ | |
US7469304B2 (en) | Data transfer control device, electronic equipment, and method for a data transfer through a bus, the data transfer control device including a register and a packet buffer that are commonly used during a host operation and a peripheral operation | |
EP1759297B1 (en) | Interrupt scheme for bus controller | |
EP1759298B1 (en) | Bus controller for transferring data | |
US7340554B2 (en) | USB host controller with DMA capability | |
JP5146796B2 (ja) | ホストコントローラ | |
JP4127071B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
KR20070022090A (ko) | 버스 컨트롤러용 인터럽트 기법 | |
JP2004021742A (ja) | Usbデバイスコントローラ | |
JP2004021976A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JP2004021859A (ja) | Usbコントローラ | |
JP2003242096A (ja) | Usbコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4837659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |