WO2009125617A1 - 表示装置の駆動回路および表示装置 - Google Patents

表示装置の駆動回路および表示装置 Download PDF

Info

Publication number
WO2009125617A1
WO2009125617A1 PCT/JP2009/050668 JP2009050668W WO2009125617A1 WO 2009125617 A1 WO2009125617 A1 WO 2009125617A1 JP 2009050668 W JP2009050668 W JP 2009050668W WO 2009125617 A1 WO2009125617 A1 WO 2009125617A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
output
terminal
analog
data signal
Prior art date
Application number
PCT/JP2009/050668
Other languages
English (en)
French (fr)
Inventor
真明 西尾
浩二 熊田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN2009801026843A priority Critical patent/CN101925943B/zh
Priority to US12/864,088 priority patent/US20100295832A1/en
Priority to EP09729228A priority patent/EP2264688A4/en
Priority to JP2010507183A priority patent/JP5179572B2/ja
Publication of WO2009125617A1 publication Critical patent/WO2009125617A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/58—Arrangements comprising a monitoring photodetector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/141—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/141—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element
    • G09G2360/142—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element the light being detected by light detection means within each pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel

Definitions

  • the present invention relates to a display device having an optical sensor on a display panel.
  • Some liquid crystal display devices have a configuration in which an optical sensor is provided in a pixel circuit.
  • FIG. 21 shows a configuration of a display area included in such a display device described in Patent Document 1, and a circuit block that drives the display area.
  • the pixel includes a display pixel 26 and a photosensor pixel 27.
  • the display pixel 26 is formed at or near each intersection of the source signal line 23 and the gate signal line 22a arranged in rows and columns.
  • the display pixel 26 includes a TFT 32, a liquid crystal capacitor formed between a pixel electrode 61 formed at one end of the TFT 32 and a common electrode, and an auxiliary capacitor 35 connected between the common signal line 31.
  • the photosensor pixel 27 includes a TFT 64 that operates as a photodiode, an auxiliary capacitor 63 that holds a precharge voltage, a TFT 62b that operates as a source follower, a TFT 62a that operates as a switching element that applies the precharge voltage to the auxiliary capacitor 63, and a TFT 62b.
  • the TFT 62c is configured to select and output the source follower output to the photosensor output signal line 25.
  • One terminal of the TFT 62 a is connected to the precharge voltage signal line 24.
  • the gate of the TFT 62a is connected to the gate signal line 22c.
  • One terminal of the photosensor elements TFT 64, TFT 62 b and auxiliary capacitor 63 is connected to the common signal line 31.
  • the other ends of the TFT 64 and the auxiliary capacitor 63 are connected to the gate of the TFT 62b.
  • the gate of the TFT 62c is connected to the gate signal line 22b.
  • the gate signal line 22a is provided by the gate driver circuit 12a
  • the gate signal lines 22b and 22c are provided by the gate driver circuit 12b
  • the precharge voltage signal line 24 and the photosensor output signal line 25 are provided by the photosensor processing circuit 18, and the source signal line 23 is provided. Each is driven by the source driver 14.
  • the TFT 62a applies the precharge voltage applied from the photo sensor processing circuit 18 to the precharge voltage signal line 24 to one terminal of the TFT 64.
  • the precharge voltage is a voltage at which the TFT 62b is turned on (threshold voltage Vth or higher).
  • the TFT 64 When the TFT 64 is irradiated with light, it leaks in accordance with the intensity of the light, so that the charge held in the auxiliary capacitor 63 is discharged through the channel of the TFT 64.
  • a precharge voltage is initially applied to the gate of the TFT 62b by the TFT 62a.
  • the TFT 64 is irradiated with light and the voltage across the auxiliary capacitor 63 changes, the gate voltage of the TFT 62b changes. Change.
  • the TFT 62b operates as a source follower circuit. When a turn-on voltage is applied from the gate driver circuit 12b to the gate signal line 22b, the TFT 62c is turned on. If the TFT 62b is in the ON state, the charge of the photosensor output signal line 25 is discharged to the common signal line 31 via the TFTs 62c and 62b (may be charged depending on the potential of the common signal line 31).
  • an AD converter is provided when the output of the optical sensor is to be taken out as digital data.
  • the host controller 102 and the driver LSI 103 are provided outside the display panel 101, and an IC provided separately outside the display panel 101 is used.
  • the optical sensor output is sent to the AD converter 104, and the AD converter 104 returns the AD conversion result to the host controller 102.
  • the display panel 101 in this example is a panel driven by an analog driver.
  • FIG. 23 shows a signal flow through the AD converter 104 at this time.
  • the optical sensor output of the optical sensor circuit 112 driven by the scan circuit 111 is sent from the point A via the path B to the AD converter 104 provided outside the display panel 101.
  • the path B those formed for the respective optical sensor circuits 112 are joined and connected to the AD converter 104, and the optical sensor outputs of the respective optical sensor circuits 112 are data 1, data 2, data 3, data 4, and data. 5 and data 6 are sequentially switched and input to the AD converter 104.
  • the driver LSI 103 supplies display data to the pixels.
  • the photosensor output point A of the photosensor circuit 112 is also connected to a pixel, and a configuration example of the pixel is shown in FIG.
  • RGB is a set and is driven in a time division manner in one horizontal period.
  • the SW 101 is turned on so as to be sequentially switched between RGB.
  • the switch SW101 is turned off, a predetermined voltage is applied from the scan circuit 111 to the voltage wiring RST / RW, and the circuit is connected from the point A to the AD converter 104.
  • the sensing signal / sensor voltage output from the sensor unit of the panel as described above is minute analog data, and if it is left as it is, it is greatly affected by noise, leading to data destruction without maintaining the original information. .
  • a one-chip driver having a data driving circuit and an analog-digital conversion circuit, particularly a driver LSI in a chip state on a display panel is likely to be affected by noise via a power supply or GND.
  • COG Chip OnsGlass
  • FIG. 25 shows the configuration of Patent Document 7 in which an AD conversion circuit is provided inside the driver LSI.
  • 25 includes a grayscale voltage generation unit 550, a data driving unit 500, a switching unit 850, an output buffer 510, an amplification unit 810, a sensing signal processing unit 820, a parallel-serial converter 830, and an analog-digital converter. (ADC) 840, interface unit 610, signal control unit 600, and power supply unit 900.
  • ADC analog-digital converter
  • the switching unit 850 is connected to the data lines D1-Dm of the liquid crystal panel assembly 300, and connects the data lines D1-Dm to any one of the output buffer 510 and the amplification unit 810 by the switching signal SW.
  • the output buffer 510 is connected to the switching unit 850, and sends the data voltage from the data driver 500 to the data lines D1-Dm via the switching unit 850.
  • the amplifying unit 810 is connected to the switching unit 850, and receives and amplifies the sensing signal from the data lines D1-Dm via the switching unit 850.
  • the sensing signal processing unit 820 filters the signal from the amplification unit 810 and performs sample holding processing.
  • the parallel-serial converter 830 converts the parallel signal from the sensing signal processing unit 820 into a serial signal.
  • the parallel-serial converter 830 can include a shift register (not shown).
  • the analog-digital converter 840 converts the serial sensing signal from the parallel-serial converter 830 into a digital signal DSN and outputs the digital signal DSN to the outside.
  • the interface unit 610 receives video signals R, G, and B from the outside and the input control signal CNT, and converts them into signals that can be processed by the signal control unit 600 and the like.
  • the power supply unit 900 supplies power to the composite IC 1000.
  • the input sensor data is amplified to an appropriate signal level by the amplifying unit 810 in order to process the input sensor data, but this is caused by the destruction of the original data by reducing the influence of noise (from the original information). Change).
  • the sensed sensor data is analog-amplified by the amplifying unit 810, and the data is processed in the form of analog data until it is AD-converted by the analog-digital converter 840.
  • the power consumption at 810 increases the overall power consumption.
  • the sensor data is amplified, it is still analog data after amplification, so the influence of noise received from others is greater than that of digital data, and if the processing path is long, there is still concern about destruction of the original data.
  • the COG technology is actively used in the liquid crystal display device, as described above, the COG technology that includes an appropriate AD conversion function of the optical sensor output for the display panel including the optical sensor. Has not been provided yet.
  • the present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a COG technique capable of suitably performing analog-digital conversion on a display panel that processes an analog signal such as an optical sensor output.
  • an analog signal such as an optical sensor output.
  • a drive circuit for a display device is a drive circuit for a display device, and includes an analog-digital conversion circuit that performs analog-digital conversion on an analog signal input to a first terminal of the drive circuit for the display device.
  • the first terminal also serves as an output terminal for the data signal output to the data signal line, and the first terminal is used in a time-sharing manner for the output period of the data signal and the input period of the analog signal.
  • the first terminal and the input of the analog-digital conversion circuit are connected only by a switch circuit except for the sample hold circuit, and are connected to the first terminal and the first terminal.
  • the output terminals of the output circuit for outputting the data signal are directly connected to each other, and the switch circuit is connected to the first terminal and the analog during the output period of the data signal. And disconnecting from the input of the digital conversion circuit, and during the input period of the analog signal, the switch circuit conducts between the first terminal and the input of the analog-digital conversion circuit and The output is high impedance.
  • the drive circuit of the display device includes the analog-digital conversion circuit so that the analog signal input to the first terminal is converted from analog to digital.
  • the number of input wirings from the drive circuit of the display device to the analog-digital conversion circuit which has been a problem when it is provided outside, can be kept very small. Therefore, when the display device drive circuit is mounted on the display panel by the COG method, the input output to the analog-digital conversion circuit is added to the driver output of several tens to several hundreds of the drive device of the display device, thereby increasing the wiring area. Necessary problems can be avoided and the mounting area can be reduced.
  • the first terminal also serves as an output terminal for the data signal output to the data signal line, and is used in a time-sharing manner for the analog signal input period and the data signal output period.
  • the number of terminals to be used can be greatly reduced.
  • the first terminal and the input of the analog-digital conversion circuit are connected only by the switch circuit except for the sample hold circuit, and a data signal is output to the first terminal and the first terminal.
  • the output circuit of the output circuit is directly connected to each other, and the switch circuit cuts off between the first terminal and the input of the analog-digital conversion circuit during the output period of the data signal, and during the input period of the analog signal.
  • the switch circuit conducts between the first terminal and the input of the analog-digital conversion circuit, and the output of the output circuit becomes high impedance. Since the analog signal input from the first terminal is input to the analog-digital conversion circuit only through the switch circuit, the path through which the analog signal is transmitted is very short and is not easily affected by noise. Therefore, highly accurate analog-digital conversion can be performed.
  • analog signals are converted into digital signals by an analog-to-digital conversion circuit and then processed, so that they can be transmitted without being affected by noise and processed as data having a lower amplitude than analog signals. Therefore, it is possible to employ a low withstand voltage element by using a low amplitude power supply voltage, reduce the transistor size, reduce the wiring width, and the like. Further, since many of the circuits are configured in the digital transmission portion, it is not necessary to reduce the impedance of the power supply wiring and the circuit itself like an analog circuit. From the above, the circuit can be miniaturized and miniaturized.
  • the switch circuit only switches between conduction and interruption between the first terminal and the input of the analog-digital conversion circuit, and between the first terminal and the output circuit, a resistance component and a capacitance component such as a switch circuit are provided.
  • the output circuit operates only during the output period of the data signal, and only the output becomes high impedance during the input period of the analog signal. Therefore, the output circuit is less susceptible to delay, can output a data signal at high speed, and does not require the output circuit itself to be created with a particularly low output impedance.
  • the above invention can process the sensing signal / sensor voltage composed of minute analog data output from the sensor section of the panel without being affected by noise, and the area of the driver mounted on the panel can be reduced. It has a configuration that is very suitable for the COG technology that has a large demand for reduction.
  • the drive circuit of the display device of the present invention inputs the sensor output corresponding to the light detection intensity of the photosensor provided in the display area of the display panel as the analog signal. It is characterized by being a terminal.
  • the analog output of the optical sensor can be input from the first terminal to the driving circuit of the display device and converted from analog to digital.
  • the drive circuit of the display device of the present invention is characterized in that the analog-digital conversion circuit includes an analog-digital conversion unit for each of the first terminals.
  • each analog-to-digital conversion unit since the analog-to-digital conversion unit is provided for each first terminal, each analog-to-digital conversion unit converts only the analog signal input from the corresponding first terminal to analog-to-digital conversion. do it. Accordingly, analog-to-digital conversion of all analog signals input to the drive circuit of the display device can be performed in a short time in parallel rather than in time series, so that each analog-to-digital conversion unit operates at high speed. Therefore, advanced specifications such as low impedance, high current capacity, large transistor size, and thick wiring are not required.
  • the analog-to-digital conversion of the input analog signal can be performed at a high speed, and the cost and the configuration of the analog-to-digital conversion circuit can be reduced.
  • the driving circuit of the display device of the present invention is configured such that the analog-digital conversion circuit is configured so that one analog-digital conversion unit is shared by the plurality of first terminals.
  • a plurality of digital conversion units are provided, and the switch circuit selectively connects each of the plurality of first terminals to an input of the analog-digital conversion unit.
  • analog-digital conversion of an input analog signal can be performed at high speed, and the cost and configuration of the analog-digital conversion circuit can be reduced. There is an effect that simplification of the above becomes possible.
  • the plurality of first terminals can be connected to the input of the analog-digital conversion unit in a time division manner by using a switch circuit, the number of analog-digital conversion circuits can be reduced and the configuration can be reduced. There is an effect that it can be simplified.
  • the drive circuit of the display device of the present invention includes a second terminal that is used to output a data signal to a data signal line, but is not used to input the analog signal. It is characterized by being.
  • the data signal line when a data signal line that does not transmit an analog signal is included, the data signal line may be connected to the second terminal.
  • the display device of the present invention is characterized by including a drive circuit for the display device in order to solve the above-described problems.
  • an effect that the mounting area of the drive circuit can be reduced with respect to a display device including a display panel that processes an analog signal is achieved.
  • the display device of the present invention is characterized in that a drive circuit of the display device is mounted on a display panel by a COG method.
  • the display device in which the drive circuit of the display device is mounted by the COG method has an effect that the mounting area of the drive circuit that is likely to be a problem can be reduced.
  • the display device of the present invention includes a photosensor in the display area of the display panel, and a sensor output corresponding to the photodetection intensity of the photosensor serves as the analog signal as the first terminal. It is characterized by being input to.
  • the mounting area of the drive circuit can be reduced with respect to the display device including the display panel that processes the analog output of the photosensor.
  • each of the first terminals is connected in time division to each of a set of three data signal lines of RGB, and the sensor output Any one of the set of data signal lines is used for transmission to the first terminal.
  • each of the first terminals is connected to one data signal line, and the one output is used for transmitting the sensor output to the first terminal.
  • the data signal line is used.
  • FIG. 1 illustrates an embodiment of the present invention and is a circuit diagram illustrating a first connection relationship between a data signal line driving circuit and a display region in a display device.
  • FIG. 11, showing the embodiment of the present invention is a circuit diagram illustrating a second connection relationship between a data signal line driving circuit and a display region in a display device.
  • FIG. 11 is a circuit diagram illustrating a third connection relationship between a data signal line driving circuit and a display region in the display device according to the embodiment of the present invention.
  • FIG. 9 is a circuit diagram illustrating a fourth connection relationship between a data signal line driving circuit and a display region in a display device according to an embodiment of the present invention.
  • FIG. 11 is a circuit diagram illustrating a comparative example of a connection relationship between a data signal line driving circuit and a display region in a display device. It is a top view which shows the relationship between the number of wiring, a wiring density, and the width
  • FIG. 4 which illustrates the embodiment of the present invention, is a first timing chart illustrating periods during which the data signal line driving circuit performs AD conversion.
  • FIG. 9 is a third timing chart illustrating a period in which the data signal line driving circuit performs AD conversion according to the embodiment of the present invention.
  • FIG. 1 showing an embodiment of the present invention, is a block diagram illustrating a configuration of a display device.
  • FIG. FIG. 11 is a block diagram illustrating a configuration of a data signal line driving circuit included in the display device of FIG. 10.
  • FIG. 12 is a circuit block diagram illustrating a configuration of an AD conversion circuit included in the data signal line driving circuit of FIG. 11. It is a circuit diagram which shows the connection relation around AD conversion circuit in the period which samples the output of an optical sensor. It is a circuit diagram which shows the connection relation of the AD converter circuit periphery in the period which hold
  • FIG. 18 is a circuit diagram for explaining that the power supply and GND in FIG. 17 are short-circuited outside the chip. It is a circuit diagram which shows the circuit diagram of FIG. 18 in detail. 4 is a timing chart illustrating a period during which a data signal line drive circuit cannot perform correct AD conversion.
  • FIG. 23 is a circuit diagram showing a connection relationship between a display area and the outside of the display panel in the display device of FIG. 22.
  • FIG. 24 is a circuit diagram illustrating a configuration of a pixel included in the display region of FIG. 23.
  • Liquid crystal display device (display device) 4
  • Source driver (display device drive circuit) 45
  • AD conversion circuit analog-digital conversion circuit) 47a, 48a buffer (output circuit) 47b, 48b Switch part (switch circuit) 54
  • FIG. 1 One embodiment of the present invention will be described below with reference to FIGS. 1 to 20 and FIGS. 26 to 28.
  • FIG. 1 One embodiment of the present invention will be described below with reference to FIGS. 1 to 20 and FIGS. 26 to 28.
  • FIG. 10 shows a configuration of the liquid crystal display device 1 (display device) according to the present embodiment.
  • the liquid crystal display device 1 is an active matrix type display device, and includes a display panel 2 and a host controller 3.
  • the display panel 2 includes a display / sensor region 2 a, a source driver 4 (display device drive circuit, data signal line drive circuit), a gate scan circuit 5 (scan signal line drive circuit), and a sensor scan circuit 6. ing.
  • the display / sensor area 2a is an area formed on the display panel 2 using amorphous silicon, polysilicon, CG silicon, microcrystalline silicon, or the like. Pixels and sensor circuits shown in FIG. I have.
  • the source driver 4 is obtained by directly mounting an LSI chip on the display panel 2 and takes the form of a so-called COG (Chip On Glass).
  • the source driver 4 supplies a pixel data signal to the display / sensor area 2a to the data signal line and processes an output from the sensor circuit.
  • the gate scan circuit 5 supplies a scan signal used to write a data signal to the pixels in the display / sensor area 2a to the scan signal line.
  • the sensor scan circuit 6 supplies a voltage necessary for the sensor circuit in the display / sensor area 2a.
  • the host controller 3 is a control board provided outside the display panel 2, and supplies display data supplied to the source driver 4, a clock signal and start pulse supplied to the gate scan circuit 5, and the sensor scan circuit 6.
  • a clock signal, a start pulse, a power supply voltage, and the like to be supplied are supplied to the source driver 4.
  • the supply signal and supply voltage to the gate scan circuit 5 and the sensor scan circuit 6 are supplied via the source driver 4.
  • FIG. 11 shows the configuration of the source driver 4.
  • the source driver 4 includes an input / output interface circuit 41, a sampling latch circuit 42, a hold latch circuit 43, an AD conversion circuit 45 (analog-digital conversion circuit), a DA conversion circuit 46, a source input / output circuit 47, a timing generation circuit 48, data A processing circuit 49 and a panel logic circuit 50 are provided.
  • the input / output interface circuit 41 is a block that receives various signals and voltages from the host controller 3.
  • the sampling latch circuit 42 sequentially latches the digital display data output from the input / output interface circuit 41 according to the timing signal output from the timing generation circuit 48.
  • the timing generation circuit 48 is a block that obtains various timings from the data transmission signal input from the host controller 3 to the input / output interface circuit 41 and generates a timing signal.
  • the hold latch circuit 43 is a block that holds the digital display data for one row latched by the sampling latch circuit 42 in accordance with a timing signal output from the timing generation circuit 48.
  • the DA conversion circuit 46 is a block that converts the digital data output from the hold latch circuit 43 into an analog data signal by DA conversion (digital-analog conversion).
  • the source input / output circuit 47 is a block that buffers the analog data signal output from the DA conversion circuit 46 and outputs it to the data signal line.
  • the AD conversion circuit 45 receives the analog sensor output output from the sensor circuit in the display / sensor area 2a through the data signal line and the source input / output circuit 47, samples and holds the analog sensor output, and outputs the analog sensor output. Is converted into digital data (analog-digital conversion).
  • the data processing circuit 49 is a block that converts the digital data output from the AD conversion circuit 45 into a format according to the transmission form and sends it to the host controller 3.
  • the panel logic circuit 50 is a block for further logic generation of a timing signal supplied to the gate scan circuit 5 and the sensor scan circuit 6 from the timing signal generated by the timing generation circuit 48.
  • FIG. 1 shows an example of the connection relationship between the display / sensor area 2a and the source driver 4.
  • each pixel is configured by a set of an R picture element PIXR, a G picture element PIXG, and a B picture element PIXB, and each pixel has one sensor circuit SC. It is provided one by one.
  • the picture element PIXR, the picture element PIXG, and the picture element PIXB are driven in a time division manner within one horizontal period.
  • Each picture element is formed at the intersection of the scanning signal line GL and the data signal line SL (SLR for R, SLG for G, SLB for B), and data is stored in the liquid crystal capacitor CL by the TFT 51 as a selection element. This is a configuration for writing a signal.
  • the data signal line SLR is connected through the switch SWR
  • the data signal line SLG is connected through the switch SWG
  • the data signal line SLB is connected through the switch SWB.
  • the source driver 4 is connected to the same terminal P (first terminal).
  • the sensor circuit SC is arranged to be connected to the picture element in a region opposite to the terminal P with respect to the switches SWR, SWG, and SWB, and includes a TFT 52, a capacitor 53, and a photodiode 54 (photosensor). And.
  • One source / drain terminal of the TFT 52 is connected to the data signal line SLG, and the other source / drain terminal of the TFT 52 is connected to the data signal line SLB.
  • the capacitor 53 and the photodiode 54 are connected in series, and the connection point is connected to the gate of the TFT 52. Both ends of the series circuit are connected to the sensor scan circuit 6, respectively.
  • One end of the data signal line SLG opposite to the terminal P is connected to the power supply V0 via the switch SWS.
  • the source input / output circuit 47 includes each stage in which a buffer (output circuit) 47a and a switch unit (switch circuit) 47b each composed of an operational amplifier voltage follower are provided, and each stage has one terminal. Connected to P.
  • the input of the buffer 47a is connected to the output of the DA conversion circuit 46, and the output of the buffer 47a is connected to the terminal P.
  • the switch unit 47b is a circuit that switches whether the input of the AD conversion circuit 45 is connected to the terminal P or cut off from the terminal P.
  • the AD conversion circuit 45 includes a plurality of AD conversion units (not shown), and an input of one AD conversion unit (that is, one input of the AD conversion circuit 45) is connected to one terminal P via the switch unit 47b. ing.
  • the DA conversion circuit 46 uses a dedicated power supply and GND for the DA conversion circuit 46, and the AD conversion circuit 45 uses a dedicated power supply and GND for the AD conversion circuit 45.
  • each RGB source output (data signal) Vd is supplied to the display / sensor area 2a in time series.
  • the switches SWR, SWG, and SWB are sequentially changed to the ON state, and the source output Vd is sequentially output to the data signal lines SLR, SLG, and SLB, and the display is performed on the picture elements PIXR, PIXG, and PIXB. Done.
  • the switch SWS is in the OFF state.
  • the switches SWR, SWG, and SWB are turned off and the switch SWS is turned on to connect the data signal line SLG to the power source V0.
  • the switches SWR, SWG, and SWB are turned off and the switch SWS is turned on to connect the data signal line SLG to the power source V0.
  • the data signal line SLB has a voltage corresponding to the detected light intensity, so that the switch SWB is turned on and the data signal line SLB is connected to the terminal P of the source driver 4.
  • the power supply of the buffer 47a is cut off, the output of the buffer 47a is set to high impedance, and the switch unit 47b connects the input of the AD conversion circuit 45 to the terminal P.
  • the sensor voltage Vs that is an analog output of the sensor circuit SC is input to the AD conversion circuit 45.
  • the AD conversion circuit 45 converts the input sensor voltage Vs into digital data.
  • FIG. 2 shows another example of the connection relationship between the display / sensor area 2a and the source driver 4.
  • the data signal lines are driven line-sequentially without performing the time-division driving of FIG.
  • the picture elements PIXR, PIXG, and PIXB may be RGB picture elements, or may not be distinguished from one another, and color schemes can be arbitrarily assigned.
  • One terminal of the source driver 4 is assigned to each data signal line.
  • the terminal P1 (second terminal) is assigned to the data signal line of the picture element PIXR, and the data signal line of the picture element PIXG.
  • the terminal P3 (first terminal) is assigned to the data signal line of the terminal P2 (second terminal) and the picture element PIXB.
  • the buffer 47a similar to FIG. 1 is provided at the output stage of the source input / output circuit 47 in correspondence with only the terminal P3 to which the data signal line connected to the picture element PIXB, which transmits the output of the sensor circuit SC, is connected.
  • a switch unit 47b, and only the buffer 47a is provided for each of the terminals P1 and P2.
  • the setting of how many sensor circuits SC are provided for each picture element may be arbitrary.
  • the configuration of FIG. 2 is similar to the configuration shown in FIG. 3 only for the transmission of the first data signal line shared for the transmission of the display data signal and the transmission of the sensor output, and the transmission of the display data signal. And a second data signal line to be used.
  • the source driver 4 includes a terminal P1 (first terminal) to which the first data signal line is connected and a terminal P2 (second terminal) to which the second data signal line is connected. Yes.
  • the number of terminals P1 and terminals P2 may be arbitrary.
  • a buffer (output circuit) 48a and a switch section (switch circuit) 48b similar to the buffer 47a and switch section 47b of FIG. 1 are provided, and the terminal P2 Only the buffer 48a is provided at the output stage of the source input / output circuit 48 corresponding to.
  • a source input / output circuit 49 as shown in FIG. 4 is also possible.
  • the source input / output circuit 49 is configured to switch and connect the two first data signal lines, which are shared for display data signal transmission and sensor output transmission, to the AD conversion circuit 45.
  • the source input / output circuit 49 is provided with a buffer 49a similar to the buffer 47a corresponding to each of the different terminals P3 and P4 (first terminals) of the source driver 4, and selectively selects the terminals P3 and P4.
  • a switch circuit 49b connected to the AD conversion circuit 45 is provided.
  • the source driver includes a terminal P0 to which a data signal line for transmitting a display data signal is connected, and a terminal Q0 to which a wiring for transmitting a sensor output is connected.
  • the buffer 147a composed of an operational amplifier voltage follower is provided at the output stage of the source input / output circuit 147 corresponding to the terminal P0, and the terminal Q0 is connected to the AD conversion circuit at the output stage of the source input / output circuit 147 corresponding to the terminal Q0.
  • Only a switch circuit 147b that connects and disconnects to 45 is provided.
  • a plurality of wirings L ... must be densely arranged, and the wiring lines L are formed on the panel surface from the source driver LSI.
  • the width W of the diagonal wiring area must be increased.
  • a plurality of wirings L can be arranged at a sufficient interval, and the oblique wiring region The width W can also be reduced.
  • the source driver 4 includes the AD conversion circuit 45 so as to AD convert the analog signal of the sensor voltage Vs input to the terminal P.
  • the number of input wirings from the source driver to the AD conversion circuit which has been a problem when the conversion circuit is provided externally, can be extremely reduced. Therefore, when the source driver is mounted on the display panel by the COG method, a problem that requires a large wiring area by adding input wiring to the AD conversion circuit to several tens to several hundreds of driver outputs of the source driver is avoided. Thus, the mounting area can be reduced.
  • the terminal P also serves as a data signal output terminal called a source output Vd output to the data signal lines SLR, SLG, and SLB, and is used in a time-division manner for the input period of the sensor voltage Vs and the output period of the source output Vd. Therefore, the number of terminals connected to the wiring of the display panel 2 can be greatly reduced.
  • the terminal P and the input of the AD conversion circuit 45 are not connected via an amplifier circuit, but are connected only by the switch unit 47b except for the sample hold circuit, and the source output Vd is connected to the terminals P and P.
  • the switch unit 47b cuts off the connection between the terminal P and the input of the AD conversion circuit 45, and the sensor voltage Vs is input.
  • the switch unit 47b conducts between the terminal P and the input of the AD conversion circuit 45, and the output of the buffer 47a becomes high impedance.
  • the path through which the sensor voltage Vs is transmitted is very short and is not easily affected by noise. Therefore, highly accurate AD conversion can be performed. Further, since the sensor voltage Vs is converted into a digital signal by the AD conversion circuit 45 and subjected to subsequent processing, the sensor voltage Vs can be transmitted without being affected by noise and processed as data having a lower amplitude than the analog signal. Therefore, it is possible to employ a low withstand voltage element by using a low amplitude power supply voltage, reduce the transistor size, reduce the wiring width, and the like.
  • the maximum may exceed 5 V depending on the sensor data, but in the case of a digital signal, data can be handled at a low voltage such as 1.8 V. Low amplitude is also advantageous for EMI countermeasures.
  • many of the circuits are configured in the digital transmission portion, it is not necessary to reduce the impedance of the power supply wiring and the circuit itself like an analog circuit in order to prevent signal quality deterioration. From the above, unlike conventional source drivers having many analog circuits that are difficult to miniaturize, the circuit can be miniaturized and miniaturized.
  • the switch unit 47b only switches between conduction / interruption between the terminal P and the input of the AD conversion circuit 45, and no resistance component or capacitance component such as a switch circuit is included between the terminal P and the buffer 47a.
  • the buffer 47a operates only during the output period of the source output Vd, and the output only becomes high impedance during the input period of the sensor voltage Vs. Therefore, the buffer 47a is less susceptible to delay, can output the source output Vd at high speed, and does not need to create the output circuit itself with a particularly low output impedance.
  • the above invention can process the sensing signal / sensor voltage composed of minute analog data output from the sensor unit of the panel with low power consumption without being affected by noise, and the module is narrow. It has a structure that is very suitable for COG technology where there is a great demand for reducing the area of a driver mounted on a panel for which a frame is desired.
  • the AD conversion unit of the AD conversion circuit 45 is provided for each first terminal (terminal P in FIG. 1, terminal P3 in FIG. 2, terminal P1 in FIG. 3). Therefore, each AD conversion unit needs to AD convert only the sensor voltage Vs input from the corresponding first terminal. Accordingly, AD conversion of all sensor voltages Vs input to the source driver 4 can be performed in a short time in parallel, not in time series, so that each AD conversion circuit unit does not need to operate at high speed. Therefore, advanced specifications such as low impedance, high current capacity, large transistor size, and thick wiring are not required. In addition, since there are a plurality of AD conversion units, it is not necessary to perform parallel-serial conversion of the sensor voltage Vs before performing AD conversion.
  • AD conversion of the input analog signal can be performed at a high speed, and the cost and configuration of the AD conversion circuit can be reduced.
  • one AD conversion unit of the AD conversion circuit 45 is shared by a plurality of first terminals, one for each of the terminals P3 and P4.
  • the switch circuit 49b selectively connects each of the plurality of first terminals to the input of the AD conversion unit.
  • the number of first terminals sharing one AD converter can be arbitrarily set. Accordingly, since a plurality of AD conversion units are provided, AD conversion of the input sensor voltage Vs can be performed at high speed, and the cost and configuration of the AD conversion circuit can be reduced.
  • the plurality of first terminals can be connected to the input of the AD converter in a time division manner by using the switch circuit 49b, the number of AD converters can be reduced and the configuration can be simplified. . As a result, the circuit area, chip area, mounting area, and the like of the source driver 4 are reduced, which contributes to a narrow frame and cost reduction of the liquid crystal display device 1.
  • FIG. 12 shows the configuration of the AD conversion circuit 45.
  • the AD conversion circuit 45 includes a comparator 45a, a DA converter 45b, a reference voltage generator 45c, a register 45d, and a sequence control circuit 45e.
  • the sensor voltage Vs is input as the input voltage Vin of the comparator 45a.
  • As the comparison voltage VF of the comparator 45a a result obtained by DA-converting the register value of the register 45d using the reference voltage VREF generated by the reference voltage generator 45c is input.
  • the register 45d changes the register value according to the output of the comparator 45a.
  • the sequence control circuit 45a converts the register value of the register 45d into serial data at the timing of the clock input signal CK and outputs the serial data.
  • the comparator 45a compares the input voltage Vin with the comparison voltage VF at every timing of the clock input signal CK.
  • the comparator 45a outputs Low if Vin> VF, and outputs High if Vin ⁇ VF.
  • the register 45d holds the register value as it is when Low is input from the comparator 45a, and changes the most significant bit of the register value to 0 when High is input from the comparator 45a. In addition, the next higher bit after the register value is changed to 1.
  • the bits are determined in the same manner, and this is repeated to determine the bits sequentially toward the lower order. Go.
  • the register 45d can perform digital output with parallel data of all bits
  • the sequence control circuit 45e can perform digital output with serial data.
  • the output of the sequence control circuit 45e is fed back to the input of the register 45d to stabilize the output of the sequence control circuit 45e.
  • the power supply and GND that are separated from each other among the circuits in the source driver are FPC They are interconnected with the same wiring on the top and on the PWB.
  • a current corresponding to the power supply and GND on the FPC and PWB also flows, and on the FPC and A voltage drop due to wiring resistance occurs in the power supply and GND on the PWB.
  • the other circuit of the source driver since the other circuit of the source driver must operate using the power supply and the GND in which the voltage drop has occurred on the FPC and the PWB, the other circuit is affected by the circuit.
  • the power supply and GND outside the chip are wiring on the display panel 2, so that the wiring resistance is extremely large and the voltage drop due to the common impedance. This seriously affects the source driver 4.
  • the rising timing of the control pulses of the switches SSW1, SSW2, and SSW3 (corresponding to the switches SWR, SWG, and SWB in FIG. 1) that sequentially connect the RGB data signal lines to the source driver.
  • a large current Ivdd flows through the power supply and GND used by each.
  • a switch that connects the output of the source driver 4 to the data signal lines.
  • Inrush current caused by charging the data signal line to the polarity opposite to the previous polarity flows at the rising timing of the control pulse of SSW2 and SSW3).
  • SSW1 source output to a data signal line by line sequential driving, each time a source output for inverting the polarity is started from the source driver 4, the data signal line is charged by reversing the previous polarity. Current flows.
  • an inrush current flows by charging the common electrode COM to a polarity opposite to the previous polarity.
  • the inrush current described above extends to the current Ivdd flowing through the power supply and GND.
  • the power supply voltage AD-VDD used by the AD conversion circuit and the reference voltages VREF and GND generated using the power supply voltage fluctuate at the timing when the current Ivdd flows. Therefore, if AD conversion is performed at a timing when the voltage fluctuates, there is a possibility that a correct AD conversion result cannot be obtained by operating using the voltage on which the noise is superimposed.
  • AD conversion by the AD conversion circuit 45 is performed in the first period in which the large current Ivdd is not generated.
  • the source driver 4 captures both the source output and the sensor output by using a common terminal for both in a time-sharing manner. Therefore, sampling for AD conversion is performed by capturing the sensor output. Although it will be performed in a period, sampling and AD conversion may not be performed continuously and may be separated. Therefore, once sampling is performed, AD conversion may be performed outside the sensor output capturing period.
  • the period t1 is the maximum range of the first period. Note that the start timing of the first period in this case may be after the switching timing from the ON state to the OFF state of the last switch (SSW3 in FIG. 7) through all colors for outputting the data signal to the data signal line. .
  • the AD conversion is performed while avoiding the period of outputting the data signal to the data signal line, thereby avoiding the rising timing of the control pulses of the switches SSW1, SSW2, and SSW3.
  • the first period corresponds to one selection period of the scanning signal line immediately after the RGB source output to each data signal line corresponding to one selection period of the scanning signal line is completed, for example. What is necessary is just to set within the period t1 'until the time of starting RGB source output to each data signal line for the first time. In general, the point in time when RGB source output corresponding to one selection period of the scanning signal line is first started is after the voltage change timing of the common electrode COM corresponding to the one selection period.
  • AD conversion By performing AD conversion during the above period, AD conversion can be performed while avoiding the timing at which noise shown in FIG. 7 occurs, so that a correct AD conversion result of sensor output can be obtained.
  • the AD conversion in FIG. 8 is similar to that in FIG. 7 as the periods t1 and t1 ′ during which AD conversion can be performed, but sensor outputs of two different pixels are time-sequentially input to the same AD conversion input unit. By switching and sequentially inputting, two types of AD conversion are performed during the period.
  • Such a configuration can be realized as a configuration in which, for example, in FIG. 1, the switch unit 47b is configured as a double throw switch, and AD conversion input paths of adjacent pixels can be selectively connected by the same switch unit 47b. In this case, the switch unit 47b connected to the adjacent terminal P is omitted.
  • the AD conversion in FIG. 9 is for a display device that performs line-sequential driving that outputs the same data signal to each data signal line within one horizontal period without outputting RGB data signals in a time division in one horizontal period.
  • the period for performing AD conversion is a period for outputting a data signal to the data signal line and a period for avoiding the voltage change timing when the common electrode COM is driven.
  • AD is output in a first period within a period t2 from the time when source output to each data signal line corresponding to one selection period of the scanning signal line ends until the voltage change timing of the common electrode COM occurs. Conversion is in progress.
  • the period t2 is the maximum range of the first period.
  • the first period corresponds to one selection period of the scanning signal line immediately after the RGB source output to each data signal line corresponding to one selection period of the scanning signal line is completed, for example. What is necessary is just to set within the period t2 'until the time of starting the RGB source output to each data signal line.
  • FIG. 9 shows an example in which the period t2 ′ coincides with the period t2, but generally, the point in time when the RGB source output corresponding to one selection period of the scanning signal line is started is in the one selection period. It is after the voltage change timing of the corresponding common electrode COM.
  • 26 to 28 show still another AD conversion method.
  • the AD conversion in FIG. 26 is performed immediately after the last source output Vd to each data signal line corresponding to one selection period of the scanning signal line in a display device that performs dot sequential driving for every predetermined number of data signal lines.
  • This method is performed in the first period within the period until the voltage change timing of the common electrode COM.
  • AD conversion is performed in the first period within the period t3 from the middle of the output period of the B source output Vd to the data signal line to the voltage change timing of the common electrode COM immediately after. .
  • the period t3 is the maximum range of the first period. In this case, if the first period is set within the source output period, the sensor output Vs is sampled in advance outside the source output period.
  • the RGB source output to each data signal line corresponding to one selection period may be set within a period up to the time when it is first started.
  • the AD conversion shown in FIG. 27 is completed at a point in time from the middle of one source output Vd to each data signal line corresponding to one selection period of the scanning signal line in a display device that performs dot sequential driving for each predetermined number of data signal lines.
  • This method is performed in the first period within the period up to.
  • AD conversion is performed in a first period within a period t4 from the middle of the output period of the G source output Vd to the data signal line to the end point of the G source output Vd.
  • the period t4 is the maximum range of the first period.
  • the sensor output Vs is sampled in advance outside the source output period.
  • a period similar to the period t4 may be set in the output period of the R and B data signals to the data signal line.
  • the AD conversion of FIG. 28 is performed in the middle of one source output Vd other than the last to each data signal line corresponding to one selection period of a scanning signal line in a display device that performs dot sequential driving for each predetermined number of data signal lines.
  • a / D conversion is performed.
  • the period t5 is the maximum range of the first period.
  • the sensor output Vs is sampled in advance outside the source output period. Further, there is no source output Vd between the end time of the G source output Vd from the source driver 4 and the start time of the B source output Vd from the source driver 4 as in the period indicated by N. There may be a period in which the potential of the data signal line that has finished outputting the source output Vd is indefinite. The period from the middle of the output period of the R source output Vd to the data signal line to the start point of the G source output Vd to the data signal line may be set to the same period as the period t5.
  • the output period of the source output Vd to the data signal line including the first period is set longer than the output periods of the source output Vd to the other data signal lines, and AD The conversion can be performed in a period when the current and voltage are more stable.
  • the AD conversion method of FIGS. 26 and 27 can be applied to a display device that performs source output Vd by line sequential driving.
  • the common electrode COM when the common electrode COM is driven, the common signal immediately after the middle of the source output Vd to each data signal line corresponding to one selection period of the scanning signal line is used.
  • AD conversion is performed in the first period within the period until the voltage change timing of the electrode COM and the common electrode COM is not driven, the source output to each data signal line corresponding to one selection period of the scanning signal line AD conversion is performed during the first period within the period from the middle of Vd to the point immediately after the start of RGB source output to each data signal line corresponding to one selection period of the scanning signal line.
  • the first period within the period from the middle of the source output Vd to each data signal line corresponding to one selection period of the scanning signal line to the end point is used.
  • a / D conversion is performed.
  • the first period is set so that the AD conversion of the sensor output is started after (when the source output of B ends after the falling timing of the control pulse of the switch SSW3). May be.
  • the fall timing is delayed. Since the falling edge of the control pulse is surely completed at the end of the source output, it is possible to reliably avoid the AD conversion from interfering with the output of the source output Vd to the data signal line.
  • the number of divisions when the data signal line is driven in time division is not limited to the three divisions shown in FIGS. 7, 8, 26, 27, and 28, and any number of divisions may be used.
  • Fig. 13 shows circuit connections during the sensor output sampling period.
  • the switch SW1 corresponds to the switch unit 47b in FIG. Inside the AD conversion circuit 45, the switch SW2 and the hold capacitor C1 are connected in series between the input terminal of the AD conversion circuit 45 connected to one end of the switch SW1 and the input of the comparator 45a. Between the input terminal and the switch SW2, a constant current source 45x for supplying a constant current toward GND is provided. A connection point M between the switch SW2 and the hold capacitor C1 is connected to the output of the DA converter 45b via the switch SW3.
  • the control logic 45f collectively represents the register 45d and the sequence control circuit 45e in FIG. A connection point N between the hold capacitor C1 and the input of the comparator 45a is connected to the reference voltage VREF via the switch SW4.
  • the operation of the buffer 47a is stopped and the switch SW1 is turned on.
  • the switches SW2 and SW4 are turned on and the switch SW3 is turned off, and the sensor output is sampled by accumulating charges corresponding to the sensor output in the hold capacitor C1.
  • the hold period starts, the hold switches SW1 to SW4 are turned off, and the sensor output is held by the hold capacitor C1.
  • the buffer 47a can be operated. Therefore, after the sensor output is held, AD conversion is performed until any time when AD conversion is possible. Can wait.
  • the AD conversion period starts, and the switch SW3 is turned on while the switches SW1, SW2, and SW4 are kept off.
  • the operation described with reference to FIG. 12 is performed.
  • the switch SW3 is once turned off, each bit is determined, and then the switch SW3 is turned on again.
  • the AD conversion is completed, and the connection relationship of FIG. 13 is returned to and sampling of the next sensor output is performed.
  • the DA converter 45b is used as the AD converter circuit 45.
  • an AD converter circuit that performs AD conversion according to the principle shown in FIG. 16 is provided. You can also.
  • the comparator compares the sensor voltage with time-varying voltage E, and as shown in FIG. 16B, the comparator changes the output from Low to High. The digital value is determined according to the length of time.
  • the comparator 45a As long as the input is not input to the sensor voltage, the sensor voltage Vs may be sampled and held.
  • a plurality of time-division and AD conversion data are converted into parallel-serial conversion. Until each is held in the holding circuit independently.
  • a clock signal for AD conversion may be continuously supplied to data input in time series, and AD conversion may be performed continuously. The next data may be converted after a certain period.
  • the sensor voltage Vs output from the display panel 2 is input to the AD conversion circuit 45 and sampled and held.
  • the AD conversion circuit 45 AD-converts the sampled and held data by a number of AD conversion units, and holds the converted parallel digital data by a holding circuit such as a flip-flop. Further, the AD conversion circuit 45 performs parallel-serial conversion at the parallel-serial conversion unit when the stored data accumulates to some extent, and rearranges the data into serial data. The rearrangement at that time is performed based on coordinate information on the panel where the sensor voltage Vs is generated. The rearranged data is processed by a data processing circuit and output to the outside as sensor data.
  • the present embodiment has been described above. It is obvious that the present invention can be applied to any other display device such as an EL display device and a display device using a dielectric liquid.
  • the optical sensor may output other signals such as a current corresponding to the detected light intensity.
  • the display device drive circuit is a display device drive circuit as described above, and is an analog-digital converter that performs analog-digital conversion of an analog signal input to the first terminal of the drive circuit of the display device.
  • a conversion circuit wherein the first terminal also serves as an output terminal for a data signal output to the data signal line, and the first terminal includes an output period for the data signal and an input period for the analog signal.
  • the first terminal and the input of the analog-digital conversion circuit are connected only by a switch circuit except for a sample and hold circuit, and the first terminal and the analog-digital conversion circuit are connected to each other.
  • An output terminal of the output circuit that outputs the data signal to the first terminal is directly connected to each other, and the switch circuit is connected to the first terminal during the output period of the data signal.
  • the switch circuit is connected to the first terminal during the output period of the data signal.
  • the present invention can be particularly suitably used for display devices such as liquid crystal display devices and EL display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

　表示装置の駆動回路（４）は、データ信号線（ＳＬＲ、ＳＬＧ、ＳＬＢ）に接続される第１の端子（Ｐ）から入力されるアナログ信号（Ｖｓ）のＡＤ変換回路（４５）を備え、第１の端子（Ｐ）はデータ信号（Ｖｄ）の出力期間とアナログ信号（Ｖｓ）の入力期間とに時分割で使用され、第１の端子（Ｐ）とＡＤ変換回路（４５）との間はサンプルホールド回路を除いてはスイッチ回路（４７ｂ）のみによって接続され、第１の端子（Ｐ）と出力回路（４７ａ）とは直接接続され、上記出力期間にスイッチ回路（４７ｂ）は遮断され、上記入力期間にスイッチ回路（４７ｂ）は導通し、出力回路（４７ａ）の出力がハイインピーダンスとなる。これにより、アナログ信号を処理する表示パネルに対してＡＤ変換を好適に行うことのできるＣＯＧ技術を提供する表示装置の駆動回路を実現する。

Description

表示装置の駆動回路および表示装置
　本発明は、表示パネル上に光センサを備えた表示装置に関する。
　液晶表示装置の画素回路に光センサを備えた構成のものがある。
　図２１は、特許文献１に記載されたこのような表示装置が備える表示領域の構成と、当該表示領域を駆動する回路ブロックとを示す。
　表示領域１０において、画素は表示画素２６とホトセンサ画素２７とを備えている。
　表示画素２６は、縦横に列設されるソース信号線２３およびゲート信号線２２ａの各交点もしくは近傍に形成される。表示画素２６は、ＴＦＴ３２と、ＴＦＴ３２の一端に形成された画素電極６１と共通電極との間に構成される液晶容量と、共通信号線３１との間に接続される補助容量３５とから構成される。
　ホトセンサ画素２７は、ホトダイオードとして動作するＴＦＴ６４と、プリチャージ電圧を保持する補助容量６３と、ソースフォロワとして動作するＴＦＴ６２ｂと、プリチャージ電圧を補助容量６３に印加するスイッチング素子として動作するＴＦＴ６２ａと、ＴＦＴ６２ｂのソースフォロワ出力をホトセンサ出力信号線２５に選択して出力するＴＦＴ６２ｃとから構成される。ＴＦＴ６２ａの一端子はプリチャージ電圧信号線２４に接続されている。ＴＦＴ６２ａのゲートはゲート信号線２２ｃに接続されている。ホトセンサ素子であるＴＦＴ６４、ＴＦＴ６２ｂ、および、補助容量６３の一端子は、共通信号線３１に接続されている。ＴＦＴ６４および補助容量６３の他端はＴＦＴ６２ｂのゲートに接続されている。ＴＦＴ６２ｃのゲートはゲート信号線２２ｂに接続されている。
　また、ゲート信号線２２ａはゲートドライバ回路１２ａによって、ゲート信号線２２ｂ・２２ｃはゲートドライバ回路１２ｂによって、プリチャージ電圧信号線２４およびホトセンサ出力信号線２５はホトセンサ処理回路１８によって、ソース信号線２３はソースドライバ１４によって、それぞれ駆動される。
　ＴＦＴ６２ａはホトセンサ処理回路１８からプリチャージ電圧信号線２４に印加されたプリチャージ電圧をＴＦＴ６４の一端子に印加する。ゲート信号線２２ｃにオン電圧が印加されると、ＴＦＴ６２ａがオンする。プリチャージ電圧は、ＴＦＴ６２ｂがオンする電圧（閾値電圧Ｖｔｈ以上）である。ＴＦＴ６４は光が照射されると光の強度に応じてリークするので、補助容量６３に保持された電荷がＴＦＴ６４のチャンネル間を通じて放電される。
　ホトセンサ画素２７では、ＴＦＴ６２ａにより、初期にはプリチャージ電圧がＴＦＴ６２ｂのゲートに印加されているが、ＴＦＴ６４に光が照射されて補助容量６３の両端の電圧が変化することによって、ＴＦＴ６２ｂのゲート電圧が変化する。ＴＦＴ６２ｂはソースフォロワ回路として動作する。ゲートドライバ回路１２ｂからゲート信号線２２ｂにオン電圧が印加されると、ＴＦＴ６２ｃがオンする。ＴＦＴ６２ｂがオン状態であれば、ホトセンサ出力信号線２５の電荷は、ＴＦＴ６２ｃ・６２ｂを介して、共通信号線３１に放電される（共通信号線３１の電位によっては充電される場合もある）。ＴＦＴ６２ｂの出力電圧が変化して、ホトセンサ出力信号線２５の電荷の変化することにより、ホトセンサ出力信号線２５の電位が変化する。ＴＦＴ６２ｃがオンしても、ＴＦＴ６２ｂがオフ状態であれば、ホトセンサ出力信号線２５の電荷は変化しない。
　ホトセンサ画素２７からの出力電圧は、ホトセンサ出力信号線２５に出力されホトセンサ処理回路１８に取り込まれる。ホトセンサ処理回路１８は、アレイ基板に直接形成されている。
日本国公開特許公報「特開２００６－２６７９６７号公報（公開日：２００６年１０月５日）」 日本国公開特許公報「特開２００５－３２７１０６号公報（公開日：２００５年１１月２４日）」 日本国公開特許公報「特開２００２－６２８５６号公報（公開日：２００２年２月２８日）」 日本国公開特許公報「特開平１０－９１３４３号公報（公開日：１９９８年４月１０日）」 日本国公開特許公報「特開２０００－８９９１２号公報（公開日：２０００年３月３１日）」 日本国公開特許公報「特開２００５－１４８２８５号公報（公開日：２００５年６月９日）」 日本国公開特許公報「特開２００６－１３３７８６号公報（公開日：２００６年５月２５日）」
　従来の光センサを備えた液晶表示装置では、光センサの出力を外部にデジタルデータとして取り出そうとする場合に、ＡＤ変換器が備えられる。この場合に、液晶表示装置の構成としては、例えば図２２のように、表示パネル１０１の外部にホストコントローラ１０２およびドライバＬＳＩ１０３が設けられているとして、表示パネル１０１の外部に別途設けられたＩＣからなるＡＤ変換器１０４に光センサ出力が送られ、当該ＡＤ変換器１０４がＡＤ変換結果をホストコントローラ１０２に返す構成となる。当該例の表示パネル１０１はアナログドライバによって駆動されるパネルである。
　このときのＡＤ変換器１０４を介した信号の流れを、図２３に示す。
　表示パネル１０１内では、スキャン回路１１１によって駆動される光センサ回路１１２の光センサ出力は、点Ａから経路Ｂを介して、表示パネル１０１の外部に設けられたＡＤ変換器１０４へと送られる。経路Ｂは各光センサ回路１１２について形成されたものが合流してＡＤ変換器１０４に接続されており、各光センサ回路１１２の光センサ出力がデータ１、データ２、データ３、データ４、データ５、データ６、…と順次切り替わってＡＤ変換器１０４に入力される。ドライバＬＳＩ１０３は画素に表示データを供給する。
　光センサ回路１１２の光センサ出力点Ａは画素にも接続されており、当該画素の構成例を図２４に示す。
　図２４の画素構成では、ＲＧＢが１組になって１水平期間に時分割に駆動されるものである。表示期間にはＳＷ１０１がＲＧＢ間で順次切り替わるようにＯＮ状態とする。光センサ回路１１２を動作させるときにはスイッチＳＷ１０１をＯＦＦ状態として、スキャン回路１１１から電圧配線ＲＳＴ・ＲＷに所定の電圧を印加し、点ＡからＡＤ変換器１０４のほうへ回路を接続する。
　上述したようなパネルのセンサ部から出力される感知信号・センサ電圧は微小なアナログデータであり、そのままではノイズによる影響を大きく受け、本来の情報を保てずにデータが破壊されることにつながる。これは、電源やＧＮＤなどを介したノイズの周り込みが懸念される、データ駆動回路とアナログ－デジタル変換回路とを備えた１チップ構成のドライバ、特にドライバＬＳＩを表示パネル上にチップの状態で実装するＣＯＧ(Chip On Glass)の構成においては、なおさら注意すべきことである。
　図２５に、ドライバＬＳＩ内部にＡＤ変換回路を備えた、特許文献７の構成を示す。
　図２５に示す複合ＩＣ１０００は、階調電圧生成部５５０、データ駆動部５００、スイッチング部８５０、出力バッファー５１０、増幅部８１０、感知信号処理部８２０、並列-直列変換器８３０、アナログ-デジタル変換器（ＡＤＣ）８４０、インターフェース部６１０、信号制御部６００、および電源部９００を有する。
　スイッチング部８５０は、液晶表示板組立体３００のデータ線Ｄ１－Ｄｍに接続されており、スイッチング信号ＳＷによってデータ線Ｄ１－Ｄｍを出力バッファー５１０と増幅部８１０とのいずれか一つに接続する。出力バッファー５１０は、スイッチング部８５０に接続されており、データ駆動部５００からのデータ電圧をスイッチング部８５０を介してデータ線Ｄ１－Ｄｍに送出する。増幅部８１０は、スイッチング部８５０に接続されており、スイッチング部８５０を介してデータ線Ｄ１－Ｄｍからの感知信号を受信して増幅する。
　感知信号処理部８２０は、増幅部８１０からの信号をフィルタリングし、標本維持（ｓａｍｐｌｅａｎｄｈｏｌｄ）処理を行う。並列-直列変換器８３０は、感知信号処理部８２０からの並列信号を直列信号に変換する。そのために並列-直列変換器８３０は、シフトレジスター（図示せず）を有することができる。アナログ-デジタル変換器８４０は、並列-直列変換器８３０からの直列感知信号をデジタル信号ＤＳＮに変換して外部に出力する。インターフェース部６１０は、外部からの映像信号Ｒ、Ｇ、Ｂおよび入力制御信号ＣＮＴを受けて、信号制御部６００などが処理可能な信号に変換する。電源部９００は、複合ＩＣ１０００内部に電力を供給する。
　特許文献７の技術では、入力されたセンサデータを処理するために増幅部８１０によって適切な信号レベルに増幅しているが、それはノイズの影響を小さくすることによる元データの破壊（元の情報から変わってしまうこと）を防止することにつながる。しかし、特許文献７では、感知したセンサデータを増幅部８１０によってアナログ増幅しておいて、アナログ-デジタル変換器８４０によってＡＤ変換するまでアナログデータの形態でデータを処理するようにしているため、増幅器８１０における電力消費が、全体の消費電力を増加させてしまう。
　また、センサデータを増幅するとは言え、増幅後もアナログデータであるので他から受けるノイズの影響がデジタルデータよりも大きく、処理経路が長いと元データの破壊がやはり懸念される。
　このように、液晶表示装置にはＣＯＧ技術が盛んに利用されているものの、上述したように、光センサを備えた表示パネルに対して、光センサ出力の適切なＡＤ変換機能を包括するＣＯＧ技術はまだ提供されていない。
　本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、光センサ出力などのアナログ信号を処理する表示パネルに対してアナログ－デジタル変換を好適に行うことのできるＣＯＧ技術を提供する表示装置の駆動回路、および、表示装置を実現することにある。
　本発明の表示装置の駆動回路は、表示装置の駆動回路であって、上記表示装置の駆動回路の第１の端子に入力されるアナログ信号をアナログ－デジタル変換するアナログ－デジタル変換回路を備えており、上記第１の端子はデータ信号線に出力するデータ信号の出力端子を兼ねており、上記第１の端子が、上記データ信号の出力期間と上記アナログ信号の入力期間とに時分割で使用され、上記第１の端子と上記アナログ－デジタル変換回路の入力との間は、サンプルホールド回路を除いてはスイッチ回路のみによって接続されているとともに、上記第１の端子と上記第１の端子に上記データ信号を出力する出力回路の出力端子とは互いに直接接続されており、上記データ信号の出力期間には上記スイッチ回路が上記第１の端子と上記アナログ－デジタル変換回路の入力との間を遮断し、上記アナログ信号の入力期間には上記スイッチ回路が上記第１の端子と上記アナログ－デジタル変換回路の入力との間を導通させるとともに上記出力回路の出力がハイインピーダンスとなることを特徴としている。
　上記の発明によれば、表示装置の駆動回路が、第１の端子に入力されるアナログ信号をアナログ－デジタル変換するように、アナログ－デジタル変換回路を備えているので、アナログ－デジタル変換回路を外部に備えている場合に問題となっていた表示装置の駆動回路からアナログ－デジタル変換回路への入力配線数を非常に小さく抑えることができる。従って、表示装置の駆動回路をＣＯＧ方式により表示パネルに実装する場合に、表示装置の駆動回路の数十から数百というドライバ出力にアナログ－デジタル変換回路への入力配線が加わって大きな配線領域を必要とする不具合を回避することができ、実装面積の縮小を図ることができる。
　そして、第１の端子がデータ信号線に出力するデータ信号の出力端子を兼ねていて、アナログ信号の入力期間とデータ信号の出力期間とに時分割で使用されるので、表示パネルの配線に接続する端子数を大きく削減することができる。
　また、第１の端子とアナログ－デジタル変換回路の入力との間は、サンプルホールド回路を除いてはスイッチ回路のみによって接続されているとともに、第１の端子と第１の端子にデータ信号を出力する出力回路の出力端子とは互いに直接接続されており、データ信号の出力期間にはスイッチ回路が第１の端子とアナログ－デジタル変換回路の入力との間を遮断し、アナログ信号の入力期間にはスイッチ回路が第１の端子とアナログ－デジタル変換回路の入力との間を導通させるとともに出力回路の出力がハイインピーダンスとなる。第１の端子から入力されたアナログ信号はスイッチ回路のみを介してアナログ－デジタル変換回路に入力されるので、アナログ信号が伝送される経路は非常に短く、ノイズの影響を受けにくい。従って、精度の高いアナログ－デジタル変換を行うことができる。また、アナログ信号はアナログ－デジタル変換回路によってデジタル信号に変換されてその後の処理を施されるので、ノイズの影響を受けずに伝送できるだけでなく、アナログ信号よりも低振幅のデータとして処理することができることから、低振幅電源電圧の使用による低耐圧素子の採用や、トランジスタサイズの低減、配線幅の縮小などが可能になる。さらにデジタル伝送の部分で回路の多くを構成することにより、電源配線や回路自体をアナログ回路のように低インピーダンス化することも不要となる。以上から、回路の微細化および小型化が可能になる。
　さらに、スイッチ回路は第１の端子とアナログ－デジタル変換回路の入力との間の導通／遮断を切り換えるのみであり、第１端子と出力回路との間にはスイッチ回路などの抵抗成分や容量成分が含まれず、出力回路はデータ信号の出力期間に動作するとともにアナログ信号の入力期間に出力がハイインピーダンスとなるだけである。従って、出力回路は、遅延を受けにくく、データ信号を高速で出力することが可能になるとともに、出力回路自体を特別に低出力インピーダンスで作成する必要もない。
　従って、上記の発明は、パネルのセンサ部から出力される微小なアナログデータからなる感知信号・センサ電圧を、ノイズによる影響を受けずに処理することができ、かつ、パネルに実装するドライバ面積の縮小化の要請が大きいＣＯＧ技術に対して非常に適した構成を有している。
　以上により、光センサ出力などのアナログ信号を処理する表示パネルに対してアナログ－デジタル変換を好適に行うことのできるＣＯＧ技術を提供する表示装置の駆動回路を実現することができるという効果を奏する。
　本発明の表示装置の駆動回路は、上記課題を解決するために、上記第１の端子は、表示パネルの表示領域に備えられる光センサの光検出強度に応じたセンサ出力が上記アナログ信号として入力される端子であることを特徴としている。
　上記の発明によれば、光センサのアナログ出力を第１の端子から表示装置の駆動回路に入力してアナログ－デジタル変換することができるという効果を奏する。
　本発明の表示装置の駆動回路は、上記課題を解決するために、上記アナログ－デジタル変換回路は、上記第１の端子ごとにアナログ－デジタル変換部を備えていることを特徴としている。
　上記の発明によれば、アナログ－デジタル変換部が第１の端子ごとに設けられているので、各アナログ－デジタル変換部は対応する第１の端子から入力されるアナログ信号のみをアナログ－デジタル変換すればよい。従って、表示装置の駆動回路に入力された全アナログ信号のアナログ－デジタル変換を、時系列的にではなく、パラレルに短時間で行うことができるため、各アナログ－デジタル変換部として高速動作するものは必要なく、従って、低インピーダンス、高電流容量、大きなトランジスタサイズ、および、太い配線の引き回しなどの高度な仕様を要求されることがない。
　また、アナログ－デジタル変換部が複数あるので、アナログ－デジタル変換を行う前に、入力されたアナログ信号をパラレル－シリアル変換することも不要である。
　この結果、入力されたアナログ信号のアナログ－デジタル変換を高速に行うことができるとともに、アナログ－デジタル変換回路の低コスト化および構成の簡略化が可能になるという効果を奏する。
　本発明の表示装置の駆動回路は、上記課題を解決するために、上記アナログ－デジタル変換回路は、複数の上記第１の端子に１つのアナログ－デジタル変換部が共有されるように上記アナログ－デジタル変換部を複数備えており、上記スイッチ回路は、上記複数の上記第１の端子のそれぞれを選択的に上記アナログ－デジタル変換部の入力に接続することを特徴としている。
　上記の発明によれば、アナログ－デジタル変換部が複数設けられている分、入力されたアナログ信号のアナログ－デジタル変換を高速に行うことができるとともに、アナログ－デジタル変換回路の低コスト化および構成の簡略化が可能になるという効果を奏する。また、複数の第１の端子を、スイッチ回路を用いることにより時分割でアナログ－デジタル変換部の入力に接続することができるので、アナログ－デジタル変換回路の数を削減することができて構成が簡略化できるという効果を奏する。
　本発明の表示装置の駆動回路は、上記課題を解決するために、データ信号線にデータ信号を出力するのに用いられる一方、上記アナログ信号の入力には用いられない第２の端子を備えていることを特徴としている。
　上記の発明によれば、データ信号線にアナログ信号の伝達を行わないものが含まれている場合に、当該データ信号線を第２の端子に接続すればよいので、表示装置の駆動回路のアナログ信号の入力回路を削減することができて構成が簡略化できるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記表示装置の駆動回路を備えていることを特徴としている。
　上記の発明によれば、アナログ信号を処理する表示パネルを備えた表示装置に対して、駆動回路の実装面積を縮小することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記表示装置の駆動回路がＣＯＧ方式により表示パネルに実装されていることを特徴としている。
　上記の発明によれば、表示装置の駆動回路がＣＯＧ方式で実装される表示装置に対して、問題となりやすい駆動回路の実装面積を縮小することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記表示パネルの表示領域に光センサが備えられ、上記光センサの光検出強度に応じたセンサ出力が上記アナログ信号として上記第１の端子に入力されることを特徴としている。
　上記の発明によれば、光センサのアナログ出力を処理する表示パネルを備えた表示装置に対して、駆動回路の実装面積を縮小することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、各上記第１の端子はＲＧＢの３本で構成される１組のデータ信号線のそれぞれに時分割で接続されており、上記センサ出力の上記第１の端子への伝達に上記１組のデータ信号線のいずれか１本が用いられることを特徴としている。
　上記の発明によれば、ＲＧＢの絵素が時分割で駆動される表示装置において、表示装置の駆動回路に接続すべき配線数を非常に小さくすることができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、各上記第１の端子は１本のデータ信号線に接続されており、上記センサ出力の上記第１の端子への伝達に上記１本のデータ信号線が用いられることを特徴としている。
　上記の発明によれば、データ信号線が線順次で駆動される表示装置において、表示装置の駆動回路に接続すべき配線数を非常に小さくすることができるという効果を奏する。
　本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。
本発明の実施形態を示すものであり、表示装置においてデータ信号線駆動回路と表示領域との第１の接続関係を示す回路図である。 本発明の実施形態を示すものであり、表示装置においてデータ信号線駆動回路と表示領域との第２の接続関係を示す回路図である。 本発明の実施形態を示すものであり、表示装置においてデータ信号線駆動回路と表示領域との第３の接続関係を示す回路図である。 本発明の実施形態を示すものであり、表示装置においてデータ信号線駆動回路と表示領域との第４の接続関係を示す回路図である。 表示装置においてデータ信号線駆動回路と表示領域との接続関係の比較例を示す回路図である。 配線数と、配線密度および斜め配線領域の幅との関係を示す平面図であり、（ａ）は斜め配線領域の幅が小さい場合を示し、（ｂ）は斜め配線領域の幅が大きい場合を示している。 本発明の実施形態を示すものであり、データ信号線駆動回路がＡＤ変換を行う期間を示す第１のタイミングチャートである。 本発明の実施形態を示すものであり、データ信号線駆動回路がＡＤ変換を行う期間を示す第２のタイミングチャートである。 本発明の実施形態を示すものであり、データ信号線駆動回路がＡＤ変換を行う期間を示す第３のタイミングチャートである。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 図１０の表示装置が備えるデータ信号線駆動回路の構成を示すブロック図である。 図１１のデータ信号線駆動回路が備えるＡＤ変換回路の構成を示す回路ブロック図である。 光センサの出力をサンプルする期間におけるＡＤ変換回路周辺の接続関係を示す回路図である。 光センサの出力をホールドする期間におけるＡＤ変換回路周辺の接続関係を示す回路図である。 光センサの出力をＡＤ変換する期間におけるＡＤ変換回路周辺の接続関係を示す回路図である。 他のＡＤ変換回路の構成を説明するためのグラフであり、（ａ）は比較器による比較動作を示し、（ｂ）は比較器がデジタル値を確定する動作を示している。 データ信号線駆動回路が電源およびＧＮＤの互いに分離された回路を備えていることを説明する回路図である。 図１７の電源およびＧＮＤがチップ外で互いにショートすることを説明する回路図である。 図１８の回路図をより詳細に示す回路図である。 データ信号線駆動回路が正しいＡＤ変換を行うことのできない期間を示すタイミングチャートである。 従来技術を示すものであり、光センサを備えた表示領域の構成を示す回路ブロック図である。 従来技術を示すものであり、光センサのアナログ出力をＡＤ変換する場合の表示装置の構成を示すブロック図である。 図２２の表示装置における表示領域と表示パネル外との接続関係を示す回路図である。 図２３の表示領域が備える画素の構成を示す回路図である。 従来技術を示すものであり、表示装置が備えるデータ信号線駆動回路の構成を示すブロック図である。 本発明の実施形態を示すものであり、データ信号線駆動回路がＡＤ変換を行う期間を示す第４のタイミングチャートである。 本発明の実施形態を示すものであり、データ信号線駆動回路がＡＤ変換を行う期間を示す第５のタイミングチャートである。 本発明の実施形態を示すものであり、データ信号線駆動回路がＡＤ変換を行う期間を示す第６のタイミングチャートである。
符号の説明
　１　　　　　　　液晶表示装置（表示装置）
　４　　　　　　　ソースドライバ（表示装置の駆動回路）
　４５　　　　　　ＡＤ変換回路（アナログ－デジタル変換回路）
　４７ａ、４８ａ　バッファ（出力回路）
　４７ｂ、４８ｂ　スイッチ部（スイッチ回路）
　５４　　　　　　フォトダイオード（光センサ）
　ＳＬＲ、ＳＬＧ、ＳＬＢ
　　　　　　　　　データ信号線
　ＧＬ　　　　　　走査信号線
　Ｐ　　　　　　　端子（第１の端子）
　Ｐ１、Ｐ２　　　端子（第１の端子、第２の端子）
　Ｐ１、Ｐ２、Ｐ３
　　　　　　　　　端子（第２の端子、第２の端子、第１の端子）
　Ｐ３、Ｐ４　　　端子（第１の端子、第１の端子）
　本発明の一実施形態について図１ないし図２０、および、図２６ないし図２８に基づいて説明すると以下の通りである。
　図１０に、本実施形態に係る液晶表示装置１（表示装置）の構成を示す。
　液晶表示装置１はアクティブマトリクス型の表示装置であって、表示パネル２およびホストコントローラ３を備えている。
　表示パネル２は、表示／センサ領域２ａと、ソースドライバ４（表示装置の駆動回路、データ信号線駆動回路）と、ゲートスキャン回路５（走査信号線駆動回路）と、センサスキャン回路６とを備えている。表示／センサ領域２ａは、表示パネル２にアモルファスシリコンやポリシリコン、ＣＧシリコン、微結晶シリコンなどを用いて作り込まれた領域であり、後述の図１に示す画素とセンサ回路とをマトリクス状に備えている。ソースドライバ４はＬＳＩチップを表示パネル２上に直接実装したものであり、いわゆるＣＯＧ(Chip On Glass)の形態を取る。ソースドライバ４は表示／センサ領域２ａに画素用のデータ信号をデータ信号線に供給するとともに、センサ回路からの出力を処理する。ゲートスキャン回路５は、表示／センサ領域２ａの画素にデータ信号を書き込むのに用いる走査信号を走査信号線に供給する。センサスキャン回路６は、表示／センサ領域２ａのセンサ回路に必要な電圧を供給する。
　ホストコントローラ３は、表示パネル２の外部に設けられたコントロール基板であり、ソースドライバ４に供給する表示データと、ゲートスキャン回路５に供給するクロック信号やスタートパルスなどと、センサスキャン回路６に供給するクロック信号やスタートパルス、電源電圧などとを、ソースドライバ４に供給する。ゲートスキャン回路５およびセンサスキャン回路６への上記の供給信号および供給電圧は、ソースドライバ４を介して供給される。
　図１１に、ソースドライバ４の構成を示す。
　ソースドライバ４は、入出力インタフェース回路４１、サンプリングラッチ回路４２、ホールドラッチ回路４３、ＡＤ変換回路４５（アナログ－デジタル変換回路）、ＤＡ変換回路４６、ソース入出力回路４７、タイミング発生回路４８、データ処理回路４９、および、パネル用ロジック回路５０を備えている。
　入出力インタフェース回路４１は、ホストコントローラ３から各種信号および電圧を受け取るブロックである。サンプリングラッチ回路４２は、入出力インタフェース回路４１から出力されるデジタル表示データを、タイミング発生回路４８の出力するタイミング信号に従って順次ラッチする。タイミング発生回路４８は、ホストコントローラ３から入出力インタフェース回路４１に入力されたデータ伝送信号から各種タイミングを取得してタイミング信号を生成するブロックである。ホールドラッチ回路４３は、サンプリングラッチ回路４２がラッチした１行分のデジタル表示データを、タイミング発生回路４８の出力するタイミング信号に従ってホールドするブロックである。ＤＡ変換回路４６は、ホールドラッチ回路４３が出力したデジタルデータをＤＡ変換（デジタル－アナログ変換）してアナログのデータ信号とするブロックである。ソース入出力回路４７は、ＤＡ変換回路４６が出力したアナログのデータ信号をバッファリングしてデータ信号線に出力するブロックである。
　また、ＡＤ変換回路４５は、表示／センサ領域２ａのセンサ回路から出力されたアナログのセンサ出力を、データ信号線およびソース入出力回路４７を通して受け取ってサンプル・ホールドし、ホールド出力したアナログのセンサ出力をデジタルデータに変換（アナログ－デジタル変換）する。データ処理回路４９は、ＡＤ変換回路４５が出力したデジタルデータを伝送形態に従った形式に変換してホストコントローラ３に送出するブロックである。パネル用ロジック回路５０は、タイミング発生回路４８が生成したタイミング信号から、ゲートスキャン回路５およびセンサスキャン回路６に供給するタイミング信号をさらにロジック生成するブロックである。
　図１に、表示／センサ領域２ａとソースドライバ４との接続関係の一例を示す。
　表示／センサ領域２ａでは、Ｒの絵素ＰＩＸＲと、Ｇの絵素ＰＩＸＧと、Ｂの絵素ＰＩＸＢとが１組となって各画素が構成されており、各画素にセンサ回路ＳＣが１つずつ備えられている。各画素において、絵素ＰＩＸＲと絵素ＰＩＸＧと絵素ＰＩＸＢとは、１水平期間内に時分割で駆動される。各絵素は、走査信号線ＧＬとデータ信号線ＳＬ（ＲについてはＳＬＲ、ＧについてはＳＬＧ、ＢについてはＳＬＢ）との交差点に形成されており、選択素子であるＴＦＴ５１によって液晶容量ＣＬにデータ信号を書き込む構成である。１組を構成するデータ信号線ＳＬＲ・ＳＬＧ・ＳＬＢについて、データ信号線ＳＬＲはスイッチＳＷＲを介して、データ信号線ＳＬＧはスイッチＳＷＧを介して、データ信号線ＳＬＢはスイッチＳＷＢを介して、それぞれ、ソースドライバ４の同じ端子Ｐ（第１の端子）に接続されている。
　センサ回路ＳＣは、スイッチＳＷＲ・ＳＷＧ・ＳＷＢに対して上記端子Ｐとは反対側の領域で上記絵素に接続されるように配置されており、ＴＦＴ５２と容量５３とフォトダイオード５４（光センサ）とを備えている。ＴＦＴ５２の一方のソース・ドレイン端子はデータ信号線ＳＬＧに接続されており、ＴＦＴ５２の他方のソース・ドレイン端子はデータ信号線ＳＬＢに接続されている。容量５３とフォトダイオード５４とは直列に接続されており、その接続点はＴＦＴ５２のゲートに接続されている。上記直列回路の両端は、それぞれセンサスキャン回路６に接続されている。また、データ信号線ＳＬＧの端子Ｐ側とは反対側の一端は、スイッチＳＷＳを介して電源Ｖ０に接続されている。
　ソースドライバ４では、ソース入出力回路４７の出力がそれぞれ端子Ｐに接続されている。ソース入出力回路４７は、オペアンプのボルテージフォロワからなるバッファ（出力回路）４７ａとスイッチ部（スイッチ回路）４７ｂとが１つずつ組になった各段を備えており、各段が１つの上記端子Ｐに接続されている。バッファ４７ａの入力はＤＡ変換回路４６の出力に接続されており、バッファ４７ａの出力は端子Ｐに接続されている。スイッチ部４７ｂは、ＡＤ変換回路４５の入力を端子Ｐに接続するか端子Ｐから遮断するかの切り替えを行う回路である。ＡＤ変換回路４５は図示しない複数のＡＤ変換部を備えており、１つの端子Ｐに１つのＡＤ変換部の入力（すなわちＡＤ変換回路４５の入力の１つ）がスイッチ部４７ｂを介して接続されている。ＤＡ変換回路４６はＤＡ変換回路４６に専用の電源およびＧＮＤを使用しており、ＡＤ変換回路４５はＡＤ変換回路４５に専用の電源およびＧＮＤを使用している。
　表示／センサ領域２ａにおいて表示を行う期間、すなわちバッファ４７ａが端子Ｐにデータ信号を出力するときには、バッファ４７ａの電源が投入され、スイッチ部４７ｂはＡＤ変換回路４５の入力を端子Ｐから遮断する。これにより、ＲＧＢの各ソース出力（データ信号）Ｖｄが時系列で表示／センサ領域２ａに供給される。表示／センサ領域２ａ側では、スイッチＳＷＲ・ＳＷＧ・ＳＷＢが順次交替してＯＮ状態となり、データ信号線ＳＬＲ・ＳＬＧ・ＳＬＢに順次ソース出力Ｖｄが出力されて絵素ＰＩＸＲ・ＰＩＸＧ・ＰＩＸＢで表示が行われる。また、このとき、スイッチＳＷＳはＯＦＦ状態にある。
　表示／センサ領域２ａにおいて光強度の検出を行う期間には、スイッチＳＷＲ・ＳＷＧ・ＳＷＢがＯＦＦ状態にされ、スイッチＳＷＳがＯＮ状態にされてデータ信号線ＳＬＧを電源Ｖ０に接続する。また、事前にセンサスキャン回路６からフォトダイオード５４の順方向を用いて容量５３を所定電圧に充電しておくことにより、光強度の検出期間に、ＴＦＴ５２のゲートをフォトダイオード５４に照射される光の強度に応じた電圧とする。これにより、データ信号線ＳＬＢが検出された光の強度に応じた電圧となるので、スイッチＳＷＢをＯＮ状態としてデータ信号線ＳＬＢをソースドライバ４の端子Ｐに接続する。
　このとき、ソースドライバ４側ではバッファ４７ａの電源が遮断されてバッファ４７ａの出力がハイインピーダンスにされるとともに、スイッチ部４７ｂがＡＤ変換回路４５の入力を端子Ｐに接続する。これにより、センサ回路ＳＣのアナログ出力であるセンサ電圧ＶｓがＡＤ変換回路４５に入力される。ＡＤ変換回路４５は入力されたセンサ電圧Ｖｓをデジタルデータに変換する。
　また、図２に、表示／センサ領域２ａとソースドライバ４との接続関係の他の例を示す。
　図２では、図１の時分割駆動を行わずに、データ信号線を線順次で駆動する。絵素ＰＩＸＲ・ＰＩＸＧ・ＰＩＸＢはＲＧＢの絵素でもよいし、色の区別がなくてもよく、配色は任意に割り当て可能である。そして、各データ信号線ごとにソースドライバ４の端子が１つずつ割り当てられており、ここでは、絵素ＰＩＸＲのデータ信号線に端子Ｐ１（第２の端子）、絵素ＰＩＸＧのデータ信号線に端子Ｐ２（第２の端子）、絵素ＰＩＸＢのデータ信号線に端子Ｐ３（第１の端子）が割り当てられている。
　そして、３つの絵素ごとに１つのセンサ回路ＳＣが設けられている点は図１の場合と同様である。従って、センサ回路ＳＣの出力を伝達する、絵素ＰＩＸＢが接続されたデータ信号線が接続された端子Ｐ３のみに対応して、ソース入出力回路４７の出力段に、図１と同様のバッファ４７ａおよびスイッチ部４７ｂが設けられており、端子Ｐ１・Ｐ２のそれぞれには、バッファ４７ａのみが対応して設けられている。なお、センサ回路ＳＣを絵素何個につき１つ設けるかの設定は任意でよい。
　上記図２の構成は、図３に示す構成と同様に、表示用のデータ信号の伝達とセンサ出力の伝達とに共用される第１のデータ信号線と、表示用のデータ信号の伝達のみに用いられる第２のデータ信号線とを備えた構成である。図３では、ソースドライバ４は、第１のデータ信号線が接続される端子Ｐ１（第１の端子）と第２のデータ信号線が接続される端子Ｐ２（第２の端子）とを備えている。端子Ｐ１と端子Ｐ２との数はそれぞれ任意でよい。端子Ｐ１に対応するソース入出力回路４８の出力段には、図１のバッファ４７ａおよびスイッチ部４７ｂと同様のバッファ（出力回路）４８ａおよびスイッチ部（スイッチ回路）４８ｂが設けられており、端子Ｐ２に対応するソース入出力回路４８の出力段には、バッファ４８ａのみが設けられている。
　また、ソースドライバ４のソース入出力回路としては、図４に示すようなソース入出力回路４９も可能である。ソース入出力回路４９は、それぞれが表示用のデータ信号の伝達とセンサ出力の伝達とに共用される２本の第１のデータ信号線を、切り替えてＡＤ変換回路４５に接続する構成である。ソース入出力回路４９は、ソースドライバ４の異なる端子Ｐ３・Ｐ４（第１の端子）のそれぞれにバッファ４７ａと同様のバッファ４９ａが対応して設けられているとともに、端子Ｐ３・Ｐ４を選択的にＡＤ変換回路４５に接続するスイッチ回路４９ｂを備えている。
　図１ないし図４の構成によれば、図５に示すような、表示用のデータ信号の伝達とセンサ出力の伝達とを個別の配線で行う構成と比較して、配線数を削減することができる。図５では、ソースドライバは、表示用のデータ信号を伝達するデータ信号線が接続される端子Ｐ０と、センサ出力を伝達する配線が接続される端子Ｑ０とを備えている。端子Ｐ０に対応するソース入出力回路１４７の出力段にはオペアンプのボルテージフォロワからなるバッファ１４７ａのみが設けられるとともに、端子Ｑ０に対応するソース入出力回路１４７の出力段には端子Ｑ０をＡＤ変換回路４５に接続および遮断するスイッチ回路１４７ｂのみが設けられる。
　図５の構成では配線数が多いために、図６の（ｂ）に示すように、複数の配線Ｌ…を密に配置せざるを得ないとともに、ソースドライバＬＳＩからパネル面上に配線Ｌに繋がる斜め配線を互いにショートすることなく配置するためには、斜め配線領域の幅Ｗを大きく取らざるを得ない。これに対して、図１ないし図４の構成によれば、図６の（ａ）に示すように、複数の配線Ｌ…を十分な間隔をおいて配置することができるとともに、斜め配線領域の幅Ｗも小さくすることができる。
　このように、図１ないし図４の構成によれば、ソースドライバ４が、端子Ｐに入力されるセンサ電圧Ｖｓというアナログ信号をＡＤ変換するように、ＡＤ変換回路４５を備えているので、ＡＤ変換回路を外部に備えている場合に問題となっていたソースドライバからＡＤ変換回路への入力配線数を非常に小さく抑えることができる。従って、ソースドライバをＣＯＧ方式により表示パネルに実装する場合に、ソースドライバの数十から数百というドライバ出力にＡＤ変換回路への入力配線が加わって大きな配線領域を必要とする不具合を回避することができ、実装面積の縮小を図ることができる。
　そして、端子Ｐがデータ信号線ＳＬＲ・ＳＬＧ・ＳＬＢに出力するソース出力Ｖｄというデータ信号の出力端子を兼ねていて、センサ電圧Ｖｓの入力期間とソース出力Ｖｄの出力期間とに時分割で使用されるので、表示パネル２の配線に接続する端子数を大きく削減することができる。
　また、端子ＰとＡＤ変換回路４５の入力との間は増幅回路などを介さずに、サンプルホールド回路を除いてはスイッチ部４７ｂのみによって接続されているとともに、端子Ｐと端子Ｐにソース出力Ｖｄを出力するバッファ４７ａの出力端子とは互いに直接接続されており、ソース出力Ｖｄの出力期間にはスイッチ部４７ｂが端子ＰとＡＤ変換回路４５の入力との間を遮断し、センサ電圧Ｖｓの入力期間にはスイッチ部４７ｂが端子ＰとＡＤ変換回路４５の入力との間を導通させるとともにバッファ４７ａの出力がハイインピーダンスとなる。端子Ｐから入力されたセンサ電圧Ｖｓはスイッチ部４７ｂのみを介してＡＤ変換回路４５に入力されるので、センサ電圧Ｖｓが伝送される経路は非常に短く、ノイズの影響を受けにくい。従って、精度の高いＡＤ変換を行うことができる。また、センサ電圧ＶｓはＡＤ変換回路４５によってデジタル信号に変換されてその後の処理を施されるので、ノイズの影響を受けずに伝送できるだけでなく、アナログ信号よりも低振幅のデータとして処理することができることから、低振幅電源電圧の使用による低耐圧素子の採用や、トランジスタサイズの低減、配線幅の縮小などが可能になる。例えばアナログ信号のデータではセンサデータに応じて最大５Ｖを越える場合もあるが、デジタル信号では１．８Ｖなどの低電圧でデータを扱うことができる。低振幅であればＥＭＩ対策にも有利である。さらにデジタル伝送の部分で回路の多くを構成することにより、信号の品質劣化を防止するために電源配線や回路自体をアナログ回路のように低インピーダンス化することも不要となる。以上から、微細化が困難なアナログ回路を多く有する従来のソースドライバとは異なり、回路の微細化および小型化が可能になる。
　さらに、スイッチ部４７ｂは端子ＰとＡＤ変換回路４５の入力との間の導通／遮断を切り換えるのみであり、端子Ｐとバッファ４７ａとの間にはスイッチ回路などの抵抗成分や容量成分が含まれず、バッファ４７ａはソース出力Ｖｄの出力期間に動作するとともにセンサ電圧Ｖｓの入力期間に出力がハイインピーダンスとなるだけである。従って、バッファ４７ａは、遅延を受けにくく、ソース出力Ｖｄを高速で出力することが可能になるとともに、出力回路自体を特別に低出力インピーダンスで作成する必要もない。
　従って、上記の発明は、パネルのセンサ部から出力される微小なアナログデータからなる感知信号・センサ電圧を、ノイズによる影響を受けずに低消費電力で処理することができ、かつ、モジュールの狭額縁化が望まれるパネルに実装するドライバに対して面積の縮小化の要請が大きいＣＯＧ技術にとって、非常に適した構成を有している。
　以上により、光センサ出力などのアナログ信号を処理する表示パネルに対してアナログ－デジタル変換を好適に行うことのできるＣＯＧ技術を提供する表示装置の駆動回路を実現することができる。
　また、図１ないし図３の構成によれば、ＡＤ変換回路４５のＡＤ変換部が第１の端子（図１では端子Ｐ、図２では端子Ｐ３、図３では端子Ｐ１）ごとに設けられているので、各ＡＤ変換部は対応する第１の端子から入力されるセンサ電圧ＶｓのみをＡＤ変換すればよい。従って、ソースドライバ４に入力された全てのセンサ電圧ＶｓのＡＤ変換を、時系列的にではなく、パラレルに短時間で行うことができるため、各ＡＤ変換回路部として高速動作するものは必要なく、従って、低インピーダンス、高電流容量、大きなトランジスタサイズ、および、太い配線の引き回しなどの高度な仕様を要求されることがない。また、ＡＤ変換部が複数あるので、ＡＤ変換を行う前にセンサ電圧Ｖｓのパラレル－シリアル変換を行うことも不要である。
　この結果、入力されたアナログ信号のＡＤ変換を高速に行うことができるとともに、ＡＤ変換回路の低コスト化および構成の簡略化が可能になる。
　また、図４の構成によれば、ＡＤ変換回路４５のＡＤ変換部は、端子Ｐ３と端子Ｐ４との２つに１つというように、複数の第１の端子に１つずつが共有されるように複数設けられており、スイッチ回路４９ｂは、複数の第１の端子のそれぞれを選択的にＡＤ変換部の入力に接続する。１つのＡＤ変換部を共有する第１の端子の数は、一般に任意とすることができる。従って、ＡＤ変換部が複数設けられている分、入力されたセンサ電圧ＶｓのＡＤ変換を高速に行うことができるとともに、ＡＤ変換回路の低コスト化および構成の簡略化が可能になる。また、複数の第１の端子を、スイッチ回路４９ｂを用いることにより時分割でＡＤ変換部の入力に接続することができるので、ＡＤ変換部の数を削減することができて構成が簡略化できる。これにより、ソースドライバ４の回路面積、チップ面積、および、実装面積などが減少し、液晶表示装置１の狭額縁化およびコストダウンに貢献する。
　図１２に、ＡＤ変換回路４５の構成を示す。
　ＡＤ変換回路４５は、比較器４５ａ、ＤＡ変換器４５ｂ、基準電圧発生器４５ｃ、レジスタ４５ｄ、および、シーケンス制御回路４５ｅを備えている。比較器４５ａの入力電圧Ｖｉｎとして、センサ電圧Ｖｓが入力される。比較器４５ａの比較電圧ＶＦとして、レジスタ４５ｄのレジスタ値を、ＤＡ変換器４５ｂが基準電圧発生器４５ｃが発生する基準電圧ＶＲＥＦを用いてＤＡ変換した結果が入力される。レジスタ４５ｄは、比較器４５ａの出力に従ってレジスタ値を変更する。シーケンス制御回路４５ａは、レジスタ４５ｄのレジスタ値を、クロック入力信号ＣＫのタイミングによってシリアルデータに変換して出力する。
　レジスタ４５ｄに初期値として例えば最上位ビットに１を設定し、他のビットに０を設定する。比較器４５ａはクロック入力信号ＣＫのタイミングごとに、入力電圧Ｖｉｎを比較電圧ＶＦと比較する。比較器４５ａは、Ｖｉｎ＞ＶＦならばＬｏｗを出力し、Ｖｉｎ＜ＶＦならばＨｉｇｈを出力する。レジスタ４５ｄは、比較器４５ａからＬｏｗが入力されるとレジスタ値をそのまま保持し、比較器４５ａからＨｉｇｈが入力されるとレジスタ値の最上位ビットを０に変更する。また、レジスタ値の次に上位となるビットを１に変更する。この結果のレジスタ値がＤＡ変換器４５ｂによってＤＡ変換されて新たな比較電圧ＶＦが比較器４５ａに入力されると同様にビットを確定し、これを繰り返して順次下位のほうへビットを確定していく。
　こうしてレジスタ４５ｄからは全ビットのパラレルデータによるデジタル出力が可能であるとともに、シーケンス制御回路４５ｅからシリアルデータによるデジタル出力が可能である。シーケンス制御回路４５ｅの出力はレジスタ４５ｄの入力にフィードバックされて、シーケンス制御回路４５ｅの出力を安定化させる。
　ところで、図１７に示すように、一般にＬＳＩ内には様々な回路の電源およびＧＮＤが存在している。このような電源およびＧＮＤはそれぞれ、ＬＳＩ内の回路間では互いに分離されていたとしても、図１８に示すように、当該ＬＳＩのチップが実装される基板上では互いにショートされる。このときのショートは、より詳細には、図１９に示すように配線抵抗を介したものであるため、各回路に流れる電流に応じて、各回路の電源どうしおよびＧＮＤどうしの間で共通インピーダンスを介して相互に影響を与えることになる。
　表示装置の場合には、例えばソースドライバがＦＰＣ（フレキシブルプリント基板）やＰＷＢ（プリント配線基板）上に実装される場合に、ソースドライバ内の回路間で互いに分離していた電源およびＧＮＤが、ＦＰＣ上やＰＷＢ上で同じ配線で相互接続される。このとき、ソースドライバ内のある回路に電流が流れることにより、この回路が用いる電源およびＧＮＤに電流が流れると、ＦＰＣ上やＰＷＢ上の電源およびＧＮＤにも相当する電流が流れて、ＦＰＣ上やＰＷＢ上の電源およびＧＮＤに配線抵抗による電圧降下が発生する。すると、ＦＰＣ上やＰＷＢ上で電圧降下が発生した電源およびＧＮＤを用いてソースドライバの他の回路が動作を行わなければならないので、当該他の回路は前記回路の影響を受けてしまう。
　従って、液晶表示装置１のように、ＣＯＧで実装されているソースドライバ４にとっては、チップ外の電源およびＧＮＤは表示パネル２上の配線となるため、配線抵抗は極めて大きく、共通インピーダンスによる電圧降下がソースドライバ４に深刻な影響を与える。具体的には、図２０に示すように、ＲＧＢのデータ信号線を順次ソースドライバに接続するスイッチＳＳＷ１・ＳＳＷ２・ＳＳＷ３（図１ではスイッチＳＷＲ・ＳＷＧ・ＳＷＢに相当する）の制御パルスの立ち上がりタイミング、および、共通電極ＣＯＭが駆動される場合の電圧変化タイミングでは、それぞれが用いる電源およびＧＮＤに大きな電流Ｉｖｄｄが流れる。
　なお、図２０のようにＲＧＢの３本や全データ信号線といったように所定本数のデータ信号線ごとに点順次駆動を行う表示装置では、ソースドライバ４の出力をデータ信号線に接続するスイッチ（ＳＳＷ１・ＳＳＷ２・ＳＳＷ３）の制御パルスの立ち上がりタイミングで、データ信号線を前極性と逆極性に充電することによる突入電流が流れる。また、線順次駆動でデータ信号線へのソース出力を行う表示装置では、ソースドライバ４から極性を反転させるソース出力を開始するたびに、データ信号線を前極性と逆極性に充電することによる突入電流が流れる。共通電極ＣＯＭが駆動される場合の電圧変化タイミングでは、共通電極ＣＯＭを前極性と逆極性に充電することによる突入電流が流れる。上記の突入電流は電源およびＧＮＤに流れる電流Ｉｖｄｄに及ぶ。
　従って、ＡＤ変換回路が用いる電源電圧ＡＤ－ＶＤＤや、電源電圧を用いて発生させる基準電圧ＶＲＥＦ、ＧＮＤなどの電圧が、当該電流Ｉｖｄｄが流れるタイミングで変動してしまう。従って、この電圧が変動するタイミングでＡＤ変換を行うと、このノイズが重畳した電圧を用いて動作することにより正しいＡＤ変換結果が得られなくなる虞がある。
　そこで、本実施形態では、ＡＤ変換回路４５によるＡＤ変換を、上述の大きな電流Ｉｖｄｄが発生しない第１の期間に行う。なお、本実施形態においては、ソースドライバ４においてソース出力とセンサ出力の取り込みとのそれぞれを、両者に共通の端子を時分割で用いることにより行うので、ＡＤ変換のためのサンプリングはセンサ出力の取り込み期間に行うことになるが、サンプリングとＡＤ変換とは連続して行われなくてもよく、分離されていてよい。従って、一旦サンプリングすれば、ＡＤ変換はセンサ出力の取り込み期間外に行ってもよい。
　具体的には、図７に示すように、ＲＧＢの３本という所定本数のデータ信号線ごとに点順次駆動を行う表示装置では、ＲＧＢのデータ信号線を順次ソースドライバに接続するスイッチＳＳＷ１・ＳＳＷ２・ＳＳＷ３（図１ではスイッチＳＷＲ・ＳＷＧ・ＳＷＢに相当する）の制御パルスの立ち上がりタイミング、および、共通電極ＣＯＭが駆動される場合すなわち共通電極ＣＯＭの電圧が変化するように駆動される場合の電圧変化タイミングを避けてＡＤ変換を行うようにする。なお、これらのタイミングは全て、その信号を出力する回路から出力された時点での波形におけるタイミングで規定する。このタイミングの規定は、以降の実施例についても同様である。さらに具体的には、図７では、走査信号線の一選択期間に対応する各データ信号線へのＲＧＢのソース出力が全て終了した時点から、直後の共通電極ＣＯＭの電圧変化タイミングが起こるまでの期間ｔ１内にある第１の期間にＡＤ変換を行っている。期間ｔ１は第１の期間の最大範囲である。なお、この場合の第１の期間の開始タイミングは、データ信号をデータ信号線に出力する全色を通じて最後のスイッチ（図７ではＳＳＷ３）のＯＮ状態からＯＦＦ状態への切り替わりタイミング以降であればよい。
　このように、図７では、ＡＤ変換をデータ信号線にデータ信号を出力する期間を避けて行うことにより、スイッチＳＳＷ１・ＳＳＷ２・ＳＳＷ３の制御パルスの立ち上がりタイミングを避けるようにしている。
　共通電極ＣＯＭが駆動されない、すなわち共通電極ＣＯＭの電圧が変化するように駆動されない場合には、共通電極ＣＯＭの電圧は考慮しなくてよい。この場合の第１の期間は、例えば走査信号線の一選択期間に対応する各データ信号線へのＲＧＢのソース出力が全て終了した時点から、直後の、走査信号線の一選択期間に対応する各データ信号線へのＲＧＢのソース出力を最初に開始する時点までの期間ｔ１’内に設定すればよい。走査信号線の一選択期間に対応するＲＧＢのソース出力を最初に開始する時点は、一般に、当該一選択期間に対応する共通電極ＣＯＭの電圧変化タイミング以降となる。
　以上の期間にＡＤ変換を行うことにより、図７に示すノイズが発生するタイミングを避けてＡＤ変換を行うことができるので、センサ出力の正しいＡＤ変換結果を得ることができる。
　図７のＡＤ変換は、全データ信号線を前記所定本数のデータ信号線として点順次駆動する表示装置にもそのまま適用可能である。
　また、上記のＡＤ変換の仕方とは別に、図８に示すＡＤ変換方法もある。
　図８のＡＤ変換は、ＡＤ変換を行うことの可能な期間ｔ１・ｔ１’としては図７のものと同様であるが、異なる２つの画素のセンサ出力を、同じＡＤ変換入力部に時系列で切り替えて順次入力することにより、当該期間に２種類のＡＤ変換を行うものである。このような構成は、例えば図１において、スイッチ部４７ｂを双投スイッチの構成として、隣接する画素のＡＤ変換入力経路をも同じスイッチ部４７ｂによって選択接続可能とした構成として実現することができる。この場合には、当該隣接する端子Ｐに接続されるスイッチ部４７ｂは省略される。
　また、上記のＡＤ変換の仕方とは別に、図９に示すＡＤ変換方法もある。
　図９のＡＤ変換は、１水平期間にＲＧＢのデータ信号を時分割で出力しないで、１水平期間内に各データ信号線に同じデータ信号を出力する線順次駆動を行う表示装置におけるものである。この場合に、ＡＤ変換を行う期間としては、データ信号線にデータ信号を出力する期間、および、共通電極ＣＯＭが駆動される場合の電圧変化タイミングを避けた期間とする。
　図９では、走査信号線の一選択期間に対応する各データ信号線へのソース出力が終了した時点から、共通電極ＣＯＭの電圧変化タイミングが起こるまでの期間ｔ２内にある第１の期間にＡＤ変換を行っている。期間ｔ２は第１の期間の最大範囲である。
　共通電極ＣＯＭが駆動されない、すなわち共通電極ＣＯＭの電圧が変化するように駆動されない場合には、共通電極ＣＯＭの電圧は考慮しなくてよい。この場合の第１の期間は、例えば走査信号線の一選択期間に対応する各データ信号線へのＲＧＢのソース出力が全て終了した時点から、直後の、走査信号線の一選択期間に対応する各データ信号線へのＲＧＢのソース出力を開始する時点までの期間ｔ２’内に設定すればよい。図９ではこの期間ｔ２’が期間ｔ２に一致している例が示されているが、走査信号線の一選択期間に対応するＲＧＢのソース出力を開始する時点は、一般に、当該一選択期間に対応する共通電極ＣＯＭの電圧変化タイミング以降となる。
　図２６ないし図２８に、さらに別のＡＤ変換方法を示す。
　図２６のＡＤ変換は、所定本数のデータ信号線ごとに点順次駆動を行う表示装置において、走査信号線の一選択期間に対応する各データ信号線への最後のソース出力Ｖｄの途中から、直後の共通電極ＣＯＭの電圧変化タイミングまでの期間内にある第１の期間に行う方法である。図２６の例では、データ信号線へのＢのソース出力Ｖｄの出力期間の途中から、直後の共通電極ＣＯＭの電圧変化タイミングまでの期間ｔ３内にある第１の期間にＡＤ変換を行っている。期間ｔ３は第１の期間の最大範囲である。この場合に、第１の期間をソース出力期間内に設定するならば、センサ出力Ｖｓのサンプリングを予めソース出力期間外に行っておく。また、共通電極ＣＯＭを駆動しない場合には、走査信号線の一選択期間に対応する各データ信号線への最後のソース出力Ｖｄの途中から、図７と同様に、直後の、走査信号線の一選択期間に対応する各データ信号線へのＲＧＢのソース出力を最初に開始する時点までの期間内に設定すればよい。
　図２７のＡＤ変換は、所定本数のデータ信号線ごとに点順次駆動を行う表示装置において、走査信号線の一選択期間に対応する各データ信号線への１つのソース出力Ｖｄの途中から終了時点までの期間内にある第１の期間に行う方法である。図２７の例では、データ信号線へのＧのソース出力Ｖｄの出力期間の途中から当該Ｇのソース出力Ｖｄの終了時点までの期間ｔ４内にある第１の期間にＡＤ変換を行っている。期間ｔ４は第１の期間の最大範囲である。この場合には、センサ出力Ｖｓのサンプリングを予めソース出力期間外に行っておく。また、データ信号線へのＲやＢのデータ信号の出力期間に期間ｔ４と同様の期間を設定してもよい。
　図２８のＡＤ変換は、所定本数のデータ信号線ごとに点順次駆動を行う表示装置において、走査信号線の一選択期間に対応する各データ信号線への最後以外の１つのソース出力Ｖｄの途中から、直後の、走査信号線の一選択期間に対応する各データ信号線へのソース出力Ｖｄを開始する時点までの期間内にある第１の期間に行う方法である。図２８の例では、データ信号線へのＧのソース出力Ｖｄの出力期間の途中から、データ信号線へのＢのソース出力Ｖｄを開始する時点までの期間ｔ５内にある第１の期間に、ＡＤ変換を行っている。期間ｔ５は第１の期間の最大範囲である。この場合に、第１の期間をソース出力期間内に設定するならば、センサ出力Ｖｓのサンプリングを予めソース出力期間外に行っておく。また、ソースドライバ４からのＧのソース出力Ｖｄの終了時点と、ソースドライバ４からのＢのソース出力Ｖｄの開始時点との間に、Ｎで示す期間のように、ソース出力ＶｄがなくＧのソース出力Ｖｄを出力し終えたデータ信号線の電位が不定となる期間があってもよい。また、データ信号線へのＲのソース出力Ｖｄの出力期間の途中から、データ信号線へのＧのソース出力Ｖｄの開始時点までの期間を、期間ｔ５と同様の期間に設定してもよい。
　図２６～図２８の構成によれば、データ信号線へのソース出力Ｖｄの出力期間の途中からは、電源およびＧＮＤに大きな電流Ｉｖｄｄが流れることはないので、ノイズが発生するタイミングを避けてＡＤ変換を行うことができ、センサ出力の正しいＡＤ変換結果を得ることができる。
　また、図２６および図２７では、第１の期間を含むデータ信号線へのソース出力Ｖｄの出力期間を、その他のデータ信号線へのソース出力Ｖｄの各出力期間よりも長く設定して、ＡＤ変換を電流および電圧がより安定した期間に行うことができるようにしている。
　また、図２６および図２７のＡＤ変換方法を、線順次駆動でソース出力Ｖｄを行う表示装置に適用することも可能である。
　この場合に、図２６に対応させた方法としては、共通電極ＣＯＭを駆動する場合には、走査信号線の一選択期間に対応する各データ信号線へのソース出力Ｖｄの途中から、直後の共通電極ＣＯＭの電圧変化タイミングまでの期間内にある第１の期間にＡＤ変換を行い、共通電極ＣＯＭを駆動しない場合には、走査信号線の一選択期間に対応する各データ信号線へのソース出力Ｖｄの途中から、直後の、走査信号線の一選択期間に対応する各データ信号線へのＲＧＢのソース出力を開始する時点までの期間内にある第１の期間にＡＤ変換を行う。
　またこの場合に、図２７に対応させた方法としては、走査信号線の一選択期間に対応する各データ信号線へのソース出力Ｖｄの途中から終了時点までの期間内にある第１の期間にＡＤ変換を行う。
　なお、図７および図８のような、所定本数のデータ信号線ごとに点順次駆動を行う表示装置では、走査信号線の一選択期間に対応するソースドライバ４からのソース出力が全て終了した時点（図７では、スイッチＳＳＷ３の制御パルスの立ち下がりタイミングよりも後となる、Ｂのソース出力が終了した時点）よりも後にセンサ出力のＡＤ変換を開始するように、第１の期間を設定してもよい。このようにすると、もし、時分割で順次導通する複数のスイッチ（ＳＳＷ１・ＳＳＷ２・ＳＳＷ３）の制御パルスがパネル内の伝搬遅延によって波形がなまる結果、立ち下がりタイミングが遅れる箇所が発生したとしても、当該制御パルスはソース出力の終了時点では確実に立ち下がりが完了しているので、ＡＤ変換がソース出力Ｖｄのデータ信号線への出力と干渉することを確実に避けることができる。
　また、データ信号線を時分割で駆動するときの分割数としては、図７、図８、図２６、図２７、および図２８に示す３分割に限らず、任意の分割数でよい。図９のように時分割しない駆動を行うことができることは説明した通りであるが、これは特にアモルファスシリコンＴＦＴを用いたゲートモノリシックのパネルにおいて、ソースドライバを各色ごとに分けないで各行画素を同じ色で構成し、全色分の行をゲートドライバで一度に走査する構成に適している。
　次に、図１３～図１５を用いて、センサ出力のサンプリングからＡＤ変換出力を行うまでのＡＤ変換回路４５の周辺の回路接続について説明する。
　図１３にセンサ出力のサンプリング期間における回路接続を示す。
　スイッチＳＷ１は、図１のスイッチ部４７ｂに相当する。ＡＤ変換回路４５の内部では、スイッチＳＷ１の一端に接続されたＡＤ変換回路４５の入力端子と、比較器４５ａの入力との間に、スイッチＳＷ２とホールドコンデンサＣ１とが直列に接続されている。上記入力端子とスイッチＳＷ２との間に、ＧＮＤに向けて定電流を流す定電流源４５ｘが設けられている。スイッチＳＷ２とホールドコンデンサＣ１との間の接続点Ｍは、スイッチＳＷ３を介してＤＡ変換器４５ｂの出力に接続されている。コントロールロジック４５ｆは、図１２のレジスタ４５ｄおよびシーケンス制御回路４５ｅをまとめて示すものである。ホールドコンデンサＣ１と比較器４５ａの入力との間の接続点Ｎは、スイッチＳＷ４を介して基準電圧ＶＲＥＦに接続されている。
　センサ出力のサンプリング期間には、バッファ４７ａの動作を停止させて、スイッチＳＷ１をＯＮ状態にする。そして、スイッチＳＷ２・ＳＷ４をＯＮ状態、スイッチＳＷ３をＯＦＦ状態にして、ホールドコンデンサＣ１にセンサ出力に対応した電荷を蓄積することによりセンサ出力をサンプルする。
　次に、図１４に示すようにホールド期間に入り、ホールドスイッチＳＷ１～ＳＷ４をＯＦＦ状態にしてセンサ出力をホールドコンデンサＣ１でホールドする。この場合には、スイッチＳＷ１がＯＦＦ状態であることから、バッファ４７ａを動作させることが可能であるので、センサ出力をホールドした後は、ＡＤ変換が可能な任意の時期まで、ＡＤ変換を行うことを待機することができる。
　次に、図１５に示すようにＡＤ変換期間に入り、スイッチＳＷ１・ＳＷ２・ＳＷ４をＯＦＦ状態にしたまま、スイッチＳＷ３をＯＮ状態にする。ここで図１２で説明した動作を行うが、スイッチＳＷ３を一旦ＯＦＦ状態にして各ビットを確定してからスイッチＳＷ３を再びＯＮ状態とする。デジタルデータを出力し終えるとＡＤ変換は終了し、図１３の接続関係に戻って次のセンサ出力のサンプリングを行う。
　なお、以上ではＡＤ変換回路４５にＤＡ変換器４５ｂを用いる例を挙げたが、ＤＡ変換器４５ｂを用いるＡＤ変換回路の代わりに、図１６に示す原理でＡＤ変換を行うＡＤ変換回路を備えることもできる。図１６の（ａ）に示すように、比較器によってセンサ電圧を時間的に変化する電圧Ｅと比較し、図１６の（ｂ）に示すように、比較器が出力をＬｏｗからＨｉｇｈに変えるまでの時間の長さによって、デジタル値を確定していく。
　なお、図４のように複数の第１の端子を時分割で選択的にＡＤ変換回路のＡＤ変換部に接続する構成の場合に、ＡＤ変換しない期間にある第１の端子について、比較器４５ａに入力されないようにすれば、センサ電圧Ｖｓのサンプルホールドまでは行うような構成であってもよい。
　また、図４のように複数の第１の端子を時分割で選択的にＡＤ変換回路のＡＤ変換部に接続する構成では、時分割されてＡＤ変換された複数のデータは、パラレル－シリアル変換されるまでそれぞれ独立に保持回路に保持される。時分割の各ＡＤ変換は、時系列に入力されるデータに対して、連続してＡＤ変換用のクロック信号を供給し、連続してＡＤ変換を行ってもよいし、あるデータをＡＤ変換してからある期間をあけて次のデータを変換するようにしてもよい。
　以上に述べたように、本実施形態に係る液晶表示装置１では、表示パネル２から出力されたセンサ電圧Ｖｓは、ＡＤ変換回路４５に入力されてサンプルホールドされる。ＡＤ変換回路４５はそのサンプルホールドしたデータを多数のＡＤ変換部でＡＤ変換し、変換後の並列のデジタルデータをフリップフロップなどの保持回路によって保持する。さらに、ＡＤ変換回路４５は、保持したデータがある程度溜まった時点でパラレル－シリアル変換部でパラレル－シリアル変換を行い、シリアルデータに並べ替える。その際の並べ替えはセンサ電圧Ｖｓが発生したパネル上の座標情報などに基づいて行われる。また、並べ替えられたデータはデータ処理回路によって処理され、センサデータとして外部に出力される。
　以上、本実施形態について述べた。本発明はＥＬ表示装置、誘電性液体を用いた表示装置など、他の任意の表示装置にも適用可能であることは明らかである。また、光センサは、検出した光の強度に応じた電流など、他の信号を出力してもよい。
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明の表示装置の駆動回路は、以上のように、表示装置の駆動回路であって、上記表示装置の駆動回路の第１の端子に入力されるアナログ信号をアナログ－デジタル変換するアナログ－デジタル変換回路を備えており、上記第１の端子はデータ信号線に出力するデータ信号の出力端子を兼ねており、上記第１の端子が、上記データ信号の出力期間と上記アナログ信号の入力期間とに時分割で使用され、上記第１の端子と上記アナログ－デジタル変換回路の入力との間は、サンプルホールド回路を除いてはスイッチ回路のみによって接続されているとともに、上記第１の端子と上記第１の端子に上記データ信号を出力する出力回路の出力端子とは互いに直接接続されており、上記データ信号の出力期間には上記スイッチ回路が上記第１の端子と上記アナログ－デジタル変換回路の入力との間を遮断し、上記アナログ信号の入力期間には上記スイッチ回路が上記第１の端子と上記アナログ－デジタル変換回路の入力との間を導通させるとともに上記出力回路の出力がハイインピーダンスとなる。
　以上により、光センサ出力などのアナログ信号を処理する表示パネルに対してアナログ－デジタル変換を好適に行うことのできるＣＯＧ技術を提供する表示装置の駆動回路を実現することができるという効果を奏する。
　発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。
　本発明は、液晶表示装置やＥＬ表示装置などの表示装置に特に好適に使用することができる。

Claims (10)

  1. 　表示装置の駆動回路であって、
    　上記表示装置の駆動回路の第１の端子に入力されるアナログ信号をアナログ－デジタル変換するアナログ－デジタル変換回路を備えており、
    　上記第１の端子はデータ信号線に出力するデータ信号の出力端子を兼ねており、上記第１の端子が、上記データ信号の出力期間と上記アナログ信号の入力期間とに時分割で使用され、
    　上記第１の端子と上記アナログ－デジタル変換回路の入力との間は、サンプルホールド回路を除いてはスイッチ回路のみによって接続されているとともに、上記第１の端子と上記第１の端子に上記データ信号を出力する出力回路の出力端子とは互いに直接接続されており、
    　上記データ信号の出力期間には上記スイッチ回路が上記第１の端子と上記アナログ－デジタル変換回路の入力との間を遮断し、上記アナログ信号の入力期間には上記スイッチ回路が上記第１の端子と上記アナログ－デジタル変換回路の入力との間を導通させるとともに上記出力回路の出力がハイインピーダンスとなることを特徴とする表示装置の駆動回路。
  2. 　上記第１の端子は、表示パネルの表示領域に備えられる光センサの光検出強度に応じたセンサ出力が上記アナログ信号として入力される端子であることを特徴とする請求の範囲第１項に記載の表示装置の駆動回路。
  3. 　上記アナログ－デジタル変換回路は、上記第１の端子ごとにアナログ－デジタル変換部を備えていることを特徴とする請求の範囲第１項または第２項に記載の表示装置の駆動回路。
  4. 　上記アナログ－デジタル変換回路は、複数の上記第１の端子に１つのアナログ－デジタル変換部が共有されるように上記アナログ－デジタル変換部を複数備えており、上記スイッチ回路は、上記複数の上記第１の端子のそれぞれを選択的に上記アナログ－デジタル変換部の入力に接続することを特徴とする請求の範囲第１項または第２項に記載の表示装置の駆動回路。
  5. 　データ信号線にデータ信号を出力するのに用いられる一方、上記アナログ信号の入力には用いられない第２の端子を備えていることを特徴とする請求の範囲第３項または第４項に記載の表示装置の駆動回路。
  6. 　請求の範囲第１項から第５項までのいずれか１項に記載の表示装置の駆動回路を備えていることを特徴とする表示装置。
  7. 　上記表示装置の駆動回路がＣＯＧ方式により表示パネルに実装されていることを特徴とする請求の範囲第６項に記載の表示装置。
  8. 　上記表示パネルの表示領域に光センサが備えられ、上記光センサの光検出強度に応じたセンサ出力が上記アナログ信号として上記第１の端子に入力されることを特徴とする請求の範囲第６項または第７項に記載の表示装置。
  9. 　各上記第１の端子は複数本で構成される１組のデータ信号線のそれぞれに時分割で接続されており、上記センサ出力の上記第１の端子への伝達に上記１組のデータ信号線のいずれか１本が用いられることを特徴とする請求の範囲第８項に記載の表示装置。
  10. 　各上記第１の端子は１本のデータ信号線に接続されており、上記センサ出力の上記第１の端子への伝達に上記１本のデータ信号線が用いられることを特徴とする請求の範囲第８項に記載の表示装置。
PCT/JP2009/050668 2008-04-11 2009-01-19 表示装置の駆動回路および表示装置 WO2009125617A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2009801026843A CN101925943B (zh) 2008-04-11 2009-01-19 显示装置的驱动电路和显示装置
US12/864,088 US20100295832A1 (en) 2008-04-11 2009-01-19 Display device drive circuit and display device
EP09729228A EP2264688A4 (en) 2008-04-11 2009-01-19 DISPLAY UNIT CONTROL CIRCUIT AND DISPLAY UNIT
JP2010507183A JP5179572B2 (ja) 2008-04-11 2009-01-19 表示装置の駆動回路および表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008104019 2008-04-11
JP2008-104019 2008-04-11

Publications (1)

Publication Number Publication Date
WO2009125617A1 true WO2009125617A1 (ja) 2009-10-15

Family

ID=41161753

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050668 WO2009125617A1 (ja) 2008-04-11 2009-01-19 表示装置の駆動回路および表示装置

Country Status (5)

Country Link
US (1) US20100295832A1 (ja)
EP (1) EP2264688A4 (ja)
JP (1) JP5179572B2 (ja)
CN (1) CN101925943B (ja)
WO (1) WO2009125617A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019516193A (ja) * 2016-05-04 2019-06-13 武漢華星光電技術有限公司 タッチパネルディスプレイ及びその駆動回路、電子機器
CN112349234A (zh) * 2019-08-09 2021-02-09 奇景光电股份有限公司 源极驱动器及其输出缓冲器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100295833A1 (en) * 2008-04-11 2010-11-25 Masaaki Nishio Display device and method of driving display device
US20140253459A1 (en) * 2013-03-06 2014-09-11 Maxim Integrated Products, Inc. Chip-on-glass for touch applications
US9865206B2 (en) * 2013-03-08 2018-01-09 Sharp Kabushiki Kaisha Liquid crystal display device including display control circuitry configured to store a polarity bias value
KR102260060B1 (ko) * 2013-11-22 2021-06-04 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
CN104766579B (zh) * 2015-04-17 2017-10-24 京东方科技集团股份有限公司 一种信号输出电路、显示面板和显示装置
US20170168615A1 (en) * 2015-12-15 2017-06-15 Novatek Microelectronics Corp. Display device and control device thereof
US10937360B2 (en) 2016-01-20 2021-03-02 Silicon Works Co., Ltd. Source driver for display apparatus
US10540924B2 (en) * 2016-01-20 2020-01-21 Silicon Works Co., Ltd Source driver
KR102650004B1 (ko) * 2017-12-11 2024-03-21 엘지디스플레이 주식회사 데이터드라이버 및 그를 이용한 유기발광표시장치
CN108335684B (zh) * 2018-05-11 2024-06-25 深圳市嘉利达专显科技有限公司 模数转换实现显示器参数调整的显示设备、方法及存储介质
CN113631095B (zh) * 2019-03-27 2024-09-06 日东电工株式会社 数据获取装置和生物传感器
CN110277057B (zh) * 2019-06-28 2021-01-26 京东方科技集团股份有限公司 一种显示面板、信号处理方法及显示装置
US11625939B2 (en) 2019-08-01 2023-04-11 Novatek Microelectronics Corp. Electronic circuit having display driving function, touch sensing function and fingerprint sensing function
KR20220009562A (ko) * 2020-07-16 2022-01-25 엘지디스플레이 주식회사 표시장치와 이를 포함한 모바일 단말기

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091343A (ja) 1996-09-17 1998-04-10 Toshiba Corp ペン入力表示装置
JP2000089912A (ja) 1998-09-14 2000-03-31 Sharp Corp 液晶表示装置
JP2002062856A (ja) 2000-06-06 2002-02-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2003084715A (ja) * 2001-09-11 2003-03-19 Sharp Corp 画像表示装置および画像表示方法
JP2003131623A (ja) * 2001-10-22 2003-05-09 Hitachi Ltd 液晶表示装置における補正方法および装置
JP2004064347A (ja) * 2002-07-26 2004-02-26 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005148285A (ja) 2003-11-13 2005-06-09 Sony Corp 表示装置およびその駆動方法
JP2005327106A (ja) 2004-05-14 2005-11-24 Toshiba Matsushita Display Technology Co Ltd インプットセンサ内蔵ディスプレイ装置及びその駆動方法
JP2006106019A (ja) * 2004-09-30 2006-04-20 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動制御方法
JP2006133786A (ja) 2004-11-08 2006-05-25 Samsung Electronics Co Ltd 表示装置及び表示装置用駆動装置
JP2006243655A (ja) * 2005-03-07 2006-09-14 Sharp Corp 表示装置及びドライバｉｃ
JP2006267967A (ja) 2005-03-25 2006-10-05 Toshiba Matsushita Display Technology Co Ltd 平面表示装置
JP2007025796A (ja) * 2005-07-12 2007-02-01 Sony Corp 表示装置及び表示方法
JP2008286854A (ja) * 2007-05-15 2008-11-27 Sony Corp 光源装置および液晶表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004070316A (ja) * 1997-04-22 2004-03-04 Matsushita Electric Ind Co Ltd 画像読み取り機能付き液晶表示装置、および画像読み取り方法
DE69837874T2 (de) * 1997-04-22 2008-02-07 Matsushita Electric Industrial Co. Ltd. Flüssigkristallanzeige mit bildeinlesefunktion, bildeinleseverfahren und herstellungsverfahren
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
TWI225232B (en) * 2002-07-12 2004-12-11 Toshiba Matsushita Display Tec Display device
KR100983524B1 (ko) * 2003-12-01 2010-09-24 삼성전자주식회사 광감지 패널과, 이를 갖는 광감지 장치 및 이의 구동 방법
US7612818B2 (en) * 2004-03-29 2009-11-03 Toshiba Matsushita Display Technology Co., Ltd. Input sensor containing display device and method for driving the same
JP2006178029A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 電気光学装置、その検査方法、駆動装置および電子機器
JP2006244218A (ja) * 2005-03-04 2006-09-14 Toshiba Matsushita Display Technology Co Ltd センサ内蔵表示装置
JP4645822B2 (ja) * 2005-04-19 2011-03-09 ソニー株式会社 画像表示装置および物体の検出方法
US7636078B2 (en) * 2005-05-20 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2007003553A (ja) * 2005-06-21 2007-01-11 Seiko Instruments Inc エリアフォトセンサ付きマトリクス表示装置
JP2007017479A (ja) * 2005-07-05 2007-01-25 Seiko Epson Corp 発光装置、その駆動方法および駆動回路、ならびに電子機器
JP2007072318A (ja) * 2005-09-08 2007-03-22 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007163877A (ja) * 2005-12-14 2007-06-28 Toshiba Matsushita Display Technology Co Ltd アレイ基板及び表示装置
US8570468B2 (en) * 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US8259046B2 (en) * 2006-07-14 2012-09-04 Sharp Kabushiki Kaisha Active matrix substrate and display device having the same
JP4834482B2 (ja) * 2006-07-24 2011-12-14 東芝モバイルディスプレイ株式会社 表示装置
KR20080010551A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
US7443331B2 (en) * 2006-08-22 2008-10-28 Texas Instruments Incorporated Multiple-bank CMOS image sensor system and method
CN101647049B (zh) * 2007-04-09 2013-08-07 夏普株式会社 显示装置
US20100295833A1 (en) * 2008-04-11 2010-11-25 Masaaki Nishio Display device and method of driving display device

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091343A (ja) 1996-09-17 1998-04-10 Toshiba Corp ペン入力表示装置
JP2000089912A (ja) 1998-09-14 2000-03-31 Sharp Corp 液晶表示装置
JP2002062856A (ja) 2000-06-06 2002-02-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2003084715A (ja) * 2001-09-11 2003-03-19 Sharp Corp 画像表示装置および画像表示方法
JP2003131623A (ja) * 2001-10-22 2003-05-09 Hitachi Ltd 液晶表示装置における補正方法および装置
JP2004064347A (ja) * 2002-07-26 2004-02-26 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005148285A (ja) 2003-11-13 2005-06-09 Sony Corp 表示装置およびその駆動方法
JP2005327106A (ja) 2004-05-14 2005-11-24 Toshiba Matsushita Display Technology Co Ltd インプットセンサ内蔵ディスプレイ装置及びその駆動方法
JP2006106019A (ja) * 2004-09-30 2006-04-20 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動制御方法
JP2006133786A (ja) 2004-11-08 2006-05-25 Samsung Electronics Co Ltd 表示装置及び表示装置用駆動装置
JP2006243655A (ja) * 2005-03-07 2006-09-14 Sharp Corp 表示装置及びドライバｉｃ
JP2006267967A (ja) 2005-03-25 2006-10-05 Toshiba Matsushita Display Technology Co Ltd 平面表示装置
JP2007025796A (ja) * 2005-07-12 2007-02-01 Sony Corp 表示装置及び表示方法
JP2008286854A (ja) * 2007-05-15 2008-11-27 Sony Corp 光源装置および液晶表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2264688A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019516193A (ja) * 2016-05-04 2019-06-13 武漢華星光電技術有限公司 タッチパネルディスプレイ及びその駆動回路、電子機器
CN112349234A (zh) * 2019-08-09 2021-02-09 奇景光电股份有限公司 源极驱动器及其输出缓冲器
CN112349234B (zh) * 2019-08-09 2024-04-26 奇景光电股份有限公司 源极驱动器及其输出缓冲器

Also Published As

Publication number Publication date
CN101925943B (zh) 2012-08-29
EP2264688A4 (en) 2012-07-04
CN101925943A (zh) 2010-12-22
US20100295832A1 (en) 2010-11-25
JP5179572B2 (ja) 2013-04-10
EP2264688A1 (en) 2010-12-22
JPWO2009125617A1 (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
JP5179572B2 (ja) 表示装置の駆動回路および表示装置
JP5053434B2 (ja) 表示装置および表示装置の駆動方法
KR102636679B1 (ko) 터치 디스플레이 장치 및 그 구동 방법
JP4887657B2 (ja) アクティブマトリクス型表示装置及びその駆動方法
US7812805B2 (en) Driver circuit and display device
CN106898313B (zh) 电路装置、电气光学装置以及电子设备
US20100134457A1 (en) Display device
KR20140128775A (ko) 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
US20070052874A1 (en) Display apparatus including sensor in pixel
JP2005331709A (ja) 液晶表示駆動装置および液晶表示システム
US20220208108A1 (en) Gate Driving Circuit, Display Device, and Gate Driving Method
JP2008512717A (ja) マトリクス型ｌｃｄパネルを駆動するための装置及びそれに基づく液晶ディスプレイ
US20070132620A1 (en) Array substrate and display device
US10504454B2 (en) Scan line drive circuit, display driver, electro-optical apparatus, electronic device, and driving method
US20120120040A1 (en) Drive Device For Display Circuit, Display Device, And Electronic Apparatus
KR102581718B1 (ko) 표시 장치
CN112216239A (zh) 源极驱动器和显示装置
WO2020194493A1 (ja) 表示装置
JP4991127B2 (ja) 表示信号処理装置および液晶表示装置
US10345971B2 (en) Display device
KR100616711B1 (ko) 액정표시장치의 구동회로
JP2008289138A (ja) 半導体装置、電気光学装置及び電子機器
TWI419110B (zh) 影像顯示系統與像素陣列驅動方法
JP2005099770A (ja) 表示装置とその駆動方法
JP2006324847A (ja) サンプルホールド回路、シリアル／パラレル変換回路および表示駆動装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980102684.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09729228

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010507183

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2009729228

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12864088

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE