WO2008018342A1 - Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication - Google Patents

Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication Download PDF

Info

Publication number
WO2008018342A1
WO2008018342A1 PCT/JP2007/065077 JP2007065077W WO2008018342A1 WO 2008018342 A1 WO2008018342 A1 WO 2008018342A1 JP 2007065077 W JP2007065077 W JP 2007065077W WO 2008018342 A1 WO2008018342 A1 WO 2008018342A1
Authority
WO
WIPO (PCT)
Prior art keywords
carbide
semiconductor device
nickel
titanium
silicon carbide
Prior art date
Application number
PCT/JP2007/065077
Other languages
English (en)
French (fr)
Inventor
Shinsuke Harada
Makoto Kato
Kenji Fukuda
Tsutomu Yatsuo
Original Assignee
National Institute Of Advanced Industrial Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute Of Advanced Industrial Science And Technology filed Critical National Institute Of Advanced Industrial Science And Technology
Priority to US12/310,024 priority Critical patent/US7935628B2/en
Priority to JP2008528791A priority patent/JPWO2008018342A1/ja
Publication of WO2008018342A1 publication Critical patent/WO2008018342A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Definitions

  • the present invention relates to a carbide semiconductor device and a method for manufacturing the same, and more particularly to a carbide semiconductor device characterized by an ohmic electrode formed on the lower surface of the carbide and the method for manufacturing the same.
  • Carbide carbide (SiC) has excellent physical properties such as a wide band gap and high dielectric breakdown strength compared to silicon (Si). Therefore, by using silicon carbide (SiC) as a substrate material, a power semiconductor device having a high breakdown voltage and a low resistance exceeding the limit of silicon (Si) can be manufactured.
  • silicon carbide SiC is characterized in that, like silicon (Si), an insulating film can be formed by thermal oxidation. For these reasons, it is considered that high breakdown voltage and low on-resistance MOSFETs using silicon carbide (SiC) as the substrate material can be realized, and many R & Ds have been conducted.
  • a method for manufacturing a MOSFET on the (000-1) plane is that an insulating film is formed by wet oxidation, and the interface state between the insulating film and the carbide is hydrogenated.
  • an insulating film is formed by wet oxidation, and the interface state between the insulating film and the carbide is hydrogenated.
  • nickel is deposited on the contact hole on the upper surface and heat-treated in a gas containing hydrogen, high! /, Channel mobility and low! /, Ohmic electrodes with contact resistance are compatible. That power S.
  • the ohmic electrode on the lower surface is generally formed by heat treatment simultaneously with the surface electrode.
  • the ohmic electrode on the lower surface requires a low contact resistance and a high adhesive strength during soldering.
  • the electrode material is an alloy of nickel and an IVa, Va, Via group metal such as titanium as disclosed in Patent Document 2.
  • the carbon layer deposited on the silicide surface forms carbides with IVa, Va, Via group metals such as titanium, and the carbon layer causes adhesion strength to decrease. Can be suppressed.
  • Patent Document 1 Japanese Patent Application 2006-060451
  • Patent Document 2 JP 2000-208438
  • Non-patent literature l Fukuda et al. Applied Physics Letters, Vol. 84, pp. 2088-2090
  • Non-patent literature 2 Senzaki et al. Electron Device Letters, Vol. 23, pp. 13-15
  • the upper and lower ohmic electrodes of the silicon carbide are generally formed by the same heat treatment, so that the (000-1) plane or the (1120) plane is the upper surface.
  • the heat treatment for forming the ohmic electrode on the bottom surface is performed in an atmosphere containing hydrogen.
  • the hydrogen contained in the heat treatment atmosphere causes the lower surface of the ohmic electrode to become brittle, resulting in a problem that the adhesive strength during soldering is reduced.
  • the present invention provides a low-on-resistance silicon carbide semiconductor device in which an ohmic electrode having a low contact resistance and a high adhesive strength is formed on the lower surface of the carbide, and a method for manufacturing the same. is there.
  • the present invention employs the following means in order to solve the above problems.
  • the first means is characterized in that at least an insulating film is formed on the upper surface of the carbide and an ohmic electrode made of at least an alloy of nickel and titanium or a silicide of nickel and titanium is formed on the lower surface of the carbide.
  • This is a silicon carbide semiconductor device.
  • a second means is a silicon carbide semiconductor device according to the first means, wherein a ratio of the titanium to the nickel is larger than 17%.
  • a third means is a carbide semiconductor device according to the first means or the second means, wherein the lower surface of the carbide is a (0 001) plane.
  • a fourth means is the carbide carbide semiconductor device according to the first means or the second means, wherein the lower surface of the carbide is a (-1120) plane.
  • a fifth means is a silicon carbide semiconductor device characterized in that in any one of the first means to the fourth means, hydrogen is contained in the carbide.
  • a sixth means at least an insulating film is formed on the upper surface of the carbide, and an ohmic electrode made of at least an alloy of nickel and titanium or a silicide of nickel and titanium is formed on the lower surface of the carbide in an atmosphere containing hydrogen.
  • a method for manufacturing a carbonized silicon semiconductor device characterized in that the carbonized semiconductor device is formed by heat treatment.
  • the electrode surface is prevented from becoming brittle, and has high adhesive strength and low resistance.
  • the lower surface electrode becomes possible.
  • FIG. 1 is a diagram showing a procedure for manufacturing a vertical MOSFET having an electrode structure according to the present invention.
  • FIG. 2 is a diagram showing a manufacturing procedure of a vertical MOSFET having an electrode structure according to the present invention.
  • FIG. 3 is a diagram showing the results of an adhesion test between a drainomic electrode and a drain metal when the ratio of titanium to nickel in the drainomic electrode is changed.
  • FIG. 1 and FIG. 2 are diagrams showing a procedure for manufacturing a vertical MOSFET having an electrode structure according to the present invention.
  • FIG. 1 (a) 1) Prepare substrate 1 and selectively high-concentration n-type by ion implantation through mask (000-1) and subsequent activation annealing as shown in Fig. 1 (b). Source 2, high-concentration p-type region 3, and p-well 4 were formed.
  • a gate insulating film 5 was formed on the surface by wet thermal oxidation at 950 ° C., and a polysilicon gate electrode 6 was formed thereon.
  • FIG. 1 (d) after depositing an interlayer insulating film 7 thereon, a contact hole is formed so as to contact both the high-concentration n-type source 2 and the high-concentration p-type region 3.
  • a nickel and aluminum metal layer 8 was formed therein.
  • deposition was performed by changing nickel 9 for 60 nm and titanium 10 for each sample at a thickness of 2 to 20 nm on the (0001) plane which is the lower surface.
  • the alloy layer of deposited metal and silicon carbide was annealed in a helium gas containing 4% hydrogen at 900 ° C for 2 minutes and annealed for 1 minute.
  • a source ohmic electrode 11 and a drain ohmic electrode 12 were formed. As a result, hydrogen is taken into the carbide.
  • FIG. 1 (e) deposition was performed by changing nickel 9 for 60 nm and titanium 10 for each sample at a thickness of 2 to 20 nm on the (0001) plane which is the lower surface.
  • Fig. 2 (f) the alloy layer of deposited metal and silicon carbide was annealed in a helium gas containing 4% hydrogen at 900 ° C for 2 minutes and annealed for 1 minute.
  • a source metal 13 made of titanium 50 nm and aluminum 2um is formed on the source ohmic electrode 11, and titanium, nickel, silver, and gold are sequentially formed on the drain ohmic electrode 12.
  • the drain metal 14 was formed by depositing 50 nm, 100 nm, 100 nm, and lOO nm, respectively. [0013] The adhesion between the drainomic electrode 12 and the drain metal 14 was judged by whether or not the metal layer remained on the tape side when the sample was once attached to the adhesive tape and then peeled off.
  • FIG. 3 is a diagram showing the results of an adhesion test between the drain ohmic electrode 12 and the drain metal 14 when the ratio of titanium to nickel in the drain ohmic electrode 12 is changed.
  • the invention according to the present embodiment has the force S described as an example of the method of forming an ohmic electrode on the (0001) plane that is the lower surface of the 4H SiC n-type (000-1) substrate. 20) The same effect is achieved on the (1-120) plane which is the lower surface of the substrate.
  • the ( ⁇ 1 ⁇ 120) plane is (11 ⁇ 20) plane, (1 ⁇ 210) plane, ( ⁇ 12 ⁇ 10) plane, ( ⁇ 2110) plane, and (2 ⁇ 1 ⁇ 10) plane on the crystal structure. Therefore, it is applicable to these aspects, and the same effect can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

明 細 書
炭化ケィ素半導体装置およびその製造方法
技術分野
[0001] 本発明は、炭化ケィ素半導体装置およびその製造方法に係り、特に、炭化ケィ素 の下面に形成されるォーミック電極に特徴を有する炭化ケィ素半導体装置およびそ の製造方法に関する。
背景技術
[0002] 炭化ケィ素（SiC)は、シリコン（Si)と比較して、バンドギャップが広ぐ絶縁破壊強 度が大きいなどの優れた物性を有する。したがって、炭化ケィ素（SiC)を基板材料と して用いることにより、シリコン（Si)の限界を超えた高耐圧で低抵抗の電力用半導体 装置を作製することができる。
また、炭化ケィ素（SiC)には、シリコン（Si)と同様に、熱酸化によって絶縁膜を形成 できるという特徴がある。これらの理由から、炭化ケィ素（SiC)を基板材料とした高耐 圧で低オン抵抗の MOSFETが実現できると考えられ、数多くの研究開発が行われ ている。
[0003] これまでの MOSFET開発は、結晶性が良く比較的安価なェピタキシャルウェハが 存在していたことから（0001)面にて行われてきた。しかしながらこの面上では MOS 界面のチャネルの移動度が低ぐ低オン抵抗化が困難となっている。これに対して、 非特許文献 1および非特許文献 2に開示されているように、（0001)面の下面である（ 000- 1)面および側面である（11 20)面では MOS界面のチャネル移動度が熱酸 化の雰囲気に大きく影響され、ウエット雰囲気で酸化すると（0001)面よりも高い値を 示すと報告されている。従ってこの面を用いれば低オン抵抗の MOSFETが実現で きると期待されている。
[0004] (000— 1)面上での MOSFETの製造方法は、特許文献 1に掲載されているように 、ウエット酸化により絶縁膜を形成し、絶縁膜と炭化ケィ素の界面準位を水素で終端 した後に、上面のコンタクトホールに例えばニッケルを蒸着し、水素を含むガス中で 熱処理すると、高!/、チャネル移動度と低!/、コンタクト抵抗のォーミック電極が両立する こと力 Sできる。この製造過程において、下面のォーミック電極は表面電極と同時に熱 処理し形成するのが一般的となってレ、る。
[0005] 下面のォーミック電極は低い接触抵抗と同時に、はんだ付けの際の高い接着強度 が必要とされる。それらを両立させる手法として、特許文献 2に掲載されているように、 電極材料をニッケルと、例えば、チタンなどの IVa, Va, Via族の金属との合金とする 方法がある。そうすることによって、合金化の熱処理の際に、シリサイド表面に析出す る炭素層がチタンなどの IVa, Va, Via族の金属と炭化物を形成し、炭素層が起因と なって接着強度が低下するのを抑制することができる。
[0006] 特許文献 1：特願 2006-060451
特許文献 2：特開 2000-208438
非特許文献 l : Fukuda et al.Applied Physics Letters, Vol. 84， pp. 2088〜2090 非特許文献 2 : Senzaki et al. Electron Device Letters, Vol. 23, pp. 13-15
発明の開示
発明が解決しょうとする課題
[0007] しかしながら、前述したように炭化ケィ素の上面と下面のォーミック電極は同一の熱 処理で形成するのが一般的であるため、（000— 1)面または（11 20)面を上面と する縦型 MOSFETの製造過程では、下面のォーミック電極形成のための熱処理は 水素を含んだ雰囲気で行うことになる。その結果、熱処理の雰囲気に含まれる水素 によって下面のォーミック電極の表面が脆化し、はんだ付けの際の接着強度が低下 するという問題が生じる。
本発明は、上記の問題点に鑑み、炭化ケィ素の下面に、低い接触抵抗と高い接着 強度を有するォーミック電極を形成した低オン抵抗の炭化ケィ素半導体装置および その製造方法を提供することにある。
課題を解決するための手段
[0008] 本発明は、上記の課題を解決するために、下記の手段を採用した。
第 1の手段は、炭化ケィ素の上面に少なくとも絶縁膜、および該炭化ケィ素の下面 に少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるォ 一ミック電極を形成したことを特徴とする炭化ケィ素半導体装置である。 第 2の手段は、第 1の手段において、前記ニッケルに対する前記チタンの比率が 17 %よりも大きいことを特徴とする炭化ケィ素半導体装置である。
第 3の手段は、第 1の手段または第 2の手段において、前記炭化ケィ素の下面が（0 001)面であることを特徴とする炭化ケィ素半導体装置である。
第 4の手段は、第 1の手段または第 2の手段において、前記炭化ケィ素の下面が（ - 1120)面であることを特徴とする炭化ケィ素半導体装置である。
第 5の手段は、第 1の手段ないし第 4の手段のいずれ力、 1つの手段において、前記 炭化ケィ素に水素が含まれていること特徴とする炭化ケィ素半導体装置である。 第 6の手段は、炭化ケィ素の上面に少なくとも絶縁膜を形成し、該炭化ケィ素の下 面に少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなる ォーミック電極を水素を含む雰囲気中で熱処理によって形成したことを特徴とする炭 化ケィ素半導体装置の製造方法である。
発明の効果
[0009] 本発明によれば、炭化ケィ素の下面に形成されるォーミック電極が水素を含む雰 囲気で熱処理されても、電極表面が脆化するのが抑制され、高接着強度で且つ低 抵抗の下面電極が可能となる。
図面の簡単な説明
[0010] [図 1]本発明に係る電極構造を有する縦型 MOSFETの作製手順を示す図である。
[図 2]本発明に係る電極構造を有する縦型 MOSFETの作製手順を示す図である。
[図 3]ドレインォーミック電極中のニッケルに対するチタンの比率を変えた場合の、ドレ インォーミック電極とドレイン金属の密着性試験の結果を示す図である。
符号の説明
[0011] 1 4H— SiC n型（000— 1)基板
2 高濃度 n型ソース
3 高濃度 p型領域
4 pゥェル
5 ゲート絶縁膜
6 ポリシリコンゲート電極 7 層間絶縁膜
8 ニッケルとアルミの金属層
9 ニッケル
10 チタン
11 ソースォーミック電極
12 ドレインォーミック電極
13 ソース金属
14 ドレイン金属
発明を実施するための最良の形態
本発明の実施形態を図 1ないし図 3を用いて説明する。
図 1および図 2は本発明に係る電極構造を有する縦型 MOSFETの作製手順を示 す図である。
図 1 (a)に示すように、
Figure imgf000006_0001
— 1)基板1を用意し、図 1 (b)に示すよう に、上面である（000— 1)面にマスクを介してイオン注入とその後の活性化ァニール によって、選択的に高濃度 n型ソース 2、高濃度 p型領域 3、および pゥエル 4を形成し た。次に、図 1 (c)に示すように、表面に 950°Cのウエット熱酸化でゲート絶縁膜 5を形 成し、その上にポリシリコンゲート電極 6を形成した。更に、図 1 (d)に示すように、その 上から層間絶縁膜 7を堆積後、高濃度 n型ソース 2と高濃度 p型領域 3の両方に接す るように、コンタクトホールを形成し、その中にニッケルとアルミの金属層 8を形成した 。次に、図 1 (e)に示すように、下面である（0001)面にニッケル 9を 60nm、チタン 10 を厚さ 2〜20nmで試料ごとに変化させ蒸着した。その後、図 2 (f)に示すように、水 素を 4%含むヘリウムガス中にて 900°Cで 2分間保持、昇降温時間 1分でァニールし 、堆積した金属と炭化ケィ素の合金層からなるソースォーミック電極 11とドレインォー ミック電極 12を形成した。これにより炭化ケィ素中に水素が取り込まれる。その後、図 2 (g)に示すように、ソースォーミック電極 11上にはチタン 50nm、アルミ 2umからなる ソース金属 13を形成し、ドレインォーミック電極 12上にはチタン、ニッケル、銀、金を 順にそれぞれ、 50nm、 100nm、 100nm、 lOOnm堆積し、ドレイン金属 14を形成し た。 [0013] ドレインォーミック電極 12とドレイン金属 14の密着性の良否は、試料を一旦粘着テ ープに貼り付け、剥がす際にテープ側に金属層が残るか否かで判定した。
図 3はドレインォーミック電極 12中のニッケルに対するチタンの比率を変えた場合 の、ドレインォーミック電極 12とドレイン金属 14の密着性試験の結果を示す図である
〇
同図に示すように、ニッケルに対するチタンの比率が 0〜； 12%では全ての試料で金 属層が剥がれてしまったが、チタンの比率が増すと剥がれない割合が上昇し、 17% より厚くなると、即ち、上記実施例において、ニッケル 9の厚さ 60nmに対してチタンの 厚さ 10nm以上では、全ての試料で剥がれないという結果が得られた。
[0014] 以上のごとぐ本実施形態の発明は、 4H SiC n型（000— 1)基板の下面である（ 0001)面へのォーミック電極の形成方法を例にして説明した力 S、 （11 20)基板の 下面である（一 1—120)面へも同様の効果を奏する。また、（— 1— 120)面は結晶 構造上、（11— 20)面、（1— 210)面、（— 12— 10)面、（— 2110)面、（2— 1— 10) 面と等価であるため、これらの面においても適用可能であり同様の効果を奏すること ができる。

Claims

請求の範囲
[1] 炭化ケィ素の上面に少なくとも絶縁膜、および該炭化ケィ素の下面に少なくともニッ ケルとチタンとの合金またはニッケルとチタンのシリサイドからなるォーミック電極を形 成したことを特徴とする炭化ケィ素半導体装置。
[2] 前記ニッケルに対する前記チタンの比率が 17%よりも大きいことを特徴とする請求 項 1に記載の炭化ケィ素半導体装置。
[3] 前記炭化ケィ素の下面が（0001)面であることを特徴とする請求項 1または請求項
2に記載の炭化ケィ素半導体装置。
[4] 前記炭化ケィ素の下面が（一 1 - 120)面であることを特徴とする請求項 1または請 求項 2に記載の炭化ケィ素半導体装置。
[5] 前記炭化ケィ素に水素が含まれていること特徴とする請求項 1ないし請求項 4のい ずれか 1つの請求項に記載の炭化ケィ素半導体装置
[6] 炭化ケィ素の上面に少なくとも絶縁膜を形成し、該炭化ケィ素の下面に少なくとも ニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるォーミック電極 を水素を含む雰囲気中で熱処理により形成したことを特徴とする炭化ケィ素半導体 装置の製造方法。
PCT/JP2007/065077 2006-08-09 2007-08-01 Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication WO2008018342A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/310,024 US7935628B2 (en) 2006-08-09 2007-08-01 Silicon carbide semiconductor device and method for producing the same
JP2008528791A JPWO2008018342A1 (ja) 2006-08-09 2007-08-01 炭化ケイ素半導体装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-216428 2006-08-09
JP2006216428 2006-08-09

Publications (1)

Publication Number Publication Date
WO2008018342A1 true WO2008018342A1 (fr) 2008-02-14

Family

ID=39032875

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/065077 WO2008018342A1 (fr) 2006-08-09 2007-08-01 Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication

Country Status (4)

Country Link
US (1) US7935628B2 (ja)
JP (1) JPWO2008018342A1 (ja)
KR (1) KR20090048572A (ja)
WO (1) WO2008018342A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205824A (ja) * 2009-03-02 2010-09-16 Denso Corp 炭化珪素半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
US9142662B2 (en) * 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US8377756B1 (en) * 2011-07-26 2013-02-19 General Electric Company Silicon-carbide MOSFET cell structure and method for forming same
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2014003253A (ja) * 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
CN103794477B (zh) * 2012-10-30 2018-02-23 通用电气公司 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270839A (ja) * 2001-03-12 2002-09-20 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
WO2004003989A1 (ja) * 2002-06-28 2004-01-08 National Institute Of Advanced Industrial Science And Technology 半導体装置及びその製造方法
JP2005051096A (ja) * 2003-07-30 2005-02-24 Nissan Motor Co Ltd 半導体装置及び半導体装置の製造方法
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123636B2 (ja) * 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3646548B2 (ja) * 1999-01-11 2005-05-11 富士電機ホールディングス株式会社 ＳｉＣ半導体デバイス
JP5116910B2 (ja) * 1999-02-23 2013-01-09 パナソニック株式会社 絶縁ゲート型半導体素子の製造方法
JP3534056B2 (ja) * 2000-08-31 2004-06-07 日産自動車株式会社 炭化珪素半導体装置の製造方法
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP2003309262A (ja) * 2002-04-17 2003-10-31 Denso Corp 炭化珪素半導体装置およびその製造方法
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
JP2006060451A (ja) 2004-08-19 2006-03-02 Matsushita Electric Ind Co Ltd 電力増幅装置およびパワーコンバイニングシステム用遅延測定方法
US7923836B2 (en) * 2006-07-21 2011-04-12 International Business Machines Corporation BLM structure for application to copper pad

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270839A (ja) * 2001-03-12 2002-09-20 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
WO2004003989A1 (ja) * 2002-06-28 2004-01-08 National Institute Of Advanced Industrial Science And Technology 半導体装置及びその製造方法
JP2005051096A (ja) * 2003-07-30 2005-02-24 Nissan Motor Co Ltd 半導体装置及び半導体装置の製造方法
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FURSIN L.G. ET AL.: "Nickel ohmic contacts to pand n-type 4H-SiC", ELECTRONICS LETTERS, vol. 37, no. 17, 16 August 2001 (2001-08-16), pages 1092 - 1093, XP006017074 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205824A (ja) * 2009-03-02 2010-09-16 Denso Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2008018342A1 (ja) 2009-12-24
US7935628B2 (en) 2011-05-03
KR20090048572A (ko) 2009-05-14
US20090321746A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
WO2008018342A1 (fr) Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication
US8237172B2 (en) Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
US9240451B2 (en) Silicon carbide semiconductor device
US8466474B2 (en) Silicon carbide semiconductor device and method of producing silicon carbide semiconductor device
JP4965576B2 (ja) 半導体装置及びその製造方法
US20160254393A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4140648B2 (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
TW201104862A (en) Semiconductor device and method of producing same
KR20100100585A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2006024880A (ja) 半導体装置及びその製造方法
JP7103444B2 (ja) 炭化珪素半導体素子
WO2010143376A1 (ja) 半導体装置およびその製造方法
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
JP2004288890A (ja) 炭化珪素半導体素子
JP2009188100A (ja) 炭化珪素半導体装置の製造方法
JP2014038899A (ja) 炭化珪素半導体装置およびその製造方法
JP5949305B2 (ja) 炭化珪素半導体装置の製造方法
JP5309600B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2017168684A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8866156B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2018190810A (ja) オーミック電極の形成方法及びＳｉＣ半導体素子の製造方法
JP2013065871A (ja) 炭化珪素半導体装置の製造方法
JP2008172078A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07791757

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1020097000338

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 12310024

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWE Wipo information: entry into national phase

Ref document number: 2008528791

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12310024

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 07791757

Country of ref document: EP

Kind code of ref document: A1