WO2007116622A1 - ケーブル部を有する多層回路基板およびその製造方法 - Google Patents

ケーブル部を有する多層回路基板およびその製造方法 Download PDF

Info

Publication number
WO2007116622A1
WO2007116622A1 PCT/JP2007/054322 JP2007054322W WO2007116622A1 WO 2007116622 A1 WO2007116622 A1 WO 2007116622A1 JP 2007054322 W JP2007054322 W JP 2007054322W WO 2007116622 A1 WO2007116622 A1 WO 2007116622A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer substrate
circuit board
inner layer
outer layer
flexible circuit
Prior art date
Application number
PCT/JP2007/054322
Other languages
English (en)
French (fr)
Inventor
Fumihiko Matsuda
Original Assignee
Nippon Mektron, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron, Ltd. filed Critical Nippon Mektron, Ltd.
Priority to KR1020087013803A priority Critical patent/KR101229967B1/ko
Priority to CN2007800131970A priority patent/CN101422091B/zh
Priority to EP07737869.3A priority patent/EP2007179B1/en
Publication of WO2007116622A1 publication Critical patent/WO2007116622A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Definitions

  • Multilayer circuit board having cable portion and method for manufacturing the same
  • the present invention relates to a multilayer circuit board having a flexible cable portion and a method for manufacturing the same.
  • the present invention relates to a structure of a build-up type multilayer circuit board having a flexible cable portion having a plurality of layers and a manufacturing method thereof.
  • FIG. 5 is a cross-sectional view showing a main configuration of a conventional multilayer circuit board having cable portions drawn from a plurality of layers.
  • a layer serving as a cable portion of the flexible circuit board 102 having a circuit pattern including a cable portion on both sides is arranged.
  • a coverlay 105 having an adhesive 104 is bonded to an insulating film 103 such as a polyimide film to form a cable for the outer layer substrate 106 and the inner layer substrate 107 (see Patent Document 1).
  • the cables of the outer layer substrate 106 and the inner layer substrate 107 are bonded together with an adhesive 108 that has been previously punched.
  • an adhesive 108 that has been previously punched.
  • through-holes that penetrate all layers or blind via holes that connect adjacent layers are used.
  • Patent Document 2 a method of manufacturing a thin multilayer flexible circuit board is provided (see Patent Document 2). This is to manufacture a thin 4-layer flexible multilayer board by sharing the cover film of the flexible circuit board that becomes the cable part of the inner layer board with the base material of the outer layer board, that is, the flexible insulating base material. is there.
  • Patent Document 1 Japanese Patent Publication No. 2-55958
  • Patent Document 2 Japanese Patent Laid-Open No. 5-90757
  • Patent Document 1 has a problem that the configuration of the multilayer section 109 is complicated and thick, and cannot meet the demand for thinning.
  • each layer is formed in the through holes.
  • the desmear treatment process for removing foreign matters such as swarf becomes complicated, or that the desmear treatment is insufficient, resulting in poor electrical connection.
  • Another problem is that the material cost increases due to the increase in the number of constituent materials.
  • Patent Document 2 since the method described in Patent Document 2 is difficult to form an outer layer cable, it is not easy to manufacture a thin multilayer flexible circuit board.
  • the present invention has been made in consideration of the above-described points, and provides a multilayer flexible circuit board that can be formed thin despite having a cable part drawn from a plurality of outer layers, and a method for manufacturing the same. The purpose is to do.
  • the present invention provides a multilayer flexible circuit board according to the first invention described below and a manufacturing method therefor according to the second invention.
  • the first is a multilayer flexible circuit board comprising a component mounting portion having an inner layer substrate and an outer layer substrate, and a cable portion drawn from at least one of the inner layer substrate and the outer layer substrate,
  • a component mounting portion having an inner layer substrate and an outer layer substrate
  • a cable portion drawn from at least one of the inner layer substrate and the outer layer substrate
  • Multilayer flexible circuit board characterized by
  • the component mounting part having an inner layer substrate and an outer layer substrate each having a base material and a conductive layer, and at least one of the inner layer substrate and the outer layer substrate is drawn out.
  • a method for manufacturing a multilayer flexible circuit board having a cable portion wherein the inner layer board and the outer layer board respectively have circuits facing each other.
  • circuit pattern having a mask hole for forming a conduction hole in a conductive layer in at least one of the inner layer substrate and the outer layer substrate; Providing a coverlay on the circuit pattern;
  • a method for producing a multilayer flexible circuit board characterized by comprising:
  • FIG. 1 is a side sectional view showing a configuration of an embodiment of the present invention.
  • FIG. 2 is a process diagram showing a manufacturing process in one embodiment of the present invention.
  • FIG. 3 is a process diagram showing a process that follows the process shown in FIG. 2.
  • FIG. 4 is a process diagram showing a process that follows the process shown in FIG. 3.
  • FIG. 4 is a process diagram showing a process that follows the process shown in FIG. 3.
  • FIG. 5 is a side sectional view showing a structure of a conventional multilayer circuit board.
  • Embodiment 1 Embodiment 1
  • FIG. 1 is a cross-sectional view showing the structure of a multilayer flexible circuit board that is Embodiment 1 of the present invention.
  • This is a circuit board 2 in which a circuit pattern including a cable portion is formed on a flexible insulating base material 1 as a base material.
  • This circuit board 2 is used as an outer layer board
  • a coverlay 5 in which an adhesive material 4 is stacked on an insulating film 3 such as polyimide is bonded to either the upper or lower surface of the circuit board 2 in the drawing.
  • an adhesive material 4 is stacked on an insulating film 3 such as polyimide
  • two outer layer boards 6 each having a cable constituted by the circuit board 2 and the cover layer 5 are prepared.
  • a double-sided inner layer substrate 9 having circuit patterns on both lower and upper surfaces of the base material 7 is prepared. Then, with the coverlay 5 interposed, the outer layer substrate 6 is attached to both lower surfaces of the inner layer substrate 9 in the drawing.
  • the coverlay 5 is bonded to the inner layer substrate 9 with an adhesive 8 that has been punched in advance, and the insulating film 3 in the coverlay 5 is bonded to the coverlay 5 with this adhesive 8.
  • the outer layer substrate 6 and the inner layer substrate 9 are continuously coupled by the coverlay 3. As a result, the multilayer portion where the outer layer substrate 6 and the inner layer substrate 9 overlap each other is formed thin.
  • the outer layer substrate 6 and the inner layer substrate 9 have portions drawn from both the substrates 6 and 9 used as flexible cables, and at least one of the outer layer substrate 6 and the inner layer substrate 9 is pulled out.
  • FIG. 2 is a process diagram showing a partial process in the manufacturing method of Embodiment 1 shown in FIG.
  • a so-called double-sided copper-clad laminate having 8 / m thick copper foils 22 and 23 on both sides of a base material 21 made of a flexible insulating material such as polyimide having a thickness of 25 / im, for example.
  • the conduction hole 24 is formed with an NC drill or the like. Thereby, the inner layer substrate 9 is formed.
  • the conductive hole 24 formed in the base material 21 is subjected to conductive treatment and subsequent electrolytic plating treatment to form an electrolytic plating film 25 of about 10 ⁇ m to form an interlayer conductive path. To do. Thus far, the through-type conduction hole 26 is formed.
  • circuit pattern on both sides is subjected to a series of processes such as formation of resist layer, exposure, development, etching, and resist layer peeling by the method of the photo application, and circuit pattern 2 7 is formed. Thereby, the double-sided inner layer substrate 9 is formed.
  • a conformal mask 28a is formed on a so-called double-sided copper-clad laminate 30 having the same foil 28, 29 having a thickness of 12 / im on both sides of the substrate 1. , 29a.
  • the positioning of the copper foils 28 and 29 at this time is performed with respect to the solid material, the positional accuracy can be easily ensured without being affected by the expansion and contraction of the material. If necessary, an exposure machine that can perform highly accurate alignment may be used. Further, a roughening treatment may be performed to improve the adhesion with the adhesive.
  • coverlay 5 having an adhesive 4 such as an acrylic epoxy having a thickness of 15 ⁇ m is prepared on an insulating film 3 which is a polyimide film having a thickness of 12 ⁇ m, for example. Then, coverlay 5 is attached to the inner layer side of the build-up layer of the multilayer circuit board with a vacuum press, laminator, or the like. The outer layer substrate 6 with the coverlay 5 can be obtained through the steps so far.
  • the adhesive 8 for laminating the outer substrate 6 on the inner substrate 7 is aligned.
  • This adhesive material 8 is previously punched.
  • the outer layer substrate 6 with the coverlay 5 with the adhesive 8 interposed therebetween and the inner layer substrate 7 are laminated by a vacuum press or the like to obtain a multilayer circuit.
  • the adhesive is preferably a low-flow type pre-preda, a bonding sheet, or the like that does not flow out.
  • the thickness of the adhesive 8 is preferably about 15 ⁇ .
  • FIG. 3 (4) shows an etching removal process of the base material 1 using the conformal mask 28a. In this step, the base material 1 of the outer layer substrate 6 located in the conductive hole 31 and the inner layer substrate 9 is removed.
  • the resin etching solution a solution containing an alkali metal, an amine compound and water is preferable.
  • the base material 1 that is, the polyimide film of the flexible insulating base material
  • the adhesive 4 such as an acrylic epoxy is hardly etched. ,.
  • the polyimide film of the substrate 1 to be removed can be resin-etched without causing insufficient etching.
  • the polyimide film of the base material 1 of the outer layer substrate 6 is caused by a high etching rate, polycondensation of pyromellitic dianhydride and aromatic diamine.
  • the resulting polyimide film (for example, Kapton manufactured by DuPont of the United States, Avical manufactured by Kaneka Chemical Co., Ltd.) is preferred.
  • a polyimide film (for example, Ube) obtained by polycondensation of biphenyltetracarboxylic dianhydride having a low etching rate and diaminobenzene is used for the base material 21 of the inner layer substrate 9 and the insulating film 3 of the coverlay 5. Upilex manufactured by Kosan Co., Ltd.) is preferable.
  • a resin film having high resistance to the resin etching solution such as aramid resin may be used instead of polyimide.
  • step via holes and skip via holes are formed in the coverlay 5 and the adhesive 8 exposed from the conduction holes 31 covered by the resin etching.
  • Laser processing is performed on the portions where these are formed using pre-formed conformal masks 28a and 29a, and three types of conduction holes 31, 31a and 31b are formed.
  • the laser method may be selected from UV YAG laser, carbon dioxide laser, excimer laser, and the like.
  • the diameter of each of the conduction holes 31, 31a, 31b was set as follows. First, the conduction hole 31 can be manufactured even with a diameter of 50 / m when the substrate 1 is made of polyimide with a thickness of 25 ⁇ 1 ⁇ , and the required thickness to ensure reliability is about 10 ⁇ m. For this reason, the diameter here is 50 ⁇ m.
  • the conduction holes 31a and 31b need to be thickened to a thickness of 10 ⁇ m or more, which leads to an increase in the thickness of the conductor layer, up to the second layer of the layers constituting the outer substrate 6 up to the fifth layer.
  • the conductor layer can be made thinner. Therefore, the thickness of the adhesives 4 and 8 necessary for filling can be reduced, and reliability can be ensured even with a relatively thin thickness.
  • the hole diameter that can ensure reliability with a thickness of 15 to 20 ⁇ m
  • the pilot hole diameter is 150 zm and the upper hole diameter is 150 xm in the conduction hole 31a
  • fine wiring can be formed.
  • the degree of integration can also be improved.
  • desmear treatment and conductive treatment are performed to make interlayer connection by electrolytic plating. You can combine the direct laser method for processing with a conformal mask. When using the direct laser method, the copper foil thickness should be 20 xm or less. And are preferred.
  • the unnecessary adhesive 32 on the inner layer substrate 9 can also be removed by laser processing.
  • the type of laser used in this case is preferably an excimer laser excellent in processing accuracy in the depth direction.
  • the laser energy output and the number of shots are controlled in order to perform precise processing in the depth direction. This processing is preferably performed under conditions different from the conditions for covering the conduction hole.
  • the multilayer circuit substrate having conduction holes 31, 31a, 31b is subjected to electrolytic plating of about 15 to 2 O / m to obtain interlayer conduction.
  • the skip via 35 obtained from the conduction hole 31 can be formed, and interlayer conduction of all circuits from the outer layer substrate to the inner layer substrate in the build-up substrate can be achieved.
  • the multilayer circuit base material in which the conduction between the layers is completed is obtained through the steps so far.
  • a through hole for mounting an insertion part or the like is required, a through hole is formed with an NC drill or the like when forming a conduction hole, and the through hole is simultaneously formed when a via hole is measured. It's a matter of forming.
  • the circuit pattern 36 of the outer layer substrate is formed by a normal photof application method. At this time, if there is a plating layer deposited on the cover film 3 located on the inner layer side of the laminated substrate, this is also removed.
  • the roll-to-roll method can be applied to the processes of FIGS. 2 (1) to 4 (6), and further improvement in productivity can be expected.
  • the following are examples of cases where a multilayer circuit board having a cape portion on the inner layer board and outer layer board is required in addition to high-density mounting.
  • a high-density mountable multilayer flexible circuit board for a digital video camera can be mounted with a CSP (chip size package) and bends repeatedly, and a cable from another layer that should be bent when incorporated into a housing is required.
  • CSP chip size package
  • the cable of the outer layer board 6 is used for the cable for repeated bending applications, and the cable of the inner layer board 7 is also used for the cable from another layer to be bent when incorporated in the housing. Can be used to meet the requirements.
  • the circuit force S provided on one of the base material of the outer layer substrate and the inner layer substrate from which the cable part can be drawn, and the multilayer flexible circuit board covered with a common cover with the cable part are configured.
  • layered structure is simplified can provide multilayer flexi Bull circuit board made thin, also because it reduces the material cost, there savings power s.

Abstract

　複数の外層から引き出されたケーブル部を有する薄型の多層フレキシブル回路基板、およびその製造方法を提供すること。 　内層基板１０７および外層基板１０６を有する部品実装部と、前記内層基板および外層基板の少なくとも一方から引き出されたケーブル部とをそなえた多層フレキシブル回路基板であって、前記内層基板および前記外層基板が、互いに対向する回路をそれぞれ有する多層フレキシブル回路基板において、前記互いに対向する回路は、１枚のカバーフィルムで形成された前記ケーブル部と共通のカバー５で覆われたことを特徴とする多層フレキシブル回路基板、およびその製造方法。

Description

明 細 書
ケーブル部を有する多層回路基板およびその製造方法
技術分野
[0001] 本発明は、可撓性ケーブル部を有する多層回路基板およびその製造方法に係わり
、とくに複数の層を有する可撓性ケーブル部をそなえたビルドアップ型多層回路基板 の構造およびその製造方法に関する。
背景技術
[0002] 図 5は、従来の複数層から引き出したケーブル部を有する多層回路基板の要部構 成を示す断面図である。基材であるポリイミド等の可撓性絶縁ベース材 101の上に、 ケーブル部を含む回路パターンを両面に持つ可撓性回路基板 102のケーブル部と なる層が配され、このケーブル部となる層に対し、ポリイミドフィルム等の絶縁フィルム 103の上に接着材 104を有するカバーレイ 105が貼り合わされて、外層基板 106お よび内層基板 107のケーブルを形成している（特許文献 1参照）。
[0003] この外層基板 106および内層基板 107のケーブルは、予め型抜きされた接着材 10 8によって貼り合わされている。層間接続には、全層を貫通するスルーホールとか近 接した層を接続するブラインドビアホールを用いる。
[0004] また、これとは別に、薄型の多層フレキシブル回路基板を製造する方法が提供され ている（特許文献 2参照）。これは、内層基板のケーブル部となるフレキシブル回路基 板のカバーフィルムを外層基板の基材、つまり可撓性絶縁ベース材と共用することに より、薄型の 4層フレキシブル多層基板を製造するものである。
特許文献 1：特公平 2-55958号公報
特許文献 2：特開平 5-90757号公報
発明の開示
発明が解決しょうとする課題
[0005] 上記構造のうち特許文献 1に記載されたものは、多層部 109の構成が複雑で厚い ため、薄型化の要求に対応できないという問題がある。加えて、スルーホールおよび ブラインドビアホールの形成に際しての導通孔を穿孔する際に、導通孔内に各層の 材料の切り粉とかスミア等の異物が多く発生することへの対応の問題がある。すなわ ち、切り粉等の異物を除去するためのデスミア処理工程が煩雑になるとか、デスミア 処理が不足して電気的接続不良の原因となる恐れがある。また、構成材料が多くなる ため、材料コストがかかるという問題もある。
[0006] また、特許文献 2に記載された方法は、外層ケーブルの形成が難しいため、やはり 薄型の多層フレキシブル回路基板を製造することが容易ではない。
[0007] 本発明は上述の点を考慮してなされたもので、複数の外層から引き出されたケープ ル部を有するにも関わらず薄型に構成しうる多層フレキシブル回路基板、およびその 製造方法を提供することを目的とする。
課題を解決するための手段
[0008] 上記目的達成のため、本発明では、下記第 1発明である多層フレキシブル回路基 板、および第 2発明であるその製造方法を提供するものである。
[0009] 第 1には、内層基板および外層基板を有する部品実装部と、前記内層基板および 外層基板の少なくとも一方から引き出されたケーブル部とをそなえた多層フレキシブ ル回路基板であって、前記内層基板および前記外層基板が、互いに対向する回路 をそれぞれ有する多層フレキシブル回路基板において、
前記互いに対向する回路は、：!枚のカバーフィルムで形成された前記ケーブル部と 共通のカバーで覆われた
ことを特徴とする多層フレキシブル回路基板、
である。
[0010] また第 2には、それぞれ基材および導電層を持ち互いに積層された内層基板およ び外層基板を有する部品実装部と、前記内層基板および外層基板の少なくとも一方 力、ら引き出されたケーブル部とをそなえた多層フレキシブル回路基板であって、前記 内層基板および前記外層基板が、互いに対向する回路をそれぞれ有する多層フレ キシブル回路基板の製造方法において、
前記内層基板および前記外層基板を用意する工程と、
前記内層基板および前記外層基板の少なくとも一方における導電層に、導通用孔 を形成するためのマスク孔を有する回路パターンを形成する工程と、 前記回路パターンの上にカバーレイを設ける工程と、
前記カバーレイとともに接着材を介して前記内層基板と前記外層基板とを積層し多 層回路を形成する工程と、
前記マスク孔を用いて前記外層基板の基材を除去する工程と、
前記マスク孔を用いて前記内層基板の穴明け加工を施し、導通用孔を形成するェ 程と、 前記導通用孔に導電処理を行ってビアホールを形成する工程と、
をそなえたことを特徴とする多層フレキシブル回路基板の製造方法、
である。
図面の簡単な説明
[0011] [図 1]本発明の一実施形態の構成を示す側断面図。
[図 2]本発明の一実施形態における製造工程を示す工程図。
[図 3]図 2に示した工程に続く工程を示す工程図。
[図 4]図 3に示した工程に続く工程を示す工程図。
[図 5]従来の多層回路基板の構造を示す側断面図。
符号の説明
[0012] 1 基材（可撓性ベース材）、 2 回路基板、 3 絶縁フィルム、 4 接着材、
5 カバーレイ、 6 外層基板（ケーブル部）、 7 回路基板、 8 接着材、
9 内層基板 (ケーブル部）、 10 多層部、 21 基材、 22， 23 銅箔、
24 導通用孔、 25 電解メツキ皮膜、 26 スルーホール、 27 回路パターン、 28, 29 ί同 fg、 28a, 29a コンフ才ーマノレマスク、 30 两面 ί同張積層板、
31 , 31 a, 31b 導通用孔、 32 不要な接着材、 33 ヴィァホール、
34 ステップヴィァホール、 35 スキップヴィァホール、 36 外層回路パターン、 37 多層回路基板、 101 基材、 102 両面回路基板、 103 絶縁フィルム、 104 接着材、 105 カバーレイ、 106 外層基板（ケーブル）、
107 内層基板 (ケーブル）、 108 接着材、 109 多層部。
発明を実施するための最良の形態
[0013] 以下、添付図面を参照して本発明の実施の形態を説明する。 実施形態 1
[0014] 図 1は、本発明の実施形態 1である多層フレキシブル回路基板の構造を示す断面 図である。これは、基材である可撓性絶縁ベース材 1の上に、ケーブル部を含む回路 パターンを形成した回路基板 2である。この回路基板 2は、外層基板として用いられる
[0015] 次いで、回路基板 2における図示上、下何れかの面に、ポリイミド等の絶縁フィルム 3に接着材 4を重ねたカバーレイ 5を貼り合わせる。このようにして、回路基板 2とカバ 一レイ 5とによって構成された、ケーブルを有する 2つの外層基板 6を用意する。
[0016] 一方、基材 7の図示上、下両面に回路パターンを有する両面型の内層基板 9を用 意する。そして、カバーレイ 5を介挿した状態で、内層基板 9の図示上、下両面に外 層基板 6を貼り付ける。
[0017] カバーレイ 5は、内層基板 9に予め型抜きされた接着材 8が貼り合わされ、この接着 材 8によってカバーレイ 5における絶縁フィルム 3が接着される。そして、外層基板 6と 内層基板 9とは、カバーレイ 3により連続的に結合されている。これにより、外層基板 6 と内層基板 9とが重なり合う多層部が薄型に構成される。
[0018] 外層基板 6および内層基板 9は、これら両基板 6, 9から引き出された部分が可撓性 ケーブルとして利用されるものであり、外層基板 6および内層基板 9の少なくとも一方 力 引き出される。
実施形態 1の製造方法
[0019] 図 2は、図 1に示した実施形態 1の製造方法における一部工程を示す工程図である 。図 2(1)では、例えば厚さ 25 /i mのポリイミド等の可撓性絶縁材料による基材 21の 両面に、厚さ 8 / mの銅箔 22および 23を有する、いわゆる両面銅張積層板に対して 、導通用孔 24を NCドリル等で形成する。これにより、内層基板 9が形成される。
[0020] そして、基材 21に開けられた導通用孔 24に対し、導電化処理およびそれに続く電 解メツキ処理を施して 10 μ m程度の電解メツキ皮膜 25を形成し、層間導電路を形成 する。ここまでで、貫通型導通用孔 26が形成される。
[0021] さらに、両面の回路パターンをフォトフアプリケーションの手法により、レジスト層の形 成、露光、現像、エッチング、レジスト層剥離等の一連の工程を行レ、、回路パターン 2 7を形成する。これにより、両面型の内層基板 9が形成される。
[0022] 次いで、図 2(2)では、基材 1の両面に、厚さ 12 /i mの同箔 28, 29を有する、いわゆ る両面銅張積層板 30に対して、コンフォーマルマスク 28a, 29aを形成する。
これは、上述のフォトフアプリケーション手法により行うもので、銅箔 28， 29に回路パ ターンを形成する。
[0023] このときの銅箔 28， 29の位置合わせは、ベタの材料に対して行うため、材料の伸縮 に影響されず、位置精度を容易に確保することができる。必要に応じて、高精度な位 置合わせを行い得る露光機を用レ、てもよい。また、接着材との密着性を向上させるた めの粗化処理を行ってもよい。
[0024] 他方、例えば 12 μ m厚のポリイミドフィルムである絶縁フィルム 3の上に、厚さ 15 μ mのアクリル 'エポキシ等の接着材 4を有する、いわゆるカバーレイ 5を用意する。そし て、多層回路基板のビルドアップ層の内層側に、カバーレイ 5を真空プレス、ラミネー タ等で貼り付ける。ここまでの工程で、カバーレイ 5付きの外層基板 6を得ることができ る。
[0025] 続いて、図 2(3)に示すように、外層基板 6を内層基板 7に積層するための接着材 8 を位置合わせする。この接着材 8は、予め型抜きされている。そして、接着材 8を介揷 したカバーレイ 5付きの外層基板 6と内層基板 7とを、真空プレス等で積層して多層回 路を得る。
[0026] 接着材としては、ローフロー型のプリプレダおよびボンディングシート等の流れ出し の少ないものが好ましい。接着材 8の厚さは、 15 μ ΐη程度のものがよい。
[0027] 図 3(4)は、コンフォーマルマスク 28aを用いた基材 1のエッチング除去工程を示して いる。この工程では、導通用孔 31および内層基板 9の部分に位置する外層基板 6の 基材 1を除去する。
[0028] 樹脂エッチング液としては、アルカリ金属、アミン系化合物および水を含む液が好ま しい。このような樹脂エッチング液を用いることにより、基材 1つまり可撓性絶縁ベース 材のポリイミドフィルムを選択的に除去し、アクリル 'エポキシ等の接着材 4に対しては 殆どエッチング作用を及ぼさなレ、。このため、除去すべき基材 1のポリイミドフィルムを 、エッチング不足を生じることなく樹脂エッチングすることができる。 [0029] また、この樹脂エッチング液を用いる場合は、外層基板 6の基材 1のポリイミドフィル ムは、エッチング速度の速レ、ピロメリット酸二無水物と芳香族ジァミンとの重縮合によ り得られるポリイミドフィルム（例えば、米国デュポン社製のカプトン、鐘淵化学株式会 社製アビカル）が好ましい。
[0030] 内層基板 9の基材 21およびカバーレイ 5の絶縁フィルム 3には、エッチング速度の 遅いビフヱニルテトラカルボン酸二無水物とジァミノベンゼンとの重縮合により得られ るポリイミドフィルム（例えば、宇部興産株式会社製のユーピレックス）が好ましい。
[0031] さらに、内層基板 7の基材 21およびカバーレイ 5の絶縁フィルム 3には、ポリイミドの 替わりにァラミド樹脂等の上記樹脂エッチング液に対する耐性の高レ、樹脂フィルムを 用いてもよい。
[0032] 図 3(5)では、樹脂エッチングでカ卩ェした導通用孔 31から露出したカバーレイ 5およ び接着材 8に対して、ステップヴィァホール、スキップヴィァホールを形成する。
[0033] これらを形成する個所には、予め作成したコンフォーマルマスク 28a, 29aを用いて レーザ加工を施し、 3種類の導通用孔 31 , 31a, 31bを形成する。レーザ法は、 UV YAGレーザ、炭酸ガスレーザ、エキシマレーザ等から選択すればよい。
[0034] 各導通用孔 31 , 31a, 31bの径は、以下のように設定した。まず、導通用孔 31は、 基材 1に、 25 μ ΐη厚のポリイミドを用いた場合、直径 50 / mでも製造可能で、信頼性 を確保するための必要メツキ厚が 10 μ m程度であることから、ここでは直径 50 μ mと した。
[0035] 導通用孔 31a, 31bは、外層基板 6を構成する層のうち 2層目力 5層目までは、導 体層の厚みの増加に繋がる 10 μ m以上の厚付けメツキを行う必要がなぐ導体層を 薄くできる。このため、充填に必要な接着材 4および 8の厚みを薄くでき、比較的薄い メツキ厚でも信頼性を確保できる。
[0036] メツキ厚 15〜20 μ m程度で信頼性が確保できる穴径としては、導通用穴 31aでは 下穴径を 150 z m，上穴径を 150 x mとすれば、微細配線を形成でき、集積度も向 上できる。さらに、電解メツキにより層間接続を行うためのデスミア処理および導電化 処理を行う。コンフォーマルマスクを用いた加工には、ダイレクトレーザ法を組み合せ てもよレ、。なお、ダイレクトレーザ法を用いる場合、銅箔の厚さは 20 x m以下であるこ とが好ましい。
[0037] 併せて、内層基板 9における不要な接着材 32もレーザ加工で除去することができる この場合に用いるレーザの種類は、深さ方向の加工精度に優れたエキシマレーザが 好ましい。
[0038] また、生産性の観点力、ら炭酸ガスレーザ、 UV—YAGレーザを用いるのであれば、 深さ方向の精密な加工を行うには、レーザのエネルギ出力やショット数を制御する。 この加工は、導通用孔をカ卩ェする条件とは異なる条件で行うことが好ましい。
[0039] とくに炭酸ガスレーザを用レ、る場合は、深さ方向への加工を精度よく行い難い。そこ で、 5 z m程度の残膜を残し、導通用孔の底部の残膜ゃスミア除去を行うデスミア処 理により同時に不要物を除去することが好ましい。デスミア処理は、プラズマおよび過 マンガン酸を用いて行う。
[0040] ただし、機器への組み込み時にのみ曲げるケーブルのように、屈曲に対する要求 がそれほど厳しくない場合には、外層基板に付着した不要な接着材は除去しなくて もよレ、。この場合は、銀シールドフィルム 'ペースト等の、諸シールドによる異物が露 出した接着材に付着することを防止し、汚損が生じないようにすることが好ましい。
[0041] 図 4(6)に示す工程では、導通用孔 31, 31a, 31bを有する多層回路基材に 15〜2 O / m程度の電解メツキを行い、層間導通をとる。ここまでの工程で、導通用孔 31か ら得られたスキップヴィァ 35が形成でき、ビルドアップ基板における外層基板から内 層基板までの全ての回路の層間導通をとることができる。また、ここまでの工程で、層 間導通の完了した多層回路基材を得る。
[0042] また、挿し部品等の実装用の貫通孔が必要な場合には、導通用孔形成の際に、 N Cドリル等で貫通孔を形成し、ヴィァホールメツキの際にスルーホールを同時に形成 することちでさる。
[0043] さらに、外層基板の回路パターン 36を通常のフォトフアプリケーション手法により形 成する。この際、積層基板の内層側に位置するカバーフィルム 3上に析出したメツキ 層があれば、これも除去する。
[0044] この後、必要に応じて基板表面に半田メツキ、ニッケルメツキ、金メッキ等の表面処 理を施し、フォトソルダーレジスト層の形成および外形加工を行うことで、外層基板 6、 また内層基板 7から引き出されたケーブルを有する多層回路基板 37を形成すること ができる。
[0045] なお、図 2(1)ないし図 4(6)の工程は、ロールトゥーロール工法の適用が可能であり、 更なる生産性の向上が見込める。高密度実装に加え、内層基板、外層基板にケープ ル部を有する多層回路基板が要求される事例として、次のようなものが挙げられる。
[0046] デジタルビデオカメラ用の高密度実装可能な多層フレキシブル回路基板は、 CSP ( チップサイズパッケージ）を搭載でき、かつ繰り返し屈曲するケーブル、および筐体へ の組み込み時に曲げるべき別の層からのケーブルが必要である。
[0047] 本発明においては、繰り返し屈曲用途のケーブルには、外層基板 6のケーブルを 用レ、、筐体への組み込み時に曲げるべき別の層からのケーブルには、内層基板 7の ケーブルも併せて用いることで要求に十分応えることができる。
[0048] [発明の効果]
本発明は上述のように、ケーブル部を引き出し得る外層基板および内層基板の基 材の一つに設けられた回路力 S、ケーブル部と共通のカバーで覆われる多層フレキシ ブル回路基板を構成したため、積層構造が簡素化されて薄型化された多層フレキシ ブル回路基板を提供することができ、また材料費が削減できるため、コスト削減効果 力 sある。
[0049] また、基板構造が簡素化された結果、製造工程が簡単化された多層フレキシブル 回路基板の製造方法を提供することができる。そして、外層基板と内層基板との接続 を行うビアホールを形成するにつき、回路パターンに導通孔形成用のマスク孔を設け 、このマスク孔を用いて導通孔を形成するため、回路パターンと一体化された信頼性 の高い導通孔が得られる。

Claims

請求の範囲
[1] 内層基板および外層基板を有する部品実装部と、前記内層基板および外層基板 の少なくとも一方から引き出されたケーブル部とをそなえた多層フレキシブル回路基 板であって、前記内層基板および前記外層基板が、互いに対向する回路をそれぞ れ有する多層フレキシブル回路基板におレ、て、
前記互いに対向する回路は、：!枚のカバーフィルムで形成された前記ケーブル部と 共通のカバーで覆われた
ことを特徴とする多層フレキシブル回路基板。
[2] それぞれ基材および導電層を持ち互いに積層された内層基板および外層基板を 有する部品実装部と、前記内層基板および外層基板の少なくとも一方から引き出さ れたケーブル部とをそなえた多層フレキシブル回路基板であって、前記内層基板お よび前記外層基板が、互いに対向する回路をそれぞれ有する多層フレキシブル回 路基板の製造方法において、
前記内層基板および前記外層基板を用意する工程と、
前記内層基板および前記外層基板の少なくとも一方における導電層に、導通用孔 を形成するためのマスク孔を有する回路パターンを形成する工程と、
前記回路パターンの上にカバーレイを設ける工程と、
前記カバーレイとともに接着材を介して前記内層基板と前記外層基板とを積層し多 層回路を形成する工程と、
前記マスク孔を用いて前記外層基板の基材を除去する工程と、
前記マスク孔を用いて前記内層基板の穴明け加工を施し、導通用孔を形成するェ 程と、 前記導通用孔に導電処理を行ってビアホールを形成する工程と、
をそなえたことを特徴とする多層フレキシブル回路基板の製造方法。
PCT/JP2007/054322 2006-04-12 2007-03-06 ケーブル部を有する多層回路基板およびその製造方法 WO2007116622A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020087013803A KR101229967B1 (ko) 2006-04-12 2007-03-06 케이블부를 가지는 다층회로기판 및 그 제조방법
CN2007800131970A CN101422091B (zh) 2006-04-12 2007-03-06 具有电缆部分的多层电路板及其制造方法
EP07737869.3A EP2007179B1 (en) 2006-04-12 2007-03-06 Multilayer circuit board having cable portion and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006109776A JP5095117B2 (ja) 2006-04-12 2006-04-12 ケーブル部を有する多層回路基板およびその製造方法
JP2006-109776 2006-04-12

Publications (1)

Publication Number Publication Date
WO2007116622A1 true WO2007116622A1 (ja) 2007-10-18

Family

ID=38580924

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/054322 WO2007116622A1 (ja) 2006-04-12 2007-03-06 ケーブル部を有する多層回路基板およびその製造方法

Country Status (6)

Country Link
EP (1) EP2007179B1 (ja)
JP (1) JP5095117B2 (ja)
KR (1) KR101229967B1 (ja)
CN (1) CN101422091B (ja)
TW (1) TWI384923B (ja)
WO (1) WO2007116622A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259240B2 (ja) * 2008-04-21 2013-08-07 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造方法
CN104582325B (zh) * 2013-10-12 2018-03-27 鹏鼎控股(深圳)股份有限公司 刚挠结合板及其制作方法、电路板模组
KR102194715B1 (ko) * 2013-11-20 2020-12-23 삼성전기주식회사 인쇄회로기판
JP6240007B2 (ja) * 2014-03-18 2017-11-29 日本メクトロン株式会社 フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
JP7449655B2 (ja) * 2019-08-08 2024-03-14 日本シイエムケイ株式会社 多層プリント配線板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255958A (ja) 1988-08-22 1990-02-26 Matsushita Electric Ind Co Ltd プローバ
JPH0590757A (ja) 1991-09-26 1993-04-09 Sharp Corp 多層フレキシブルプリント配線板
JPH07212046A (ja) * 1994-01-24 1995-08-11 Sharp Corp 多層フレキシブルプリント配線板およびその製造方法
JPH08330734A (ja) * 1995-05-31 1996-12-13 Mitsubishi Gas Chem Co Inc ブラインドバイアス孔を有する多層プリント板の製造方法
JP2000223835A (ja) * 1999-01-29 2000-08-11 Canon Inc 多層配線板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3343745A1 (de) * 1983-12-02 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Mehrlagenschaltungen aus thermoplast-kupfer-verbund
US5097390A (en) * 1986-12-10 1992-03-17 Interflex Corporation Printed circuit and fabrication of same
US5346117A (en) * 1993-07-27 1994-09-13 International Business Machines Corporation Method of fabricating a parallel processor package
JPH0758425A (ja) * 1993-08-17 1995-03-03 Toshiba Corp リジッド・フレキシブルプリント配線板
CN2427872Y (zh) * 2000-05-19 2001-04-25 浙江天屹网络科技股份有限公司 数字通信用综合缆
JP2004095695A (ja) * 2002-08-30 2004-03-25 Sumitomo Bakelite Co Ltd 多層フレキシブル配線板及びその製造方法
JP2004200260A (ja) * 2002-12-17 2004-07-15 Sharp Corp フレキシブルリジッドビルドアップ多層配線板の製造方法
JP2004266238A (ja) * 2003-01-09 2004-09-24 Sony Chem Corp 複合配線板、基板素片
JP2005026458A (ja) * 2003-07-02 2005-01-27 North:Kk 機能素子内蔵配線板
TWI270331B (en) * 2004-05-24 2007-01-01 Phoenix Prec Technology Corp Circuit board with multi circuit layers and method for fabricating the same
JP2007173343A (ja) * 2005-12-20 2007-07-05 Sumitomo Bakelite Co Ltd 多層基板および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255958A (ja) 1988-08-22 1990-02-26 Matsushita Electric Ind Co Ltd プローバ
JPH0590757A (ja) 1991-09-26 1993-04-09 Sharp Corp 多層フレキシブルプリント配線板
JPH07212046A (ja) * 1994-01-24 1995-08-11 Sharp Corp 多層フレキシブルプリント配線板およびその製造方法
JPH08330734A (ja) * 1995-05-31 1996-12-13 Mitsubishi Gas Chem Co Inc ブラインドバイアス孔を有する多層プリント板の製造方法
JP2000223835A (ja) * 1999-01-29 2000-08-11 Canon Inc 多層配線板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2007179A4 *

Also Published As

Publication number Publication date
JP5095117B2 (ja) 2012-12-12
TWI384923B (zh) 2013-02-01
EP2007179B1 (en) 2013-06-05
KR20080108967A (ko) 2008-12-16
EP2007179A9 (en) 2009-07-22
JP2007287721A (ja) 2007-11-01
EP2007179A2 (en) 2008-12-24
KR101229967B1 (ko) 2013-02-06
CN101422091B (zh) 2011-05-04
TW200814893A (en) 2008-03-16
CN101422091A (zh) 2009-04-29
EP2007179A4 (en) 2011-03-23

Similar Documents

Publication Publication Date Title
US9060459B2 (en) Printed wiring board and method for manufacturing same
JP5198105B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP5313202B2 (ja) ビルドアップ型多層プリント配線板及びその製造方法
JP4855186B2 (ja) 両面フレキシブルプリント配線板の製造方法
JP2007128970A (ja) ケーブル部を有する多層配線基板の製造方法
JP2008016482A (ja) 多層プリント配線板の製造方法
US20100147559A1 (en) Carrier used in the manufacture of substrate and method of manufacturing substrate using the carrier
JP2006269979A (ja) フレックスリジッドプリント配線板およびフレックスリジッドプリント配線板の製造方法
JP5095117B2 (ja) ケーブル部を有する多層回路基板およびその製造方法
TW201347639A (zh) 多層配線基板之製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
CN102308679B (zh) 多层印刷布线板的制造方法
JP2010016338A (ja) 多層フレキシブルプリント配線板およびこれを用いた表示素子モジュールならびにその製造方法
JP2010016061A (ja) プリント配線板およびその製造方法
JP5317491B2 (ja) プリント配線板の製造方法
JP2007250608A (ja) 中空部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法
JP4347143B2 (ja) 回路基板およびその製造方法
JP2006156576A (ja) リジッドフレックス多層プリント配線板の製造方法
KR100805450B1 (ko) 에칭에 의한 가이드 바를 이용한 결합구조를 형성하는복합형 인쇄회로기판 및 그 결합방법
JP2008141033A (ja) 多層プリント配線板およびその製造方法
JP5312831B2 (ja) プリント配線板の製造方法
JP5000742B2 (ja) ケーブル部を有する多層配線基板の製造方法
JP2006261523A (ja) リジッドフレックス回路基板およびその製造方法
JP2012231159A (ja) プリント配線板およびその製造方法
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板

Legal Events

Date Code Title Description
DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07737869

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2007737869

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087013803

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200780013197.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE