WO2005083727A1 - 積層型セラミック電子部品及びその製造方法 - Google Patents

積層型セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
WO2005083727A1
WO2005083727A1 PCT/JP2005/001418 JP2005001418W WO2005083727A1 WO 2005083727 A1 WO2005083727 A1 WO 2005083727A1 JP 2005001418 W JP2005001418 W JP 2005001418W WO 2005083727 A1 WO2005083727 A1 WO 2005083727A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
electrolytic plating
multilayer ceramic
plating layer
surface portion
Prior art date
Application number
PCT/JP2005/001418
Other languages
English (en)
French (fr)
Inventor
Shigeyuki Horie
Tomohiro Dozen
Takashi Noji
Tatsuo Furusawa
Takaaki Kawai
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2006500604A priority Critical patent/JP4208009B2/ja
Priority to EP05709564A priority patent/EP1720181A4/en
Priority to US10/565,168 priority patent/US7379288B2/en
Publication of WO2005083727A1 publication Critical patent/WO2005083727A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Definitions

  • Multilayer ceramic electronic component and method of manufacturing the same
  • the present invention relates to a multilayer ceramic electronic component such as a multilayer capacitor and a method for manufacturing the same, and more particularly, to a multilayer ceramic electronic component having a structure in which an external electrode is formed by laminating an electrolytic plating layer on the surface of a sintered electrode layer.
  • the present invention relates to an electronic component and a method for manufacturing the same.
  • a structure in which a plurality of plating layers are stacked on a surface of a sintered electrode layer formed by baking a conductive paste is known.
  • an intermediate electrolytic plating layer made of Ni is formed on the surface of a sintered electrode layer having a certain thickness, and after pressing, the intermediate electrolytic plating layer is formed.
  • a plating layer having Sn or Sn alloy strength was formed thereon. This is because the solderability is enhanced by a plating layer that also has Sn or Sn alloy strength, and the sintered electrode layer is prevented from oxidizing and solder erosion by an intermediate electrolytic plating layer made of Ni.
  • Patent Document 1 JP-A-2002-75779
  • Patent Document 2 JP-A-2003-117804
  • the method of increasing the thickness of the Ni plating film has a problem that the cost is high. Even if the thickness of the Ni plating film was simply increased, it was difficult to suppress the decrease in insulation resistance in the high-temperature load test described above.
  • An object of the present invention is to form an intermediate electrolytic plating layer on the surface of a sintered electrode layer and further form a plating layer on the outer surface of the intermediate electrolytic plating layer in view of the above-mentioned state of the art.
  • a multilayer ceramic electronic component provided with external electrodes having the structure described above, wherein the outer surface of the sintered electrode layer is sufficiently covered by the intermediate electrolytic plating layer, and thus the outer surface of the intermediate electrolytic plating layer is It is an object of the present invention to provide a multilayer ceramic electronic component having excellent reliability and a method of manufacturing the multilayer ceramic electronic component, in which characteristics such as insulation resistance are reduced due to intrusion of a plating solution during plating of the formed plating layer.
  • a multilayer ceramic electronic component includes a multilayer ceramic element having an internal electrode, and first and second external electrodes formed on both end surfaces of the multilayer ceramic element.
  • Each external electrode is formed on the surface of the multilayer ceramic element and includes a sintered electrode layer containing an oxide, an intermediate electrolytic plating layer formed on the surface of the sintered electrode layer, and an intermediate electrolytic plating layer.
  • a laminated ceramic electronic component including the adhesive layer formed on the surface of the sintered electrode layer, wherein the oxide is present on a part of the surface of the sintered electrode layer. It is characterized in that a metal serving as a nucleus for covering the exposed surface portion with an intermediate electrolytic plating layer is present at least on the exposed surface portion.
  • the metal present between the exposed surface portion of the oxide and the intermediate electrolytic plating layer is formed by the metal oxide. It is a metal with lower hardness than the object.
  • the metal present between the exposed surface portion of the oxide and the intermediate electroplating layer has the intermediate electrolytic plating layer. It is a metal that has a lower ionization tendency than the metal that forms the layer.
  • the intermediate electrolytic plating layer is formed of a Ni plating layer.
  • the metal existing between the exposed surface portion of the oxide and the intermediate electrolytic plating layer is Sn or Sn alloy. It is.
  • the method for manufacturing a multilayer ceramic electronic component according to the present invention includes a multilayer ceramic element having an internal electrode drawn out on an end face, and first and second external elements formed on both end faces of the multilayer ceramic element.
  • a step of forming a sintered electrode layer by applying a conductive paste containing an oxide to a multilayer ceramic element and performing heat treatment Dew of the Sui-Danimono exposed on a part of Adhering a metal serving as a nucleus for covering the exposed surface portion of the oxide film with the intermediate electrolytic plating layer on the exposed surface portion; and a sintered electrode surface including the metal surface of the exposed surface portion of the oxide.
  • the method is characterized by comprising a step of forming an intermediate electrolytic plating layer on the intermediate electrolytic plating layer and a step of forming a plating layer on the outer surface of the intermediate electrolytic plating layer.
  • the exposed surface portion of the oxidized product is intermediately disposed on the exposed surface portion of the oxidized product exposed on a part of the surface of the sintered electrode layer.
  • the metal is coated on the exposed surface portion of the oxide from a medium coated with the metal serving as a nucleus for covering the intermediate electrolytic plating layer. It is moved to the exposed surface portion of the oxidized product and adheres to the exposed oxide surface portion.
  • the exposed surface portion of the oxidized product is added to the exposed surface portion of the oxidized product exposed on a part of the surface of the sintered electrode layer.
  • a laminated ceramic in which a medium coated with the metal having at least lower hardness than the oxide and a sintered electrode layer are formed in a container. By charging the element and stirring, the metal on the media surface adheres to the oxide surface.
  • the step of exposing the metal to the exposed surface portion of the oxide electrode by exposing to a part of the surface of the sintered electrode layer is performed. Then, a medium coated with a metal having a lower ionization tendency than the metal constituting the intermediate electrolytic plating layer and a multilayer ceramic element formed with a sintered electrode layer are put into an electroplating device, and the The metal is deposited on the exposed surface of the oxide by dissolving the metal on the surface of the oxide.
  • the intermediate electrolytic plating layer is formed by a Ni plating layer.
  • the metal adhered to the exposed surface portion of the oxide is Sn or a Sn alloy.
  • the oxide contained in the sintered electrode layer is exposed to the exposed surface portion exposed on the surface of the sintered electrode layer, and the exposed surface portion is connected to the intermediate electrolytic layer.
  • a metal serving as a nucleus to be covered by the plating layer. That is, the surface of the sintered electrode layer
  • the exposed surface portion where the oxidized product is exposed is covered with the metal. Therefore, when the above-mentioned metal and the conductive portion other than the exposed portion of the oxide are exposed on the outer surface, the intermediate electrolytic plating layer is formed by electrolytic plating.
  • the additional layer continuously covers the outer surface of the sintered electrode layer with a sufficient thickness.
  • the metal is a metal having a lower hardness than the oxidized product
  • the metal can be physically easily attached to the exposed surface of the oxidized product by stirring or the like.
  • the metal is a metal having a lower ionization tendency than the metal constituting the intermediate electrolytic plating layer
  • a weak electrolytic treatment is performed before the formation of the intermediate electrolytic plating layer, so that the metal is acidified. It can be deposited and attached to the exposed surface portion of the dangling object. Therefore, a step of attaching the metal to the exposed surface portion of the oxide using a plating apparatus necessary for forming the intermediate electrolytic plating layer can also be performed.
  • the intermediate electrolytic plating layer is a Ni plating layer, even if a plating layer made of Sn or Sn alloy having excellent solderability is formed as the outer plating layer, the sintered electrode layer Is covered with the Ni plating layer, so that the sintered electrode layer is hardly oxidized.
  • the metal present between the exposed surface portion of the oxidizing object and the intermediate electrolytic plating layer is Sn or a Sn alloy
  • Sn has a smaller ionizing tendency than M
  • a medium coated with Sn or a medium made of Sn is put into the plating bath, only a weak electrolytic treatment is performed prior to the formation of the intermediate electrolytic plating layer, and Sn is deposited to expose the oxidized product. It can be attached to the surface.
  • the exposed surface portion of the oxide exposed on a part of the surface of the sintered electrode layer is coated with an acid.
  • a core metal is deposited for covering the exposed surface portion of the oxide with an intermediate electrolytic plating layer. Therefore, when the intermediate electroplating layer is formed after the above-mentioned metal is attached, the intermediate electroplating layer surely covers the outer surface of the sintered electrode layer. Therefore, the multilayer ceramic electronic component of the present invention, that is, a decrease in insulation resistance in a high temperature load test, etc. It hardly occurs, and it is possible to provide a multilayer ceramic electronic component having excellent reliability.
  • the step of adhering the core metal is performed when the metal is exposed to and adhered to the exposed surface portion of the oxide from the medium coated with the metal.
  • the metal can be easily attached to the exposed surface of the oxide.
  • a medium coated with a metal having a lower ionization tendency than the metal constituting the intermediate electrolytic plating layer and a multilayer ceramic element on which a sintered electrode layer is formed are introduced into an electrolytic plating apparatus, and the surface of the medium is coated.
  • the metal is adhered to the exposed surface portion of the oxidized product. It can be attached to the exposed surface of the object. Therefore, the next step of forming an intermediate electrolytic plating layer can be performed using the electrolytic plating apparatus as it is. Therefore, a multilayer ceramic electronic component having excellent reliability can be efficiently manufactured according to the present invention without separately preparing a new manufacturing apparatus.
  • the intermediate electrolytic plating layer is a Ni plating layer
  • the sintered electrode layer is covered with the intermediate electrolytic plating layer, it is possible to reliably prevent oxidation of the sintered electrode layer. it can.
  • FIG. 1 shows (a) and (b) a front sectional view of a multilayer ceramic capacitor as a multilayer ceramic electronic component according to an embodiment of the present invention and a main part of external electrodes. Partial enlargement shown It is a notch front sectional drawing.
  • FIG. 2 is a scanning electron micrograph showing a surface portion of an electrode after an intermediate electrolytic plating layer made of Ni was formed without performing a pretreatment step for deposition as a comparative example. .
  • FIG. 3 is a scanning type view of an electrode surface after an intermediate electrolytic plating layer is formed after a metal is deposited on a surface of an oxide in a pretreatment step in an experimental example as an example of the present invention. It is a figure which shows an electron micrograph.
  • FIGS. 1 (a) and 1 (b) are a front cross-sectional view of a multilayer ceramic electronic component according to an embodiment of the present invention and a partially cutaway front cross-sectional view showing an enlarged main part of an external electrode.
  • the multilayer ceramic electronic component of the present embodiment is a multilayer ceramic capacitor 1.
  • the multilayer ceramic capacitor 1 has, as a multilayer ceramic element, a ceramic sintered body 4 in which a plurality of internal electrodes 2 and 3 are arranged so as to overlap via a ceramic layer.
  • the plurality of internal electrodes 2 are drawn out to one end face 4a of the ceramic sintered body 4. Further, the plurality of internal electrodes 3 are drawn out to the other end face 4b of the ceramic sintered body 4.
  • First and second external electrodes 5 and 6 are formed.
  • the first and second external electrodes 5 and 6 have sintered electrode layers 5a and 6a formed on the end faces 4a and 4b of the ceramic sintered body 4, that is, on the surface of the ceramic element, respectively.
  • the sintered electrode layers 5a and 6a are formed by baking a conductive paste containing an oxide such as glass frit.
  • intermediate electrolytic plating layers 5b and 6b are formed by an electrolytic plating method.
  • the intermediate electrolytic plating layers 5b and 6b are formed by electrolytic plating of Ni.
  • Plating layers 5c, 6c are formed on the outer surfaces of the intermediate electrolytic plating layers 5b, 6b.
  • the plating layers 5c and 6c are formed by electrolytic plating of Sn.
  • the plating layers 5c and 6c made of Sn are provided to enhance solderability.
  • the intermediate electrolytic plating layers 5b, 6b are made of Ni to prevent oxidation of the inner sintered electrode layers 5a, 6a and to prevent the plating solution from penetrating into the sintered electrode layers 5a, 6a during Sn plating. It is provided to prevent this.
  • the multilayer ceramic capacitor 1 of the present embodiment in order to solve such a problem, as shown in an enlarged view of a main part of the external electrode 5 in FIG.
  • the metal 8 is attached so as to cover the exposed surface portion 7a of the oxide layer 7a in the electrode layer 5a that is exposed on the surface of the sintered electrode layer 5a.
  • the sintered electrode layer 5a is made of a glass frit such as SiO which also has an oxidizing property, and a conductive material such as Ag or Cu.
  • the oxide 7 is contained in the sintered electrode layer 5a thus formed. Then, as shown in FIG. 1 (b), some oxide particles are dispersed so that at least a part thereof is exposed on the outer surface of the sintered electrode layer 5a.
  • the oxide 7 is made of an insulating material such as SiO.
  • the metal 8 is attached so as to cover a part of the exposed surface portion 7a of the oxide 7. Therefore, Ni is deposited with metal 8 as a nucleus when Ni is electroplated. Ni is securely adhered by electrolytic plating so as to cover the conductive surface of the sintered electrode layer 5 and the metal 8 on the exposed surface 7a of the oxide 7, and the intermediate electrolytic plating with good coverage is provided. Layer 5b is formed.
  • the intermediate electrolytic plating layer 5b forms the outside of the sintered electrode layer 5a. Since the surface is securely covered, the plating solution hardly penetrates into the sintered electrode layer 5a. Therefore, it is possible to provide the multilayer ceramic capacitor 1 which is less likely to cause a decrease in insulation resistance in a high-temperature load test and has excellent reliability.
  • the sintered electrode layers 5a and 6a are not particularly limited as long as they are formed by baking a conductive paste containing appropriate conductive powder and insulating oxide particles. Absent. Also, the metal 8 is not particularly limited as long as it is attached so as to cover the exposed surface portion 7a of the oxidized object 7.
  • the metal 8 is formed of a metal having a lower tendency to ionize than the metal forming the intermediate electrolytic plating layer 5b.
  • the intermediate electrolytic plating layer 5b is also made of N, Sn, Cu, Ag, Au, Pt, or an alloy containing these as main components is also used, in which NU has a small ionization tendency.
  • the metal is placed in the same plating bath before the electrolytic plating of the intermediate electrolytic plating layer.
  • the media coated with the metal used as 8 (the media made of the metal, etc.) is put in advance, and the electrolytic treatment weaker than the electrolytic plating is performed, so that the metal Metal ions can be deposited, and thereby, the metal 8 can be attached to the exposed surface of the oxidized product. Therefore, the metal 8 can be adhered to the exposed surface portion 7a of the oxide film 7 by using the required plating device for the intermediate electrolytic plating layer as it is. Wear.
  • the metal ions constituting the metal 8 are present in the plating bath, the metal is deposited only by performing a weak electrolytic treatment prior to the intermediate electrolytic plating, thereby depositing the metal and exposing the exposed surface of the oxide. It can be attached to part 7a.
  • the metal 8 is made of a metal having a lower hardness than that of the oxidized product 7.
  • the media coated with the metal 8 and the multilayer ceramic capacitor 1 on which the sintered electrode layers 5a and 6a are formed are barrel-polished or the like.
  • the metal 8 is scraped off, and the metal 8 can be physically attached to the exposed surface portion 7a of the oxide 7 on the surface of the sintered electrode layer 5.
  • the metal on the surface of the media can be physically attached to the surface of the oxide on the surface of the sintered electrode layer by stirring before the electrolytic treatment.
  • the metal material constituting intermediate electrolytic plating layers 5b, 6b is not particularly limited, but in the present invention, preferably, oxidation of sintered electrode layers 5a, 6a is prevented, and Ni is used to reliably prevent the penetration of the plating liquid.
  • Examples of the metal 8 include metals or alloys such as Sn, Cu, Ag, Au, and Pb, which are metals having a low ionization tendency.
  • metals or alloys such as Sn, Cu, Ag, Au, and Pb, which are metals having a low ionization tendency.
  • the metal with a low ionization tendency in the plating solution precipitates out before the metal forming the intermediate electrolytic plating layer, and a part of the sintered electrode layer and the exposed surface of the oxide film are exposed. Can be adhered to.
  • Examples of the metal 8 include metals and alloys such as Sn, Cu, Ag, Au, Zn, Bi, and Pb, which are metals having lower hardness than oxides.
  • the glass frit is formed prior to the formation of the intermediate electrolytic plating layer during barrel polishing or stirring before plating. By shaving off such an iris, it can be attached to the exposed surface of the iris.
  • Sn or a Sn alloy is preferable as a metal having a lower ionization tendency and a lower hardness than Ni.
  • the internal electrodes 2, 3 A ceramic sintered body 4 having the following is prepared. Next, a conductive paste is applied to the end faces 4a and 4b of the ceramic sintered body 4 and baked to form sintered electrode layers 5a and 6b.
  • the sintered electrode layers 5a and 6a contain the oxide 7, and a part of the oxide 7 is exposed on the outer surfaces of the sintered electrode layers 5a and 6a. That is, the exposed surface portion 7a shown in FIG. 1 (b) exists.
  • the metal 8 is coated so as to cover at least a part of the exposed surface portion 7a of the silicon oxide hydride 7 at the position of the multilayer ceramic capacitor 1 where the sintered electrode layers 5a and 6a are formed. Attach.
  • a medium made of the same metal material as the metal 8 or a spherical steel ball coated with the same metal material as the metal 8 can be used. This can be performed by putting the media and the multilayer ceramic capacitor 1 into a container and stirring.
  • the above-mentioned media and the multilayer ceramic capacitor 1 are charged into the barrel of the rotary barrel mounting device, and the weak electrolytic treatment is performed as described above, so that the metal 8 adheres to the exposed surface portion 7a of the oxide film 7. It can also be done.
  • the metal 8 is applied by using a barrel mounting device and by weak electrolytic treatment, a new device is not required for the application of the metal 8.
  • the intermediate electroplating devices 5a and 6b can be electroplated immediately using the barrel, and the productivity of the multilayer ceramic capacitor 1 can be increased.
  • the method of attaching metal 8 to exposed surface portion 7a of oxide 7 is not limited to these methods, and an appropriate method such as a method of spraying metal 8 may be used. it can.
  • a BaTiO-based ceramic sintered body 4 which also has a ceramic power, in which 300 layers of internal electrodes are stacked.
  • the ceramic sintered body 4 having the above dimensions is prepared, and a conductive paste containing Cu as a conductive powder and borosilicate glass as an oxide is applied and baked to form the sintered electrode layers 5a and 6a. Formed.
  • the thickness of the sintered electrode layers 5a, 6a on the end faces 4a, 4b is 50 m. there were.
  • the particle size of the oxide is 2-3 / zm.
  • the details of the first medium-third medium are as follows.
  • 1st media steel ball with a diameter of 1.6 mm
  • Second media Steel balls with a diameter of 1.6 mm, with a Sn film attached to the surface to a thickness of 10 / z m!
  • 3rd media ball made of 1.6mm diameter Sn
  • the barrel was immersed in a Ni plating bath, a current of 30 A was supplied, and Ni electroplating was performed for 60 minutes. Further, as shown in Table 1 below, a case where an intermediate electrolytic plating layer was formed without performing the metal deposition treatment as the above-mentioned plating pretreatment was taken as a comparative example.
  • High-temperature load test ... At a temperature of 105 ° C, a voltage of DC 10V was applied for 1 hour to the multilayer ceramic capacitor for 1000 hours. After 1000 hours, if the insulation resistance fell below 100 ⁇ , it was judged as defective. The initial insulation resistance was a designed value ⁇ .
  • Table 1 below shows the percentage of defective products in the high-temperature load test per 100 of the multilayer ceramic capacitors.
  • the number of defects in the high-temperature load test can be reduced by setting the rotation speed and rotation time of the barrel to a sufficiently large value. It can be seen that it can be set to 0.
  • the third medium made of Sn if the barrel rotation speed and the barrel rotation time are sufficiently large, the number of defects in the high-temperature load test can be zero. This is because, when the second medium coated with Sn or the third medium made of Sn is used, Sn is used for the sintered electrode layers 5a and 6a.
  • the exposed surface portion 7a is surely covered by the adhesion of Sn, so that the Ni plating film constituting the intermediate electrolytic plating layer is exposed on the surface. This is considered to be because the intermediate electrolytic plating layers 5b and 6b which adhered securely to the metal 8 which adhered to the exposed surface portion 7a of the metal layer 8 and had good coatability were formed.
  • the product of the barrel rotation speed (rpm) and the barrel rotation time (min) is 150 or more, the failure in the high-temperature load test It can be seen that the number can be negligible. Therefore, it is preferable that the product of the barrel rotation speed (rpm) and the rotation time (minute) be 150 or more.
  • FIG. 2 is a scanning electron micrograph of the electrode surface after forming a Ni plating film as an intermediate electrolytic plating layer in Comparative Example 1 in which the pretreatment step was not performed.
  • the pretreatment process is performed at 5 rpm x 30 minutes using the third medium, and the Ni plating film is formed as the intermediate electrolytic plating layer
  • the scanning electron It is a micrograph.
  • a black portion which is considered to be due to glass frit, is considerably seen in the white portion showing the Ni plating film, whereas in FIG. It is clear that there is almost no black part derived from such a glass frit.
  • the intermediate electrolytic plating layer made of M can be formed so as to reliably cover the sintered electrode layer.
  • a ceramic sintered body similar to that prepared in the first experimental example was prepared. 50,000 pieces of this ceramic sintered body are put into a rotating barrel (rotational speed is 10 rpm) together with 200,000 pieces of media consisting of steel balls with a diameter of 1.6 mm. Prior to plating, a current of 3 A, 6 A, 9 A, or 12 A was applied for 1 minute, 3 minutes, 5 minutes, or 7 minutes while rotating the barrel while pre-processing by immersion in a Ni bath. Was done.
  • This pretreatment is a weak electrolysis treatment in which a current smaller than that of Ni plating is applied and the treatment is performed in a relatively short time, whereby the Sn component dissolved from the media into the plating bath is deposited on the surface of the sintered electrode layer. It is thought to precipitate.
  • the intensity of the current to be supplied is set to 30 A, and the current is supplied for 60 minutes.
  • An intermediate electroplating layer of N was formed, and subsequently the barrel was immersed in a Sn plating bath, and a current of 15 A was passed for 60 minutes to form a Sn plating film.
  • Each of the multilayer ceramic capacitors thus obtained was subjected to a high temperature load test in the same manner as in the first experimental example, and the number of defects per 100 multilayer ceramic capacitors was determined.
  • the results are shown in Table 2 below.
  • the current value shown in Table 2 is the magnitude of the current that flows during the weak electrolysis as a pretreatment performed prior to the formation of the Ni plating film. Time.
  • the method of attaching a metal to the exposed surface portion of the acid may be performed by a weak electrolytic treatment.
  • the force described for the multilayer ceramic capacitor is generally applicable to various multilayer ceramic electronic components having external electrodes formed on both end surfaces. it can.
  • the multilayer ceramic element does not necessarily have to have a plurality of internal electrodes as long as it has at least one internal electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

 焼結電極層、中間電解めっき層及び電解めっき層がこの順序で積層されている外部電極を有する積層型セラミック電子部品であって、高温負荷試験における絶縁抵抗不良が生じ難く、信頼性に優れた積層型セラミック電子部品及びその製造方法を提供する。  内部電極2,3を有するセラミック焼結体4の両端面4a,4bに第1,第2の外部電極5,6が形成されており、各外部電極5,6は、焼結電極層5a,6a、中間電解めっき層5b,6b及び電解めっき層5c,6cをこの順序で積層構造した構造を有し、焼結電極層5a,6aの外表面に、焼結電極層に含有されているガラスフリットに基づく絶縁性の酸化物7の露出表面部分7aが露出しており、該露出表面部分7aに金属8が付着された状態で、中間電解めっき層5b,6bが電解めっきにより形成されている、積層型セラミック電子部品。

Description

明 細 書
積層型セラミック電子部品及びその製造方法
技術分野
[0001] 本発明は、例えば積層コンデンサなどの積層型セラミック電子部品及びその製造 方法に関し、より詳細には、外部電極が焼結電極層表面に電解めつき層を積層した 構造を有する積層型セラミック電子部品及びその製造方法に関する。
背景技術
[0002] 従来、積層セラミックコンデンサなどの積層型セラミック電子部品では、導電ペース トの焼き付けにより形成された焼結電極層表面に、複数のめっき層を積層した構造が 知られている。例えば、下記の特許文献 1に記載の先行技術では、ある程度の厚み を有する焼結電極層の表面に、例えば Niからなる中間電解めつき層が形成され、し 力る後、中間電解めつき層上に Snや Sn合金力もなるめっき層が形成されていた。こ れは、 Snもしくは Sn合金力もなるめっき層によりはんだ付性を高めるとともに、 Niから なる中間電解めつき層により、焼結電極層の酸ィ匕やはんだ喰われを防止するためで ある。
[0003] ところで、上記中間電解めつき層及び外側の Snめっき層を形成する際に、めっき液 が焼結電極層内に浸入すると、積層セラミックコンデンサの様々な特性が低下するこ とが知られている。
[0004] 特に、内部電極間のセラミック層が薄くされており、かつセラミック層の積層数が増 大している高容量の積層セラミックコンデンサでは、 Snめっき膜を形成した後に、高 温負荷試験における信頼性が低下する問題が生じがちであった。これは、 Mからな る中間電解めつき層によって、焼結電極層の表面が十分に被覆されて ヽな 、ためと 考えられる。すなわち、 Niめっき層の隙間から Snめっきに際してのめっき液が焼結電 極のガラス等の酸ィ匕物を溶解して焼結電極層内に浸入し、セラミック素体に到達して いるためと考えられる。それによつて、絶縁抵抗の低下等が生じていた。
[0005] 他方、この種の外部電極における Niめっき層による焼結電極層表面の被覆性を改 善し、はんだ付性を高めるために、種々の試みが行われてきている。例えば、下記の 特許文献 2では、焼結電極層表面をバレル研磨することにより、焼結電極層を構成 するのに用いられて 、た導電ペースト中のガラスフリット由来の微粉末が焼結電極層 表面に付着することを防止している。従って、焼結電極層表面の平滑性が高められる ため、外表面に形成される中間電解めつき層による被覆性を高めることができる。
[0006] また、その他の方法としては、焼結電極層を構成する導電ペーストに含まれて 、る ガラスフリットを導電性ガラスフリットに変更する方法も提案されている。さら〖こ、中間 電解めつき層である Niめっき膜の厚みを厚くする方法も提案されていた。
特許文献 1:特開 2002-75779号公報
特許文献 2:特開 2003—117804号公報
発明の開示
[0007] し力しながら、特許文献 2に記載のようにバレル処理を行って、ガラスフリット由来の 微粉末の付着を防止し、焼結電極層表面を平滑化したとしても、焼結電極層表面に Ni電解めつき膜及び Snめっき膜を順に形成した場合、やはり、 Snに際してのめっき 液の浸入により、絶縁抵抗が低下しがちであった。これは、バレル研磨を行い焼結電 極層表面を平滑ィ匕したとしても、依然として焼結電極層表面に露出しているガラスフ リット等の酸化物が存在し、めっき液がこの酸ィ匕物を溶解し、ガラスフリットが電極層 表面から除かれた部分にピンホールが発生し、該ピンホール力 Snめっきに際して のめつき液が浸入することによると考えられる。
[0008] 他方、ガラスフリットとして導電性ガラスフリットを用いる方法では、導電性ガラスフリ ットの外部に露出している部分に Ni電解めつき膜が一応付着するものの、金属と比 較すると導電性が低いため、充分な厚みで Ni電解めつき膜は付着しな力 た。その ため、やはり Snめっきに際してのめっき液の浸入より高温負荷試験を行った際の絶 縁抵抗の低下が生じがちであった。
[0009] さらに、 Niめっき膜の厚みを厚くする方法では、コストが高くつくという問題もあった 。しカゝも、単純に Niめっき膜の厚くしたとしても、上記高温負荷試験における絶縁抵 抗の低下を抑制することは困難であった。
[0010] 本発明の目的は、上述した従来技術の現状に鑑み、焼結電極層表面に中間電解 めっき層が形成されており、さらに中間電解めつき層の外表面にめっき層が形成され ている構造を有する外部電極を備える積層型セラミック電子部品であって、中間電解 めっき層によって、焼結電極層の外表面が十分に被覆されており、従って、中間電 解めつき層の外側に形成されるめつき層のめっきに際してのめっき液の浸入による絶 縁抵抗などの特性の低下が生じがた ヽ、信頼性に優れた積層型セラミック電子部品 及びその製造方法を提供することにある。
[0011] 本発明に係る積層型セラミック電子部品は、内部電極を有する積層型セラミック素 子と、積層型セラミック素子の両端面に形成された第 1,第 2の外部電極とを備え、前 記各外部電極は、積層セラミック素子表面に形成されており、かつ酸化物を含む焼 結電極層と、該焼結電極層の表面に形成された中間電解めつき層と、中間電解めつ き層の表面に形成されためつき層とを含み、焼結電極層の表面の一部に前記酸ィ匕 物が存在する積層型セラミック電子部品において、焼結電極層の表面に露出してい る前記酸ィ匕物の少なくとも露出表面部分に、該露出表面部分を中間電解めつき層が 覆うための核となる金属が存在していることを特徴とする。
[0012] 本発明に係る積層型セラミック電子部品のある特定の局面では、前記酸化物の露 出表面部分と前記中間電解めつき層との間に存在している前記金属は、該酸ィ匕物よ り硬度の低い金属である。
[0013] 本発明に係る積層型セラミック電子部品の他の特定の局面では、酸化物の露出表 面部分と中間電解めつき層との間に存在して 、る前記金属は、中間電解めつき層を 構成する金属よりもイオン化傾向が小さい金属である。
[0014] 好ましくは、上記中間電解めつき層は、 Niめっき層により形成される。
[0015] 本発明に係る積層型セラミック電子部品のさらに他の特定の局面では、酸化物の 露出表面部分と中間電解めつき層との間に存在して 、る前記金属は、 Snまたは Sn 合金である。
[0016] 本発明に係る積層型セラミック電子部品の製造方法は、端面に引き出された内部 電極を有する積層型セラミック素子と、積層型セラミック素子の両端面に形成された 第 1,第 2の外部電極を有する積層型セラミック電子部品の製造方法において、酸ィ匕 物を含む導電ペーストを積層型セラミック素子に付着させて熱処理することにより焼 結電極層を形成する工程と、焼結電極層の表面の一部に露出している酸ィ匕物の露 出表面部分に、酸ィ匕物の該露出表面部分を中間電解めつき層が覆うための核となる 金属を付着させる工程と、酸化物の露出表面部分の前記金属表面を含む焼結電極 表面上に電解めつきにより中間電解めつき層を形成する工程と、中間電解めつき層 の外表面にめっき層を形成する工程とを備えることを特徴とする。
[0017] 本発明に係る製造方法のある特定の局面では、焼結電極層の表面の一部に露出 している酸ィ匕物の露出表面部分に該酸ィ匕物の露出表面部分を中間電解めつき層が 覆うための核となる前記金属を付着させる工程において、酸化物の露出表面部分を 中間電解めつき層が覆うための核となる該金属で被覆されたメディアから、該金属が 酸ィ匕物の露出表面部分に移動されて、酸化物露出表面部分に付着される。
[0018] 本発明に係る製造方法のさらに他の特定の局面では、焼結電極層の表面の一部 に露出している酸ィ匕物の露出表面部分に酸ィ匕物の露出表面部分を中間電解めつき 層が覆うための核となる前記金属を付着させる工程において、容器に少なくとも前記 酸化物より硬度の低い前記金属で被覆されたメディアと焼結電極層が形成された積 層型セラミック素子とを投入し、攪拌することにより、メディア表面の前記金属が酸ィ匕 物表面に付着される。
[0019] 本発明に係る製造方法のさらに別の特定の局面では、焼結電極層の表面の一部 に露出して 、る酸ィ匕物の露出表面部分に前記金属を付着させる工程にぉ 、て、電 解めつき装置に、中間電解めつき層を構成する金属よりもイオン化傾向が小さい金属 で被覆されたメディアと焼結電極層が形成された積層型セラミック素子を投入し、メデ ィァ表面の金属を溶解させて前記酸化物の露出表面部分に析出させることにより付 着させる。
[0020] 本発明に係る製造方法において、好ましくは、中間電解めつき層は、 Niめっき層に より形成される。
[0021] 本発明に係る製造方法のさらに他の特定の局面では、酸化物の露出表面部分に 付着される前記金属は、 Snまたは Sn合金である。
[0022] 本発明に係る積層型セラミック電子部品では、焼結電極層に含まれて 、る酸化物 が該焼結電極層表面に露出している露出表面部分に、該露出表面部分を中間電解 めっき層が覆うための核となる金属が存在している。すなわち、焼結電極層表面にお いて酸ィ匕物が露出している露出表面部分が該金属により覆われている。従って、上 記金属と、酸化物が露出して 、る部分以外の導電性部分とが外表面に表われて 、る ため、中間電解めつき層を電解めつきにより形成した場合、中間電解めつき層が焼結 電極層の外表面を連続的に十分な厚みで被覆する。そのため、中間電解めつき層 の外側にめっき層をさらに形成したとしても、めっき液の焼結電極層内への浸入が抑 制され、高温負荷試験における絶縁抵抗の低下等が生じ難い、信頼性に優れ、かつ 所望とする性能を発現する積層型セラミック電子部品を提供することが可能となる。
[0023] 上記金属が、酸ィ匕物よりも硬度が低い金属である場合には、攪拌などにより該金属 を酸ィ匕物露出表面部分に物理的に容易に付着させることができる。
[0024] 上記金属が、中間電解めつき層を構成する金属よりもイオン化傾向が小さい金属で ある場合には、中間電解めつき層の形成前に弱い電解処理を施すことにより、上記 金属を酸ィ匕物の露出表面部分に析出させて付着させることができる。従って、中間 電解めつき層の形成に必要なめっき装置を用いて、上記金属を酸化物の露出表面 部分に付着させる工程も行うことができる。
[0025] 中間電解めつき層が Niめっき層である場合には、外側のめっき層として、はんだ付 性に優れた Snや Sn合金カゝらなるめっき層を形成したとしても、焼結電極層が Niめつ き層で被覆されて 、るため、焼結電極層の酸ィ匕が生じ難 、。
[0026] 酸ィ匕物の露出表面部分と中間電解めつき層との間に存在している上記金属が Sn または Sn合金である場合には、 Snが Mよりもイオンィ匕傾向が小さいため、 Snで被覆 されたメディアや Snからなるメディアをめつき浴に投入しておけば、中間電解めつき 層の形成に先立ち弱い電解処理を施すだけで、 Snを析出させて酸ィ匕物の露出表面 部分に付着させることができる。
[0027] 本発明に係る積層型セラミック電子部品の製造方法では、中間電解めつき層の形 成に際し、焼結電極層の表面の一部に露出している酸化物の露出表面部分に、酸 化物の該露出表面部分を中間電解めつき層が覆うための核となる金属が付着される 。従って、上記金属を付着させた後に、中間電解めつき層を形成した場合、中間電 解めつき層が確実に焼結電極層の外表面を被覆することとなる。従って、本発明の 積層型セラミック電子部品、すなわち高温負荷試験における絶縁抵抗の低下などが 生じ難 ヽ、信頼性に優れた積層型セラミック電子部品を提供することが可能となる。
[0028] 本発明に係る製造方法において、上記核となる金属を付着させる工程が、該金属 で被覆されたメディアから、該金属が酸化物の露出表面部分に露出されて付着され る場合には、上記メディアと中間電解めつき層形成前の積層型セラミック素子とを攪 拌することにより、上記金属を酸ィ匕物露出表面部分に容易に付着させることができる
[0029] また、容器に、酸化物よりも硬度の低 、酸ィ匕物で被覆されたメディアと、焼結電極層 が形成された積層型セラミック素子とを投入し、攪拌した場合には、メディア表面の金 属の硬度が酸ィ匕物よりも低いため、攪拌により金属が酸ィ匕物の露出表面部分に容易 にかつ確実に付着される。
電解めつき装置に、中間電解めつき層を構成する金属よりもイオン化傾向が小さい 金属で被覆されたメディアと、焼結電極層が形成された積層型セラミック素子とを投 入し、メディア表面の金属を溶解させて酸ィ匕物の露出表面部分に析出させることによ り上記金属を酸ィ匕物露出表面部分に付着させる場合には、電解めつき装置を用いて 上記金属を酸ィ匕物の露出表面部分に付着させることができる。従って、電解めつき装 置をそのまま用い、次の工程である中間電解めつき層の形成を行うことができる。よつ て、別途新たな製造装置を用意することなぐ本発明に従って信頼性に優れた積層 型セラミック電子部品を効率よく製造することができる。
[0030] 中間電解めつき層が Niめっき層である場合には、該中間電解めつき層により焼結 電極層が被覆された場合、焼結電極層の酸ィ匕を確実に防止することができる。
[0031] 酸ィ匕物の露出表面部分に付着される上記金属力 Snまたは Sn合金である場合に は、 Snが NUりもイオン化傾向が小さいため、 Snで被覆されたメディアや Snからなる メディアをめつき浴に投入しておけば、中間電解めつき層の形成に先立ち弱い電解 処理を施すだけで、 Snを析出させて酸ィ匕物の露出表面部分に付着させることができ る。
図面の簡単な説明
[0032] [図 1]図 1は (a)及び (b)は、本発明の一実施形態に係る積層型セラミック電子部品と しての積層セラミックコンデンサの正面断面図及び外部電極の要部を示す部分拡大 切欠正面断面図である。
[図 2]図 2は比較例として付着させるための前処理工程が行われずに、 Niからなる中 間電解めつき層が形成された後の電極表面部分を示す走査型電子顕微鏡写真であ る。
[図 3]図 3は本発明の実施例としての実験例において前処理工程において酸ィ匕物表 面に金属が付着された後中間電解めつき層が形成された後の電極表面の走査型電 子顕微鏡写真を示す図である。
符号の説明
[0033] 1…積層セラミックコンデンサ
2, 3…内部電極
4…セラミック焼結体
4a, 4b…端面
5, 6…外部電極
5a, 6a…焼結電極層
5b, 6b…中間電解めつき層
5c, 6c…めっき層
7…酸化物
7a…露出表面部分
発明を実施するための最良の形態
[0034] 以下、図面を参照しつつ、本発明の具体的な実施形態及び実施例を説明すること により、本発明を明らかにする。
[0035] 図 1 (a)及び (b)は、本発明の一実施形態に係る積層型セラミック電子部品の正面 断面図及び外部電極の要部を拡大して示す部分切欠正面断面図である。本実施形 態の積層型セラミック電子部品は、積層セラミックコンデンサ 1である。積層セラミック コンデンサ 1は、積層型セラミック素子として、複数の内部電極 2, 3がセラミック層を 介して重なり合うように配置されて 、るセラミック焼結体 4を有する。複数の内部電極 2 は、セラミック焼結体 4の一方の端面 4aに引き出されている。また、複数の内部電極 3 は、セラミック焼結体 4の他方端面 4bに引き出されている。端面 4a, 4bを覆うように、 第 1,第 2の外部電極 5, 6が形成されている。第 1,第 2の外部電極 5, 6は、それぞ れ、セラミック焼結体 4の端面 4a, 4bに、すなわちセラミック素子表面に形成された焼 結電極層 5a, 6aを有する。焼結電極層 5a, 6aは、ガラスフリットなどの酸ィ匕物を含む 導電ペーストを焼き付けることにより形成されている。
[0036] 焼結電極層 5a, 6aの表面には、中間電解めつき層 5b, 6bが電解めつき法により形 成されている。本実施形態では、中間電解めつき層 5b, 6bは、 Niを電解めつきする ことにより形成されている。
[0037] 中間電解めつき層 5b, 6bの外側表面には、めっき層 5c, 6cが形成されている。め つき層 5c, 6cは、本実施形態では、 Snを電解めつきすることにより形成されている。 S nからなるめっき層 5c, 6cは、はんだ付性を高めるために設けられている。また、中間 電解めつき層 5b, 6bは、 Niからなり、内側の焼結電極層 5a, 6aの酸化を防止すると ともに、 Snめっきに際してのめっき液の焼結電極層 5a, 6aへの浸入を防止するため に設けられている。
[0038] ところで、この種の外部電極では、外側の Snからなるめっき層を電解めつきにより形 成するに際し、中間電解めつき層による焼結電極層の被覆が十分でな 、と 、う問題 かあつた。
[0039] これに対して、本実施形態の積層セラミックコンデンサ 1では、このような問題を解決 するために、図 1 (b)に外部電極 5の要部を拡大して示すように、焼結電極層 5a中の 酸ィ匕物 7の焼結電極層 5aの表面に露出している露出表面部分 7aを覆うように、金属 8が付着されている。
[0040] 焼結電極層 5aは、 SiOなどの酸ィ匕物力もなるガラスフリットと、 Agや Cuなどの導電
2
性粉末とを含む導電ペーストを焼き付けることにより形成されている。このようにして形 成された焼結電極層 5aには、酸化物 7が含有されている。そして、いくつかの酸化物 粒子が、図 1 (b)に示されているように、焼結電極層 5aの外表面に少なくとも一部が 露出するように分散されている。上記酸化物 7は、 SiOなどの絶縁性材料からなる。
2
従って、焼結電極層 5aの外表面では、上記酸ィ匕物 7の露出表面部分 7aが絶縁性ま たは導電性が低いため、焼結電極層 5の外表面の一部が部分的に絶縁性または導 電'性が低くなつている。 [0041] よって、上記焼結電極層 5上に、 Niを電解めつきし、中間電解めつき層 5bを形成し たとしても、上記酸ィ匕物 7の露出表面部分 7aには、 Niめっき膜が十分に付着し難い
[0042] ところが、本実施形態の積層セラミックコンデンサ 1では、上記金属 8が酸化物 7の 露出表面部分 7aの一部を被覆するように付着されている。従って、 Niを電解めつき する際に、金属 8を核として Niが析出する。焼結電極層 5の導電性表面部分と、酸化 物 7の露出表面部分 7a上の金属 8を覆うように、 Niが電解めつきにより確実に付着さ れ、被覆性の良好な中間電解めつき層 5bが形成される。
[0043] よって、はんだ付 ¾を高めるための Snめっき膜からなるめっき層 5cを電解めつきな どの湿式めつき法により形成したとしても、中間電解めつき層 5bにより焼結電極層 5a の外表面が確実に被覆されているため、めっき液の焼結電極層 5aへの浸入が生じ 難い。よって、高温負荷試験における絶縁抵抗の低下などが生じ難い、信頼性に優 れた積層セラミックコンデンサ 1を提供することができる。
[0044] なお、焼結電極層 5a, 6aとしては、適宜の導電性粉末と、絶縁性の酸ィ匕物粒子と を含む導電性ペーストを焼き付けることにより形成されたものである限り特に限定され ない。また、上記金属 8についても、酸ィ匕物 7の露出表面部分 7aを被覆するように付 着される限り特に限定されない。
[0045] もっとも、好ましくは、金属 8は、中間電解めつき層 5bを構成する金属よりもイオンィ匕 傾向が小さい金属により構成される。例えば、中間電解めつき層 5bが N もなる場 合、 NUりもイオン化傾向が小さい、 Sn、 Cu、 Ag、 Au、 Pt、もしくはこれらを主成分と する合金が挙げられる。
[0046] 中間電解めつき層を構成している金属よりもイオン化傾向が小さい金属を上記金属 8として用いることにより、中間電解めつき層の電解めつきの前に、同じめつき浴中に 上記金属 8として用いる金属が被覆されたメディアゃ該金属からなるメディアなどを投 入しておき、電解めつきよりも弱い電解処理を施すことにより、めっき浴中に存在して Vヽた上記金属 8の金属イオンを析出させることができ、それによつて酸ィ匕物の露出表 面部分に金属 8を付着させることができる。従って、中間電解めつき層に必要なめつ き装置をそのまま利用して金属 8を酸ィ匕物 7の露出表面部分 7aに付着させることがで きる。上記のように、めっき浴中に該金属 8を構成する金属イオンを存在させておけ ば、中間電解めつきに先立って弱い電解処理を施すだけで、該金属を析出させて酸 化物の露出表面部分 7aに付着させることができる。
[0047] また、好ましくは、上記金属 8は、酸ィ匕物 7よりも硬度が低い金属により構成される。
酸化物 7より金属 8の硬度を低くすることにより、例えば、上記金属 8が被覆されたメデ ィァと、焼結電極層 5a, 6aが形成されている積層セラミックコンデンサ 1とをバレル研 磨などにより攪拌することにより、金属 8が削りとられて、焼結電極層 5の表面の酸ィ匕 物 7の露出表面部分 7aに金属 8を物理的に付着させることができる。また、めっき装 置においても、同様に、電解処理を施す前に撹拌することで、メディア表面の金属を 、焼結電極層表面の酸ィ匕物表面に物理的に付着させることができる。
[0048] また、中間電解めつき層 5b, 6bを構成する金属材料についても、特に限定されな いが、本発明では、好ましくは、焼結電極層 5a, 6aの酸化を防止し、外側からのめつ き液の浸入を確実に防止し得るため、 Niが用いられる。
[0049] 上記金属 8としては、 NUりもイオン化傾向が小さい金属である Sn、 Cu、 Ag、 Au、 Pb等の金属または合金が挙げられる。このように中間電解めつき層 5b, 6bを構成す る金属よりもイオン化傾向が小さい金属または合金の場合、中間電解めつき層 5b, 6 bを形成する際に、中間電解めつき層の形成に先立ち弱電解処理を施せば、めっき 液中のイオン化傾向が小さい金属が中間電解めつき層を形成する金属よりも先に析 出し、焼結電極層の一部及び酸ィ匕物の露出表面に付着させることができる。
[0050] また、上記金属 8としては、酸化物よりも硬度の低!、金属である、 Sn、 Cu、 Ag、 Au 、 Zn、 Bi、 Pb等の金属または合金が挙げられる。このように中間電解めつき層 5b, 6 bを構成する金属よりも硬度の低 、金属または合金の場合、バレル研磨やめつき前の 撹拌の際に中間電解めつき層の形成に先立ち、ガラスフリット等の酸ィ匕物が削り取る ことにより、酸ィ匕物の露出表面に付着させることができる。
[0051] なお、上記金属のうち、 Cuは酸化し易ぐ Ag、 Au等は比較的高価であるため、 Ni よりもイオン化傾向が小さぐ硬度の低い金属として、 Snまたは Sn合金が好ましい。
[0052] 次に、上記積層セラミックコンデンサ 1の製造方法の具体的な例につき説明する。
[0053] 積層セラミックコンデンサ 1を得るに際しては、公知の方法に従って、内部電極 2, 3 を有するセラミック焼結体 4を用意する。次に、セラミック焼結体 4の端面 4a, 4bに導 電ペーストを塗布し、焼き付けることにより焼結電極層 5a, 6bを形成する。
[0054] 焼結電極層 5a, 6aにおいては、上記酸化物 7が含有されており、酸化物 7の一部 が焼結電極層 5a, 6aの外表面に露出している。すなわち、図 1 (b)に示した露出表 面部分 7aが存在する。
[0055] そこで、次に、焼結電極層 5a, 6aが形成された積層セラミックコンデンサ 1の位置に おける酸ィ匕物 7の露出表面部分 7aの少なくとも一部を被覆するように、金属 8を付着 させる。この金属 8を酸ィ匕物 7の露出表面部分 7aに付着させるには、例えば、金属 8 と同じ金属材料で構成されたメディアまたは金属 8と同じ金属材料で被覆された球状 のスチールボール等のメディアと、積層セラミックコンデンサ 1とを容器に投入し、攪 拌することにより行い得る。また、回転バレルめつき装置のバレル内に上記メディアと 積層セラミックコンデンサ 1とを投入し、上述のように弱い電解処理を施すことにより、 金属 8を酸ィ匕物 7の露出表面部分 7aに付着させることもできる。バレルめつき装置を 用い、かつ弱い電解処理により金属 8を付着させる方法では、金属 8の付着に新たな 装置を必要としない。また、金属 8を付着させた後、直ちに該バレルを用い、中間電 解めつき装置 5a, 6bの電解めつきを行うことができ、積層セラミックコンデンサ 1の生 産性を高めることができる。
[0056] もっとも、金属 8を酸化物 7の露出表面部分 7aに付着させる方法にっ ヽては、これ らの方法に限定されず、金属 8を溶射する方法などの適宜の方法を用いることができ る。
[0057] 次に、第 1の実験例につき説明する。
[0058] 長さ 2. Omm X幅 1. 2mm X高さ 1. 2mmのセラミック焼結体 4を用い、静電容量が 10 ^ F,定格電圧が 6. 3V、さらに温度特性力 ¾特性である仕様の積層セラミックコ ンデンサを作製した。
[0059] BaTiO系セラミックス力もなるセラミック焼結体 4であって、 300層の内部電極が積
3
層されている上記寸法のセラミック焼結体 4を用意し、導電性粉末として Cu、酸ィ匕物 としてホウケィ酸ガラスを含む導電ペーストを塗布し、焼き付けることにより、焼結電極 層 5a, 6aを形成した。焼結電極層 5a, 6aの端面 4a, 4b上における厚みは 50 mで あった。また、上記酸化物の粒径は 2— 3 /z mである。
[0060] 上記のようにして得られた焼結電極層 5a, 6aの表面を走査型電子顕微鏡により観 察したところ、部分的に酸ィ匕物粒子が露出していることが認められた。
[0061] 次に、上記焼結電極層 5a, 6aが形成された 5万個のチップと、下記の第 1のメディ ァ、第 2のメディアまたは第 3のメディアを 20万個とをバレルに投入し、 N なる中 間電解めつき層の形成を行った。
[0062] なお、第 1のメディア一第 3のメディアの詳細は、以下の通りである。
[0063] 第 1のメディア…直径 1. 6mmのスチールボール
第 2のメディア…直径 1. 6mmのスチールボールであって、表面に Sn膜が 10 /z m の厚みとなるようにめつきされて!、る。
第 3のメディア…直径 1. 6mmの Snからなるボール
[0064] もっとも、めっき前処理として、チップとメディアとをバレルに投入した後、 5— 30rp mの回転速度でバレルを 10— 30分間水中で攪拌する金属付着処理を行った後に、
Niめっき浴に該バレルを浸漬し、 30Aの電流を通電し、 60分の時間の条件で Niの 電解めつきを行った。また、下記の表 1に示すように、上記めつき前処理である金属 付着処理を実施せずに、中間電解めつき層の形成を行った場合を比較例とした。
[0065] 上記のようにして中間電解めつき層を形成した後、 15Aの電流を通電し 60分の時 間の条件で Snを電解めつきし、めっき層 5c, 6cを形成した。
[0066] 下記の表 1に示すように、上記金属 8を付着させる金属付着処理におけるバレルの 回転速度及び回転時間を種々変化させ、種々の積層セラミックコンデンサを得た。こ のようにして得られた各積層セラミックコンデンサについて、以下の要領で高温負荷 試験を行った。
[0067] 高温負荷試験… 105°Cの温度で、直流 10Vの電圧を積層セラミックコンデンサ 1〖こ 1000時間通電した。 1000時間経過後に、絶縁抵抗が 100Μ Ωを下回った場合に 不良品とした。なお、初期絶縁抵抗は、設計値 ΙΟΟΟΜ Ωであった。
[0068] 上記各積層セラミックコンデンサ 100当たりの高温負荷試験における不良き割合を 下記の表 1に示す。
[0069] [表 1]
Figure imgf000015_0001
ことを示す。 表 1から明らかなように、めっき前処理工程としての金属付着処理を実施しな力つた 比較例では、高温負荷試験における不良数の割合が高力 た。また、第 1のメディア 、すなわち直径 1. 6mmのスチールボールを用いた場合には、金属が酸化物表面に 付着しな力 たため力、高温負荷試験における不良が多かった。
これに対して、 Snが被覆されたスチールボールである第 2のメディアを用いた場合 には、バレルの回転数及び回転時間を十分な大きさとすることにより、高温負荷試験 における不良数の発生を 0とし得ることがわかる。同様に、 Snからなる第 3のメディア を用いた場合においても、バレル回転数及びバレル回転時間を十分な大きさとすれ ば、高温負荷試験による不良数を 0とし得ることがわかる。これは、 Snが被覆された第 2のメディアや、 Snからなる第 3のメディアを用いた場合、 Snが焼結電極層 5a, 6aの 表面にお 、て酸ィ匕物 7が露出して 、る露出表面部分 7aが、 Snの付着により確実に 被覆され、従って中間電解めつき層を構成する Niめっき膜が該酸ィ匕物 7の露出表面 部分 7aに付着している金属 8上にも確実に付着し、被覆性の良好な中間電解めつき 層 5b, 6bが形成されたことによると考えられる。特に、表 1から明らかなように、第 1の メディアや第 3のメディアを行った場合、バレル回転速度 (rpm)とバレル回転時間(分 )の積が 150以上の場合、高温負荷試験における不良数を皆無とし得ることがわかる 。従って、好ましくは、バレル回転速度 (rpm)と回転時間(分)の積を 150以上とする ことが望ましい。
[0071] 図 2は、上記前処理工程を実施しな力つた比較例 1における中間電解めつき層とし ての Niめっき膜を形成した後の電極表面の走査型電子顕微鏡写真であり、図 3は、 第 3のメディアを用いて 5rpmX 30分の条件で前処理工程が行われた後、中間電解 めっき層としての Niめっき膜が形成された場合の中間電解めつき層表面の走査型電 子顕微鏡写真である。図 2と図 3とを比較すれば明らかなように、図 2では、 Niめっき 膜を示す白い部分中に、ガラスフリットによると思われる黒 、部分がかなり見られるの に対し、図 3では、このようなガラスフリットに由来する黒い部分はほとんど存在しない ことがわ力ゝる。
[0072] 従って、上記前処理工程の実施により、 Mからなる中間電解めつき層を焼結電極 層を確実に被覆し得るように形成し得ることがわかる。
[0073] 次に、第 2の実験例につき説明する。
[0074] 第 1の実験例で用意したのと同様のセラミック焼結体を用意した。このセラミック焼結 体 5万個を、直径 1. 6mmのスチールボールからなるメディア 20万個とともに回転バ レル(回転速度は lOrpm)内に投入し、先ず、 N もなる中間電解めつき層を形成す るに先立ち、めっきの直前に、 3A、 6A、 9Aまたは 12Aの電流を 1分、 3分、 5分また は 7分 Ni浴中で浸漬した状態でバレルを回転しつつ通電し、前処理を行った。この 前処理は、 Niめっきよりも弱い電流を通電し、比較的短時間で行われる弱電解処理 であり、これによつてメディアからめっき浴に溶解していた Sn成分が焼結電極層表面 に析出すると考えられる。
[0075] 次に、上記前処理に引き続いて、通電される電流の強度 30Aとし、 60分間通電し、 N なる中間電解めつき層を形成し、引き続いて Snめっき浴中にバレルを浸漬し 、 15Aの電流を 60分通電し、 Snめっき膜を形成した。
[0076] このように得られた各積層セラミックコンデンサについて、第 1の実験例と同様に高 温負荷試験を行い、 100個の積層セラミックコンデンサ当たりの不良数を求めた。結 果を下記の表 2に示す。なお、表 2の電流値とは、上記 Niめっき膜の形成に先立って 行われた前処理としての弱電解処理時に通電される電流の大きさであり、通電時間 は同じく弱電解処理に際しての通電時間である。
[0077] [表 2]
Figure imgf000017_0001
表 2から明らかなように、弱電解処理を行わな力つた場合、すなわち表 2の電流値 が 0の場合である従来例に比べ、前記弱電解処理を施すことにより、得られた積層セ ラミックコンデンサの信頼性が高められていることがわかる。特に、弱電解処理に際し ての 6A以下であり、すなわち Niめっき膜を形成する際の電流値の 1 5以下の弱い 条件で弱電解を行った場合に、高温負荷試験における不良数が著しく少なくなり、効 果が大きいことがわかる。
上記のように、 Niめっき浴に浸漬し、弱い電流を比較的短時間通電する弱電解処 理により高温負荷信頼性が高められるのは、メディア中の Sn成分がバイポーラ現象 により溶解し、焼結電極層表面に析出し、酸化物の露出表面部分に付着すること〖こ よると考えられる。実験例 2からも明らかなように、上記酸ィヒ物の露出表面部分に金 属を付着させる方法は、弱電解処理により行ってもよい。
[0079] また、上記弱電解処理に際し、 Snイオンは Niとのイオン化傾向の差により化学的に 析出する。従って、非導電性のガラスフリット、すなわち酸ィ匕物表面にも析出し、確実 に非導電性または導電性の低い酸化物の露出表面部分に付着する。従って、次に 行われる Niのめつきに際し、該析出した Sn表面に Niめっき膜が連続的に緻密に成 膜される。従って、 Mからなる中間電解めつき層による被覆性を効果的に高めること ができ、その後に行われる Snめっきに際してのめっき液の内部への浸入が確実に抑 制される。なお、上記弱電解処理に際しての通電される電流の大きさが大きくなると 効果が小さくなるのは、 Snイオンが析出する前に、 Niの析出が優先されるためと考え られる。
[0080] 上述した第 1,第 2の実験例では、積層セラミックコンデンサにっき説明した力 本 発明は、両端面に外部電極が形成される様々な積層型セラミック電子部品に一般的 に適用することができる。
[0081] また、本発明に係る積層型セラミック電子部品においては、積層型セラミック素子は 、少なくとも 1つの内部電極を有するものであればよぐ必ずしも複数の内部電極を有 するものでなくともよい。

Claims

請求の範囲
[1] 内部電極を有する積層型セラミック素子と、積層型セラミック素子の両端面に形成さ れた第 1,第 2の外部電極とを備え、
前記各外部電極は、積層セラミック素子表面に形成されており、かつ酸化物を含む 焼結電極層と、該焼結電極層の表面に形成された中間電解めつき層と、中間電解め つき層の表面に形成されためつき層とを含み、焼結電極層の表面の一部に前記酸ィ匕 物が存在する積層型セラミック電子部品において、
焼結電極層の表面に露出している前記酸ィ匕物の少なくとも露出表面部分に、該露 出表面部分を中間電解めつき層が覆うための核となる金属が存在していることを特徴 とする積層型セラミック電子部品。
[2] 前記酸化物の露出表面部分と前記中間電解めつき層との間に存在して 、る前記金 属が、該酸ィ匕物より硬度の低い金属である、請求項 1に記載の積層型セラミック電子 部品。
[3] 酸ィ匕物の露出表面部分と中間電解めつき層との間に存在している前記金属が、中 間電解めつき層を構成する金属よりもイオン化傾向が小さい金属である、請求項 1ま たは 2に記載の積層型セラミック電子部品。
[4] 中間電解めつき層が Niめっき層である、請求項 1または 2に記載の積層型セラミック 電子部品。
[5] 酸ィ匕物の露出表面部分と中間電解めつき層との間に存在している前記金属が、 Sn または Sn合金である、請求項 1または 2に記載の積層型セラミック電子部品。
[6] 端面に引き出された内部電極を有する積層型セラミック素子と、積層型セラミック素 子の両端面に形成された第 1,第 2の外部電極を有する積層型セラミック電子部品の 製造方法において、
酸化物を含む導電ペーストを積層型セラミック素子に付着させて熱処理すること〖こ より焼結電極層を形成する工程と、
焼結電極層の表面の一部に露出している酸ィ匕物の露出表面部分に、酸化物の該 露出表面部分を中間電解めつき層が覆うための核となる金属を付着させる工程と、 酸化物の露出表面部分の前記金属表面を含む焼結電極表面上に電解めつきによ り中間電解めつき層を形成する工程と、
中間電解めつき層の外表面にめっき層を形成する工程とを備えることを特徴とする 積層型セラミック電子部品の製造方法。
[7] 焼結電極層の表面の一部に露出している酸ィ匕物の露出表面部分に該酸ィ匕物の露 出表面部分を中間電解めつき層が覆うための核となる前記金属を付着させる工程に おいて、酸ィ匕物の露出表面部分を中間電解めつき層が覆うための核となる該金属で 被覆されたメディアから、該金属が酸化物の露出表面部分に移動されて、酸化物露 出表面部分に付着される、請求項 6に記載の積層型セラミック電子部品の製造方法
[8] 焼結電極層の表面の一部に露出している酸化物の露出表面部分に酸化物の露出 表面部分を中間電解めつき層が覆うための核となる前記金属を付着させる工程にお V、て、容器に少なくとも前記酸化物より硬度の低!、前記金属で被覆されたメディアと 焼結電極層が形成された積層型セラミック素子とを投入し、攪拌することにより、メデ ィァ表面の前記金属を酸ィ匕物表面に付着させる、請求項 7に記載の積層型セラミック 電子部品の製造方法。
[9] 焼結電極層の表面の一部に露出している酸ィ匕物の露出表面部分に前記金属を付 着させる工程において、電解めつき装置に、中間電解めつき層を構成する金属よりも イオン化傾向が小さい金属で被覆されたメディアと焼結電極層が形成された積層型 セラミック素子を投入し、メディア表面の金属を溶解させて前記酸ィ匕物の露出表面部 分に析出させることにより付着させる、請求項 8に記載の積層型セラミック電子部品の 製造方法。
[10] 中間電解めつき層は Niめっき層である、請求項 6— 9のいずれか 1項に記載の積層 型セラミック電子部品の製造方法。
[11] 酸ィ匕物の露出表面部分に付着される前記金属力 Snまたは Sn合金である、請求 項 6— 9のいずれか 1項に記載の積層型セラミック電子部品の製造方法。
PCT/JP2005/001418 2004-02-27 2005-02-01 積層型セラミック電子部品及びその製造方法 WO2005083727A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006500604A JP4208009B2 (ja) 2004-02-27 2005-02-01 積層型セラミック電子部品の製造方法
EP05709564A EP1720181A4 (en) 2004-02-27 2005-02-01 STACKED CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURE
US10/565,168 US7379288B2 (en) 2004-02-27 2005-02-01 Monolithic ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-054807 2004-02-27
JP2004054807 2004-02-27

Publications (1)

Publication Number Publication Date
WO2005083727A1 true WO2005083727A1 (ja) 2005-09-09

Family

ID=34908809

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/001418 WO2005083727A1 (ja) 2004-02-27 2005-02-01 積層型セラミック電子部品及びその製造方法

Country Status (7)

Country Link
US (1) US7379288B2 (ja)
EP (1) EP1720181A4 (ja)
JP (1) JP4208009B2 (ja)
KR (1) KR20060032210A (ja)
CN (1) CN100555486C (ja)
TW (1) TWI246095B (ja)
WO (1) WO2005083727A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157183A (ja) * 2016-09-28 2018-10-04 株式会社村田製作所 電子部品
WO2020195522A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 チップ型セラミック電子部品およびその製造方法
WO2024047980A1 (ja) * 2022-09-02 2024-03-07 株式会社村田製作所 積層セラミックコンデンサ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
DE102006060432A1 (de) * 2006-12-20 2008-06-26 Epcos Ag Elektrisches Bauelement sowie Außenkontakt eines elektrischen Bauelements
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102333094B1 (ko) 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102257992B1 (ko) 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품
JP7160024B2 (ja) * 2019-12-20 2022-10-25 株式会社村田製作所 電子部品
KR20220060286A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837127A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JPH0897075A (ja) * 1994-09-29 1996-04-12 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH08203770A (ja) * 1995-01-27 1996-08-09 Murata Mfg Co Ltd セラミック電子部品
JP2001200163A (ja) * 2000-01-20 2001-07-24 Matsushita Electric Works Ltd 導電性樹脂組成物およびその成形体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2723204A (en) * 1950-04-19 1955-11-08 Peen Plate Inc Dry plating with metal
US2788297A (en) * 1951-11-15 1957-04-09 Myron A Coler Process of impact coating solid insulators with transparent conductive coatings
JPH01313804A (ja) * 1988-06-13 1989-12-19 Taiyo Yuden Co Ltd 導電性ペースト
JPH07161223A (ja) * 1993-12-10 1995-06-23 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミックコンデンサ
US6160472A (en) * 1995-03-24 2000-12-12 Tdk Corporation Multilayer varistor
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
US6185087B1 (en) * 1999-04-08 2001-02-06 Kemet Electronics Corp. Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
JP3630056B2 (ja) * 2000-01-26 2005-03-16 株式会社村田製作所 チップ型電子部品及びチップ型コンデンサ
JP2001307947A (ja) * 2000-04-25 2001-11-02 Tdk Corp 積層チップ部品及びその製造方法
JP2002075779A (ja) 2000-08-23 2002-03-15 Tdk Corp セラミック電子部品
JP4710204B2 (ja) * 2001-08-31 2011-06-29 株式会社村田製作所 電子部品の端面電極形成方法
JP2003117804A (ja) 2001-10-11 2003-04-23 Murata Mfg Co Ltd 端子電極のバレル研磨方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837127A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JPH0897075A (ja) * 1994-09-29 1996-04-12 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH08203770A (ja) * 1995-01-27 1996-08-09 Murata Mfg Co Ltd セラミック電子部品
JP2001200163A (ja) * 2000-01-20 2001-07-24 Matsushita Electric Works Ltd 導電性樹脂組成物およびその成形体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1720181A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157183A (ja) * 2016-09-28 2018-10-04 株式会社村田製作所 電子部品
WO2020195522A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 チップ型セラミック電子部品およびその製造方法
JPWO2020195522A1 (ja) * 2019-03-28 2020-10-01
CN113632187A (zh) * 2019-03-28 2021-11-09 株式会社村田制作所 芯片型陶瓷电子部件及其制造方法
JP7136333B2 (ja) 2019-03-28 2022-09-13 株式会社村田製作所 チップ型セラミック電子部品およびその製造方法
WO2024047980A1 (ja) * 2022-09-02 2024-03-07 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP4208009B2 (ja) 2009-01-14
EP1720181A4 (en) 2010-07-21
KR20060032210A (ko) 2006-04-14
TW200529263A (en) 2005-09-01
CN100555486C (zh) 2009-10-28
CN1842881A (zh) 2006-10-04
US7379288B2 (en) 2008-05-27
US20070109718A1 (en) 2007-05-17
JPWO2005083727A1 (ja) 2007-11-29
TWI246095B (en) 2005-12-21
EP1720181A1 (en) 2006-11-08

Similar Documents

Publication Publication Date Title
WO2005083727A1 (ja) 積層型セラミック電子部品及びその製造方法
US9773611B2 (en) Chip electronic component and manufacturing method thereof
JP5289794B2 (ja) 積層型電子部品およびその製造方法
CN108597730B (zh) 片式电子组件及其制造方法
JP5188390B2 (ja) 積層型電子部品およびその製造方法
US9070498B2 (en) Multilayer electronic component and method for manufacturing the same
US7589952B2 (en) Multilayer electronic device and method for manufacturing the same
US11328851B2 (en) Ceramic electronic component and manufacturing method therefor
JP5217659B2 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
CN112927931A (zh) 多层陶瓷电子组件
WO2009139440A1 (ja) 摺動部材の製造方法、摺動部材及び摺動部材母材
CN102222563B (zh) 层叠型陶瓷电子部件及其制造方法
US10991512B2 (en) Capacitor component
US8520361B2 (en) Laminated electronic component
US20100020464A1 (en) Multilayer ceramic electronic component and method for producing same
US20110256309A1 (en) Monolithic ceramic electronic component and method for manufacturing the same
JP2010267687A (ja) 積層型電子部品およびその製造方法
JP3038296B2 (ja) 電子部品の製造方法
JP3341725B2 (ja) 電子部品の製造方法及びバレルメッキ装置
JPH0722268A (ja) チップ型電子部品
JP2000077253A (ja) 電子部品、チップ型セラミック電子部品、およびそれらの製造方法
JP2023035937A (ja) 多層コーティング構造を有する電気コンタクト
JPS6232604B2 (ja)
JP2002246262A (ja) めっき膜厚均一性に優れた電子部品およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580000834.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2006500604

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
REEP Request for entry into the european phase

Ref document number: 2005709564

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2005709564

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007109718

Country of ref document: US

Ref document number: 10565168

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067001921

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067001921

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005709564

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10565168

Country of ref document: US