WO2005058774A1

WO2005058774A1 - 誘電体セラミック組成物及び積層型電子部品

Info

Publication number: WO2005058774A1
Application number: PCT/JP2004/018468
Authority: WO
Inventors: Hiroshi Tamura; Harunobu Sano
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2003-12-18
Filing date: 2004-12-10
Publication date: 2005-06-30
Also published as: JPWO2005058774A1; JP4353183B2; US20070087931A1; CN1890196A; US7358207B2; CN100412027C

Description

明細書

誘電体セラミック組成物及び積層型電子部品

技術分野

[0001] 本発明は、誘電体セラミック組成物及び積層型電子部品に関し、更に詳しくは、温度補償用として好適に用いることができる誘電体セラミック組成物及び積層型電子部品に関するものである。

背景技術

[0002] 従来のこの種の誘電体セラミック組成物としては、例えば本出願人が提案した特許文献 1に記載の高周波用誘電体磁器組成物が知られて!、る。この誘電体磁器組成物は、一般式 xMgO— ySiO (但し、式中の x、 yは、各成分の重量百分率を表し、 40

2

≤x≤85、 15≤y≤60, x+y= 100である）で表される組成を有する磁器組成物に、焼結することによりバリウム酸ィ匕物となる物質 (Ba源)及び焼結することによりストロンチウム酸ィ匕物となる物質（Sr源）の一方または両方を、それぞれ BaCOまたは SrCO

3

に換算して、その合計が 0. 3-3. 0重量％になるような割合で添加してなるもので

3

ある。

[0003] また、特許文献 2には 2種類以上の誘電特性の異なるセラミック誘電体層を多層に構成した積層セラミックコンデンサが提案されている。この積層セラミックコンデンサは、誘電体層と導体層を互いに積層してなるセラミックコンデンサの個々の誘電体層の少なくとも一方の面に導体層を設け、その導体層上を含めた全面に、ガラス材料べ一スト層を形成し、このガラス材料ペースト層及び導体層によりなるものを接着剤層とし、この接着剤層は、導体層で一定のパターンを構成するもので、その時、ガラス材料ペースト層と導体層の一方または、両方がそれを挟んでいるセラミック薄板を接着して形成されており、更に、この導体層は導体ペースト或いは導電性接着剤よりなり、この誘電体層は、個別に形成された、誘電特性の異なる 2種類以上の誘電体セラミツク薄板を各々少なくとも 1枚ずつ用い、積層されたものよりなるものである。

[0004] また、特許文献 3には、フォルステライト、チタン酸亜鉛、チタン酸カルシウム力もなる高周波用誘電体磁器組成物が提案されている。この誘電体磁器組成物は、一般式 xMg SiO -yZn TiO zCaTiO (但し、式中の x、 y、 zは、それぞれ mol%を表

2 4 2 4 3

し、 21く xく 88、 4<y< 71、 4≤z≤14, x+y+z= 100である）で表される組成を有するものである。

[0005] 特許文献 1：特許第 3446249号公報

特許文献 2 :特公平 6 -48666号公報

特許文献 3：特開 2004 - 131320号公報

発明の開示

発明が解決しょうとする課題

[0006] し力しながら、特許文献 1の高周波用誘電体磁器組成物は、従来のフオルステライ HMg SiO )よりは低温で焼結することができ、高い Q値と高い比誘電率を有するた

2 4

め、例えばマイクロ波集積回路等のマイクロ波帯で用いられる回路素子用基板あるヽは誘電体共振器用支持台用の材料としては好適に用、ることができるが、焼成温度が 1350— 1400°Cと高温であり、積層コンデンサ用材料として使用するには依然として焼成温度が高、と、う課題があった。

[0007] また、特許文献 2の積層セラミックコンデンサは、誘電特性の異なる 2種類以上の誘電体セラミック薄板、例えば正、負それぞれの温度係数を有する誘電体セラミック薄板を互いに接着剤層を介して貼り合わせて構成されているため、誘電性の異なる誘電体セラミック薄板をそれぞれ個別に製造し、これらの誘電体セラミック薄板をガラス材料ペースト及び導体ペーストからなる接着剤によって接合して積層体を得た後、この積層体を焼成処理するため、積層セラミックコンデンサの製造工程が複雑で製造に手間がかかり、し力も、ガラス材料ペースト及び導電ペーストからなる接着層とセラミック層との熱収縮率の差により構造欠陥を生じる虡があって積層セラミックコンデンサとしての小型化、多層化を実現することが難、と、う課題があった。

[0008] また、特許文献 3に記載の高周波用誘電磁器組成物は、比誘電率を 8— 20の範囲で調整することができ、共振周波数 f

0と Q値の積である Q X f

0も大きぐ更に共振周波数 f の温度係数 τ の絶対値が 30ppmZ°C以下で調整が容易な高周波用誘電体磁

0 f

器組成物である力焼成温度が 1300°C— 1500°Cと非常に高温であり、また、負の温度特性を持つ材料として用いて、る CaTiOは負の傾きが— 1500ppmZ°Cと小さいため、温度特性 OppmZ°Cを達成するためには CaTiOの添加量を多くする必要

3

があり、その結果、比誘電率力 S0ppmZ°Cで 16と高くなつてしまうという課題があった

[0009] 本発明は、上記課題を解決するためになされたもので、従来のフォルステライトよりも低温で焼成することができると共に所定の誘電率温度特性に調整することができ、しかも小型低容量の積層型電子部品を設計する際にも、構造欠陥を生じさせることなく多層化でき、等価直列抵抗の低減、及び静電容量のノラツキの抑制が可能となり、更に温度補償用コンデンサとして要求される、 JIS規格の CG— CK、 LG— LK、 P G— PK、 RG— RK、 SH— SK、 TH— TK、 UH— UK及び SL特性（以下、「CG特性から SL特性」と略記する。 )を満足することができる誘電体セラミック組成物及び積層型電子部品を提供することを目的としている。

課題を解決するための手段

[0010] 本発明の請求項 1に記載の誘電体セラミック組成物は、一般式が Mg SiO +aS x 2+x r TiO で表される誘電体セラミック組成物であって、上記一般式における x、 y及び y 2+y

aは、それぞれ 1. 70≤x≤l. 99, 0. 98≤y≤l. 02及び 0. 05≤a≤0. 40の関係を満足することを特徴とするものである。

[0011] また、本発明の請求項 2に記載の積層型電子部品は、積層された複数の誘電体セラミック層と、これらの誘電体セラミック層間に配置された内部電極と、これらの内部電極に電気的に接続された外部電極とを備え、上記誘電体セラミック層は、請求項 1〖こ記載の誘電体セラミック組成物によって形成されてなることを特徴とするものである。

[0012] 即ち、本発明の誘電体セラミック組成物は、一般式が Mg SiO +aSr TiO で x 2+x y 2+y 表される誘電体セラミック組成物である。この誘電体セラミック組成物は、基本的には、正の温度特性を有し且つ比誘電率が低ぐ高周波特性に優れたフォルステライト（ Mg SiO )に、負の温度特性を有するチタン酸ストロンチウム（SrTiO )を所定量添

2 4 3 カロして構成されることにより、フォルステライトとチタン酸ストロンチウムの混晶を生じさせて、比誘電率が低ぐその温度特性を容易に調整することができ、所望の温度係数値に得ることができる。その結果、温度補償用途で要求される JIS規格の CG特性力 SL特性までの広い範囲の温度特性を有する誘電体セラミック組成物を得ることができる。従って、本発明の誘電体セラミック組成物は、温度補償用の低容量セラミツクコンデンサ等の積層型電子部品を製造する際に好適に用いることができる。

[0013] 本発明の誘電体セラミック組成物は、 Mg SiO に対する Sr TiO のモル比 a (

X 2+x y 2+y

= Sr TiO /Mg SiO )が 0. 05≤a≤0. 40の関係を満足するものである。チタ y 2+y x 2+x

ン酸ストロンチウムの添カ卩量 _aの増加に伴い、静電容量の温度係数 TCCがマイナス側に連続的に変化するため、 aの値を調整することで温度係数を所望の値にすることができる。即ち、 aが本発明の範囲を満足することによって、温度特性が JIS規格の C G特性から SL特性までの広い範囲の温度特性を有する誘電体セラミック組成物を得ることができる。 aが 0. 05未満ではフォルステライトの温度特性が支配的となり、温度特性が改善されない虞がある。また、 aが 0. 4を超えると、温度に対する静電容量の変化率が必要以上に負に大きくなり、また、比誘電率 ε rが大きくなる虞がある。但し、温度特性が SL特性以上に負である必要がある用途の場合には、 aを 0. 40以上に調整することでこれを実現することができる。

[0014] また、本発明の誘電体セラミック組成物は、上記一般式における Xが 1. 70≤x≤ 1 . 99の関係を満足するものである。従来のフォルステライトは前述したように 1350— 1400°Cと高温である力本発明の誘電体セラミック組成物は、 Mgと Siとの比（MgZ Si=x)が上記範囲にあるように調整され、更にチタン酸ストロンチウムが添加されるため、焼結性が大幅に改善されており、低融点ガラス等の焼結助剤を添加することなく、 1100— 1300°C程度と、従来のフォルステライト系の誘電体セラミック組成物より低い温度で十分焼結させることができる。 Xが 1. 70未満では Mg SiO相と SrTiO

2 4 3 相が生成せず、例えば温度補償用積層型電子部品として要求される温度特性を改善することができない虞がある。また、 Xが 1. 99を超えると誘電体セラミック組成物の焼結温度を下げることができず、例えば積層電子部品のような Ag— Pd合金や Pd等で内部電極を形成とする場合等に内部電極に悪影響を及ぼさない 1300°C程度までの低、温度範囲では焼結しな、虞がある。

[0015] 更に、本発明の誘電体セラミック組成物は、上記一般式における yが 0. 98≤y≤ 1 . 02の関係を満足するものである。チタン酸ストロンチウムの Srと Tiとの比（SrZTi= y)を調整することによって温度特性を安定化し、目標とする温度特性値に調整することができる。本発明では yが上記範囲を満足することによって、温度特性が JIS規格の CG特性 (静電容量温度係数 TCC = 0士 30ppmZ°C以内）から SL特性 (静電容量温度係数 TCC= + 350—— 1000ppm/°C以内）までの広い範囲で温度特性を安定ィ匕することができる。 yが 0. 98未満であったり、 1. 02を超えると、 Mg SiO相と Sr

2 4

TiO相が安定して生成せず、温度特性が改善されない虞がある。

3

[0016] 而して、本発明の積層型電子部品は、その誘電体セラミック層が本発明の誘電体セラミック組成物を用いて形成されるものである。本発明の誘電体セラミック組成物を用、て積層型電子部品の誘電体セラミック層を形成することにより、焼結助剤を添加することなく、例えば従来のフォルステライトの焼成温度よりも低温の、 1100— 1300 °C程度の低い温度で焼成することができ、積層型電子部品として比誘電率が低ぐ温度特性が平坦ィ匕した積層型電子部品を得ることができる。また、本発明の積層型電子部品として本発明の誘電体セラミック組成物を用いる場合には、本発明の誘電

、ために誘電体セラミック層としての積層枚数を多くすることができ、また、積層枚数を多くすることができるため、等価直列抵抗が低ぐ静電容量のバラツキが小さい積層型電子部品を得ることができる。

[0017] また、本発明の積層型電子部品を構成する内部電極は、本発明の誘電体セラミツク組成物の焼成温度で形成できる導電性材料によって形成されて!、る。内部電極は、このような導電性材料であれば特に制限されないが、従来公知の導電性材料、例えばパラジウム (Pd)、パラジウム-銀 (Pd-Ag)合金が好ましく用いられる。上述のように焼成温度が 1300°Cまでの低温で焼成することができるため、内部電極として Ag ZPdや Pdを用いる場合でも、内部電極切れや構造欠陥のな!、積層型電子部品を得ることができる。また、本発明の積層型電子部品を構成する外部電極は、従来公知の導電性材料によって形成されている。外部電極の導電性材料は、内部電極のような焼成上の制約はないが、内部電極に準じた導電性材料が好ましく用いられる。発明の効果

[0018] 本発明の請求項 1及び請求項 2に記載の発明によれば、従来のフォルステライトよりも低温で焼成することができると共に所定の誘電率温度特性に調整することができ、しかも小型低容量の積層型電子部品を設計する際にも、構造欠陥を生じさせることなく多層化でき、等価直列抵抗の低減、及び静電容量のノラツキの抑制が可能となり、更に温度補償用コンデンサとして要求される CG特性から SL特性を満足することができる誘電体セラミック組成物及び積層型電子部品を提供することができる。発明を実施するための最良の形態

[0019] 以下、図 1に示す実施形態に基づいて本発明を説明する。尚、図 1は本発明の積層型電子部品の一本実施形態を模式的に示す断面図である。

[0020] 本実施形態の積層型電子部品（具体的には積層セラミックコンデンサ） 1は、例えば図 1に示すように、積層された複数層の誘電体セラミック層 2と、これらの誘電体セラミック層 2間にそれぞれ配置された複数の第 1、第 2内部電極 3A、 3Bとを有する積層体 4を備えている。積層体 4の両端面にはそれぞれ第 1、第 2外部電極 5A、 5Bが形成され、これらの外部電極 5A、 5Bはそれぞれ第 1、第 2内部電極 3A、 3Bに電気的に接続されている。

[0021] 第 1内部電極 3Aは、図 1に示すように、誘電体セラミック層 2の一端（同図の左端）から他端 (右端)の近傍まで延び、第 2内部電極 3Bは誘電体セラミック層 2の右端から左端の近傍まで延びている。第 1、第 2内部電極 3A、 3Bは例えば Pdと Agの合金によって形成されている。

[0022] また、第 1外部電極 5Aは、図 1に示すように、積層体 4内の第 1内部電極 3Aに電気的に接続され、第 2外部電極 5Bは積層体 4内の第 2内部電極 3Bに電気的に接続されている。第 1、第 2外部電極 5A、 5Bは、例えば Agと Pdの合金によって形成されている。更に、第 1、第 2外部電極 5A、 5Bの表面には従来公知の第 1めっき層 6A、 6B 及び第 2めっき層 7A、 7Bが順次施されている。

実施例

[0023] 次に、本発明を具体的な実施例に基づいて説明する。本実施例では、下記の手順で表 1に示す複数の誘電体セラミック組成物を調製した後、これらの誘電体セラミック組成物を用いてそれぞれの積層セラミックコンデンサを作製した。次いで、これらの積層セラミックコンデンサの評価をそれぞれ行い、その結果を表 1に示した。尚、表 1 において、 *印を付した試料は本発明の範囲外のものである。

[0024] (1)誘電体セラミック組成物の調製まず、出発原料として高純度の MgO、 SiO、 SrCO及び TiOを準備し、これらの

2 3 2

原料を表 1の試料 No.l— No.18に示す組成となるように秤量した後、それぞれの試料を、ボールミルを用いて湿式混合、粉砕を行ってスラリーを得た。次いで、得られた各試料のスラリーを蒸発乾燥した後、空気中において 1000°Cで 2時間仮焼を行った後、それぞれの仮焼粉末を乾式粉砕して誘電体セラミック組成物を得た。

[0025] また、誘電体セラミック組成物は、上述の方法以外に以下のようにしても調製することができる。即ち、予め MgOと SiOとを混合、粉砕した後、この粉末を仮焼することに

2

よってフォルステライトを合成する。次いで、 SrCOと TiOとを混合、粉砕した後、こ

3 2

の粉末を仮焼することによって SrTiOを合成する。そして、合成フォルステライトと、

3

合成 SrTiOとを、 MgZSiのモル比を調整するための MgCOとを混合して表 1に示

3 3 す組成の誘電体セラミック組成物を調製することができる。

[0026] 試料 No.1— No.9は、 MgZSi (=x)及び SrZTi(=y)をそれぞれ本発明の範囲内である x= l. 90及び y= l. 00【こ設定し、 Mg SiO 【こ対する Sr TiO のモノレ

2 2 比 a ( = Sr TiO /Mg SiO )を、本発明の範囲から本発明の範囲外（a=0. 04

2 2

一 0. 42)まで振ってチタン酸ストロンチウムの添加量 aの影響を観るために調製した誘電体セラミック組成物である。

[0027] 試料 No.10— No.14は、チタン酸ストロンチウムの添カ卩量 a及び yをそれぞれ本発明の範囲内である a = 0. 10及び y= l. 00に設定し、 MgZSi ( = x)を本発明の範囲から本発明の範囲外 (x = l . 60-2. 00)まで振って Xの影響を観るために調製した誘電体セラミック組成物である。

[0028] 試料 No.15— No.18は、 a及び Xをそれぞれ本発明の範囲内である a = 0. 10及び x= l. 90に設定し、 yを本発明の範囲力本発明の範囲外 (y=0. 97-1. 03)まで振って yの影響を観るために調製した誘電体セラミック組成物である。

[0029] 上述のようにして調製された誘電体セラミック組成物は、 CaO、 BaO、 ZrO、 Al O

2 2 3

、 Fe O、 B O等を含んだものであっても電気的特性に大きな影響を与えない。

2 3 2 3

[0030] (2)積層セラミックコンデンサの作製

(1)で得られた誘電体セラミック組成物を秤量し、所定の添加物、ポリビュルブチラール系バインダ及びエタノール等の有機溶剤を加えて、ボールミルによって湿式混合してセラミックスラリーを調製した。

[0031] 然る後、ドクターブレード法によって上記セラミックスラリーからセラミックグリーンシートを形成した後、セラミックグリーンシート上に Pdを主成分とする導電性ペーストを印刷し、有効層が 10層の積層セラミックコンデンサとなるようにセラミックグリーンシートを積層した後、圧着し、所定のチップ寸法に切断して生のセラミック積層体を得た。

[0032] 次いで、生のセラミック積層体を空気中、 350°Cで脱バインダ処理を行った後、空気中で 50°CZ分の昇温速度で 1200°Cまで加熱し、この温度で 10分間焼成を行つて、 No. l— 6、 9、 10、 13— 18の試料を得た。また、他の No.7、 8、 11、 12の試料は、 1100°Cまで加熱し、この温度で 2時間焼成して得た。昇温速度は一般的に積層セラミックコンデンサの焼成条件に見られるような 5°CZ分であっても良いが、昇温速度 50°CZ分のように高速で昇温することによって積層セラミックコンデンサとしての絶縁抵抗が向上させることができる。このようにして得られた積層セラミックコンデンサのチップ寸法は、 2. Omm X l . 2mm X l . 2mm、素子厚 5 mであった。焼成後には第 1、第 2外部電極を形成した後、これらの表面にめっき処理を 2段階で施して第 1、第 2めっき層を形成して試料 No .1一試料 No .18の評価用サンプルを得た。

[0033] (3)積層セラミックコンデンサの特性評価

LCRメータ（HP社製 4284A)を用いて、試料 No.1—試料 No.18につ!/、て 25°C、 1ΜΗζ、 IVにおける静電容量及び Q値を測定し、これらの測定値と電極面積、素子厚に基づいて比誘電率 _ε rを算出し、その結果を表 1に示した。また、静電容量温度特性測定装置を用いて、各試料について静電容量を測定し、それぞれの静電容量の温度係数 TCCを次式力も算出し、その結果を表 1に示した。

TCC[ppm/°C]

= { (C — C ) /C } X { 1/ (85-20) } X 10⁶

85 20 20

C : 20°Cにおける静電容量

20

C : 85°Cにおける静電容量

85

[0034] [表 1] 組成

特性

Mg_xSiC aSrTi0₂-h

試料番号

SrTi0₃ Mg/Si Sr/Ti Q TCC 温度特性

ε r

a V 1 MHz ppm/ 規格

. No. 1 0.04 1.90 1.00 7 2970 100

No. 2 0.05 1.90 1.00 8 2780 25 CG

No. 3 0.1 1.90 1.00 10 2450 -20 CG

No. 4 0.15 1.90 1.00 12 2220 -55 CH

No. 5 0.20 1.90 1.00 14 2010 -315 SH

No. 6 0.25 1.90 1.00 16 1920 -485 TH

No. 7 0.35 1.90 1.00 18 1750 -785 UJ

No. 8 0.40 1.90 1.00 22 1650 -995 SL

No. 9 0.42 1.90 1.00 25 1510 -1120

No.10 0.1 1.60 1.00 8 2350 115

No.11 0.1 1.70 1.00 9 2450 60 CH

No.12 0.1 1.97 1.00 10 2500 -25 CG

No.13 0.1 1.99 1.00 10.2 2530 -50 CH

No.14 0.1 2.00 1.00 焼結せず焼結せず焼結せず焼結せず

No.15 0.1 1.90 0.97 8 2800 100

No.16 0.1 1.90 098 9 2600 25 CG

No.17 0.1 1.90 1.02 10 2500 -25 CG

No.18 0.1 1.90 103 9 2300 100

[0035] 表 1に示す結果によれば、 Mg SiO に対する SrTiOの添カ卩量 aの影響を観る試

X 2+x 3

料 No.1— No.9のうち、 0. 05≤a≤0.40で本発明の範囲にある試料 No.2— No.8 は、 SrTiOの添加量 aの増加に伴い、温度係数がマイナス側に連続的に変化する

3

ため、 SrTiOの添加量 aを調整することで静電容量温度係数 TCCを所望の値に調

3

整できることが判った。その結果、温度に対する静電容量の変化率 TCCが CG特性 SL特性の広い範囲で JIS規格の温度特性を満たす誘電体セラミック組成物が得られることが判った。この時の比誘電率 ε rは 7— 22と低い誘電率を実現できることが判つた o

[0036] 特に、試料 No. 2— 4のように、 SrTiOの添カロ量 a力 0. 05≤a≤0. 15の範囲で ίま、

3

比誘電率 ε rが 12以下で、静電容量の温度係数 TCCが 0±60ppmZ°C以下となり CG特性または CH特性を満足し、平坦な温度特性を満足することが判った。

[0037] これに対し、 SrTiOの添カ卩量 aが 0. 05未満の 0. 04を示す試料 No.1は、温度に

3

対する静電容量の変化率 TCCが正に大きくなつて SrTiOの添加効果が認められず

3

温度特性が改善していないことが判った。また、 SrTiO

3の添加量 aが 0.40を超える

0. 42を示す試料 No.9は、温度に対する静電容量の変化率 TCCが負に大きくなり、比誘電率 εも 26と大きくなることが判った。 [0038] また、表 1に示す結果によれば、 MgZSi ( =x)の影響を観るための試料No. lO—

カ 1. 70≤x≤l . 99で本発明の範囲にある試料 No.11— 13ίま、 it 誘電率が 22以下で、温度に対する静電容量の変化率 TCCが CH特性または CG特性の温度特性を満足することが判った。

[0039] これに対して、 Xが 1. 70未満の 1. 6を示す試料 No.10は、 Mg SiO相と SrTiO

2 4 3 相との混晶を安定して生成せず、温度特性が改善していないことが判った。また、 X が 1. 99を超える 2. 0を示す試料 No.14は、焼結温度が高くなり、内部電極に悪影響を及ぼさな、温度範囲である 1300°Cにお、て焼結しな、ことが判った。

[0040] また、表 1に示す結果によれば、 Sr/Ti ( =y)の影響を観るための試料 No.15— N o.18のうち、 y力 0. 98≤y≤l . 02で本発明の範囲にある試料 No.16、 17ίま、 1200 °C程度で焼結し、温度特性が安定し、目標の温度特性値に調整でき、比誘電率 ε r 力 S22以下で、温度に対する静電容量の変化率 TCCが CG特性または CH特性を満足することが判った。

[0041] これに対して、 yが 0. 98未満の 0. 97を示す試料 No.10は、温度に対する静電容量の変化率 TCCが CG特性及び CH特性を満足せず温度特性が改善されてヽな、ことが判った。また、 yが 1. 02を超える試料 No.18は、試料 No. lOと同様に温度に対する静電容量の変化率 TCCが CG特性及び CH特性を満足せず温度特性が改善されていないことが判った。

[0042] 以上説明したように本実施例によれば、一般式が Mg SiO +aSr TiO で表さ

2 2 れる誘電体セラミック組成物で、一般式における x、 y及び aは、それぞれ 1. 70≤x≤ 1. 99、 0. 98≤y≤l . 02及び 0. 05≤a≤0. 40の関係を満足する誘電体セラミック組成物を積層セラミックコンデンサに用いることによって、 1100°C— 1200°Cの低い温度範囲で焼成することができ、比誘電率が 22以下と小さぐ JIS規格で CG特性一 SL特性の広い範囲の温度特性を満足する積層セラミックコンデンサを得られることが判った。

[0043] 尚、上記実施例では積層型電子部品として積層セラミックコンデンサを作製した場合について説明したが、本発明は積層セラミックコンデンサに限らず LCフィルタや多層基板等、他の積層型電子部品も同様にして作製することができる。また、積層セラミックコンデンサとして 2. Omm X l. 2mmサイズのものについて説明した力比誘電率が 22以下と小さいため、更に小型化した、例えば 1. Omm X O. 5mmサイズ、 0. 6 mm X O. 3mmサイズ、 0. 4mm X O. 2mmサイズの積層セラミックコンデンサを設計する際にも、構造欠陥を生じさせることなく多層化することができ、等価直列抵抗の低減及び静電容量のバラツキの抑制が可能となる。また、温度特性カ 1000ppmZ°C より負である用途がある場合には、 Mg SiOに対する SrTiOの添加量 aを、本発明

2 4 3

の範囲である 0. 4より大きくにすることによって、これを達成することができる。

産業上の利用可能性

[0044] 本発明は、温度補償用の低容量積層セラミックコンデンサ等の積層型電子部品に好適に利用することができる。

図面の簡単な説明

[0045] [図 1]本発明の積層型電子部品の一実施形態を模式的に示す断面図である。

符号の説明

[0046] 1 積層セラミックコンデンサ

2 誘電体セラミック層

3A、3B 第 1、第 2内部電極

5A、5B 第 1、第 2外部電極

Claims

請求の範囲

[1] 一般式が Mg SiO +aSr TiO で表される誘電体セラミック組成物であって、

2 y 2+y

上記一般式における x、y及び aは、それぞれ 1. 70≤x≤l. 99、 0. 98≤y≤l. 02 及び 0. 05≤a≤0. 40の関係を満足することを特徴とする誘電体セラミック組成物。

[2] 積層された複数の誘電体セラミック層と、これらの誘電体セラミック層間に配置された内部電極と、これらの内部電極に電気的に接続された外部電極とを備え、上記誘電体セラミック層は、請求項 1に記載の誘電体セラミック組成物によって形成されてなることを特徴とする積層型電子部品。