KR100778641B1 - 유전체 세라믹 및 적층 세라믹 커패시터 - Google Patents

유전체 세라믹 및 적층 세라믹 커패시터 Download PDF

Info

Publication number
KR100778641B1
KR100778641B1 KR1020077000103A KR20077000103A KR100778641B1 KR 100778641 B1 KR100778641 B1 KR 100778641B1 KR 1020077000103 A KR1020077000103 A KR 1020077000103A KR 20077000103 A KR20077000103 A KR 20077000103A KR 100778641 B1 KR100778641 B1 KR 100778641B1
Authority
KR
South Korea
Prior art keywords
dielectric
less
dielectric constant
molar ratio
dielectric ceramic
Prior art date
Application number
KR1020077000103A
Other languages
English (en)
Other versions
KR20070030882A (ko
Inventor
타카시 히라마츠
텟페이 아키요시
마사히로 오츠카
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Priority to KR1020077000103A priority Critical patent/KR100778641B1/ko
Publication of KR20070030882A publication Critical patent/KR20070030882A/ko
Application granted granted Critical
Publication of KR100778641B1 publication Critical patent/KR100778641B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

유전체 세라믹층이 1㎛ 정도까지 박층화한 경우에는 적층 세라믹 커패시터로서의 신뢰성을 확보하는 것이 어렵다.
본 발명의 유전체 세라믹은, 조성식이 100(Ba1 -xCax)mTiO3+aMnO+bCuO+cSiO2+dMgO+eRO(단, 계수 100, a, b, c, d 및 e는 몰비를 나타내고, m은 (Ba1 - xCax)의 Ti에 대한 몰비를 나타내며, RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)로 나타나는 유전체 세라믹으로서, 상기 조성식의 m, x, a, b, c, d 및 e는, 각각, 0.998≤m≤1.030, 0.04≤x≤0.15, 0.01≤a≤5, 0.05≤b≤5, 0.2≤c≤8, 0.05≤d≤3.0, 0.05≤e≤2.5의 관계를 만족하며, 또한 평균 입경이 0.3㎛ 이상, 0.7㎛ 이하이다.
적층 세라믹 커패시터, 유전체 세라믹층, 적층체

Description

유전체 세라믹 및 적층 세라믹 커패시터{DIELECTRIC CERAMIC AND LAMINATED CERAMIC CAPACITOR}
본 발명은 유전체 세라믹 및 적층 세라믹 커패시터에 관한 것으로, 유전체 세라믹층을 1㎛ 정도로 박층화할 수 있음과 아울러 제조비용을 저감할 수 있는 유전체 세라믹 및 적층 세라믹 커패시터에 관한 것이다.
종래의 이러한 종류의 유전체 세라믹으로서는, 예를 들면 특허문헌 1, 특허문헌 2, 특허문헌 3 및 특허문헌 4에 있어서 제안된 것이 알려져 있다.
특허문헌 1, 특허문헌 2 및 특허문헌 3에서는 비환원성 유전체 자기 조성물이 각각 제안되어 있다. 이들 비환원성 유전체 자기 조성물은, 기본적으로는, 주성분으로서 92.0∼99.4몰%의 BaTiO3, 0.3∼4몰%의 Re2O3(Re는 Tb, Dy, Ho, Er 중에서 선택되는 적어도 일종의 희토류 원소) 및 0.3∼4몰%의 Co2O3를 함유하며, 부성분으로서 0.2∼4몰%의 BaO, 0.2∼3몰%의 MnO 및 0.5∼5몰%의 MgO를 함유하고 있다.
상기 각 비환원성 유전체 자기 조성물은 각각 저산소 분압하라도, 반도체화하지 않고 소성할 수 있으며, 또한 비유전율(εr)이 3000 이상, 비저항률(ρ)이 1011.0Ωm 이상이고, 또한 비유전율(εr)의 온도특성이 25℃의 용량값을 기준으로 해서 -55℃∼125℃의 넓은 범위에 걸쳐서 ±15%의 범위 내에 있는 것을 만족한다.
또한, 특허문헌 4에서는 유전체 세라믹 조성물 및 적층 세라믹 커패시터가 제안되어 있다. 이 유전체 세라믹 조성물은 주성분으로서 티탄산바륨을 함유하며, 부성분으로서 Re(Re는 Y, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm 및 Yb 중에서 선택되는 적어도 일종의 희토류 원소), Ca, Mg 및 Si의 각 원소를 함유하고 있다. 이 유전체 세라믹 조성물의 조성식은 100BamTiO3+aReO3 /2+bCaO+cMgO+dSiO2(단, 계수 100, a, b, c, d는 몰비를 나타낸다)로 나타난다. 그리고, 계수 100, a, b, c 및 d는, 각각 0.990≤m≤1.030, 0.5≤a≤6.0, 0.10≤b≤5.00, 0.010≤c≤1.000, 0.05≤d≤2.00의 관계를 만족한다.
상기 유전체 세라믹 조성물은, 비유전율(εr)이 3000 이상, JIS규격에 있어서의 B특성 및 EIA규격에 있어서의 X7R특성을 만족하며, 고온 고전압하에 있어서의 절연저항의 가속수명이 길기 때문에, 박층화하더라도 신뢰성이 우수하다.
특허문헌 1: 일본국 특허공개 평5-9066호 공보
특허문헌 2: 일본국 특허공개 평5-9067호 공보
특허문헌 3: 일본국 특허공개 평5-9068호 공보
특허문헌 4: 일본국 특허공개 2001-39765호 공보
그러나, 최근의 일렉트로닉스의 발전에 따라, 전자부품의 소형화가 급속하게 진행되어, 적층 세라믹 커패시터도 소형화, 대용량화의 경향이 현저해져 오고 있다. 따라서, 고유전율이며 비유전율의 온도변화가 작고, 박층화로 하더라도 절연성이 높아 신뢰성이 우수한 유전체 세라믹 조성물에 대한 수요가 커지고 있다. 그러나, 종래의 유전체 세라믹 조성물은 낮은 전계 강도하에서 사용되는 것을 전제로 하여 설계되어 왔었기 때문에, 높은 전계 강도하에서 사용하면, 절연 저항값, 절연내력(絶緣耐力) 및 신뢰성이 극단적으로 저하한다고 하는 과제가 있었다. 또한, 비유전율은 3000 정도로 낮아, 소형 대용량화의 요구에 대해서는 충분하지 않다. 이 때문에, 종래의 유전체 세라믹 조성물의 경우에는, 세라믹 유전체층을 박층화할 때에, 그 박층화의 정도에 따라 정격전압을 낮출 필요가 있었다.
또한, 특허문헌 1∼특허문헌 4에 있어서 제안된 유전체 세라믹 조성물의 경우에는, 이 유전체 세라믹 조성물을 사용해서 유전체 세라믹층을 구성함으로써 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있으나, 유전체 세라믹층이 1㎛ 정도까지 박층화한 경우에는 적층 세라믹 커패시터로서의 신뢰성을 확보하는 것이 어렵다고 하는 과제가 있었다.
또한, 적층 세라믹 커패시터의 제조비용의 문제가 있다. 적층 세라믹 커패시터의 제조비용을 낮추기 위해서는, 소성공정에서 가열용 전력량을 매우 적게 할 필요가 있다. 한번에 소성하는 적층 세라믹 커패시터의 수량이 많을수록, 적층 세라믹 커패시터 1개당의 전력 사용량이 적어져서, 제조비용을 저감할 수 있다. 그러나, 적층 세라믹 커패시터를 동시에 대량으로 소성하는 경우에는, 소성로 내부의 온도를 완전히 균일하게 제어할 필요가 있으나, 현실적으로는 이러한 제어는 불가능하며, 그러므로 소성로 내부의 온도분포에 의한 정전용량이나 절연저항에 편차가 발생하여, 품질적인 문제가 일어난다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 유전체 세라믹층의 두께가 1㎛ 정도로 박층화하더라도, 비유전율(εr)이 5000 이상으로 높으며, 유전손실(tanδ)이 10.0% 이하로 작고, 유전율 온도특성이 X6S특성(25℃를 기준으로 한 -25℃∼+105℃의 범위 내의 정전용량의 변화율이 ±22% 이내)을 만족하며, 비저항률(ρ)이 1010.5Ωm 이상으로 높고, 가속 신뢰성 시험(150℃, DC 전계 강도 6V/㎛)에 대한 평균 고장수명이 100시간 이상이며, 게다가 제조비용을 저감할 수 있는, 신뢰성이 높은 유전체 세라믹 및 적층 세라믹 커패시터를 제공하는 것을 목적으로 하고 있다.
또한, 본 발명은, 비유전율(εr)이 6000 이상으로 더욱 높으며, 유전손실(tanδ)이 10.0% 이하로 작고, 유전율 온도특성이 X5R특성(25℃를 기준으로 한 -25℃∼+85℃의 범위 내의 정전용량의 변화율이 ±15% 이내)을 만족하며, 비저항률(ρ)이 1010.5Ωm 이상으로 높고, 게다가 가속 신뢰성 시험(125℃, DC 전계 강도 8V/㎛)에 대한 평균 고장수명이 100시간 이상이며, 게다가 제조비용을 저감할 수 있는, 신뢰성이 높은 유전체 세라믹 및 적층 세라믹 커패시터를 아울러 제공하는 것을 목적으로 하고 있다.
본 발명의 청구항 1에 기재된 유전체 세라믹은, 조성식이 100(Ba1 -xCax)mTiO3+aMnO+bCuO+cSiO2+dMgO+eRO(단, 계수 100, a, b, c, d, e는 각각 몰비를 나타내고, m은 (Ba1 - xCax)의 Ti에 대한 몰비를 나타내며, RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)로 나타나는 유전체 세라믹으로서, 상기 조성식의 m, x, a, b, c, d 및 e는, 각각, 0.998≤m≤1.030, 0.04≤x≤0.15, 0.01≤a≤5, 0.05≤b≤5, 0.2≤c≤8, 0.05≤d≤3.0, 0.05≤e≤2.5의 관계를 만족하며, 또한 평균 입경이 0.3㎛ 이상, 0.7㎛ 이하인 것을 특징으로 하는 것이다.
본 발명의 청구항 2에 기재된 유전체 세라믹은, 조성식이 100(Ba1 -xCax)mTiO3+aMnO+bCuO+cSiO2+dMgO+eRO(단, 계수 100, a, b, c, d, e는 몰비를 나타내고, m은 (Ba1 - xCax)의 Ti에 대한 몰비를 나타내며, RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)로 나타나는 유전체 세라믹으로서, 상기 조성식의 m, x, a, b, c, d 및 e는, 각각, 0.998≤m≤1.030, 0≤x<0.04, 0.01≤a≤5, 0.05≤b≤5, 0.2≤c≤8, 0.05≤d≤3.0, 0.05≤e≤2.5의 관계를 만족하며, 또한 평균 입경이 0.35㎛ 이상, 0.65㎛ 이하인 것을 특징으로 하는 것이다.
또한, 본 발명의 청구항 3에 기재된 적층 세라믹 커패시터는, 적층된 복수의 유전체 세라믹층과, 이들 유전체 세라믹층 사이에 배치된 내부전극과, 이들 내부전극에 전기적으로 접속된 외부전극을 구비하며, 상기 유전체 세라믹층은 청구항 1 또는 청구항 2에 기재된 유전체 세라믹에 의해 형성되어 이루어지는 것을 특징으로 하는 것이다.
본 발명의 청구항 4에 기재된 적층 세라믹 커패시터는 청구항 3에 기재된 발명에 있어서, 상기 내부전극은 니켈, 니켈합금, 동, 및 동합금에서 선택되는 적어도 한 종류의 도전성 재료에 의해 형성되어 이루어지는 것을 특징으로 하는 것이다.
<발명의 효과>
본 발명의 청구항 1, 청구항 3 및 청구항 4에 기재된 발명에 따르면, 유전체 세라믹층의 두께가 1㎛ 정도로 박층화하더라도, 비유전율(εr)이 5000 이상으로 높으며, 유전손실(tanδ)이 10.0% 이하로 작고, 유전율 온도특성이 X6S특성(25℃를 기준으로 한 -25℃∼+105℃의 범위 내의 정전용량의 변화율이 ±22% 이내)을 만족하며, 비저항률(ρ)이 1010.5Ωm 이상으로 높고, 가속 신뢰성 시험(150℃, DC 전계 강도 6V/㎛)에 대한 평균 고장수명이 100시간 이상이며, 게다가 제조비용을 저감할 수 있는, 신뢰성이 높은 유전체 세라믹 및 적층 세라믹 커패시터를 제공할 수 있다.
또한, 본 발명의 청구항 2∼청구항 4에 기재된 발명에 따르면, 비유전율(εr)이 6000 이상으로 더욱 높으며, 유전손실(tanδ)이 10.0% 이하로 작고, 유전율 온도특성이 X5R특성(25℃를 기준으로 한 -25℃∼+85℃의 범위 내의 정전용량의 변화율이 ±15% 이내)을 만족하며, 비저항률(ρ)이 1010.5Ωm 이상으로 높고, 게다가 가속 신뢰성 시험(125℃, DC 전계 강도 8V/㎛)에 대한 평균 고장수명이 100시간 이상이며, 게다가 제조비용을 저감할 수 있는, 신뢰성이 높은 유전체 세라믹 및 적층 세라믹 커패시터를 제공할 수 있다.
도 1은 본 발명의 적층 세라믹 커패시터의 한 실시형태를 나타내는 단면도이다.
<부호의 설명>
1: 적층 세라믹 커패시터 2: 유전체 세라믹층
3A, 3B: 제1, 제2내부전극
4A, 4B: 제1, 제2외부전극
이하, 도 1을 참조하면서 본 발명의 한 실시형태에 대해서 설명한다. 본 실시형태의 적층 세라믹 커패시터(1)는, 예를 들면 도 1에 나타내는 바와 같이, 복수층(본 실시형태에서는 5층)의 유전체 세라믹층(2) 및 이들 유전체 세라믹층(2) 사이에 각각 배치된 복수의 제1, 제2내부전극(3A, 3B)을 갖는 적층체와, 이들 내부전극(3A, 3B)에 전기적으로 접속되며 또한 적층체의 양단에 형성된 제1, 제2외부전극(4A, 4B)을 구비하고 있다.
제1내부전극(3A)은, 도 1에 나타내는 바와 같이, 유전체 세라믹층(2)의 일단(동(同) 도면의 좌단)으로부터 타단(우단) 근방까지 연장되며, 제2내부전극(3B)은 유전체 세라믹층(2)의 우단으로부터 좌단 근방까지 연장되어 있다. 제1, 제2내 부전극(3A, 3B)은 도전성 재료에 의해 형성되어 있다. 이 도전성 재료로서는, 예를 들면, 니켈, 니켈합금, 동, 동합금 중에서 선택되는 어느 일종의 비금속(卑金屬)을 바람직하게 사용할 수 있다. 또한, 내부전극의 구조 결함을 방지하기 위해서, 도전성 재료에 더하여 세라믹 분말을 소량 첨가해도 좋다.
또한, 제1외부전극(4A)은, 도 1에 나타내는 바와 같이, 적층체 내의 제1내부전극(3A)에 전기적으로 접속되며, 제2외부전극(4B)은 적층체 내의 제2내부전극(3B)에 전기적으로 접속되어 있다. 제1, 제2외부전극(4A, 4B)은 종래 공지의 Ag, Cu 등의 여러 가지 도전성 재료에 의해 형성할 수 있다. 또한, 제1, 제2외부전극(4A, 4B)의 형성수단은 종래 공지의 각 수단을 적절히 채용할 수 있다.
그리하여, 유전체 세라믹층(2)은 본 발명의 유전체 세라믹〔1〕 또는 유전체 세라믹〔2〕에 의해 형성되어 있다.
본 발명의 유전체 세라믹〔1〕은, 조성식이 100(Ba1 -xCax)mTiO3+aMnO+bCuO+cSiO2+dMgO+eRO(단, 계수 100, a, b, c, d, e는 각각 몰비를 나타내고, m은 (Ba1 - xCax)의 Ti에 대한 몰비를 나타내며, RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)로 나타나는 유전체 세라믹으로서, 상기 조성식의 m, x, a, b, c, d 및 e는, 각각, 0.998≤m≤1.030, 0.04≤x≤0.15, 0.01≤a≤5, 0.05≤b≤5, 0.2≤c≤8, 0.05≤d≤3.0, 0.05≤e≤2.5의 관계를 만족하며, 또한 평균 입경이 0.3㎛ 이상, 0.7㎛ 이하이다.
유전체 세라믹〔1〕에 있어서, (Ba1 - xCax)mTiO3는 티탄산바륨의 Ba이온의 일부가 Ca에 의해 치환된 것이다. Ba이온에 대한 Ca이온의 치환량 x가 0.04(치환율 4%) 미만에서는 고온 부하시험에서의 평균 고장시간이 100시간 미만으로 짧아진다. 이 치환량 x가 0.15(치환율 15%)를 넘으면 비유전율이 5000 미만으로 낮아지고, 유전율 온도 변화율이 ±22%를 넘는다. 또한, (Ba1 - xCax)와 Ti의 비(m=Ba1 - xCax/Ti)가 0.998 미만에서는 비저항률이 1010.5Ωm 미만으로 낮아진다. m이 1.030을 넘으면 비유전율이 5000 미만으로 낮아지고, 유전율 온도변화가 ±22%를 넘으며, 비저항률이 1010.5Ωm 미만으로 낮아지고, 또한 평균 고장시간이 짧아진다.
또한, 100(Ba1 - xCax)mTiO3에 대한 MnO의 몰비 a가 0.01 미만에서는 비저항률이 1010.5Ωm 미만으로 낮아진다. 몰비 a가 5를 넘으면 유전율 온도변화가 ±22%를 넘고, 비저항률이 1010.5Ωm 미만으로 낮아진다.
CuO의 몰비 b가 0.05 미만에서는 비유전율이 5000 미만으로 낮으며, 평균 고장시간이 100시간 미만으로 짧아지고, 또한, 1㎛ 이상의 크기의 MnO의 편석(偏析)이 보여지며, MnO의 분포상태의 균일성이 저하하고, MnO의 분포상태를 균일화하는 상승효과(相乘效果)가 얻어지지 않게 된다. 몰비 b가 5를 넘으면 유전율 온도 변화율이 ±22%를 넘는다.
SiO2의 몰비 c가 0.2 미만에서는 비유전율이 5000 미만으로 낮으며, 유전손 실이 10%보다 크고, 유전율 온도변화가 ±22%를 넘으며, 또한 비저항률이 1010.5Ωm 미만으로 낮아지고, 평균 고장시간이 100시간 미만으로 짧아진다. 몰비 c가 8을 넘으면 유전율 온도 변화율이 22%를 넘고, 평균 고장시간이 100시간 미만으로 짧아진다.
MgO의 몰비 d가 0.05 미만에서는 입경이 커지고, 소성온도를 60℃ 변화시켰을 때의 비유전율의 변화가 1000 이상으로 커지며, 소성시의 온도분포에 의해 전기적 특성에 편차가 발생한다. 몰비 d가 3을 넘으면 비유전율이 5000 미만으로 낮아진다.
RO의 몰비 e가 0.05 미만에서는 평균 고장시간이 100시간 미만으로 짧아진다. 또한, 몰비 e가 2.5를 넘으면 유전율 온도 변화율이 ±22%를 넘는다. 희토류 원소 산화물 RO를 복수 종류 포함하는 경우에는, 복수 종류의 희토류 원소 산화물 RO의 합계의 몰비를 e로 설정하면 된다.
또한, 세라믹 입자의 평균 입경이 0.3㎛ 미만에서는 비유전율이 5000 미만으로 낮아지고, 평균 입경이 0.7㎛를 넘으면 유전손실이 10%를 넘으며, 유전율 온도변화가 ±22%를 넘는다.
한편, 유전체 세라믹〔2〕는, 조성식이 100(Ba1 -xCax)mTiO3+aMnO+bCuO+cSiO2+dMgO+eRO(단, 계수 100, a, b, c, d, e는 몰비를 나타내고, m은 (Ba1 - xCax)의 Ti에 대한 몰비를 나타내며, RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)로 나타나는 유전체 세라믹으로서, 상기 조성식의 m, x, a, b, c, d 및 e는, 각각, 0.998≤m≤1.030, 0≤x<0.04, 0.01≤a≤5, 0.05≤b≤5, 0.2≤c≤8, 0.05≤d≤3.0, 0.05≤e≤2.5의 관계를 만족하며, 또한 평균 입경이 0.35㎛ 이상, 0.65㎛ 이하이다.
유전체 세라믹〔2〕에 있어서, (Ba1 - xCax)mTiO3는 티탄산바륨의 Ba이온의 일부가 Ca에 의해 치환된 것이다. Ba이온에 대한 Ca이온의 치환량 x가 0.04 이상에서는 비유전율이 6000 미만으로 낮아진다. 또한, (Ba1 - xCax)와 Ti의 비(m=Ba1 - xCax/Ti)가 0.998 미만에서는 비저항률이 1010.5Ωm 미만으로 낮아진다. m이 1.030을 넘으면 비유전율이 6000 미만으로 낮아지고, 유전율 온도 변화율이 ±15%를 넘으며, 게다가 평균 고장시간이 짧아진다.
또한, 100의 (Ba1 - xCax)mTiO3에 대한 MnO의 몰비 a가 0.01 미만에서는 비저항률이 1010.5Ωm 미만으로 낮아진다. 몰비 a가 5를 넘으면 유전율 온도 변화율이 ±15%를 넘고, 비저항률이 1010.5Ωm 미만으로 낮아진다
CuO의 몰비 b가 0.05 미만에서는 비유전율이 6000 미만으로 낮아지고, 평균 고장시간이 100시간 미만으로 짧아지며, 또한, 1㎛ 이상의 크기의 MnO의 편석이 보여지고, MnO의 분포상태의 균일성이 저하하며, MnO의 분포상태를 균일화하는 상승효과가 얻어지지 않게 된다. 몰비 b가 5를 넘으면 유전율 온도 변화율이 ±15%를 넘는다.
SiO2의 몰비 c가 0.2 미만에서는 비유전율이 6000 미만으로 낮아지고, 유전손실이 10%보다 크며, 유전율 온도변화가 ±15%를 넘고, 또한 비저항률이 1010.5Ωm 미만으로 낮아지며, 평균 고장시간이 100시간 미만으로 짧아진다. 몰비 c가 8을 넘으면 평균 고장시간이 100시간 미만으로 짧아진다.
MgO의 몰비 d가 0.05 미만에서는 입경이 커지고, 소성온도를 60℃ 변화시켰을 때의 비유전율의 변화가 1000 이상으로 커지며, 소성시의 온도분포에 의해 전기적 특성에 편차를 발생시킨다. 몰비 d가 3을 넘으면 비유전율이 6000 미만으로 낮아진다.
또한, RO의 몰비 e가 0.05 미만에서는 평균 고장시간이 100시간 미만으로 짧아진다. 몰비 e가 2.5를 넘으면 유전율 온도 변화율이 ±15%를 넘는다. 또한, 희토류 원소 산화물 RO를 복수 종류 포함하는 경우에는, 복수 종류의 희토류 원소 산화물 RO의 합계의 몰비를 d로 설정하면 된다.
또한, 세라믹 입자의 평균 입경이 0.35㎛ 미만에서는, 비유전율이 6000 미만으로 낮아지고, 평균 입경이 0.65㎛를 넘으면 유전율 온도변화가 ±15%를 넘는다.
상기 유전체 세라믹〔1〕 및 〔2〕의 원료분말의 제조방법으로서는, 상기 (Ba1-xCax)mTiO3로 나타나는 화합물을 실현할 수 있는 방법이라면, 특별히 제한되지 않고, 어떠한 제조방법이어도 좋다.
예를 들면, BaCO3와 TiO2와 CaCO3를 혼합하는 공정과, 이 혼합물을 열처리함 으로써 BaCO3와 TiO2와 CaCO3를 반응시키는 공정에 의해, (Ba1 - xCax)mTiO3로 나타나는 산화물을 제조할 수 있다.
또한, (Ba1 - xCax)mTiO3로 나타나는 산화물과, 첨가성분인 Mn, Cu, Si, Mg의 각 산화물, 및 RO(단 RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)를 혼합하는 공정에 의해, 유전체 세라믹의 원료분말을 제조할 수 있다.
또한, (Ba1 - xCax)mTiO3로 나타나는 산화물의 제조에는, 수열합성법, 가수분해법, 혹은 졸겔법(sol-gel method) 등의 습식합성법을 사용할 수 있다.
또한, 첨가성분인 Mn, Cu, Si, Mg의 각 산화물, 및 RO(단 RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)는 본 발명에 따른 유전체 세라믹을 구성할 수 있는 것이라면, 산화물 분말에 제한되는 것은 아니며, 알콕시드나 유기금속 등의 용액이나, 탄산화물을 사용해도 좋으며, 이들에 의해 얻어지는 특성은 조금도 손상되는 것은 아니다.
이러한 원료분말을 소성함으로써, 상기 유전체 세라믹〔1〕 및 상기 유전체 세라믹〔2〕를 얻을 수 있다.
상기 유전체 세라믹〔1〕은, 그 평균 입경이 0.3∼0.7㎛의 범위에 있을 필요가 있으며, 상기 유전체 세라믹〔2〕는 그 평균 입경이 0.35∼0.65㎛의 범위에 있 을 필요가 있다. 본 발명의 유전체 세라믹은 층의 두께가 1㎛ 정도인 적층 세라믹 커패시터에 사용되는 경우가 많기 때문에, 원료분말의 입경을 0.1∼0.2㎛ 정도로 조정하는 것이 바람직하다. 따라서, 이 경우, 소성시에 원하는 세라믹 입경이 되도록 입성장(粒成長)시킬 필요가 있다.
원하는 세라믹 입경이 되도록 입성장을 적당히 제어하기 위해서는, 주로 소성온도, 소성시간 등의 소성조건을 제어하면 되지만, 본 발명의 유전체 세라믹〔1〕, 〔2〕에서는 특히 CuO의 존재가 입성장을 촉진하고, MgO의 존재가 입성장을 억제하는 작용이 있기 때문에, (Ba1 - xCax)mTiO3 100몰에 대하여, CuO를 0.05∼5몰의 범위에서 첨가하고, MgO를 0.05∼3.0몰의 범위에서 첨가함으로써, 유전체 세라믹〔1〕, 〔2〕에 있어서 안정된 입경을 얻을 수 있으며, 전기적 특성을 안정화할 수 있다.
그 결과, 소성시에 온도분포가 있더라도 유전율과 절연저항이 안정화되어 품질의 편차를 억제할 수 있으며, 한번에 대량의 적층 세라믹 커패시터를 제조할 수 있고, 그 제조비용을 저감할 수 있다.
그리고, 상기 유전체 세라믹〔1〕 또는 상기 유전체 세라믹〔2〕를 사용함으로써, 유전체 세라믹층의 두께가 1㎛ 정도로 박층화하더라도, 신뢰성이 높은 적층 세라믹 커패시터를 얻을 수 있다.
유전체 세라믹〔1〕에서는, 유전체 세라믹층의 두께가 1㎛ 정도로 박층화하더라도, 비유전율이 5000 이상으로 높고, 유전손실이 10.0% 이하로 작으며, 유전율 온도특성이 X6S특성(25℃를 기준으로 한 -25℃∼+105℃의 범위 내의 정전용량의 변화율이 ±22% 이내)을 만족하고, 비저항률이 1010.5Ωm 이상으로 높으며, 가속 신뢰성 시험(150℃, DC 전계 강도 6V/㎛)에 대한 평균 고장수명이 100시간 이상이고, 신뢰성이 높은 적층 세라믹 커패시터를 얻을 수 있다. 따라서, 유전체 세라믹층을 1㎛ 정도까지 박층화하더라도 정격전압을 낮출 필요가 없으며, 이후의 더욱 소형화, 대용량화에 대응한 적층 세라믹 커패시터를 얻을 수 있다. 게다가 소성시에 온도분포가 있더라도 품질적으로 문제가 없는 안정된 적층 세라믹 커패시터를 한번에 대량으로 제조할 수 있으며, 제조비용을 저감할 수 있다.
또한, 유전체 세라믹〔2〕에서는, 비유전율이 6000 이상으로 더욱 높고, 유전손실이 10.0% 이하로 작으며, 유전율 온도특성이 X5R특성(25℃를 기준으로 한 -25℃∼+85℃의 범위 내의 정전용량의 변화율이 ±15% 이내)을 만족하고, 비저항률이 1010.5Ωm 이상으로 높으며, 게다가 가속 신뢰성 시험(125℃, DC 전계 강도 8V/㎛)에 대한 평균 고장수명이 100시간 이상이고, 신뢰성이 높은 적층 세라믹 커패시터를 얻을 수 있다. 따라서, 유전체 세라믹〔1〕과 마찬가지로 유전체 세라믹층을 1㎛ 정도까지 박층화하더라도 정격전압을 낮출 필요가 없으며, 이후의 더욱 소형화, 대용량화에 대응한 적층 세라믹 커패시터를 얻을 수 있고, 게다가 품질적으로 문제가 없는 안정된 적층 세라믹 커패시터를 저비용으로 제조할 수 있다.
또한, 본 실시형태의 적층 세라믹 커패시터의 경우에는, 환원성 분위기에서 소성할 수 있기 때문에, 니켈, 니켈합금, 동, 동합금 등의 비금속을 사용해서 내부 전극을 형성할 수 있다.
<실시예>
다음으로, 구체적인 실시예에 기초해서 본 발명을 설명한다.
실시예 1
본 실시예에서는, 우선 유전체 세라믹〔1〕의 원료분말을 조제한 후, 이 원료분말을 사용해서 적층 세라믹 커패시터를 제작하였다. 이것에는 우선, 출발원료로서, 고순도의 TiO2, BaCO3 및 CaCO3의 각 분말을 준비하고, 이들 출발원료를, Ti, Ba, Ca가 표 1의 시료 A∼N에 나타내는 함유량이 되도록 칭량한 후, 이들을 습식혼합하고, 분쇄하며, 건조시킴으로써 배합분말을 얻었다. 이 배합분말을 950℃ 이상의 온도에서 2시간 가열하여, 표 1에 시료 A∼N으로 나타내는 조성 및 평균 입경 Ra를 갖는 (Ba,Ca)TiO3분말을 합성하고, 평균 입경이 0.1∼0.2㎛인 원료분말로서 준비하였다. 또한, 다른 원료분말로서, MgO분말, CuO분말, MnCO3분말, SiO2분말 및 RO분말(단 RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)을 준비하였다. 한편, 표 1에 있어서, *표를 붙인 시료 A∼D는 x, m이 본 발명의 범위 외인 것이다.
이어서, 상기 각 분말원료를, 표 2 및 표 3에 나타내는 조성이 되도록 칭량하고 배합해서, 시료 No.1∼No.95가 되는 배합물을 얻었다. 또한, 이들 배합물에 폴리비닐부티랄계 바인더 및 에탄올 등의 유기 용제를 각각 첨가하고, 볼 밀에 의해 습식혼합해서 세라믹 슬러리를 조제하였다. 이들 세라믹 슬러리를 닥터 블레이드법에 의해 시트형상으로 성형하고, 각각의 두께가 1.4㎛인 직사각형의 세라믹 그린시트를 얻었다. 이어서, 이들 세라믹 그린시트상에, 니켈(Ni)을 주체로 하는 도전성 페이스트를 인쇄하여, 내부전극을 형성하기 위한 도전성 페이스트막을 형성하였다. 이 도전성 페이스트막은 일단이 세라믹 그린시트의 일단까지 인출되며, 그 타단이 세라믹 그린시트의 타단에는 인출되어 있지 않다. 한편, 표 2에 있어서, *표를 붙인 시료 No.1∼No.19는 x, m, a, b, c, d, e 중 어느 하나가 본 발명의 범위 외인 것이다.
그런 후, 동일종의 복수 매의 세라믹 그린시트를, 상술한 도전성 페이스트막이 인출되어 있는 측이 서로 다르게 되도록 적층하고, 이것을 도전성 페이스트막이 형성되어 있지 않은 세라믹 그린시트로 협지(挾持), 압착해서 적층체를 얻었다. 이 적층체를 N2 분위기에서 350℃의 온도로 가열하고, 바인더를 분해, 연소시킨 후, 산소 분압 10-9∼10-12MPa의 H2가스, N2가스 및 H2O가스로 이루어지는 환원 분위기 중에 있어서 표 2 및 표 3에 나타내는 온도에서 2시간 소성하였다.
소성 후의 적층체의 양 단면에 B2O3-SiO2-BaO계의 유리 프릿을 함유하는 은 페이스트를 도포하고, N2 분위기 중에 있어서 600℃의 온도에서 은 페이스트를 베이킹하여, 내부전극과 전기적으로 접속된 외부전극을 형성해서, 본 발명의 유전체 세 라믹〔1〕로 이루어지는 적층 세라믹 커패시터를 얻었다.
이렇게 해서 얻어진 적층 세라믹 커패시터(시료 No.1∼No.95)의 외형치수는 폭이 5.0mm, 길이가 5.7mm, 두께가 2.4mm이며, 내부전극 사이에 개재하는 유전체 세라믹층의 두께가 1.0㎛였다. 또한, 유효 유전체 세라믹층은 5층이며, 한 층당의 대향전극의 면적은 16.3×10-6㎡였다.
그리고, 이들 시료 No.1∼No.95 각각에 대해서 이하의 적층 세라믹 커패시터의 전기적 특성을 측정하였다.
정전용량(C) 및 유전손실(tanδ)은 자동 브리지식 측정기를 사용해서 JIS규격 5102에 따라 측정한 후, 얻어진 정전용량(C)으로부터 비유전율(εr)을 산출하고, 그 결과를 표 4 및 표 5에 나타내었다.
또한, 절연저항(R)을 측정하기 위해서, 절연저항계를 사용하고, 4V의 직류전압을 1분간 인가하며, +25℃에서 절연저항(R)을 측정한 후, 비저항률(ρ)을 산출하고, 그 결과를 logρ로서 표 4 및 표 5에 나타내었다.
온도변화에 대한 정전용량(C)의 변화율에 대해서는, +25℃에서의 정전용량(C)을 기준으로 한 -25℃∼+105℃의 범위에서의 변화율 ΔC/C25 를 구하고, 그 결과를 유전율 온도 변화율로서 표 4 및 표 5에 나타내었다.
고온 부하시험으로서, 온도 150℃에 있어서 6V의 직류전압을 인가하고, 그 절연저항(R)의 경시 변화를 측정하였다. 한편, 고온 부하시험은 각 시료의 절연저 항(R)이 105Ω 이하로 되었을 때를 고장으로 평가하였다. 그리고, 고장에 이를 때까지의 소요 시간을 측정한 후, 평균 고장시간을 구하고, 그 결과를 표 4 및 표 5에 나타내었다.
평균 입경에 대해서는, 소성한 시료를 파단한 후에 소성온도보다 100℃ 낮은 온도에서, 소성했을 때와 동일한 산소 분압에 5분간 노출시킨 후, 전자현미경상을 촬영해서, 1시료에 대하여 200개의 세라믹 입자의 크기를 재고, 그 평균값을 평균 입경으로 하였다.
Figure 112007000577415-pct00001
Figure 112007000577415-pct00002
Figure 112007000577415-pct00003
Figure 112007000577415-pct00004
Figure 112007000577415-pct00005
표 4 및 표 5에 나타내는 측정결과로부터 명백하듯이, 유전체 세라믹〔1〕의 각 조성이 본 발명의 범위 내에 있는 유전체 세라믹으로 이루어지는 적층 세라믹 커패시터(시료 No.20∼No.95)의 어떠한 경우에도, 유전체 세라믹층의 두께가 1㎛ 정도로 박층화하고 있음에도 불구하고, 고온 부하시험에 대한 평균 고장수명이 100시간 이상으로 길어 신뢰성이 높으며, 게다가 비유전율(εr)이 5000 이상으로 높고 또한 유전손실(tanδ)이 10% 이하로 작으며, 유전율 온도 변화율이 X6S특성(±22% 이내)을 만족하고, 비저항률(ρ)이 1010.5Ωm(logρ=10.5) 이상으로 높으며, 신뢰성이 높은 적층 세라믹 커패시터임을 알 수 있었다.
100(Ba,Ca)TiO3에 대한 MgO의 몰비 d가 0.05≤d≤3.0의 범위에 있으면, 시료 No.54∼No.56의 경우와 같이, 완전히 동일한 조성물의 소성온도를 1170℃에서 1230℃까지 변화시켜 60℃의 온도차를 붙여서 소성하더라도, 비유전율(εr)의 변화가 작아 전기적 특성에 편차가 없는 안정된 품질을 얻을 수 있음을 알 수 있었다.
시료 No.92∼No.95의 경우와 같이, 100(Ba,Ca)TiO3에 대한 2종의 희토류 원소의 산화물을 합친 양의 몰비 e가 0.05≤e≤2.5의 범위에 있으면, 유전체 세라믹층의 두께가 1㎛ 정도로 박층화하더라도, 한 종류의 희토류 원소의 산화물을 함유하는 다른 시료 No.20∼No.91과 마찬가지로 우수한 전기적 특성을 갖는 적층 세라믹 커패시터를 얻을 수 있었다.
이에 비해서, 표 4에 나타내는 시료 No.1∼No.19의 측정결과로부터도 명백하듯이, 어느 일종의 산화물의 조성이 본 발명의 범위를 만족하고 있지 않으면, 다른 조성이 모두 본 발명의 범위를 만족시키고 있더라도, 이하에서 설명하는 바와 같이 적층 세라믹 커패시터로서의 전기적 특성이 떨어지고 있음을 알 수 있었다.
(Ba1 - xCax)mTiO3의 Ba이온의 일부를 Ca이온으로 치환하고, Ca이온의 치환량 x가 0.04 미만인 시료 A를 사용한 시료 No.1의 경우에는, 고온 부하시험에서의 평균 고장시간이 10시간으로 짧았다. 이 치환량 x가 0.15를 넘는 시료 B를 사용한 시료 No.2의 경우에는, 비유전율(εr)이 5000 미만인 4520이고, 유전율 온도 변화율은 ±22%를 넘는 -23.2%이며, 또한, 평균 고장시간도 30시간으로 짧았다.
Ba1 - xCax/Ti의 비 m이 0.998 미만인 시료 C를 사용한 시료 No.3의 경우에는, 비저항률(ρ)이 1010.5Ωm 미만인 109.2Ωm이고, 평균 고장시간은 짧아서 측정할 수 없었다. 이 비 m이 1.030을 넘는 시료 D를 사용한 시료 No.4의 경우에는, 비유전율(εr)이 5000 미만인 4820이고, 유전손실(tanδ)이 10%를 넘는 10.5%이며, 비저항률(ρ)은 1010.5Ωm 미만인 107.9Ωm이고, 또한 평균 고장시간은 짧아서 측정할 수 없었다.
100(Ba1 - xCax)mTiO3에 대한 MnO의 몰비 a가 0.01 미만인 시료 No.5의 경우에는, 비저항률(ρ)이 1010.5Ωm 미만인 108.5Ωm이고, 평균 고장시간은 짧아서 측정할 수 없었다. 이 몰비 a가 5를 넘으면 시료 No.6의 경우에는, 유전율 온도 변화율이 ±22%를 넘는 -22.5%이고, 비저항률(ρ)이 1010.5Ωm 미만인 109.2Ωm이며, 게다가 평균 고장시간도 30시간으로 짧았다.
CuO의 몰비 b가 0.05 미만인 시료 No.7의 경우에는, 비유전율(εr)이 5000 미만인 4870이고, 평균 고장시간이 5시간으로 짧았다. 또한, 1㎛ 이상의 크기의 MnO의 편석이 보여지며, MnO의 분포상태의 균일성이 저하하였다. 이 몰비 b가 5를 넘는 시료 No.8의 경우에는, 유전율 온도 변화율이 ±22%를 넘는 -29.2%였다.
SiO2의 몰비 c가 0.2 미만인 시료 No.9의 경우에는, 비유전율(εr)이 5000 미만인 4120이고, 유전손실(tanδ)이 10%를 넘는 13.2%이며, 유전율 온도 변화율이 ±22%를 넘는 -24.2%이고, 또한 비저항률(ρ)이 1010.5Ωm 미만인 109.3Ωm이며, 평균 고장시간이 25시간으로 짧았다. 이 몰비 c가 8을 넘는 시료 No.10의 경우에는, 유전율 온도 변화율이 ±22%를 넘는 -23.2%이며, 평균 고장시간이 20시간으로 짧았다.
MgO의 몰비 d가 0.05 미만인 시료 No.11∼No.16의 경우에는, 모두 평균 입경이 0.7㎛보다 크고(표 2 참조), 소성온도가 1170℃에서 1230℃까지 60℃ 변화하면 비유전율(εr)이 1000 이상 변화하여 전기적 특성에 편차가 있었다. 이 몰비 d가 3을 넘는 시료 No.17의 경우에는, 입경이 0.3㎛ 미만인 0.26㎛이고, 비유전율(εr)이 5000 미만인 4630이었다.
RO의 몰비 e가 0.05 미만인 시료 No.18의 경우에는, 평균 고장시간이 짧아서 측정할 수 없었다. 또한, 이 몰비 e가 2.5를 넘는 시료 No.19의 경우에는, 유전율 온도 변화율이 ±22%를 넘는 -24.3%였다.
평균 입경이 0.3㎛ 미만인 시료 No.7, 17의 경우에는, 비유전율(εr)이 5000 미만으로 낮았다. 또한, 평균 입경이 0.7㎛를 넘는 시료 No.8, 11∼16의 경우에는, 유전율 온도 변화율이 모두 ±22%보다 컸다.
실시예 2
본 실시예에서는, 우선 유전체 세라믹〔2〕의 원료분말을 조제한 후, 이 원료분말을 사용해서 적층 세라믹 커패시터를 제작하였다. 이것에는 우선, 출발원료로서, 고순도의 TiO2, BaCO3 및 CaCO3의 각 분말을 준비하고, 이들 출발원료를, Ti, Ba, Ca가 표 6의 시료 A'∼K'에 나타내는 함유량이 되도록 칭량한 후, 이들을 습식혼합하고, 분쇄, 건조함으로써 배합분말을 얻었다. 이 배합분말을 950℃ 이상의 온도에서 2시간 가열하고, 표 6에 시료 A'∼K'로 나타내는 조성의 BaTiO3 또는 (Ba,Ca)TiO3분말을 합성하며, 평균 입경이 0.1∼0.2㎛인 원료분말로서 준비하였다. 또한, 다른 원료분말로서 MgO분말, CuO분말, MnCO3분말, SiO2분말 및 RO분말(단, RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)을 준비하였다. 한편, 표 6에 있어서, *표를 붙인 시료, A', B', C'는 x, m이 본 발명의 범위 외인 것이다.
이어서, 상기 각 분말원료를, 표 7 및 표 8에 나타내는 조성이 되도록 칭량하고 배합해서, 시료 No.101∼No.192가 되는 배합물을 얻었다. 또한, 이들 배합물에 폴리비닐부티랄계 바인더 및 에탄올 등의 유기 용제를 각각 첨가하고, 볼 밀에 의해 습식혼합하여 세라믹 슬러리를 조제하였다. 이들 세라믹 슬러리를 닥터 블레이드법에 의해 시트형상으로 성형하고, 각각의 두께가 1.4㎛인 직사각형의 세라믹 그린시트를 얻었다. 이어서, 이들 세라믹 그린시트상에, 니켈(Ni)을 주체로 하는 도전성 페이스트를 인쇄하여, 내부전극을 형성하기 위한 도전성 페이스트막을 형성하였다. 이 도전성 페이스트막은 일단이 세라믹 그린시트의 일단까지 인출되고, 그 타단이 세라믹 그린시트의 타단에는 인출되어 있지 않다. 한편, 표 7에 있어서, *표를 붙인 시료 No.101∼No.118은 x, m, a, b, c, d, e 중 어느 하나가 본 발명의 범위 외인 것이다.
그런 후, 동일종의 복수 매의 세라믹 그린시트를, 상술한 도전성 페이스트막이 인출되어 있는 측이 서로 다르게 되도록 적층하고, 이것을 도전성 페이스트막이 형성되어 있지 않은 세라믹 그린시트로 협지, 압착해서 적층체를 얻었다. 이 적층체를 N2 분위기에서 350℃의 온도로 가열하고, 바인더를 분해, 연소시킨 후, 산소 분압 10-9∼10-12MPa의 H2가스, N2가스 및 H2O가스로 이루어지는 환원 분위기 중에 있어서 표 7 및 표 8에 나타내는 온도에서 2시간 소성하였다.
소성 후의 적층체의 양 단면에 B2O3-SiO2-BaO계의 유리 프릿을 함유하는 은 페이스트를 도포하고, N2 분위기 중에 있어서 600℃의 온도에서 은 페이스트를 베이킹하여, 내부전극과 전기적으로 접속된 외부전극을 형성해서, 본 발명의 유전체 세라믹〔2〕로 이루어지는 적층 세라믹 커패시터를 얻었다.
이렇게 해서 얻어진 적층 세라믹 커패시터(시료 No.101∼No.192)의 외형치수는 실시예 1과 마찬가지로 폭이 5.0mm, 길이가 5.7mm, 두께가 2.4mm이며, 내부전극 사이에 개재하는 유전체 세라믹층의 두께가 1.0㎛였다. 또한, 유효 유전체 세라믹층은 5층이며, 한 층당의 대향전극의 면적은 16.3×10-6㎡였다.
그리고, 이들 시료 No.101∼No.192 각각에 대해서 이하의 적층 세라믹 커패시터의 전기적 특성을 측정하였다. 비유전율(εr) 및 유전손실(tanδ)은 실시예 1과 동일한 방법으로 측정하고, 그 결과를 표 9 및 표 10에 나타내었다.
또한, 절연저항(R)을 측정하기 위해서, 절연저항계를 사용하고, 4V의 직류전압을 1분간 인가하며, +25℃에서 절연저항(R)을 측정한 후, 비저항률(ρ)을 산출하고, 그 결과를 logρ로서 표 9 및 표 10에 나타내었다.
온도변화에 대한 정전용량(C)의 변화율에 대해서는, +25℃에서의 정전용량을 기준으로 한 -25℃∼+85℃의 범위에서의 변화율 ΔC/C25 를 구하고, 그 결과를 유전율 온도 변화율로서 표 9 및 표 10에 나타내었다.
고온 부하시험으로서, 온도 125℃에 있어서 8V의 직류전압을 인가하고, 그 절연저항(R)의 경시 변화를 측정하였다. 한편, 고온 부하시험은 각 시료의 절연저항(R)이 105Ω 이하로 되었을 때를 고장으로 평가하였다. 그리고, 고장에 이를 때까지의 소요 시간을 측정한 후, 평균 고장시간을 구하고, 그 결과를 표 9 및 표 10에 나타내었다.
평균 입경에 대해서는, 실시예 1과 동일 수법으로 측정을 행하였다.
Figure 112007000577415-pct00006
Figure 112007000577415-pct00007
Figure 112007000577415-pct00008
Figure 112007000577415-pct00009
Figure 112007000577415-pct00010
표 9 및 표 10에 나타내는 측정결과로부터 명백하듯이, 유전체 세라믹〔2〕의 각 조성이 본 발명의 범위 내에 있는 유전체 세라믹으로 이루어지는 적층 세라믹 커패시터(시료 No.119∼No.192)의 어떠한 경우에도, 유전체 세라믹층의 두께가 1㎛ 정도로 박층화하고 있음에도 불구하고, 고온 부하시험에 대한 평균 고장수명이 100시간 이상으로 길어 신뢰성이 높으며, 게다가, 비유전율(εr)이 6000 이상으로 높고 또한 유전손실(tanδ)이 10% 이하로 작으며, 유전율 온도 변화율이 X5R특성(±15% 이내)을 만족하고, 비저항률(ρ)이 1010.5Ωm(logρ=10.5) 이상으로 높으며, 유전율이 높고 또한 신뢰성이 높은 적층 세라믹 커패시터임을 알 수 있었다.
100(Ba,Ca)TiO3에 대한 MgO의 몰비가 0.05≤d≤3.0의 범위에 있으면, 시료 No.147∼No.149의 경우와 같이, 완전히 동일한 조성물의 소성온도를 1180℃에서 1240℃까지 변화시켜 60℃의 온도차를 붙여서 소성하더라도, 비유전율(εr)의 변화가 작아 전기적 특성에 편차가 없는 안정된 품질을 얻을 수 있음을 알 수 있었다.
또한, 시료 No.189∼No.192의 경우와 같이, 100(Ba,Ca)TiO3에 대한 2종의 희토류 원소의 산화물을 합친 양의 몰비 e가 0.05≤e≤2.5의 범위에 있으면, 유전체 세라믹층의 두께가 1㎛ 정도로 박층화하더라도, 한 종류의 희토류 원소의 산화물을 함유하는 다른 시료 No.119∼No.188과 마찬가지로 우수한 전기적 특성을 갖는 적층 세라믹 커패시터를 얻을 수 있다.
이에 비해서, 표 9에 나타내는 측정결과로부터도 명백하듯이, 어느 일종의 산화물의 조성이 본 발명의 범위를 만족하고 있지 않으면, 다른 조성이 모두 본 발명의 범위를 만족시키고 있더라도, 이하에서 설명하는 바와 같이 적층 세라믹 커패시터로서의 전기적 특성이 떨어지고 있음을 알 수 있었다.
(Ba1 - xCax)mTiO3의 Ba이온의 일부를 Ca이온으로 치환하고, Ca이온의 치환량 x가 0.04 이상인 시료 A'를 사용한 시료 No.101의 경우에는, 비유전율(εr)이 6000 미만인 5420이었다.
(Ba1 - xCax)/Ti의 비 m이 0.998 미만인 시료 B'를 사용한 시료 No.102의 경우에는, 비저항률(ρ)이 1010.5Ωm 미만인 109.2Ωm이고, 평균 고장시간은 짧아서 측정할 수 없었다. 이 비 m이 1.030을 넘는 시료 C'를 사용한 시료 No.103의 경우에는, 비유전율(εr)이 6000보다 현격하게 낮은 3960이며, 유전율 온도 변화율이 ±15%를 넘는 -16.3%이고, 평균 고장시간이 짧아서 측정할 수 없었다.
100(Ba1 - xCax)mTiO3에 대한 MnO의 몰비 a가 0.01 미만인 시료 No.104의 경우에는, 비저항률(ρ)이 1010.5Ωm 미만인 109.9Ωm이었다. 이 몰비 a가 5를 넘는 시료 No.105의 경우에는, 유전율 온도 변화율이 ±15%를 넘는 -15.6%이고, 비저항률(ρ)이 1010.5Ωm 미만인 1010.2Ωm이었다.
CuO의 몰비 b가 0.05 미만인 시료 No.106의 경우에는, 비유전율(εr)이 6000 미만인 5420이고, 평균 고장시간이 20시간으로 짧았다. 이 몰비 b가 5를 넘는 시료 No.107의 경우에는, 유전율 온도 변화율이 ±15%를 넘는 -16.2%였다.
SiO2의 몰비 c가 0.2 미만인 시료 No.108의 경우에는, 비유전율(εr)이 6000 미만인 3900이고, 유전손실(tanδ)이 10%를 넘는 12.1%이며, 유전율 온도 변화율이 ±15%를 넘는 -17.1%이고, 비저항률(ρ)이 1010.5Ωm 미만인 109.4Ωm이며, 평균 고장시간이 15시간으로 짧았다. 또한, 이 몰비 c가 몰비로 8을 넘는 시료 No.109의 경우에는, 평균 고장시간이 40시간으로 짧았다.
MgO의 몰비 d가 0.05 미만인 시료 No.110∼No.115의 경우에는, 모두 평균 입경이 0.65㎛보다 크고, 소성온도가 1170℃에서 1230℃까지 60℃ 변화시키면 비유전율(εr)이 1000 이상 변화하여 전기적 특성에 편차가 있었다. 또한, 이 몰비 d가 3을 넘는 시료 No.116의 경우에는 평균 입경이 0.27㎛로 작고, 비유전율(εr)이 6000 미만인 5210이었다.
RO의 몰비 e가 0.05 미만인 시료 No.117의 경우에는, 평균 고장시간이 짧아서 측정할 수 없었다. 또한, 이 몰비 e가 2.5를 넘는 시료 No.118의 경우에는, 유전율 온도 변화율이 ±15%를 넘는 -16.2%였다.
한편, 본 발명은 상기 실시예에 조금도 제한되는 것이 아니며, 본 발명의 정신에 반하지 않는 한, 본 발명에 포함된다. 예를 들면, 희토류 원소는 복수 중에서 적어도 일종 선택해서 사용하지만, 복수 종류의 희토류 원소를 사용하는 경우에는 이들 복수 종류의 산화물의 합계량 d가 0.05≤d≤2.5라고 하는 조건을 만족시키면 된다.
본 발명은 예를 들면 전자기기류 등의 회로기판에 사용되는 적층 세라믹 커패시터에 매우 적합하게 이용할 수 있다.

Claims (4)

  1. 조성식이 100(Ba1 - xCax)mTiO3+aMnO+bCuO+cSiO2+dMgO+eRO(단, 계수 100, a, b, c, d, e는 각각 몰비를 나타내고, m은 (Ba1 - xCax)의 Ti에 대한 몰비를 나타내며, RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)로 나타나는 유전체 세라믹으로서, 상기 조성식의 m, x, a, b, c, d 및 e는, 각각, 0.998≤m≤1.030, 0.04≤x≤0.15, 0.01≤a≤5, 0.05≤b≤5, 0.2≤c≤8, 0.05≤d≤3.0, 0.05≤e≤2.5의 관계를 만족하며, 또한 평균 입경이 0.3㎛ 이상, 0.7㎛ 이하인 것을 특징으로 하는 유전체 세라믹.
  2. 조성식이 100(Ba1 - xCax)mTiO3+aMnO+bCuO+cSiO2+dMgO+eRO(단, 계수 100, a, b, c, d, e는 몰비를 나타내고, m은 (Ba1 - xCax)의 Ti에 대한 몰비를 나타내며, RO는 Y2O3, La2O3, 2CeO2, Nd2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3에서 선택되는 적어도 일종의 희토류 원소 산화물)로 나타나는 유전체 세라믹으로서, 상기 조성식의 m, x, a, b, c, d 및 e는, 각각, 0.998≤m≤1.030, 0≤x<0.04, 0.01≤a≤5, 0.05≤b≤5, 0.2≤c≤8, 0.05≤d≤3.0, 0.05≤e≤2.5의 관계를 만족하며, 또한 평균 입경이 0.35㎛ 이상, 0.65㎛ 이하인 것을 특징으로 하는 유전체 세라믹.
  3. 적층된 복수의 유전체 세라믹층과, 이들 유전체 세라믹층 사이에 배치된 내부전극과, 이들 내부전극에 전기적으로 접속된 외부전극을 구비하고, 상기 유전체 세라믹층은 제1항 또는 제2항에 기재된 유전체 세라믹에 의해 형성되어 이루어지는 것을 특징으로 하는 적층 세라믹 커패시터.
  4. 제3항에 있어서, 상기 내부전극은 니켈, 니켈합금, 동, 및 동합금에서 선택되는 적어도 한 종류의 도전성 재료에 의해 형성되어 이루어지는 것을 특징으로 하는 적층 세라믹 커패시터.
KR1020077000103A 2004-07-05 2005-05-09 유전체 세라믹 및 적층 세라믹 커패시터 KR100778641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077000103A KR100778641B1 (ko) 2004-07-05 2005-05-09 유전체 세라믹 및 적층 세라믹 커패시터

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00198588 2004-07-05
KR1020077000103A KR100778641B1 (ko) 2004-07-05 2005-05-09 유전체 세라믹 및 적층 세라믹 커패시터

Publications (2)

Publication Number Publication Date
KR20070030882A KR20070030882A (ko) 2007-03-16
KR100778641B1 true KR100778641B1 (ko) 2007-11-28

Family

ID=41637667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077000103A KR100778641B1 (ko) 2004-07-05 2005-05-09 유전체 세라믹 및 적층 세라믹 커패시터

Country Status (1)

Country Link
KR (1) KR100778641B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077355A (ko) * 2015-12-28 2017-07-06 삼성전기주식회사 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002020166A (ja) * 2000-06-30 2002-01-23 Taiyo Yuden Co Ltd 誘電体磁器組成物及び磁器コンデンサ
JP2002039765A (ja) * 2000-07-24 2002-02-06 Fujitsu Ten Ltd ナビゲーション装置
US6380116B1 (en) 1999-07-26 2002-04-30 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and monolithic ceramic capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380116B1 (en) 1999-07-26 2002-04-30 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and monolithic ceramic capacitor
JP2002020166A (ja) * 2000-06-30 2002-01-23 Taiyo Yuden Co Ltd 誘電体磁器組成物及び磁器コンデンサ
JP2002039765A (ja) * 2000-07-24 2002-02-06 Fujitsu Ten Ltd ナビゲーション装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077355A (ko) * 2015-12-28 2017-07-06 삼성전기주식회사 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102166127B1 (ko) 2015-12-28 2020-10-15 삼성전기주식회사 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터

Also Published As

Publication number Publication date
KR20070030882A (ko) 2007-03-16

Similar Documents

Publication Publication Date Title
KR100822178B1 (ko) 유전체 세라믹 및 그 제조방법, 및 적층 세라믹 커패시터
JP5077362B2 (ja) 誘電体セラミック及び積層セラミックコンデンサ
US6301092B1 (en) Ceramic capacitor and method for making the same
TWI501273B (zh) Laminated ceramic capacitors
EP1767507B1 (en) Dielectric ceramic composition and laminated ceramic capacitor
JP4821357B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
US7396791B2 (en) Electronic device, dielectric ceramic composition and the production method
KR101134751B1 (ko) 반도체 세라믹 분말, 및 반도체 세라믹, 그리고 적층형 반도체 세라믹 콘덴서
KR100326950B1 (ko) 유전체 세라믹 조성물 및 적층 세라믹 부품
EP1736456A1 (en) Laminated ceramic capacitor
US6829137B2 (en) Dielectric ceramic and monolithic ceramic capacitor including same
JP2005154237A (ja) 誘電体磁器組成物、その製造方法及び電子部品
KR20070118551A (ko) 전자부품, 유전체 자기 조성물 및 그 제조 방법
KR20070050090A (ko) 유전체 세라믹, 유전체 세라믹의 제조방법, 및 적층 세라믹커패시터
JP2007331957A (ja) 誘電体磁器組成物、電子部品およびその製造方法
KR20070096897A (ko) 전자 부품, 유전체 자기 조성물 및 그 제조 방법
US7239501B2 (en) Dielectric ceramic composition and laminated ceramic capacitor
KR100471155B1 (ko) 저온소성 유전체 자기조성물과 이를 이용한 적층세라믹커패시터
KR20080077321A (ko) 유전체 세라믹스 및 적층 세라믹 콘덴서
CN105359236B (zh) 层叠陶瓷电容器
JP2010208905A (ja) 誘電体セラミックの製造方法と誘電体セラミック、及び積層セラミックコンデンサの製造方法と積層セラミックコンデンサ
JP2005187296A (ja) 誘電体セラミック組成物及び積層セラミックコンデンサ
JP2008030973A (ja) 誘電体磁器組成物および電子部品
KR20070089619A (ko) 유전체 자기 조성물, 전자부품 및 그 제조 방법
KR100778641B1 (ko) 유전체 세라믹 및 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 13