JP2007201201A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】耐湿負荷特性及び高温負荷特性を向上させて電気的信頼性を高めることができる積層セラミック電子部品を提供する。
【解決手段】本発明の積層セラミック電子部品１は、積層された複数の誘電体セラミック層２と、これらの誘電体セラミック層２間に配置された第１、第２内部電極３Ａ、３Ｂと、を備え、誘電体セラミック層２の主成分は、フォルステライト系結晶相からなる第１主成分と、Ｔｉ酸化物からなる第２主成分と、からなり、内部電極３Ａ、３Ｂには、第１主成分の組成を有するセラミックが存在している。
【選択図】図１

Description

本発明は、積層セラミック電子部品に関し、更に詳しくは、温度補償用として信頼性の高い積層セラミック電子部品に関するものである。

従来のこの種の積層セラミック電子部品としては、例えば本出願人が提案した特許文献１に記載の積層型電子部品がある。この積層型電子部品（例えば、積層セラミックコンデンサ）は、誘電体グリーンシート層と、内部電極ペースト層とが交互に積層された生の積層体を焼成することによって、誘電体セラミック層と内部電極層とが交互に積層された積層体が得られる。誘電体グリーンシートには、フォルステライトとチタン酸ストロンチウムとを主成分とする誘電体材料が用いられている。この主成分は、一般式Ｍｇ_ｘＳｉＯ_２＋ｘ＋ａＳｒ_ｙＴｉＯ_２＋ｙで表される誘電体セラミック材料であって、上記一般式におけるｘ、ｙ及びａは、それぞれ１．７０≦ｘ≦１．９９、０．９８≦ｙ≦１．０２及び０．０５≦ａ≦０．４０の関係を満足するものである。

特許文献１に記載の誘電体材料を用いると、従来のフォルステライトよりも低温で焼成することができると共にＪＩＳ規格で規定する所定の温度特性を満足することができ、しかも小型低容量の積層型電子部品を設計する際にも、構造欠陥を生じさせることなく多層化でき、等価直列抵抗を低減し、静電容量のバラツキを抑制することができる、優れた積層セラミック電子部品を得ることができる。

ＷＯ ２００５／０５８７７４

しかしながら、特許文献１の積層セラミック電子部品は上述のように優れた特性を有しているが、その後温度特性等の電気的特性について詳細に検討した結果、誘電体セラミック層と内部電極層の界面付近に、僅かではあるが構造欠陥を生じ、この構造欠陥の影響で耐湿負荷特性が若干低下することがあった。

本発明は、上記課題を解決するためになされたもので、耐湿負荷特性及び高温負荷特性を向上させて電気的信頼性を高めることができる積層セラミック電子部品を提供することを目的としている。

本発明の請求項１に記載の積層セラミック電子部品は、積層された複数の誘電体セラミック層と、これらの誘電体セラミック層間に配置された内部電極層と、を備えた積層セラミック電子部品において、上記誘電体セラミック層の主成分は、フォルステライト系結晶相からなる第１主成分と、Ｔｉを含む酸化物からなる第２主成分と、からなり、上記内部電極層には、上記第１主成分の組成を有するセラミックが存在することを特徴とするものである。

また、本発明の請求項２に記載の積層セラミック電子部品は、請求項１に記載の発明において、上記内部電極層が、上記第２主成分を実質的に含まないことを特徴とするものである。

また、本発明の請求項３に記載の積層セラミック電子部品は、請求項１または請求項２に記載の発明において、上記第１主成分がＭｇ_ｘＳｉＯ_２＋ｘ（但し、１．７０≦ｘ≦１．９９）であり、上記第２主成分がＳｒ_ｙＴｉＯ_２＋ｙ、Ｃａ_ｙＴｉＯ_２＋ｙ、ＴｉＯ_２（但し、０．９８≦ｙ≦１．０２）から選択される少なくとも一種の酸化物であることを特徴とするものである。

また、本発明の請求項４に記載の積層セラミック電子部品は、請求項３に記載の発明において、上記第１主成分がＭｇ_ｘＳｉＯ_２＋ｘ（但し、１．７０≦ｘ≦１．９９）であり、上記第２主成分がＳｒ_ｙＴｉＯ_２＋ｙ（但し、０．９８≦ｙ≦１．０２）であり、上記誘電体セラミック層における上記第１主成分と上記第２主成分のモル比（第１主成分／第２主成分）を（１−ａ）／ａで表した時、ａは０．０５≦ａ≦０．２９の関係を満足することを特徴とするものである。

また、本発明の請求項５に記載の積層セラミック電子部品は、請求項１〜請求項４のいずれか１項に記載の発明において、上記内部電極層中の上記セラミック成分と上記金属成分の重量比（セラミック成分／金属成分）が、０．０５〜０．５であることを特徴とするものである。

即ち、本発明の積層セラミック電子部品を形成する誘電体セラミック層は、フォルステライト系結晶相からなる第１主成分と、Ｔｉを含む酸化物（以下、単に「Ｔｉ酸化物」と称す。）からなる第２主成分と、を主成分として含んでいる。フォルステライト系結晶相は、正の温度特性を有すると共に比誘電率が低く、高周波特性に優れている。フォルステライト系結晶相としては、例えばＭｇ_ｘＳｉＯ_２＋ｘで表されるものが好ましい。また、Ｔｉ酸化物は、負の温度特性を有するため、フォルステライトに所定量添加することによりフォルステライト系結晶相との混晶を形成することで、比誘電率が低く、静電容量の温度特性が平坦化し、高周波モジュールに使用する温度補償用の低容量積層セラミックコンデンサ等の積層セラミック電子部品を得ることができる。Ｔｉ酸化物としては、例えばチタン酸ストロンチウム（Ｓｒ_ｙＴｉＯ_２＋ｙ）、チタン酸カルシウム（Ｃａ_ｙＴｉＯ_２＋ｙ）、二酸化チタン（ＴｉＯ_２）から選択される少なくとも一種の酸化物が好ましい。

中でもＳｒ_ｙＴｉＯ_２＋ｙは、誘電体セラミック層の低誘電率化と温度特性の向上を同時に達成することができるため、他のＴｉ酸化物より好ましい。Ｓｒ_ｙＴｉＯ_２＋ｙは、比誘電率（２５０〜３００）の割に温度特性の負の傾きが−３０００と大きく、少ない添加量で所望の温度特性を得られるため、比誘電率を低く抑えることができる。このため、積層セラミック電子部品として所望の静電容量を得る際に、誘電体セラミック層の積層数を多くすることができ、結果的に等価直列抵抗を低くすることができる。また、静電容量のバラツキを抑制することができる。

而して、Ｍｇ_ｘＳｉＯ_２＋ｘのｘは、１．７０≦ｘ≦１．９９の関係を満足することが好ましい。従来のフォルステライトは焼成温度が１３５０〜１４００℃と高温であるが、Ｍｇ_ｘＳｉＯ_２＋ｘは、ｘが上記範囲にあり、更に、Ｔｉ酸化物、好ましくはＳｒ_ｙＴｉＯ_２＋ｙの添加により誘電体セラミック層としての焼結性が大幅に改善され、１３００℃以下の焼成温度で焼結してフォルステライト系結晶相とＴｉ酸化物結晶相の混晶を生成する。ｘが１．７未満ではフォルステライト系結晶相とＴｉ酸化物結晶相との混晶が安定せず、比誘電率の温度係数Ｔｃｃが正に大きくなって積層セラミック電子部品として要求されるＪＩＳ規格の温度特性を満足しない虞がある。また、ｘが１．９９を超えると誘電体セラミック層としての焼結温度が高くなり、内部電極層に悪影響を及ぼさない温度範囲（例えば、１３００℃以下の温度）で焼結しない虞がある。

Ｓｒ_ｙＴｉＯ_２＋ｙ及びＣａ_ｙＴｉＯ_２＋ｙのｙは、それぞれ０．９８≦ｙ≦１．０２の関係を満足することが好ましい。ｙが０．９８未満になったり、１．０２を超えると、温度係数Ｔｃｃが正に大きくなり、ＪＩＳ規格の温度特性を満足しない虞がある。

また、誘電体セラミック層の主成分を（１−ａ）Ｍｇ_ｘＳｉＯ_２＋ｘ＋ａＳｒ_ｙＴｉＯ_２＋ｙとして表した時、第１主成分と第２主成分のモル比｛１主成分／第２主成分＝（１−ａ）／ａ｝におけるａは、０．０５≦ａ≦０．２９の関係を満足することが好ましい。ａが０．０５未満では温度係数Ｔｃｃが正に大きくなり、ＪＩＳ規格の温度特性を満足しない。逆に、ａが０．２９を超えると温度係数Ｔｃｃが負に大きくなってＪＩＳ規格を満足せず、比誘電率も２６と高くなる。

（１−ａ）Ｍｇ_ｘＳｉＯ_２＋ｘ＋ａＳｒ_ｙＴｉＯ_２＋ｙにおいて、０．０５≦ａ≦０．２９、１．７０≦ｘ≦１．９９及び０．９８≦ｙ≦１．０２を満足することによって、比誘電率が約８〜２２で、温度特性がＪＩＳ規格のＣＧ特性〜ＳＬ特性（ＣＧ〜ＣＫ、ＬＧ〜ＬＫ、ＰＧ〜ＰＫ、ＲＧ〜ＲＫ、ＳＨ〜ＳＫ、ＴＨ〜ＴＫ、ＵＨ〜ＵＫ及びＳＬ特性）を満足し、約１３００℃以下で焼成できる積層セラミック電子部品を得ることができる。

また、積層セラミック電子部品を形成する内部電極層には、第１主成分（Ｍｇ_ｘＳｉＯ_２＋ｘ）を有するセラミックが添加されている。この内部電極層は第２主成分（Ｔｉ酸化物）を実質的に含まないことが好ましい。Ｔｉ酸化物を実質的に含まないとは、意図的にＴｉ酸化物を添加しないことを云い、原料中に避け難い微量の不純物が存在することを許容することを意味する。内部電極層に第１主成分を添加することで積層セラミック電子部品の耐湿負荷特性及び高温負荷特性がそれぞれ向上し、耐湿負荷試験では平均寿命時間が２００時間以上になり、高温負荷試験では平均寿命時間を２５０時間以上になって、積層セラミック電子部品としての電気的信頼性が向上する。

内部電極層に第１主成分と第２主成分の双方を含むセラミック（例えば、誘電体セラミック層と同一組成のセラミック）が存在すると、高温負荷試験では２５０時間には達しないものの、耐湿負荷試験では平均寿命時間は２００時間以上の積層セラミック電子部品を得ることができる。これに対して、セラミックを添加しない内部電極層は、耐湿負荷試験では平均寿命時間が１００時間程度まで短くなり、セラミックが存在する場合と比較して積層セラミック電子部品としての電気的信頼性が低下する。

本発明の請求項１〜請求項５に記載の発明によれば、耐湿負荷特性及び高温負荷特性を向上させて電気的信頼性を高めることができる積層セラミック電子部品を提供することができる。

以下、図１に示す実施形態を参照しながら本発明を説明する。尚、図１は本発明の積層型電子部品の一本実施形態を模式的に示す断面図である。

本実施形態の積層セラミックコンデンサ１は、例えば図１に示すように、積層された複数層の誘電体セラミック層２と、これらの誘電体セラミック層２間にそれぞれ配置された複数の第１、第２内部電極層３Ａ、３Ｂとを有する積層体４を備えている。積層体４の両端面にはそれぞれ第１、第２外部電極５Ａ、５Ｂが形成され、これらの外部電極５Ａ、５Ｂはそれぞれ内部電極層３Ａ、３Ｂに電気的に接続されている。

第１内部電極層３Ａは、図１に示すように、誘電体セラミック層２の一端（同図の左端）から他端（右端）の近傍まで延び、第２内部電極層３Ｂは誘電体セラミック層２の右端から左端の近傍まで延びている。第１、第２内部電極層３Ａ、３Ｂは例えばＰｄ、Ａｇ、ＣｕあるいはＰｄ−Ａｇ合金等によって形成されている。

また、第１外部電極５Ａは、図１に示すように、積層体４内の第１内部電極層３Ａに電気的に接続され、第２外部電極５Ｂは積層体４内の第２内部電極層３Ｂに電気的に接続されている。第１、第２外部電極５Ａ、５Ｂは、例えばＡｇやＡｇ−Ｐｄ合金等によって形成されている。更に、第１、第２外部電極５Ａ、５Ｂの表面には従来公知の第１めっき層６Ａ、６Ｂ及び第２めっき層７Ａ、７Ｂが順次施されている。

次に、本発明を具体的な実施例に基づいて説明する。本実施例では、下記の手順で表１に示す複数種の誘電体セラミック材料及び表３に示す複数種の内部電極ペーストを調製した後、これらの誘電体セラミック材料及び内部電極ペーストを用いて積層セラミックコンデンサを作製した。次いで、これらの積層セラミックコンデンサの電気的特性評価をそれぞれ行い、その結果を表１に示した。尚、表１において、＊印を付した試料は本発明の範囲外のものである。

（１）誘電体セラミック材料及びセラミックスラリーの調製
まず、第１主成分の出発原料として、ＭｇＯとＳｉＯ_２とを表１に示す組成となるように秤量し、ボールミルを用いて混合、粉砕した後、仮焼してフォルステライトを予め合成した。また、第２主成分の出発原料として、予めＳｒＣＯ_３とＴｉＯ_２、またはＣａＣＯ_３とＴｉＯ_２を表１に示す組成となるように秤量し、ボールミルを用いて混合、粉砕した後、仮焼してチタン酸ストロンチウム及びチタン酸カルシウムをそれぞれ合成した。また、第２主成分として二酸化チタンを用意した。そして、フォルステライトと、チタン酸ストロンチウム、チタン酸カルシウムまたは二酸化チタンをそれぞれ秤量し、更にこれらの原料に必要に応じて表２に示す複合酸化物からなる焼結助剤を添加物として適宜添加した後、ボールミルによって混合し、表１に示す試料Ｎｏ.１〜３７の組成からなる誘電体セラミック材料を調製した。

尚、原料中には、不純物として、ＢａＯ、ＺｒＯ_２、Ａｌ_２Ｏ_３、Ｆｅ_２Ｏ_３、ＭｎＯ、ＣｕＯ、ＺｎＯ、希土類酸化物を含んでいても電気的特性に大きな影響を与えない。

（２）内部電極ペーストの調製
表３に示すように、Ｐｄ粉末、Ａｇ粉末、Ｃｕ粉末とセラミック粉末をそれぞれ準備し、それぞれの金属粉末に有機ビヒクル及び有機溶媒を添加して混合した後、これらに表３に示す割合でセラミック粉末を添加し、混合して試料ａ〜ｊに示す内部電極ペーストを調製した。

（３）積層セラミックコンデンサの作製
（１）で得られた試料Ｎｏ.１〜３７の誘電体セラミック材料をそれぞれ秤量し、ポリビニルブチラール系バインダを加え、ボールミルによって湿式混合してセラミックスラリーをそれぞれ調製した。

次いで、ドクターブレード法によって上記各セラミックスラリーからセラミックグリーンシートをそれぞれ作製した。その後、表３に示す試料ａ〜ｊの内部電極ペーストをセラミックグリーンシート上にそれぞれ印刷した後、積層セラミックコンデンサとなるように１０層積層し、圧着してセラミック積層体を得た。このセラミック積層体を所定のチップ寸法に切断して生のセラミック積層体を得た。

Ｐｄ内部電極ペースト（試料ａ〜ｅ）の場合には、生のセラミック積層体を空気中３５０℃でそれぞれ脱バインダ処理を行った後、空気中で５０℃／分の昇温速度でそれぞれ昇温し、１２００℃で焼成してそれぞれのセラミック焼結体を得た。Ａｇ内部電極ペースト（試料ｉ、ｊ）の場合には、生のセラミック積層体を空気中３５０℃でそれぞれ脱バインダ処理を行った後、空気中で５０℃／分の昇温速度でそれぞれ昇温し、９００℃で焼成してそれぞれのセラミック焼結体を得た。また、Ｃｕ内部電極ペースト（試料ｇ、ｈ）の場合には、生のセラミック積層体をＮ_２雰囲気中３５０℃でそれぞれ脱バインダ処理を行った後、Ｎ_２／Ｈ_２／Ｈ_２Ｏ雰囲気中５０℃／分の昇温速度でそれぞれ昇温し、９００℃で焼成してそれぞれのセラミック焼結体を得た。そして、これらのセラミック焼結体をバレル研磨し、それぞれの端面から内部電極層を露出させた。

Ｐｄ、Ａｇ内部電極層を有するセラミック焼結体についてはそれぞれの端面にＡｇペーストを塗布し、乾燥させた後、適切な温度、雰囲気中でＡｇペーストを焼き付けて外部電極を形成した。また、Ｃｕ内部電極層を有するセラミック焼結体の端面にはＣｕペーストを塗布し、同様に外部電極を形成した。更に、バレルメッキ法で各セラミック焼結体の外部電極上にＮｉメッキ層を形成した後、更にＳｎメッキ層を形成して表１に示す試料Ｎｏ.１〜３７の積層セラミックコンデンサをそれぞれ得た。これらの積層セラミックコンデンサの外形寸法は、いずれも幅１．２ｍｍ、長さ２．０ｍｍ、厚さ１．２ｍｍであり、誘電体セラミック層の層間距離は約５μｍであり、それぞれの有効誘電体セラミック層の総数はいずれも１０層であった。

（４）積層セラミックコンデンサの特性評価
ＬＣＲメータ（ＨＰ社製４２８４Ａ）を用いて、試料Ｎｏ.１〜Ｎｏ.３７について２５℃、１ＭＨｚ、１Ｖにおける静電容量及びＱ値を測定し、これらの測定値と電極面積、素子厚に基づいて比誘電率εｒを算出し、その結果を表１に示した。また、静電容量温度特性測定装置を用いて、各試料について、各温度における静電容量を測定し、静電容量の温度係数Ｔｃｃを次式によりそれぞれ算出し、その結果を表１に示した。
Ｔｃｃ[ｐｐｍ／℃]＝｛（Ｃ_８５−Ｃ_２０）／Ｃ_２０｝×｛１／（８５℃−２０℃）｝
×１０^６
Ｃ_２０：２０℃における静電容量
Ｃ_８５：８５℃における静電容量
高温負荷試験は、温度１５０℃、印加電圧１００Ｖ、試料数７２個の条件で行った。絶縁抵抗値が１０^９．０Ω未満となった平均時間を高温負荷寿命として表１に示した。
耐湿負荷試験は、温度１２０℃、相対湿度９０％、２気圧、印加電圧２５Ｖ、試料数７２個の条件で行った。絶縁抵抗値が１０^９．０Ω未満となった平均時間を耐湿負荷寿命として表１に示した。

表１に示す結果によれば、試料Ｎｏ.１〜３７のうち、表３に示すように第１主成分のセラミック粉末を添加した内部電極ペースト（試料ａ〜ｃ及び試料ｇ、ｉ）を用いた試料は、いずれも高温負荷寿命が２５０時間以上で、耐湿負荷寿命が２００時間以上であった。また、試料Ｎｏ.１〜３７のうち、表３に示すように誘電体セラミック層と同一組成のセラミック粉末を添加した内部電極ペースト（試料ｆ、ｈ、ｊ）を用いた試料は、いずれも高温負荷寿命が２５０時間には満たないものの、耐湿負荷寿命は２００時間以上であった。

これに対し、表３に示すようにセラミック粉末を添加しない内部電極ペースト（試料ｅ）を用いた比較例の試料Ｎｏ.１１は、耐湿負荷寿命が１５０時間と短くなった。また、表３に示すように第１主成分のセラミック粉末を６０重量％添加した内部電極ペースト（試料ｄ）を用いた試料Ｎｏ.１０は、積層セラミックコンデンサとしての電気的特性を測定することができなかった。試料Ｎｏ.１０は、内部電極層のＰｄによる被覆率が低下し、外部電極と電気的に接続することができないために電気的特性を測定することができなかったと考えられる。

また、表１に示す結果によれば、誘電体セラミック層の主成分が第１、第２主成分（１−ａ）Ｍｇ_ｘＳｉＯ_２＋ｘ＋ａＳｒ_ｙＴｉＯ_２＋ｙであり、０．０５≦ａ≦０．２９、１．７０≦ｘ≦１．９９、０．９８≦ｙ≦１．０２である、試料Ｎｏ.１〜１９（試料Ｎｏ.１１を除く）及び試料Ｎｏ.２４〜３７は、いずれも１２００℃以下の温度で誘電体セラミック層として焼結し、低誘電率と温度特性の向上を同時に達成し、比誘電率が８〜２２で、温度に対する静電容量の温度係数ＴｃｃがＣＧ特性〜ＳＬ特性の広い範囲でＪＩＳ規格の温度特性を満たす、温度補償用として好適な積層セラミック電子部品が得られた。試料Ｎｏ.１８と試料Ｎｏ.２０、２２を比較すると、第２主成分としてＳｒＴｉＯ_３系結晶相を含む試料Ｎｏ.１８はＣａＴｉＯ_３、ＴｉＯ_２系結晶相を含む試料Ｎｏ.２０、２２よりも低誘電率化すると共に高温負荷特性が向上した。

尚、上記実施例では積層セラミックコンデンサを作製した場合について説明したが、本発明は積層セラミックコンデンサに限らずＬＣフィルタや多層基板等、他の積層型電子部品も同様にして作製することができる。また、外径寸法が幅１．２ｍｍ、長さ２．０ｍｍ、厚さ１．２ｍｍの積層セラミックコンデンサについて説明したが、更に小型化した積層セラミック電子部品を設計する際にも、低誘電率で構造欠陥を生じさせることなく多層化することができ、等価直列抵抗を低減し、静電容量のバラツキを抑制することができる。また、誘電体セラミック材料の出発原料は、上記実施例に用いられた以外の酸化物、水酸化物、炭酸化物等も用いることができ、また、誘電体セラミック材料には表２に示す焼結助剤以外のものも用いることができる。

本発明は、高周波モジュールに使用する温度補償用の低容量積層セラミックコンデンサ等の積層セラミック電子部品に好適に利用することができる。

本発明の積層セラミック電子部品の一実施形態を模式的に示す断面図である。

符号の説明

１ 積層セラミックコンデンサ
２ 誘電体セラミック層
３Ａ、３Ｂ 第１、第２内部電極層

Claims (5)

1. 積層された複数の誘電体セラミック層と、これらの誘電体セラミック層間に配置された内部電極層と、を備えた積層セラミック電子部品において、
   上記誘電体セラミック層の主成分は、フォルステライト系結晶相からなる第１主成分と、Ｔｉを含む酸化物からなる第２主成分と、からなり、
   上記内部電極層には、上記第１主成分の組成を有するセラミックが存在することを特徴とする積層セラミック電子部品。
2. 上記内部電極層が、上記第２主成分を実質的に含まないことを特徴とする請求項１に記載の積層セラミック電子部品。
3. 上記第１主成分がＭｇ_ｘＳｉＯ_２＋ｘ（但し、１．７０≦ｘ≦１．９９）であり、
   上記第２主成分がＳｒ_ｙＴｉＯ_２＋ｙ、Ｃａ_ｙＴｉＯ_２＋ｙ、ＴｉＯ_２（但し、０．９８≦ｙ≦１．０２）から選択される少なくとも一種の酸化物である
   ことを特徴とする請求項１または請求項２に記載の積層セラミック電子部品。
4. 上記第１主成分がＭｇ_ｘＳｉＯ_２＋ｘ（但し、１．７０≦ｘ≦１．９９）であり、
   上記第２主成分がＳｒ_ｙＴｉＯ_２＋ｙ（但し、０．９８≦ｙ≦１．０２）であり、
   上記誘電体セラミック層における上記第１主成分と上記第２主成分のモル比（第１主成分／第２主成分）を（１−ａ）／ａで表した時、
   ａは０．０５≦ａ≦０．２９の関係を満足する
   ことを特徴とする請求項３に記載の積層セラミック電子部品。
5. 上記内部電極層中の上記セラミック成分と上記金属成分の重量比（セラミック成分／金属成分）が、０．０５〜０．５であることを特徴とする請求項１〜請求項４のいずれか１項に記載の積層セラミック電子部品。

Images