WO2004102666A1

WO2004102666A1 - Bitleitungsstruktur sowie verfahren zu deren herstellung

Info

Publication number: WO2004102666A1
Application number: PCT/EP2004/050525
Authority: WO
Inventors: Ronald Kakoschke; Franz Schuler; Georg Tempel
Original assignee: Infineon Technologies Ag
Priority date: 2003-05-14
Filing date: 2004-04-14
Publication date: 2004-11-25
Also published as: US20060131637A1; CN100361306C; CN1788352A; US7262456B2; DE10321740A1; EP1623462A1; JP2006526284A; EP1623462B1; JP4195058B2; DE502004010268D1

Abstract

Die Erfindung betrifft eine Bitleitungsstruktur sowie ein zu gehöriges Herstellungsverfahren, wobei zumindest in einem Be reich eines zweiten Kontakts (KS) und der daran angrenzenden ersten Kontakte (KD) ein Isolationsgraben (T) mit einer elek trisch leitenden Grabenfüllschicht (5) aufgefüllt ist, welche die an den zweiten Kontakt (KS) angrenzenden ersten Dotierge biete (D) zur Realisierung einer vergrabenen Kontakt-Umge hungsleitung miteinander verbindet.

Description

Beschreibung

Bitleitungsstruktur sowie Verfahren zu deren Herstellung

Die vorliegende Erfindung bezieht sich auf eine Bitleitungs- struktur sowie ein Verfahren zu deren Herstellung und insbesondere auf eine Sub-lOOnm-Bitleitungsstruktur sowie ein zugehöriges Herstellungsverfahren, wie es in einer nicht fluchtigen SNOR-Speicherschaltung zur jeweiligen selektiven An- Steuerung von Source- und Dramleitungen verwendet werden kann .

Bei der Realisierung von Speicherschaltungen unterscheidet man grundsätzlich d e Speicherarchitektur, wobei die soge- nannten NAND- und NOR-Architekturen am häufigsten vertreten sind. In beiden Architekturen werden beispielsweise sogenannte Emtransistor-Speicherzellen matrixformig angeordnet und über sogenannte Wort- und Bitleitungen angesteuert. Wahrend in NAND-Architekturen eine Vielzahl von Schaltelementen bzw. Speicherelementen seriell miteinander verbunden sind und über e n gemeinsames Auswahlgatter bzw. einen Auswahltransistor angesteuert werden, sind die jeweiligen Schaltelemente in NOR-Architekturen parallel bzw. matrixformig organi- siert, wodurch jedes Schaltelement einzeln ausgewählt werden kann .

Figur 1A zeigt eine vereinfachte Darstellung einer sogenannten SNOR-Architektur (Selective NOR) , bei der im Gegensatz zur NOR-Architektur mit „Common Source"-Aufbau die einzelnen Schaltelemente SEI, SE2, ... selektiv ber eine jeweilige Sourceleitung SL1, SL2, ... und über eine jeweilige Dramlei- tung DL1, DL2, ... angesteuert werden. Diese selektive An- Steuerung wird beispielsweise über jeweilige Bitleitungssteu- erungen BLC durchgef hrt, welche sozusagen die gemeinsamen Bitleitungen BL1, BL2, ... realisieren. Auf diese Weise können weitere Shrinks bzw. eine weitergehende Integration von Halbleiterschaltungsanordnungen durchgeführt werden, da die SNOR-Architektur nicht auf eine vorbestimmte Mmdest-Zell- transistorlange bzw. Kanallange angewiesen ist.

Figur 1B zeigt eine vereinfachte Darstellung eines herkömmlichen Layouts der SNOR-Architktur gemäß Figur 1A. Gemäß Figur 1B werden die Schaltelemente bzw. Speicherelemente SEI, SE2, ... in aktiven Bereichen AA eines Halbleitersubstrats ausgebildet, die e ne im Wesentlichen gerade streifenfor ige Struktur aufweisen. Die Vielzahl von spaltenweise angeordneten streifenformigen aktiven Bereichen AA werden zeilenweise von ebenfalls streifenformig ausgebildeten Schichtstapeln bzw. Wortleitungsstapeln WL1, WL2, ... überlagert. Jeder Kreuzungspunkt bzw. Uberlappungsbereich eines derartigen streifen ormigen aktiven Bereiches AA mit einem streifenformig ausgebildeten Wortleitungsstapel WL stellt somit eine Vielzahl von Halbleiterbauelementen bzw. Speicherelementen SE dar . Zum Kontaktieren von jeweiligen Draingebieten D und Sourcege- bieten S sind Kontakte notwendig, die üblicherweise oberhalb der aktiven Bereiche AA ausgebildet sind, oftmals jedoch auch in ein angrenzendes Isolationsgebiet STI (Shallow Trench Isolation) reichen können. In einer weiteren darüber liegenden Schicht, die vorzugsweise eine erste Metallisierungsschicht darstellt, befinden sich nunmehr die Sourceleitungen SL1, SL2, ... sowie die Drainleitungen DL1, DL2, ... für die jeweiligen Bitleitungen BL. Die Drainleitungen stehen hierbei über entsprechende Drainkontakte KD mit den zugehörigen Draingebieten D des aktiven Bereichs AA m Verbindung, wobei in gleicher Weise die Sourceleitungen SL über entsprechende Sourcekontakte KS mit den zugehörigen Sourcegebieten S m Verbindung stehen.

Nachteilig ist jedoch bei einer derartigen herkömmlichen Bit- leitungsstruktur, dass auf Grund der zusätzlichen Sourceleitungen im Vergleich zu einer „Common Source"-Archιtektur eine mehr als doppelt so dichte Metallisierung vorliegt, was einen begrenzenden Faktor für eine weitergehende Integration bzw. weitere Shπnks darstellt.

Zur Verbesserung einer Integrationsdichte wurde daher gemäß Druckschrift DE 100 62 245 AI vorgeschlagen, die Source- und Dramleitungen als Spacer an einem isolierenden Steg auszubilden und über eine zusätzliche Isolierschicht mit entsprechenden Offnungen eine Kontaktierung der zugehörigen Source- und Draingebiete zu ermöglichen. Weiterhin ist jedoch der Platzbedarf auf Grund der an der Substratober lachen ausgebildeten und parallel liegenden Source- und Drainleitungen relativ hoch und verhindert eine weitergehende Integration.

Figuren 2A und 2B zeigen e n vereinfachtes Ersatzschaltbild sowie eine vereinfachte Schnittansicht einer weiteren Bitlei- tungsstruktur, wie sie beispielsweise aus der Druckschrift US 6,438, 030 Bl bekannt ist. Gemäß Figuren 2A und 2B ist hierbei wiederum die Dramleitung DL1, DL2, ... als Oberflachen-Bitleitung an einer Oberflache eines Substrats 100 ausgebildet, in dem voneinander isolierte p-Wannen 101, 102, ... zur Realisierung einer vergrabenen Sourceleitung BSL1 (Buried Source Line) im Halbleitersubstrat ausgebildet sind.

Zur Kontaktierung der jeweiligen Sourcegebiete S mit der vergrabenen Sourceleitung BSL bzw. den p-Wannen 101, 102, ... wird ein sogenannter vergrabener Anschlussstreifen bzw. eine vergrabene Anschlussschicht BS (Buried Strap) in Kontakt mit den Sourcegebieten S als p-Dotiergebiet ausgebildet, welches b s in die p-Wanne 101 reicht, über eine an der Oberflache ausgebildete Silizidschicht 8 kann hierbei das Sourcegebiet S mit der vergrabenen Anschlussschicht BS und somit m t der vergrabenen Sourceleitung BSL elektrisch verbunden werden. Auf diese Weise ist jedes Sourcegebiet S der Halbleiterbau- elemente SE mit der p-Wanne 101 bzw. der vergrabenen Sourceleitung BSL elektrisch verbunden.

Andererseits sind die Draingebiete D gemäß Figur 2B über Drainkontakte KD mit der Oberflachen-Bitleitung DL1 elektrisch verbunden. Darüber hinaus wird ede p-Wanne bzw. vergrabene Sourceleitung BSL über ein Wannenanschluss-Dotier- gebiet WA und einen zugehörigen Sourcekontakt KS mit einer an der Oberflache geführten Oberflachen-Sourceleitung SL1 elekt- πsch verbunden. Zur Realisierung ausreichend kleiner An- schlusswiderstande sind derartige Sourcekontakte KS üblicherweise alle 32 bis 64 Zellen im Halbleitersubstrat ausgebildet. Auf diese Weise kann die Integrationsdichte erheblich verbessert werden, da die Sourceleitung im Wesentlichen als vergrabene Sourceleitung BSL im Halbleitersubstrat ausgebildet ist und die An orderungen an die Metallisierung an der Substratoberflache entsprechend entspannt. Nachteilig ist jedoch, dass insbesondere an den Stellen der Sourcekontakte KS auf Grund einer Leitungsuberschneidung zwischen der Oberflachen- Dramleitung DL1 und der Oberflachen-Sourceleitung SL1 weiterhin ein Flachenverlust entsteht.

Der Erfindung liegt daher die Aufgabe zu Grunde, eine Bitlei- tungsstruktur sowie ein zugehöriges Herstellungsverfahren zu schaffen, welches eine weitere Flachenoptimierung ermöglicht.

Erfmdungsgemaß wird diese Aufgabe hinsichtlich der Bitlei- tungsstruktur durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 10 gelost.

Insbesondere durch die Verwendung eines mit einer elektrisch leitenden Grabenfullschicht gefüllten Isolationsgrabens zumindest im Bereich des zweiten Kontakts und der daran angrenzenden ersten Kontakte, wobei die Grabenfullschicht die an den zweiten Kontakt angrenzenden ersten Dotiergebiete zur Realisierung einer vergrabenen Kontakt-Umgehungsleitung miteinander elektrisch verbindet, können die Anforderungen an die Metallisierung weiter entspannt werden, wodurch sich flachen- optimierte Bitleitungsstrukturen realisieren lassen.

Vorzugsweise weist der Isolationsgraben eine an seiner Grabenoberflache ausgebildete erste Grabenisolierschicht, eine an der Oberflache der ersten Grabenisolierschicht ausgebilde- te elektrisch leitende oder nicht leitende Abschirmschicht und eine auf der Oberflache der Abschirmschicht ausgebildete zweite Grabenisolierschicht auf, wobei sich die Grabenfullschicht im oberen Abschnitt des Isolationsgrabens befindet, wodurch insbesondere auch für Sub-lOOnm-Strukturen Halblei- terbauelemente mit hervorragenden elektrischen Eigenschaften und insbesondere Isolationseigenschaften realisiert werden können.

Vorzugsweise befindet sich der zweite Kontakt im Wesentlichen oberhalb der vergrabenen Anschlussschicht, wodurch auf eine zusatzliche Wannen-Kontaktierung verzichtet werden kann und man eine weiter verbesserte Flachenoptimierung erhalt .

Insbesondere durch die Verwendung einer selbstjustierenden hochleitfahigen Anschlussschicht können die elektrischen Verbindungen zwischen den ersten oder zweiten Kontakten und den zugehörigen Dotiergebieten sowie der Grabenfullschicht auf besonders einfache und effektive Weise durchgeführt werden.

Vorzugsweise weist das Substrat ferner ein Wannen-Dotier- gebiet auf, in dem das Bitleitungs-Dotiergebiet liegt, wobei der Isolationsgraben über das Wannen-Dotiergebiet hinausragt. Auf diese Weise lassen sich d e Isolationseigenschaften zwischen benachbarten Zellen weiter wesentlich verbessern.

In den weiteren Ansprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet. Die Erfindung wird nachstehend anhand eines Ausfuhrungsbei- spiels unter Bezugnahme auf die Zeichnung naher beschrieben.

Es zeigen:

Figuren 1A und 1B ein vereinfachtes Ersatzschaltbild und eine vereinfachte Draufsicht eines Layouts einer herkömmlichen Bitleitungsstruktur in einer SNOR-Speicherschaltung;

Figuren 2A und 2B ein vereinfachtes Ersatzschaltbild und eine zugehörige Schnittansicht einer weiteren herkömmlichen Bitleitungsstruktur;

Figuren 3A und 3B eine vereinfachte Draufsicht eines Layouts und eine zugehörige Schnittansicht entlang eines Schnitts I-I einer Halbleiterschaltung mit einer erfmdungs- gemaßen Bitleitungsstruktur; und

Figuren 4A bis 9C vereinfachte Schnittansichten der Halb- leiterschaltungsanordnung gemäß Figur 3A zur Veranschauli- chung wesentlicher Verfahrensschritte bei der Herstellung einer erfmdungsgemaßen Bitleitungsstruktur.

Figuren 3A und 3B zeigen eine vereinfachte Draufsicht eines Layouts einer Halbleiterschaltung sowie eine zugehörige Schnittansicht entlang eines Schnitts I-I zur Veranschaulichung einer erf dungsgemaßen Bitleitungsstruktur, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bzw. Schichten bezeichnen wie in Figuren 1A bis 2B, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.

Figur 3A zeigt hierbei eine vereinfachte Draufsicht eines Layouts einer erf dungsgemaßen Bitleitungsstruktur, wie sie beispielsweise in einer SNOR-Halbleiterspeicherschaltung eingesetzt werden kann. Gemäß Figuren 3A und 3B werden m einem Substrat 1, welches beispielsweise ein Halbleitersubstrat und vorzugsweise kristallines Silizium aufweist, mittels einer Vielzahl von streifenformigen Isolationsgraben T eine Vielzahl von streifenformigen aktiven Gebieten AA spaltenformig im Substrat ausgebildet . Wie beim Stand der Technik gemäß Figur 1B sind Wortleitungsstapel WL senkrecht zu diesen streifenformigen aktiven Gebieten AA an der Oberfl che des Substrats zeilen- formig ausgebildet, wobei sie zur Realisierung von beispielsweise nichtfluchtigen Speicherelementen SE als Halbleiterbauelementen eine erste Isolierschicht 7A, wie z.B. eine Gate- oxidschicht oder eine Tunnelschicht, eine ladungsspeichernde Schicht 7B, wie z.B. eine Floating-Gate-Schicht, eine zweite Isolierschicht 7C, wie z.B. eine ONO-Schichtenfolge (Oxid/ Nitrid/Oxid) und eine Steuerschicht 7D als eigentliche ansteuernde Wortleitung aufweisen.

An den Seltenwanden der Wortleitungsstapel WL sind zu Isola- tionszwecken Seitenwandisolierschichten bzw. Spacer SO ausgebildet, wobei die zu einem zweiten Kontakt bzw. Sourcekontakt KS zeigenden Spacer bearbeitet bzw. getrimmt sind und eine verringerte Dicke aufweisen. Üblicherweise bestehen diese Spacer SP bzw. getrimmten Spacer TSP aus einer Vielzahl von Spacerschichten, wodurch man eine ausreichende Isolierung und die zugehörigen Anschlussdotiergebiete bzw. eigentlichen ersten und zweiten bzw. Drain- und Source-Dotiergebiete D und S realisieren kann. Auf eine detaillierte Beschreibung dieser Schichten bzw. der zugehörigen Spacer und Dotiergebiete wird an dieser Stelle verzichtet, da sie dem Fachmann ausreichend bekannt sind.

An jedem Kreuzungspunkt bzw. Uberlappungspunkt zwischen den aktiven Gebieten AA und den Wortleitungsstapeln WL wird dem- zufolge ein Halbleiterbauelement bzw. ein nichtfluchtiges

Speicherelement SE ausgebildet, welches zur Realisierung einer Feldeffekttransistorstruktur Draingebiete D und Sourcege- biete S als erste und zweite Dotiergebiete von einem ersten Leitungstyp wie z.B. n⁺ an den Seiten der Wortleitungsstapel aufweisen . Zur Realisierung der erfmdungsgemaßen flachenoptimierten Bitleitungsstruktur wird nunmehr zumindest m Bereich des zweiten Kontakts bzw. Sourcekontakts KS und der daran angrenzenden ersten Kontakte bzw. Drainkontakte KD der Isolationsgraben T mit einer elektrisch leitenden Grabenfullschicht 5 aufgefüllt, welche zur Realisierung einer vergrabenen Kontakt-Umgehungsleitung die an den zweiten Kontakt KS angrenzenden ersten Dotiergebiete D bzw. die angrenzenden ersten Kontakte KD miteinander elektrisch verbindet .

Die Figuren 9A bis 9C zeigen weitere vereinfachte Schnittansichten der Halbleiterschaltungsanordnung gemäß Figur 3A entlang eines Schnitts A-A, B-B und C-C, wobei wiederum gleiche Bezugszeichen gleiche oder entsprechende Schichten bzw. Elemente bezeichnen wie in den Figuren 1 bis 3B und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.

Gemäß dieser Schnittansichten sowie der zugehörigen Draufsicht weist der Isolationsgraben T demzufolge eine an seiner Grabenoberflache ausgebildete erste Grabenisolierschicht 2, eine an der Oberflache der ersten Grabenisolierschicht 2 ausgebildete Abschirmschicht 3 und e ne auf der Oberflache der Abschirmschicht 3 ausgebildete zweite Grabenisolierschicht 4 auf, wobei die die vergrabene Kontakt-Umgehungsleitung realisierende Grabenfullschicht 5 im oberen Abschnitt des Isolati- onsgraben T ausgebildet ist und mit einer dritten Grabenisolierschicht 6 bis auf freiliegende Anschluss-Bereiche in der Nahe der ersten Kontakte KD abgedeckt ist. Vorzugsweise wird für die Abschirmschicht 3 hochdotiertes polykπstall es Halbleitermaterial verwendet, wobei auch andere elektrisch leitende Materialien, wie z.B. Metalle, oder elektrisch nicht leitende Materialien, wie z.B. undotiertes Halbleitermaterial oder Isoliermateπal (SiO_?) , grundsätzlich verwendet werden können. Insbesondere Halbleitermaterialien lassen sich hierbei besonders einfach und ohne Ausbildung von unerwünschten Lucken bzw. voids den tiefen Graben abscheiden. Diese Abschirmschicht 3 dient demzufolge im Wesentlichen der verbes- serten Isolation bzw. Abschirmung zwischen den benachbarten Zellen und verhindert insbesondere das Entstehen von parasitären Transistoren entlang des Grabens in Richtung zum Substrat oder von parasitären Transistoren entlang des Grabens von einem Zellenfeld zum benachbarten Zellenfeld. In gleicher Weise werden dadurch auch Punch-through- bzw. Latch-up- Effekte zuverlässig verhindert .

Im Halbleitersubstrat ist zumindest e n Bitleitungs-Dotier- gebiet 101 vom zweiten Leitungstyp p zur Realisierung von zu- mindest einer vergrabenen Bitleitung BSL wie beim Stand der Technik gemäß Figur 2B ausgebildet und mit den zweiten Dotiergebieten S über vergrabene Anschlussschichten BS vom zweiten Leitungstyp elektrisch miteinander verbunden. Genauer gesagt werden wie beim Stand der Technik gemäß Figur 2B vorzugsweise mittels Ionenimplantation im Bereich der zweiten Dotiergebiete S derartige vergrabene Anschlussschichten bzw. Buried Straps BS im Bitleitungs-Dotiergebiet bzw. der p-Wanne 101 ausgebildet, wodurch man beispielsweise unter Verwendung einer an der Oberflache der vergrabenen Anschlussschicht BS und der zweiten Dotiergebiete S selbst ustierend ausgebildeten hochleitfahigen Anschlussschicht 8 einen Kontakt zwischen den Sourcegebieten S und der vergrabenen Sourceleitung BSL bzw. der p-Wanne 101 erhalt.

Vorzugsweise werden im Gegensatz zum Stand der Technik gemäß Figur 2B jedoch nunmehr die Sourcekontakte bzw. zweiten Kontakte KS unmittelbar oberhalb der vergrabenen Anschlussschicht BS und ohne Verwendung eines zusätzlichen Wannenan- schluss-Dotiergebiets WA an der Oberflache ausgebildeten ersten und zweiten Oberflächen-Isolierschichten II und 12 ausgebildet, wodurch man bereits eine Flachenoptimierung bzw. einen Flachengewinn erhalt. Grundsatzlich können die zusätzlichen Wannenanschluss-Dotiergebiete WA als Bitleitungsan- schluss-Dotiergebiete zum Anschließen der Bitleitungs- Dotiergebiete 101 wie beim Stand der Technik gemäß Figur 2B auch beibehalten werden.

Der eigentliche Flachengewinn auf Grund der vergrabenen Kontakt-Umgehungsleitung ergibt sich nämlich aus der Tatsache, dass nunmehr eine als zweite Oberflachen-Bitleitung ausgebil- dete Sourceleitung SL unmittelbar über einer als erster Oberflachen-Bitleitung ausgebildeten Dramleitung DL zum Liegen kommt und somit ein minimales Maß BLP (Bit Line Pitch) einer minimalen Bitleitungs-Strukturbreite und eines minimalen Bit- leitungs-Abstandes realisiert werden kann.

Die erste Oberflachen-Bitleitung DL weist hierbei im Bereich der zweiten Kontakte KS jeweils eine Unterbrechung auf, die durch die im Isolationsgraben T geführte vergrabene Kontakt- Umgehungsleitung ohne einen zusätzlichen Oberflachenbedarf geschlossen wird.

Zur Verbesserung der elektrischen Eigenschaften insbesondere bei Realisierung von Halbleiterschaltungen im Sub-lOOnm- Bereich wird die dritte Grabenisolierschicht 6 vorzugsweise als flache Grabenisolierschicht mittels eines sogenannten STI-Verfahrens (Shallow Trench Isolation) ausgebildet. Auf diese Weise erhalt man eine optimale Oberflachenpassivierung des Substrats mit resultierenden verbesserten elektrischen Eigenschaften der im Halbleitersubstrat ausgebildeten Halb- leiterbauelemente.

Darüber hinaus kann das Substrat ein Wannen-Dotiergebiet 100 vom ersten Leitungstyp n aufweisen, in dem das Bitleitungs- Dotiergebiet 101 liegt, wobei der Isolationsgraben T über das Wannen-Dotiergebiet 100 hinaus in das Halbleitersubstrat 1 hineinragt. Auf diese Weise erhalt man insbesondere für Hochspannungs-Schaltungen hocheffektive Isolationsstrukturen, die insbesondere parasitäre Transistorstrukturen sowie Latch- Up- und Punch-Through-Effekte zuverlässig verhindern. Derartige Bitleitungsstrukturen sind daher insbesondere für Halb- leiterschaltungen mit Strukturen im Sub-lOOnm-Bereich von Be- deutung.

Obwohl insbesondere mittels der vorstehend beschriebenen selbstjustierenden hochleitfahigen Anschlussschicht 8, welche vorzugsweise em Silizid aufweist, besonders einfach elektπ- sehe Verbindungen zwischen den jeweiligen Dotiergebieten und den zugehörigen Kontakten sowie der Grabenfullschicht 5 realisiert werden können, können derartige Anschlussschichten 8 gemäß einem nicht dargestellten weiteren Ausfuhrungsbe sp el auch unmittelbar durch entsprechend ausgestaltete Kontakte KS und KD realisiert werden.

Demzufolge kann zur Realisierung einer elektrischen Verbindung zwischen den ersten Dotiergebieten D und dem freiliegenden Anschluss-Bereich der Grabenfullschicht 5 die Bodenflache des ersten Kontakte KD entsprechend der Flache der vorstehend beschriebenen Anschlussschicht 8 vom ersten Dotiergebiet D bis zum freiliegenden Anschluss-Bereich der Grabenfullschicht 5 reichen. In gleicher Weise kann auch der zweite Kontakt KS eine Bodenflache der vorstehend beschriebenen selbst justie- renden Anschlussschicht 8 aufweisen und somit die zweiten Dotiergebiete S mit der vergrabenen Anschlussschicht BS elektrisch miteinander verbinden. Auf diese Weise erhalt man eine Kontaktierung der jeweiligen ersten und zweiten Oberflachen- Bitleitung DL und SL mit den zugehörigen ersten und zweiten Dotiergebieten D und S sowie den vergrabenen Anschlussschichten bzw. der vergrabenen Kontakt-Umgehungsleitung in Abhängigkeit von jeweils zur Verfugung stehenden Standardverfahren.

D e Figuren 4A bis 9C zeigen vereinfachte Schnittansichten entlang jeweiliger Schnitte A-A, B-B und C-C zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung einer erf dungsgemaßen Bitleitungsstruktur, wobei gleiche Bezugszeichen wiederum gleiche oder entsprechende Elemente bzw. Schichten bezeichnen wie in den Figuren 1 bis 3B und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.

Gemäß Figuren 4A bis 4C werden demzufolge nach dem Ausbilden eines Wannen-Dotiergebiets 100 vom ersten Leitungstyp n und des Bitleitungs-Dotiergebiets 101 vom zweiten Leitungstyp p im Halbleitersubstrat 1, die vorzugsweise mittels Ionenim- plantation durchgeführt wird, zunächst tiefe Isolationsgraben T unter Verwendung einer strukturierten ersten Hartmaskenschicht HM1 und einem darunter liegenden Padoxid PO ausgebildet. Der Isolationsgraben T ragt hierbei vorzugsweise über das Wannen-Dotiergebiet 100 hinaus in das Halbleitersubstrat 1 hinein, wodurch man insbesondere für Hochspannungs- Schaltungen hocheffektive Isolationsstrukturen erhalt, die insbesondere parasitäre Transistorstrukturen sowie Latch-Up- und Punch-Through-Effekte zuverlässig verhindern. Vorzugsweise werden die be der DRAM-Herstellung verwendeten Verfahren zum Ausbilden von tiefen Isolationsgraben durchgeführt, wobei es sich jedoch nicht um lokal begrenzte Graben, sondern um langgestreckte isolierende Graben handelt.

Anschließend w rd an der Grabenoberflache der Isolationsgraben T eine erste Grabenisolierschicht 2 vorzugsweise in Form eines sogenannten Lmeroxids beispielsweise thermisch ausgebildet. Wahrend die erste Hartmaske HM1 beispielsweise Si^Na aufweist, wird für die erste Grabenisolierschicht 2 und das Padoxid PO vorzugsweise Sι0₂ verwendet.

Gemäß Figuren 5A b s 5C wird anschließend eine elektrisch leitende oder nicht leitende Abschirmschicht 3 an der Oberflache der Grabenisolierschicht 2 in einem unteren Abschnitt des Isolationsgrabens T ausgebildet, wobei vorzugsweise ein vollständiges Auffüllen des Grabens mit beispielsweise hochdotiertem bzw. undotiertem Halbleitermaterial (z.B. Polysili- zium) oder einem sonstigen elektrisch leitenden bzw. nicht leitenden Material und ein nachfolgender Rückatzschritt durchgeführt wird. Anschließend erfolgt das Ausbilden einer zweiten Grabenisolierschicht 4 an der Oberfläche der Abschirmschicht 3, wobei bei Verwendung von Halbleitermaterial für die Abschirmschicht 3 ein Aufwachsen einer Oxidschicht vorzugsweise mittels thermischer Behandlung durchgeführt wird. Zum Ausbilden einer elektrisch leitenden Grabenfullschicht 5 als vergrabener Kontakt-Umgehungsleitung an der Oberfläche der zweiten Grabenisolierschicht 4, wird beispielsweise ein weiterer Abscheidevorgang zum Auffüllen der Grabenfullschicht 5 im oberen Abschnitt mittels vorzugsweise hochdotiertem Halbleitermaterial (Polysilizium) durchgeführt und anschließend bis zur Substratober läche zurückgeätzt, wobei abschließend die aus Si₃N<ι bestehende erste Hartmaskenschicht HM1 entfernt bzw. gestrippt wird. Wiederum können auch alternative elektrisch leitende Materialien für die Grabenfullschicht 5 verwendet werden.

Gemäß Figuren 6A bis 6C wird anschließend unter Verwendung einer zweiten Hartmaskenschicht HM2 beispielsweise mittels eines Standard-STI-Verfahrens ein nicht benötigter Teil der Grabenfullschicht 5 aus dem oberen Grabenabschnitt entfernt, wobei auch die zweite Hartmaskenschicht wiederum Sij a aufweist und insbesondere die für die vergrabene Kontakt-Umgehungsleitung vorgesehenen Anschluss-Bereiche der Grabenfullschicht 5 zumindest teilweise bedeckt. Alternativ kann zu diesem Zeitpunkt ein weiteres Ausbilden einer Oxidschicht in den freigelegten Bereichen durchgeführt werden, wodurch sich ein weiteres Lineroxid in dem freigelegten flachen Graben ergibt .

Gemäß Figuren 7A bis 7C erfolgt nunmehr ein sogenanntes

„Pullback"-Ätzen der zweiten Hartmaskenschicht HM2, wodurch diese Schicht zum Teil rückgeätzt und die Kanten abgerundet werden. Anschließend erfolgt beispielsweise mittels eines HDP-Verfahrens (High Dens ty Plasma) eine Abscheidung einer dritten Grabenisolierschicht 6 vorzugsweise als flache Grabenisolierung (STI, Shallow Trench Isolation) , wodurch der freigelegte obere Abschnitt des Grabens T nunmehr bis auf die durch die verbleibende zweite Hartmaskenschicht HM2 abgedeckten Anschluss-Bereiche der Grabenfullschicht 5 nunmehr wieder aufgefüllt wird. Zum Entfernen der verbleibenden Pad-Oxid- schicht PO sowie der verbleibenden zweiten Hartmaskenschicht HM2 kann beispielsweise ein chemisch-mechanisches Polieren (CMP, Chemical Mechanical Polishmg) mit anschließendem HF- E tauchen (HF-dip) durchgeführt werden.

Ferner kann zu diesem Zeitpunkt in einem nicht dargestellten Oberflächen-Abschnitt des Halbleitersubstrats beispielsweise ein Hochvolt-Dielektrikum und das Entfernen vorzugsweise eines ersten Teils dieses Hochvolt-Dielektrikums auf dem in den Figuren dargestellten relevanten Zellbereich durchgeführt werden.

Gemäß Figuren 8A bis 8C erfolgt anschließend wiederum mittels herkömmlicher Verfahren beispielsweise das Ausbilden der Halbleiterbauele ente an der Oberflache des Substrats, wobei im vorliegenden Fall beispielsweise nichtfluchtige Halblei- terspeicherelemente SE durch Ausbilden und Strukturieren von Wortleitungsstapeln WL mit einer ersten Isolierschicht bzw. einer Tunnelisolierschicht 7A, einer darüber liegenden la- dungsspeichernden Schicht 7B, einer dar ber liegenden zweiten Isolierschicht bzw. ONO-Schichtenfolge 7C sowie einer ab- schließenden Steuerschicht 7D realisiert werden.

Ferner werden hierbei die Spacer SP sowie die getrimmten Spacer TSP an den Seltenwanden der streifen ormig ausgebildeten Wortleitungsstapel ausgebildet, mit denen üblicherweise das Ausbilden der ersten und zweiten Dotiergebiete S und D sowie der vergrabenen Anschlussschicht BS vorzugsweise mittels Ionenimplantation durchgeführt wird. In gleicher Weise können hierbei auch nicht dargestellte Spacerstrukturen zur Realisierung von sogenannten Anschluss-Dotiergebieten ausgebildet werden. Gegebenenfalls können ferner zur Realisierung von herkömmlichen Bitleitungsanschluss-Dotiergeb eten zum An- schließen des Bitleitungsdotiergebiets 101 beispielsweise auch herkömmliche Wannenanschluss-Dotiergebiete WA wie beim Stand der Technik gemäß Figur 2B ausgebildet werden.

Insbesondere zum Ausbilden der vergrabenen Anschlussschicht BS werden demzufolge die zum zweiten Kontakt KS zeigenden

Spacer getrimmt bzw. bearbeitet, wodurch man getrimmte Spacer TSP mit verringerter Dicke erhalt. Unter Verwendung dieser getrimmten Spacer TSP kann demzufolge selbstjustierend vorzugsweise mittels Ionenimplantation das Ausbilden der vergra- benen Anschlussschichten BS vom zweiten Leitungstyp durchgeführt werden.

Gemäß Figuren 9A bis 9C werden nach dem Entfernen insbesondere der verbleibenden zweiten Hartmaskenschicht HM2 an den An- schluss-Bereichen der Grabenfullschicht 5 hochleitfahige Anschlussschichten 8 zum elektrischen Verbinden der ersten und zweiten Dotiergebiete D und S mit der Grabenfullschicht 5 bzw. der vergrabenen Anschlussschicht BS ausgebildet.

Zum selbstjustierenden Ausbilden der hochleitfahigen Anschlussschichten 8 wird beispielsweise zunächst s lizierfahi- ges Material bzw. eine silizierfahige Metallschicht wie z.B. Kobalt, Nickel oder Platin ganzflachig abgeschieden. Anschließend wird eine Umwandlung der Oberflachenschicht des freiliegenden Halbleitermaterials unter Verwendung des sili- zierfahigen Materials zum Ausbilden von hochleitfahigen An- schlussbereichen 8 sowie optional von hoch leitfahigen Steuerschichten 7F der Wortleitungsstapel WL durchgeführt, wobei an den nicht mit Halbleitermaterial (Silizium) in Berührung stehenden Oberflachen kein Silizid ausgebildet wird, sondern das abgeschiedene Material (Metall) bestehen bleibt, weshalb wiederum mittels eines vorzugsweise nasschemischen Atzverfah- rens eine selektive Ruckatzung der abgeschiedenen - aber nicht silizidierten - Metallschicht erfolgen kann. Auf diese Weise können die hochleitfahigen Anschlussschichten 8 sowie die hochleitfahige Steuerschicht 7F selbstjustierend ausge- bildet werden .

Anschließend wird an der Substratoberflache eine erste Oberflächen-Isolierschicht II als Zwischendielektrikum ausgebildet und darin die ersten Kontakte bzw. Drainkontakte KD ober- halb der ersten Dotiergebiete D erzeugt. Die ersten Kontakte KD bestehen vorzugsweise aus zu den Anschlussschichten 8 oberhalb der ersten Dotiergebiete D fuhrenden Kontaktlochern, (via) der eine TiN-Schicht vorzugsweise als Barrierenschicht mit einer Wolfram-Schicht als Fullschicht ausgebildet wird. Anschließend wird an der Oberflache der ersten Oberflächen-Isolierschicht II bzw. in einer ersten Metallisierungsebene eine erste Ober lachen-Bitleitung BL ausgebildet, die über die ersten Kontakte KD die ersten Dotiergebiete D kon- taktiert .

Anschließend werden an der Oberflache der ersten Oberflächen- Isolierschicht 11 bzw. der ersten Oberflachen-Bitleitung BL eine zweite Ober lächen-Isolierschicht 12 ausgebildet und wiederum oberhalb der vergrabenen Anschlussschichten BS bis zur zugehörigen hochleitfahigen Anschlussschicht 8 zweite

Kontakte bzw. Sourcekontakte KS in der zweiten Oberflachenisolierschicht II, 12 m ähnlicher Weise wie die ersten Kontakte KD ausgebildet. Abschließend wird an der Oberflache der zweiten Oberflächen-Isolierschicht 12 bzw. in einer zweiten Metallisierungsebene eine elektrisch leitende Schicht ganz- flachig abgeschieden und derart strukturiert, dass sich eine zweite Oberflachen-Bitleitung SL ergibt, die über die zweiten Kontakte KS die zweiten Dotiergebiete S kontaktiert.

Auf diese Weise erhalt man eine Bitleitungsstruktur mit minimalem Bitleitungsabstand BLP (Bit Line Pitch) , wodurch sich eine Flachenoptimierung und verbesserte Integrationsdichten ergeben. Ferner sind auf Grund des besonderen Isolationsauf- baus auch im Sub-lOOnm-Bereich Halbleiterschaltungen mit hervorragenden elektrischen Eigenschaften zu verwirklichen.

Die Erfindung wurde vorstehend anhand einer nichtflύchtigen SNOR-Halbleiterspeicherschaltung beschrieben. Sie ist jedoch nicht darauf beschrankt und umfasst in gleicher Weise weitere Halbleiterschaltungen, die eine entsprechende Bitleitungsstruktur aufweisen. Ferner ist die Erfindung nicht auf die beschriebenen Silizium-Halbleitersubstrate und zugehörigen

Materialien beschrankt, sondern umfasst in gleicher Weise alternative Halble termaterialien mit entsprechenden Dotierungen oder Isoliermoglichkeiten . In gleicher Weise können auch die Source- und Dramgebiete sowie die zugehörigen Source- und Dramleitungen entsprechend vertauscht werden.

Claims

Patentansprüche

1. Bitleitungsstruktur mit einem Halbleitersubstrat (1, 100, 101) zur Realisierung einer Vielzahl von Halbleiterbauelementen (SE) mit jeweils einem ersten Dotiergebiet (D) von einem ersten Leitungstyp (n) und einem zweiten Dotiergebiet (S) von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp (p) ; einem Bitleitungs-Dotiergebiet (101) vom zweiten Leitungstyp (p) zur Realisierung von zumindest einer vergrabenen Bitleitung (BSL) , das im Halbleitersubstrat ausgebildet und mit den zweiten Dotiergebieten (S) elektrisch verbunden ist; zumindest einem Isolationsgraben (T) , der im Halbleitersubstrat im Wesentlichen parallel zu den vergrabenen Bitleitun- gen (BSL) zu deren Isolierung ausgebildet ist; einer ersten Oberflächen-Isolierschicht (II), die an der Oberfläche des Halbleitersubstrats ausgebildet ist; einer ersten Oberflächen-Bitleitung (DL) , die an der Oberfläche der ersten Oberflächen-Isolierschicht (II) ausgebildet und über erste Kontakte (KD) mit den ersten Dotiergebieten (D) elektrisch verbunden ist; einer zweiten Oberflächen-Isolierschicht (12) , die an der Oberfläche der ersten Isolierschicht (II) und/oder der ersten Oberflächen-Bitleitung (DL) ausgebildet ist; und einer zweiten Oberflächen-Bitleitung (SL) , die an der Oberfläche der zweiten Oberflächen-Isolierschicht (12) ausgebildet und über zumindest einen zweiten Kontakt (KS) mit den zweiten Dotiergebieten (S) elektrisch verbunden ist, d a d u r c h g e k e n n z e i c h n e t, dass die erste Oberflächen-Bitleitung (DL) eine Unterbrechung im Bereich des zweiten Kontakts (KS) aufweist, und der Isolationsgraben (T) zumindest im Bereich des zweiten Kontakts (KS) und der daran angrenzenden ersten Kontakte (KD) eine elektrisch leitende Grabenfullschicht (5) aufweist, wel- ehe die an dem zweiten Kontakt (KS) angrenzenden ersten Dotiergebiete (D) zur Realisierung einer vergrabenen Kontakt- Umgehungsleitung miteinander elektrisch verbindet.

2. Bitleitungsstruktur nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass der Isolationsgraben (T) eine an seiner Grabenoberflache ausgebilde- te erste Grabenisolierschicht (2) , eine an der Oberflache der ersten Grabenisolierschicht (2) ausgebildete elektrisch leitende oder nicht leitende Abschirmschicht (3) und eine auf der Oberflache der Abschirmschicht (3) ausgebildete zweite Grabenisolierschicht (4) aufweist, auf der die Grabenfull- Schicht (5) im oberen Abschnitt des Isolationsgrabens (X) ausgebildet ist.

3. Bitleitungsstruktur nach Patentanspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass die zwei- ten Dotiergebiete (S) mittels zugehöriger vergrabener Anschlussschichten (BS) mit der vergrabenen Bitleitung (BSL) verbunden sind und der zweite Kontakt (KS) im Wesentlichen über einer der vergrabenen Anschlussschichten (BS) oder über Wannenanschluss-Dotiergebieten (WA) zum Anschließen der vergrabenen Bitleitung (BSL) ausgebildet ist.

4. Bitleitungsstruktur nach Patentanspruch 3, d a d u r c h g e k e n n z e i c h n e t, dass der zweite Kontakt (KS) unmittelbar oder mittels einer selbst justie- renden hochleitfahigen Anschlussschicht (8) m t dem zweiten Dotiergebiet (S) und der zugehörigen vergrabenen Anschlussschicht (BS) verbunden ist.

5. Bitleitungsstruktur nach einem der Patentansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, dass an der

Oberflache der Grabenfullschicht (5) eine flache Grabenisolierschicht (6) ausgebildet ist.

6. Bitleitungsstruktur nach einem der Patentansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass die an den zweiten Kontakt (KS) angrenzenden ersten Kontakte (KD) unmittelbar oder mittels einer selbst justierenden hochleitfa- higen Anschlussschicht (8) mit den ersten an den zweiten Kontakt (KS) angrenzenden Dotiergebieten (D) und zugehörigen freiliegenden Anschluss-Bereichen der Grabenfullschicht (5) verbunden sind.

7. Bitleitungsstruktur nach einem der Patentansprüche 1 bis

6, d a d u r c h g e k e n n z e i c h n e t, dass das Substrat ein Wannen-Dotiergebiet (100) aufweist, m dem das Bitleitungs-Dotiergebiet (101) liegt, und der Isolationsgraben (I) über das Wannen-Dotiergebiet (100) hinausragt .

8. Bitleitungsstruktur nach einem der Patentansprüche 1 bis

7, d a d u r c h g e k e n n z e i c h n e t, dass d e Halbleiterbauelemente eine Vielzahl von matrixformig angeordneten nichtfluchtigen Speicherelementen (SE) mit einer ersten Isolierschicht (7A) , einer ladungsspeichernden Schicht (7B) , einer zweiten Isolierschicht (7C) und einer Steuerschicht (7D) aufweisen.

9. Verfahren zur Herstellung einer Bitleitungsstruktur zumindest im Bereich eines zweiten Kontakts (KS) und daran angrenzender erster Kontakte (KD) mit den Schritten: a) Ausbilden eines Bitleitungs-Dotiergebiets (101) in einem Substrat (1, 100); b) Ausbilden eines Isolationsgrabens (T) im Substrat; c) Ausbilden einer ersten Grabenisolierschicht (2) an einer Grabenoberflache des Grabens (T) ; d) Ausbilden einer Abschirmschicht (3) an der Oberflache der Grabenisolierschicht (2) in einem unteren Abschnitt des

Isolationsgrabens (T) ; e) Ausbilden einer zweiten Grabenisolierschicht (4) an der Oberflache der Abschirmschicht (3); f) Ausbilden einer elektrisch leitenden Grabenfullschicht (5) als vergrabene Kontakt-Umgehungsleitung an der Oberflache der zweiten Grabenisolierschicht (4); g) Ausbilden einer dritten Grabenisolierschicht (6) an der Oberflache der Grabenfullschicht (5) zumindest im Bereich des zweiten Kontakts (KS) ; h) Ausbilden einer Vielzahl von anzuschließenden Halblei- terbauelementen (SE) mit jeweils einem ersten und einem zweiten Dotiergebiet (D, S) an der Oberflache des Substrats; I) Ausbilden von zumindest einem Bitleitungsanschluss- Dotiergebiet (BS, WA) zum Anschließen des Bitleitungs- Dotiergebiets (101); j) Ausbilden einer ersten Oberflächen-Isolierschicht (II) an der Substratoberflache; k) Ausbilden von zumindest an den auszubildenden zweiten Kontakt (KS) angrenzenden ersten Kontakten (KD) m der ersten Oberflächen-Isolierschicht (II) ; 1) Ausbilden einer ersten Oberflachen-Bitleitung (DL) an der Oberflache der ersten Oberflächen-Isolierschicht (II) derart, dass sie eine Unterbrechung im Bereich des auszubildenden zweiten Kontakts (KS) aufweist; m) Ausbilden einer zweiten Oberflächen-Isolierschicht (12) an der Oberflache der ersten Oberflächen-Isolierschicht (II) und/oder der ersten Oberflachen-Bitleitung (DL) ; n) Ausbilden von zumindest dem zweiten Kontakt (KS) in der ersten und zweiten Oberflächen-Isolierschicht (II, 12); und o) Ausbilden einer zweiten Oberflachen-Bitleitung (SL) an der Oberflache der zweiten Oberflächen-Isolierschicht (12) .

10. Verfahren nach Patentanspruch 9, d a d u r c h g e k e n n z e i c h n e t, dass m Schritt d) elektrisch nicht leitendes oder elektrisch leiten- des Material als Abschirmschicht (3) m Isolationsgraben (T) abgeschieden und zuruckgeatzt wird.

11. Verfahren nach Patentanspruch 9 oder 10, d a d u r c h g e k e n n z e i c h n e t, dass m

Schritt g) die dritte Grabenisolierschicht (6) mittels eines STI-Verfahrens ausgebildet wird.

12. Verfahren nach einem der Patentansprüche 9 bis 11, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt k) die ersten Kontakte (KD) unmittelbar oder mittels einer selbst justierenden hochleitfahigen Anschlussschicht (8) freiliegende Anschluss-Bereiche der Grabenfullschicht (5) mit zugehörigen ersten Dotiergebieten (D) verbinden.

13. Verfahren nach einem der Patentansprüche 9 bis 12, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt I) als Bitleitungsanschluss-Dotiergebiete vergrabene Anschlussschichten (BS) und/oder Wannenanschluss-Dotier- gebiete (WA) zum Anschließen der vergrabenen Bitleitung (BSL) ausgebildet werden; und in Schritt n) der zweite Kontakt (KS) unmittelbar oder mittels einer selbst justierenden hochleitfahigen Anschlussschicht (8) im Wesentlichen über den Bitle tungsanschluss- Dotiergebieten (BS, WA) ausgebildet wird.

14. Verfahren nach Patentanspruch 13, d a d u r c h g e k e n n z e i c h n e t, dass m Schritt a) kristallines Silizium als Substrat verwendet, in Schritt f) hochdotiertes Polysilizium als zweite Grabenfullschicht (5) abgeschieden, und als selbstjustierende hochleitfahige Anschlussschicht (8) em Silizid aus einem silizierfahigen Material umgewandelt wird.

15. Verfahren nach einem der Patentansprüche 9 b s 14, d a d u r c h g e k e n n z e i c h n e t, dass SiO als erste bis dritte Grabenisolierschicht (2, 4, 6) ausgebildet wird.

16. Verfahren nach einem der Patentansprüche 9 bis 15, d a d u r c h g e k e n n z e i c h n e t, dass Schritt a) ferner em Wannen-Dotiergebiet (100) vom ersten

Leitungstyp (n) im Substrat ausgebildet wird, in dem das Bit- leitungs-Dotiergebiet (101) vom zweiten Leitungstyp (p) liegt, und in Schritt b) der Isolationsgraben (T) über das Wannen- Dotiergebiet (100) hinausragt.

17. Verfahren nach einem der Patentanspr che 9 bis 16, d a d u r c h g e k e n n z e i c h n e t, dass die Halbleiterbauelemente eine Vielzahl von matrixformig ausgebildeten nichtfluchtigen Speicherelementen (SE) mit einer ersten Isolierschicht (7A) , einer ladungsspeichernden Schicht (7B) , einer zweiten Isolierschicht (7C) und einer Steuerschicht (7D) aufweisen.