WO2004021433A1 - Ｓｏｉウエーハの製造方法 - Google Patents

Ｓｏｉウエーハの製造方法 Download PDF

Info

Publication number
WO2004021433A1
WO2004021433A1 PCT/JP2003/010559 JP0310559W WO2004021433A1 WO 2004021433 A1 WO2004021433 A1 WO 2004021433A1 JP 0310559 W JP0310559 W JP 0310559W WO 2004021433 A1 WO2004021433 A1 WO 2004021433A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
soi
wafers
layer
insulating layer
Prior art date
Application number
PCT/JP2003/010559
Other languages
English (en)
French (fr)
Inventor
Miho Iwabuchi
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to EP03791244A priority Critical patent/EP1548822A1/en
Priority to US10/525,397 priority patent/US20060154445A1/en
Publication of WO2004021433A1 publication Critical patent/WO2004021433A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Definitions

  • the present invention relates to a method of manufacturing an SOI (Silicon on Insulator) wafer formed of an SOI layer, an insulating layer, and a support substrate, and more particularly to a method of manufacturing an SOI wafer by a bonding method (bonding method).
  • SOI Silicon on Insulator
  • the degree of integration of integrated circuits has increased remarkably, and accordingly, stricter conditions have been imposed on the processing accuracy such as the flatness and smoothness of the mirror-polished semiconductor single crystal wafer surface.
  • the SOI wafer is an ideal dielectric separation substrate, so it is used mainly as a high-frequency and high-speed device mainly in mobile communication equipment and medical equipment, and large demand expansion is expected in the future.
  • the SOI wafer 50 has an SOI layer 52 (also referred to as a semiconductor layer or an active layer) for forming an element such as a single-crystal silicon layer, and an insulating layer such as a silicon oxide film. 5 4 It has a structure formed on [buried (BOX) oxide film layer or simply oxide film layer].
  • the insulating layer 54 is formed on a supporting substrate 56 (also referred to as a substrate layer), and has a structure in which an SOI layer 52, an insulating layer 54, and a supporting substrate 56 are sequentially formed.
  • SIMOX Separatation by implanted oxygen
  • oxygen ions are implanted into silicon single crystal at a high concentration, and then heat treatment is performed at high temperature to form an oxide film.
  • bonding method bonding method that combines mirror-polished wafers without using an adhesive and makes one of the wafers thinner.
  • the thickness of the active layer (SOI layer) 52 that becomes the device active region can be determined and controlled by the acceleration voltage at the time of oxygen ion implantation.
  • the acceleration voltage at the time of oxygen ion implantation there is an advantage that 2 can be easily obtained, there are many problems such as the reliability of the buried (BOX) oxide film (insulating layer) 54 and the crystallinity of the active layer 52.
  • the wafer bonding method involves forming an oxide film (insulating layer) 54 on at least one of two single-crystal silicon mirrors, and bonding them together without using an adhesive, followed by heat treatment (usually (1100 ° C to 1200 ° C) to strengthen the bond.After that, one of the wafers is thinned by grinding or wet etching, and then the surface of the thin film is mirror-polished. Since the layer 52 is formed, there is an advantage that the buried (BOX) oxide film (insulating layer) 54 has high reliability and the SOI layer 52 has good crystallinity. However, since the SOI wafer 50 thus bonded is mechanically worked by grinding or polishing to make it thinner, the thickness of the SOI layer 52 obtained and its uniformity are limited.
  • a method of manufacturing a SOI wafer by combining and separating ion-implanted wafers is beginning to attract attention.
  • This method is also referred to as an ion implantation separation method, in which an insulating layer is formed on at least one of the two wafers (bondue wafer), and hydrogen ions or rare gas ions are injected from the upper surface of the bond wafer.
  • an insulating layer is formed on at least one of the two wafers (bondue wafer)
  • hydrogen ions or rare gas ions are injected from the upper surface of the bond wafer.
  • the surface into which the ions have been implanted is brought into close contact with the other wafer (base wafer) via the insulating layer, and then heat treatment is performed to remove a part of the bond wafer using the microbubble layer as a cleavage plane.
  • FIG. 7 shows an example of the main steps of this ion implantation stripping method, which will be described in further detail.
  • a base wafer 56 a to be a supporting substrate 56 and a bond wafer 52 a to be an SOI layer 52 are prepared as two raw materials, ie, wafers [FIG. 7 (a), step 100].
  • wafers For example, mirror-polished silicon single crystal wafers are used as these wafers.
  • These cleaning process is performed as necessary with respect Ueha (Step 1 0 1) c
  • This Bondueha 5 buried after the 2 a surface of (B OX) an oxide film (insulating layer) oxide film 5 4 a [Fig. 7 (b), step 10]
  • a silicon oxide film may be formed on the surface of the bonder 52a by subjecting the bonder 52a, which is a silicon single crystal wafer, to thermal oxidation.
  • H 2 S 0 4 _H 2 0 may be carried out washed with 2 mixed solution (Step-up 1 0 5).
  • H 2 S 0 4 - H 2 0 2 mixture in Yuck preparative washed Me art known stands for SPM (Sulfuric acid-Hydrogen peroxide Mixture ), a cleaning solution used for the removal of organic contaminants.
  • SPM sulfuric acid-Hydrogen peroxide Mixture
  • the base wafer 56a is brought into close contact with the base wafer 56a at room temperature through the oxide film 54a on the surface of the bond implant 52a on which the microbubble layer (encapsulation layer) 58 is formed. (d), Step 106).
  • a heat treatment peeling heat treatment
  • a part of the bond wafer 52a is peeled off from the encapsulation layer 58 to make the bond wafer 52a thinner [FIG. e)), step 108), and then bond heat treatment (FIG. 7 (f), step 110) to reduce the thickness of the bond wafer 52a and the base wafer 56a to the oxide film 54a.
  • a wafer 50 having an SOI structure is produced by firmly bonding through the interface.
  • the SOI wafer manufactured by the above-mentioned bonding method has an insulating film (layer) 54 and an SOI layer 52 separated and sequentially laminated on one main surface of the support substrate 56. Having a cross-sectional shape of the structure described. Also, there is a region called polishing sagging on the outer periphery of the surface of the two mirror-polished wafers to be bonded, and that portion is removed due to insufficient bonding, so that the insulating layer 54 and the SOI The diameter of the layer 52 is generally several mm smaller than that of the supporting substrate 56.
  • the surface of the S ⁇ I layer 52 of the wafer having the S ⁇ I structure may be modified and the thickness of the S ⁇ I layer 52 may be controlled (step). 1 1 2).
  • the surface (peeled surface) of the SOI layer 52 of the obtained SOI ⁇ wafer 50 having the SOI structure has damage left by hydrogen ion implantation, it is usually called polishing with a small polishing allowance called a touch polish. To remove the damaged layer.
  • a heat treatment in an argon gas atmosphere is performed, a sacrificial oxidation process for performing thermal oxidation and oxide film removal to reduce the thickness of the SOI layer 52, or By appropriately combining the surface In some cases, an SOI wafer 50 having a thin S ⁇ I layer 52 with no damage is produced.
  • a method of manufacturing silicon wafers such as silicon which is a raw material of SOI wafers, generally involves a slicing process in which a single crystal rod (ingot) manufactured by a single crystal manufacturing apparatus is sliced to obtain a thin disk-shaped wafer.
  • a single crystal rod (ingot) manufactured by a single crystal manufacturing apparatus is sliced to obtain a thin disk-shaped wafer.
  • the present invention has been made in view of the above-described problems of the related art, and it is an object of the present invention to provide a method for manufacturing an SOI wafer, which suppresses generation of a void when manufacturing an SOI wafer and has high productivity. Aim.
  • the present inventors have conducted intensive studies and found that the quality of the raw material ⁇ a used as the bond Ia of the SOI ⁇ ⁇ aha has an influence on the occurrence of the above-mentioned voids. In particular, the pits on the surface of Bondueha were found to be a problem.
  • pit clusters are defects in which small pits are gathered in an island shape, and the size of the aggregate is relatively large, for example, 0.5 ⁇ m or more.
  • a pit cluster is a defect in which minute pits are gathered in an island shape, and the size of the aggregate is defined to be 0.5 ⁇ m or more. It is considered that the pit clusters are mainly caused by heavy metal contamination from the polishing process to the storage of the pit tank after polishing and the washing and drying processes.
  • the method for producing an SOI wafer of the present invention is a raw material wafer.
  • an insulating layer is formed on at least one of the wafers (bondue wafer), and the bond 18 is bonded to the other wafer (base wafer) without using an adhesive.
  • the surface roughness of the insulating layer is set to a certain value or less, and the bond wafer and the base wafer are bonded together.
  • the PV (Peak to Valley) value of the irregularities on the surface of the insulating layer (oxide film) is evaluated in an area of 10 m x 10 m, it is less than 1.5 nm, that is, more than 1.5 nm. It is necessary that the part does not exist. If the bonding between the bond wafer and the base wafer is performed in the state of the insulating layer having such a surface roughness, the occurrence of voids can be significantly reduced. .
  • the PV value of the surface of the insulating layer be 1.5 nm or less by using a wafer having no pit cluster as the bond wafer.
  • a wafer with no pit cluster is defined as a defect that is observed as an aggregate of microdefects that are not protruding when a defect of 0.08 / im or more is evaluated using, for example, a laser microscope with a confocal optical system. ⁇ ⁇ Not observed (not detected) in the eave plane. With this laser microscope with confocal optics, it is possible to detect whether the defect is a protrusion or a pit-like defect in the light and dark pattern of the defect depending on the method of measurement, and directly observe the distribution of the defect.
  • the pit cluster generally consists of tens or more pit-like microdefects of about 0.2 to 0.08 m gathered in a size of 0.5 pm or more, for example, about 1 ⁇ m to 10 ⁇ m, Aggregates are formed and observed in the range of about 10 ⁇ m.
  • an insulating layer is formed on at least one of the two wafers, ie, (bondue wafer). Hydrogen ions or rare gas ions are implanted from the upper surface of the bond wafer to form a microbubble layer inside the bond wafer. Then, the surface on which the ions are implanted is replaced with the insulating layer (oxide film). And then adhere to the other wafer (base wafer), and then apply heat treatment to separate the bond wafer using the microbubble layer as a cleavage plane to make the bonder wafer thinner. It is preferable to perform the bonding by firmly bonding the bonded wafer and the base wafer via the insulating layer.
  • the cause of the void is considered as follows. In other words, if there is a pit cluster in which small pits are densely formed, if an oxide film is formed on this wafer, the characteristics of the oxide film are degraded, or the flatness (uniformity) of the oxide film itself is deteriorated. Deterioration of the surface roughness of the oxide film occurs, and the base wafer is bonded in this state, and the adhesion of the oxide film on the roughened surface of the oxide film is weak, resulting in voids. is there. Therefore, the generation of such voids is a problem peculiar to the method of manufacturing an SOI wafer by the bonding method (bonding method), and the generation of such a form does not occur in a method such as SIMOX.
  • the method for detecting the pit clusters on the wafer surface is not particularly limited.For example, a defect of 0.08 ⁇ m or more is evaluated by a laser microscope of a confocal optical system, and the presence or absence of aggregates of minute defects is determined. Inspection is sufficient.
  • pit clusters can be evaluated using atomic force microscopy (AFM).
  • the generation of voids can be reduced.
  • a mirror-polished wafer in an environment having a heavy metal concentration of 10 ppb or less as a bond a wafer.
  • the main cause of the pit cluster is considered to be heavy metal contamination from the polishing process to the storage of the pit tank after polishing and the washing and drying processes. If contamination in this process is controlled and mirror polishing is performed, It is preferable to use a wafer as a raw material for producing an SOI wafer, which can produce a wafer having a small amount of water. Although it is preferable that there is no heavy metal contamination, the total amount of heavy metals such as Cu and Ni is preferably 10 ppb or less, more preferably 1 ppb or less.
  • FIG. 1 is a schematic diagram showing an example of a process sequence of a method for manufacturing an SOI wafer according to the present invention. This is a flowchart shown together with 0.
  • FIG. 2 is a map diagram showing the result of observation of the surface of the bonded bond wafer in Experimental Example 1 by a laser microscope for a confocal optical system.
  • Fig. 3 shows the results of AFM observation of the bond surface before and after BOX oxidation in Experimental Example 1.
  • (a) and (1) are schematic diagrams showing pit clusters on the bond surface before BOX oxidation and (a). (2) is a graph showing the depth of each pit,
  • (b) and (1) are schematic diagrams showing the abnormal growth of the oxide film on the bondue surface after B ⁇ X oxidation, and
  • (b) and (2) are It is a graph which shows the height of the abnormal growth part.
  • Figure 4 shows the results of the same point observation of the confocal optical system with a laser microscope before and after lamination in Experimental Example 1, and (a) shows the portion of the bond wafer surface before the lamination after forming the BOX oxide film (1). 2) shows the surface state of the oxide film in (2), and (b) shows the enlarged surface state of the SII layer after bonding the parts corresponding to the above parts (1) and (2).
  • FIG. 5 is a flowchart showing, together with a schematic diagram, the order of steps in the method for manufacturing an SOI wafer in Experimental Example 1.
  • FIGS. 6A and 6B are explanatory diagrams showing an example of the structure of the SOI wafer, wherein FIG. 6A is a top explanatory diagram and FIG. 6B is a sectional explanatory diagram.
  • FIG. 7 is a flowchart showing an example of a process sequence of a conventional method for manufacturing an SOI wafer together with a schematic diagram.
  • FIG. 1 is a flowchart showing an example of a process sequence of a method for manufacturing an SOI wafer according to the present invention, together with a schematic diagram.
  • FIG. 1 the same or similar members as those in FIG. 7 are denoted by the same reference numerals.
  • the manufacturing flow of the SOI wafer of the present invention shown in FIG. 1 is basically the same as the manufacturing flow of the conventional SOI wafer shown in FIG. 7, so that the same steps will not be described again. Only the differences are described below.
  • an insulating layer 54a is formed on at least one of the two wafers which are the raw material wafers, namely, the bonder 52a and the base wafer 56a, at least one of the bonders 52a.
  • the PV value of the surface of the insulating layer 54 a formed on the bond heater 52 a Is smaller than 1.5 nm, in other words, the base wafer 56a and the bond wafer are in a state in which the PV value (evaluated with an error of ⁇ ⁇ ⁇ ⁇ m) is 1.5 nm or less. It is characterized in that the shellfish is occupied with 52a.
  • Step 100a in order to form the insulating layer 54a having a low PV value, attention is paid to the quality of the silicon single crystal silicon used for the ponde wafer 52a. [FIG. 1 (a), Step 100a] can form an insulating layer 54a having a low PV value [FIG. 1 (a), Step 100a].
  • Wafers without such pit clusters are manufactured with particular attention to heavy metal contamination after the polishing process. For example, a mirror polished and stored after polishing in an environment where the concentration of heavy metals is 10 ppb or less is used as a bond ea. For example, after polishing is completed, the wafer may be immersed in pure water or the like and stored while it is sent to the next process. The amount of heavy metals in the storage water is controlled.
  • the process sequence after the BOX oxide film formation (step 102) is exactly the same as the process sequence of the conventional method of FIG. 7, but voids are generated in the obtained SOI wafer 50. It is possible to manufacture an SOI wafer 50 with a remarkably reduced yield and a good yield.
  • FIG. 5 is a flowchart showing the order of steps in Experimental Example 1 together with a schematic diagram.
  • a silicon wafer with a diameter of 300 mm, p-type, orientation ⁇ 100>, and a mirror-polished silicon wafer with a resistivity of 10 ⁇ cm Prepared as 52a [Fig. 5 (a), step 100].
  • these wafers were washed (step 101).
  • FIG. 9 is a schematic diagram showing the observation result of a confocal optical system on the surface of Doeha 52a with a laser microscope, as a map of the entire eha. Although an enlarged view of individual pit clusters PC is not shown, these pit clusters gather tens or more of pit-like microdefects of about 0.2 to 0.08 ⁇ m and 0.5 ⁇ m or more. For example, the defect formed an aggregate in a range of about 1 m to 10 m.
  • a 150-nm-thick BOX oxide film 54a was formed by thermal oxidation on the surface of the bond wafer 52a where such a pit cluster PC exists [FIG. 5 (b), step 102]. Further, hydrogen ions were implanted to form an encapsulation layer 58 [FIG. 5 (c), step 104]. Next, SPM cleaning was performed (Step 105).
  • FIG. 3 shows the results of AFM observation of the bond surface before and after B ⁇ X oxidation.
  • A) and (1) are schematic diagrams showing pit clusters on the bond surface before BOX oxidation and (a). (2) is a graph showing the depth of each pit,
  • (b) (1) is a schematic diagram showing the abnormal growth of the oxide film on the bondue surface after BOX oxidation, and
  • (b) (2) is a graph showing the abnormalities. It is a graph which shows the height of a growth part.
  • the abnormal growth X of a plurality of oxide films (the portion indicated by ⁇ in Figs.
  • the surface into which the ion implantation of the bond 52a was implanted was brought into close contact with the base wafer 56a at room temperature [FIG. 5 (d), step 106]. More nitrogen A peeling heat treatment at 500 ° C. for 30 minutes is applied in an atmosphere to peel off a portion of the bonder 52 a to form a thin film on the bonder 52 a, thereby forming an SOI having a thickness of about 250 nm. The layer was obtained (FIG. 5 (e), step 108).
  • the SOI layer 52 was firmly bonded by applying a bonding heat treatment at 110 ° C. for 2 hours in a nitrogen atmosphere, thereby producing a wafer 50 having an SOI structure (FIG. 5 (f)). 1 1 0].
  • the SOI layer 52 is sacrificed, the silicon in the SOI layer 52 is oxidized to form an oxide film, and the oxide film is processed with hydrofluoric acid, so that the SOI layer 52 finally becomes about 150 A 50 nm thin film SOI wafer 50 was manufactured.
  • FIG. 4 shows the results of the same point observation of the confocal optical system before and after bonding using a laser microscope.
  • A shows the portion of the bond wafer surface after the formation of the BOX oxide film and before bonding (1)
  • B shows the surface state of the oxide film
  • b shows the enlarged surface state of the SOI layer after bonding the parts corresponding to the above parts (1) and (2).
  • the oxide film becomes rough (abnormal growth) in the area where the pit cluster was present.
  • void B with a diameter of 20 ⁇ m or more was observed in that part.
  • Pondua 52a was manufactured under the same manufacturing conditions as in Experimental Example 1, and was inspected with a laser microscope with a confocal optical system.
  • a heat treatment was performed in an argon gas atmosphere to remove the surface roughness and distortion of the SOI layer 52.
  • This is a vertical heater heat treatment system (Batch furnace) and heat treatment at 1200 ° C for 1 hour under argon gas atmosphere.
  • the roughness of the surface of the damage S I layer 52 caused by ion implantation is improved to some extent.
  • the SOI layer 52 was polished by a CMP polishing apparatus. This was performed with a polishing allowance of about 40 nm.
  • the SOI layer 52 is sacrificed, the silicon in the SOI layer 52 is oxidized to form an oxide film, and the oxide film is processed with hydrofluoric acid, so that the SOI layer 52 finally becomes about 150
  • a thin film SOI wafer 50 nm of about nm was manufactured [FIG. 1 (g), step 1 12].
  • the manufacturing process shown in the above embodiment is only an example, and if a manufacturing method of SOI having a laminating process, various processes such as cleaning, heat treatment, etc. may be added in addition thereto.
  • the order of the steps can be partially changed, and the steps can be changed as appropriate according to the purpose, such as a step in which some steps such as CMP polishing for modifying the quality of the SOI layer and adjusting the thickness are omitted.

Abstract

本発明は、ＳＯＩウエーハを製造する際にボイドの発生を抑え、生産性の高いＳＯＩウエーハの製造方法を提供する。本発明は、原料ウエーハとなる２枚のウエーハのうち、少なくとも一方のウエーハに絶縁層を形成し、該一方のウエーハと他方のウエーハとを接着剤を用いずに貼り合わせるＳＯＩウエーハの製造方法において、該絶縁層の表面のＰＶ値が１．５ｎｍ以下であるようにした。

Description

明 細 書
S O I ゥエーハの製造方法 技術分野
本発明は、 S O I層、 絶縁層、 支持基板で形成された S O I ( Silicon on Insulator) ゥエーハの製造方法に関し、 特に結合法 （貼り合わせ法） による Sひ I ゥエーハの製造方法に関する。 背景技術
近年、 集積回路はその集積度を著しく増し、 それに伴い鏡面研磨され た半導体単結晶ゥエーハ表面の平坦度や平滑度のような加工精度もより 厳しい条件が課されるようになった。 しかも、 性能 ·信頼性 ·歩留まり の高い集積回路を得る為には、 機械的な精度だけではなく、 電気的な特 性についても高いことが要請されるようになった。 中でも S O I ゥエー ハについて言えば、 理想的な誘電体分離基板なので、 主に移動通信機器 や医療機器関係で高周波、 高速系デバイスとして利用され、 今後の大 な需要拡大が予想されている。
図 6に示すように S O I ゥエーハ 5 0は、 単結晶シリ コン層のような 素子を形成するための S O I層 5 2 (半導体層や活性層ともいう） が、 シリ コン酸化膜のような絶縁層 5 4 〔埋め込み （B O X ) 酸化膜層や単 に酸化膜層ともいう〕 の上に形成された構造をもつ。 また絶縁層 5 4は 支持基板 5 6 (基板層ともいう） 上に形成され、 S O I層 5 2、 絶縁層 5 4、 支持基板 5 6が順次形成された構造となつ.ている。
従来、 S O I層 5 2及び支持基板 5 6が例えばシリコン、 及び絶縁層 5 4が例えばシリ.コン酸化膜からなる上記 S〇 I構造を持つ S O I ゥェ ーハ 5 0の製造方法としては、 酸素イオンをシリコン単結晶に高濃度で 打ち込んだ後に、 高温で熱処理を行い、 酸化膜を形成する S I M O X ( Separation by implanted oxygen) 法によるものと、 2枚の鏡面研磨し たゥエーハを、 接着剤を用いることなく結合し、 片方のゥエーハを薄膜 化する結合法 （貼り合わせ法） がある。
S I M O X法は、 デバイス活性領域となる活性層 （S O I層） 5 2の 膜厚を、 酸素イオン打ち込み時の加速電圧で決定、 制御できるために、 薄層でかつ膜厚均一性の高い活性層 5 2を容易に得る事ができる利点が あるが、 埋め込み （B O X ) 酸化膜 （絶縁層） 5 4の信頼性や、 活性層 5 2の結晶性等問題が多い。
—方、 ゥエーハ結合法は、 単結晶のシリ コン鏡面ゥエーハ 2枚のうち 少なく とも一方に酸化膜 （絶縁層） 5 4を形成し、 接着剤を用いずに貼 り合わせ、 次いで熱処理 （通常は 1 1 0 0 °C〜 1 2 0 0 °C ) を加えるこ とで結合を強化し、 その後片方のゥエーハを研削や湿式ェッチングによ り薄膜化した後、 薄膜の表面を鏡面研磨して S O I層 5 2を形成するも のであるので、 埋め込み （B O X ) 酸化膜 （絶縁層） 5 4の信頼性が高 く S O I層 5 2の結晶性も良好であるという利点がある。 しかし、 この ようにして貼り合わされた S O I ゥエーハ 5 0は研削や研磨により機械 的な加工を行い薄膜化しているため、 得られる S O I層 5 2の膜厚およ ぴその均一性に限界がある。
また最近 S O I ゥエーハの製造方法として、 イオン注入したゥエーハ を結合及び分離して S O I ゥエーハを作製する方法が新たに注目され始 めている。 この方法はイオン注入剥離法などとも言われ、 2枚のゥエー ハのうち、 少なく とも一方のゥエーハ （ボンドゥエーハ） に絶縁層を形 成すると共に、 該ボンドゥエーハの上面から水素イオンまたは希ガスィ オンを注入して該ボンドゥエーハ内部に微小気泡層を形成させた後、 該 イオンを注入した方の面を、 該絶縁層を介して他方のゥエーハ （ベース ゥエーハ） と密着させ、 その後熱処理を加えて該微小気泡層を劈開面と して該ボンドゥエーハの一部分を剥離することによつて該ボンドゥエ一 ハを薄膜化し、 さらに熱処理を加えて、 該薄膜化したボンドゥエーハと ベースゥエーハとを該絶縁層を介して強固に結合することによって S O I ゥエーハとする技術 （特開平 5 - 2 1 1 1 2 8号公報参照） である。 この方法によれば、 上記劈開面は良好な鏡面であり、 S O I層の膜厚の 均一性も高い S O I ゥエーハが比較的容易に得られる。
このィオン注入剥離法について図 7にその主な工程の 1例を示してさ らに詳細に説明する。 まず、 2枚の原料ゥエーハとして支持基板 5 6と なるベースウェーハ 5 6 a と S O I層 5 2となるボンドゥエーハ 5 2 a を準備する 〔図 7 ( a ) 、 ステップ 1 0 0〕 。 これらのゥエーハとして は、 例えば鏡面研磨されたシリ コン単結晶ゥエーハが用いられる。 これ らのゥエーハに対して必要に応じて洗浄処理を施す （ステップ 1 0 1 ) c このボンドゥエーハ 5 2 aの表面には後に埋め込み （B OX) 酸化膜 (絶縁層） となる酸化膜 5 4 aを形成する 〔図 7 (b ) 、 ステップ 1 0
2〕 。 これは例えばシリコン単結晶ゥエーハであるボンドゥエーハ 5 2 aに対して熱酸化を施すことによりボンドゥエーハ 5 2 aの表面にシリ コン酸化膜を形成すればよい。
次に該酸化膜 5 4 aの上からボンドゥエーハ 5 2 aに水素イオン （又 は希ガスイオン） を注入し、 微小気泡層 （封入層） 5 8を形成する 〔図
7 ( c ) 、 ステップ 1 04〕 。
その後、 H2S 04_H202混合液等により洗浄を実施しても良い （ステ ップ 1 0 5) 。 H2S 04— H202混合液は、 ウエッ ト洗浄め分野では S P M (Sulfuric acid-Hydrogen peroxide Mixture) の略称で知られ、 有機 汚染物質の除去に用いられる洗浄液である。 次に、 微小気泡層 （封入層） 5 8を形成したボンドゥエーハ 5 2 aの イオン注入をした方の面の酸化膜 5 4 aを介して、 ベースウェーハ 5 6 a と室温で密着させる 〔図 7 ( d ) 、 ステップ 1 0 6〕 。
次に 5 0 0 °C以上の熱処理 （剥離熱処理） を加えることによりボンド ゥエーハ 5 2 aの一部分を封入層 5 8より剥離することによつて該ボン ドゥエーハ 5 2 aを薄膜化し 〔図 7 ( e ) 、 ステップ 1 0 8〕 、 次いで 結合熱処理 〔図 7 ( f ) 、 ステップ 1 1 0〕 を施して該薄膜化したボン ドゥエーハ 5 2 a とべ一スウェーハ 5 6 a とを該酸化膜 5 4 aを介して 強固に結合することによって S O I構造を持つゥエーハ 5 0が作製され る。
上記した貼り合わせ法を用いて製造された S O I ゥエーハは、 この段 階では支持基板 5 6の一主表面に絶縁膜 （層） 5 4と S O I層 5 2がそ れぞれ分離して順次積層された構造の断面形状を有する。 また、 貼り合 わせられる 2枚の鏡面研磨ゥエーハ表面の外周部には研磨ダレと呼ばれ る領域が存在し、 その部分は結合が不十分となるため除去されるため、 絶縁層 5 4と S O I層 5 2は、 支持基板 5 6に対して数 m m程度小径と なるのが一般的である。
また、 更に図 7 ( g ) に示すように上記 S〇 I構造を有するゥエーハ の S〇 I層 5 2の表面を改質及び S〇 I層 5 2の厚さを制御することが ある （ステップ 1 1 2 ) 。 例えば、 得られた S O I構造を持つ S O I ゥ エーハ 5 0の S O I層 5 2の表面 （剥離面） には水素イオン注入による ダメージが残留しているので、 通常はタツチポリ ッシュと呼ばれる研磨 代の少ない研磨を行ってダメージ層を除去する。 また、 タツチポリ ッシ ュの代替として、 アルゴンガス雰囲気下での熱処理を行ったり、 S O I 層 5 2の膜厚を薄くするため熱酸化と酸化膜除去をおこなう犠牲酸化処 理を行ったり、 あるいはこれらを適宜組み合わせることによって、 表面 にダメージのない薄膜の S〇 I層 5 2を有する S O I ゥエーハ 5 0を作 製する場合もある。
また、 S O I ゥエーハの原料となるシリ コン等のゥエーハの製造方法 は、 一般的に単結晶製造装置によって製造された単結晶棒 （インゴッ ト） をスライスして薄円板状のゥエーハを得るスライス工程と、 該スラ イス工程で得られたゥエーハの割れや欠けを防ぐためにその外周エツジ 部を面取りする面取り工程と、 面取り されたゥエーハをラッピングして これを平坦化するラッピング工程と、 面取りおよぴラッピングされたゥ エーハ表面に残留する加工歪を除去するエッチング工程と、 エッチング されたゥエーハの表面を研磨布に摺接させて粗研磨する一次鏡面研磨ェ 程と、 一次鏡面研磨されたゥエーハの該表面を仕上げ鏡面研磨する仕上 げ鏡面研磨工程と、 仕上げ鏡面研磨されたゥエーハを洗浄してゥエーハ に付着した研磨剤や異物を除去する最終洗浄工程から成る。 これらのェ 程を基本とし、 更に熱処理等の工程が加わったり、 同一工程を複数回実 施したり、 工程順を工夫したり してゥエーハが製造される。
S O I ゥエーハを用いデバィスを製造するにあたり 、 デバイスの歩留 まりが低下するという問題があった。 この原因について本発明者が鋭意 調査したところ、 図 4 ( b ) 及び図 5 ( e ) ( f ) に示されるごとく、 S O I ゥエーハ 5 0の S O I層 5 2及び絶縁層 （酸化膜） 5 4にポイ ド Bと呼ばれる欠陥が発生し歩留まりの低下につながると考えられた。 ボ イ ドとは、 S O I層又は絶縁層に孔があいた状態のものである。 発明の開示
本発明は、 上記した従来技術の問題点に鑑みなされたもので、 S O I ゥエーハを製造する際にボイ ドの発生を抑え、 生産性の高い S O I ゥェ ーハの製造方法を提供することを主たる目的とする。 上記課題を解決するため、 本発明者が鋭意調査したところ、 S O I ゥ エーハのボンドゥエーハとして用いる原料ゥエーハの品質が上記したボ ィ ドの発生に影響していることが明らかとなった。 特にボンドゥエーハ 表面に存在するピッ トが問題であることが判明した。 従来ボンドゥエ一 ハの原料となるシ リ コ ンゥエーハには、 種々の欠陥が観察されており、 その代表的な欠陥として C O P ( Crystal Originated Particle) が有名で ある。 C〇 Pも一種のピッ ト状の欠陥であるが、 C O Pはボイ ドの発生 にそれほど影響が無いことが明らかとなっている。 本発明者が鋭意調查 したところ、 ボンドゥエーハに大きなピッ ト、 例えばラップスクラッチ が存在する場合にポイ ドが発生する他、 小さなピッ トでも集団で存在す る部分にボイ ドが発生しやすいことが明らかとなつた。 つまり微小なピ ッ トが複数集まったピッ トクラスタが特に問題であることがわかった。 ピッ トクラスタについては、 一般的には明確な定義はないが、 微小ピ ッ トが島状に集合した欠陥であり、 その集合体のサイズが比較的大きい、 例えば 0 . 5 μ m以上である欠陥を意味する。 本明細書においては、 ピ ッ トクラスタとは、 微小ピッ トが島状に集合した欠陥であり、 その集合 体のサイズが 0 . 5 μ m以上であると定義される。 ピッ トクラスタの発 生要因としては主に研磨工程から研磨後のピッ ト槽保管、 洗浄乾燥工程 での重金属汚染が原因と考えられる。
このようなピッ トクラスタが存在した場合、 このゥエーハに酸化膜を 形成すると、 酸化膜の特性の劣化や、 異常成長が起き、 または酸化膜自 体の平坦度 （均一性） が悪化し、 特に絶縁層の表面粗さが悪化し、 その 状態でベースゥエーハを貼り合わせることになり、 このピッ トクラスタ 及び絶縁層の表面粗さが悪い部分の酸化膜の接着が弱くボイ ドとなって しまうと考えられる。
そこで、 本発明の S O I ゥエーハの製造方法は、 原料ゥエーハとなる 2枚のゥエーハのうち、 少なく とも一方のゥエーハ （ボンドゥエーハ） に絶縁層を形成し、 このボンドゥエ一八と他方のゥエーハ （ベースゥェ ーハ） とを接着剤を用いずに貼り合わせる S O I ゥエーハの製造方法に おいて、 絶縁層の表面粗さを一定粗さ以下としてボンドゥエーハとべ一 スウェーハとを貼り合わせることを特徴とする。 特に絶縁層 （酸化膜） 表面の凹凸の P V ( Peak to Valley) 値が 1 0 m X 1 0 mの面積で評 価した時、 1 . 5 n m以下であること、 即ち 1 . 5 n mを超える部分が 存在しないことが必要である。 このような表面粗さの絶縁層の状態でボ ンドゥエーハとべ一スウェーハの貼り合わせを行えばボイ ドの発生は著 しく低下できる。 .
また、 上記ボンドゥエーハとしてピッ トクラスタが存在しないゥエー ハを用いることによって、 上記絶縁層表面の P V値を 1 .· 5 n m以下と するのが好ましい。 ピッ トクラスタが存在しないゥエーハとは、 例えば コンフォーカル光学系のレーザー顕微鏡で 0 . 0 8 /i m以上の欠陥を評 価した際に、 突起状でない微小欠陥の集合体で観察される形態の欠陥が ゥエーハ面内に観察されない （検出されない） ゥエーハである。 このコ ンフォーカル光学系のレーザー顕微鏡では、 測定の仕方により欠陥の明 暗のパターンで突起状の欠陥かピッ ト （囬み） 状の欠陥かが検出でき、 さらに欠陥の分布等を直接観察できるためにピッ トクラスタなどの欠陥 が識別しやすい。 ピッ トクラスタは、 一般に 0 . 2〜0 . 0 8 m程度 のピッ ト状の微小欠陥が数十個以上集まり 0 . 5 ; m以上、 例えば 1 μ mから 1 0 μ m程度、 大きいものでは数十 μ m程度の範囲で集合体を形 成し観察される。
ピッ トクラスタが検出されない （又は存在しない） ゥエーハとはこの ような微小欠陥の集合体がない、 特に 0 . 5 μ m以上の大きな集合体が ゥエーハ面内 （表面） に 0 (零） 個であるゥエーハのことである。 ピッ トクラスタが存在すると B O X酸化膜 （絶縁層） の表面が粗れ、 その部 分の接着性が弱くなりボイ ドが発生しやすいと考えられる。 0 .
未満のピッ トは単独で存在しても絶縁層の粗れやボイ ドの発生にはそれ ほど影響はないが、 これが密集した状態、 即ち、 ピッ トクラスタの状態 で存在すると、 B O X酸化膜の粗れ、 及ぴボイ ドの発生に繋がると考え られる。
本発明方法における原料ゥエーハとなる 2枚のゥエーハを貼り合わせ る手段としては、 上記 2枚のゥエーハのうち、 少なく とも一方のゥエー ノ、 （ボンドゥエーハ） に絶縁層 （酸化膜） を形成すると共に、 該ボンド ゥェ一ハの上面から水素イオンまたは希ガスィオンを注入し、 該ボンド ゥエーハ内部に微小気泡層を形成させた後、 該イオンを注入した方の面 を、 該絶縁層 （酸化膜） を介して他方のゥエーハ （ベースウェーハ） と 密着させ、 その後熱処理を加えて該微小気泡層を劈開面として該ポンド ゥエーハの一部分を剥離することによって該ボンドゥエーハを薄膜化し、 さらに熱処理を加えて、 該薄膜化したボンドゥエ一ハと該ベースウェー ハとを該絶縁層を介して強固に結合することによって行うのが好適であ る。
ボイ ドの発生原因は次のように考えられる。 即ち、 小さなピッ トが密 集したピッ トクラスタが存在した場合、 このゥエーハに酸化膜を形成す ると、 酸化膜の特性の劣化、 または酸化膜自体の平坦度 （均一性） が悪 化し、 特に酸化膜の表面粗さの悪化が起こり、 その状態でベースウェー ハを貼り合わせることになり、 この酸化膜の表面が粗れた部分での酸化 膜の接着が弱くボイ ドとなってしまうものである。 従って、 このような ボイ ドの発生は、 結合法 （貼り合わせ法） による S O I ゥエーハの製造 方法に特有の問題であり、 S I M O X等の方法ではこのような形態のポ イ ドの発生は起きないと考えられる。 特に水素イオンを注入し、 ゥエー ハ内部に微小気泡層を形成させた後、 貼り合わせ剥離する方法では、 ポ ィ ドの発生が顕著であり、 上述したピッ トクラスタの存在しないボンド ゥエーハ、 つまり B O X酸化膜を形成した際、 酸化膜の粗れが少ないボ ンドゥエーハを用いて製造するとボイ ド発生の抑制効果が大きい。
なお、 ピッ トクラスタの存在しない原料ゥエーハは、 ゥエーハ表面の ピッ トクラスタの有無を検査し、 ピッ トクラスタが検出されないゥエー ハを選別し使用する。 このゥエーハ表面のピッ トクラスタの検查方法は、 特に限定するものではないが、 例えばコンフォーカル光学系のレーザー 顕微鏡で 0 . 0 8 μ m以上の欠陥を評価し、 微小欠陥の集合体の有無を 検査すればよい。 その他にも原子間力顕微鏡 （Atomic Force Microscopy: A F M) 等でもピッ トクラスタは評価可能である。
このような選別をし、 その選別されたゥエーハを原料ゥエーハとして S O I ゥエーハを製造すればボイ ドの発生を減少することができる。
なお、 ピッ トクラスタの存在しないゥエーハを製造するには、 重金属 濃度が 1 0 p p b以下の環境で鏡面研磨したゥエーハをボンドゥエーハ として用いるのが好ましい。
ピッ トクラスタの発生要因としては、 主に研磨工程から研磨後のピッ ト槽保管及び洗浄乾燥工程での重金属汚染が原因と考えられ、 この工程 での汚染を管理し鏡面研磨を行えば、 ピッ トクラスタの少ないゥエーハ が製造でき、 これを S O I ゥエーハ製造のための原料ゥエーハとして用 いることが好ましい。 重金属汚染はなければない程好ましいが、 C uや N i等の重金属が全体で 1 0 p p b以下が好ましく、 更に好ましくは 1 p p b以下である。 図面の簡単な説明
図 1は、 本発明の S O I ゥエーハの製造方法の工程順の一例を模式図 0 とともに示すフローチヤ一トである。
図 2は、 実験例 1における洗浄後のボンドゥエーハの表面についての コンフォーカル光学系のレーザー顕微鏡による観察結果を示すマップ図 である。
図 3は、 実験例 1における B O X酸化前後におけるボンドゥエーハ表 面についての A F Mによる観察の結果を示すもので、 （ a ) ( 1 ) は B O X酸化前のボンドゥエーハ表面のピッ トクラスタを示す模式図及び ( a ) ( 2) は各ピッ トの深さを示すグラフであり、 （b ) ( 1 ) は B 〇 X酸化後のボンドゥエーハ表面の酸化膜の異常成長を示す模式図及び (b) (2) は異常成長部分の高さを示すグラフである。
図 4は、 実験例 1における貼り合わせ前後におけるコンフォー力ル光 学系のレーザー顕微鏡による同点観察の結果を示す写真で、 （ a ) は B O X酸化膜形成後貼り合わせ前のボンドゥエーハ表面の部分 （ 1 ) ( 2 ) における酸化膜の表面状態を示し、 （ b ) は上記部分 （ 1 ) ( 2 ) に対応する部分の貼り合わせ後の S〇 I層の表面状態を拡大して 示す。
. 図 5は、 実験例 1における S O I ゥエーハの製造方法の工程順を模式 図とともに示すフローチャートである。
図 6は、 S O I ゥエーハの構造の一例を示す説明図であって、 （ a ) は上面説明図及び （b ) は断面説明図である。
図 7は、 従来の S O I ゥエーハの製造方法の工程順の一例を模式図と ともに示すフローチヤ一トである。 発明を実施するための最良の形態
以下、.本発明に係る S O I ゥエーハの製造方法の一つの実施の形態に ついて図 1に基づいて説明するが、 図示例は例示的に示されるもので、 本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうま でもない。
図 1は本発明の S O I ゥエーハの製造方法の工程順の一例を模式図と ともに示すフローチヤ一トである。 図 1において図 7と同一又は類似部 材は同一符号で示される。
図 1に示した本発明の S O I ゥエーハの製造フローは図 7に示した従 来の S O I ゥエーハの製造フロ一と基本的な工程順は同じであるので、 同一工程についての再度の説明は省略し、 相違点のみについて以下に説 明する。
本発明方法は、 原料ゥエーハとなる 2枚のゥエーハ、 即ちボンドゥエ ーノヽ 5 2 a とベースゥエーハ 5 6 aのうち、 少なく とも一方のゥエーハ (ボンドゥエーハ） 5 2 aに絶縁層 5 4 aを形成し、 該ボンドゥエ一ハ 5 2 a とベースゥエーハ 5 6 a とを接着剤を用いずに貼り合わせて S O I ゥエーハ 5 0を製造するに際し、 ボンドゥエーハ 5 2 aに形成される 絶縁層 5 4 aの表面の P V値が 1. 5 n mを超える凹凸が存在しない状 態、 換言すれば、 P V値 （ Ι Ο μ ηιΧ Ι Ο μ mのェリァで評価） が 1. 5 nm以下の状態でベースウェーハ 5 6 a とボンドゥエーハ 5 2 a とを貝占 り合わせるようにしたことを特徴とするものである。
本発明においては、 P V値の低い絶縁層 5 4 aを形成するために、 ポ ンドゥエーハ 5 2 aに用いるシリコン単結晶ゥエーハの品質に着目 し、 特にピッ トクラスタの存在しないゥエーハをボンドゥエーハ 5 2 a と し て用いること 〔図 1 ( a ) 、 ステップ 1 0 0 a〕 によって PV値の低い 絶縁層 5 4 aを形成することができる 〔図 1 ( a ) 、 ステップ 1 0 0 a ] 。
ピッ トクラスタの存在しないゥエーハは、 ゥエーハ表面のピッ トクラ スタの有無を検査し、 ピッ トクラスタが検出されないゥエーハを選別す 2 ることによって得られる。 このようなピッ トクラスタの存在しないゥェ ーハは特に研磨工程後の重金属汚染に注意し製造する。 例えば、 重金属 濃度が 1 0 p p b以下の環境で鏡面研磨及び研磨後の保管をしたゥエー ハをボンドゥエーハとして用いる。 例えば、 研磨終了後に、 次工程に送 る間、 ゥエーハを純水等に浸漬し保管することがあるが、 この保管用水 中の重金属量などを管理する。
本発明方法において、 B O X酸化膜形成 （スッテプ 1 0 2 ) 以降のェ 程順は図 7の従来方法の工程順と全く同様であるが、 得られる S O I ゥ エーハ 5 0においてはボイ ドの発生が著しく低下し、 歩留まりの良好な S O I ゥエーハ 5 0を製造することが可能となる。
実施例
以下に実施例をあげて本発明をさらに具体的に説明するが、 これらの 実施例は例示的に示されるもので限定的に解釈されるべきでないことは いうまでもなレ、。
(実験例 1 )
ピッ トクラスタが存在するボンドゥエーハを用いて S O I ゥエーハを 製造した場合を実験例 1 として説明する。 図 5は実験例 1の工程順を模 式図とともに示すフローチャートである。 まず、 C Z法で作製された直 径 3 0 0 m m , p型、 方位 〈 1 0 0〉 、 抵抗率 1 0 Ω · c mの鏡面研磨 されたシリ コンゥエーノ、をべ一スウェーハ 5 6 a及ぴボンドゥエーハ 5 2 a として準備した 〔図 5 ( a ) 、 ステップ 1 0 0〕 。 次にこれらのゥ エーハを洗浄した （ステップ 1 0 1 ) 。
洗浄後のボンドゥエーハ 5 2 aについてコンフォーカル光学系のレー ザ一顕微鏡 （レーザーテック社製 M A G I C S ) .によりピッ トクラスタ の有無を観察した。 図 2に示すように、 ボンドゥエーハ 5 2 aにはピッ トクラスタ P Cが面内に 2 0個程度観察された。 図 2は、 洗浄後のボン ドゥエーハ 5 2 aの表面についてのコンフォーカル光学系のレーザー顕 微鏡による観察結果をゥエーハ全体のマップで示した模式図である。 個々のピッ トクラスタ P Cについての拡大図は示さないが、 これらのピ ッ トクラスタは 0. 2〜 0. 0 8 μ m程度のピッ ト状の微小欠陥が数十 個以上集まり 0. 5 μ m以上、 例えば 1 mから 1 0 m程度の範囲で 集合体を形成した欠陥であった。
このようなピッ トクラスタ P Cの存在するボンドゥエーハ 5 2 aの表 面に熱酸化により膜厚 1 5 0 n mの B O X酸化膜 5 4 aを形成した 〔図 5 ( b ) , ステップ 1 0 2〕 。 更に水素イオンを注入し封入層 5 8を形 成した 〔図 5 ( c ) 、 ステップ 1 0 4〕 。 次に S PM洗浄を行った （ス テツプ 1 0 5 ) 。
この時のピッ トクラスタが存在した部分の酸化膜 5 4 aを A FM (セ イコーインスツルメ ンッ社製 S P A 3 6 0 ) により観察を行った。 図 3 は B〇 X酸化前後におけるボンドゥエーハ表面についての A FMによる 観察の結果を示すもので、 （a ) ( 1 ) は B OX酸化前のボンドゥエ一 ハ表面のピッ トクラスタを示す模式図及び （ a ) ( 2 ) は各ピッ トの深 さを示すグラフであり、 （b ) ( 1 ) は B OX酸化後のボンドゥエーハ 表面の酸化膜の異常成長を示す模式図及び （b ) ( 2 ) は異常成長部分 の高さを示すグラフである。 図 3 ( b ) に示すようにピッ トクラスタ P Cが存在した部分には複数の酸化膜の異常成長 X (図 3 (b ) ( 1 ) で 〇で示されている部分) が存在し、 酸化膜の面粗れが観察された。 図 3 (b ) の異常成長 Xの一部の高さを観察すると図 3 (b ) ( 2 ) に示す ように PV値が 1. 8 n m程度の突起に異常成長していた。 その他の異 常突起についてもほぼ 1. 5 nmより大きい突起であった。
次にボンドゥエ一ノヽ 5 2 aのイオン注入をした面とベースウェーハ 5 6 a とを室温で密着させた 〔図 5 ( d ) 、 ステップ 1 0 6〕 。 更に窒素 雰囲気下で 5 0 0 °C、 3 0分間の剥離熱処理を加えて、 ボンドゥエーハ 5 2 aの一部分を剥離することによって該ボンドゥエーハ 5 2 aを薄膜 ィ匕し、 厚さ約 2 5 0 n mの S O I層を得た 〔図 5 ( e ) 、 ステップ 1 0 8〕 。
その後、 窒素雰囲気下で 1 1 0 0 °C、 2時間の結合熱処理を加えて S O I層 5 2を強固に結合し、 S O I構造を有するゥエーハ 5 0を作製し た 〔図 5 ( f ) 、 ステップ 1 1 0〕 。
. 次に、 S O I層 5 2の面粗さや歪みを除去するため、 アルゴンガス雰 囲気による熱処理を行った。 これは縦型のヒー ー加熱式熱処理装置 (バッチ炉） を用いアルゴンガス雰囲気下で 1 2 0 0 °C、 1時間の熱処 理を行っている。 これによりイオン注入で生じたダメージや S O I層 5 2表面の粗さがある程度改善される。 次に更に S O I層 5 2の表面の品 質を改善するため、 CMP研磨装置により S O I層 5 2を研磨した。 こ れは研磨代 4 0 n m程度行った。 更に S O I層 5 2を犠牲酸化し、 S O I層 5 2中のシリ コンを酸化し酸化膜を形成し、 それをフッ酸により処 理することで、 最終的に S O I層 5 2が約 1 5 0 n m程度の薄膜 S O I ゥエーハ 5 0を製造した。
このように S O I ゥエーハ 5 0を製造した後、 前記ピッ トクラスタが 観察された位置の同点観察を行った結果、 このピッ トクラスタが存在し た部分に図 4に示すようなボイ ド Bが観察された。 図 4は貼り合わせ前 後におけるコンフォーカル光学系のレーザー顕微鏡による同点観察の結 果を示す写真で、 （ a ) は B OX酸化膜形成後貼り合わせ前のボンドウ エーハ表面の部分 （ 1 ) ( 2 ) における酸化膜の表面状態を示し、 ( b ) は上記部分 （ 1 ) ( 2) に対応する部分の貼り合わせ後の S O I 層の表面状態を拡大して示す。 例えば、 図 4 ( a ) に示すようにピッ ト クラスタが存在した部分で酸化膜の粗れ （異常成長） が起こり、 図 4 ( b ) からわかるようにその部分に直径 2 0 μ m以上のボイ ド Bが観察 された。
(実施例 1 )
ピッ トクラスタの存在しないボンドゥエーハを用いて図 1に示す本発 明方法の工程順で S O I ゥエーハを製造した例について説明する。 まず、 C Z法で作製された直径 3 0 0 mm、 p型、 方位 〈 1 0 0〉 、 抵抗率 1 0 Ω · c mの鏡面研磨されたシリ コンゥエーハをベースウェーハ 5 6 a 及びボンドゥエーハ 5 2 a として準備した 〔図 1 ( a ) 、 ステップ 1 0 0 a〕 。 次にこれらのゥエーハを洗浄した （ステップ 1 0 1 ) 。
ポンドゥエーハ 5 2 aは、 実験例 1 と同じ製造条件で製造したもので, コンフォーカル光学系のレーザー顕微鏡により検査し、 ゥエーハ表面に ピッ トクラスタが検出されないものを選別し使用した。
ボンドゥエーハ 5 2 aの表面に熱酸化により膜厚 1 5 0 n mの酸化膜
5 4 aを形成した 〔図 1 ( b ) 、 ステップ 1 0 2〕 。 更に水素イオンを 注入し封入層 5 8を形成した 〔図 1 ( c ) 、 ステップ 1 0 4〕 。 次に S
PM洗浄を行った （ステップ 1 0 5 ) 。
次にボンドゥエーハ 5 2 aのィオン注入をした面とベースウェーハ 5
6 a とを室温で密着させた 〔図 1 ( d ) 、 ステップ 1 0 6〕 。 更に、 窒 素雰囲気下で 5 0 0 °C、 3 0分間の剥離熱処理を加えて、 ボンドゥエ一 ハ 5 2 aの一部分を剥離することによつて該ボンドゥエーハ 5 2 aを薄 膜化し、 厚さ約 2 5 0 n mの S O I層 5 2を得た 〔図 1 ( e ) 、 ステツ プ 1 0 8〕 。 その後、 窒素雰囲気下で 1 1 0 0 °C、 2時間の結合熱処理 を加えて S 0 I層 5 2を強固に結合し、 S〇 I構造を有するゥエーハ 5 0を作製した 〔図 1 ( f ) 、 ステップ 1 1 0〕 。
次に、 S O I層 5 2の面粗さや歪みを除去するため、 アルゴンガス雰 囲気による熱処理を行った。 これは縦型のヒ一ター加熱式熱処理装置 (バッチ炉） を用いアルゴンガス雰囲気下で 1 2 0 0 °C、 1時間の熱処 理を行っている。 これによりイオン注入で生じたダメージゃ S〇 I層 5 2表面の粗さがある程度改善される。 次に更に S O I層 5 2の表面の品 質を改善するため、 C M P研磨装置により S O I層 5 2を研磨した。 こ れは研磨代 4 0 n m程度行った。 更に S O I層 5 2を犠牲酸化し、 S O I層 5 2中のシリ コンを酸化し酸化膜を形成し、 それをフッ酸により処 理することで、 最終的に S O I層 5 2が約 1 5 0 n m程度の薄膜 S O I ゥエーハ 5 0を製造した 〔図 1 ( g ) 、 ステップ 1 1 2〕 。
得られた S O I ゥエーハのボイ ドを観察した。 ボイ ドの観察はコンフ オーカル光学系のレーザー顕微鏡によって行った。 その結果、 ポイ ドは 観察されなかった。 このような S O I ゥエーハを用いデバイスの製造を すれば歩留まりが向上する。
なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施 形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想 と実質的に同一な構成を有し、 同様な作用効果を奏するものは、 いかな るものであっても本発明の技術的範囲に包含される。
例えば、 上記実施例で示した製造工程は例示列挙したにとどまり、 貼 り合わせ工程を有する S O I の製造方法であれば、 この他に洗浄、 熱処 理等種々の工程が付加したものでもよく、 また工程順の一部変更、 更に は S O I層の品質を改質及ぴ厚さ調整を行う C M P研磨などの工程の一 部を省略した工程など目的に応じ適宜工程は変更使用することができる c 産業上の利用可能性
以上説明したように、 本発明方法によれば、 ベースウェーハとしてピ ッ トクラスタのないゥエーハを用い S O I ゥエーハを製造する為、 ボイ ドの発生が著しく少なくなり歩留まりの良い S O I ゥエーハを高い生産 性で生産することができる

Claims

請 求 の 範 囲
1 . 原料ゥエーハとなる 2枚のゥエーハのうち、 少なく とも一方のゥェ ーハに絶縁層を形成し、 該一方のゥエーハと他方のゥエーハとを接着剤 を用いずに貼り合わせる S O I ゥエーハの製造方法において、 該絶縁層 の表面の P V値が 1 . 5 n m以下であることを特徴とする S〇 I ゥエー ハの製造方法。
2 . 前記一方のゥェ一ハとしてピッ トクラスタが存在しないゥエーハを 用いることによって、 前記絶縁層の表面の P V値を 1 . 5 n m以下にす ることを特徴とする請求項 1記載の S O I ゥエーハの製造方法。
3 . 前記原料ゥエーハとなる 2枚のゥエーハのうち、 少なく とも一方の ゥエーハに絶縁層を形成すると共に、 該一方のゥエーハの上面から水素 イオン又は希ガスイオンを注入して該一方のゥエーハ内部に微小気泡層 を形成させた後、 該イオンを注入した方の面を、 該絶縁層を介して他方 のゥエーハと密着させ、 その後熱処理を加えて該微小気泡層を劈開面と して該一方のゥエーハの一部分を剥離することによつて該一方のゥエー ハを薄膜化し、 さらに熱処理を加えて、 該薄膜化した一方のゥエーハと 該他方のゥエーハとを該絶縁層を介して強固に結合することを特徴とす る請求項 1又は 2に記載の S O I ゥエーハの製造方法。
4 . ゥエーハの表面のピッ トクラスタの有無を検査してピッ トクラスタ が検出されないゥエーハを選別し、 この選別されたゥエーハを前記原料 ゥエーハとして使用することを特徴とする請求項 1 〜 3のいずれか 1項 に記載の S O I ゥエーハの製造方法。
5 . 重金属濃度が 1 0 p p b以下の環境で鏡面研磨したゥエーハを前記 一方のゥエーハとして用いることを特徴とする請求項 1 〜 4のいずれか 1項に記載の S O I ゥエーハの製造方法。
PCT/JP2003/010559 2002-08-27 2003-08-21 Ｓｏｉウエーハの製造方法 WO2004021433A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03791244A EP1548822A1 (en) 2002-08-27 2003-08-21 Method for manufacturing soi wafer
US10/525,397 US20060154445A1 (en) 2002-08-27 2003-08-21 Method for manufacturing soi wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002246422A JP2004087768A (ja) 2002-08-27 2002-08-27 Ｓｏｉウエーハの製造方法
JP2002-246422 2002-08-27

Publications (1)

Publication Number Publication Date
WO2004021433A1 true WO2004021433A1 (ja) 2004-03-11

Family

ID=31972416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010559 WO2004021433A1 (ja) 2002-08-27 2003-08-21 Ｓｏｉウエーハの製造方法

Country Status (6)

Country Link
US (1) US20060154445A1 (ja)
EP (1) EP1548822A1 (ja)
JP (1) JP2004087768A (ja)
KR (1) KR20050047505A (ja)
CN (1) CN1675758A (ja)
WO (1) WO2004021433A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
CN101341577B (zh) 2005-12-19 2011-08-03 信越半导体股份有限公司 Soi基板的制造方法及soi基板
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
EP2128891B1 (en) * 2007-02-28 2015-09-02 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate
JP5125194B2 (ja) * 2007-04-10 2013-01-23 信越半導体株式会社 貼り合わせウエーハの製造方法
JP2008263010A (ja) * 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
KR101111693B1 (ko) * 2007-08-01 2012-02-14 김주영 태양전지용 다결정 실리콘 제조방법
JP2010021242A (ja) * 2008-07-09 2010-01-28 Sumco Corp 貼り合わせ用ウェーハの欠陥検出方法
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
CN103311172A (zh) 2012-03-16 2013-09-18 中芯国际集成电路制造(上海)有限公司 Soi衬底的形成方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126625A (ja) * 1988-11-05 1990-05-15 Shin Etsu Handotai Co Ltd 半導体ウエーハ接合方法
JPH07249599A (ja) * 1994-03-14 1995-09-26 Mitsubishi Materials Corp 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法
JPH08264740A (ja) * 1995-03-27 1996-10-11 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JPH09232197A (ja) * 1996-02-27 1997-09-05 Sumitomo Sitix Corp 貼り合わせ半導体ウエーハの製造方法
JPH10242015A (ja) * 1997-02-27 1998-09-11 Mitsubishi Materials Shilicon Corp 張り合わせシリコン基板およびその製造方法
EP0926714A1 (en) * 1997-12-25 1999-06-30 Shin-Etsu Handotai Company Limited Silicon wafer storage water and silicon wafer storage method
JP2000030993A (ja) * 1998-07-15 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
US6060396A (en) * 1997-12-17 2000-05-09 Shin-Etsu Handotai Co., Ltd. Polishing agent used for polishing semiconductor silicon wafers and polishing method using the same
EP1052687A1 (en) * 1998-02-02 2000-11-15 Nippon Steel Corporation Soi substrate and method for manufacturing the same
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2002176155A (ja) * 2000-12-08 2002-06-21 Toshiba Ceramics Co Ltd 貼り合わせｓｏｉウエハの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126625A (ja) * 1988-11-05 1990-05-15 Shin Etsu Handotai Co Ltd 半導体ウエーハ接合方法
JPH07249599A (ja) * 1994-03-14 1995-09-26 Mitsubishi Materials Corp 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法
JPH08264740A (ja) * 1995-03-27 1996-10-11 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JPH09232197A (ja) * 1996-02-27 1997-09-05 Sumitomo Sitix Corp 貼り合わせ半導体ウエーハの製造方法
JPH10242015A (ja) * 1997-02-27 1998-09-11 Mitsubishi Materials Shilicon Corp 張り合わせシリコン基板およびその製造方法
US6060396A (en) * 1997-12-17 2000-05-09 Shin-Etsu Handotai Co., Ltd. Polishing agent used for polishing semiconductor silicon wafers and polishing method using the same
EP0926714A1 (en) * 1997-12-25 1999-06-30 Shin-Etsu Handotai Company Limited Silicon wafer storage water and silicon wafer storage method
EP1052687A1 (en) * 1998-02-02 2000-11-15 Nippon Steel Corporation Soi substrate and method for manufacturing the same
JP2000030993A (ja) * 1998-07-15 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2002176155A (ja) * 2000-12-08 2002-06-21 Toshiba Ceramics Co Ltd 貼り合わせｓｏｉウエハの製造方法

Also Published As

Publication number Publication date
EP1548822A1 (en) 2005-06-29
JP2004087768A (ja) 2004-03-18
KR20050047505A (ko) 2005-05-20
CN1675758A (zh) 2005-09-28
US20060154445A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
US7276427B2 (en) Method for manufacturing SOI wafer
US6884696B2 (en) Method for producing bonding wafer
KR100668160B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
JP3943782B2 (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP3932369B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US20050118789A1 (en) Method of producing soi wafer and soi wafer
KR101229760B1 (ko) Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼
WO2004021433A1 (ja) Ｓｏｉウエーハの製造方法
WO2002084738A1 (fr) Plaquette de silicium sur isolant et procede de fabrication associe
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
KR20160002814A (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
TWI313483B (ja)
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP4636110B2 (ja) Ｓｏｉ基板の製造方法
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
JPH11354761A (ja) Ｓｏｉ基板及びその製造方法
JP4016701B2 (ja) 貼り合せ基板の製造方法
JP5673180B2 (ja) 貼り合わせウェーハの製造方法
JPH08264740A (ja) 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
TW201005883A (en) Method for manufacturing soi wafer
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JP2004087767A (ja) Ｓｏｉウエーハの製造方法
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020047020378

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003819578X

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2006154445

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2003791244

Country of ref document: EP

Ref document number: 10525397

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020047020378

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003791244

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10525397

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 2003791244

Country of ref document: EP