CN1675758A - Soi晶片的制造方法 - Google Patents

Soi晶片的制造方法 Download PDF

Info

Publication number
CN1675758A
CN1675758A CNA03819578XA CN03819578A CN1675758A CN 1675758 A CN1675758 A CN 1675758A CN A03819578X A CNA03819578X A CN A03819578XA CN 03819578 A CN03819578 A CN 03819578A CN 1675758 A CN1675758 A CN 1675758A
Authority
CN
China
Prior art keywords
wafer
soi
pitting
conjunction
bunch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA03819578XA
Other languages
English (en)
Inventor
岩渕美保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1675758A publication Critical patent/CN1675758A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本发明提供一种SOI晶片的制造方法，是在成为原料晶片的2片晶片当中的至少一方的晶片上形成绝缘层，将该一方的晶片与另一方的晶片不使用胶粘剂地贴合的SOI晶片的制造方法，该绝缘层的表面的PV值在1.5nm以下。本发明在制造SOI晶片时可以抑制空孔的产生，生产效率高。

Description

SOI晶片的制造方法
技术领域
本发明涉及由SOI层、绝缘层、支撑基板形成的SOI(Silicon onInsulator)晶片的制造方法，特别涉及利用结合法(贴合法)进行的SOI晶片的制造方法。
背景技术
近年来，集成电路的集成度显著增加，与之相伴，被镜面研磨的半导体单晶晶片表面的平坦度或平滑度之类的加工精度也被要求更加严格的条件。而且，为了获得性能·可靠性·成品率高的集成电路，不仅是机械精度，而且对于电特性，都要求很高。其中，对于SOI晶片来说，由于是理想的电介质分离基板，因此主要与移动通信机器或医疗机器有关而被用作高频率、高速度器件，预计今后的需求会有大幅度的扩大。
如图6所示，SOI晶片50具有如下的构造，即，用于形成单晶硅层那样的元件的SOI层52(也称为半导体层或活性层)被形成于硅氧化膜那样的绝缘层54[也称为埋入(BOX)氧化膜层或简称为氧化膜层]之上。另外，构成在支撑基板56(也称为基板层)上形成绝缘层54并依次形成了SOI层52、绝缘层54、支撑基板56的构造。
一直以来，作为具有SOI层52及支撑基板56例如由硅制成以及绝缘层54例如由硅氧化膜制成的所述SOI构造的SOI晶片50的制造方法，有在将氧离子以高浓度打入单晶硅中后在高温下进行热处理而形成氧化膜的利用SIMOX(Separation by implanted oxygen)法的方法，和不使用胶粘剂地将2片镜面研磨了的晶片结合并将一方的晶片薄膜化的结合法(贴合法)。
SIMOX法由于可以用打入氧离子时的加速电压决定、控制成为器件活性区域的活性层(SOI层)52的膜厚，因此有可以容易地获得薄层并且膜厚均一性高的活性层52的优点，但是埋入(BOX)氧化膜(绝缘层)54的可靠性、活性层52的结晶性等问题较多。
另一方面，晶片结合法由于在单晶的硅镜面晶片2片当中的至少一方上形成氧化膜(绝缘层)54，不使用胶粘剂地使之贴合，然后通过施加热处理(通常为1100℃～1200℃)来强化结合，其后在通过研削或湿式蚀刻而将一方的晶片薄膜化后，对薄膜的表面进行镜面研磨而形成SOI层52，因此有埋入(BOX)氧化膜(绝缘层)54的可靠性高而SOI层52的结晶性也良好的优点。但是，像这样被贴合的SOI晶片50由于利用研削或研磨进行机械加工而薄膜化，因此在所得的SOI层52的膜厚及其均一性方面有限制。
另外，最近作为SOI晶片的制造方法，开始关注将注入了离子的晶片结合及分离而制作SOI晶片的新方法。该方法也可以称作离子注入剥离法等，是如下的技术(参照特开平5-211128号公报)，在2片晶片当中的至少一方的晶片(结合晶片)上形成绝缘层，并且从该结合晶片的上面注入氢离子或稀有气体离子而在该结合晶片内部形成了微小气泡层后，使注入了该离子的一方的面夹隔该绝缘层而与另一方的晶片(基底晶片)密接，其后进行热处理而将该微小气泡层作为劈开面，通过将该结合晶片的一部分剥离而将该结合晶片薄膜化，继而进行热处理，通过将该薄膜化了的结合晶片和基底晶片夹隔该绝缘层而牢固地结合，形成SOI晶片。根据该方法，比较容易地获得所述劈开面为良好的镜面而SOI层的膜厚的均一性也很高的SOI晶片。
对于该离子注入剥离法，通过在图7中表示其主要的工序的一个例子而进一步详细地说明。首先，作为2片原料晶片，准备成为支撑基板56的基底晶片56a和成为SOI层52的结合晶片52a[图7(a)，步骤100]。作为这些晶片，例如可以使用被镜面研磨了的单晶硅晶片。根据需要，对这些晶片实施清洗处理(步骤101)。
在该结合晶片52a的表面形成后面成为埋入(BOX)氧化膜(绝缘层)的氧化膜54a[图7(b)，步骤102]。通过对例如作为单晶硅晶片的结合晶片52a实施热氧化而在结合晶片52a的表面形成硅氧化膜即可。
然后，从该氧化膜54a之上向结合晶片52a中注入氢离子(或稀有气体离子)，形成微小气泡层(封入层)58[图7(c)，步骤104]。
其后，也可以利用H2SO4-H2O2混合液等实施清洗(步骤105)。H2SO4-H2O2混合液在晶片清洗的领域中采用SPM(Sulfuric acid-Hydrogenperoxide Mixture)的简称，是用于有机污染物的除去的清洗液。
然后，夹隔形成了微小气泡层(封入层)58的结合晶片52a的进行了离子注入的一方的面的氧化膜54a，使之与基底晶片56a在室温下密接[图7(d)，步骤106]。
然后，通过实施500℃以上的热处理(剥离热处理)，将结合晶片52a的一部分从封入层58剥离，而将该结合晶片52a薄膜化[图7(e)，步骤108]，然后，实施结合热处理[图7(f)，步骤110]，通过将该薄膜化了的结合晶片52a和基底晶片56a夹隔该氧化膜54a而牢固地结合，制作具有SOI构造的晶片50。
使用所述的贴合法制造的SOI晶片在该阶段中，具有在支撑基板56的一个主表面上将绝缘膜(层)54和SOI层52各自分离地依次层叠的构造的截面形状。另外，由于在被贴合的2片镜面研磨晶片表面的外周部存在有被称为研磨垂边的区域，该部分由于结合不充分而被除去，因此绝缘层54和SOI层52一般来说相对于支撑基板56直径小数mm左右。
另外，如图7(g)所示，还有对具有所述SOI构造的晶片的SOI层52的表面进行改性及控制SOI层52的厚度的操作(步骤112)。例如，由于在所得的具有SOI构造的SOI晶片50的SOI层52的表面(剥离面)中残留有因氢离子注入造成的损伤，因此要进行通常被称为轻触抛光的研磨量较少的研磨而除去损伤层。另外，有时作为轻触抛光的替代形式，通过进行氩气气氛下的热处理，或为了减小SOI层52的膜厚而进行引起热氧化和氧化膜除去的牺牲氧化处理，或者将它们适当地组合，而制作在表面具有没有损伤的薄膜的SOI层52的SOI晶片50。
另外，成为SOI晶片的原料的硅等的晶片的制造方法一般来说，由对利用单晶制造装置制造的单晶棒(锭材)切片而得到薄圆板状的晶片的切片工序、为了防止该切片工序中所得的晶片的裂纹或缺口而对其外周边缘部进行倒角处理的倒角工序、摩擦被倒角了的晶片而将其平坦化的摩擦工序、将残留在被倒角及摩擦了的晶片表面的加工变形除去的蚀刻工序、使被蚀刻的晶片与砂布滑动接触而进行粗研磨的一次镜面研磨工序、对被一次镜面研磨了的晶片的该表面进行精细镜面研磨的精细镜面研磨工序、清洗被精细镜面研磨了的晶片而将附着在晶片上的研磨剂或异物除去的最终清洗工序构成。以这些工序为基础，另外加上热处理等工序，或将同一工序实施多次，或对工序顺序进行设计，来制造晶片。
在使用SOI晶片制造器件时，有器件的成品率降低的问题。对于其原因，本发明人进行了深入的研究后认为，如图4(b)及图5(e)(f)所示，在SOI晶片50的SOI层52及绝缘层(氧化膜)54上产生被称为空孔B的缺陷，与成品率的降低有关。所谓空孔是在SOI层或绝缘层上产生了孔的状态的称呼。
发明内容
本发明是鉴于所述的以往技术的问题而完成的，其主要目的在于，提供能够在制造SOI晶片时抑制空孔的产生的生产效率高的SOI晶片的制造方法。
为了解决所述问题，本发明人进行了深入的研究后发现，作为SOI晶片的结合晶片使用的原料晶片的质量对所述的空孔的产生有影响。特别是，判明存在于结合晶片表面的小坑是问题所在。在成为以往结合晶片的原料的硅晶片上，观察到各种的缺陷，作为其代表性的缺陷，COP(CrystalOriginated Particle)最有名。COP虽然也是一种小坑状的缺陷，但是COP对空孔的产生没有那样大的影响。本发明人进行了深入研究后发现，除了在结合晶片上存在较大的小坑、例如鳞状擦痕的情况下产生空孔以外，即使是小的小坑，在以集团形式存在的部分上也容易产生空孔。即，集聚了多个微小的小坑的小坑簇尤其会产生问题。
对于小坑簇，虽然一般来说没有明确的定义，然而是指微小的小坑成岛状集合的缺陷，其集合体的尺寸比较大，例如0.5μm以上的缺陷。本说明书中，所谓小坑簇被定义为微小小坑成岛状集合的缺陷，其集合体的尺寸在0.5μm以上。作为小坑簇的产生要因，被认为主要是从研磨工序到研磨后的小坑槽保管、清洗干燥工序中的重金属污染。
当存在此种小坑簇时，如果在该晶片上形成氧化膜，则会引起氧化膜的特性的恶化、异常生长，或者氧化膜自身的平坦度(均一性)恶化，特别是绝缘层的表面粗糙度恶化，在该状态下贴合基底晶片的话，该小坑簇及绝缘层的表面粗糙度较差的部分的氧化膜的胶粘较弱，从而就会形成空孔。
所以，本发明的SOI晶片的制造方法是在成为原料晶片的2片晶片当中的至少一方的晶片(结合晶片)上形成绝缘层，将该结合晶片与另一方的晶片(基底晶片)不使用胶粘剂地贴合的SOI晶片的制造方法，其特征是，使绝缘层的表面粗糙度在一定粗糙度以下而使结合晶片与接地晶片贴合。特别是在绝缘层(氧化膜)表面的凹凸的PV(Peak to Valley)值以10μm×10μm的面积进行评价时，需要在1.5nm以下，即不存在超过1.5nm的部分。如果在此种表面粗糙度的绝缘层的状态下，进行结合晶片与基底晶片的贴合，则可以显著地减少空孔的发生。
另外，最好通过使用不存在小坑簇的晶片作为所述结合晶片，使所述绝缘层表面的PV值在1.5nm以下。所谓不存在小坑簇的晶片是在用例如共焦光学系统的激光显微镜评价0.08μm以上的缺陷时，在晶片面内无法观察(检测)到被以不是突起状的微小缺陷的集合体观察到的形态的缺陷的晶片。用该共焦光学系统的激光显微镜可以利用测定的方法以缺陷的明暗的图案来检测是突起状的缺陷还是小坑(凹陷)状的缺陷，另外由于可以直接观察缺陷的分布等，因此容易识别小坑簇等缺陷。小坑簇一般来说是0.2～0.08μm左右的小坑状的微小缺陷聚集数十个以上，0.5μm以上例如从1μm到10μm左右的较大的在数十μm左右的范围中形成集合体而被观察到。
所谓未检测到(或不存在)小坑簇的晶片是没有此种微小缺陷的集合体的、特别是0.5μm以上的大集合体在晶片面内(表面)为0(零)个的晶片。当存在小坑簇时，BOX氧化膜(绝缘层)的表面粗糙化，该部分的胶粘性变弱，容易产生空孔。小于0.5μm的小坑即使单独存在，对绝缘层的粗糙化或空孔的产生也不会产生那样大的影响，但是当它以密集的状态即小坑簇的状态存在时，则被认为与BOX氧化膜的粗糙化及空孔的产生有关。
本发明方法的作为使成为原料的2片晶片贴合的手段，最好在所述2片晶片当中的至少一方的晶片(结合晶片)上形成绝缘层(氧化膜)，并且从该结合晶片的上面注入氢离子或稀有气体离子，在该结合晶片内部形成了微小气泡层后，将注入了该离子的一方的面夹隔该绝缘层(氧化膜)而与另一方的晶片(基底晶片)密接，其后通过进行热处理而将该微小气泡层作为劈开面，将该结合晶片的一部分剥离，将该结合晶片薄膜化，继而施加热处理，通过将该薄膜化了的结合晶片与该基底晶片夹隔该绝缘层而牢固地结合来进行。
空孔的产生原因被认为如下。即，在存在密集了很小的小坑的小坑簇的情况下，当在该晶片上形成氧化膜时，则会引起氧化膜的特性的恶化或氧化膜自身的平坦度(均一性)恶化，特别是引起氧化膜的表面粗糙度的恶化，如果在该状态下贴合基底晶片，则该氧化膜的表面粗糙了的部分处的氧化膜的胶粘就会变弱，从而形成空孔。所以，此种空孔的产生是利用结合法(贴合法)的SOI晶片的制造方法中特有的问题，在SIMOX等方法中，不会引起此种形态的空孔的产生。特别是在注入氢离子，在晶片内部形成微小气泡层后，在贴合剥离的方法中，空孔的产生很明显，在形成不存在所述的小坑簇的结合晶片，即形成BOX氧化膜之际，当使用氧化膜的粗糙较少的结合晶片制造时，对空孔产生的抑制效果就很大。
而且，不存在小坑簇的原料晶片要检查晶片表面的小坑簇的有无，筛选使用没有检测出小坑簇的晶片。该晶片表面的小坑簇的检查方法虽然没有特别限定，但是例如用共焦光学系统的激光显微镜评价0.08μm以上的缺陷，检查微小缺陷的集合体的有无即可。此外，用原子力显微镜(AtomicForce Microscopy：AFM)等也可以评价小坑簇。
如果进行此种筛选，并将该被筛选了的晶片作为原料晶片来制造SOI晶片，就可以减少空孔的产生。
而且，在制造不存在小坑簇的晶片时，最好将在重金属浓度在10ppb以下的环境下进行了镜面研磨的晶片作为结合晶片使用。
作为小坑簇的产生要因，认为主要是从研磨工序到研磨后的小坑槽保管及清洗干燥工序中的重金属污染，如果控制该工序中的污染，并进行镜面研磨，则可以制造小坑簇较少的晶片，最好将其作为用于SOI晶片制造的原料晶片使用。重金属污染虽然越少越好，但是Cu或Ni等重金属整体优选在10ppb以下，更优选在1ppb以下。
附图说明
图1是将本发明的SOI晶片的制造方法的工序顺序与示意图一起表示的流程图。
图2是表示对于实验例1的清洗后的结合晶片的表面的用共焦光学系统的激光显微镜得到的观察结果的映象图。
图3是表示对于实验例1的BOX氧化前后的结合晶片表面的用AFM得到的观察的结果的图，(a)(1)是表示BOX氧化前的结合晶片表面的小坑簇的示意图，(a)(2)是表示各小坑的深度的图表，(b)(1)是表示BOX氧化后的结合晶片表面的氧化膜的异常生长的示意图，(b)(2)是表示异常生长部分的高度的图表。
图4是表示实验例1的贴合前后的用共焦光学系统的激光显微镜得到的同点观察的结果的照片，(a)表示BOX氧化膜形成后贴合前的结合晶片表面的部分(1)(2)的氧化膜的表面状态，(b)放大表示与所述部分(1)(2)对应的部分的贴合后的SOI层的表面状态。
图5是将实验例1的SOI晶片的制造方法的工序顺序与示意图一起表示的流程图。
图6是表示SOI晶片的构造的一个例子的说明图，(a)是俯视说明图，(b)是剖面说明图。
图7是将以往的SOI晶片的制造方法的工序顺序的一个例子与示意图一起表示的流程图。
具体实施方式
下面将基于图1对本发明的SOI晶片的制造方法的一个实施方式进行说明，但是图示例子是示例性的例子，当然可以进行不脱离本发明的技术思想的各种变形。
图1是将本发明的SOI晶片的制造方法的工序顺序的一个例子与示意图一起表示的流程图。图1中，与图7相同或类似的构件用相同符号表示。
图1所示的本发明的SOI晶片的制造流程由于与图7所示的以往的SOI晶片的制造流程在基本的工序顺序上相同，因此对于相同工序的再次说明省略，仅对于不同点说明如下。
本发明的方法的特征是，在成为原料晶片的2片晶片，即结合晶片52a和基底晶片56a当中的至少一方的晶片(结合晶片)52a上形成绝缘层54a，不使用胶粘剂地将该结合晶片52a和基底晶片54a贴合而制造SOI晶片50之时，在形成于结合晶片52a上的绝缘层54a的表面不存在PV值超过1.5nm的凹凸的状态下，换言之，在PV值(以10μm×10μm的面积评价)在1.5nm以下的状态下，将基底晶片56a和结合晶片52a贴合。
本发明中，为了形成PV值低的绝缘层54a，通过着眼于结合晶片52a中所使用的单晶硅晶片的质量，特别是通过将不存在小坑簇的晶片作为结合晶片52a使用[图1(a)，步骤100a]，就可以形成PV值低的绝缘层54a[图1(a)，步骤100a]。
不存在小坑簇的晶片是通过检查晶片表面的小坑簇的有无，筛选出未检测出小坑簇的晶片而获得的。此种不存在小坑簇的晶片特别要注意研磨工序后的重金属污染而制造。例如，将在重金属浓度10ppb以下的环境中进行镜面研磨及研磨后的保管的晶片作为结合晶片使用。例如，在研磨结束后，到送至下一工序期间，会将晶片浸渍在纯水等中保管，但是要控制该保管用水中的重金属量等。
本发明的方法中，BOX氧化膜形成(步骤102)以后的工序顺序虽然与图7的以往方法的工序顺序完全相同，但是可以使所得的SOI晶片50中空孔的产生显著降低，制造成品率良好的SOI晶片50。
实施例
下面将举出实施例来对本发明进一步具体说明，但是当然这些实施例应当被理解为示例性的，而不是限定性的。
(实验例1)
将使用存在小坑簇的结合晶片制造SOI晶片的情况作为实验例进行说明。图5是将实验例1的工序顺序与示意图一起表示的流程图。首先，将以CZ法制作的直径300mm、p型、方位<100>、电阻10Ω·cm的被镜面研磨了的硅晶片作为基底晶片56a及结合晶片52a准备好[图5(a)，步骤100]。然后，清洗这些晶片(步骤101)。
对于清洗后的结合晶片52a，利用共焦光学系统的激光显微镜(Lasertech公司制MAGICS)观察小坑簇的有无。如图2所示，在结合晶片52a上，在面内观察到20个左右的小坑簇PC。图2是将利用共焦光学系统的激光显微镜对清洗后的结合晶片52a的表面的观察结果以晶片整体的映象图表示的示意图。虽然对于各个小坑簇PC的放大图并未表示，但是这些小坑簇是0.2～0.08μm左右的小坑状的微小缺陷以数十个以上聚集，在0.5μm以上，例如1μm到10μm左右的范围形成了集合体的缺陷。
在存在此种小坑簇PC的结合晶片52a的表面，利用热氧化形成了膜厚150nm的BOX氧化膜54a[图5(b)，步骤102]。然后，注入氢离子，形成了封入层58[图5(c)，步骤104]。然后，进行了SPM清洗(步骤105)。
对此时的存在小坑簇的部分的氧化膜54a利用AFM(SEIKOINSTSRUMENTS公司制SPA360)进行了观察。图3是表示对BOX氧化前后的结合晶片表面的利用AFM进行的观察的结果的图，(a)(1)是表示BOX氧化前的结合晶片表面的小坑簇的示意图，(a)(2)是表示各小孔深度的曲线，(b)(1)是表示BOX氧化后的结合晶片表面的氧化膜的异常生长的示意图，(b)(2)是表示异常生长部分的高度的图表。如图3(b)所示，在存在小坑簇PC的部分上，存在多个氧化膜的异常生长X(图3(b)(1)中以○表示的部分)，观察到了氧化膜的面粗糙。当观察图3(b)的异常生长X的一部分的高度时，则如图3(b)(2)所示，异常生长为PV值为1.8nm左右的突起。对于其他的异常突起，也大致为大于1.5nm的突起。
然后，将结合晶片52a的进行了离子注入的面和基底晶片56a在室温下密接[图5(d)，步骤106]。然后，通过在氮气气氛下，进行500℃、30分钟的剥离热处理，将结合晶片52a的一部分剥离，将该结合晶片52a薄膜化，得到了厚度约为250nm的SOI层[图5(e)，步骤108]。
其后，在氮气气氛下，进行1100℃、2小时的结合热处理，将SOI层52牢固地结合，制作了具有SOI构造的晶片50[图5(f)，步骤110]。
然后，为了除去SOI层52的面粗糙或变形，进行了氩气气氛下的热处理。该处理是使用立式的加热器加热式热处理装置(间歇炉)，在氩气气氛下，进行1200℃、1小时的热处理而进行的。这样，因离子注入而产生的损伤或SOI层52表面的粗糙就会在一定程度上被改善。然后，为了改善SOI层52的表面的质量，利用CMP研磨装置研磨了SOI层52。该操作进行了研磨量40nm左右。继而，对SOI层52进行牺牲氧化，将SOI层52中的硅氧化，形成氧化膜，通过对其利用氢氟酸进行处理，制造了最终SOI层52约为150nm左右的薄膜SOI晶片50。
在像这样制造了SOI晶片50后，对与观察前面所述的小坑簇的位置相同的点进行了观察，结果在存在该小坑簇的部分上观察到如图4所示的空孔B。图4是表示在贴合前后的利用共焦光学系统的激光显微镜得到的同点观察的结果的照片，(a)表示BOX氧化膜形成后贴合前的结合晶片表面的部分(1)(2)的氧化膜的表面状态，(b)将与所述部分(1)(2)对应的部分的贴合后的SOI层的表面状态放大表示。例如，如图4(a)所示，在存在小坑簇的部分处产生氧化膜的粗糙(异常生长)，从图4(b)可以看到，在该部分观察到了直径20μm以上的空孔B。
(实施例1)
对使用不存在小坑簇的结合晶片，以图1所示的本发明方法的工序顺序制造SOI晶片的例子进行说明。首先，将以CZ法制作的直径300mm、p型、方位<100>、电阻率10Ω·cm的被镜面研磨了的硅晶片作为基底晶片56a及结合晶片52a准备好[图1(a)，步骤100a]。然后，清洗这些晶片(步骤101)。
结合晶片52a是与实验例1相同的制造条件下制造的晶片，利用共焦光学系统的激光显微镜检查，筛选使用在晶片表面未检查到小坑簇的晶片。
在结合晶片52a的表面，利用热氧化形成了膜厚150nm的氧化膜54a[图1(b)，步骤102]。然后，注入氢离子，形成了封入层58[图1(c)，步骤104]。然后，进行了SPM清洗(步骤105)。
然后，将结合晶片52a的进行了离子注入的面和基底晶片56a在室温下密接[图1(d)，步骤106]。然后，通过在氮气气氛下，进行500℃、30分钟的剥离热处理，将结合晶片52a的一部分剥离，将该结合晶片52a薄膜化，得到了厚度约为250nm的SOI层52[图1(e)，步骤108]。其后，在氮气气氛下，进行1100℃、2小时的结合热处理，将SOI层52牢固地结合，制作了具有SOI构造的晶片50[图1(f)，步骤110]。
然后，为了除去SOI层52的面粗糙或变形，进行了氩气气氛下的热处理。该处理是使用立式的加热器加热式热处理装置(间歇炉)，在氩气气氛下，进行1200℃、1小时的热处理而进行的。这样，因离子注入而产生的损伤或SOI层52表面的粗糙就会在一定程度上被改善。然后，为了改善SOI层52的表面的质量，利用CMP研磨装置研磨了SOI层52。该操作进行了研磨量40nm左右。继而，对SOI层52进行牺牲氧化，将SOI层52中的硅氧化，形成氧化膜，通过对其利用氢氟酸进行处理，制造了最终SOI层52约为150nm左右的薄膜SOI晶片50[图1(g)，步骤112]。
观察了所得到的SOI晶片的空孔。空孔的观察是利用共焦光学系统的激光显微镜进行的。其结果是，未观察到空孔。如果使用此种SOI晶片进行器件的制造，则成品率提高。
而且，本发明并不限定于所述实施方式。所述实施方式为示例性的，具有与本发明的技术方案的范围中所记载的技术思想实质上相同的构成并起到同样的作用效果的设计，无论是何种设计，都包含于本发明的技术范围中。
例如，所述实施例中所示的制造工序只不过是为了示例而列举的，只要是具有贴合工序的SOI的制造方法，既可以是除此以外还附加了清洗、热处理等各种工序的制造方法，另外也可以是对工序顺序的一部分进行了变更，或者省略了对SOI层的质量进行改性及进行厚度调整的CMP研磨等工序的一部分的工序等，根据目的而适当地将工序变更使用。
工业上的利用可能性
如上说明所示，根据本发明的方法，由于使用没有小坑簇的晶片作为基底晶片来制造SOI晶片，因此空孔的发生显著变少，可以用较高的生产效率来生产成品率良好的SOI晶片。

Claims (5)

1.一种SOI晶片的制造方法，在成为原料晶片的2片晶片当中的至少一方的晶片上形成绝缘层，将该一方的晶片与另一方的晶片不使用胶粘剂地贴合，其特征是，该绝缘层的表面的PV值在1.5nm以下。
2.根据权利要求1所述的SOI晶片的制造方法，其特征是，通过使用不存在小坑簇的晶片作为所述一方的晶片，使所述绝缘层表面的PV值在1.5nm以下。
3.根据权利要求1或2所述的SOI晶片的制造方法，其特征是，在成为所述原料晶片的2片晶片当中的至少一方的晶片上形成绝缘层，并且从该一方的晶片的上面注入氢离子或稀有气体离子，在该一方的晶片内部形成了微小气泡层后，将注入了该离子的一方的面夹隔该绝缘层而与另一方的晶片密接，其后通过进行热处理而将该微小气泡层作为劈开面，将该一方的晶片的一部分剥离，使该一方的晶片薄膜化，继而施加热处理，使该薄膜化了的一方的晶片与该另一方的晶片夹隔该绝缘层而牢固地结合。
4.根据权利要求1～3中任意一项所述的SOI晶片的制造方法，其特征是，检查晶片的表面的小坑簇的有无，筛选没有检测出小坑簇的晶片，将该被筛选出的晶片作为所述原料晶片使用。
5.根据权利要求1～4中任意一项所述的SOI晶片的制造方法，其特征是，将在重金属浓度在10ppb以下的环境下进行了镜面研磨的晶片作为所述一方的晶片使用。
CNA03819578XA 2002-08-27 2003-08-21 Soi晶片的制造方法 Pending CN1675758A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002246422A JP2004087768A (ja) 2002-08-27 2002-08-27 Ｓｏｉウエーハの製造方法
JP246422/2002 2002-08-27

Publications (1)

Publication Number Publication Date
CN1675758A true CN1675758A (zh) 2005-09-28

Family

ID=31972416

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA03819578XA Pending CN1675758A (zh) 2002-08-27 2003-08-21 Soi晶片的制造方法

Country Status (6)

Country Link
US (1) US20060154445A1 (zh)
EP (1) EP1548822A1 (zh)
JP (1) JP2004087768A (zh)
KR (1) KR20050047505A (zh)
CN (1) CN1675758A (zh)
WO (1) WO2004021433A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
CN101341577B (zh) 2005-12-19 2011-08-03 信越半导体股份有限公司 Soi基板的制造方法及soi基板
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
EP2128891B1 (en) * 2007-02-28 2015-09-02 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate
JP5125194B2 (ja) * 2007-04-10 2013-01-23 信越半導体株式会社 貼り合わせウエーハの製造方法
JP2008263010A (ja) * 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
KR101111693B1 (ko) * 2007-08-01 2012-02-14 김주영 태양전지용 다결정 실리콘 제조방법
JP2010021242A (ja) * 2008-07-09 2010-01-28 Sumco Corp 貼り合わせ用ウェーハの欠陥検出方法
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
CN103311172A (zh) 2012-03-16 2013-09-18 中芯国际集成电路制造(上海)有限公司 Soi衬底的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636407B2 (ja) * 1988-11-05 1994-05-11 信越半導体株式会社 半導体ウエーハ接合方法
JP3098670B2 (ja) * 1994-03-14 2000-10-16 三菱マテリアル株式会社 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法
JP2959704B2 (ja) * 1995-03-27 1999-10-06 信越半導体株式会社 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JPH09232197A (ja) * 1996-02-27 1997-09-05 Sumitomo Sitix Corp 貼り合わせ半導体ウエーハの製造方法
JP3604026B2 (ja) * 1997-02-27 2004-12-22 三菱住友シリコン株式会社 張り合わせシリコン基板の製造方法
JP3219142B2 (ja) * 1997-12-17 2001-10-15 信越半導体株式会社 半導体シリコンウエーハ研磨用研磨剤及び研磨方法
US6884721B2 (en) * 1997-12-25 2005-04-26 Shin-Etsu Handotai Co., Ltd. Silicon wafer storage water and silicon wafer storage method
WO1999039380A1 (fr) * 1998-02-02 1999-08-05 Nippon Steel Corporation Substrat soi et procede de fabrication dudit substrat
JP3921823B2 (ja) * 1998-07-15 2007-05-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
JP2002176155A (ja) * 2000-12-08 2002-06-21 Toshiba Ceramics Co Ltd 貼り合わせｓｏｉウエハの製造方法

Also Published As

Publication number Publication date
EP1548822A1 (en) 2005-06-29
JP2004087768A (ja) 2004-03-18
KR20050047505A (ko) 2005-05-20
WO2004021433A1 (ja) 2004-03-11
US20060154445A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
US8772875B2 (en) Semiconductor on glass substrate with stiffening layer
CN1675758A (zh) Soi晶片的制造方法
EP1981063B1 (en) Process for producing a soi wafer
EP1962325A1 (en) Method for manufacturing bonded substrate
TWI357101B (en) Method for producing bonded wafer
CN1502135A (zh) Soi晶片及其制造方法
US7276427B2 (en) Method for manufacturing SOI wafer
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
TWI400743B (zh) Silicon wafer and its manufacturing method
EP1936664A1 (en) Method for producing bonded wafer
EP2187429B1 (en) Bonding wafer manufacturing method
WO2004051715A1 (ja) Ｓｏｉウェーハの製造方法
CN110060959B (zh) 贴合晶片的制造方法
JP2006528423A (ja) ＳｉＣ薄膜におけるエピ前表面処理方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2005082870A (ja) 積層基板の洗浄方法および基板の貼り合わせ方法
CN1592970A (zh) 贴合晶片的制造方法
US20230052218A1 (en) METHOD OF SiC WAFER PROCESSING
EP1901340A1 (en) Method of producing bonded wafer
JP2022167477A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JPH08115918A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication