WO2003077497A1 - Appareil de reproduction d'une porteuse radioelectrique - Google Patents

Appareil de reproduction d'une porteuse radioelectrique Download PDF

Info

Publication number
WO2003077497A1
WO2003077497A1 PCT/JP2003/002807 JP0302807W WO03077497A1 WO 2003077497 A1 WO2003077497 A1 WO 2003077497A1 JP 0302807 W JP0302807 W JP 0302807W WO 03077497 A1 WO03077497 A1 WO 03077497A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
phase error
symbol
complex
signal
Prior art date
Application number
PCT/JP2003/002807
Other languages
English (en)
French (fr)
Inventor
Yoshikazu Hayashi
Takaaki Konishi
Teruaki Hasegawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to CN03809472.XA priority Critical patent/CN1650591B/zh
Priority to EP03708526A priority patent/EP1484881A4/en
Priority to US10/505,926 priority patent/US7277502B2/en
Priority to JP2003575578A priority patent/JP3794412B2/ja
Publication of WO2003077497A1 publication Critical patent/WO2003077497A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3872—Compensation for phase rotation in the demodulated signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors

Definitions

  • the present invention relates to a carrier reproduction apparatus used for demodulating a digitally modulated signal such as a multilevel quadrature amplitude modulation (QAM) signal and a polyphase phase modulation (PSK) signal.
  • a digitally modulated signal such as a multilevel quadrature amplitude modulation (QAM) signal and a polyphase phase modulation (PSK) signal.
  • QAM multilevel quadrature amplitude modulation
  • PSK polyphase phase modulation
  • satellite broadcasting uses polyphase modulation such as 4PSK or 8PSK
  • CATV uses multilevel quadrature amplitude modulation such as 64QAM or 256QAM.
  • FIG. 30 is a block diagram showing the configuration of a conventional carrier recovery apparatus.
  • the carrier recovery apparatus of the conventional example includes a modulation signal input terminal 510, a complex multiplication unit 510, an arc tangent calculation unit 504 for calculating an arc tangent, and a loop. It has a filter 513, a numerical control oscillator 514, and a demodulated signal output terminal 510.
  • the signal line indicated by a bold line and "/ 2" indicates a signal line of a signal expressed in a complex manner.
  • the operation of the conventional carrier recovery circuit will be briefly described below.
  • the received digital modulation signal is once subjected to quadrature detection in a preceding stage, and is input to a modulation signal input terminal 510.
  • the carrier for quadrature detection is not always at the correct frequency and correct phase. Therefore, the signal input to the modulation signal input terminal 5100 has a frequency and phase shift remaining.
  • the signal input to modulation signal input terminal 510 10 is input to one input terminal of complex multiplier 511.
  • the numerically controlled oscillation section 501 4 outputs a complex oscillation signal composed of two oscillation signals orthogonal to each other, and the complex oscillation signal is input to the other input terminal of the complex multiplication section 501 1.
  • the complex multiplication section 5 0 1 1 performs complex multiplication of the output of the numerically controlled oscillation section 5 0 1 4 and the signal input to the modulation signal input terminal 5 0 1 0 to input to the input terminal 5 0 10.
  • the demodulated signal is output via a demodulated signal output terminal 510 after removing the frequency and phase shift of the signal.
  • the demodulated signals S i and S q output from the complex multiplication unit 501 1 are input to an arc tangent operation unit (T an- 1 ) 50 30.
  • the arc tangent calculation unit (T an- 1 ) 503 0 calculates the arc tangent based on the values of S i and S q, and supplies the digital modulation signal supplied to the modulation signal input terminal 5 10 10 And a phase error between the output signal of the numerically controlled oscillator 501 and the carrier signal of the carrier.
  • the output of the arc evening calculation section 503 is input to the loop fill 503, and the high frequency component of the phase error is removed.
  • the output of the loop filter 501 13 is input to the numerical control oscillator 514 as a control signal for the numerical control oscillator 501.
  • the output signal of the numerically controlled oscillator 504 controlled by the output signal of the loop filter 503 is supplied to the complex multiplier 511.
  • the numerical control generation is performed as shown in the equations (1) and (2).
  • the negative feedback control loop is configured by the phase control loop configured as described above, the carrier wave synchronized in phase with the received digital modulation signal is reproduced by the numerically controlled oscillator 514. Further, the reproduced carrier has a conjugate relationship with the carrier signal of the signal input to the modulation signal input terminal 510 (that is, there is no frequency shift and no phase shift), and there is no frequency error and phase error. Therefore, a correct demodulated signal can be obtained.
  • phase error detection in the conventional carrier recovery circuit can be obtained by the arc end calculation section 530 by performing an arc tangent calculation on the output of the complex multiplication section 511. The operation will be described in more detail with reference to FIG.
  • FIG. 31 is an output signal space diagram for explaining the operation of the conventional phase error detection.
  • the received digital modulation signal is 4 PSK, and for simplicity, the description will be made using only the first quadrant.
  • the demodulated signal which is the output of the complex multiplication unit 501 1 is indicated by the symbol 5 0 4 1. If the correct carrier is reproduced, the above-described phase error ⁇ does not exist, and the demodulated signal output from the complex multiplication unit 501 1 is the original phase of the 4 PSK symbol. 7
  • ⁇ ⁇ / 4 + A ⁇
  • the phase error ⁇ ⁇ is obtained by performing an arc tangent operation on the basis of the output S i and SQ of the complex multiplication unit 501 1 to obtain the phase ⁇ . It was calculated by calculating the difference from the 4 PSK symbol phase ( ⁇ / 4).
  • the operation of the arc tangent for obtaining the phase ⁇ of the reception symbol is generally performed by calculating T an — 1 (S q / S
  • the carrier recovery device is
  • Numerically controlled oscillating means for outputting a complex oscillating signal
  • Complex multiplying means for complex multiplying the input modulated signal by the output of the numerically controlled oscillating means
  • Phase error detection means for detecting a phase error between the modulated signal and the complex oscillation signal based on an output of the complex multiplication means;
  • a carrier reproducing apparatus comprising a loop for controlling a numerically controlled oscillating means by filtering a phase error, wherein the numerically controlled oscillating means reproduces a carrier of a modulation signal,
  • the phase error detecting means includes at least a symbol estimating means for estimating based on an output of the complex multiplying means.
  • FIG. 1 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing an example of a detailed configuration of the phase error detection section 12a in the carrier recovery apparatus according to Embodiment 1 of the present invention.
  • FIG. 3 is a block diagram showing an example of a detailed configuration of the phase error detection section 12a in the carrier recovery apparatus according to Embodiment 1 of the present invention.
  • FIG. 4 is a block diagram showing an example of a detailed configuration of the phase error detection section 12a in the carrier recovery apparatus according to Embodiment 1 of the present invention.
  • FIG. 5 is a block diagram showing a detailed configuration of the loop filter 13 in the carrier recovery apparatus according to Embodiment 1 of the present invention.
  • FIG. 6 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 2 of the present invention.
  • FIG. 7 is a block diagram showing an example of a detailed configuration of the phase error detection section 12b in the carrier recovery apparatus according to Embodiment 2 of the present invention.
  • FIG. 8 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 3 of the present invention.
  • FIG. 9 is a block diagram showing an example of a detailed configuration of the phase error detector 12c in the carrier recovery apparatus according to Embodiment 3 of the present invention.
  • FIG. 10 is a diagram showing a position in the carrier recovery apparatus according to Embodiment 3 of the present invention.
  • FIG. 3 is a block diagram showing an example of a detailed configuration of a phase error detection section 12c.
  • FIG. 11 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 5 of the present invention.
  • FIG. 12 is a block diagram showing an example of a detailed configuration of the frequency error detection section 16 in the carrier recovery apparatus according to Embodiment 5 of the present invention.
  • FIG. 13 is a block diagram showing an example of a detailed configuration of the frequency error detection section 16a in the carrier recovery apparatus according to Embodiment 5 of the present invention.
  • FIG. 14 is a block diagram showing a detailed configuration of the loop filter 13 a in the carrier recovery apparatus according to Embodiment 5 of the present invention.
  • FIGS. 15A and 15B are diagrams schematically illustrating the operation of the symbol estimator 101.
  • FIG. 15A is a diagram schematically illustrating the operation of the symbol estimator 101.
  • FIG. 16 is a diagram schematically illustrating the operation of the phase error detection unit 12a.
  • FIG. 17 is a diagram illustrating an input QAM signal having a phase shift in a signal space diagram.
  • FIG. 18A, FIG. 18B, and FIG. 18C are diagrams illustrating a coefficient generation method in the coefficient generation unit 109.
  • FIG. 18A, FIG. 18B, and FIG. 18C are diagrams illustrating a coefficient generation method in the coefficient generation unit 109.
  • FIG. 19A, FIG. 19B, and FIG. 19C are diagrams schematically illustrating the operation of the phase error detection unit 12b.
  • FIG. 2OA and FIG. 20B are diagrams schematically illustrating a demodulated signal diffused by noise or reflection.
  • FIG. 21 is a diagram schematically illustrating the operation of the frequency error detector 16.
  • FIG. 22 is a block diagram showing a detailed configuration of Example 1 of phase error determination section 111 in carrier recovery apparatus according to Embodiment 3 of the present invention.
  • FIGS. 23A and 23B are diagrams schematically illustrating the operation of the phase error determination unit 111 according to the first embodiment.
  • FIG. 24 is a block diagram showing a detailed configuration of Example 2 of phase error determination section 111 in the carrier recovery apparatus according to Embodiment 3 of the present invention.
  • FIG. 25A, FIG. 25B, and FIG. 25C are diagrams schematically illustrating the operation of the phase error determination unit 111 in the second embodiment.
  • FIG. 26 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 4 of the present invention.
  • FIG. 27 is a block diagram showing an example of a detailed configuration of the phase error detection unit 12 d in the carrier recovery apparatus according to Embodiment 4 of the present invention.
  • FIG. 28 is a block diagram showing an example of a detailed configuration of the outermost symbol estimation unit 130 in the carrier recovery apparatus according to Embodiment 4 of the present invention.
  • FIG. 29 is a diagram schematically illustrating the operation of the outermost symbol estimation unit 130.
  • FIG. 30 is a block diagram showing the configuration of a conventional carrier recovery apparatus.
  • FIG. 31 is a diagram schematically illustrating the operation of the arc evening calculation unit 30 in the conventional carrier recovery apparatus.
  • the first embodiment is a carrier wave reproducing apparatus that is the basis of the present invention.
  • the second embodiment is a carrier regenerating apparatus in which the frequency pull-in characteristic and the phase jitter characteristic at the time of receiving a multi-level quadrature amplitude modulation signal (QAM) are further improved from the first embodiment.
  • QAM quadrature amplitude modulation signal
  • the third embodiment is a carrier recovery apparatus in which the frequency pull-in characteristic and the phase jitter characteristic are further improved in the reception situation having noise and reflection interference as compared with the first and second embodiments.
  • the fifth embodiment is a carrier regenerating apparatus in which the frequency pull-in range (capture range) is further improved compared to the first, second, third, and fourth embodiments.
  • FIG. 1 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 1 of the present invention.
  • the modulation signal input terminal 10 the complex multiplication unit 11, the phase error detection unit 12 a, the loop filter 13, the numerical control oscillation unit 14, and the demodulation signal output terminal 15 Prepare.
  • the signal lines indicated by bold lines and “/ 2” indicate signal lines of signals represented by a complex (hereinafter, signal lines indicated by bold lines and “/ 2” in each drawing). The line is similar).
  • FIG. 1 shows an example in which a signal subjected to multilevel quadrature amplitude modulation or polyphase phase modulation is received.
  • the received digital modulation signal is once subjected to quadrature detection in the preceding stage and input to the modulation signal input terminal 10.
  • the carrier for quadrature detection is not always at the correct frequency and correct phase. Therefore, the signal input to the modulation signal input terminal 10 has a frequency and a phase shift remaining.
  • this signal is a signal that can be expressed by equation (1), where the I (also called in-phase) signal component is S i and the Q (also called quadrature) signal component is SQ.
  • the signal represented by the equation (1) is input to the modulation signal input terminal 10 and is input to one input terminal of the complex multiplier 11.
  • the numerically controlled oscillator 14 outputs the signal represented by the equation (2) assuming that the carrier component of the signal represented by the equation (1) is a signal having a shared relationship with the exp (j (wt + S)). I do.
  • the numerically controlled oscillator 14 outputs a complex oscillation signal composed of two oscillation signals orthogonal to each other, and the complex oscillation signal is input to the other input terminal ′ of the complex multiplier 11.
  • the complex multiplying unit 11 executes the operation shown in Expression (3) by performing complex multiplication of the output of the numerically controlled oscillation unit 14 and the signal input to the modulation signal input terminal 10.
  • the complex multiplication unit 11 removes the frequency and phase shift of the signal input to the input terminal 10 to remove the demodulated signal (S i + j SQ) Is output via the demodulated signal output terminal 15.
  • the demodulated signal output from the complex multiplier 11 is also input to the phase error detector 12.
  • the phase error detector 12a detects a phase error of the received digital modulation signal based on S i and S q.
  • the output of the phase error detection unit 12a is input to the loop filter 13, and the high frequency component of the phase error is removed. Then, it is input to the numerically controlled oscillator 14 as a control signal.
  • the output signal of the numerically controlled oscillator 14 controlled by the output signal of the loop filter 13 is supplied to the complex multiplier 11.
  • the numerical control generation is performed as shown in the equations (1) and (2).
  • the output of the vibrating unit 14 exemplifies a case in which the output of the modulation signal input terminal 10 has a conjugate relationship with the carrier signal of the signal (that is, no frequency shift and no phase shift). Therefore, when there is a relationship between Expressions (1) and (2), the phase error detector 12a detects zero phase error. If there is a phase difference between Equations (1) and (2), the phase error detector 12a detects the phase error.
  • the negative feedback control loop is formed by the phase control loop configured as described above, the carrier wave synchronized in phase with the received digital modulation signal is reproduced by the numerically controlled oscillator 14. Since the reproduced carrier has a conjugate relationship with the carrier of the signal input to the modulation signal input terminal 10 and has no frequency error and phase error, it is possible to obtain a correct demodulated signal.
  • FIG. 5 is a block diagram showing a detailed configuration of the loop filter 13 in FIG.
  • the loop fill 13 is composed of a phase error signal input terminal 200, a direct amplifier 201, an integrating amplifier 202, a first adder 203, and a 1-symbol delay device 204. , A second adder 205, and a control signal output terminal 206.
  • the output of the phase error detector 12a is supplied to the phase error signal input terminal 200.
  • the loop filter 13 is connected to the phase error signal input terminal 200, the direct system 200, the integrating system 208, the second adder 205, and the loop filter output terminal 206. It is configured.
  • the direct system 207 is constituted by the direct system amplifying unit 201.
  • the integration system 208 includes an integration system amplification unit 202, a first addition unit 203, and a one-symbol delay unit 204.
  • the direct system 207 is composed of only the direct system amplifying unit 201 having an amplification degree of ⁇ , and the phase error signal input via the phase error signal input terminal 200 is amplified by the amplification degree ⁇ . Perform processing that only amplifies.
  • the control oscillator 14 is an oscillator that advances (or delays) its output phase in proportion to the input control signal. Therefore, the direct system 207 functions to linearly advance (or delay) the output phase of the numerically controlled oscillator 14 with respect to the phase error signal. That is, the direct system is a system that acts on correction of a phase error in carrier wave reproduction.
  • the integration system 208 first, the integration system amplification unit 202 amplifies the phase error signal input via the phase error signal input terminal 200 with an amplification factor of] 3.
  • the first addition unit 203 adds the output of the integration system amplification unit 202 and the output of the one-symbol delay unit 204. Then, the output of the first adder 203 is input to the one symbol delayer 204. Therefore, the loop of the first addition unit 203 and the one-symbol delay unit 204 has a so-called integration function. In this way, the integration system 208 amplifies the phase error signal input via the phase error signal input terminal 200 by the amplification degree 3), and then performs a so-called integration process.
  • the numerically controlled oscillator 14 is a type of oscillator that advances (or delays) its output phase in proportion to an input control signal. Therefore, the integration system 208 has a function of controlling the output frequency of the numerically controlled oscillator 14 based on the phase error signal. That is, this integration system 208 is a system that acts to correct a frequency error in carrier wave reproduction.
  • the output signal of the numerically controlled oscillator 14 controlled by the output signal of the loop filter 13 is supplied to the complex multiplier 11.
  • the negative feedback control loop is formed by the phase control loop configured as described above, the carrier wave that is phase-synchronized with the received digital modulation signal is reproduced by the numerical control oscillator 14. Since the reproduced carrier has a conjugate relationship with the carrier of the signal input to the modulation signal input terminal 10 and has no frequency error and phase error, it is possible to obtain a correct demodulated signal.
  • FIG. 2 is a block diagram showing a detailed configuration of the phase error detection section 12a in the carrier recovery apparatus of FIG.
  • a phase error detection unit 12 a includes a demodulation signal input terminal 100, a symbol estimation unit 101, a complex sharing unit 102, a second complex multiplication unit 103, An imaginary number selection unit 104 and a phase error output terminal 105 are provided.
  • the output of the numerically controlled oscillator 14 in FIG. 1 has a conjugate relationship with the carrier of the signal applied to the modulation signal input terminal 10 (that is, no frequency shift and no phase shift)
  • the output of the complex multiplier 11 Outputs the correct demodulated signal. If the phase of the output signal of the numerically controlled oscillator 14 is no longer in a conjugate relationship with the phase of the carrier of the signal applied to the modulation signal input terminal 10 (that is, when there is a frequency shift and a phase shift), the complex multiplier 1 1 cannot output the correct demodulated signal.
  • the output of the complex multiplier 11 is supplied to the symbol estimator 101 and the second complex multiplier 103 via the demodulated signal input terminal 100, respectively.
  • the symbol estimation unit 101 estimates the transmitted symbol based on the demodulated signal input from the demodulated signal input terminal 100, and outputs the estimation result.
  • FIGS. 15A and 15B are diagrams showing the operation of the symbol estimator 101.
  • FIG. 15A shows the case of 4PSK
  • FIG. 15B shows the case of 16QAM.
  • axis 150 is the I signal axis and axis 151 is the Q signal axis.
  • the output signal phase of the numerically controlled oscillator 14 in FIG. 1 is not conjugate with the phase of the carrier of the signal input via the modulation signal input terminal 10 (that is, there is a frequency shift and a phase shift).
  • the symbol indicated by Hata 1 The input signal is the symbol indicated by the symbol ⁇ .
  • axis 154 is the I signal axis
  • axis 155 is the Q signal axis.
  • the output signal phase of the numerically controlled oscillator 14 in FIG. 1 is not conjugate with the phase of the carrier of the signal input to the modulation signal input terminal 10 (that is, there is a frequency shift and phase shift).
  • the signal output from the complex multiplier 11 is the symbol indicated by the symbol 156, even though the symbol indicated by the assault 157 is transmitted.
  • Arrow 158 indicates the minimum inter-symbol distance d in the I signal axis direction (axis 154 direction), and arrow 159 indicates the minimum intersymbol distance d in the Q signal axis direction (axis 155 direction). Is shown.
  • the symbol estimator 101 determines that if the input signal is the symbol 1 152 in FIG. 15A, the nearest symbol Hata 153 has been transmitted. Estimate and output the symbol of Hata 1 If the input signal is the symbol 156 in FIG. 15B, the symbol estimator 101 is the one transmitted with the closest Hata 157 symbol And output the symbol of reference 1 5 7
  • the output of the symbol estimating unit 101 is input to the complex conjugate unit 102 of FIG. 2, and the complex conjugate unit 102 of the symbol estimating unit 101 expressed by (D i + j D d) Take the complex conjugate of the output. That is, the complex conjugate unit 102 inverts the sign of the D-axis, which is the Q-axis component, of the output of the symbol estimation unit 101 to generate (D i —jD q).
  • the output of the complex conjugate unit 102 is input to the second complex multiplication unit 103.
  • the second complex multiplication unit 103 outputs the output (D i — j D d) of the complex common unit 102 and the demodulated signal (S i + j SQ) input from the demodulated signal input terminal 100. Complex multiplication. Therefore, the second The complex multiplication unit 103 outputs a calculation result represented by Expression (4).
  • the output of the second complex multiplier 103 is input to the imaginary part selector 104, and the imaginary part selector 104 is the imaginary part of Equation (4) (S d ⁇ D i — Select only S i ⁇ D q) and output as phase error signal.
  • FIG. 16 shows the operation of the phase error detection unit 12 a in a signal space diagram.
  • the received digital modulation signal is 4 PSK, and the description will be made using only the first quadrant to simplify the description.
  • axis 150 is the I signal axis
  • axis 151 is the Q signal axis.
  • the symbols 5 and 2 represent the output signals of the complex multiplier 11 in FIG. It is assumed that the carrier of the quadrature modulation signal input from the modulation signal input terminal 10 and the output signal of the numerically controlled oscillator 14 have a phase error ⁇ . Therefore, 1 15 2 has a phase error ⁇ ⁇ ⁇ ⁇ ⁇ with respect to reference 15 3 which is the original symbol. That is, the output of the complex multiplication unit 11 in FIG. 1 can be expressed as in equation (5).
  • the symbol estimating unit 101 in FIG. 2 is a demodulated signal output from the complex multiplying unit 11 among four original 4 PSK symbols (the symbol 15 2 in FIG. 15A).
  • the first quadrant which is the closest symposium to Estimate and output the pol (the symbol 1553 in Fig. 158) as the transmitted sympol.
  • the output of the sympol estimator 101 can be expressed as in equation (6).
  • ))) D i + j D i (6)
  • the output of this symbol estimation unit 101 is a complex conjugate unit 102, and the complex conjugate is And input to the second complex multiplier 103.
  • a ⁇ ep (j (- ⁇ )) D i-j D q (7)
  • the second complex multiplier 103 receives the demodulated output of the complex multiplier 11 as shown in equation (8).
  • the signal is complex-multiplied with the output of the complex conjugate unit 102.
  • the output of the second complex multiplier 103 is a signal whose phase term has only the phase error ⁇ .
  • the output of the complex multiplication unit 11 input to the phase error detection unit 12a is calculated by the above-described operation up to the second complex multiplication unit 103.
  • the vector centered on the parable 153 which is the original modulation symbol, is moved to the vector centered on the positive portion of the I signal axis 150.
  • the imaginary part selection unit 104 calculates only the imaginary part of the output of the second complex multiplication unit 103 as a value corresponding to the phase error ⁇ (, that is, (SQ ⁇ D i —S i -D ei). select. By doing so, detection of the phase error is realized.
  • FIG. 3 shows another configuration of the phase error detector 12a in FIG.
  • demodulated signal input terminal 100, symbol estimation unit 101, complex conjugate unit 102, second complex multiplication unit 103, imaginary part selection 104, phase error detection output terminal 1 05 are the same as in FIG. Therefore, these PC listen ⁇ 7
  • the complex conjugate unit 102 takes the complex conjugate of the demodulated signal input via the demodulated signal input terminal 100.
  • the second complex multiplication unit 103 multiplies the output of the symbol estimation unit 101 and the output of the complex conjugate unit 102 by complex multiplication.
  • the imaginary part selection 104 selects and outputs only the imaginary part of the output of the second complex multiplier 103.
  • the sign inverting unit 106 inverts the sign of the output of the imaginary part selection 104 and outputs it as a phase error signal via the phase error output terminal 105.
  • the phase error detection output created in this way is (3 (1′0 1—3 1′0 (1)) as in the case of FIG.
  • both of the phase error detectors 12 a shown in FIGS. 2 and 3 are complex multiplication results of the demodulated signal input from the demodulated signal input terminal 100 and the symbol estimation result thereof. It outputs an imaginary part (S q ⁇ D i -S i ⁇ DQ).
  • FIG. 4 shows another configuration that performs a process equivalent to this process.
  • a demodulated signal input terminal 100, a symbol estimator 101, and a phase error detection output terminal 105 are the same as those in FIGS. 2 and 3, respectively. Therefore, these detailed descriptions are omitted.
  • the symbol estimator 101 estimates the symbol of the demodulated signal input via the demodulated signal input terminal 100.
  • the multiplying unit 122 calculates the I signal component (D i) of the output of the symbol estimating unit 101 and the Q signal component (SQ) of the demodulated signal input via the demodulated signal input terminal 100. And output (D i ⁇ S q).
  • the multiplying unit 12 21 calculates the Q signal component (DQ) of the output of the symbol estimating unit 101 and the I signal component (S i) of the demodulated signal input via the demodulated signal input terminal 100. Multiply and output (DQ ⁇ S i).
  • the subtraction unit 123 subtracts the output of the multiplication unit 122 from the output of the multiplication unit 122, and outputs the result as a phase error via the phase error detection output terminal 105. Therefore, the phase error output from the phase error detection output terminal 105 is (S q ⁇ D i -S i -D q), and phase error detection becomes possible as in FIGS.
  • the phase error of the quadrature modulation signal can be detected by a simple operation, so that the circuit scale is reduced, and It is possible to prevent the frequency pull-in range (cap challenge) from narrowing due to an increase in internal delay.
  • nPSK polyphase modulation
  • nQAM multilevel quadrature modulation
  • the carrier recovery apparatus is the carrier recovery apparatus according to the first embodiment, further improving the frequency pull-in characteristic and the phase jitter characteristic when receiving a multi-level quadrature amplitude modulation signal (LQAM). It is what makes them.
  • LQAM multi-level quadrature amplitude modulation signal
  • FIG. 6 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 2 of the present invention.
  • the modulation signal input terminal 10 the complex multiplier 11, the phase error detector 12 b, the loop filter 13, the numerical control oscillator 14, and the demodulation signal output terminal 15 Prepare.
  • the carrier recovery apparatus according to Embodiment 2 has a configuration in which the phase error detection unit 12 a in the carrier recovery apparatus according to Embodiment 1 is replaced with a phase error detection unit 12 b. It is.
  • the phase error detection unit 1 2 b includes a demodulated signal input terminal 100, a symbol estimation unit 101, a complex conjugate unit 102, a second complex multiplication unit 103, and an imaginary number.
  • a section selection section 104, a phase error output terminal 105, and an amplitude normalization section 107 are provided.
  • the phase error detection section 12b has a configuration in which an amplitude normalization section 107 is further added to the phase error detection section 12a in the carrier recovery apparatus according to the first embodiment.
  • the other configuration is the same as that of the phase error detection unit 12a, and the components are denoted by the same reference numerals and description thereof will be omitted.
  • the second complex multiplication unit 103 receives the demodulated signal (S i + j S q) input via the demodulated signal input terminal 100. ) And the output (D i — j D q) of the complex conjugate unit 102 are complex-multiplied.
  • the output signal is represented by equation (8).
  • the output of the second complex multiplier 103 is a function of the phase error ( ⁇ ) and the square of the amplitude value (A 2 ). Therefore, when receiving QAM with different amplitudes depending on the symbol, the gain of the detected phase error differs depending on the symbol transmitted. This will be described with reference to Fig. 17.
  • axis 154 is the I signal axis
  • axis 155 is the Q signal axis.
  • ⁇ mark 1 7 1 to 1 7 4 is the input symbol, mark 1 7 5 to 1
  • the carrier recovery apparatus further includes an amplitude normalizing section 107.
  • the amplitude normalizing unit 107 corrects a gain variation of a phase error signal in which a detected phase error occurs due to a difference in symbol.
  • the operation of the amplitude correction unit 107 will be described.
  • the amplitude correction unit 107 includes a coefficient generation unit 109 and a multiplication unit 108.
  • the coefficient generator 109 receives the output of the symbol estimator 101 as an input and generates a coefficient corresponding to the amplitude of each modulation symbol.
  • FIG. 18A, FIG. 18B, and FIG. 18C show an example of a method of generating the coefficient.
  • the received digital modulation signal is 16 QAM, and the description will be made using only the first quadrant (not limited to 16 QAM).
  • I signal axis 154, Q signal axis 155, and symbol 1 175-: 178 are the I signal axis 154, Q signal axis 155, and symbol 1 of Fig. 17 Same as 75 to 178.
  • the estimation result of the sympol estimating unit 101 is any one of the sympols 175 to 178. There are three kinds of amplitude values of each symbol 175-178.
  • the output of the second complex multiplier 103 is proportional to the square (A 2 ) of the amplitude of the symbol. Therefore, coefficient generation The unit 109 generates a coefficient corresponding to the reciprocal (1 / A 2 ) of the square A 2 of the amplitude value in each symbol, as described below. That is,
  • the coefficient generation unit 109 uses the symbol estimation result (D i, D q) of the symbol estimation unit 101 as an address and calculates the square of the amplitude value (A it can be realized by a storage device such as a ROM for storing the value of the reciprocal (1 ZA 2) 2).
  • the output of the coefficient generation unit 109 in FIG. 7 is input to the multiplication unit 108.
  • the output of the imaginary part selection unit 104 is multiplied by the output of the coefficient generation unit 109 in the multiplication unit 108 to correct the difference in detected phase error due to the amplitude of each modulation symbol.
  • FIG. 19A, FIG. 19B, and FIG. 19C schematically show the operation of the phase error detection unit 12b in carrier recovery according to Embodiment 2 having the amplitude normalization unit 107.
  • the I signal axis 154, the Q signal axis 155, and the symbols 171 to 178 correspond to the I signal axis 154 and the Q signal axis in Figs. 17 and 18A, respectively. Same as 1 5 5 and Simpol 1 7 1-1 7 8.
  • the demodulated signal output from the complex multiplier 11 (S i + j SQ) is the symbol indicated by symbol 174 in Figure 19A, the symbol indicated by symbols 17 and 173 in Figure 19B, and the symbol indicated by symbol 17 in Figure 19C. It is one of the symbols indicated by 171.
  • the estimated results of these sympols 17 1 to 1 ⁇ 4 are indicated by the symbols 17 8 and 17 7 in Figure 19A and by the hats 1 76 and 1 77 in Figure 19 B, respectively.
  • the symbol is one of the symbols shown in Figure 19C.
  • the output signal of the second complex multiplier 103 has a different amplitude gain depending on the amplitude value of each symbol. Therefore, the amplitude normalizing unit 107 normalizes the output of the second complex multiplying unit 103 by the reciprocal (1 ZA 2 ) of the square (A 2 ) of the amplitude value in each symbol. That is, the amplitude normalization unit 107 converts the symbol 191 in Fig. 19A, the symbol 193 in Fig. 19B, and the symbol 195 in Fig. 19C into the port in Fig. 19A. Mark 192, seal 194 in Fig. 19B, convert to seal 196 in Fig. 19C and output.
  • the phase error detector 12b in carrier recovery according to the second embodiment is an imaginary part of the normalized output of the second complex multiplier 103 (Q signal axis component 1997 in FIG. 19A). Then, the Q signal axis component 198 in FIG. 19B and the Q signal axis component 199) in FIG. 19C are output as phase errors.
  • the phase error of the quadrature modulated signal can be detected by a simple operation, so that the circuit scale is reduced and the delay in the loop is reduced. It is possible to prevent the frequency pull-in range (cap challenge) from becoming narrower with an increase in frequency. Furthermore, it becomes possible to improve the frequency pull-in characteristic and the phase jitter characteristic when receiving a multi-level quadrature amplitude modulation signal (QAM).
  • QAM quadrature amplitude modulation signal
  • FIG. 18C differs from FIG. 18B in that the ROM stores the square value of the amplitude of each symbol as a coefficient.
  • the phase error detector 1 2 b having the configuration shown in FIG. 7 includes a coefficient generator 109 that uses the reciprocal of the square value of the amplitude in each symbol as a coefficient as an amplitude normalizer 107, and a multiplier 1 0 8.
  • the same function can be achieved by replacing the multiplication unit 108 with a division unit and using the coefficient generation unit 109 shown in FIG. 18C.
  • the generation of the square of the amplitude value (A 2 ) at each symbol is not limited to the above-described configuration, but is based on (D i, D g) output from the symbol estimator 101. The same effect can be obtained by replacing with (D i) 2 + (D q) 2 .
  • phase error detection unit 12 b having the configuration shown in FIG. 7 above, the components other than the amplitude normalization unit 107 are the same as the phase error detection unit 12 a in FIG. Although described based on the above description, it goes without saying that the same effect can be obtained even with the phase error detection section 12a having the configuration shown in FIG. 3 or FIG.
  • 16 QAM was used as an example, but other quadrature amplitude modulation (32 QAM, 64 QAM, 128 QAM, 25 QAM, 5 It is needless to say that the same effect can be obtained with 1 2 QAM, 1 0 2 4 QAM, etc.).
  • the carrier recovery apparatus according to Embodiment 3 of the present invention is different from the carrier recovery apparatus according to Embodiment 1 and Embodiment 2 in that the frequency pull-in characteristic and the phase jitter in a reception situation having noise and reflection interference are further improved. The characteristics can be improved.
  • FIG. 8 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 3 of the present invention.
  • the carrier recovery apparatus according to Embodiment 3 includes a modulation signal input terminal 10, a complex multiplication unit 11, a phase error detection unit 12c, a loop filter 13, and a numerical control oscillation unit. 14 and a demodulated signal output terminal 15.
  • the carrier recovery apparatus according to Embodiment 3 has a configuration in which the phase error detection unit 12a in the carrier recovery apparatus according to Embodiment 1 is replaced with a phase error detection unit 12c. is there.
  • the rest of the configuration of the carrier regenerator according to Embodiment 3 is the same as the configuration of the carrier regenerator according to Embodiment 1 described above. Is omitted.
  • phase error detector 12c different from the carrier recovery apparatus according to Embodiment 1 will be described with reference to FIG.
  • FIG. 9 is a block diagram showing a detailed configuration of the phase error detector 12c in the carrier recovery apparatus of FIG.
  • the phase error detector 1 2 c includes a demodulated signal input terminal 100, a symbol estimator 101, a complex conjugate 102, a second complex multiplier 103, and an imaginary number.
  • Selector 104, phase error output terminal 105, complex It includes a subtraction unit 110, a phase error determination unit 111, a selection unit 112, and a constant generation unit 113.
  • the phase error detection unit 12 c in carrier recovery according to Embodiment 3 is different from the phase error detection unit 12 a in the carrier recovery device according to Embodiment 1 in that a complex subtraction unit 110 and a phase error determination unit are provided.
  • This is a configuration in which 1 1 1, a selection unit 1 1 2, and a constant generation unit 1 13 are further added.
  • Other configurations are the same as those of the phase error detection unit 12a, and the same reference numerals are given to the same components, and description thereof will be omitted.
  • the output (D i + jD q) of the symbol estimator 101 and the demodulated signal (S i) which is input through the demodulated signal input terminal 100 and is the output of the complex multiplier 11 in FIG. + j SQ) is input to the complex subtraction unit 110.
  • the complex subtraction unit 110 performs a complex subtraction between the output of the complex multiplication unit 11 and the result of the symbol estimation thereof to obtain the amplitude error (E i + j) of the I signal component and the Q signal component of the demodulated signal. Calculate E d). This operation is shown in equation (9).
  • the output of the complex subtraction unit 110 (E i + j EQ) and the output of the symbol estimation unit 101 ( D i + j DQ) is input to the phase error determination unit 111.
  • the phase error determination unit 111 determines whether or not the phase error output from the imaginary part selection unit 104 is reliable as a phase error, based on both input signals.
  • the selection unit 112 is controlled by the determination result of the phase error determination unit 111, and selects one of the output from the imaginary part selection unit 104 and the output from the constant generation unit 113.
  • FIG. 2OA and FIG. 20B show the complex multiplication unit 11 when the interfering signal such as noise or reflection is superimposed on the orthogonal modulation signal input via the modulation signal input terminal 10 in FIG. The state of an output signal is shown.
  • a phase error determination unit 111 for determining whether or not a phase error has been detected by the reception symbol rotated in the phase error direction is provided.
  • phase error determination unit 111 that determines the phase error detected by the reception symbol rotated in the phase error direction
  • two embodiments having specific configurations can be considered. Hereinafter, these two embodiments will be described in order.
  • FIG. 22 is a block diagram illustrating a configuration of the first embodiment of the phase error determination unit 111.
  • FIGS. 23A and 23B are signal space diagrams for explaining the operation of the first embodiment of the phase error determination unit 111.
  • FIG. Hereinafter, the operation of the first embodiment of the phase error determination unit 111 will be described with reference to FIGS. 22, 23A and 23B.
  • FIG. 23A shows the case of 4PSK
  • FIG. 23B shows the case of 16QAM, but Example 1 is not limited to 4PSK and 16QAM.
  • FIGS. 23A and 23B An embodiment of the phase error determination unit 1 1 1 using FIGS. 23A and 23B is described.
  • the operation principle of 1 will be described.
  • the I signal axis 150, the Q signal axis 151, the ⁇ mark, and the fist mark are the same as those in FIG. 16, and a detailed description is omitted.
  • the I signal axis 154, the Q signal axis 155, the ⁇ mark, and the Hata mark are the same as those in FIG. 17, respectively, and detailed description is omitted.
  • the symbols output from the complex multiplier 11 in FIG. 8 the symbols rotated only in the direction of the phase error exist in the regions 231 and 232.
  • the phase error determination unit 111 outputs the demodulated signal amplitude error (E i + j E q) output from the complex subtraction unit 110 and the output (D D) from the symbol estimation unit 101. Based on (i + j D q), when the demodulated signal output from the complex multiplier 11 enters the shaded portions 2 3 1 and 2 32 in FIG. 23A, the imaginary part selector 104 It is determined that the output is appropriate as the phase error signal. That is, the phase error determination unit 111 determines that the output of the imaginary part selection unit 104 is appropriate as a phase error signal if any of the following (condition 1) or (condition 2) is met. I do.
  • FIG. 22 shows a configuration of the phase error determination unit 111 that realizes the above-described phase error determination operation.
  • the symbol estimation unit 10 in FIG. The output (D i + jD d) of 1 and the output (E i + j E q) of the complex subtraction unit 110 are input to input terminals 111 and 111, respectively.
  • Comparators 1 1 1 2, 1 1 1 3, 1 1 1 4, and 1 1 1 5 determine whether D i, D q, E i, and E q are each 0 or more.
  • the outputs of the comparators 1 1 1 2 and 1 1 1 3 are sent to the exclusive OR operation unit 1 1 1
  • the outputs of 114 and 115 are input to the exclusive OR operation unit 117, respectively. Also, the outputs of the exclusive OR operation units 1116 and 1117 are input to the exclusive OR operation unit 1118, respectively, and the exclusive OR operation is performed.
  • the phase is calculated using the sign of the real part (E i) and the sign of the imaginary part (E q) in the amplitude error (E i + j E q) of the input signal output from the complex subtraction unit 110. Error determination is being performed. A method for determining the error in the phase direction more accurately will be described below.
  • FIG. 24 is a block diagram illustrating a configuration of Embodiment 2 of the phase error determination unit 111.
  • FIG. 25A, FIG. 25B, and FIG. 25C are signal space diagrams for explaining the operation of Embodiment 2 of the phase error determination unit 111.
  • the operation of the phase error determination unit 111 according to the second embodiment will be described with reference to FIGS. 24, 25A, 25B, and 25C.
  • FIGS. 24, 25A, 25B, and 25C For simplicity of description, the case of 4P SK reception and 16 QAM reception and the second embodiment of the phase error determination unit 111 using only the first quadrant will be described. The operation of will be described.
  • Fig. 24A is for 4 PSK
  • Fig. 24 B is for 16 QAM.
  • Embodiment 2 is not limited to 4PSK and 16QAM.
  • FIGS. 25A, 25B, and 25C the operating principle of the second embodiment of the phase error determination unit 111 will be described with reference to FIGS. 25A, 25B, and 25C.
  • the I signal axis 150, the Q signal axis 151, the ⁇ mark, and the image mark are the same as those in FIG. 16, and a detailed description is omitted.
  • the I signal axis 154, the Q signal axis 155, the ⁇ mark, and the reference mark are the same as those in FIG. 17, and the detailed description is omitted.
  • the symbols rotated only in the phase error direction are present in the shaded regions 251-255.
  • the phase error determination unit 111 determines the amplitude error (E i + j EQ) of the input signal output from the complex subtraction unit 110 and the output (D i + j D q), when the demodulated signal, which is the output of the complex multiplication unit 11, enters the shaded portions 25 1 to 255 in FIGS. 25A to 25 C, the imaginary part selection unit 104 Judge that the output is appropriate as a phase error signal. That is, the phase error determination unit 111 determines that the output of the imaginary part selection unit 104 is appropriate as a phase error signal if any of the following (condition 3) or (condition 4) is met. .
  • (E i + j E q) is the difference between the estimated symbol (D i + j DQ) and the received symbol (S i + j SQ). Therefore, the area that satisfies the above conditions in 4P SK is the shaded area 251 in FIG. 25A, and the area that satisfies the above conditions in 16 QAM is each shaded area in FIG. 25B. The area is 25 2 to 25 5.
  • FIG. 25C is an enlarged view centered on the transmission symbol in FIG. 25B.
  • FIG. 24 shows the configuration of the phase error determination unit 111 that realizes the above-described phase error determination operation.
  • the output (D i + j D q) of the symbol estimation unit 101 and the output (E i + j EQ) of the complex subtraction unit 110 are connected to the input terminals 1 1 1 1 and 1 1 1, respectively. Is entered. Di and DQ input to the input terminals 1110 are input to the comparators 1111a0 and 1111a1 to determine whether they are 0 or more. The outputs of the comparators 1 1 1 a 0 and 1 1 1 a 1 are input to the exclusive OR operation unit 1 1 1 a 2, respectively, and the exclusive OR operation unit 1 1 1 a 2 performs exclusive OR operation on these.
  • the operation is performed to determine the quadrant of the output of the symbol estimator 101 (that is, the symbol output from the complex multiplier 11 in FIG. 8). That is, the exclusive OR operation unit 1 1 1 a 2 determines whether the output of the symbol estimation unit 101 exists in the first quadrant or the third quadrant, or exists in the second quadrant or the fourth quadrant. Determine whether to do so.
  • E i is the subtraction unit llla 4, llla 7 and the calori calculation unit llla 9, 1 1 Input to 1 a 1 1 respectively.
  • Eq is input to the comparators llla5, llla8, lllal0, and 1111a12, respectively.
  • the subtraction unit 111a4 calculates (a-Ei) using the output value "a" of the constant generation unit 111a3 and the input Ei.
  • the subtraction unit 1 1 1 a 7 calculates ( ⁇ a ⁇ E i) with the output value “1 a” of the constant generation unit llla 6 and the input E i.
  • the output of the subtraction unit 111a4 is input to the comparator 111a5.
  • the comparator 1 1 1 a 5 compares the output of the subtraction unit 1 1 1 a 4 with E q input to the other input terminal of the comparator 1 1 1 a 5, and EQ ⁇ If (a-E i) holds, “1” is output. If not established, “0” is output.
  • the output of the subtraction unit 111a7 is input to the comparator 111a8.
  • the comparator 1 1 1 a 8 compares the output of the subtraction unit 1 1 1 a 7 with the EQ input to the other input terminal of the comparator 1 1 1 a 8, and calculates E q ⁇ (— a— E If i) holds, “1” is output. If not, outputs “0”.
  • the outputs of the comparators 11 1 a 5 and 11 1 a 8 are respectively input to the AND operation unit 11 1 a 9.
  • the AND operation unit 11 1 a 9 performs an AND operation on the outputs of the comparators 11 1 a 5 and 11 1 a 8 and supplies the result to the selection unit 11 1 a 14.
  • the adder 111a9 adds the output value "a" of the constant generator 111a3 to Ei and outputs (a + Ei).
  • the output of the adder 1 11 a 9 is input to the comparator 1 11 a 10.
  • the adder 1 1 1 a 11 adds the output value “1 a” of the constant generator 1 1 1 a 6 and E i to output (1 a + E i).
  • the output of the adder 1 1 1 a 1 1 is input to the comparator 1 1 1 a 1 2.
  • the comparator 1 1 1 a 1 0 compares the output of the adder llla 9 with the EQ input to the other input terminal, and if E d ⁇ (a + E i) is satisfied, returns “1”. Is output.
  • the comparator 1 1 1 a 1 2 compares the output of the adder 1 1 1 a 1 1 with E q input to the other input terminal of the comparator 1 1 1 a 1 2, and E q ⁇ ( -a + E i) is output if it holds. If it does not hold, "0" is output.
  • the outputs of the comparators 1 1 1 a 1 0 and 1 1 1 a 1 2 are input to the AND operation unit 1 1 a 1 3.
  • the AND operation unit 1 1 1 a 13 performs AND operation on the outputs of the comparators 1 1 1 a 10 and 11 1 a 1 2 and inputs the result to the selection unit 11 1 a 14 I do.
  • the selection unit 111a14 selects one of the two input signals using the output of the exclusive OR operation unit 111a2 as a control signal.
  • the output of the symbol estimator 101 that is, the output of the complex multiplier 111 in FIG. 8
  • the selection unit 1 1 1 a 1 4 outputs the logical product Operation unit 1 1 1 Selects and outputs the output of a9.
  • the selecting unit 1 1 1 a 1 Reference numeral 4 selects and outputs the output of the logical product operation unit 1 1 1 a 13.
  • the output of the selection unit 111a14 is output to the output terminal 119 as a phase error determination result.
  • the output signal of the phase error determination unit 111 shown in the first and second embodiments is input to the selection unit 112 of FIG. If the output of the imaginary part selector 104 is appropriate as the phase error signal, the selector 112 outputs the output of the imaginary part selector 104 to the phase error output terminal 105.
  • the selector 112 If the output of the imaginary part selector 104 is not appropriate as the phase error signal, the selector 112 outputs the output "0" of the constant generator 113 to the phase error output terminal 105. .
  • the phase error determination unit 111 controls the selection unit 112 in this way.
  • the phase error of a quadrature modulated signal can be detected by a simple operation, and the circuit scale is reduced. Further, it is possible to improve the frequency pull-in characteristic and the phase jitter characteristic in a reception situation having noise or reflection interference.
  • phase error detector 12c in the carrier recovery apparatus according to Embodiment 3 of the present invention shown in FIG. 8 will be described with reference to FIG.
  • FIG. 10 shows that the phase error detection unit 12 b in the carrier recovery apparatus according to Embodiment 2 includes a complex subtraction unit 110, a phase error determination unit 111, and a selection unit 112.
  • This is a configuration in which a constant generation unit 113 is further added.
  • the same parts as those in FIG. 7 or FIG. 9 are denoted by the same reference numerals, and the description thereof is omitted. It goes without saying that a similar effect can be obtained even with the configuration of FIG. In this case, it is possible to further improve the frequency pull-in characteristic and the phase jitter characteristic when receiving a multi-level quadrature amplitude modulation signal (QAM) with the number of symbols.
  • QAM multi-level quadrature amplitude modulation signal
  • phase error determination unit 111 in FIGS. 9 and 10 performs the quadrant determination using the output of the symbol estimation unit 101, but is input from the demodulation signal input terminal 100. The same effect can be obtained by using the demodulated signal output from the complex multiplier 11.
  • phase error detection unit 12 c having the configuration shown in FIGS. 9 and 10
  • the symbol estimation unit 101, the complex conjugate unit 102, and the second complex multiplication unit 103 And the components of the imaginary part selection unit 104 have been described based on the phase error detection unit 12a in FIG. 2 in the first embodiment.
  • the same effect can be obtained even with the phase error detection section 12a having the configuration shown in FIG. 3 or FIG.
  • FIG. 26 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 4 of the present invention.
  • the carrier reproducing apparatus according to Embodiment 4 includes a modulation signal input terminal 10, a complex multiplier 11, a phase error detector 12 d, a loop filter 13, and a numerical control.
  • An oscillation section 14 and a demodulation signal output terminal 15 are provided.
  • the carrier recovery apparatus according to Embodiment 4 has a configuration in which the phase error detection unit 12 a in the carrier recovery apparatus according to Embodiment 1 is replaced with a phase error detection unit 12 d. is there.
  • the rest of the configuration of the carrier regenerator according to Embodiment 4 is the same as the configuration of the carrier regenerator according to Embodiment 1 described above. Is omitted.
  • phase error detection section 12d different from the carrier recovery apparatus according to Embodiment 1 will be described with reference to FIG.
  • FIG. 27 is a block diagram showing a detailed configuration of the phase error detection section 12 d in the carrier recovery apparatus of FIG.
  • the phase error detection unit 12 d includes a demodulation signal input terminal 100, a symbol estimation unit 101, a complex conjugate unit 102, and a second complex multiplication unit 103.
  • the phase error detecting section 1 2d is obtained by further adding an outermost symbol estimating section 130 and a selecting section 13 1 to the phase error detecting section 1 2a in the carrier recovery apparatus according to Embodiment 1 above.
  • the other configuration is the same as that of the phase error detector 12a, and the same components are denoted by the same reference numerals and description thereof will be omitted.
  • FIG. 27 the demodulated signal (S i + j SQ) input via the demodulated signal input terminal 100 is input to the outermost symbol estimation unit 130.
  • FIG. 28 is a more detailed block diagram of the outermost symbol estimation unit 130
  • FIG. 29 is a signal space diagram for explaining the operation of the outermost symbol estimation unit 130.
  • the operation of the outermost symbol estimation unit 130 will be described with reference to FIGS.
  • S i is the absolute value calculation unit 130 1
  • S d is the absolute value
  • the values are input to the value calculators 1302, respectively.
  • the absolute value calculation unit 1301 calculates the absolute value of Si.
  • the absolute value calculation unit 1302 calculates the absolute value of Sq.
  • the output of the absolute value calculation unit 1301 is input to the comparison unit 1307, and the output of the absolute value calculation unit 1302 is input to the comparison unit 1308.
  • the comparison unit 1307 outputs “1” when ISiI ⁇ m * d is satisfied. If not satisfied, "0" is output.
  • the comparison unit 1308 outputs “1” when I S q
  • the OR operation unit 1309 calculates the OR of the output of the comparison unit 1307 and the output of 1308, and outputs the outermost symbol selection signal to the outermost symbol selection signal. Output via.
  • I signal axis 154, Q signal axis 155, each mark and each mark are the I signal axis 154, Q signal axis 155, each assault mark and each mark in Fig.17. These are the same as the marks, respectively, and detailed description of each is omitted.
  • the outermost symbol selection signal output from the outermost symbol selection signal output terminal 1 3 1 2 is output from the complex multiplier 11 (S i + j S d) input to the input terminal 1 3 0 0, Indicates whether it exists in the shaded area 2911.
  • the comparison unit 1303 outputs “1” if the input S i is 0 or more, and outputs “0” otherwise.
  • the comparison unit 1304 outputs “1” if the input SQ is 0 or more, and outputs “0” otherwise.
  • the output of the comparison section 13 03 is supplied to the selection section 13 10 as a selection signal of the selection section 13 10 and the output of the comparison section 13 04 is selected as the selection signal of the selection section 13 1 1 Supplied to 3 1 1
  • the positive amplitude value of the outermost symbol and the negative amplitude value of the outermost symbol are input to the selectors 1310 and 1311.
  • the positive amplitude value of the outermost symbol is (m-1 Z2) * d.
  • m is (2 to 2 n)
  • m 2 "(n-1).
  • D is the minimum inter-code distance
  • the positive amplitude value of the outermost symbol is the output of the constant generator 135.
  • the negative amplitude value of the outermost symbol is one (m-1Z2) * d.
  • m is (2-2 n)
  • D represents the value of the minimum inter-symbol distance.
  • the negative amplitude value of the outermost symbol is the output of the constant generator 1306.
  • the selection section 1310 is controlled by the output of the comparison section 1303 (that is, the sign of S i) and outputs the output of the constant generation section 1305 ((m-1Z2) * d) or the constant generation section. Select one of the outputs (1 (m-1/2) * d) of section 13 06.
  • the selection unit 1311 is controlled by the output of the comparison unit 13304 (that is, the sign of Sq), and the output of the constant generation unit 1305 ((m-1/2) * d) or Select one of the outputs (1 (m-1Z2) * .d) of the constant generator 1306.
  • the output of the selector 1310 and the output of the selector 1311 are output as the estimated outermost symbol via the outermost symbol output terminal 1313.
  • Outermost symbol selection signal output terminal 1 3 1 Estimated outermost signal output from 1 3
  • the output of the sample and symbol estimator 101 is input to the selector 131 of FIG.
  • the selection unit 13 1 is controlled by the outermost symbol selection signal supplied from the outermost symbol selection signal output terminal 1312 of FIG. 28, and the estimated outermost symbol and the output of the symbol estimation unit 101 are output. Select one of.
  • the output of the selector 13 1 is output to the complex conjugate 102.
  • the outermost symbol selection signal output from the outermost symbol selection signal output terminal 1 3 1 2 is the output 2 (S i + j S d) of the complex multiplier 11 as shown by the shaded area in FIG. 1 is a signal indicating whether or not it exists. If (S i + j S q) exists in the shaded area 291, the selector 1311 is controlled by the outermost symbol estimator 130 and outputs the outermost symbol selection signal output.
  • the outermost symbol output from terminal 1 3 13 is output to complex conjugate section 102 as an estimated symbol. That is, the symbol indicated by ⁇ in FIG.
  • phase error detection can be performed accurately.
  • phase error detecting section 12 d in the carrier reproducing apparatus according to the fourth embodiment of the present invention shown in FIG. 26 is the same as the phase error detecting section in the carrier reproducing apparatus according to the second embodiment. 1b, or a configuration in which the phase error detection section 12c in the carrier recovery apparatus according to Embodiment 3 further includes an outermost symbol estimation section 130 and a selection section 131. Needless to say, the same effect can be obtained. In this case, it is possible to further improve the frequency pull-in characteristic and the phase jitter characteristic at the time of receiving the multi-level quadrature amplitude modulation signal (QAM).
  • QAM multi-level quadrature amplitude modulation signal
  • phase error detection unit 12 d having the configuration shown in FIG. 26, a symbol estimation unit 101, a complex conjugate unit 102, a second complex multiplication unit 103, and an imaginary part
  • the components of selection section 104 have been described based on phase error detection section 12a of FIG. 2 in the first embodiment. However, it goes without saying that the same effect can be obtained even with the phase error detection section 12a having the configuration shown in FIG. 3 or FIG.
  • the carrier recovery apparatus according to the fifth embodiment of the present invention is characterized in that the carrier recovery apparatus according to the first, second, third, and fourth embodiments has a frequency pull-in range (capture range). It allows for further expansion.
  • FIG. 11 is a block diagram showing a configuration of a carrier recovery apparatus according to Embodiment 5 of the present invention.
  • the carrier reproducing apparatus according to Embodiment 5 includes a modulation signal input terminal 10, a complex multiplier 11, a phase error detector 12 a, a frequency error detector 16, Loop filter 1 3a, It has a numerically controlled oscillator 14 and a demodulated signal output terminal 15.
  • the carrier recovery apparatus according to Embodiment 5 is different from the carrier recovery apparatus according to Embodiment 1 in that a frequency error detection unit 16 is further added, and a loop filter 13 and a loop filter 13 are added. This is a configuration replacing a.
  • the configuration other than the frequency error detector 16 and the loop filter 13a of the carrier recovery apparatus according to Embodiment 5 is the same as the configuration of the carrier recovery apparatus according to Embodiment 1 described above. Are given the same reference numerals and their description is omitted.
  • the phase error signal output from the phase error detection unit 12 a is input to the loop filter 13 a and the frequency error detection unit 16.
  • the output of the frequency error detector 16 is input to the loop filter 13a.
  • the loop filter 13a combines the output of the frequency error detector 16 with the phase error signal output from the phase error detector 12a, removes high frequency components, and performs numerical control as a control signal. Supply to oscillator 14.
  • FIG. 12 is a block diagram showing a detailed configuration of the frequency error detector 16 in the carrier recovery apparatus of FIG. The operation of the frequency error detector 16 will be described with reference to FIG.
  • the frequency error detection section 16 includes a phase error input terminal 300, a one-symbol delay section 301, a subtraction section 302, and a frequency error output terminal 308.
  • the phase error signal input from the phase error input terminal 300 is input to the one-symbol delay unit 301, delayed by one symbol period, and input to the subtraction unit 302.
  • the subtraction unit 302 calculates the difference between the output signal of the symbol delay unit 301 and the phase error signal input from the current phase error input terminal 300, and outputs the result to the frequency error output terminal 310.
  • PC translation 07 PC translation 07
  • FIG. 21 is a diagram schematically showing the operation of the frequency error detector 16 on a signal space diagram.
  • the received digital modulation signal is 4 PSK, and only the first quadrant is shown for simplicity.
  • the frequency error detection operation of the frequency error detection unit 16 will be described with reference to FIG.
  • the I signal axis 150, the Q signal axis 151, and the Hata symbol 153 are the I signal axis 150, the Q signal axis 151, and the Hata symbol in Fig. 16. This is the same as the symbol 153, and a detailed description thereof will be omitted.
  • Symbols 2101 and 2102 indicated by ⁇ indicate that the frequency error between the signal input through the modulation signal input terminal 10 in Fig. 11 and the output signal of the numerically controlled oscillator 14 is small.
  • the symbol is an output signal of the complex multiplication unit 11 in the case where the symbol is present, where the symbol 2 101 is a symbol that appeared at the time T 1, and the symbol 2 102 is a symbol that appeared at the time T 2.
  • the symbol 2 102 is the symbol that arrives next to the symbol 2 101. It is assumed that these modulated signals have a frequency error ( ⁇ ) with respect to the output signal of the numerically controlled oscillator 14. Due to the frequency error ( ⁇ ⁇ ), the phase difference between the received quadrature modulated signal and the original symbol changes from ⁇ 0 1 to ⁇ 6> 2 during one symbol period.
  • the frequency error ( ⁇ ) and the amount of change in the phase error ( ⁇ 02 ⁇ ) can be expressed by equation (10).
  • the output of the phase error detector 12a is the Q signal axis component of the coordinates shown by the seals 210 and 210 in FIG.
  • the output of the phase error detector 1 2a is also 1 symbol due to the presence of the frequency error (A f). 0302807
  • FIG. 14 is a block diagram showing a detailed configuration of the loop filter 13a.
  • the loop filter 13 a is composed of a phase error signal input terminal 200, a direct amplification unit 201, an integration amplification unit 202, and a first addition unit 203.
  • the loop filter 13 a in the carrier recovery according to the fifth embodiment is different from the loop filter 13 in the carrier recovery device according to the first embodiment in the third addition unit 2. 09, a frequency error amplifying unit 211, and a frequency error input terminal 210.
  • the other configuration is the same as that of the loop filter 13, and the same components are denoted by the same reference numerals and description thereof will be omitted.
  • the output signal of the frequency error detecting section 16 is input to the frequency error amplifying section 211 via the frequency error input terminal 210 and amplified.
  • the output of the frequency error amplifier 211 is input to the third adder 209.
  • the integration system 1401 which acts on the correction of the frequency error, includes the integration system amplification unit 202, the frequency error amplification unit 211, and the T JP03 / 02807
  • the numerically controlled oscillation section 14 is an oscillation section of a type for advancing (or delaying) its output phase in proportion to an input control signal. Therefore, with the configuration described above, the oscillation phase of the numerically controlled oscillator 14 can be controlled based on the detected frequency error signal.
  • the frequency error detector 16 detects the frequency error based on the phase error signal detected by the phase error detector 12a, and the frequency error is detected by the phase error detector 12a in the loop filter 13a. By combining this with the phase error signal thus obtained and using it as a control signal for the numerically controlled oscillator 14, a larger frequency error can be corrected.
  • phase error detecting section 12a in the carrier reproducing apparatus according to the fifth embodiment of the present invention shown in FIG. 11 is the same as the phase error detecting section in the carrier reproducing apparatus according to the second embodiment. Needless to say, the same effect can be obtained even if the configuration is changed to 12b or the phase error detection unit 12d in the carrier recovery apparatus according to Embodiment 4 described above. In this case, it is possible to further improve the frequency pull-in characteristic and the phase jitter characteristic at the time of receiving the multi-level quadrature amplitude modulation signal (QAM).
  • QAM multi-level quadrature amplitude modulation signal
  • phase error detecting section 12a in the carrier reproducing apparatus according to the fifth embodiment of the present invention shown in FIG. 11 is replaced with the phase error detecting section in the carrier reproducing apparatus according to the third embodiment. Can be replaced with 1 2 c You. In that case, the frequency error detector 16 must be changed to the frequency error detector 16a shown in FIG.
  • FIG. 13 is a block diagram showing a detailed configuration of the frequency error detector 16a.
  • the frequency error detection unit 16 a includes a phase error input terminal 300, a one-symbol delay unit 301, a subtraction unit 302, and a frequency error output terminal 310. Comparing sections 305 and 306, a logical sum calculating section 307, a selecting section 303 and a constant generating section 304 are provided.
  • the frequency error detection section 16a includes the above-described frequency error detection section 16; comparison sections 305 and 306; a logical sum calculation section 307; a selection section 303; and a constant generation section 3 0 4 is further added.
  • the configuration is the same as that of the frequency error detection unit 16 except for the comparison units 305, 306, the logical sum calculation unit 307, the selection unit 303, and the constant generation unit 304.
  • the same parts are denoted by the same reference numerals and their description is omitted.
  • a phase error signal is supplied from a phase error detection unit 12 c to a phase error input terminal 300.
  • the detected phase error signal is supplied only when it is determined that the supplied phase error signal is appropriate as the phase error signal. That is, the detected phase error signal is supplied only when the received signal exists in the hatched portion in FIG. 23 or FIG. If it is determined that it is not appropriate, the phase error detector 12c outputs a constant "0".
  • FIG. 13 is configured so that the output of the phase error detector 12c in the inappropriate case is not used for frequency error detection.
  • the comparison unit 3505 receives the output of the 1-symbol delay unit 3101 and compares and determines whether each input signal is not “0”. If each input signal is not “0”, it outputs "1”. If it is "0", it outputs "0".
  • the comparison section 306 receives the output of the phase error detection section 12c input to the phase error input terminal 300. To determine whether the input signal is not “0”. If each input signal is not “0”, it outputs "1”. If it is "0", it outputs "0".
  • the logical sum calculator 307 performs a logical sum of the output of the comparator 305 and the output of the comparator 306.
  • the output of the OR calculator 307 is input to the selector 303 as a control signal of the selector 303.
  • the subtraction section 302 subtracts the output of the 1-symbol delay section 301 from the signal input via the phase error input terminal 300.
  • the selection section 303 is controlled by the output of the logical sum calculation section 307, and selects one of the output of the subtraction section 302 and the output of the constant generation section 304. That is, the output of the phase error detector 12 c delayed by one symbol and the output of the current phase error detector 12 c input from the phase error input terminal 300 are both “0”. Only when there is no output, the selection unit 303 outputs the output of the subtraction unit 302 to the frequency error output terminal 308. In other cases, the constant "0" is output from the constant generator 304.
  • the phase error detecting section 12a in the carrier reproducing apparatus according to the fifth embodiment of the present invention shown in FIG. 11 is the same as the phase error detecting section in the carrier reproducing apparatus according to the third embodiment.
  • the same effect can be obtained even if the configuration is changed to 12c. In this case, it is possible to further improve the frequency pull-in characteristic and the phase jitter characteristic in a reception situation having noise or reflection interference.
  • the carrier reproducing apparatus of the present invention reproduces a carrier for demodulating a digital modulation signal such as a multilevel quadrature amplitude modulation signal or a polyphase modulation signal.
  • a digital modulation signal such as a multilevel quadrature amplitude modulation signal or a polyphase modulation signal.
  • ADVANTAGE OF THE INVENTION The carrier wave recovery apparatus of this invention can detect the phase error of a modulation signal by simple operation, can reduce a circuit scale, and can improve a frequency pull-in characteristic and a phase jitter characteristic.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

明細書
搬送波再生装置 技術分野
本発明は、 多値直交振幅変調 （QAM) 信号や、 多相位相変調 （P S K) 信号などのディジタル変調信号を復調する場合に用いられる搬 送波再生装置に関する。 背景技術
近年、 映像のディジタル化が進み、 衛星、 CATV、 地上波のそれ ぞれの放送メディアにおいてディジタル放送が各国で開始されている。 その伝送方式としては、 各伝送路の特徴にあった方式が選択されてい る。 例えば、 衛星放送では 4 P S Kや 8 P S Kなどの多相位相変調、 CATVでは 64 QAMや 2 5 6 Q AMなどの多値直交振幅変調が用 いられている。
このようなデジタル変調信号の復調システムについては、 数々の文 献で紹介されており、 その一例として、 「多賀、 石川、 小松， ： " QP S K復調システムの一検討"」 （テレビジョン学会技術報 ， v o l . 1 5, No. 46， C E ' 9 1 - 42 ( 1 9 9 1. 0 8 )) を取り挙げて、 従来の搬送波再生装置について説明する。
図 3 0は、 従来例の搬送波再生装置の構成を示すブロック図である。 図 3 0において、 従来例の搬送波再生装置は、 変調信号入力端子 5 0 1 0と、 複素乗算部 5 0 1 1 と、 アークタンジェントを演算するァー クタンジェント演算部 5 0 3 0と、 ループフィルタ 5 0 1 3と、 数値 制御発振部 5 0 14と、 復調信号出力端子 5 0 1 5とを備える。
なお、 図 3 0において、 太線かつ " / 2 " で示している信号線は、 複素表現される信号の信号線を示している。 以下に上記従来例の搬送波再生回路の動作を簡単に説明する。
図 3 0は、 受信したディジタル変調信号が前段で一旦直交検波され、 変調信号入力端子 5 0 1 0に入力される。 但し、 前段で直交検波され る際、 直交検波する為の搬送波が必ずしも常に正確な周波数と正確な 位相ではない。 従って、 変調信号入力端子 5 0 1 0に入力される信号 は、 周波数及び位相のずれが残留する。 変調信号入力端子 5 0 1 0に 入力された信号は、 複素乗算部 5 0 1 1の一方の入力端子に入力され る。 数値制御発振部 5 0 1 4は、 互いに直交する 2つの発振信号から なる複素発振信号を出力し、 それが複素乗算部 5 0 1 1の他方の入力 端子に入力される。
複素乗算部 5 0 1 1は、 数値制御発振部 5 0 1 4の出力と変調信号 入力端子 5 0 1 0に入力される信号とを複素乗算することによって、 入力端子 5 0 1 0に入力される信号の周波数および位相ずれを除去し て、 復調信号を復調信号出力端子 5 0 1 5を介して出力する。
一方、 複素乗算部 5 0 1 1の出力である復調信号 S i と S qは、 ァ 一クタンジェント演算部 （T a n— 1) 5 0 3 0に入力される。 アーク タンジェント演算部 （T a n— 1) 5 0 3 0は、 S i及び S qの値を基 にしてアークタンジェントを演算して、 変調信号入力端子 5 0 1 0に 供給されているディジタル変調信号の搬送波信号と数値制御発振部 5 0 1 4の出力信号との位相誤差を検出する。 アーク夕ンジェント演算 部 5 0 3 0の出力は、 ループフィル夕 5 0 1 3に入力され、 位相誤差 の高周波数成分が除去される。 そうして、 ループフィルタ 5 0 1 3の 出力は、 数値制御発振部 5 0 1 4に対する制御信号として数値制御発 振部 5 0 1 4に入力される。 ループフィルタ 5 0 1 3の出力信号によ り制御された数値制御発振部 5 0 1 4の出力信号は、 複素乗算部 5 0 1 1に供給される。
尚、 以上の説明では、 式 （ 1 ) と式 （2 ) に示す通り、 数値制御発 振部 5 0 1 4の出力は変調信号入力端子 5 0 1 0に入力されている 信号の搬送波信号と共役関係の （つまり周波数ずれ及び位相ずれのな い） 信号である場合を例示している。 従って、 式 （ 1 ) と式 （ 2 ) の 関係にある時は、 アークタンジェント演算部 （T a n— 1 ) 5 0 3 0は 位相誤差ゼロを検出する。 式 （ 1 ) と式 （2 ) との間に位相差が存在 すると、 アークタンジェント演算部 （T a n— 1 ) 5 0 3 0はその位相 誤差に対応する信号を出力する。
このように構成された位相制御ループによって負帰還制御ループが 構成されるので、 受信したディジタル変調信号に位相同期した搬送波 が数値制御発振部 5 0 1 4で再生される。 また、 この再生された搬送 波は、 変調信号入力端子 5 0 1 0に入力されている信号の搬送波信号 と共役関係 （つまり周波数ずれ及び位相ずれのない） であり周波数誤 差および位相誤差がないので、 正しい復調信号を得ることが可能とな る。
上述の通り、 従来の搬送波再生回路における位相誤差検出は、 ァ一 クタンジエンド演算部 5 0 3 0が複素乗算部 5 0 1 1の出力をアーク タンジェント演算して求められる。 その動作を図 3 1を参照してさら に詳細に説明する。
図 3 1は、 従来の位相誤差検出の動作を説明するための出力信号空 間ダイヤグラムである。 ここでは、 受信するディジタル変調信号が 4 P S Kの場合を仮定しており、 また説明を簡単にするために第 1象限 のみを用いて説明する。 変調信号入力端子 5 0 1 0に入力されたディ ジタル変調信号と数値制御発振部 5 0 1 4の出力信号との間に位相誤 差 Δ 0が存在する場合を仮定する。 複素乗算部 5 0 1 1の出力である 復調信号は、 〇印 5 0 4 1で示される。 正確な搬送波が再生されてい れば上述の位相誤差△ Θが存在しないので、 複素乗算部 5 0 1 1の出 力である復調信号は、 4 P S Kのシンポルの本来の位相である ·印 5 7
4
0 4 2で示される。 拿印 5 0 4 2で示される位相は、 （7T/4 + n · % / 2 ) [ラジアン] (n = 0 , 1 , 2 , 3 ) である。 しかし、 位相誤差 Δ Θが存在する場合を仮定しているので、 複素乗算部 5 0 1 1より出 力される信号は、 位相 Φ ( φ = π/ 4 + A Θ ) の位置に存在する。
この位相誤差 Δ Θは、 複素乗算部 5 0 1 1の出力である S i と S Q を基にしてァ一クタンジェント演算することにより位相 φを求め、 そ してこの受信シンポルの位相 Ψと本来の 4 P S Kのシンポル位相 ( π /4) との差分を求めることにより、 算出されていた。
ところで、 受信シンポルの位相 Φを求めるアークタンジェントの演 算は、 一般的に S i と S qに対して予め演算した T a n— 1 (S q/ S
1 )の値を R OM等の記憶装置に格納しておき、 S i と S Qをアドレス にして読み出す方法がある。 或いは、 S i と S qを基にして 2次元の べク トルの回転の計算を行い、 回転した分の角度を求めるコーディッ ク （Cordic) アルゴリズムも用いられていた。
しかしながら、 R OMを用いてアーク夕ンジェントを演算する方法 では、 膨大な R OM容量が必要なので回路規模の増大が発生する。 ま た、 コ一ディック法では、 精度を高い位相を求めるには多くのステツ プが必要になり、 搬送波再生回路のループ内遅延の増大に伴う周波数 引き込み範囲 （キヤプチャレンジ） が狭くなるという課題があった。 発明の開示
搬送波再生装置は、
複素発振信号を出力する数値制御発振手段と、
入力した変調信号と数値制御発振手段の出力とを複素乗算する 複素乗算手段と、
複素乗算手段の出力を基にして、 変調信号と複素発振信号との 位相誤差を検出する位相誤差検出手段と、 位相誤差をフィル夕一して数値制御発振手段を制御するループ を備え、 数値制御発振手段により変調信号の搬送波を再生する搬送波 再生装置であって、
位相誤差検出手段は、 少なくとも、 複素乗算手段の出力を基に を推定するシンポル推定手段を備える。 図面の簡単な説明
図 1は、 本発明の実施の形態 1に係る搬送波再生装置の構成を示す ブロック図である。
図 2は、 本発明の実施の形態 1に係る搬送波再生装置における位相 誤差検出部 1 2 aの詳細な構成の一例を示すブロック図である。
図 3は、 本発明の実施の形態 1に係る搬送波再生装置における位相 誤差検出部 1 2 aの詳細な構成の一例を示すブロック図である。
図 4は、 本発明の実施の形態 1に係る搬送波再生装置における位相 誤差検出部 1 2 aの詳細な構成の一例を示すブロック図である。
図 5は、 本発明の実施の形態 1に係る搬送波再生装置におけるルー プフィル夕 1 3の詳細な構成を示すプロック図である。
図 6は、 本発明の実施の形態 2に係る搬送波再生装置の構成を示す ブロック図である。
図 7は、 本発明の実施の形態 2に係る搬送波再生装置における位相 誤差検出部 1 2 bの詳細な構成の一例を示すブロック図である。
図 8は、 本発明の実施の形態 3に係る搬送波再生装置の構成を示す ブロック図である。
図 9は、 本発明の実施の形態 3に係る搬送波再生装置における位相 誤差検出部 1 2 cの詳細な構成の一例を示すブロック図である。
図 1 0は、 本発明の実施の形態 3に係る搬送波再生装置における位 相誤差検出部 1 2 cの詳細な構成の一例を示すブロック図である。 図 1 1は、 本発明の実施の形態 5に係る搬送波再生装置の構成を示 すブロック図である。
図 1 2は、 本発明の実施の形態 5に係る搬送波再生装置における周 波数誤差検出部 1 6の詳細な構成の一例を示すブロック図である。 図 1 3は、 本発明の実施の形態 5に係る搬送波再生装置における周 波数誤差検出部 1 6 aの詳細な構成の一例を示すブロック図である。 図 1 4は、 本発明の実施の形態 5に係る搬送波再生装置におけるル ープフィルタ 1 3 aの詳細な構成を示すブロック図である。
図 1 5 A及び図 1 5 Bは、 シンポル推定部 1 0 1の動作を模式的に 説明した図である。
図 1 6は、 位相誤差検出部 1 2 aの動作を模式的に説明した図であ る。
図 1 7は、 位相ずれがある入力 Q A M信号を信号空間ダイヤグラム で表した図である。
図 1 8 A、 図 1 8 B及び図 1 8 Cは、 係数発生部 1 0 9における係 数発生方法を示した図である。
図 1 9 A、 図 1 9 B及び図 1 9 Cは、 位相誤差検出部 1 2 bの動作 を模式的に説明した図である。
図 2 O A及び図 2 0 Bは、 雑音や反射により拡散された復調信号を 模式的に説明した図である。
図 2 1は、 周波数誤差検出部 1 6の動作を模式的に説明した図であ る。
図 2 2は、 本発明の実施の形態 3に係る搬送波再生装置における位 相誤差判定部 1 1 1の実施例 1の詳細な構成を示すブロック図である。 図 2 3 A及び図 2 3 Bは、 位相誤差判定部 1 1 1の実施例 1の動作 を模式的に説明した図である。 図 2 4は、 本発明の実施の形態 3に係る搬送波再生装置における位 相誤差判定部 1 1 1の実施例 2の詳細な構成を示すブロック図である。 図 2 5 A、 図 2 5 B及び図 2 5 Cは、 位相誤差判定部 1 1 1の実施 例 2の動作を模式的に説明した図である。
図 2 6は、 本発明の実施の形態 4に係る搬送波再生装置の構成を示 すプロック図である。
図 2 7は、 本発明の実施の形態 4に係る搬送波再生装置における位 相誤差検出部 1 2 dの詳細な構成の一例を示すブロック図である。 図 2 8は、 本発明の実施の形態 4に係る搬送波再生装置における最 外シンポル推定部 1 3 0の詳細な構成の一例を示すブロック図である。 図 2 9は、 最外シンポル推定部 1 3 0の動作を模式的に説明した図 である。
図 3 0は、 従来例の搬送波再生装置の構成を示すブロック図である。 図 3 1は、 従来例の搬送波再生装置におけるアーク夕ンジェント演 算部 3 0の動作を模式的に説明した図である。 発明を実施する最良の形態
以下、 本発明の実施の形態について、 図 1から図 2 9を用いて説明 する。 。
なお、 以下の説明において、 実施の形態 1は本発明の基本となる搬 送波再生装置である。
実施の形態 2は、 実施の形態 1に対し、 更に多値直交振幅変調信号 ( Q A M ) 受信時の周波数引き込み特性、 並びに位相ジッ夕特性を改 善した搬送波再生装置である。
実施の形態 3は、 実施の形態 1および実施の形態 2に対し、 雑音や 反射妨害を有する受信状況において周波数引き込み特性、 並びに位相 ジッタ特性を更に改善した搬送波再生装置である。 実施の形態 4は、 実施の形態 1、 実施の形態 2および実施の形態 3 に対し、 1 6 QAM、 6 4 QAM, 2 5 6 QAM、 1 0 2 4 QAM等 (即ち、 （2 ~ 2 n) QAM であって、 n= 2， 3， 4, 5 -) を受 信する場合の、 雑音や反射妨害を有する受信状況において周波数引き 込み特性、 並びに位相ジッタ特性を更に改善した搬送波再生装置であ る。
実施の形態 5は、 実施の形態 1、 実施の形態 2、 実施の形態 3およ び実施の形態 4に対し、 更に周波数引き込み範囲 （キヤプチヤレン ジ） を改善した搬送波再生装置である。
(実施の形態 1 )
図 1は、 本発明の実施の形態 1に係る搬送波再生装置の構成を示す ブロック図である。
図 1において、 変調信号入力端子 1 0と、 複素乗算部 1 1と、 位相 誤差検出部 1 2 aと、 ループフィルタ 1 3と、 数値制御発振部 1 4と、 復調信号出力端子 1 5とを備える。
なお、 図 1において、 太線かつ "/ 2 " で示している信号線は、 複 素表現される信号の信号線を示している （以下、 各図面において太線 かつ "/2" で示している信号線は、 同様である）。
以下に実施の形態 1に係る搬送波再生装置の概略を説明する。
図 1は、 多値直交振幅変調または多相位相変調された信号を受信す る場合を例に挙げている。 受信したディジタル変調信号が前段で一旦 直交検波されて、 変調信号入力端子 1 0に入力される。 但し、 前段で 直交検波される際、 直交検波する為の搬送波が必ずしも常に正確な周 波数と正確な位相ではない。 従って、 変調信号入力端子 1 0に入力さ れる信号は、 周波数及び位相ずれが残留する。 即ち、 この信号は、 I (同相とも呼ばれる） 信号成分を S i、 Q (直交とも呼ばれる） 信号 成分を S Qとすると、 式 （ 1 ) で表現できる信号である。 TJP03/02807
9
(S i + j S q) · e x p ( ) t ^ A Θ) ( 1 )
lw：周波数ずれ
A θ ：位相ずれ
式 （ 1 ) で表現される信号が変調信号入力端子 1 0に入力され、 複 素乗算部 1 1の一方の入力端子に入力される。 数値制御発振部 1 4は、 式 （ 1 ) で示される信号の搬送波成分 （e x p ( j ( w t + S )と共 役関係の信号であるとすると、 式 （2 ) で表現される信号を出力する。
e x p (- j (Aw t + Θ) ( 2 )
即ち、 数値制御発振部 1 4は、 互いに直交する 2つの発振信号から なる複素発振信号を出力し、 それが複素乗算部 1 1の他方の入力端子 ' に入力される。
複素乗算部 1 1は、 数値制御発振部 1 4の出力と変調信号入力端子 1 0に入力される信号とを複素乗算することによって、 式 （ 3 ) に示 す演算を実行する。
(S i + j S q) - e x p ( i (Aw t + θ) - e x p ( - j ( l w t
+ 0)= (S i + j S q) ( 3 ) 複素乗算部 1 1は、 入力端子 1 0に入力される信号の周波数および 位相ずれを除去して、 復調信号 （S i + j S Q) を復調信号出力端子 1 5を介して出力する。
一方、 複素乗算部 1 1の出力である復調信号は、 位相誤差検出部 1 2 にも入力される。 位相誤差検出部 1 2 aは、 S i及び S qを基に して、 受信したディジタル変調信号の位相誤差を検出する。 位相誤差 検出部 1 2 aの出力は、 ループフィルタ 1 3に入力され、 位相誤差の 高周波数成分が除去される。 そうして、 数値制御発振部 1 4に制御信 号として入力される。 ループフィル夕 1 3の出力信号により制御され た数値制御発振部 1 4の出力信号は、 複素乗算部 1 1に供給される。
尚、 以上の説明では、 式 （ 1 ) と式 （2 ) に示す通り、 数値制御発 振部 1 4の出力は、 変調信号入力端子 1 0に入力されている信号の搬 送波信号と共役関係の （つまり周波数ずれ及び位相ずれのない） 場合 を例示している。 従って、 式 （ 1 ) と式 （ 2 ) の関係にある時は、 位 相誤差検出部 1 2 aは位相誤差ゼロを検出する。 式 （ 1 ) と式 （ 2 ) との間に位相差が存在すると、 位相誤差検出部 1 2 aはその位相誤差 を検出する。
このように構成された位相制御ループによって負帰還制御ループが 構成されるので、 受信したディジタル変調信号に位相同期した搬送波 が数値制御発振部 1 4で再生される。 この再生された搬送波は、 変調 信号入力端子 1 0に入力されている信号の搬送波信号と共役関係であ り周波数誤差および位相誤差がないので、 正しい復調信号を得ること が可能となる。
図 5は、 図 1におけるループフィルタ 1 3の詳細な構成を示すプロ ック図である。 ループフィル夕 1 3は、 位相誤差信号入力端子 2 0 0 と、 直接系増幅器 2 0 1と、 積分系増幅器 2 0 2と、 第 1の加算器 2 0 3と、 1シンポル遅延器 2 0 4と、 第 2の加算器 2 0 5と、 制御信 号出力端子 2 0 6とを備える。
位相誤差検出部 1 2 aの出力が位相誤差信号入力端子 2 0 0に供給 される。 ループフィル夕 1 3は、 位相誤差信号入力端子 2 0 0と、 直 接系 2 0 7 と、 積分系 2 0 8と、 第 2の加算部 2 0 5と、 ループフィ ルタ出力端子 2 0 6で構成されている。 そうして、 直接系 2 0 7は直 接系増幅部 2 0 1で構成されている。 一方、 積分系 2 0 8は積分系増 幅部 2 0 2と第 1の加算部 2 0 3と 1シンポル遅延部 2 0 4で構成さ れている。
直接系 2 0 7は、 増幅度が αである直接系増幅部 2 0 1のみで構成 されており、 位相誤差信号入力端子 2 0 0を介して入力された位相誤 差信号を増幅度 αで増幅するだけの処理を実施する。 ところで、 数値 制御発振部 1 4は、 入力される制御信号に比例してその出力位相を進 ませる （または遅らせる） 形式の発振部である。 従って、 この直接系 2 0 7は、 数値制御発振部 1 4の出力位相を位相誤差信号に対してリ ニァに進ませる （または遅らせる） 働きをする。 即ち、 この直接系は、 搬送波再生での位相誤差の補正に作用する系である。
一方、 積分系 2 0 8では、 まず積分系増幅部 2 0 2が位相誤差信号 入力端子 2 0 0を介して入力された位相誤差信号を増幅度 ]3で増幅す る。 第 1の加算部 2 0 3は、 積分系増幅部 2 0 2の出力と 1シンポル 遅延部 2 0 4の出力を加算する。 そうして、 第 1の加算部 2 0 3の出 力は 1シンポル遅延部 2 0 4へ入力される。 従って、 第 1の加算部 2 0 3と 1シンボル遅延部 2 0 4とのループで所謂積分機能を持つ。 こ の様に、 積分系 2 0 8は、 位相誤差信号入力端子 2 0 0を介して入力 された位相誤差信号を増幅度) 3で増幅した後、 所謂積分処理を実施す る。 ところで、 数値制御発振部 1 4は、 入力される制御信号に比例し てその出力位相を進ませる （または遅らせる） 形式の発振部である。 従って、 この積分系 2 0 8は、 位相誤差信号を基にして数値制御発振 部 1 4の出力周波数を制御する働きを有する。 即ち、 この積分系 2 0 8は、 搬送波再生での周波数誤差を補正に作用する系である。
ループフィルタ 1 3の出力信号により制御された数値制御発振部 1 4の出力信号は、 複素乗算部 1 1に供給される。
このように構成された位相制御ループによって負帰還制御ループが 構成されるので、 受信したディジ夕ル変調信号に位相同期した搬送波 が数値制御発振部 1 4で再生される。 この再生された搬送波は、 変調 信号入力端子 1 0に入力されている信号の搬送波信号と共役関係であ り周波数誤差および位相誤差がないので、 正しい復調信号を得ること が可能となる。
次に、 図 2を用いて、 本発明の実施の形態 1に係る搬送波再生装置 の位相誤差検出部 1 2 aの動作を説明する。
図 2は図 1の搬送波再生装置における位相誤差検出部 1 2 aの詳細 な構成を示すブロック図である。 図 2において、 位相誤差検出部 1 2 aは、 復調信号入力端子 1 0 0と、 シンポル推定部 1 0 1 と、 複素共 役部 1 0 2と、 第 2の複素乗算部 1 0 3と、 虚数選択部 1 0 4と、 位 相誤差出力端子 1 0 5とを備える。
図 1における数値制御発振部 1 4の出力が変調信号入力端子 1 0に 印加されている信号の搬送波と共役関係 （つまり周波数ずれ及び位相 ずれのない） であれば、 複素乗算部 1 1の出力は、 正しい復調信号を 出力する。 数値制御発振部 1 4の出力信号の位相が変調信号入力端子 1 0に印加されている信号の搬送波の位相と共役関係でなくなれば (つまり周波数ずれ及び位相ずれがある場合）、 複素乗算部 1 1は正し い復調信号を出力することが出来ない。
複素乗算部 1 1の出力は、 復調信号入力端子 1 0 0を介して、 シン ポル推定部 1 0 1と第 2の複素乗算部 1 0 3にそれぞれ供給される。 シンポル推定部 1 0 1は、 復調信号入力端子 1 0 0より入力された復 調信号を基にして、 送信されたシンポルを推定し、 その推定結果を出 力する。
このシンポル推定部 1 0 1を図 1 5 A及び図 1 5 Bと共に詳細に説 明する。 図 1 5 A及び図 1 5 Bはシンポル推定部 1 0 1の動作を示し た図であり、 図 1 5 Aは 4 P S Kの場合、 図 1 5 Bは 1 6 Q A Mの場 合を示す。
図 1 5 Aは、 軸 1 5 0は I信号軸であり、 軸 1 5 1は Q信号軸であ る。 図 1での数値制御発振部 1 4の出力信号位相が、 変調信号入力端 子 1 0を介して入力されている信号の搬送波の位相と共役関係でない (つまり周波数ずれ及び位相ずれがある） 場合を仮定すると、 秦印 1 5 3で示されたシンポルが送信されていても、 複素乗算部 1 1から出 力される信号は〇印 1 5 2で示されたシンポルとなる。
一方、 図 1 5 Bは、 軸 1 5 4は I信号軸であり、 軸 1 5 5は Q信号 軸である。 図 1での数値制御発振部 1 4の出力信号位相が、 変調信号 入力端子 1 0に入力されている信号の搬送波の位相と共役関係でない (つまり周波数ずれ及び位相ずれがある） 場合を仮定すると、 暴印 1 5 7で示されたシンボルが送信されていても、 複素乗算部 1 1から出 力される信号は〇印 1 5 6で示されたシンポルとなる。
尚、 矢印 1 5 8は I信号軸方向 （軸 1 5 4方向） の最小符号間距離 dを、 矢印 1 5 9は Q信号軸方向 （軸 1 5 5方向） の最小符号間距離 dを夫々示している。
シンポル推定部 1 0 1は、 入力されている信号が図 1 5 Aの〇印 1 5 2のシンポルであった場合には、 最も近い秦印 1 5 3のシンポルが 送信されたものであると推定して、 秦印 1 5 3のシンボルを出力する。 シンポル推定部 1 0 1は、 入力されている信号が図 1 5 Bの〇印 1 5 6のシンポルであった場合には、 最も近い秦印 1 5 7のシンポルが送 信されたものであると推定して、 參印 1 5 7のシンポルを出力する。
この様に、 推定して出力される値の I信号軸の値を D i 、 Q信号軸 の値を D Qとする。 従って、 この出力は複素表現すると、 （D i + j D q ) と表示される。
このシンボル推定部 1 0 1の出力は図 2の複素共役部 1 0 2に入力 され、 複素共役部 1 0 2は （D i + j D d ) で表現されるシンポル推 定部 1 0 1の出力の複素共役をとる。 つまり、 複素共役部 1 0 2はシ ンポル推定部 1 0 1の出力のうち Q軸成分である D qの符号を反転し て （D i — j D q ) を生成する。 複素共役部 1 0 2の出力は、 第 2の 複素乗算部 1 0 3に入力される。 第 2の複素乗算部 1 0 3は、 複素共 役部 1 0 2の出力 （D i — j D d ) と復調信号入力端子 1 0 0より入 力された復調信号 （S i + j S Q ) と複素乗算する。 従って、 第 2の 複素乗算部 1 0 3は式 （4) で表現される算出結果を出力する。
(S i - D i + S q - D q) + j (S q - D i - S i - D q)
(4) 第 2の複素乗算部 1 0 3の出力は虚数部選択部 1 0 4に入力され、 虚数部選択部 1 0 4は式 （4) の虚数部である （S d · D i — S i · D q) のみを選択し、 位相誤差信号として出力する。
次に、 上述の位相誤差検出部 1 2 aによる位相誤差の導出原理につ いて、 図 1 6を用いて更に説明する。 図 1 6は位相誤差検出部 1 2 a の動作を信号空間ダイヤグラムで表したものである。 ここでは、 受信 するディジタル変調信号が 4 P S Kの場合を仮定し、 また説明を簡単 にするために第 1象限のみを用いて説明する。
図 1 6において、 軸 1 5 0は I信号軸、 軸 1 5 1は Q信号軸である。 これらは図 1 5 Aの軸 1 5 0、 1 5 1にそれぞれ相当する。 また、 參 印 1 5 3と〇印 1 5 2は、 図 1 5 Aの會印 1 5 3と〇印 1 5 2に夫々 相当する。 〇印 1 5 2は、 図 1における複素乗算部 1 1の出力信号で ある。 変調信号入力端子 1 0より入力された直交変調信号の搬送波と、 数値制御発振部 1 4の出力信号とが位相誤差 Δ Θを有する場合を仮定 している。 従って、 〇印 1 5 2は、 本来のシンボルである參印 1 5 3 に対して位相誤差 Δ Θを有する。 即ち、 図 1における複素乗算部 1 1 の出力は式 （5) のように表現できる。
A · e X D ( j ( + A 0)) =S i + j S q (5) A：振幅 （振幅方向の劣化を伴っていないと仮定している） φ ： シンポルがもつ固有位相
Δ Θ ：位相誤差
上述の通り、 図 2におけるシンポル推定部 1 0 1は、 4点ある本来 の 4 P S Kのシンポルのうち、 複素乗算部 1 1の出力である復調信号 (図 1 5 Aの〇印 1 5 2) に最も近いシンポルである第 1象限のシ ポル （図 1 5八の會印 1 5 3) を送信されたシンポルとして推定し、 出力する。 シンポル推定部 1 0 1の出力は、 式 （ 6) のように表現で きる。
A ' e x p (j ((|))) =D i + j D i (6) このシンポル推定部 1 0 1の出力は複素共役部 1 0 2で、 式 （7 ) に示すように複素共役がとられ、 第 2の複素乗算部 1 0 3に入力され る。
A · e p ( j (- Φ)) =D i - j D q ( 7 ) 第 2の複素乗算部 1 0 3は、 式 （8 ) に示すように、 複素乗算部 1 1の出力である復調信号と複素共役部 1 0 2の出力とを複素乗算する。
A 2 · e X p ( j (厶 0)) =(S i ' D i + S d ' D q) +
j (S q - D i - S i - D q) (8) 式 （ 8) から分かる通り、 第 2の複素乗算部 1 0 3の出力はその位 相項が位相誤差 Δ Θのみを有する信号となる。 この第 2の複素乗算部 1 0 3の出力は、 図 1 6において口印 1 6 1で示される。 （図 1 6では A = 1 としている) つまり、 位相誤差検出部 1 2 aに入力された複素 乗算部 1 1の出力は、 上記の第 2の複素乗算部 1 0 3のまでの演算に より、 本来の変調シンポルである譬印 1 5 3を中心とするべク トルか ら、 I信号軸 1 50の正の部分を中心とするべクトルへ移される。 そして、 虚数部選択部 1 04は、 位相誤差 Δ Θに対応する値として、 第 2の複素乗算部 1 0 3の出力の虚数部のみ、 即ち（S Q · D i — S i - D ei)を選択する。 こうすることによって、 位相誤差の検出が実現 される。
次に、 図 3は、 図 1における位相誤差検出部 1 2 aの他の構成を示 す。 図 3において、 復調信号入力端子 1 0 0、 シンボル推定部 1 0 1、 複素共役部 1 0 2、 第 2の複素乗算部 1 0 3、 虚数部選択 1 0 4、 位 相誤差検出出力端子 1 0 5は夫々図 2と同様である。 従って、 これら PC聽麵 7
16 の詳細な説明は省略する。
複素共役部 1 0 2は、 復調信号入力端子 1 0 0を介して入力された 復調信号の複素共役をとる。 第 2の複素乗算部 1 0 3は、 シンポル推 定部 1 0 1の出力と、 複素共役部 1 0 2の出力とを複素乗算する。 虚 数部選択 1 04は、 第 2の複素乗算部 1 0 3の出力の虚数部のみを選 択して出力する。 符号反転部 1 0 6は、 虚数部選択 1 04の出力を符 号反転し、 位相誤差信号として位相誤差出力端子 1 0 5を介して出力 する。 この様にして作成される位相誤差検出出力は、 図 2の場合と同 様に、 （3 (1 ' 0 1— 3 1 ' 0 (1)となる。
また、 図 2および図 3で示す位相誤差検出部 1 2 aは共に、 復調信 号入力端子 1 0 0より入力された復調信号と、 それのシンボル推定結 果とを複素乗算した結果のうち、 虚数部である（S q · D i - S i · D Q)を出力するものである。
図 4は、 この処理と等価な処理を実行する、 他の構成を示す。 図 4 において、 復調信号入力端子 1 0 0、 シンポル推定部 1 0 1、 位相誤 差検出出力端子 1 0 5は夫々図 2及び図 3と同様である。 従って、 こ れらの詳細な説明は省略する。
シンポル推定部 1 0 1は復調信号入力端子 1 0 0を経由して入力さ れた復調信号をシンボル推定する。 乗算部 1 2 2は、 シンポル推定部 1 0 1の出力の I信号成分 （D i ) と、 復調信号入力端子 1 0 0を経 由して入力された復調信号の Q信号成分 （S Q) とを乗算し、 （D i · S q) を出力する。 乗算部 1 2 1は、 シンボル推定部 1 0 1の出力の Q信号成分 （D Q) と、 復調信号入力端子 1 0 0を経由して入力され た復調信号の I信号成分 （S i ) とを乗算し、 （D Q · S i ) を出力す る。 減算部 1 2 3は、 乗算部 1 2 1の出力と乗算部 1 2 2の出力とを 減算し、 位相誤差として位相誤差検出出力端子 1 0 5を介して出力す る。 従って、 位相誤差検出出力端子 1 0 5から出力される位相誤差は (S q · D i - S i - D q)となり、 図 2や図 3と同様に位相誤差検出 が可能となる。
以上のように、 本発明の実施の形態 1に係る搬送波再生装置によれ ば、 簡単な演算で直交変調信号の位相誤差を検出することが出来るの で、 回路規模が小さくなると共に、 また、 ループ内遅延の増大に伴う 周波数引き込み範囲 （キヤプチャレンジ） が狭くなることを防ぐこと が可能となる。
また、 上記説明では 4 P S Kを例にとり説明したが、 他の多相位相 変調 （n P S K) や多値直交変調 （n QAM) でも、 同様の効果が得 られることは、 言うまでもない。
(実施の形態 2)
本発明の実施の形態 2に係る搬送波再生装置は、 上記実施の形態 1 に係る搬送波再生装置において、 更に多値直交振幅変調信号 （ LQA M) 受信時の周波数引き込み特性、 並びに位相ジッタ特性を向上させ るものである。
以下、 本発明の実施の形態 2に係る搬送波再生装置について説明す る。
図 6は、 本発明の実施の形態 2に係る搬送波再生装置の構成を示す ブロック図である。 図 6において、 変調信号入力端子 1 0と、 複素乗 算部 1 1 と、 位相誤差検出部 1 2 bと、 ループフィルタ 1 3と、 数値 制御発振部 14と、 復調信号出力端子 1 5とを備える。
図 6に示すように、 実施の形態 2に係る搬送波再生装置は、 上記実 施の形態 1に係る搬送波再生装置における位相誤差検出部 1 2 aを位 相誤差検出部 1 2 bに代えた構成である。
なお、 実施の形態 2に係る搬送波再生装置のその他の構成は、 上記 実施の形態 1に係る搬送波再生装置の構成と同様であり、 当該構成部 分については同一の参照番号を付してその説明を省略する。 以下、 上記実施の形態 1に係る搬送波再生装置と異なる位相誤差検 出部 1 2 bの動作について、 図 7を用いて説明する。
図 7において、 位相誤差検出部 1 2 bは、 復調信号入力端子 1 0 0 と、 シンポル推定部 1 0 1 と、 複素共役部 1 0 2と、 第 2の複素乗算 部 1 0 3と、 虚数部選択部 1 0 4と、 位相誤差出力端子 1 0 5と、 振 幅正規化部 1 0 7とを備える。
この位相誤差検出部 1 2 bは、 上記実施の形態 1に係る搬送波再生 装置における位相誤差検出部 1 2 aに、 振幅正規化部 1 0 7を更に加 えた構成である。 その他の構成は、 位相誤差検出部 1 2 aと同様であ り、 当該構成部分については同一の参照番号を付してその説明を省略 する。
さて、 第 2の複素乗算部 1 0 3は、 実施の形態 1に係る搬送波再生 装置で説明したように、 復調信号入力端子 1 0 0を介して入力された 復調信号 （S i + j S q ) と複素共役部 1 0 2の出力 （D i — j D q ) とを複素乗算する。 その出力信号は式 （ 8 ) で表される。 この式 ( 8 ) に示すように、 第 2の複素乗算部 1 0 3の出力は、 位相誤差 ( Δ Θ ) と振幅値の自乗 （A 2 ) の関数である。 そのため、 シンポルに 応じて振幅が異なる Q A Mを受信した場合、 検出される位相誤差の利 得は送信されたシンポルによって異なる。 その様子を、 図 1 7 と共に 説明する。
図 1 7において、 軸 1 5 4は I信号軸、 軸 1 5 5は Q信号軸である。 〇印 1 7 1から 1 7 4は入力されているシンポル、 拿印 1 7 5から 1
7 8は送信されている本来のシンポルである。 シンポルに応じてで振 幅が異なる Q A Mを受信した場合、 検出された結果である位相誤差は 振幅値の自乗 （A 2 ) の関数でもあるので、 検出された位相誤差の利得 は送信された変調シンポルに応じて異なる。 そのために、 周波数が引 き込みにくくなる場合がある。 また、 周波数引き込みが出来、 位相同 期が確立しても復調出力に大きな位相ジッ夕を生じる場合がある。 そ こで、 実施の形態 2に係る搬送波再生装置は、 振幅正規化部 1 0 7を 更に備えている。 振幅正規化部 1 0 7は、 検出される位相誤差がシン ポルの違いによって発生する位相誤差信号の利得変動を補正する。 以 下、 振幅補正部 1 07の動作を説明する。
図 7において、 振幅補正部 1 0 7は、 係数発生部 1 0 9と、 乗算部 1 0 8とで構成される。 係数発生部 1 0 9はシンポル推定部 1 0 1の 出力を入力として、 各変調シンポルの振幅に応じた係数を発生する。 図 1 8 A、 図 1 8 B及び図 1 8 Cはその係数の発生方法の一例を示 している。 ここでは、 説明を簡単にするために、 受信するディジタル 変調信号が 1 6 QAMの場合を仮定し、 また第 1象限のみを用いて説 明する （ 1 6 QAMに限定するものではない。）。
図 1 8 Aにおいて、 I信号軸 1 54、 Q信号軸 1 5 5、 シンポル 1 7 5〜： 1 7 8は、 図 1 7の I信号軸 1 54、 Q信号軸 1 5 5、 シンポ ル 1 7 5〜 1 7 8と同様である。 シンポル推定部 1 0 1の推定結果は、 シンポル 1 7 5〜 1 7 8の何れかになる。 各シンポル 1 7 5〜 1 7 8 の振幅値は 3種類存在する。
以降、 各シンポルの座標を （ I信号成分、 Q信号成分） で表現する。 最外シンポルであるシンポル 1 7 8は （D i、 D q) = ( 3、 3) で あり、 その場合の振幅 A 3を 「 1」 に正規化する。
シンポル 1 7 6は (D i 、 D q ) = ( 1、 3)、 シンポル 1 7 7は (D i ， D q ) = ( 3、 1 ) であり、 その正規化された振幅 A 2は 5 Z 9である。
シンポル 1 7 5は （D i、 D q ) = ( 1、 1 ) であり、 その正規化 された振幅 A 1は 1 3である。
また、 上記式 （8) から分かる通り、 第 2の複素乗算部 1 0 3の出 力はシンポルの振幅値の自乗 （A2) に比例する。 そのため、 係数発生 部 1 0 9は、 以下に示すように、 各シンポルにおける振幅値の自乗 A2 の逆数 （ 1 /A2) に相当する係数を発生する。 即ち、
(D i、 D q) = ( 3、 3) の場合は、 係数として 1 ZA2= 1 Z (A 3) 2= 1が発生される。
(0 1、 001) = ( 1、 3) 及び （ 3、 1 ) の場合は、 係数として
1 /A2= 1 / (A 2 ) 2= 9/5が発生される。
(D i、 D q ) = ( 1、 1 ) の場合は、 係数として 1 /A2= 1 / (A 3) 2= 9が発生される。
このように、 位相誤差の振幅正規化のための係数は、 シンボル推定 部 1 0 1において、 シンポルが推定されれば一意に決定される。 その ため、 係数発生部 1 0 9は図 1 8 Bに示すように、 シンボル推定部 1 0 1のシンポル推定結果 （D i、 D q) をアドレスとして、 各シンポ ルの振幅値の自乗 （A2) の逆数 （ 1 ZA2) の値を記憶する ROM等 の記憶装置で実現することが出来る。
図 7の係数発生部 1 0 9の出力は、 乗算部 1 0 8に入力される。 虚 数部選択部 1 0 4の出力は、 乗算部 1 0 8において係数発生部 1 0 9 の出力と乗算されることによって、 検出される位相誤差の各変調シン ポルの振幅による違いが補正される。
図 1 9 A、 図 1 9 B及び図 1 9 Cは、 上記の振幅正規化部 1 0 7を 有する実施の形態 2に係る搬送波再生における位相誤差検出部 1 2 b の動作を模式的に表した図である。 図 1 9 Aは、 （D i、 D q) = (3、 3) の場合、 図 1 9 Bは （D i、 D q) = ( 1、 3) 及び （3、 1 ) の場合、 図 1 9 Cは （D i、 D d) = ( l、 1 ) の場合における位相 誤差検出の動作を示している。 また、 これらの図において、 I信号軸 1 54、 Q信号軸 1 5 5、 シンボル 1 7 1〜 1 7 8は、 それぞれ図 1 7や図 1 8 Aでの I信号軸 1 54、 Q信号軸 1 5 5、 シンポル 1 7 1 - 1 7 8と同様である。 図 6における変調信号入力端子 1 0を介して入力された直交変調信 号と数値制御発振部 1 4の出力信号とが位相誤差 Δ Θを有する場合、 複素乗算部 1 1の出力である復調信号 （S i + j S Q) は、 図 1 9 A の〇印 1 74で示されたシンボル、 図 1 9 Bの〇印 1 7 及び 1 7 3 で示されたシンポル、 図 1 9 Cの〇印 1 7 1で示されたシンポルの何 れかである。 これらのシンポル 1 7 1〜 1 Ί 4のシンポル推定された 結果は、 図 1 9 Aの參印 1 7 8で示されたシンポル、 図 1 9 Bの秦印 1 7 6及び 1 7 7で示されたシンポル、 図 1 9 Cの秦印 1 7 5で示さ れたシンポルの何れかになる。 これらの共役信号 （D i — j D q) と 復調信号 （S i + j S Q) とが第 2の複素乗算部 1 0 3で複素乗算さ れることによって、 { (S i • D i + S q - D q)+ j (S q - D i - S i · D q)} が算出される。 { (S i ' D i + S q ' D Q)+ j (S Q ' D i — S i · D q) } で表現される値は、 図 1 9 Aでの < 印 1 9 1、 図 1 9 Bでの◊印 1 9 3、 図 1 9 Cでの◊印 1 9 5ある。 この様に、 第 2 の複素乗算部 1 0 3の出力信号は、 各シンポルの振幅値によって、 そ の振幅の利得がそれぞれ異なる。 そこで、 振幅正規化部 1 0 7は、 各 シンポルにおける振幅値の自乗 （A2) の逆数 （ 1 ZA2) によって、 第 2の複素乗算部 1 0 3の出力を正規化する。 即ち、 振幅正規化部 1 0 7は、 図 1 9 Aの◊印 1 9 1、 図 1 9 Bの◊印 1 9 3、 図 1 9 Cの ◊印 1 9 5を図 1 9 Aの口印 1 9 2、 図 1 9 Bの口印 1 9 4、 図 1 9 Cの口印 1 9 6に変換して出力する。 この様にして、 振幅正規化部 1 0 7の出力利得は受信シンポルに左右されず一定になる。 実施の形態 2に係る搬送波再生における位相誤差検出部 1 2 bは、 この正規化さ れた第 2複素乗算部 1 0 3の出力の虚数部 （図 1 9 Aの Q信号軸成分 1 9 7、 図 1 9 Bの Q信号軸成分 1 9 8、 図 1 9 Cの Q信号軸成分 1 9 9) を位相誤差として出力する。
以上のように、 各シンポルにおける振幅値の自乗値の逆数を求めた 結果を係数として、 この係数を基に第 2の複素乗算部 1 0 3の出力を 正規化することにより、 検出される位相誤差が各変調シンポルの振幅 に依存して変動することが除去出来る。
以上のように、 本発明の実施の形態 2に係る搬送波装置によれば、 簡単な演算で直交変調信号の位相誤差を検出することが出来るので、 回路規模が小さくなると共に、 また、 ループ内遅延の増大に伴う周波 数引き込み範囲 （キヤプチャレンジ） が狭くなることを防ぐことが可 能となる。 更に多値直交振幅変調信号 （QAM) 受信時の周波数引き 込み特性、 並びに位相ジッタ特性を向上させることが可能となる。
ところで、 図 1 8 Cは、 図 1 8 Bと異なり、 各シンポルの振幅の自 乗値を係数として ROMが記憶している場合を示している。 上記図 7 で示した構成の位相誤差検出部 1 2 bは、 振幅正規化部 1 0 7として、 各シンポルにおける振幅の自乗値の逆数を係数とする係数発生部 1 0 9と、 乗算部 1 0 8とにより構成している。 しかし、 乗算部 1 0 8を 除算部に置き換え、 係数発生部 1 0 9として図 1 8 C図に示すものを 使用することで、 同様の機能を発揮できる。
また、 各シンポルにおける振幅値の自乗 （A2) の生成は、 上述の構 成に限られるものではなく、 シンポル推定部 1 0 1の出力である （D i、 D g) を基にして、 （D i ) 2+ (D q) 2を演算するものに置き換 えても同様の効果が得られる。
また、 上記図 7で示した構成の位相誤差検出部 1 2 bにおいて、 振 幅正規化部 1 0 7以外の構成部分については、 実施の形態 1における 図 2の位相誤差検出部 1 2 aに基づいて説明したが、 図 3または図 4 で示す構成の位相誤差検出部 1 2 aであっても同様の効果が得られる ことは、 言うまでもない。
また、 上記説明では 1 6 Q AMを例にとり説明したが、 他の直交振 幅変調 （ 3 2 QAM、 6 4 QAM, 1 2 8 QAM, 2 5 6 QAM, 5 1 2 Q A M , 1 0 2 4 Q A M 等） でも、 同様の効果が得られること は、 言うまでもない。
(実施の形態 3 )
本発明の実施の形態 3に係る搬送波再生装置は、 上記実施の形態 1 及び実施の形態 2に係る搬送波再生装置において、 更に雑音や反射妨 害を有する受信状況において周波数引き込み特性、 並びに位相ジッ夕 特性を改善できるものである。
以下、 本発明の実施の形態 3に係る搬送波再生装置について説明す る。
図 8は、 本発明の実施の形態 3に係る搬送波再生装置の構成を示す ブロック図である。 図 8において、 実施の形態 3に係る搬送波再生装 置は、 変調信号入力端子 1 0と、 複素乗算部 1 1 と、 位相誤差検出部 1 2 c と、 ループフィルタ 1 3と、 数値制御発振部 1 4と、 復調信号 出力端子 1 5とを備える。
図 8に示すように、 実施の形態 3に係る搬送波再生装置は、 上述の 実施の形態 1に係る搬送波再生装置における位相誤差検出部 1 2 aを 位相誤差検出部 1 2 cに代えた構成である。
なお、 実施の形態 3に係る搬送波再生装置のその他の構成は、 上記 実施の形態 1に係る搬送波再生装置の構成と同様であり、 当該構成部 分については同一の参照番号を付してその説明を省略する。
以下、 上記実施の形態 1に係る搬送波再生装置と異なる位相誤差検 出部 1 2 cの動作について、 図 9を用いて説明する。
図 9は、 図 8の搬送波再生装置における前記位相誤差検出部 1 2 c の詳細な構成を示すブロック図である。
図 9において、 位相誤差検出部 1 2 cは、 復調信号入力端子 1 0 0 と、 シンボル推定部 1 0 1と、 複素共役部 1 0 2と、 第 2の複素乗算 部 1 0 3と、 虚数選択部 1 0 4と、 位相誤差出力端子 1 0 5と、 複素 減算部 1 1 0と、 位相誤差判定部 1 1 1と、 選択部 1 1 2と、 定数発 生部 1 13とを備える。
実施の形態 3に係る搬送波再生における位相誤差検出部 1 2 cは、 上記実施の形態 1に係る搬送波再生装置における位相誤差検出部 1 2 aに、 複素減算部 1 1 0と、 位相誤差判定部 1 1 1と、 選択部 1 1 2 と、 定数発生部 1 1 3とを更に加えた構成である。 その他の構成は、 位相誤差検出部 1 2 aと同様であり、 当該構成部分については同一の 参照番号を付してその説明を省略する。
図 9において、 シンポル推定部 10 1の出力 （D i + j D q) と、 復調信号入力端子 1 00を介して入力された図 8における複素乗算部 1 1の出力である復調信号 （S i + j S Q) は複素減算部 1 1 0に入 力される。 複素減算部 1 1 0は、 複素乗算部 1 1の出力と、 それのシ ンポル推定結果との複素減算を行うことによって、 復調信号の I信号 成分及び Q信号成分の振幅誤差 （E i + j E d) を算出する。 この演 算は式 （9) で示される。
E i + j Eq= (S i -D i) + j ( S Q - D q ) (9) 複素減算部 1 1 0の出力 （E i + j E Q) 及び、 シンポル推定部 1 0 1の出力 （D i + j D Q) は、 位相誤差判定部 1 1 1に入力される。 位相誤差判定部 1 1 1は、 入力されている両信号を基にして、 虚数部 選択部 104から出力される位相誤差が位相誤差として信頼できるも のかどうかを判定する。 選択部 1 12は、 位相誤差判定部 1 1 1の判 定結果に制御されて、 虚数部選択部 1 04からの出力と定数発生部 1 1 3の出力の何れか一方を選択する。
次に、 図 2 OA及び図 20 Bは、 図 8における変調信号入力端子 1 0を介して入力される直交変調信号に雑音や反射等の妨害信号が重畳 した場合における、 複素乗算部 1 1の出力信号の様子を示す。 図 20 A及び図 20 Bにおいて、 I信号軸 1 5 0と 1 54、 Q信号軸 1 5 1 PC漏删 07
25 と 1 5 5、 各譬印 1 5 3と 1 7 5〜 1 7 8、 各〇印 1 5 2と 1 7 1〜
1 74は、 夫々図 1 6及び図 1 7と同様である。 送信された本来のシ ンポルである各秦印 1 5 3、 1 7 5〜 1 7 8は、 位相誤差 （Δ 0 ) 方 向に移動することに加えて、 雑音や反射等の妨害信号によって更に位 相方向と振幅方向に拡散されてしまい、 △印に示される受信シンポル になる。 このような、 拡散された受信シンポルを基にして位相誤差を 検出した場合、 その検出した位相誤差は誤ったものとなり、 周波数が 引き込みにくくなる。 また、 周波数引き込みが出来、 位相同期が確立 したとしても大きな位相ジッ夕が生じる場合がある。 このような問題 を回避するためには、 位相誤差方向に回転した受信シンポルで検出し た位相誤差のみを搬送波再生に用いる必要がある。 その為に、 図 9に 示した実施例では、 位相誤差方向に回転した受信シンポルで位相誤差 を検出したかどうかを判定する位相誤差判定部 1 1 1を設けている。
位相誤差方向に回転した受信シンポルで検出した位相誤差を判定す る位相誤差判定部 1 1 1 としては、 具体的な構成の実施例が 2つ考え られる。 以下、 これら 2つの実施例を順に説明する。
(位相誤差判定部 1 1 1の実施例 1 )
図 2 2は、 位相誤差判定部 1 1 1の実施例 1の構成を示すプロック 図である。 図 2 3 Aと図 2 3 Bは位相誤差判定部 1 1 1の実施例 1の 動作を説明するための信号空間ダイヤグラムである。 以下図 2 2、 図 2 3 A及び図 2 3 Bを用いて、 位相誤差判定部 1 1 1の実施例 1の動 作を説明する。 なお、 ここでは、 説明を簡単にするために、 4 P S K 受信時及び 1 6 Q AM受信時の場合であって、 且つ第 1象限のみを用 いて位相誤差判定部 1 1 1の実施例 1の動作を説明する。 図 2 3 Aは 4 P S Kの場合、 図 2 3 Bは 1 6 Q AMの場合を示しているが、 実施 例 1は 4 P SKと 1 6 Q AMに限定されるものではない。
まず、 図 2 3 Aと図 2 3 Bを用いて位相誤差判定部 1 1 1の実施例 1の動作原理を説明する。 図 2 3 Aにおいて、 I信号軸 1 5 0、 Q信 号軸 1 5 1、 〇印、 拳印は夫々図 1 6と同様であり、 詳細な説明は省 略する。 また、 図 2 3 Bにおいて、 I信号軸 1 54、 Q信号軸 1 5 5、 〇印、 秦印は夫々図 1 7と同様であり、 詳細な説明は省略する。 図 8 における複素乗算部 1 1から出力されるシンポルのうち、 位相誤差方 向のみに回転したシンポルは斜線部で示す領域 2 3 1と 2 3 2に存在 する。 このことに着目し、 位相誤差判定部 1 1 1は、 複素減算部 1 1 0の出力である復調信号の振幅誤差 （E i + j E q) 及びシンポル推 定部 1 0 1の出力 （D i + j D q) を基にして、 複素乗算部 1 1の出 力である復調信号が図 2 3 Aの斜線部 2 3 1及び 2 3 2に入る時、 虚 数部選択部 1 04の出力が位相誤差信号として適切であると判定する。 即ち、 位相誤差判定部 1 1 1は、 以下の （条件 1 ) または （条件 2 ) の何れかに合致すれば、 虚数部選択部 1 04の出力は位相誤差信号と して適切であると判定する。
(条件 1 ) 推定シンポルが第 1象限 （D i≥ 0且つ D q≥ 0) または 第 3象限 （D i <0且つ D q < 0 ) の時であって、 E i < 0且つ E Q ≥0、 または、 £ 1≥ 0且っ£ (1く0
(条件 2) 推定シンポルが第 2象限 （D i < 0且つ D Q≥ 0) または 第 4象限 （D i≥ 0且つ D q < 0 ) の時であって、 E i≥ 0且つ E d ≥ 0、 または、 E i <0且っE q<0
( E i + j E q ) は、 推定されたシンボル （D i + j D d) に対す る受信シンポル ( S i + j S q ) の差分である。 従って、 4 P S Kに おいて上記の条件を満足する領域は図 2 3 Aの斜線領域 2 3 1や 2 3 2であり、 1 6 Q AMにおいて上記の条件を満足する領域は図 2 3 B の各斜線領域である。
図 2 2は、 以上の位相誤差判定動作を実現する位相誤差判定部 1 1 1の構成を示す。 図 2 2において、 図 9におけるシンポル推定部 1 0 1の出力 （D i + j D d) 及び複素減算部 1 1 0の出力 （E i + j E q) はそれぞれ、 入力端子 1 1 1 0及び 1 1 1 1に入力される。 比較 器 1 1 1 2、 1 1 1 3、 1 1 1 4、 及び 1 1 1 5は、 D i、 D q、 E i及び E qがそれぞれ 0以上かどうか判定する。 比較器 1 1 1 2及び 1 1 1 3の出力はそれぞれ排他的論理和演算部 1 1 1 6に、 比較器 1
1 1 4及び 1 1 1 5の出力はそれぞれ排他的論理和演算部 1 1 1 7に 入力される。 また排他的論理和演算部 1 1 1 6及び 1 1 1 7の出力は それぞれ排他的論理和演算部 1 1 1 8に入力されて、 排他的論理和演 算がなされる。
以上の構成により、 上述の （条件 1 ) または （条件 2) を満足する 場合のみ、 位相誤差として適切であることを意味する 「 1」 が位相誤 差判定出力端子 1 1 1 9から出力される。 上述の （条件 1 ) と （条件 2) の何れも満足しない場合は、 位相誤差として適切ではないことを 意味する 「0」 が位相誤差判定出力端子 1 1 1 9から出力される。
(位相誤差判定部 1 1 1の実施例 2 )
上記実施例 1は、 複素減算部 1 1 0の出力である入力信号の振幅誤 差 （E i + j E q) における実数部 （E i ) と虚数部 （E q) の符号 を用いて位相誤差判定を行なっている。 位相方向の誤差を更に正確に 判定するする方法を以下に示す。
図 24は、 位相誤差判定部 1 1 1の実施例 2の構成を示すブロック 図である。 図 2 5 A、 図 2 5 B、 図 2 5 Cは位相誤差判定部 1 1 1の 実施例 2の動作を説明するための信号空間ダイヤグラムである。 以下、 図 24、 図 2 5 A、 図 2 5 B及び図 2 5 Cを用いて、 位相誤差判定部 1 1 1の実施例 2の動作を説明する。 なお、 ここでは、 説明を簡単に するために、 4 P SK受信時、 及び 1 6 QAM受信時の場合であって、 且つ第 1象限のみを用いて位相誤差判定部 1 1 1の実施例 2の動作を 説明する。 尚、 図 24 Aは 4 P S Kの場合、 図 24 Bは 1 6 QAMの 場合を示しているが、 実施例 2は 4 P SKと 1 6 QAMに限定される ものではない。
まず、 図 25A、 図 2 5 B及び図 2 5 Cを用いて位相誤差判定部 1 1 1の実施例 2の動作原理を説明する。 図 2 5 Aにおいて、 I信号軸 1 50、 Q信号軸 1 5 1、 〇印、 像印は夫々図 1 6と同様であり、 詳 細な説明は省略する。 また、 図 2 5 Bにおいて、 I信号軸 1 54、 Q 信号軸 1 5 5、 〇印、 參印は夫々図 1 7と同様であり、 詳細な説明は 省略する。 図 8における複素乗算部 1 1から出力されるシンポルのう ち、 位相誤差方向のみに回転したシンポルは斜線部で示す領域 2 5 1 〜2 5 5に存在する。 このことに着目し、 位相誤差判定部 1 1 1は、 複素減算部 1 1 0の出力である入力信号の振幅誤差 （E i + j E Q) 及びシンポル推定部 1 0 1の出力 （D i + j D q) を基にして、 複素 乗算部 1 1の出力である復調信号が図 2 5 A〜 2 5 Cの斜線部 2 5 1 〜2 5 5に入る時、 虚数部選択部 1 04の出力が位相誤差信号として 適切であると判定する。 即ち、 位相誤差判定部 1 1 1は、 以下の （条 件 3) または （条件 4) の何れかに合致すれば、 虚数部選択部 1 04 の出力は位相誤差信号として適切であると判定する。
(条件 3) 推定シンポルが第 1象限 （D i≥0且つ D q≥0) または 第 3象限 （D i <0且つ D q< 0 ) の時であって、 （一 a— E i ) ≤ E q≤ (a— E i) (但し、 0く a<最小符号間距離 d)
(条件 2) 推定シンポルが第 2象限 （D i <0且つ D q≥0) または 第 4象限 （D i≥0且つ Dqく 0) の時であって、 （一 a +E i ) ≤E q≤ (a + E i ) (但し、 0く a<最小符号間距離 d)
(E i + j E q) は、 推定されたシンポル （D i + j D Q) に対す る受信シンポル （S i + j S Q) の差分である。 従って、 4P SKに おいて上記の条件を満足する領域は図 25 Aの斜線領域 251であり、 16 Q AMにおいて上記の条件を満足する領域は図 2 5 Bの各斜線領 域 2 5 2〜2 5 5である。
図 2 5 Cは、 図 2 5 Bにおける送信シンボルを中心とした拡大図で ある。
図 2 4は、 以上の位相誤差判定動作を実現する位相誤差判定部 1 1 1の構成を示す。 図 9におけるシンポル推定部 1 0 1の出力 （D i + j D q) 及び複素減算部 1 1 0の出力 （E i + j E Q) はそれぞれ、 入力端子 1 1 1 0及び 1 1 1 1に入力される。 入力端子 1 1 1 0に入 力された D i及び D Qは比較器 1 1 1 a 0及び 1 1 1 a 1に入力され、 0以上かどうか判定される。 比較器 1 1 1 a 0及び 1 1 1 a 1の出力 はそれぞれ排他的論理和演算部 1 1 1 a 2に入力され、 排他的論理和 演算部 1 1 1 a 2はこれらを排他的論理和演算して、 シンポル推定部 1 0 1の出力 （つまり図 8における複素乗算部 1 1から出力されるシ ンポル） の象限判定を行う。 即ち、 排他的論理和演算部 1 1 1 a 2は シンポル推定部 1 0 1の出力が第 1象限または 3象限の何れかに存在 するのか、 或いは、 第 2象限または 4象限の何れかに存在するのかを 判定する。
また、 入力端子 1 1 1 1より入力された複素減算部 1 1 0の出力 ( E i + j E q ) のうち E iは、 減算部 l l l a 4、 l l l a 7、 カロ 算部 l l l a 9、 1 1 1 a 1 1にそれぞれ入力される。 一方、 E qは 比較器 l l l a 5、 l l l a 8、 l l l a l 0、 及び 1 1 1 a 1 2に それぞれ入力される。
減算部 1 1 1 a 4は、 定数発生部 1 1 1 a 3の出力値 「 a」 と入力 された E i とで （ a— E i ) を演算する。 減算部 1 1 1 a 7は、 定数 発生部 l l l a 6の出力値 「一 a」 と入力された E i とで （― a— E i ) を演算する。 減算部 1 1 1 a 4の出力は比較器 1 1 1 a 5に入力 される。 比較器 1 1 1 a 5は、 減算部 1 1 1 a 4の出力と比較器 1 1 1 a 5のもう一方の入力端子に入力された E qとを比較し、 E Q≤ ( a— E i ) が成立する場合には 「 1」 を出力する。 成立しない場合 は 「 0」 を出力する。 また、 減算部 1 1 1 a 7の出力は比較器 1 1 1 a 8に入力される。 比較器 1 1 1 a 8は、 減算部 1 1 1 a 7の出力と 比較器 1 1 1 a 8のもう一方の入力端子に入力された E Qとを比較し、 E q≥ (— a— E i ) が成立する場合には 「 1」 を出力する。 成立し ない場合は 「0」 を出力する。 比較器 1 1 1 a 5及び比較器 1 1 1 a 8の出力はそれぞれ、 論理積演算部 1 1 1 a 9に入力される。 論理積 演算部 1 1 1 a 9は比較器 1 1 1 a 5及び比較器 1 1 1 a 8の出力を 論理積演算し、 その結果を選択部 1 1 1 a 14に供給する。
一方、 加算部 1 1 1 a 9は、 定数発生部 1 1 1 a 3の出力値 「 a」 と E i とを加算して （a + E i ) を出力する。 加算部 1 1 1 a 9の出 力は比較器 1 1 1 a 1 0に入力される。 加算部 1 1 1 a 1 1は、 定数 発生部 1 1 1 a 6の出力値 「一 a」 と E i とを加算して （一 a + E i ) を出力する。 加算部 1 1 1 a 1 1の出力は比較器 1 1 1 a 1 2に 入力される。 比較器 1 1 1 a 1 0は、 加算部 l l l a 9の出力ともう 一方の入力端子に入力された E Qとを比較し、 E d≤ (a +E i ) が 成立する場合には 「 1」 を出力する。 成立しない場合は 「 0」 を出力 する。 比較器 1 1 1 a 1 2は、 加算部 1 1 1 a 1 1の出力と比較器 1 1 1 a 1 2のもう一方の入力端子に入力された E qとを比較し、 E q ≥ (- a + E i ) が成立するには 「 1」 を出力する。 成立しない楊合 は 「 0」 を出力する。 比較器 1 1 1 a 1 0及び比較器 1 1 1 a 1 2の 出力はそれぞれ、 論理積演算部 1 1 1 a 1 3に入力される。 論理積演 算部 1 1 1 a 1 3は、 比較器 1 1 1 a 1 0及び比較器 1 1 1 a 1 2の 出力を論理積演算し、 その結果を選択部 1 1 1 a 14に入力する。
選択部 1 1 1 a 1 4は、 排他的論理和演算部 1 1 1 a 2の出力を制 御信号として、 入力されている 2つの信号の一方を選択する。 シンポ ル推定部 1 0 1の出力 （つまり図 8における複素乗算部 1 1から出力 されるシンポル） の象限が第 1または 3象限の時、 即ち排他的論理和 演算部 1 1 1 a 2が 「0」 を出力している時は、 選択部 1 1 1 a 1 4 は論理積演算部 1 1 1 a 9の出力を選択し出力する。 シンポル推定部 1 0 1の出力の象限が第 2または 4象限の時、 即ち排他的論理和演算 部 1 1 1 a 2が 「 1」 を出力している時は、 選択部 1 1 1 a 1 4は論 理積演算部 1 1 1 a 1 3の出力を選択し出力する。 選択部 1 1 1 a 1 4の出力は、 位相誤差判定結果として出力端子 1 1 1 9に出力される。 上記、 実施例 1及び 2で示した位相誤差判定部 1 1 1の出力信号は、 図 9の選択部 1 1 2に入力される。 虚数部選択部 1 0 4の出力が位相 誤差信号として適切な場合は、 選択部 1 1 2は虚数部選択部 1 0 4の 出力を位相誤差出力端子 1 0 5に出力する。 虚数部選択部 1 0 4の出 力が位相誤差信号として適切でない場合は、 選択部 1 1 2は定数発生 部 1 1 3の出力である " 0 " を位相誤差出力端子 1 0 5に出力する。 位相誤差判定部 1 1 1は、 このように選択部 1 1 2を制御する。
以上のように、 本発明の実施の形態 3に係る搬送波装置によれば、 簡単な演算で直交変調信号の位相誤差を検出することが出来るので、 回路規模が小さくなる。 また、 更に雑音や反射妨害を有する受信状況 において周波数引き込み特性、 並びに位相ジッ夕特性を向上させるこ とが可能となる。
次に、 上記図 8に示した本発明の実施の形態 3における搬送波再生 装置に於ける位相誤差検出部 1 2 cの他の構成を図 1 0と共に説明す る。
図 1 0は、 上記実施の形態 2に係る搬送波再生装置における位相誤 差検出部 1 2 bに、 複素減算部 1 1 0と、 位相誤差判定部 1 1 1と、 選択部 1 1 2と、 定数発生部 1 1 3とを更に加えた構成である。 図 1 0では、 図 7及または図 9と同様の部分は同じ番号を付してあり、 そ れらの個々の説明は省略する。 図 1 0の構成であっても、 同様の効果が得られるのは言うまでもな い。 この場合、 シンボル数が更に多値直交振幅変調信号 （QAM) 受 信時の周波数引き込み特性、 並びに位相ジッ夕特性を向上させること が可能となる。
また、 上記図 9及び図 1 0の位相誤差判定部 1 1 1は、 象限判定を シンポル推定部 1 0 1の出力を用いて行っているが、 復調信号入力端 子 1 0 0から入力される複素乗算部 1 1の出力である復調信号を用い て行っても同様の効果が得られる。
また、 上記図 9及び図 1 0で示した構成の位相誤差検出部 1 2 cに おいて、 シンポル推定部 1 0 1 と、 複素共役部 1 0 2と、 第 2の複素 乗算部 1 0 3と、 及び虚数部選択部 1 04の構成部分については、 実 施の形態 1における図 2の位相誤差検出部 1 2 aに基づいて説明した。 しかし、 これらは図 3または図 4で示す構成の位相誤差検出部 1 2 a であっても同様の効果が得られることは、 言うまでもない。
また、 上記説明では 4 P S K及び 1 6 Q AMを例にとり説明したが、 他の多相位相変調 （n P S K) や多値直交振幅変調 （n QAM等） で も、 同様の効果が得られることは、 言うまでもない。
(実施の形態 4)
本発明の実施の形態 4に係る搬送波再生装置は、 上記実施の形態 1、 実施の形態 2及び実施の形態 3に係る搬送波再生装置において、 1 6 Q AM, 64 QAM, 2 5 6 QAM, 1 0 24QAM等 （即ち、 （2 ~ 2 n ) QAM であって、 n = 2 , 3 , 4 , 5 ···) を受信する場合、 最も外側にあるシンボル （以下最外シンポルと示す） でも、 正確に位 相誤差検出が可能になる。 更に、 雑音や反射妨害を有する受信状況に おいて周波数引き込み特性、 並びに位相ジッタ特性を改善できるもの である。
以下、 本発明の実施の形態 4に係る搬送波再生装置について説明す る。
図 2 6は、 本発明の実施の形態 4に係る搬送波再生装置の構成を示 すブロック図である。 図 2 6において、 実施の形態 4に係る搬送波再 生装置は、 変調信号入力端子 1 0と、 複素乗算部 1 1 と、 位相誤差検 出部 1 2 dと、 ループフィルタ 1 3と、 数値制御発振部 1 4と、 復調 信号出力端子 1 5とを備える。
図 2 6に示すように、 実施の形態 4に係る搬送波再生装置は、 上記 実施の形態 1に係る搬送波再生装置における位相誤差検出部 1 2 aを 位相誤差検出部 1 2 dに代えた構成である。
なお、 実施の形態 4に係る搬送波再生装置のその他の構成は、 上記 実施の形態 1に係る搬送波再生装置の構成と同様であり、 当該構成部 分については同一の参照番号を付してその説明を省略する。
以下、 上記実施の形態 1に係る搬送波再生装置と異なる位相誤差検 出部 1 2 dの動作について、 図 2 7を用いて説明する。
図 2 7は、 図 2 6の搬送波再生装置における前記位相誤差検出部 1 2 dの詳細な構成を示すブロック図である。
図 2 7において、 位相誤差検出部 1 2 dは、 復調信号入力端子 1 0 0と、 シンポル推定部 1 0 1と、 複素共役部 1 0 2と、 第 2の複素乗 算部 1 0 3と、 虚数選択部 1 0 4と、 位相誤差出力端子 1 0 5と、 最 外シンポル推定部 1 3 0と、 選択部 1 3 1とを備える。
位相誤差検出部 1 2 dは、 上記実施の形態 1に係る搬送波再生装置 における位相誤差検出部 1 2 aに、 最外シンポル推定部 1 3 0と、 選 択部 1 3 1とを更に加えた構成である。 その他の構成は、 位相誤差検 出部 1 2 aと同様であり、 当該構成部分については同一の参照番号を 付してその説明を省略する。
図 2 7において、 復調信号入力端子 1 0 0を介して入力された復調 信号 （S i + j S Q ) は、 最外シンポル推定部 1 3 0に入力される。 図 2 8は最外シンボル推定部 1 3 0の更に詳細なブロック図であり、 図 2 9は最外シンポル推定部 1 3 0の動作を説明するための信号空間 ダイヤグラムである。 以下、 図 2 8及び図 2 9のを用いて最外シンポ ル推定部 1 3 0の動作を説明する。
図 2 8において、 入力端子 1 3 0 0に入力された複素乗算部 1 1の 出力 （S i + j S q) のうち、 S iは絶対値算出部 1 3 0 1に、 S d は絶対値算出部 1 3 0 2にそれぞれ入力される。 絶対値算出部 1 3 0 1は S iの絶対値を算出する。 絶対値算出部 1 3 0 2は S qの絶対値 を算出する。 絶対値算出部 1 3 0 1の出力は比較部 1 3 0 7に入力さ れ、 絶対値算出部 1 3 0 2の出力は比較部 1 3 0 8に入力される。 比 較部 1 3 0 7は、 I S i I ≥m* dを満足する場合に 「 1」 を出力す る。 満足しない場合は 「 0」 を出力する。 比較部 1 3 0 8は、 I S q | ≥m * dを満足する場合に 「 1」 を出力する。 満足しない場合は 「0」 を出力する。 但し、 mは （2 ~ 2 n) QAM (n = 2 , 3， 4， ···) の場合の m= 2 ~ (n— 1) であり、 dは最小符号間距離である。 論理和演算部 1 3 0 9は、 比較部 1 3 0 7の出力と 1 3 0 8の出力 とを論理和を演算し、 最外シンポル選択信号を最外シンボル選択信号 出力端子 1 3 1 2を介して出力する。
上述の動作を、 図 2 9の空間ダイヤグラムと共に説明する。 図 2 9 において、 I信号軸 1 5 4、 Q信号軸 1 5 5、 各 印及び各〇印は、 図 1 7の I信号軸 1 54、 Q信号軸 1 5 5、 各暴印及び各〇印と夫々 同様であり、 個々の詳細な説明は省略する。
最外シンポル選択信号出力端子 1 3 1 2より出力された最外シンポ ル選択信号は、 入力端子 1 3 0 0に入力された複素乗算部 1 1の出力 (S i + j S d) が、 斜線で示す領域 2 9 1内に存在しているかどう かを示す。
また、 入力端子 1 3 0 0に入力された複素乗算部 1 1の出力 （S i + j S q ) のうち、 S i は比較部 1 3 0 3、 S qは比較部 1 3 04に 入力される。 比較部 1 3 0 3は、 入力された S iが 0以上であれば 「 1」 を出力し、 そうでなければ 「0」 を出力する。 比較部 1 3 0 4 は、 入力された S Qが 0以上であれば 「 1」 を出力し、 そうでなけれ ば 「0」 を出力する。 比較部 1 3 0 3の出力は選択部 1 3 1 0の選択 信号として選択部 1 3 1 0に供給され、 比較部 1 3 04の出力は選択 部 1 3 1 1の選択信号として選択部 1 3 1 1に供給される。 選択部 1 3 1 0及び 1 3 1 1には、 最外シンポルの正の振幅値及び最外シンポ ルの負の振幅値が入力されている。
最外シンポルの正の振幅値は、 （m— 1 Z2) * dである。 但し、 m は、 （2 ~ 2 n) QAM (n = 2 , 3， 4 , ···) の場合、 m= 2 " (n - 1 ) である。 また、 dは、 最小符号間距離の値を表す。 最外シンポ ルの正の振幅値は、 定数発生部 1 3 0 5の出力である。
最外シンポルの負の振幅値は、 一 （m— 1Z2) * dである。 但し、 mは、 （ 2 — 2 n) QAM ( n = 2 , 3， 4 , ···) の場合、 m = 2 ~ (n - 1 ) である。 また、 dは、 最小符号間距離の値を表す。 最外シ ンポルの負の振幅値は、 定数発生部 1 3 0 6の出力である。
選択部 1 3 1 0は、 比較部 1 3 0 3の出力 （つまり S iの符号） に よって制御されて、 定数発生部 1 3 0 5の出力 （（m— 1Z2) * d) 若しくは定数発生部 1 3 0 6の出力 （一 （m— 1 / 2) * d) の何れ か一方を選択する。 選択部 1 3 1 1は、 比較部 1 3 0 4の出力 （つま り S qの符号） によって制御されて、 定数発生部 1 3 0 5の出力 （（m — 1 /2) * d) 若しくは定数発生部 1 3 0 6の出力 （一 （m— 1Z 2) *.d) の何れか一方を選択する。 選択部 1 3 1 0の出力と選択部 1 3 1 1の出力は、 推定最外シンポルとして、 最外シンボル出力端子 1 3 1 3を介して出力される。
最外シンポル選択信号出力端子 1 3 1 3より出力された推定最外シ ンポルとシンポル推定部 1 0 1の出力は、 図 2 7の選択部 1 3 1に入 力される。 選択部 1 3 1は、 図 2 8の最外シンポル選択信号出力端子 1 3 1 2から供給されている最外シンポル選択信号によって制御され、 推定最外シンポルとシンポル推定部 1 0 1の出力との何れか一方を選 択する。 選択部 1 3 1の出力は、 複素共役部 1 0 2に出力される。
次に、 上記で示した最外シンポル推定部 1 3 0と、 選択部 1 3 1の 動作を図 2 9の信号空間ダイヤグラム上で模式的に説明する。 最外シ ンポル選択信号出力端子 1 3 1 2から出力される最外シンポル選択信 号は、 複素乗算部 1 1の出力 （S i + j S d) が図 2 9中斜線で示す 領域 2 9 1内存在するかどうかを示す信号である。 もし、 （S i + j S q) が斜線の領域 2 9 1内に存在する場合は、 選択部 1 3 1は最外シ ンポル推定部 1 3 0に制御されて、 最外シンポル選択信号出力端子 1 3 1 3より出力される最外シンポルを推定シンボルとして複素共役部 1 0 2に出力する。 即ち、 図 2 9の★印 2 9 4で示されるシンポルが 推定シンポルとして複素共役部 1 0 2に出力される。 複素乗算部 1 1 の出力 （S i + j S q) に位相回転が残留することにより、 最外シン ポルが図 2 9の領域 2 9 2及び領域 2 9 3に存在する場合がある。 し かし、 このような場合でも、 推定シンポルとしては、 最も近いシンポ ル （即ち、 図 2 9の☆印で示されたシンボル 2 9 5や 2 9 6 ) ではな く、 最外シンポル （即ち、 図 2 9の★印で示されたシンポル 2 94) として推定される。 そのため、 位相誤差検出を正確に行うことが可能 になる。
以上のように、 本発明の実施の形態 4に係る搬送波装置によれば、 簡単な演算で直交変調信号の位相誤差を検出することが出来るので、 回路規模が小さくなる。 更に、 1 6 QAM、 64 QAM, 2 5 6 Q A M、 1 0 24 QAM等 （即ち、 （2 ~ 2 n) QAM であって、 n= 2， 3， 4， 5 -) を受信する場合、 雑音や反射妨害を有する受信状況に おいて周波数引き込み特性、 並びに位相ジッタ特性を向上させること が可能となる。
なお、 上記図 2 6に示した本発明の実施の形態 4における搬送波再 生装置に於ける位相誤差検出部 1 2 dを、 上記実施の形態 2に係る搬 送波再生装置における位相誤差検出部 1 2 b、 または、 上記実施の形 態 3に係る搬送波再生装置における位相誤差検出部 1 2 cにして、 最 外シンボル推定部 1 3 0と、 選択部 1 3 1とを更に加えた構成であつ ても同様の効果が得られるのは言うまでもない。 この場合、 更に多値 直交振幅変調信号 （Q A M ) 受信時の周波数引き込み特性、 並びに位 相ジッ夕特性を向上させることが可能となる。
また、 上記図 2 6で示した構成の位相誤差検出部 1 2 dにおいて、 シンボル推定部 1 0 1と、 複素共役部 1 0 2と、 第 2の複素乗算部 1 0 3と、 及び虚数部選択部 1 0 4の構成部分については、 実施の形態 1における図 2の位相誤差検出部 1 2 aに基づいて説明した。 しかし、 図 3または図 4で示す構成の位相誤差検出部 1 2 aであっても同様の 効果が得られることは、 言うまでもない。
(実施の形態 5 )
本発明の実施の形態 5に係る搬送波再生装置は、 上記実施の形態 1、 実施の形態 2、 実施の形態 3、 及び実施の形態 4に係る搬送波再生装 置において、 周波数引き込み範囲 (キヤプチヤレンジ) を更に拡大す ることを可能にするものである。
以下、 本発明の実施の形態 5に係る搬送波再生装置について説明す る。
図 1 1は、 本発明の実施の形態 5に係る搬送波再生装置の構成を示 すブロック図である。 図 1 1において、 実施の形態 5に係る搬送波再 生装置は、 変調信号入力端子 1 0と、 複素乗算部 1 1と、 位相誤差検 出部 1 2 aと、 周波数誤差検出部 1 6と、 ループフィルタ 1 3 aと、 数値制御発振部 1 4と、 復調信号出力端子 1 5とを備える。 図 1 1に 示すように、 実施の形態 5に係る搬送波再生装置は、 上記実施の形態 1に係る搬送波再生装置において、 周波数誤差検出部 1 6を更に加え、 ループフィルタ 1 3をループフィルタ 1 3 aに代えた構成である。
なお、 実施の形態 5に係る搬送波再生装置の周波数誤差検出部 1 6 とループフィルタ 1 3 a以外の構成は、 上記実施の形態 1に係る搬送 波再生装置の構成と同様であり、 当該構成部分については同一の参照 番号を付してその説明を省略する。
以下、 上記実施の形態 1に係る搬送波再生装置と異なる周波数誤差 検出部 1 6と、 ループフィルタ 1 3 aの動作について説明する。
.図 1 1において、 位相誤差検出部 1 2 aより出力された位相誤差信 号は、 ループフィルタ 1 3 aに入力されると共に、 周波数誤差検出部 1 6に入力される。 周波数誤差検出部 1 6の出力は、 ループフィルタ 1 3 aに入力される。 ループフィルタ 1 3 aは、 周波数誤差検出部 1 6の出力と位相誤差検出部 1 2 aから出力された位相誤差信号とを合 成し、 且つ高周波数成分を除去して、 制御信号として数値制御発振部 1 4に供給する。
図 1 2は、 図 1 1の搬送波再生装置における周波数誤差検出部 1 6 の詳細な構成を示すブロック図である。 図 1 2を参照して、 周波数誤 差検出部 1 6の動作を説明する。
図 1 2において、 周波数誤差検出部 1 6は、 位相誤差入力端子 3 0 0と、 1シンポル遅延部 3 0 1と、 減算部 3 0 2と、 周波数誤差出力 端子 3 0 8とを備える。 位相誤差入力端子 3 0 0から入力された位相 誤差信号は、 1シンボル遅延部 3 0 1に入力され、 1シンポル期間遅 延されて減算部 3 0 2に入力される。 減算部 3 0 2は、 シンポル遅延 部 3 0 1の出力信号と現在位相誤差入力端子 3 0 0より入力された位 相誤差信号との差分をとり、 その結果を周波数誤差出力端子 3 0 8を PC翻删 07
39 介して出力する。
図 2 1は上記周波数誤差検出部 1 6の動作を信号空間ダイヤグラム 上で模式的に示した図である。 ここでは、 受信するディジタル変調信 号が 4 P S Kの場合を仮定し、 また説明を簡単にするために第 1象限 のみを示す。 以下、 図 2 1を用いて周波数誤差検出部 1 6の周波数誤 差検出動作を説明する。
図 2 1において、 I信号軸 1 5 0、 Q信号軸 1 5 1、 秦印のシンポ ル 1 5 3は、 図 1 6の I信号軸 1 5 0、 Q信号軸 1 5 1、 秦印のシン ポル 1 5 3と同様であり、 これらの詳細な説明は省略する。 〇印で示 されたシンポル 2 1 0 1 と 2 1 0 2は、 図 1 1における変調信号入力 端子 1 0を介して入力された信号と数値制御発振部 1 4の出力信号と が周波数誤差を有する場合の複素乗算部 1 1の出力信号であり、 シン ポル 2 1 0 1は時刻 T 1で出現したシンボルであり、 シンボル 2 1 0 2は時刻 T 2で出現したシンポルである。 シンポル 2 1 0 2はシンポ ル 2 1 0 1の次に到来したシンポルである。 これらの変調信号は数値 制御発振部 1 4の出力信号に対して周波数誤差 （Δ ί ) を有する場合 を仮定している。 周波数誤差 （Δ ί ) を有するので、 受信された直交 変調信号と本来のシンポルとの位相差は 1シンポル期間の間に Δ 0 1 から Δ 6> 2へ推移する。 その周波数誤差 （Δ ί ) と、 位相誤差の変化 量 （Δ 0 2— は式 （ 1 0) で表現することが出来る。
2 - π · Μ · Ύ= (Α Θ 2 - Α θ 1 ) ( 1 0 )
(但し、 T = T 2 -Τ 1である。）
式 （ 1 0 ) から分かるように、 位相誤差の変化量 （Δ 0 2 — Δ S 1 ) は周波数誤差 （A f ) に比例する。
位相誤差検出部 1 2 aの出力は、 図 2 1の口印 2 1 0 3と 2 1 0 4 で示される座標の Q信号軸成分である。 位相誤差検出部 1 2 aの出力 も、 周波数誤差 （A f ) が存在していることが原因して、 1シンポル 0302807
40 期間 （T = T 2— T 1 ) の間に KS d ' D i — S i · D q) T-T― (S q · D i - S i · D q) T=T1} の変化が発生する。 周波数誤差 （Δ f ) に比例する値となる。 なお、 （S Q · D i — S i · D q) T=T2は時刻 Tが Τ 2である時の （S d ' D i — S i · D q) である。 また、 （S ci ' D i - S i · D q) T=T1は時刻 Tが T 1である時の （S q ' D i — S i ' D q) である。 従って、 位相誤差検出部 1 2 aで検出した位相誤差信 号の時間的な差分を算出することで、 周波数誤差を検出することがで さる。
周波数誤差検出部 1 6の出力はループフィルタ 1 3 aに入力される。 図 1 4はル一プフィルタ 1 3 aの詳細な構成を示すブロック図である。 図 1 4において、 ループフィル夕 1 3 aは、 位相誤差信号入力端子 2 0 0と、 直接系増幅部 2 0 1 と、 積分系増幅部 2 0 2と、 第 1の加算 部 2 0 3と、 1シンボル遅延部 2 0 4と、 第 2の加算部 2 0 5と、 第 3の加算部 2 0 9と、 周波数誤差増幅部 2 1 1と、 周波数誤差入力端 子 2 1 0と、 制御信号出力端子 2 0 6とを備える。
図 1 4に示すように、 実施の形態 5に係る搬送波再生におけるル一 プフィルタ 1 3 aは、 上記実施の形態 1に係る搬送波再生装置におけ るループフィルタ 1 3に、 第 3の加算部 2 0 9と、 周波数誤差増幅部 2 1 1 と、 周波数誤差入力端子 2 1 0とを更に加えた構成である。 そ の他の構成は、 ル一プフィルタ 1 3と同様であり、 当該構成部分につ いては同一の参照番号を付してその説明を省略する。
図 1 4において、 周波数誤差検出部 1 6の出力信号は、 周波数誤差 入力端子 2 1 0を経由して、 周波数誤差増幅部 2 1 1に入力されて増 幅される。 周波数誤差増幅部 2 1 1の出力は第 3の加算部 2 0 9に入 力される。
ル一プフィルタ 1 3 aにおいて、 周波数誤差の補正に作用する積分 系 1 4 0 1は積分系増幅部 2 0 2と、 周波数誤差増幅部 2 1 1 と、 第 T JP03/02807
41
1の加算部 2 0 3と、 1シンポル遅延部 2 0 4と、 第 3の加算部 2 0 9のフィードバックループによって構成される。 周波数誤差検出部 1 6が検出した周波数誤差は、 第 3の加算部 2 0 9を介してこの積分系 に入力される。 検出された周波数誤差が積分されることで、 位相のデ ィメンジョンに変換される。 一方、 数値制御発振部 1 4は、 入力され る制御信号に比例してその出力位相を進ませる （または遅らせる） 形 式の発振部である。 従って、 上述の構成により、 検出された周波数誤 差信号を基にして数値制御発振部 1 4の発振位相を制御可能となる。
このように、 周波数誤差検出部 1 6では、 位相誤差検出部 1 2 aで 検出した位相誤差信号により周波数誤差を検出し、 それをループフィ ル夕 1 3 aにおいて位相誤差検出部 1 2 aで検出した位相誤差信号と 合成して、 数値制御発振部 1 4の制御信号とすることにより、 より大 きな周波数誤差をも補正できることになる。
以上のように、 本発明の実施の形態 5に係る搬送波装置によれば、 簡単な演算で直交変調信号の位相誤差を検出することが出来る。 その 結果、 回路規模が小さくなると共に、 周波数引き込み範囲 （キヤプチ ャレンジ) を更に拡大することが可能になる。
なお、 上記図 1 1に示した本発明の実施の形態 5における搬送波再 生装置に於ける位相誤差検出部 1 2 aを、 上記実施の形態 2に係る搬 送波再生装置における位相誤差検出部 1 2 b、 または、 上記実施の形 態 4に係る搬送波再生装置における位相誤差検出部 1 2 dに変えた構 成であっても同様の効果が得られることは言うまでもない。 この場合、 更に多値直交振幅変調信号 （Q A M ) 受信時の周波数引き込み特性、 並びに位相ジッタ特性を向上させることが可能となる。
また、 上記図 1 1に示した本発明の実施の形態 5における搬送波再 生装置に於ける位相誤差検出部 1 2 aを、 上記実施の形態 3に係る搬 送波再生装置における位相誤差検出部 1 2 cに置き換えることも出来 る。 その場合、 周波数誤差検出部 1 6を図 1 3に示された周波数誤差 検出部 1 6 aに変える必要がある。
そこで、 図 1 3を用いて、 周波数誤差検出部 1 6 aの動作を説明す る。 図 1 3は、 周波数誤差検出部 1 6 aの詳細な構成を示すブロック 図である。 図 1 3において、 周波数誤差検出部 1 6 aは、 位相誤差入 力端子 3 0 0と、 1シンボル遅延部 3 0 1と、 減算部 3 0 2と、 周波 数誤差出力端子 3 0 8と、 比較部 3 0 5、 3 0 6と、 論理和算出部 3 0 7と、 選択部 3 0 3と、 定数発生部 3 0 4とを備える。 周波数誤差 検出部 1 6 aは、 前述の周波数誤差検出部 1 6に、 比較部 3 0 5、 3 0 6と、 論理和算出部 3 0 7と、 選択部 3 0 3と、 定数発生部 3 0 4 とを更に加えた構成である。 比較部 3 0 5、 3 0 6と、 論理和算出部 3 0 7と、 選択部 3 0 3と、 定数発生部 3 0 4以外は、 周波数誤差検 出部 1 6と同様であり、 当該構成部分については同一の参照番号を付 してその説明を省略する。
図 1 3において、 位相誤差検出部 1 2 cから位相誤差入力端子 3 0 0へ位相誤差信号が供給されている。 供給されている位相誤差信号は、 位相誤差信号として適切と判定された場合のみ、 検出された位相誤差 信号が供給される。 即ち、 受信されている信号が図 2 3又は図 2 5の 斜線部に存在する場合にのみ、 検出された位相誤差信号が供給される。 適切でないと判定された場合は、 位相誤差検出部 1 2 cから定数 " 0 " が出力されている。
図 1 3は、 この適切でない場合の位相誤差検出部 1 2 cの出力を、 周波数誤差検出に使用しないように構成されている。 比較部 3 0 5は 1シンポル遅延部 3 0 1の出力を入力し、 入力された各信号が " 0 " でないかを比較判定する。 入力された各信号が " 0 " でなければ 「 1」 を出力し、 " 0 " であれば 「0」 を出力する。 比較部 3 0 6は位 相誤差入力端子 3 0 0に入力される位相誤差検出部 1 2 cの出力を入 力し、 入力された信号が " 0 " でないかを比較判定する。 入力された 各信号が "0" でなければ 「 1」 を出力し、 "0" であれば 「0」 を出 力する。 論理和算出部 3 0 7は、 比較部 3 0 5の出力と比較部 3 0 6 の出力とを論理和する。 論理和算出部 3 0 7の出力は、 選択部 3 0 3 の制御信号として、 選択部 3 0 3に入力される。
減算部 3 0 2は、 位相誤差入力端子 3 0 0を介して入力されている 信号から 1シンポル遅延部 3 0 1の出力を減算する。 選択部 3 0 3は、 論理和算出部 3 0 7の出力に制御されて、 減算部 3 0 2の出力と定数 発生部 3 04の出力との何れか一方を選択する。 即ち、 1シンボル遅 延させた位相誤差検出部 1 2 cの出力と、 位相誤差入力端子 3 0 0よ り入力された現在の位相誤差検出部 1 2 cの出力とが、 共に " 0 " で ない場合のみ、 選択部 3 0 3は減算部 3 0 2の出力を周波数誤差出力 端子 3 0 8に出力する。 それ以外の場合は定数発生部 3 0 4からの定 数 "0" を出力する。
このように図 1 1に示した本発明の実施の形態 5における搬送波再 生装置に於ける位相誤差検出部 1 2 aを、 上記実施の形態 3に係る搬 送波再生装置における位相誤差検出部 1 2 cに変えた構成であっても 同様の効果が得られる。 この場合、 更に雑音や反射妨害を有する受信 状況において周波数引き込み特性、 並びに位相ジッタ特性を向上させ ることが可能となる。
また、 上記説明では 4 P S K及び 1 6 Q AMを例にとり説明したが、 他の多相位相変調 （n P S K) や多値直交振幅変調 （n QAM等） で も、 同様の効果が得られることは、 言うまでもない。 産業の利用可能性
本発明の搬送波再生装置は、 多値直交振幅変調信号や、 多相位相変 調信号などのディジタル変調信号を復調する為の搬送波を再生する。 本発明の搬送波再生装置は、 簡単な演算で変調信号の位相誤差を検出 することが出来、 回路規模を小さく出来、 周波数引き込み特性ならび に位相ジッ夕特性の改善を可能にする。

Claims

W0 03/077497 PC漏删 07 45 請求の範囲
1 . 複素発振信号を出力する数値制御発振手段と、
入力した変調信号と前記数値制御発振手段の出力とを複素乗算 する複素乗算手段と、
前記複素乗算手段の出力を基にして、 前記変調信号と前記複素 発振信号との位相誤差を検出する位相誤差検出手段と、
前記位相誤差をフィルターして前記数値制御発振手段を制御す るループフィル夕と
を備え、 前記数値制御発振手段により前記変調信号の搬送波を再生す る搬送波再生装置であって、
前記位相誤差検出手段は、
前記複素乗算手段の出力を基にしてシンボルを推定する シンポル推定手段と、
前記シンボル推定手段の出力と前記複素乗算手段の出力 とを複素乗算する第 2の複素乗算手段と
前記第 2の複素乗算手段の出力の Q信号軸成分を選択す る虚数部選択手段と
前記複素乗算手段の出力と前記シンボル推定手段の出力 とを複素減算して振幅誤差を算出する複素減算手段と、
前記振幅誤差を基にして、 前記第 2の複素乗算手段の出 力が位相方向の誤差かどうかを判定する位相誤差判定手段と、
前記位相誤差判定手段の出力を基にして、 前記虚数部選 択器の出力のうち位相方向の誤差のみを出力する選択手段と
を備える搬送波再生装置。
2 . 前記位相誤差判定手段は、 受信シンポルが第 1象限または第 3象限にある場合には 前記複素減算手段の出力の実数部と虚数部とが異符号のときを前記位 相方向の誤差であると判定し、 前記受信シンポルが第 2象限または第 4象限にある場合には前記複素減算手段の出力の実数部と虚数部とが 同符号のときを前記位相方向の誤差であると判定する請求項 1に記載 の搬送波再生装置。
3. 前記位相誤差判定手段は、
受信シンポルが第 1象限または第 3象限にある場合には 前記複素減算手段の出力の実数部 （E i ) と虚数部 （E q) とが、 （一 a— E i ) ≤ E Q≤ (a— E i ) (但し 0 < a<最小符号間距離） の ときを前記位相方向の誤差であると判定し、 前記受信シンポルが第 2 象限または第 4象限にある場合には前記複素減算手段の出力の実数部 (E i ) と虚数部 （E q) とが、 （_ a + E i ) ≤ E Q≤ (a + E i ) (但し 0 < a<最小符号間距離） のときを前記位相方向の誤差であ ると判定する請求項 1に記載の搬送波再生装置。
4. 前記位相誤差検出手段は、
前記シンポル推定手段の出力を基にして前記第 2の複素 乗算手段の出力振幅を正規化し、 前記位相誤差を出力する振幅正規化 手段
を更に備える請求項 1に記載の搬送波再生装置。
5. 前記位相誤差検出手段は、
前記複素乗算手段の出力の実数部または虚数部の絶対値 が最小符号間距離 dの m倍 （伹し、 （2 ~ 2 n) QAM (n= 2 , 3 , 4， ·'·） を受信の場合は、 m= 2 ~ (n - 1 )) より大きい場合には前 47 記受信シンポルが最 隹定して、 前記位相誤差を検 出する最外シンボル推定手段
を更に備える請求項 1に記載の搬送波再生装置
6 . 前記位相誤差検出手段は、
前記位相誤差検出手段の出力を基にしてシンポル期間に おける位相誤差の変化を検出することにより周波数誤差を検出する周 波数誤差検出手段を更に備え、
前記周波数誤差検出手段の出力を前記ループフィルタに 入力する請求項 1に記載の搬送波再生装置。
7 . 複素発振信号を出力する数値制御発振手段と、
入力した変調信号と前記数値制御発振手段の出力とを複素乗算 する複素乗算手段と、
前記複素乗算手段の出力を基にして、 前記変調信号と前記複素 発振信号との位相誤差を検出する位相誤差検出手段と、
前記位相誤差をフィルターして前記数値制御発振手段を制御す るループフィル夕と
を備え、 前記数値制御発振手段により前記変調信号の搬送波を再生す る搬送波再生装置であって、
前記位相誤差検出手段は、
前記複素乗算手段の出力を基にしてシンポルを推定する シンポル推定手段と、
前記シンポル推定手段の出力と前記複素乗算手段の出力 とを複素乗算する第 2の複素乗算手段と
前記第 2の複素乗算手段の出力の Q信号軸成分を選択す る虚数部選択器と 前記シンボル推定手段の出力を基にして前記第 2の複素 乗算手段の出力振幅を正規化し、 前記位相誤差を出力する振幅正規化 手段
を備える搬送波再生装置。
8. 前記位相誤差検出手段は、
前記複素乗算手段の出力の実数部または虚数部の絶対値 が最小符号間距離 dの m倍 （伹し、 （2 — 2 n) QAM (n= 2, 3 , 4, ···) を受信の場合は、 m= 2 (n - 1 )) より大きい場合には前 記受信シンポルが最外シンポルであると推定して、 前記位相誤差を検 出する最外シンポル推定手段
を更に備える請求項 7に記載の搬送波再生装置。
9. 前記位相誤差検出手段は、
前記位相誤差検出手段の出力を基にしてシンボル期間に おける位相誤差の変化を検出することにより周波数誤差を検出する周 波数誤差検出手段を更に備え、
前記周波数誤差検出手段の出力を前記ループフィルタに 入力する請求項 7に記載の搬送波再生装置。
1 0. 複素発振信号を出力する数値制御発振手段と、
入力した変調信号と前記数値制御発振手段の出力とを複素乗算 する複素乗算手段と、
前記複素乗算手段の出力を基にして、 前記変調信号と前記複素 発振信号との位相誤差を検出する位相誤差検出手段と、
前記位相誤差をフィル夕一して前記数値制御発振手段を制御す るループフィルタと を備え、 前記数値制御発振手段により前記変調信号の搬送波を再生す る搬送波再生装置であって、
前記位相誤差検出手段は、
前記複素乗算手段の出力を基にしてシンポルを推定する シンポル推定手段と、
前記シンポル推定手段の出力の I信号成分と前記複素乗 算手段の出力の Q信号成分とを乗算する第 1の乗算手段と、
前記シンボル推定手段の出力の Q信号成分と前記複素乗 算手段の I信号成分とを乗算する第 2の乗算手段と、
前記第 1の乗算手段の出力と前記第 2の乗算手段の出力 とを減算する減算手段と
前記複素乗算手段の出力と前記シンポル推定手段の出力 とを複素減算して振幅誤差を算出する複素減算手段と、
前記振幅誤差を基にして、 前記減算手段の出力が位相方 向の誤差かどうかを判定する位相誤差判定手段と、
前記位相誤差判定手段の出力を基にして、 前記減算手段 の出力のうち位相方向の誤差のみを出力する選択手段と
を備える搬送波再生装置。
1 1 . 前記位相誤差判定手段は、
受信シンポルが第 1象限または第 3象限にある場合には 前記複素減算手段の出力の実数部と虚数部とが異符号のときを前記位 相方向の誤差であると判定し、 前記受信シンポルが第 2象限または第 4象限にある場合には前記複素減算手段の出力の実数部と虚数部とが 同符号のときを前記位相方向の誤差であると判定する請求項 1 0に記 載の搬送波再生装置。
1 2. 前記位相誤差判定手段は、
受信シンポルが第 1象限または第 3象限にある場合には 前記複素減算手段の出力の実数部 （E i ) と虚数部 （E q) とが、 （一 a -E i ) ≤E q≤ (a— E i ) (但し 0< aく最小符号間距離） の ときを前記位相方向の誤差であると判定し、 前記受信シンポルが第 2 象限または第 4象限にある場合には前記複素減算手段の出力の実数部 (E i ) と虚数部 （E q) とが、 （― a + E i ) ≤E q≤ ( a + E i ) (但し 0 < a<最小符号間距離） のときを前記位相方向の誤差であ ると判定する請求項 1 0に記載の搬送波再生装置。
1 3. 前記位相誤差検出手段は、
前記シンポル推定手段の出力を基にして前記第 2の複素 乗算手段の出力振幅を正規化し、 前記位相誤差を出力する振幅正規化 手段
を更に備える請求項 1 0に記載の搬送波再生装置。
1 4. 前記位相誤差検出手段は、
前記複素乗算手段の出力の実数部または虚数部の絶対値 が最小符号間距離 dの m倍 （但し、 （2 2 n) QAM (n = 2， 3, 4, ···) を受信の場合は、 m= 2 ~ (n - 1 )) より大きい場合には前 記受信シンポルが最外シンポルであると推定して、 前記位相誤差を検 出する最外シンポル推定手段
を更に備える請求項 1 0に記載の搬送波再生装置。
1 5. 前記位相誤差検出手段は、
前記位相誤差検出手段の出力を基にしてシンポル期間に おける位相誤差の変化を検出することにより周波数誤差を検出する周 波数誤差検出手段を更に備え、
前記周波数誤差検出手段の出力を前記ループフィルタに 入力する請求項 1 0に記載の搬送波再生装置。
1 6 . 複素発振信号を出力する数値制御発振手段と、
入力した変調信号と前記数値制御発振手段の出力とを複素乗算 する複素乗算手段と、
前記複素乗算手段の出力を基にして、 前記変調信号と前記複素 発振信号との位相誤差を検出する位相誤差検出手段と、
前記位相誤差をフィルターして前記数値制御発振手段を制御す るループフィルタと
を備え、 前記数値制御発振手段により前記変調信号の搬送波を再生す る搬送波再生装置であって、
前記位相誤差検出手段は、
前記複素乗算手段の出力を基にしてシンポルを推定する シンポル推定手段と、
前記シンポル推定手段の出力の I信号成分と前記複素乗 算手段の出力の Q信号成分とを乗算する第 1の乗算手段と、
前記シンボル推定手段の出力の Q信号成分と前記複素乗 算手段の I信号成分とを乗算する第 2の乗算手段と、
前記第 1の乗算手段の出力と前記第 2の乗算手段の出力 とを減算する減算手段と
前記シンボル推定手段の出力を基にして前記減算手段の 出力振幅を正規化し、 前記位相誤差を出力する振幅正規化手段と を備える搬送波再生装置。
1 7 . 前記位相誤差検出手段は、 前記複素乗算手段の出力の実数部または虚数部の絶対値 が最小符号間距離 dの m倍 （但し、 （2 ~ 2 n) QAM (n = 2, 3 , 4, ···) を受信の場合は、 m= 2 ~ (n - 1 )) より大きい場合には前 記受信シンポルが最外シンボルであると推定して、 前記位相誤差を検 出する最外シンポル推定手段
を更に備える請求項 16に記載の搬送波再生装置。
18. 前記位相誤差検出手段は、
前記位相誤差検出手段の出力を基にしてシンボル期間に おける位相誤差の変化を検出することにより周波数誤差を検出する周 波数誤差検出手段を更に備え、
前記周波数誤差検出手段の出力を前記ループフィルタに 入力する請求項 16に記載の搬送波再生装置。
PCT/JP2003/002807 2002-03-11 2003-03-10 Appareil de reproduction d'une porteuse radioelectrique WO2003077497A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN03809472.XA CN1650591B (zh) 2002-03-11 2003-03-10 载波再现装置
EP03708526A EP1484881A4 (en) 2002-03-11 2003-03-10 APPARATUS FOR REPRODUCING A RADIO CARRIER
US10/505,926 US7277502B2 (en) 2002-03-11 2003-03-10 Carrier recovery apparatus
JP2003575578A JP3794412B2 (ja) 2002-03-11 2003-03-10 搬送波再生装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002/64880 2002-03-11
JP2002064880 2002-03-11
JP2002315687 2002-10-30
JP2002/315687 2002-10-30

Publications (1)

Publication Number Publication Date
WO2003077497A1 true WO2003077497A1 (fr) 2003-09-18

Family

ID=27806956

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/002807 WO2003077497A1 (fr) 2002-03-11 2003-03-10 Appareil de reproduction d'une porteuse radioelectrique

Country Status (5)

Country Link
US (1) US7277502B2 (ja)
EP (1) EP1484881A4 (ja)
JP (1) JP3794412B2 (ja)
CN (1) CN1650591B (ja)
WO (1) WO2003077497A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028161A (ja) * 2005-07-15 2007-02-01 Japan Radio Co Ltd 振幅位相制御装置および受信システム
CN102075489A (zh) * 2009-09-21 2011-05-25 倍威科技有限公司 Qam载波恢复的方法和系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070183484A1 (en) * 2005-10-27 2007-08-09 Matthias Brehler System and method of frequency acquisition
JP4573276B2 (ja) * 2006-02-08 2010-11-04 パイオニア株式会社 搬送波再生装置及び復調装置
JP4794634B2 (ja) * 2006-12-15 2011-10-19 パナソニック株式会社 搬送波再生装置及び搬送波再生方法
US8204156B2 (en) * 2008-12-31 2012-06-19 Intel Corporation Phase error detection with conditional probabilities
US20130181770A1 (en) * 2010-11-26 2013-07-18 Eisaku Sasaki Pll circuit
WO2012117374A1 (en) * 2011-03-03 2012-09-07 Technion R&D Foundation Coherent and self - coherent signal processing techniques
US11140018B2 (en) * 2014-01-07 2021-10-05 Quantumsine Acquisitions Inc. Method and apparatus for intra-symbol multi-dimensional modulation
US10382246B2 (en) 2014-01-07 2019-08-13 Quantumsine Acquisitions Inc. Combined amplitude-time and phase modulation
WO2019060923A1 (en) * 2017-09-25 2019-03-28 Quantumsine Acquisitions Inc. AMPLITUDE AND TIME MODULATION COMBINED WITH PHASE MODULATION
EP3672070A1 (en) * 2018-12-19 2020-06-24 Nxp B.V. Communications device and method for operating a communications device
CN111060866B (zh) * 2020-03-16 2020-07-07 南京万自联电子科技有限公司 一种双通道无线通信测向系统及其测向方法
CN112787723B (zh) * 2020-12-29 2022-03-25 武汉邮电科学研究院有限公司 一种非线性编码器、编码方法及光传输系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131151A (en) * 1981-02-06 1982-08-13 Nec Corp Carrier wave reproducing circuit
JPS61225951A (ja) * 1985-03-28 1986-10-07 エイ・ティ・アンド・ティ・コーポレーション キヤリア復元回路
JPH0193241A (ja) * 1987-10-05 1989-04-12 Nec Corp ディジタル変調信号復調回路
JPH01204525A (ja) * 1988-02-09 1989-08-17 Nec Corp 搬送波位相制御回路
JPH0334746A (ja) * 1989-06-30 1991-02-14 Nec Corp 搬送波再生回路
JPH08149174A (ja) * 1994-11-24 1996-06-07 Matsushita Electric Ind Co Ltd 位相比較方法
JPH09214578A (ja) * 1996-01-30 1997-08-15 Fujitsu Ltd 搬送波再生回路
JPH10243042A (ja) * 1997-02-28 1998-09-11 Hitachi Ltd 信号を処理する方法および装置、ならびに搬送波再生回路
JPH10322409A (ja) * 1996-07-16 1998-12-04 Matsushita Electric Ind Co Ltd 復調方法及び復調装置
JP2000069104A (ja) * 1998-08-26 2000-03-03 Sharp Corp 搬送波再生装置
JP2000286916A (ja) * 1999-04-01 2000-10-13 Nec Corp 復調装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067139A (en) * 1990-12-17 1991-11-19 Motorola, Inc. Coherent detector for QPSK modulation in a TDMA system
US5471508A (en) * 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
EP0820173A3 (en) * 1996-07-16 2001-01-24 Matsushita Electric Industrial Co., Ltd. QAM receiver with baseband compensation for phase and frequency errors
US5838738A (en) * 1996-07-29 1998-11-17 Cirrus Logic, Inc. Coding to improve timing recovery in a sampled amplitude read channel
JP3660068B2 (ja) * 1996-09-12 2005-06-15 株式会社ルネサステクノロジ 位相比較器
JP3659800B2 (ja) * 1998-04-15 2005-06-15 三菱電機株式会社 位相誤差検出装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131151A (en) * 1981-02-06 1982-08-13 Nec Corp Carrier wave reproducing circuit
JPS61225951A (ja) * 1985-03-28 1986-10-07 エイ・ティ・アンド・ティ・コーポレーション キヤリア復元回路
JPH0193241A (ja) * 1987-10-05 1989-04-12 Nec Corp ディジタル変調信号復調回路
JPH01204525A (ja) * 1988-02-09 1989-08-17 Nec Corp 搬送波位相制御回路
JPH0334746A (ja) * 1989-06-30 1991-02-14 Nec Corp 搬送波再生回路
JPH08149174A (ja) * 1994-11-24 1996-06-07 Matsushita Electric Ind Co Ltd 位相比較方法
JPH09214578A (ja) * 1996-01-30 1997-08-15 Fujitsu Ltd 搬送波再生回路
JPH10322409A (ja) * 1996-07-16 1998-12-04 Matsushita Electric Ind Co Ltd 復調方法及び復調装置
JPH10243042A (ja) * 1997-02-28 1998-09-11 Hitachi Ltd 信号を処理する方法および装置、ならびに搬送波再生回路
JP2000069104A (ja) * 1998-08-26 2000-03-03 Sharp Corp 搬送波再生装置
JP2000286916A (ja) * 1999-04-01 2000-10-13 Nec Corp 復調装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1484881A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028161A (ja) * 2005-07-15 2007-02-01 Japan Radio Co Ltd 振幅位相制御装置および受信システム
CN102075489A (zh) * 2009-09-21 2011-05-25 倍威科技有限公司 Qam载波恢复的方法和系统

Also Published As

Publication number Publication date
JP3794412B2 (ja) 2006-07-05
EP1484881A4 (en) 2011-01-12
EP1484881A1 (en) 2004-12-08
US7277502B2 (en) 2007-10-02
CN1650591B (zh) 2010-05-12
JPWO2003077497A1 (ja) 2005-07-07
CN1650591A (zh) 2005-08-03
US20050207514A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
JP5578601B2 (ja) 搬送波再生回路、復調回路および搬送波再生方法
WO2003077497A1 (fr) Appareil de reproduction d&#39;une porteuse radioelectrique
JPH10243042A (ja) 信号を処理する方法および装置、ならびに搬送波再生回路
JP4075934B2 (ja) 搬送波再生装置
CA2180905C (en) Digital demodulator
EP0859494A2 (en) Synchronisation of the local oscillator in multicarrier systems
WO2009142027A1 (ja) 搬送波再生装置及び方法、並びに復調装置
JP2010050834A (ja) Ｏｆｄｍデジタル信号等化装置、等化方法及び中継装置
JP4794634B2 (ja) 搬送波再生装置及び搬送波再生方法
JP2001086177A (ja) 復調方法および復調装置
JP5716617B2 (ja) 信号処理回路、信号処理方法、及び受信システム
WO2001008368A1 (fr) Appareil de detection de decalage de frequence
JPH07183925A (ja) 周波数オフセット補正装置
JP2000188580A (ja) Ｏｆｄｍ受信装置
JP6600187B2 (ja) 通信装置
JP4335125B2 (ja) タイミング同期回路
JP2009302793A (ja) 搬送波周波数誤差検出器
JP2008098840A (ja) パイロット信号受信機
WO2008072553A1 (ja) デジタルａｇｃ装置
JP2002009852A (ja) クロック再生回路
JPH07212424A (ja) データ受信装置
JP5058077B2 (ja) 搬送波周波数誤差検出器
KR100275703B1 (ko) 위상 추적 회로 및 위상 검출방법
JP2011109520A (ja) 受信機
JP2008199200A (ja) ループバック遅延推定装置及びループバック遅延推定方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2003575578

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003708526

Country of ref document: EP

Ref document number: 10505926

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003809472X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003708526

Country of ref document: EP