JPH01204525A - 搬送波位相制御回路 - Google Patents
搬送波位相制御回路Info
- Publication number
- JPH01204525A JPH01204525A JP63029961A JP2996188A JPH01204525A JP H01204525 A JPH01204525 A JP H01204525A JP 63029961 A JP63029961 A JP 63029961A JP 2996188 A JP2996188 A JP 2996188A JP H01204525 A JPH01204525 A JP H01204525A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- coefficient
- output
- loop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims description 13
- 238000007476 Maximum Likelihood Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012050 conventional carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データモデムに利用される搬送波位相制御ル
ープに関する。
ープに関する。
本発明は、データモデムに利用される搬送波位相制御ル
ープにおいて、 受信信号の位相ヒツト時にループ係数を定常時より大き
い値に所定時間にわたり保つことにより、位相ヒツトに
対しては高速追従を可能にし、また定常状態では雑音に
よる擾乱を受けにくくすることができるようにしたもの
である。
ープにおいて、 受信信号の位相ヒツト時にループ係数を定常時より大き
い値に所定時間にわたり保つことにより、位相ヒツトに
対しては高速追従を可能にし、また定常状態では雑音に
よる擾乱を受けにくくすることができるようにしたもの
である。
従来、この種の搬送波位相制御ループは受信信号を判定
することで搬送波の位相を抽出し、単純な位相同期ルー
プで搬送波位相に追従するのが一般的であった。
することで搬送波の位相を抽出し、単純な位相同期ルー
プで搬送波位相に追従するのが一般的であった。
このような従来の搬送位相制御ループは、等測的に単純
な位相同期ループであるので、系の帯域を狭くして雑音
に対する擾乱を軽減する。しがし、このように帯域を狭
くすると、位相ヒツト（位相ステップ）に対する追従能
力が低下する。すなわち、従来の搬送波位相制御ループ
では、雑音に対する擾乱軽減と位相ヒツトに対する高速
追従を同時に満足することはできない欠点がある。
な位相同期ループであるので、系の帯域を狭くして雑音
に対する擾乱を軽減する。しがし、このように帯域を狭
くすると、位相ヒツト（位相ステップ）に対する追従能
力が低下する。すなわち、従来の搬送波位相制御ループ
では、雑音に対する擾乱軽減と位相ヒツトに対する高速
追従を同時に満足することはできない欠点がある。
本発明は、このような欠点を除去するもので、雑音に対
する擾乱軽減と位相ヒツトに対する高速追従とをともに
満足する搬送波位相制御回路を提供することを目的とす
る。
する擾乱軽減と位相ヒツトに対する高速追従とをともに
満足する搬送波位相制御回路を提供することを目的とす
る。
本発明は、解析信号で表現された受信信号を所望のサン
プル値に最尤判定する判定器と、この判定器の出力信号
と受信信号の相対位相角を抽出する位相角抽出手段と、
この位相角抽出手段の出力を平滑化した出力にループ係
数を乗算する係数器と、この係数器の出力に比例した周
波数の正弦波信号を出力する電圧制御発振器と、受信信
号に対しこの電圧制御発振器の出力位相値に比例した位
相回転を与える位相回転手段とを備えた搬送波位相制御
回路において、上記位相角抽出手段の出力が正の場合に
カウントアツプし、負の場合にカウントダウンするカウ
ンタ手段と、このカウンタ手段がキャリまたはボローを
発生してから所定時間にわたり上記係数値としてこのカ
ウンタがキャリまたはボローを発生しない状態のときの
ループ係数より大きい値のループ係数を保持するタイマ
手段とを備えたことを特徴とする。
プル値に最尤判定する判定器と、この判定器の出力信号
と受信信号の相対位相角を抽出する位相角抽出手段と、
この位相角抽出手段の出力を平滑化した出力にループ係
数を乗算する係数器と、この係数器の出力に比例した周
波数の正弦波信号を出力する電圧制御発振器と、受信信
号に対しこの電圧制御発振器の出力位相値に比例した位
相回転を与える位相回転手段とを備えた搬送波位相制御
回路において、上記位相角抽出手段の出力が正の場合に
カウントアツプし、負の場合にカウントダウンするカウ
ンタ手段と、このカウンタ手段がキャリまたはボローを
発生してから所定時間にわたり上記係数値としてこのカ
ウンタがキャリまたはボローを発生しない状態のときの
ループ係数より大きい値のループ係数を保持するタイマ
手段とを備えたことを特徴とする。
判定器で解析信号で表現される受信信号を望むべきサン
プル値に最尤判定し、受信信号と判定器の出力信号の相
対位相角を位相角抽出手段で抽出する。位相角抽出手段
の出力は低域通過フィルタで平滑化され、低域フィルタ
の出力と係数に、またはＫｓ （Ｋｂ ＞Ｋｓ ）と
が係数器で乗算される。
プル値に最尤判定し、受信信号と判定器の出力信号の相
対位相角を位相角抽出手段で抽出する。位相角抽出手段
の出力は低域通過フィルタで平滑化され、低域フィルタ
の出力と係数に、またはＫｓ （Ｋｂ ＞Ｋｓ ）と
が係数器で乗算される。
一方、カウンタは位相角抽出手段の出力が正の場合にカ
ウントアツプし、負の場合にカウントダウンしキャリあ
るいはボローが発生してからタイマで１秒間にわたり係
数器の係数をに、に保持する。
ウントアツプし、負の場合にカウントダウンしキャリあ
るいはボローが発生してからタイマで１秒間にわたり係
数器の係数をに、に保持する。
この係数器の出力に比例した周波数の正弦波信号が電圧
制御発振器から出力され、複素受信信号に対し電圧制御
発振器の出力位相値に比例した位相回転が位相回転手段
で与えられる。
制御発振器から出力され、複素受信信号に対し電圧制御
発振器の出力位相値に比例した位相回転が位相回転手段
で与えられる。
以下、本発明の一実施例について図面を参照して説明す
る。図はこの実施例の構成を示すブロック構成図である
。
る。図はこの実施例の構成を示すブロック構成図である
。
この実施例は、図に示すように、解析信号で表現された
受信信号を所望のサンプル値に最尤判定する判定器２と
、この判定器２の出力信号と受信信号の相対位相角を抽
出する位相角抽出手段である共役化器３、正規化器４お
よび複素乗算器５と、この位相角抽出手段の出力を平滑
化した出力にループ係数を乗算する係数器である複素乗
算器８と、この係数器の出力に比例した周波数の正弦波
信号を出力する電圧制御発振器であるデジタルＶＣ０９
と、受信信号に対しこの電圧制御発振器の出力位相値に
比例した位相回転を与える位相回転手段である複素乗算
器１と、上記位相角抽出手段の出力が正の場合にカウン
トアツプし、負の場合にカウントダウンするカウンタ手
段であるコンパレータ１０およびカウンタ１１と、この
カウンタ手段がキャリまたはボローを発生してから所定
時間にわたり上記係数値としてこのカウンタがキャリま
たはボローを発生しない状態のときのループ係数より大
きい値のループ係数を保持するタイマ手段であるオアゲ
ート１２、タイマ１３および係数切替器１４とを備える
。
受信信号を所望のサンプル値に最尤判定する判定器２と
、この判定器２の出力信号と受信信号の相対位相角を抽
出する位相角抽出手段である共役化器３、正規化器４お
よび複素乗算器５と、この位相角抽出手段の出力を平滑
化した出力にループ係数を乗算する係数器である複素乗
算器８と、この係数器の出力に比例した周波数の正弦波
信号を出力する電圧制御発振器であるデジタルＶＣ０９
と、受信信号に対しこの電圧制御発振器の出力位相値に
比例した位相回転を与える位相回転手段である複素乗算
器１と、上記位相角抽出手段の出力が正の場合にカウン
トアツプし、負の場合にカウントダウンするカウンタ手
段であるコンパレータ１０およびカウンタ１１と、この
カウンタ手段がキャリまたはボローを発生してから所定
時間にわたり上記係数値としてこのカウンタがキャリま
たはボローを発生しない状態のときのループ係数より大
きい値のループ係数を保持するタイマ手段であるオアゲ
ート１２、タイマ１３および係数切替器１４とを備える
。
次に、この実施例の動作を図に基づき説明する。
解析信号で表現された受信信号７つを
′ｉ’に＝ Ｘｋ＋ ｊＨＣｘｋ：ｌ ＝Ａｋ ｅ’（
””’） （＋）ただし、Ｈ〔・〕 ニヒルベルト
変換 とすると、受信信号７には判定器２で望ましい値γ、に
判定され、Ｔ、は、 ｒ ｋ＝Ａｋｅ”ｋ 〔２）で
与えられる。判定器２の出力は共役化器３および正規化
器４で変形され、複素乗算器５で判定器２の人力と乗算
され、虚部選択器６で虚数部のみが抽出される。虚部選
択器６の出力は１、、 ■、 （ｅ）＋、、 〕（、°
ＡｗｚＡｉｄ）＝ｓｉｎ φに ２φｋ ＜”、’ φｋ＜＜１） 、
、、、、（３）と計算され、これが搬送波位相差を表わ
している。
””’） （＋）ただし、Ｈ〔・〕 ニヒルベルト
変換 とすると、受信信号７には判定器２で望ましい値γ、に
判定され、Ｔ、は、 ｒ ｋ＝Ａｋｅ”ｋ 〔２）で
与えられる。判定器２の出力は共役化器３および正規化
器４で変形され、複素乗算器５で判定器２の人力と乗算
され、虚部選択器６で虚数部のみが抽出される。虚部選
択器６の出力は１、、 ■、 （ｅ）＋、、 〕（、°
ＡｗｚＡｉｄ）＝ｓｉｎ φに ２φｋ ＜”、’ φｋ＜＜１） 、
、、、、（３）と計算され、これが搬送波位相差を表わ
している。
虚部選択器６の出力はループフィルタ７で高周波成分が
除去され、複素乗算器８で係数に５あるいはに、が掛は
合わされ、ディジタルＶＣＯ９に入力される。ディジタ
ルＶＣＯ９は人力信号に比例した周波数の複素正弦波信
号を発生し、複素乗算器１で入力信号？３に位相回転を
与え、搬送波位相差を零に近づける制御を行う。このよ
うに本実施例の搬送波位相制御ループは等測的にＰＬＬ
（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ ）を構成する
が、この系の帯域は係数に、あるいはに、に比例する。
除去され、複素乗算器８で係数に５あるいはに、が掛は
合わされ、ディジタルＶＣＯ９に入力される。ディジタ
ルＶＣＯ９は人力信号に比例した周波数の複素正弦波信
号を発生し、複素乗算器１で入力信号？３に位相回転を
与え、搬送波位相差を零に近づける制御を行う。このよ
うに本実施例の搬送波位相制御ループは等測的にＰＬＬ
（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ ）を構成する
が、この系の帯域は係数に、あるいはに、に比例する。
一方、搬送波位相誤差はコンパレータ１０で正負の符号
が判別され、正の場合は２Ｎ進のカウンタ１１をカウン
トアツプし、負の場合はカウントダウンする。さらに、
カウンタ１１のキャリおよびボロー出力はオアゲート１
２に接続され、キャリあるいはボローが発生すればカウ
ンタ１１を初期値Ｎに設定する。また、係数切替器１４
で定常状態ではループ係数として小さい方のに、が選ば
れているが、カウンタ１１でキャリあるいはボローが発
生すると発生してからＴ秒間にわたりタイマ１３で係数
Ｋ。
が判別され、正の場合は２Ｎ進のカウンタ１１をカウン
トアツプし、負の場合はカウントダウンする。さらに、
カウンタ１１のキャリおよびボロー出力はオアゲート１
２に接続され、キャリあるいはボローが発生すればカウ
ンタ１１を初期値Ｎに設定する。また、係数切替器１４
で定常状態ではループ係数として小さい方のに、が選ば
れているが、カウンタ１１でキャリあるいはボローが発
生すると発生してからＴ秒間にわたりタイマ１３で係数
Ｋ。
が保持され選ばれる。さて、系が定常状態にある場合に
搬送波位相差の平均値はゼロであるので、カウンタ１１
はアップカウントとダウンカウントを繰り返し、キャリ
またはボローは発生しない。したがって、この状態では
ループ係数は小さい方であるに５が選ばれているので系
の帯域は狭くなり、雑音などによる擾乱を受けにくい。
搬送波位相差の平均値はゼロであるので、カウンタ１１
はアップカウントとダウンカウントを繰り返し、キャリ
またはボローは発生しない。したがって、この状態では
ループ係数は小さい方であるに５が選ばれているので系
の帯域は狭くなり、雑音などによる擾乱を受けにくい。
ところが、受信信号に位相ヒツトが存在すると、位相ヒ
ツトが起こった瞬間からしばらくは搬送波位相誤差が正
あるいは負の連続になるので、カウンタ１１は直ちにキ
ャリまたはボローを発生し、ループ係数として大きい方
であるＫｂが選ばれて系の帯域が広くなり、位相ヒツト
に対し高速な追従が行われる。
ツトが起こった瞬間からしばらくは搬送波位相誤差が正
あるいは負の連続になるので、カウンタ１１は直ちにキ
ャリまたはボローを発生し、ループ係数として大きい方
であるＫｂが選ばれて系の帯域が広くなり、位相ヒツト
に対し高速な追従が行われる。
本発明は以上説明したように、搬送波位相制御ループの
ループ係数を切替えることができるので、雑音による擾
乱を受けにくく保ちながら位相ヒツトにも高速追従し得
る効果がある。
ループ係数を切替えることができるので、雑音による擾
乱を受けにくく保ちながら位相ヒツトにも高速追従し得
る効果がある。
図は本発明実施例の構成を示すブロック構成図。
１．５．８・・・複素乗算器、２・・・判定器、３・・
・共役化器、４・・・正規化器、６・・・虚部選択器、
７・・・ルーフフィルタ、９・・・デジタルＶＣＯ１１
０・・・コンパレータ、１１・・・カウンタ、１２・・
・オア、ゲート、１３・・・タイマ、１４・・・係数切
替器。 特許出願人 日本電気株式会社 。 代理人 弁理士 井 出 直 孝
・共役化器、４・・・正規化器、６・・・虚部選択器、
７・・・ルーフフィルタ、９・・・デジタルＶＣＯ１１
０・・・コンパレータ、１１・・・カウンタ、１２・・
・オア、ゲート、１３・・・タイマ、１４・・・係数切
替器。 特許出願人 日本電気株式会社 。 代理人 弁理士 井 出 直 孝
Claims (1)
- 【特許請求の範囲】 １、解析信号で表現された受信信号を所望のサンプル値
に最尤判定する判定器（２）と、 この判定器の出力信号と受信信号の相対位相角を抽出す
る位相角抽出手段（３、４、５）と、この位相角抽出手
段の出力を平滑化した出力にループ係数を乗算する係数
器（８）と、 この係数器の出力に比例した周波数の正弦波信号を出力
する電圧制御発振器（９）と、 受信信号に対しこの電圧制御発振器の出力位相値に比例
した位相回転を与える位相回転手段（１）と を備えた搬送波位相制御回路において、 上記位相角抽出手段の出力が正の場合にカウントアップ
し、負の場合にカウントダウンするカウンタ手段（１０
、１１）と、 このカウンタ手段がキャリまたはボローを発生してから
所定時間にわたり上記係数値としてこのカウンタがキャ
リまたはボローを発生しない状態のときのループ係数（
Ｋ＿ｓ）より大きい値のループ係数（Ｋ＿ｂ）を上記係
数器に与えるタイマ手段（１２、１３、１４）と を備えたことを特徴とする搬送波位相制御回路。 ２、解析信号で表現された受信信号を所望のサンプル値
に最尤判定する判定器（２）と、 この判定器の出力信号と受信信号の相対位相角を抽出す
る位相角抽出手段（３、４、５）と、この位相角抽出手
段の出力を平滑化した出力にループ係数を乗算する係数
器（８）と、 この係数器の出力に比例した周波数の正弦波信号を出力
する電圧制御発振器（９）と、 受信信号に対しこの電圧制御発振器の出力位相値に比例
した位相回転を与える位相回転手段（１）と を備えた搬送波位相制御回路において、 上記位相角抽出手段の出力に応じて異なる値のループ係
数を上記係数器に与える手段 を備えたことを特徴とする搬送波位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029961A JPH01204525A (ja) | 1988-02-09 | 1988-02-09 | 搬送波位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029961A JPH01204525A (ja) | 1988-02-09 | 1988-02-09 | 搬送波位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01204525A true JPH01204525A (ja) | 1989-08-17 |
Family
ID=12290570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63029961A Pending JPH01204525A (ja) | 1988-02-09 | 1988-02-09 | 搬送波位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01204525A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003077497A1 (fr) * | 2002-03-11 | 2003-09-18 | Matsushita Electric Industrial Co., Ltd. | Appareil de reproduction d'une porteuse radioelectrique |
-
1988
- 1988-02-09 JP JP63029961A patent/JPH01204525A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003077497A1 (fr) * | 2002-03-11 | 2003-09-18 | Matsushita Electric Industrial Co., Ltd. | Appareil de reproduction d'une porteuse radioelectrique |
| US7277502B2 (en) | 2002-03-11 | 2007-10-02 | Matsushita Electric Industrial Co., Ltd. | Carrier recovery apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2128399C1 (ru) | Демодулятор широкого использования | |
| JPH053174B2 (ja) | ||
| US4918709A (en) | Data demodulator baud clock phase locking | |
| WO1997014211A1 (en) | Numerical voltage controlled oscillator | |
| US5640427A (en) | Demodulator | |
| US4027265A (en) | Unbalanced quadriphase demodulator | |
| US5517689A (en) | Phase detecting method and phase detector and FM receiver using phase detecting method | |
| GB1588751A (en) | Method of stabilizing mean-frequency and modulation slope of a phasekeyed oscillator | |
| US4612509A (en) | Frequency shift keyed demodulator | |
| US5859551A (en) | Digital PLL circuit | |
| US5079513A (en) | Demodulator and radio receiver having such a demodulator | |
| JPH0236640A (ja) | 位相制御方式 | |
| JPH01204525A (ja) | 搬送波位相制御回路 | |
| US4635103A (en) | Phase locked loop system incorporating automatic gain control | |
| US11469763B1 (en) | Low-pass filtering system having phase-locked loop | |
| JP3394788B2 (ja) | 周波数弁別器 | |
| JPS5892162A (ja) | タイミング位相制御方法及びその装置 | |
| JPH01265615A (ja) | 位相制御装置 | |
| GB2213663A (en) | Data demodulator carrier phase locking | |
| JPS6444153A (en) | Demodulator | |
| JPH03237841A (ja) | 搬送波位相制御ループ回路 | |
| JPS6331221A (ja) | 位相同期回路 | |
| JP2896638B2 (ja) | Ｑａｍ復調装置 | |
| JP2003018228A (ja) | シンボル同期回路 | |
| JPH08331192A (ja) | Ｑａｍ復調装置 |