JP3660068B2 - 位相比較器 - Google Patents

位相比較器 Download PDF

Info

Publication number
JP3660068B2
JP3660068B2 JP24154796A JP24154796A JP3660068B2 JP 3660068 B2 JP3660068 B2 JP 3660068B2 JP 24154796 A JP24154796 A JP 24154796A JP 24154796 A JP24154796 A JP 24154796A JP 3660068 B2 JP3660068 B2 JP 3660068B2
Authority
JP
Japan
Prior art keywords
phase error
phase
region
symbol
predicted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24154796A
Other languages
English (en)
Other versions
JPH1093651A (ja
Inventor
一也 山中
修二 村上
純 井戸
卓 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP24154796A priority Critical patent/JP3660068B2/ja
Priority to US08/815,573 priority patent/US5832040A/en
Priority to DE19715701A priority patent/DE19715701A1/de
Priority to FR9705918A priority patent/FR2753324B1/fr
Publication of JPH1093651A publication Critical patent/JPH1093651A/ja
Application granted granted Critical
Publication of JP3660068B2 publication Critical patent/JP3660068B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3818Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H04L27/3827Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は位相比較器に関し、特に多相位相変調方式や直交振幅位相変調方式等の搬送波再生回路に用いられる位相比較器に関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータなどディジタル回路で構成された機器の普及に伴い、通信網を用いたディジタルデータのやり取りが盛んになっている。また、テレビ放送のような通信サービスにおいても限られている使用可能な周波数帯域の利用効率を高めるために、ディジタル通信技術によるサービスが実用化され始めている。これらのディジタル通信技術には直交振幅変調(以下QAMという。)がしばしば用いられる。QAMは、直交した2つの関数、例えばSIN関数とCOS関数を用いてディジタルデータを振幅、位相情報に変換して伝送させるものである。図38は、同相・直交各信号に4値を与えた16QAMのベクトル配置を示すグラフである。図38で、I軸は同相成分である余弦波の振幅、Q軸は直交成分である正弦波の振幅を表し、角度θは位相を表す。図中黒点で示される信号点(以下シンボルという。)は正弦波と余弦波の合成ベクトルを表し、16QAMの場合、一定の間隔を持って送出される離散値信号である各シンボルは4ビットの情報を持つ。
【0003】
図36は、一般的な直交振幅変調波の搬送波再生回路(以下QAM復調器という。)の構成を示すブロック図である。搬送波再生回路のデータ入力端子に入力される変調波INは既にアナログディジタル変換器を経てディジタル値になった変調波であり、以後の演算処理は全てディジタル回路により行われるものとする。
入力変調波INはまず、固定周波数の局部発振器から出力されたそれぞれ正弦波および余弦波の波形を持つ局部発振信号により乗算器10,11において検波され、2つの直交したI軸とQ軸の成分に分離される。それぞれの検波出力は同一の周波数特性を持つ2つの低域通過フィルタ(以下LPFという。)12,13にそれぞれ入力され、スペクトル整形される。
【0004】
これらLPF12,13はディジタルデータ伝送における符号間干渉防止に要求される伝達特性を形成するロールオフフィルタまたはルートロールオフフィルタであり、一般に送信側のフィルタ特性と組み合わせられたとき、シンボル間干渉を生じないレイズドコサイン特性が得られるように設計されている。
【0005】
LPF12,13の出力はデローテータ14に入力される。デローテータ14は複素乗算器であり、デローテータ14は数値制御発振器(以下NCOという。)15からそれぞれ正弦的および余弦的なデータ変換信号が入力され、入力された変調波INの位相ずれおよび周波数ずれを補正する役割を持つ。デローテータ14は、例えば図44に示すような構成を有している。図44において、120はcosθと信号oriとの掛け算を行う乗算器、121はsinθと信号orqとの掛け算を行う乗算器、122はcosθと信号orqとの掛け算を行う乗算器、123はsinθと信号oriとの掛け算を行う乗算器、124は乗算器120の出力から乗算器121の出力を引く減算器、125は乗算器122の出力と乗算器123の出力の足し算を行う加算器である。
出力された信号idd,qddの合成信号は、入力された信号ori,orqの合成信号に対してθだけ回転している。
【0006】
デローテータ14の出力はシンボル情報をビット列に変換するデコーダ16と位相比較器17に入力される。位相比較器17は後述のアルゴリズムにより、入力された各シンボル情報について理想的なシンボルを予測し、理想的なシンボルと実受信シンボルとの位相誤差を検出する。検出された位相誤差はループフィルタ18で平滑化され、NCO15の周波数制御端子に入力される。NCO15は入力されたディジタル信号に比例する周波数を持つ信号を生成するとともに、データ変換機能を備えており、NCO15は正弦的な信号および余弦的な信号をディジタル信号として出力する回路である。NCO15から出力される正弦的および余弦的な出力は、入力された変調波INの位相ずれおよび周波数ずれを補正するための情報としてデローテータ14に供給される。デローテータ14の出力から残留する周波数誤差、位相誤差がなくなった時点でシンボル情報をビット列に変換するデコーダの出力は、送信されたディジタルデータと同一のデータとなり、完全に復調される。
【0007】
次に従来の位相比較器について説明する。図37は従来の位相比較器の構成を示すブロック図である。図39に16QAMの場合の位相誤差判定としきい値との関係を示す。しきい値は、図39において隣接するシンボル間から等しい距離にある線上の値をしきい値とし、各シンボルを中心としてしきい値で囲まれた領域を各シンボルの判別領域とする。図39の点線がしきい値を結んだ線であり、斜線の領域が正しいシンボルCSの判別領域である。図39の場合、実受信シンボルGSが正しいシンボルCSの領域外になるため、誤ったシンボルWSとの位相誤差(θ1−θ2)が求められる。
【0008】
領域判定回路20は、入力された周波数誤差、位相誤差を含むシンボル情報がどの領域に存在するかを判定する。
図40は位相誤差を説明するためのグラフである。グラフには4QAMのシンボルが記載されている。図40において、S1〜S4が理想的なシンボル、N1,N2は続いた実受信シンボルである。位相誤差の場合、実受信シンボルN1と理想的なシンボルS1との位相差θ1は、シンボルN1に続実受信シンボルN2とシンボルS4との位相差θ2とほぼ同じであると考えられる。
ところが、図41に示すように、例えば、理想的なシンボルS1を示す信号が続けて入力された場合、周波数誤差が発生しているとすると、実受信シンボルN3〜N5と理想的なシンボルS1との位相差θ3〜θ5は次第に大きく、または小さくなる。この回転するシンボルの周波数ωは(θ4−θ3)/Tや(θ5−θ4)/Tと等しくなる。
続けて入力されるシンボルと位相誤差および周波数誤差の関係を表1に示す。表1から分かるように、周波数誤差か位相誤差かを判別するためには複数入力されるシンボルの位相差を比較する必要がある。
【0009】
【表1】
Figure 0003660068
【0010】
領域が決定された後に座標(α,β)にある理想的なシンボルと座標(i,q)にある実受信シンボルとの位相差は、位相誤差計算回路21によって計算される。位相差θはI軸を基準として理想的なシンボルまでの角度θ1と、同様にI軸を基準として実受信シンボルまでの角度θ2との差である。すなわち、次に示す数1で表される。
【0011】
数1の右辺の値のアークタンジェントを求めれば所望の位相誤差θを求めることができる。
【0012】
【数1】
Figure 0003660068
【0013】
【発明が解決しようとする課題】
このように従来の位相比較器は、正確に理想的なシンボルを推測するには、実受信シンボルがしきい値で囲まれた領域に入っている必要があり、図39に示すように実受信シンボルが本来、送信側が意図したシンボルCSを含む領域から外れた場合においては、送信側の意図するシンボルCSとは異なるシンボルWSとの位相誤差を求めることになる。そのため、周波数誤差や位相誤差が大きな入力信号に対しては正確な位相誤差θを求めることができないという問題があった。さらに、16QAM、64QAM、256QAMなど、シンボルの数が増えた場合においては、図42や図43に示すように、理想的なシンボルを含むしきい値領域はますます狭くなる。このようにしきい値領域が狭くなるに従って、判別できる位相差θが小さくなるため、対応できる周波数誤差や位相誤差の範囲がますます狭くなるという問題があった。
【0014】
この発明は上記のような問題点を解消するためになされたもので、一つの理想的なシンボルと他のシンボルの間にしきい値領域を設定することなく、入力信号の振幅値より理想的なシンボルを推測し、入力信号の周波数誤差および位相誤差の検出精度をシンボルの数に関係なく良好に保つことを目的とする。
【0024】
【課題を解決するための手段】
の発明に係る位相比較器は、信号を伝送する搬送波のパワーまたは該搬送波の振幅から、該搬送波により伝送されてきた実受信シンボルが送信時にどの理想的なシンボルに対応していたかを推定する理想シンボル推定手段と、前記理想シンボル推定手段で送信時のものと推定される少なくとも一つの理想的なシンボル、および前記実受信シンボルから、少なくとも一つの予測位相誤差を求める予測位相検出手段と、前記予測位相検出手段が求めた少なくとも一つの予測位相誤差の中から実送信シンボルに対する位相誤差として出力すべき位相誤差を判定する位相誤差判定手段とを備え、前記位相誤差判定手段は、前記予測位相検出手段が出力する複数の予測位相誤差について互いに異なる時刻に求められた予測位相誤差を比較し、予測位相誤差同士の差のもっとも小さな予測位相誤差を位相誤差として出力することを特徴とする。
【0025】
の発明に係る位相比較器は、第の発明の位相比較器において、前記位相誤差判定手段は、前記理想的なシンボルの最小の位相間隔以下の分割になるように、π/4〜−π/4の間を分割して得た複数の領域に、複数の予測位相誤差を複数の異なる時刻に検出し、時刻毎に前記複数の予測位相誤差を前記複数の領域に振り分けて、前記複数の予測位相誤差の振り分けられた前後の時刻の各領域の状況を比較することにより位相誤差の判定を行うことを特徴とする。
【0026】
の発明に係る位相比較器は、第の発明の位相比較器において、前記位相誤差判定手段は、前記理想的なシンボルの個数が256個以下である場合に、π/4〜−π/4の間を16等分して得た領域を前記複数の領域として用いていることを特徴とする。
【0027】
の発明に係る位相比較器は、第または第の位相比較器において、前記位相誤差判定手段は、前記複数の領域にそれぞれ対応して設けられた複数のデコード手段を有し、前記複数の予測位相誤差を前記複数のデコード手段でデコードすることにより予測位相誤差が振り分けられた領域にフラグを立てて区別する領域合致判定手段をさらに備えて構成される。
【0028】
の発明に係る位相比較器は、第の発明の位相比較器において、前記位相誤差判定手段は、最も長い時間にわたってフラグが立っている領域を選択する多数決論理を用いて位相誤差の判定を行い、前記多数決論理では判定できないときに前の判定結果を出力することを特徴とする。
【0029】
の発明に係る位相比較器は、の発明の位相比較器において、前記位相誤差判定手段は、近接する領域に立っているフラグの状況も含めて位相誤差の判定を行うことを特徴とする。
【0030】
の発明に係る位相比較器は、第の発明の位相比較において、前記位相誤差判定手段は、前後の時刻でフラグが立っている領域がないときに、隣接する領域のフラグの状況も含めて多数決論理を適用して位相誤差の判定を行うことを特徴とする。
【0031】
の発明に係る位相比較器は、第または第の発明の位相比較器において、前記位相誤差判定手段は、近接する領域を考慮して判定を行う際に、最も大きな領域と最も小さな領域を隣接する領域として扱うか、離れた領域として扱うかを選択可能に構成されていることを特徴とする。
【0032】
【発明の実施の形態】
以下、この発明の実施の形態1による位相比較器ついて図1を用いて説明する。図1は実施の形態1による位相比較器の構成を示すブロック図である。256QAMの場合を例に図1に従って説明する。
この位相比較器は、図36の位相比較器17に対応する。図1の位相比較器に与えられるデータDI,DQは、図36のデローテータ14の出力であり、実受信シンボルの座標(i,q)を表す。
【0033】
演算ブロック1では、与えられたデータDI,DQからデータの搬送波のパワーまたは搬送波の振幅が求められる。位相誤差計算ブロック2は、演算ブロック1から出力された搬送波のパワーまたは振幅から位相誤差を計算するためのブロックである。位相誤差計算ブロック2は、実受信シンボルが送信時にどの理想的なシンボルに対応していたかを推定する理想シンボル推定ブロック2aと、理想シンボル推定ブロック2aで推定された複数の理想的なシンボルおよび、前記実受信シンボルから、複数の予測位相誤差としてtan(θ)を求める位相誤差tan(θ)計算ブロック2bを含んでいる。理想シンボル推定ブロック2aは、演算ブロック1で求められたパワーまたは振幅から実送信シンボルに対応する理想的なシンボルの推定を行う。実送信シンボルは実際に送信されたシンボルであり、送信時の影響を受けていないので、ほぼ理想的なシンボルのいずれかと同じになる。すなわち、同じパワーまたは振幅を持つ可能性のある理想的なシンボルを無作為に抽出する。理想シンボル推定ブロック2aからは、抽出された複数の理想的なシンボルを示す複数のシンボル信号4が出力される。位相誤差tan(θ)計算ブロック2bは、それぞれが理想的なシンボルを特定する複数のシンボル信号4から、データDI,DQで与えられる実受信シンボルとの予測位相誤差θで決まる複数のtan(θ)を計算してその値を予測位相誤差信号5として出力する。位相誤差判定回路3は、位相誤差tan(θ)計算ブロック2bが出力する複数の予測位相誤差信号5の中から最適な位相誤差の判定を行う。
【0034】
搬送波のパワーまたは振幅によって予測位相誤差信号5を生成するので、周波数誤差や位相誤差が例えば−π/4<θ<π/4のように大きな入力信号に対しても予測位相誤差θを求めることができるようになる。
また、実受信シンボルとそれに近接する理想的なシンボルとの間の距離によって理想的なシンボルの抽出を行っていないため、理想的なシンボル数の増加に伴って位相誤差の検出範囲が狭くなることもない。
【0035】
次に、演算ブロック1の構成について説明する。図2は、搬送波のパワー(i2+q2)を計算する演算回路の構成を示すブロック図である。図2に示した演算回路おいて、乗算器30はnビットのデータDIが与える値同士を掛け合わせてデータDIが与える値を二乗する。また、乗算器31はnビットのデータDQが与える値同士を掛け合わせてデータDQが与える値を二乗する。そして、加算器32は乗算器30,31の出力を足し合わせてi2+q2を出力する。
【0036】
ここで用いられる乗算器30,31は二乗を計算するので、図3に示すように入力データDIで与えられるアドレスにそのデータDIが与える値の二乗i2を格納した記憶装置を用いてもよく、またデータDQで与えられるアドレスにそのDQが与える値の二乗q2を格納した記憶装置を用いてもよい。ここでは、乗算器30,31の代わりに入力値をアドレスとして使用し、出力値をメモリセルに格納したROM35,36を用いている。
【0037】
また、図4に示すようにシンボルの座標(i,q)を示すデータDI,DQをアドレスとして使用し、そのアドレスのメモリセルに直接にi2+q2を格納したROM38を用いて乗算器30,31および、加算器32を使用することなく搬送波のパワーを求めてもよい。
なお、搬送波のパワー(i2+q2)の代わりに図5に示すようにルートROM39によってパワー(i2+q2)から搬送波の振幅、すなわち(i2+q2)の根を求め、搬送波のパワーの代わりに搬送波の振幅を用いて理想的なシンボルを推定するための演算を行ってもよい。
このように記憶装置を用いて回路を構成すれば回路規模の大きな乗算器を使用することなく、入力信号のパワーまたは振幅の大きさを求めることができ、回路規模を削減することができる。
【0038】
入力されたデータDI,DQで与えられる搬送波のパワーや振幅は、現実に送信された実送信シンボルの搬送波のパワーや振幅と一致しない場合がある。この場合には、データDI,DQで与えられる搬送波のパワーは、近接する理想的なシンボルを与える搬送波のパワーや振幅に近似することが必要になる。この場合には、位相誤差計算ブロック2の理想シンボル推定ブロック2aの前に近接点判別回路を挿入する。この近接点判別回路について図6および図7を用いて説明する。パワー(i2+q2)もしくは(i2+q2)の根で与えられる振幅が、理想的なシンボル(A,B)のパワー(A2+B2)もしくは(A2+B2)の根と一致しない場合においては、図6に示すように近接する理想的なシンボル(A,B)のパワーまたは振幅判別する近接点判定回路40を図1の理想シンボル推定ブロック2aの前に挿入し、必ず理想的なシンボル(A,B)を推測できるようにする。このようにすれば、判別不可能な領域をなくすことができ、効率の良い判別ができる。
【0039】
入力された搬送波のパワー(i2+q2)や振幅がどの程度であれば、どの理想的なシンボルの搬送波のパワーや振幅に近似するかを判断するため、予め理想的なシンボルの搬送波のパワーや振幅の値に応じて境界を定めておく。
【0040】
例えば、図7に示すように、16QAMの場合、第1象限にある4つの理想的なシンボルをそれぞれK,L,M,Nとすると、理想的なシンボルの搬送波のパワーまたは振幅は、シンボルKによるパワーまたは振幅と、シンボルL,Nによるパワーまたは振幅と、シンボルMによるパワーまたは振幅の3つの異なる値をとる。従って、2つの境界α,βによって近似すべき理想的なシンボルの領域を与えることができる。例えば、境界αは、シンボルKとシンボルL,Nのパワーまたは振幅の中間に原点を中心とする円で設定され、境界βは、シンボルL,NとシンボルMのパワーまたは振幅の中間に原点を中心とする円で設定される。
【0041】
このような設定の下で、データDI,DQで与えられる実受信シンボルの近接点は、図8に示すような手順で判断される。データDI,DQが入力されて(ステップST10)、入力された実受信シンボルの搬送波のパワーまたは振幅を計算する(ステップST11)。ステップST11で計算した実受信シンボルの搬送波のパワーまたは振幅がαより小さいか否かを判断する(ステップST12)。もし、そのパワーまたは振幅がαより小さければ、ステップST13に進み、術受信シンボルの近接点をシンボルKとしてこの処理を終了する。
ステップST12の判断の結果が否定的であれば、ステップST14で判断を行い、実受信シンボルのパワーまたは振幅がαより大きくβより小さければ、ステップST15に進み、実受信シンボルの近接点をシンボルN,Lとしてこの処理を終了する。
ステップST14の判断の結果が否定的であれば、ステップST16で判断を行い、実受信シンボルのパワーまたは振幅がβより大きければ、ステップST17に進み、実受信シンボルの近接点をシンボルMとしてこの処理を終了する。
もし、データDI,DQで与えられる実受信シンボルの搬送波のパワーまたは振幅が理想的なシンボルのそれと一致する場合には、図8に示した処理は行わない。
【0042】
次に、位相誤差計算ブロック2について説明する。図9は、位相誤差計算ブロック2の構成の一例を示すブロック図である。図9において、50は実受信シンボルの搬送波のパワーまたは振幅を用いて理想的なシンボルの座標を出力する理想シンボル推定ROM、51は理想シンボル推定ROM50が出力した複数の理想的なシンボルと実受信シンボルとの位相誤差を計算するtan(θ)計算部、52はtan(θ)計算部51が出力した複数のtan(θ)の値の絶対値が1より大きいか小さいかを判断する比較部、53はtan(θ)計算部51の出力の逆数を生成する逆数生成部、54は逆数生成部53の出力に−1を掛ける乗算器、55は比較部52の出力に応じて乗算器54とtan(θ)計算部51の出力の一方を選択的に出力するセレクタである。
理想シンボル推定ブロック2aは、理想シンボル推定ROM50で構成されている。また、位相誤差tan(θ)計算ブロック2bは、tan(θ)計算部51と比較部52と逆数生成部53と乗算器54とセレクタ55で構成されている。
【0043】
実受信シンボルのパワー(i2+q2)を理想シンボル推定ROM50に入力する。理想シンボル推定ROM50はパワー(i2+q2)をアドレスとして理想的なシンボル(A,B)の絶対値を出力する。この理想的なシンボル(A,B)の絶対値を用いて位相誤差tan(θ)を計算する。その後、それぞれについて絶対値を求める。もし、tan(θ)>1ならば、tan(θ)の逆数を求め−1倍して出力する。
【0044】
図10に示すように、全ての可能性のある位相誤差tan(θ)をそれぞれ並行して計算する。例えば、位相誤差tan(θ)計算ブロック2b1〜2b4は、それぞれ異なる(|A|,|B|)を理想シンボル推定ROM2aから与えられ、それぞれ与えられた(|A|,|B|)について計算を行う。ただし、(|A|,|B|)の種類が1種類や2種類しかない場合があり、それらの場合には、例えば、検出部70で(|A|,|B|)の種類を検出して位相誤差tan(θ)計算ブロック2b1〜2b4の出力の種類を示す信号CSを出力する。
【0045】
次に、図9に示した位相誤差tan(θ)計算ブロック2bにおけるtan(θ)の計算について説明する。
(i2+q2)が等しい理想的なシンボルは、座標上で(i2+q2)の根を半径として原点を中心とした円上に分布する。
【0046】
図13は、256QAMの場合のシンボルの配置状態を示す図である。図13には(i2+q2)の根が描く軌跡が示されている。
図13に示すように、この円周上には、多くの場合、シンボルが8点存在する。すなわち、パワー(i2+q2)もしくは(i2+q2)の根を用いれば、実受信シンボル(i,q)に対して送信されたと考えられる理想的なシンボル(A,B)が8点推測されることになる。
この8点のシンボルの座標は、(A,B),(B,A),(−A,B),(−B,A),(A,−B),(B,−A),(−A,−B),(−B,−A)である。
実際の回路設計においては、この判別回路は図9に示す理想シンボル推定ROM2aの中のデータに含まれる。そして、数1に従って、理想的なシンボルと受信シンボルの位相誤差tan(θ)を求める。
【0047】
【数2】
Figure 0003660068
【0048】
すなわち、位相誤差tan(θ)はtan(θα),tan(θβ),−1/tan(θα),−1/tan(θβ)の4値しか存在しないことが分かる。
ここで、−1≦tan(θ)<1すなわち、実受信シンボルXを基準に−π/4≦θ<π/4に制限すると、tan(θα)と−1/tan(θα)の一方、およびtan(θβ)と−1/tan(θβ)の一方は値域外となって位相誤差は2値に特定できる。
【0049】
上記の例に当てはまらない場合について図14を用いて説明する。図14は、説明を簡略化するため、256QAMシンボル配置図のうち、第1象限のみを表したものである。
【0050】
実受信シンボルXの座標が、理想的なシンボルの座標(A,B)と原点からの距離が同じで、A=BもしくはA=−Bの条件を満たすときには、4つのシンボルが推測される場合がある。この時、tan(θα)=tan(θβ)となり、位相誤差tan(θ)は一意に決定される。図14においては例えば点P1が該当する。
【0051】
次に、64QAM、256QAMにおいて、実受信シンボルXの座標が(i,q)で、i2+q2=50となる場合は、理想シンボル点推定ROM50によって、座標(|A|,|B|)=(1,7),(7,1),(5,5)の12個の理想的なシンボルが推測される。
【0052】
座標(|A|,|B|)=(1,7),(7,1)からは上記一般的な場合と同様に位相誤差tan(θ)はtan(θα),tan(θβ),−1/tan(θα),−1/tan(θβ)の4値が求められ、−1≦tan(θ)<1すなわち、実受信シンボルXの座標を基準に−π/4≦θ<π/4に制限すると、tan(θα)と−1/tan(θα)の一方、およびtan(θβ)と−1/tan(θβ)の一方は値域外となって予測位相誤差は2値に特定できる。
【0053】
さらに座標(|A|,|B|)=(5,5)を与えるシンボルに対しては、実受信シンボルXとの誤差がtan(θα)=tan(θβ)となり、位相誤差tan(θ)は一意に決定される。すなわち、位相誤差tan(θ)は3値に特定できる。図14においては同心円C1上に存在する点P2〜P4が該当する。
【0054】
次に、256QAMにおいて、実受信シンボルの座標が(i,q)で、i2+q2=170となる場合は、理想シンボル点推定ROM50によって、座標(|A|,|B|)=(1,13),(13,1),(7,11),(11,7)の16個の理想的なシンボルが推測される。
【0055】
座標(|A|,|B|)=(1,13),(13,1)の条件を満たすシンボルの位相誤差tan(θ)は、tan(θα),tan(θβ),−1/tan(θα),−1/tan(θβ)の4つの値が求められる。
位相誤差を求める範囲を、−1≦tan(θ)<1すなわち、実受信シンボルXの座標を基準に−π/4≦θ<π/4に制限すると、tan(θα)と−1/tan(θα)の一方、およびtan(θβ)と−1/tan(θβ)の一方は値域外となって予測位相誤差は2つの値に限定される。
同様に座標(|A|,|B|)=(7,11),(11,7)から予測位相誤差は2つ求まる。従って、このときの予測位相誤差は合計4値に特定できる。図14においては、同心円C2上に存在する点P5〜Pが該当する。
すなわち、この位相誤差tan(θ)計算ブロック2bからは、位相誤差tan(θ)について最大4通りの候補を出力する。
【0056】
なお、図9に示す位相誤差tan(θ)計算ブロックの代わりに図15に示すように理想的なシンボル(A,B)の絶対値を用いることなく、tan(θ)=(Bi−Aq)/(Ai+Bq)とtan(θ)=(Bq−Ai)/(Aq+Bi)のそれぞれを計算し、計算結果がtan(θ)>1ならば逆数を求め−1倍して出力するようにしてもよい。
【0057】
図15において、60,61は理想シンボル推定ROM50が出力した複数の理想的なシンボルと送信シンボルとの位相誤差を計算するtan(θ)計算部、62,63はそれぞれtan(θ)計算部60、61が出力した複数のtan(θ)の値の絶対値が1より大きいか小さいかを判断する比較部、64,65はそれぞれtan(θ)計算部60,61の出力の逆数を生成する逆数生成部、66,67はそれぞれ逆数生成部64,65の出力に−1を掛ける乗算器、68、69はそれぞれ比較部62,63の出力に応じて乗算器66,67とtan(θ)計算部60,61の出力の一方を選択的に出力するセレクタである。
tan(θ)計算部60は、(Bi−Aq)/(Ai+Bq)を計算する。一方、tan(θ)計算部61は、(Bq−Ai)/(Aq+Bi)を計算する。
【0058】
また、図9に示す位相誤差tan(θ)計算ブロックの代わりに図16に示すように、数1の分子の項および分母の項を別々に計算することもできる。図16の比較部56は、分子分母のそれぞれの計算結果をNUおよびDEとするとき、両者の計算結果を比較して、NU<DEならば、NU/DEを計算し、NU>DEならば−(DE/NU)の計算結果を出力するように構成してもよい。なお、図16において、図9と同一符号のものは、図9の同一符号部分に相当する部分である。
【0059】
さらに、図10に示すような構成を用い、位相誤差tan(θ)を可能性のあるもの全てについて並行して計算する代わりに、位相誤差tan(θ)計算ブロックのクロック速度を2倍または4倍にして複数の演算を多重して位相誤差tan(θ)計算ブロックの回路規模を減らすこともできる。
【0060】
クロック速度を2倍にした場合を図11に、クロック速度を4倍にした場合を図12に示す。図11において、72,73は理想シンボル推定ROM50が出力する(|A|,|B|)の4値のうちの2つを多重化するマルチプレクサ、2b5,2b6はそれぞれマルチプレクサ72,73から順次出力される(|A|,|B|)の値から予測位相誤差を計算する位相誤差tan(θ)計算ブロック、74,75は位相誤差tan(θ)計算ブロック2b5,2b6から出力される予測位相誤差を示す信号を分離するデマルチプレクサである。
【0061】
また、図12において、76は理想シンボル推定ROM50が出力する(|A|,|B|)の4値を多重化するマルチプレクサ、2b7はマルチプレクサ76から出力される(|A|,|B|)から位相誤差を計算する位相誤差tan(θ)計算ブロック、77は位相誤差tan(θ)計算ブロック2b7から順次出力される位相誤差を示す信号を分離するデマルチプレクサである。なお、図11および図12の回路は、図10の検出部70の後段に設けられる。このようにすれば、回路規模は、それぞれ1/2、1/4になる。
【0062】
図17は位相誤差判定回路3の構成の一例を示すブロック図である。図17において、80は予測位相誤差の正接φ1〜φ4がtan(−π/4)からtan(π/4)の間を分割した複数の領域のいずれに入るかを判定する領域判定回路、81は領域判定回路80の出力を1クロックの間保持するレジスタ、82はレジスタ81の出力と領域判定回路80の出力を比較して予測位相誤差の正接φ1〜φ4の中から選択すべき位相誤差が属する領域を決定する領域決定回路、83は領域決定回路82が決定した位相誤差を選択するセレクタ、84はセレクタ83が出力した1クロック前の位相誤差φを保持するレジスタである。レジスタ81,84はここでは複数のDフリップフロップで構成されている。
【0063】
入力された最大4通りの予測位相誤差の正接φ1〜φ4は、まず、それぞれの存在領域を決定するための領域判定回路80に入力される。
【0064】
領域判定回路80は、入力された予測位相誤差に対して存在領域を表す値を出力するものであり、領域判定回路80は、ロジックによるデコード回路またはROMで構成され、この領域判定回路80は、予測位相誤差を示す信号φ1〜φ4の上位4桁をデコードすることにより、または上位4桁をアドレスとしてROMからデータを読み出すことにより、16に分割された領域のいずれかに当てはめることができる。
【0065】
領域判定回路80から出力された領域パターンを示す信号が領域決定回路82に入力されるとともに、レジスタ81にホールドされている1クロック分前の領域パターンを示す信号も入力される。領域決定回路82により、予測位相誤差の正接φ1〜φ4が属する領域の中のどの領域に属する位相誤差を選択すべきかが決定され、領域決定回路82はセレクタ83にセレクト信号を出力する。
【0066】
セレクタ83の出力をそのまま位相誤差として使用してもよいが、さらに、セレクタ83の後段にtan(θ)からθを求めるROMを設置してもよい。θを求めることなく、θの代わりにtan(θ)をそのまま位相誤差θとして使用してもよいのは、原点付近ではtan(θ)はθにほぼ等しく、θが大きくなってtan(θ)とθがずれても常にtan(θ)>θとなって、誤差の値を大きく出力して早く誤差をなくす方向へ制御されるためである。参考のため、図18にtan(θ)とθの関係をグラフで示す。
ここでは256QAMについて述べたが、256以下の多値数においても全く同様の手順で位相誤差を計算することができる。
【0067】
次に予測した最大4通りの位相誤差から真の位相誤差を判定する必要がある。最大4通りの位相誤差を各クロック毎に比較し、図20に示すように前後の時刻で最も近い角度にある位相誤差を出力結果とすれば、真の位相誤差を求めることができる。
【0068】
次に、前後の時刻で最も近い角度にある位相誤差を検出するための領域決定回路における手順について説明する。予測された最大4通りのtan(θ)(以下φ1,φ2,φ3,φ4とする)を16分割された存在領域に振り分ける。分割数は16なので、φ1,φ2,φ3,φ4の値の上位4ビットが存在領域を示すことになる。
【0069】
この状態を図21に示す。1クロック前のφ’の存在領域と比較して、重なった領域に存在するφiの値が正しいφであると考える。例えば、図21に示す存在領域Hにφ3とφ’2が重なっているとφ3が正しい値であるとする。常に1クロック前のφ’iと出力されたφiが1つの存在領域で重なっているとは限らない。領域決定回路におけるそのような場合の処理の手順について図19のフローチャートを用いて説明する。
【0070】
図19において、φiは、現時刻の予測位相誤差の正接、φ´iは、1クロック前に予測された予測位相誤差の正接、φmは、正しいと推定された位相誤差(実送信シンボルと推定された理想的なシンボルに対する位相誤差)の正接、φ´mは、1クロック前に正しいと推定された位相誤差の正接である。
【0071】
まず、予測位相誤差の正接φiの計算結果を入力する(ステップST20)。次に、入力された予測位相誤差の正接φiの個数Pを判断する(ステップST21)。そして、予測位相誤差の正接φiの個数Pが4より小さいときは、ステップST22に進みディセーブル処理を行う。ここでディセーブル処理とは、予測位相誤差の正接φi(i>P)に関する処理を行わないようにすることである。次に、現時刻の予測位相誤差の正接φiと1クロック前の予測位相誤差の正接φ´iが重なる領域を抽出しその領域の数が一つか否かを判断する(ステップST23)。もし、その重なる領域の数が一つであれば、ステップST24に進み、その予測位相誤差の正接φiを実送信シンボルに対する位相誤差φmとして出力するようなセレクト信号を生成する。
【0072】
ステップST23において、現時刻の予測位相誤差の正接φiと1クロック前の予測位相誤差の正接φ´iが1つの領域で重ならない場合には、ステップST25に進み、現時刻の予測位相誤差の正接φiと1クロック前の予測位相誤差の正接φ´iが2つ以上の領域で重なるか否かを判断する。もし、ステップST25の判断結果が真ならば、1クロック前の位相誤差φ´mを現時刻の位相誤差φmとして出力するようなセレクト信号を生成する。
ステップST25の判断結果が偽ならば、現時刻の予測位相誤差の正接φiと1クロック前の予測位相誤差の正接φ´iが重なる領域がないということなので、ステップST27に進み、現時刻の予測位相誤差の正接φiと1クロック前の予測位相誤差の正接φ´iが一つだけ隣り合う領域に存在する組合せが一組だけあるか否かを判断する。もし、ステップST27の判断結果が真であれば、その予測位相誤差の正接φiを位相誤差φmとして出力するようなセレクト信号を生成して終了する。
ステップST27の判断結果が偽ならば、1クロック前の位相誤差φ´mを現時刻の位相誤差φmとして出力するようなセレクト信号を生成して終了する。
【0073】
このようにして予測された複数の予測位相誤差から適切なtan(θ)を一意に特定することができる。このような条件を考慮した判定結果の一例を図22に示す。図22の最上段は、パターン1に対して1クロック前に予測された位相誤差の正接である。図22において、斜線の入った領域が上記のような機能を持つ領域決定回路によって決定された領域であり、斜線の入った領域のないパターンは1クロック前の予測位相誤差の正接φ´iを出力する。
実際の回路においては、予測位相誤差の正接φiの上位4ビットによって存在領域を判別し、予測位相誤差の正接φiが存在する領域に図23に示すような1ビット信号”1”をフラグとして立てる。
【0074】
図27は領域判定回路の構成の一例を示すブロック図である。図27において、901〜904はそれぞれ予測位相誤差の正接φ1〜φ4の領域を検出する検出部、911〜9116は各検出部901〜904全てに設けられ所定の値と一致するか否かを判定することにより所定の領域との合致を判定する領域合致判定回路、921は検出部901〜904の領域合致判定回路911の出力の論理和を出力するためのORゲート、922〜9216は検出部901〜904の領域合致判定回路91 2 〜91 16 の出力の論理和を出力するためのORゲートである。
4つの予測位相誤差の正接φ1〜φ4が計算結果として与えられるときは、全ての検出部901〜904のそれぞれの16本の出力を領域毎に論理和をとることで、予測位相誤差の正接φ1〜φ4がそれぞれ属する領域にフラグを立てることができる。ところで、例えば、予測位相誤差の正接φ1,φ2だけしか与えれないときには、制御信号SGにより検出部901〜904のうちの2つだけを活性化してORゲート921〜9216の出力に接続された16本の信号線のうちの2つだけが「1」になるようにする。
これにより、ハードウエアでは4ビットの信号を扱う必要が無く、回路規模を削減できる。
【0075】
図28は、領域合致判定回路911〜9116の構成の一例を示すブロック図である。図28において、94は4ビットの信号をデコードするためのデコード回路、95はデコード回路94のデコード結果に応じて電源電圧または接地電圧を出力するセレクタである。図29にはa〜dのビットのうちビットdだけが「1」の時に「1」を出力するデコード回路が示されている。またデコード回路94は制御信号SGによって常に「0」を出力するように設定されている。図29において、96はビットa〜cの否定論理和を出力するNORゲート、97はNORゲート96の出力とビットdの論理積を出力するANDゲートである。
【0076】
また、図24に示すように予測位相誤差の正接φiが存在しない領域にはディセーブル信号を立て、あらかじめ全ての存在領域を比較しなくてもよいように処理をしておく。このようにすれば、処理時間を短縮することができる。
【0077】
一方、図25に示すように、予測位相誤差の正接φiが存在する領域の近接した領域にも重み付けをしたフラグを立てておくと、どの存在領域が最も真の値に近いかを容易に判別することができる。例えば、「1」に挟まれた領域が一つの時には、「0.8」を付与し、「1」に挟まれた領域が2つの時には「0.6」を付与し、「1」に挟まれた領域が3つの時にはその真ん中の領域に「0.4」を、それ以外の領域に「0.5」を付与し、「1」と「0」に挟まれた3つの領域には「1」に近い方から順に「0.4」、「0.2」、「0.1」を付与する。そして、1クロック前の予測位相誤差の正接φ´iと現時刻の予測位相誤差の正接φiの対応する領域の値を足し合わせて最も大きくなるところを位相誤差tan(θ)の存在領域とする。また、このようにすれば、領域決定回路82は、たとい1クロック前の予測位相誤差の正接φ´iと現時刻の予測位相誤差の正接φiに同時に「1」が立っている領域がなくても位相誤差の属する領域を「1」に近い領域に容易に決定することができる。
【0078】
また、図19のステップST27において、入力信号の周波数誤差が大きく、ベクトル図上で入力信号が原点を中心にして回転している場合においては、図26に示すように最も離れた領域AとPを近接した領域として扱うことにより、入力信号の回転に対応でき、高速に周波数誤差を判別することができる。
【0079】
この場合、同じ装置を用いても、位相誤差と周波数誤差は、例えば、分析する時間帯を分けることにより、分析することが可能になる。まず、離れた領域AとPを近接した領域として扱わずに、所定の時間分の予測位相誤差の正接φiの複数パターンを用い、位相誤差を分析する。次に、離れた領域AとPを近接した領域として扱い、所定の時間分の予測位相誤差の正接φiの複数パターンを用い、周波数誤差を分析する。
【0080】
周波数誤差は、あまり大きくないものを取り扱う。例えば、連続する5つのφiのパターンの中で、一致する領域がまず3回連続で領域Bで次いで2回連続で領域Cになったとする。次の連続する5つの予測位相誤差の正接φiのパターンの中で、一致する領域が、まず3回連続で領域Cで、次いで2回連続で領域Dになったとする。この場合には、5パターンでπ/32だけ位相が回転したことになる。ここで取り扱う周波数誤差のあまり大きくないものとは、1パターン変わる毎に、誤差が変化する領域が1つの領域以下のものである。
【0081】
以上のように、1クロック前の領域判定結果との比較のみで正しい位相誤差を決定すると、判定するための材料が少ないため判定ミスを生じることも考えられる。数クロック分の領域判定結果を用いて正しい位相誤差を決定すると判定ミスが減少して確度の高い判定結果が得られる。この方式は、各クロック毎の領域判定結果を比較して、最も一致数の多い領域を選択する多数決論理を用いることで実現できる。図22を例にして、具体的に説明する。同図において、上から下へと時間が進む、例えばパターン1への次のクロックでの領域判定結果がパターンであるとする。パターン1からパターン4までで考えると、領域Hは4クロック分の判定結果で一致しており、一致数が最も多い。従って、パターン4においては、領域Hに位置するφが正しい位相誤差と決定される。もし、一致数が最多の領域が複数あった場合になど、上記の多数決論理で正しい位相誤差を判定できなかった場合には、1クロック前で正しく決定された位相誤差を出力する。
【0082】
次に、多数決論理を用いた位相誤差判定回路について図30を用いて説明する。図30において、100は例えば図27に示したような構成を持ち予測位相誤差の正接φ1〜φ4が領域A〜領域Pのどの領域に属するかを判定する領域判定回路、101は領域判定回路100において複数回判定された複数の領域振り分けパターンから多数決論理に従って領域を決定してセレクト信号SEを出力する領域決定回路、1021〜10216は1クロック前の予測位相誤差の領域振り分けパターンを記憶するためにそれぞれ領域A〜領域Pに関するデータを記憶するDフリップフロップ、1031〜10316は2クロック前の予測位相誤差の領域振り分けパターンを記憶するためにそれぞれ領域A〜領域Pに関するデータを記憶するDフリップフロップ、1041〜10416は3クロック前の予測位相誤差の領域振り分けパターンを記憶するためにそれぞれ領域A〜領域Pに関するデータを記憶するDフリップフロップ、1051〜10516は、それぞれ領域A〜Pに関するデータを加算して領域決定回路101に出力する加算器であり、その他図17と同一符号のものは図17の同一符号部分に相当する部分である。
【0083】
加算器1051は、領域判定回路100が出力する現在領域Aに所属する予測位相誤差があるか否かを示すデータと、Dフリップフロップ1021〜1041が保持しているデータを加算する。同様に加算器1052であれば、領域判定回路100が出力する現在領域Bに所属する予測位相誤差があるか否かを示すデータと、Dフリップフロップ1022〜1042が保持しているデータを加算し、加算器10516であれば、領域判定回路100が出力する現在領域Pに所属する予測位相誤差があるか否かを示すデータと、Dフリップフロップ10216〜10416が保持しているデータを加算する。
領域決定回路101は、1051〜10516の出力のうちのデータの値が最も大きい領域を実送信シンボルに対する位相誤差として推定して選択するようにセレクト信号SEを出力する。
図30に示した位相誤差判定回路では、多数決論理によって位相誤差の判定を行っているため、確度が高くなる。
【0084】
図31は、隣接する領域も考慮して位相誤差を判定する位相誤差判定回路の構成の一部を示すブロック図である。図31に示す位相誤差判定回路は、図30の各領域A〜Pのデータを変換するためのORゲート1061〜10616を備えて構成されており、このORゲート1061〜10616の出力をDフリップフロップ1021〜10216、Dフリップフロップ1031〜10316、Dフリップフロップ1041〜10416、および加算器1051〜10516で処理する。
【0085】
このORゲート1061〜10616は、対応する領域およびその隣接する領域のデータの論理和を求めるように領域判定回路100の出力に接続されている。例えば、加算器1063は、対応する領域Cに関するデータと、それに隣接する領域Bに関するデータおよび領域Dに関するデータの論理和をとる。
【0086】
この時、領域決定回路101は、加算器1051〜10516の出力のうちの最も大きい値を示す領域を位相誤差の属する領域とするが、例えば、領域Cに続けて「1」が4回入力され、領域B,Dには続けて「0」が入力された場合には特別な判断が必要になる。この場合には、加算器1052〜1054の出力はいずれも4になる。この時、領域決定回路101は、同じ最大値を出力している加算器の中の真ん中の加算器の出力に対応する領域に属する位相誤差を出力するようにセレクト信号SEを出力する。また、領域決定回路101は、領域AとB、あるいは領域OとPがともに最大値を出力する場合には、端の領域A、Pに属する位相誤差を出力するようにセレクト信号SEを生成する。このようにすることで、データの変動の影響をなくして位相誤差の判定確度を高めることができる。
【0087】
また、図32は、図30から変更した構成のうち領域Cに関する部分を中心に記載したブロック図である。図32に示すように、各加算器1071〜10716で加算するデータに重み付けを行ってもよい。領域判定回路100が出力する領域A〜Pに関するデータに対応して加算器1071〜10716が設けられている。領域Cに関するデータを変更するために、領域Cに対応して設けられた加算器107 3 に、領域Aに関するデータが係数乗算器108によって0.1倍されて与えられ、領域Bに関するデータが係数乗算器109によって0.5倍されて与えられ、領域Cに関するデータがそのまま与えられ、領域Dに関するデータが係数乗算器110によって0.5倍されて与えられ、領域Eに関するデータが係数乗算器111によって0.1倍されて与えられる。
【0088】
このように構成することによって、例えば、領域A〜Fのうちの領域Cのみに続けて「1」が入力されても、変換後の領域Bや領域Dに関するデータは、領域Cに関するデータよりも小さくなり、領域決定回路101における領域決定の手順が簡略化され、領域決定回路101の構成が単純化される。
【0089】
なお、図31や図32に示したように各領域A〜を変換する場合においても、周波数誤差を反転する際など、端の領域AやPについて互いに隣接すると考えた方がよいときがある。そのようにするときは、図31の場合には図33に示すように、領域Aに関すデータの変換を行うために設けられた加算器1061に、領域Pに関するデータと、領域Aに関するデータと、領域Bに関するデータを与えるように構成する。
【0090】
また、図32の場合には図34に示すように、例えば、端の領域Aに対応して設けられて領域Aに関するデータを変換する加算器1071には、領域Aに関するデータがそのまま与えられ、領域Bに関するデータが係数乗算器120によって0.5倍されて与えられ、領域Cに関するデータが係数乗算器121によって0.1倍されて与えられ、領域Oに関するデータが係数乗算器122によって0.1倍されて与えられ、領域Pに関するデータが係数乗算器123によって0.5倍されて与えられる。
【0091】
また、領域Bについても、領域Bに対応して設けられて領域Bに関するデータを変換する加算器1072には、領域Aに関するデータが係数乗算器124によって0.5倍されて与えられ、領域Bに関するデータがそのまま与えられ、領域Cに関するデータが係数乗算器125によって0.5倍されて与えられ、領域Dに関するデータが係数乗算器126によって0.1倍されて与えられ、領域Pに関するデータが係数乗算器127によって0.1倍されて与えられる。
【0092】
これらのように、端または端に近い領域に他の端または他の端に近い領域のデータを関連づけることによって、全ての領域を同等に扱うことができ、誤差に関連する角度が回転する場合にも、位相比較器の処理が容易になる。
【0093】
さらに位相誤差を精度よく求める方法を考える。まず、tan(θ)の存在領域について考える。−1≦tan(θ)<1の領域をn分割し最大4通りの予測された位相誤差がどの領域に存在しているかを求める。このとき、誤差を分離するためには同一の分割領域に2つ以上の予測値が存在してはならない。この条件を満たすnを求める。
【0094】
【数3】
Figure 0003660068
【0095】
すると、
【0096】
【数4】
Figure 0003660068
【0097】
となる。すなわち、予測される位相誤差は以下のようになる。
【0098】
【数5】
Figure 0003660068
【0099】
(A,B)が第I,III象限にある場合について考える。
【0100】
【数6】
Figure 0003660068
【0101】
これに対してtan(θβ)は2通り考えられる。
【0102】
【数7】
Figure 0003660068
【0103】
となって、tan(ζ)=(B2−A2)/2ABとおくと、tan(θβ)=tan(θ−ζ)となる。|ζ|が最小の時、tan(θα)とtan(θβ)は最も値が近くなる。tan(ζ)は単調増加関数であり、原点を通るので、|ζ|が最小の時|tan(ζ)|も最小となる。|tan(ζ)|の最小値はA=13,B=15を代入すればよい。
【0104】
min(|tan(ζ)|)=0.143589744のとき、
θβ=θ−8.171233582981゜となる。
【0105】
図35に示すシンボル配置図の第I,II象限でζと示されている角度が8.171233582981゜である。
【0106】
【数8】
Figure 0003660068
【0107】
ここで、tan(ζ’)=2AB/(B2−A2)とおくと、
tan(θβ)=tan(θ+ζ’)
となる。|ζ|が最小の時、tan(θα)とtan(θβ)は最も値が近くなる。tan(ζ)は単調増加関数であり、原点を通るので、|ζ|、が最小の時|tan(ζ)|も最小となる。|tan(ζ’)|の最小値はA=1,B=15を代入すればよい。
【0108】
min(|tan(ζ’)|)=0.133928571
θβ=θ+7.62814964458゜となる。
【0109】
図35に示すシンボル配置図の第I,II象限でζ’と示されている角度が7.62814964458゜である。
【0110】
上述の結果から、各領域の位相角度幅はtan(7.62814964458゜)より小さくなければならない。tan(θ)の分割数nを16とすると、
arc tan(2/16)=7.1250・・・゜<ζmin
となるので、条件を満足する。(A,B)が第II,IV象限のときも同様の結果となる。従って、n=16としてよい。これにより分割数および分割されたtan(θ)の存在領域が決定された。
【0120】
【発明の効果】
請求項記載の発明の位相比較器によれば、位相誤差判定手段が、予測位相誤差同士の差の比較という簡単な手段で位相誤差の判定を実現できるという効果がある。
【0121】
請求項記載の発明の位相比較器によれば、予測位相誤差同士の差の比較をそれぞれの予測位相誤差がどの領域に属するかによって判別しているので、比較が簡単になり、位相誤差判定手段における判定の速度が向上できるとともに位相誤差判定手段の構成を簡単化できるという効果がある。
【0122】
請求項記載の発明の位相比較器によれば、理想的なシンボルの個数が256個以下である場合に、π/4〜−π/4の間を16等分して得た領域を用いて予測位相誤差の振り分けを行っているので、256QAMにおいて、理想的なシンボルの最小の位相間隔以下の分割を最小分割数で実現できるという効果がある。
【0123】
請求項記載の発明の位相比較器によれば、予測位相誤差の値を用いてデコード手段でデコードすることによって予測位相誤差の振り分けを行うよう構成されているので、簡単な構成で予測位相誤差の振り分けを実現できるという効果がある。
【0124】
請求項記載の発明の位相比較器によれば、位相誤差判定手段が多数決論理を用いているので、位相誤差判定の確度が高くなるという効果がある。
【0125】
請求項記載の発明の位相比較器によれば、位相誤差判定手段で行われる多数決論理において近接する領域の状況も考慮しているので、位相誤差判定の確度が高くなるという効果がある。
【0126】
請求項記載の発明の位相比較器によれば、隣接する領域に立っているフラグの状況も位相誤差判定の判断に含めるため、位相誤差の変動を小さくでき、位相誤差判定の精度を高めることができるという効果がある。
【0127】
請求項記載の発明の位相比較器によれば、近接する領域を考慮して判定を行う際に、最も大きな領域と最も小さな領域を隣接する領域として扱うか、離れた領域として扱うかを選択可能に構成されているので、例えば、周波数誤差を検出するときには、最も大きな領域と最も小さな領域を隣接する領域として扱うことによって、回転する位相を検出する確度を高めることができ、位相比較器の多機能化を図ることができるという効果がある。
【図面の簡単な説明】
【図1】 実施の形態1による位相比較器の構成を示すブロック図である。
【図2】 搬送波のパワーを計算する演算回路の構成の一例を示すブロック図である。
【図3】 搬送波のパワーを計算する演算回路の構成の他の例を示すブロック図である。
【図4】 搬送波のパワーを計算する演算回路の構成の他の例を示すブロック図である。
【図5】 搬送波の振幅を計算する演算回路の構成の他の例を示すブロック図である。
【図6】 近接点判別回路の動作を説明するためのブロック図である。
【図7】 16QAMの場合の近接点判別回路の動作を説明するためのグラフである。
【図8】 近接点を判別するための手順を示すフローチャートである。
【図9】 位相誤差tan(θ)計算ブロックの構成の一例を示すブロック図である。
【図10】 位相誤差tan(θ)計算ブロックの配置の一例を示すブロック図である。
【図11】 位相誤差tan(θ)計算ブロックの配置の他の例を示すブロック図である。
【図12】 位相誤差tan(θ)計算ブロックの配置の他の例を示すブロック図である。
【図13】 256QAMの場合のシンボルの配置状態を示す図である。
【図14】 256QAMのシンボルについて第1象限のみの配置を示す図である。
【図15】 位相誤差tan(θ)計算ブロックの構成の他の例を示すブロック図である。
【図16】 位相誤差tan(θ)計算ブロックの構成の他の例を示すブロック図である。
【図17】 位相誤差判定回路の構成の一例を示すブロック図である。
【図18】 tan(θ)とθの関係を示すグラフである。
【図19】 領域決定回路の動作を示すフローチャートである。
【図20】 異なる時刻の位相誤差の出力結果を示す図である。
【図21】 位相誤差を振り分ける領域を示す図である。
【図22】 領域に振り分けられた位相誤差の状態を示す図である。
【図23】 位相誤差を振り分ける領域にフラグを立てた状態を示す図である。
【図24】 位相誤差を振り分ける領域にフラグとディセーブル信号を立てた状態を示す図である。
【図25】 位相誤差を振り分ける領域に重み付けをしたフラグを立てた状態を示す図である。
【図26】 最も離れた領域AとPを近接した領域として扱ったときの位相誤差判別状況を示す図である。
【図27】 領域判定回路の構成の一例を示すブロック図である。
【図28】 領域合致判定回路の構成の一例を示すブロック図である。
【図29】 デコード回路の構成の一例を示すブロック図である。
【図30】 多数決論理を用いた位相誤差判定回路の構成を示すブロック図である。
【図31】 隣接する領域も考慮して位相誤差を判定する位相誤差判定回路の構成の一部を示すブロック図である。
【図32】 位相誤差判定回路の他の構成のうち領域Cに関する部分を中心に記載したブロック図である。
【図33】 隣接する領域も考慮して位相誤差を判定する位相誤差判定回路の他の構成の一部を示すブロック図である。
【図34】 隣接する領域も考慮して位相誤差を判定する位相誤差判定回路の他の構成の一部を示すブロック図である。
【図35】 領域とシンボルとの関係を説明するための256QAMのベクトル配置を示すグラフである。
【図36】 QAM復調器の構成を示すブロック図である。
【図37】 従来の位相比較器の構成を示すブロック図である。
【図38】 同相・直交各信号に4値を与えた16QAMのベクトル配置を示すグラフである。
【図39】 16QAMの場合の位相誤差判定としきい値との関係を示すグラフである。
【図40】 位相誤差を説明するためのグラフである。
【図41】 周波数誤差を説明するためのグラフである。
【図42】 64QAMの場合のしきい値領域を説明するためのグラフである。
【図43】 256QAMの場合のしきい値領域を説明するためのグラフである。
【図44】 デローテータの構成を示すブロック図である。
【符号の説明】
1 演算ブロック、2 位相誤差計算ブロック、2a 理想シンボル推定ブロック、2b 位相誤差tan(θ)計算ブロック、3 位相誤差判定ブロック、80,100 領域判定回路、82,101 領域決定回路、83 セレクタ、911〜9116 領域合致判定回路、94 デコード回路。

Claims (8)

  1. 信号を伝送する搬送波のパワーまたは該搬送波の振幅から、該搬送波により伝送されてきた実受信シンボルが送信時にどの理想的なシンボルに対応していたかを推定する理想シンボル推定手段と、
    前記理想シンボル推定手段で送信時のものと推定される少なくとも一つの理想的なシンボル、および前記実受信シンボルから、少なくとも一つの予測位相誤差を求める予測位相検出手段と、
    前記予測位相検出手段が求めた少なくとも一つの予測位相誤差の中から実送信シンボルに対する位相誤差として出力すべき位相誤差を判定する位相誤差判定手段とを備え、
    前記位相誤差判定手段は、
    前記予測位相検出手段が出力する複数の予測位相誤差について互いに異なる時刻に求められた予測位相誤差を比較し、予測位相誤差同士の差のもっとも小さな予測位相誤差を位相誤差として出力することを特徴とする、
    位相比較器。
  2. 前記位相誤差判定手段は、
    前記理想的なシンボルの最小の位相間隔以下の分割になるように、π/4〜−π/4の間を分割して得た複数の領域に、複数の予測位相誤差を複数の異なる時刻に検出し、時刻毎に前記複数の予測位相誤差を前記複数の領域に振り分けて、前記複数の予測位相誤差の振り分けられた前後の時刻の各領域の状況を比較することにより位相誤差の判定を行うことを特徴とする、請求項記載の位相比較器。
  3. 前記位相誤差判定手段は、
    前記理想的なシンボルの個数が256個以下である場合に、π/4〜−π/4の間を16等分して得た領域を前記複数の領域として用いていることを特徴とする、請求項記載の位相比較器。
  4. 前記位相誤差判定手段は、
    前記複数の領域にそれぞれ対応して設けられた複数のデコード手段を有し、
    前記複数の予測位相誤差を前記複数のデコード手段でデコードすることにより予測位相誤差が振り分けられた領域にフラグを立てて区別する領域合致判定手段をさらに備える、請求項または請求項記載の位相比較器。
  5. 前記位相誤差判定手段は、
    最も長い時間にわたってフラグが立っている領域を選択する多数決論理を用いて位相誤差の判定を行い、前記多数決論理では判定できないときに前の判定結果を出力することを特徴とする、請求項記載の位相比較器。
  6. 前記位相誤差判定手段は、
    近接する領域に立っているフラグの状況も含めて位相誤差の判定を行うことを特徴とする、請求項記載の位相比較器。
  7. 前記位相誤差判定手段は、
    前後の時刻でフラグが立っている領域がないときに、隣接する領域のフラグの状況も含めて多数決論理を適用して位相誤差の判定を行うことを特徴とする、請求項記載の位相比較器。
  8. 前記位相誤差判定手段は、
    近接する領域を考慮して判定を行う際に、最も大きな領域と最も小さな領域を隣接する領域として扱うか、離れた領域として扱うかを選択可能に構成されていることを特徴とする、請求項または請求項記載の位相比較器。
JP24154796A 1996-09-12 1996-09-12 位相比較器 Expired - Fee Related JP3660068B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24154796A JP3660068B2 (ja) 1996-09-12 1996-09-12 位相比較器
US08/815,573 US5832040A (en) 1996-09-12 1997-03-12 Phase detector
DE19715701A DE19715701A1 (de) 1996-09-12 1997-04-15 Phasendetektor
FR9705918A FR2753324B1 (fr) 1996-09-12 1997-05-14 Detecteur de phase avec moyens d'estimation de symbole ideal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24154796A JP3660068B2 (ja) 1996-09-12 1996-09-12 位相比較器

Publications (2)

Publication Number Publication Date
JPH1093651A JPH1093651A (ja) 1998-04-10
JP3660068B2 true JP3660068B2 (ja) 2005-06-15

Family

ID=17075988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24154796A Expired - Fee Related JP3660068B2 (ja) 1996-09-12 1996-09-12 位相比較器

Country Status (4)

Country Link
US (1) US5832040A (ja)
JP (1) JP3660068B2 (ja)
DE (1) DE19715701A1 (ja)
FR (1) FR2753324B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299956B1 (ko) * 1998-10-20 2001-09-06 송재인 Qam복조기의위상에러각에대한사인/코사인값의직접추출회로및그방법
US6647071B2 (en) * 1998-11-06 2003-11-11 Texas Instruments Incorporated Method and apparatus for equalization and tracking of coded digital communications signals
JP4560963B2 (ja) * 2001-01-19 2010-10-13 株式会社富士通ゼネラル Qam復号装置
EP1484881A4 (en) * 2002-03-11 2011-01-12 Panasonic Corp APPARATUS FOR REPRODUCING A RADIO CARRIER
BRPI0312747B1 (pt) * 2002-07-18 2016-11-22 Qualcomm Inc método e equipamento para equalização de realimentação de decisão híbrida
JP4009672B2 (ja) * 2003-10-30 2007-11-21 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー デジタル変調信号伝送回路の測定方法
WO2008072552A1 (ja) * 2006-12-15 2008-06-19 Panasonic Corporation 搬送波再生装置及び搬送波再生方法
KR101599074B1 (ko) * 2010-05-11 2016-03-02 삼성전자주식회사 직교주파수분할다중화 방식을 지원하는 수신기에서 위상 잡음 보상장치 및 방법
WO2013140698A1 (ja) * 2012-03-21 2013-09-26 三菱電機株式会社 位相誤差検出装置、位相誤差検出方法及び受信装置
US9491010B2 (en) * 2014-04-23 2016-11-08 Nokia Solutions And Networks Oy Phase noise tracking and reduction
US10218549B1 (en) * 2018-01-24 2019-02-26 National Instruments Corporation Wireless radio receiver that performs adaptive phase tracking
US10218548B1 (en) 2018-01-24 2019-02-26 National Instruments Corporation Wireless radio receiver that performs adaptive phase tracking

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02149155A (ja) * 1988-11-30 1990-06-07 Nec Corp ディジタル復調回路
EP0526836B1 (en) * 1991-08-07 1997-01-29 Kabushiki Kaisha Toshiba QPSK demodulator with automatic frequency control
JP3241098B2 (ja) * 1992-06-12 2001-12-25 株式会社東芝 多方式対応の受信装置
JPH05347643A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 位相比較器
US5400366A (en) * 1992-07-09 1995-03-21 Fujitsu Limited Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same
JPH0630072A (ja) * 1992-07-09 1994-02-04 Toshiba Corp 直交振幅変調波の搬送波再生回路
EP0599300B1 (en) * 1992-11-25 2000-06-07 Nec Corporation Frequency error detecting device capable of correctly detecting a frequency error between a carrier frequency and a standard frequency
US5471508A (en) * 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
US5465271A (en) * 1993-08-20 1995-11-07 General Electric Company Post detection weighted vector combining diversity receivers using phase metrics for mobile and indoor radio channels
JP3041175B2 (ja) * 1993-11-12 2000-05-15 株式会社東芝 Ofdm同期復調回路
US5754591A (en) * 1994-08-03 1998-05-19 Broadcom Corporation System for, and method of, processing quadrature amplitude modulated signals
US5519356A (en) * 1995-02-13 1996-05-21 National Semiconductor Corporation Methods and apparatuses for fast decision directed carrier recovery with wide locking range
US5528195A (en) * 1995-05-09 1996-06-18 Panasonic Technologies, Inc. Selective type quadrature demodulator
JP3414052B2 (ja) * 1995-05-18 2003-06-09 三菱電機株式会社 位相変調信号復調方式

Also Published As

Publication number Publication date
DE19715701A1 (de) 1998-03-26
US5832040A (en) 1998-11-03
FR2753324B1 (fr) 2001-05-25
JPH1093651A (ja) 1998-04-10
FR2753324A1 (fr) 1998-03-13

Similar Documents

Publication Publication Date Title
JP3660068B2 (ja) 位相比較器
JP3455934B2 (ja) 変調器
EP0296253A1 (en) Discrimination timing control circuit
JP2001086171A (ja) 自動変調方式識別装置及び自動変調方式識別方法
US4843616A (en) Method of obtaining a phase difference signal
US4047153A (en) Statistical data detection method and apparatus
JP3691936B2 (ja) 多値直交振幅変調装置及び多値直交振幅変調方法
US4811363A (en) Method for recovering a phase difference signal
JP3659800B2 (ja) 位相誤差検出装置
JP3185867B2 (ja) 誤差検出方法および装置、信号復調方法および装置
US7711073B2 (en) Method and circuit arrangement for determining the frequency of a received signal for demodulation of received signals
US8553811B2 (en) Likelihood value calculation device, likelihood value calculation method, and radio system
US5113415A (en) Detection of a particular signal sequence with no adverse influence of multipath transmission
US20050249314A1 (en) Method and circuit arrangement for deciding a symbol in the complex phase space of a quadrature modulation method
JPH11331291A (ja) 自動利得制御方法および自動利得制御を備えた復調装置
JPH066400A (ja) ビット尤度演算装置
RU2614585C1 (ru) Способ и система для формирования восьмиточечной сигнально-кодовой конструкции
JP4082169B2 (ja) 振幅位相変換器及び振幅位相変換方法
Chernoyarov et al. Coherent demodulation of APSK and QAM signals
JP4039824B2 (ja) 位相検出装置
US6901124B1 (en) Diversity receiving apparatus that prevents judgement errors during decoding and a clock generating circuit for a diversity circuit that prevents judgement errors during decoding
JP3774350B2 (ja) 多値デジタル変調信号復調回路
JPH02192252A (ja) 搬送波同期復調装置
JP2004248115A (ja) タイミング誤差検出回路
JP2024027368A (ja) 受信装置、領域分割装置およびプログラム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees