FR2753324A1 - Detecteur de phase avec moyens d'estimation de symbole ideal - Google Patents

Detecteur de phase avec moyens d'estimation de symbole ideal Download PDF

Info

Publication number
FR2753324A1
FR2753324A1 FR9705918A FR9705918A FR2753324A1 FR 2753324 A1 FR2753324 A1 FR 2753324A1 FR 9705918 A FR9705918 A FR 9705918A FR 9705918 A FR9705918 A FR 9705918A FR 2753324 A1 FR2753324 A1 FR 2753324A1
Authority
FR
France
Prior art keywords
phase
regions
symbol
prediction
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9705918A
Other languages
English (en)
Other versions
FR2753324B1 (fr
Inventor
Kazuya Yamanaka
Shuji Murakami
Jun Ido
Takashi Fujiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2753324A1 publication Critical patent/FR2753324A1/fr
Application granted granted Critical
Publication of FR2753324B1 publication Critical patent/FR2753324B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3818Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H04L27/3827Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Dans un détecteur de phase ayant pour but d'agrandir la plage de phase dans laquelle il est possible de déterminer une erreur de phase, un sous-ensemble de calcul (1) calcule une puissance de porteuses à partir de données Dl et DQ. Un bloc d'estimation de symbole idéal (2a) fournit un ensembles de symboles idéaux qui correspondent à la puissance calculée. Un sous-ensemble de calcul d'erreur de phase (2b) calcule des erreurs de phase de prédiction entre les symboles idéaux et les symboles qui sont définis par les données Dl et DQ. Un sous-ensemble de détermination d'erreur de phase (3) détermine une erreur de phase parmi les erreurs de phase de prédiction.

Description

DETECTEUR DE PHASE AVEC MOYENS D'ESTIMATION
DE SYMBOLE IDEAL
La présente invention concerne des détecteurs de phase, et en
particulier un détecteur de phase qui est utilisé dans un circuit de récu-
pération de porteuse d'une technique de modulation de phase multiple, d'une technique de modulation de phase et d'amplitude en quadrature, etc. Depuis quelque temps, avec le développement de l'utilisation
d'équipements constitués par des circuits numériques, comme des ordi-
nateurs personnels, des données numériques sont échangées de façon
extensive par l'utilisation de réseaux de communication. Dans des servi-
ces de communication tels que la diffusion de télévision, des services
utilisant des techniques de communication numériques sont progressive-
ment mis en oeuvre pour améliorer l'efficacité de l'utilisation de bandes de fréquence utilisables limitées. De telles techniques de communication numériques utilisent souvent la modulation d'amplitude en quadrature
(que l'on appelle ci-après MAQ). La modulation MAQ convertit des don-
nées numériques en information d'amplitude et de phase par l'utilisation de deux fonctions orthogonales, par exemple une fonction SIN et une
fonction COS, et elle émet l'information. La figure 38 est une représenta-
tion graphique montrant la disposition de vecteurs en modulation MAQ
16, dans laquelle des signaux en phase et en quadrature ont quatre va-
leurs. Sur la figure 38, I'axe I montre l'amplitude de l'onde en cosinus, c'est-à-dire la composante en phase, l'axe Q montre l'amplitude de l'onde en sinus, c'est-à-dire la composante en quadrature, et l'angle 0 montre la
phase. Les points de signal (que l'on appelle ci-après des symboles), il-
lustrés par des points noirs sur la figure, représentent des vecteurs com-
binés de l'onde en sinus et de l'onde en cosinus. En modulation MAQ 16, des symboles individuels, c'est-à-dire des signaux à valeurs discrètes
émis à certains intervalles, contiennent une information à 4 bits.
La figure 36 est un schéma synoptique montrant la structure
d'un circuit de reproduction de porteuse commune pour une onde en mo-
dulation d'amplitude en quadrature (que l'on appelle un démodulateur
MAQ). L'onde modulée IN qui est appliquée à la borne d'entrée de don-
nées du circuit de reproduction de porteuse, qui est déjà passée à tra-
vers un convertisseur analogique-numérique, est une onde modulée sous
la forme d'une valeur numérique, et tous les traitements de calcul sui-
vants seront effectués dans des circuits numériques.
L'onde modulée d'entrée IN est tout d'abord détectée dans des multiplieurs 10 et 11 avec des signaux d'oscillation locale ayant chacun une forme d'onde en sinus et d'onde en cosinus, qui sont émis par un oscillateur local avec une fréquence fixe, et elle est séparée en deux composantes orthogonales, à savoir les composantes d'axe I et d'axe Q. Les signaux de sortie de détection sont respectivement appliqués à deux filtres passe-bas 12 et 13 ayant la même caractéristique de fréquence, et
ces signaux font l'objet d'une mise en forme spectrale.
filtres passeas 12 et 13 sont des filtres ( ou demi-filtres) du type à atté-
nuation progressive, destinés à établir des caractéristiques de transmis-
sion nécessaires pour empêcher le brouillage intersymbole en transmis-
sion de données numériques, qui sont généralement conçus pour procu-
rer des caractéristiques en cosinus plus une constante, n'occasionnant
aucun brouillage intersymbole lorsqu'ils sont combinés avec des caracté-
ristiques de filtre du côté de l'émission.
Les signaux de sortie des filtres passe-bas 12 et 13 sont appli-
qués à un dispositif de suppression de rotation 14. Le dispositif de sup-
pression de rotation 14 est un multiplieur complexe, qui reçoit des si-
gnaux de conversion de données basés sur la fonction sinus et basés sur la fonction cosinus, provenant d'un oscillateur de commande numérique (que l'on appelle ci-après OCN) 15, et il corrige le retard de phase et le décalage de fréquence de l'onde modulée d'entrée IN. Le dispositif de suppression de rotation 14 a par exemple la structure qui est représentée sur la figure 44. Sur la figure 44, la référence 120 désigne un multiplieur pour effectuer la multiplication de COSe et d'un signal ori, la référence 121 désigne un multiplieur pour effectuer la multiplication de sine et d'un
signal orq, la référence 122 désigne un multiplieur pour effectuer la mul-
tiplication de cosO et du signal orq, la référence 123 désigne un multi-
plieur pour effectuer la multiplication de sine et du signal ori, la référence 124 désigne un soustracteur pour soustraire le signal de sortie du multi-
plieur 121 du signal de sortie du multiplieur 120, et la référence 125 dé-
signe un additionneur pour effectuer l'addition du signal de sortie du
multiplieur 122 et du signal de sortie du multiplieur 123.
Le signal combiné des signaux de sortie idd et qdd présente une rotation de O par rapport au signal combiné des signaux d'entrée ori
et orq.
Les signaux de sortie du dispositif de suppression de rotation
14 sont appliqués à un décodeur 16 pour convertir l'information de sym-
boles en une chaîne de bits, et à un détecteur de phase 17. Le détecteur de phase 17 prédit un symbole idéal pour chaque information de symbole d'entrée, conformément à l'algorithme que l'on décrira ultérieurement, et
il détecte une erreur de phase entre le symbole idéal et le symbole réel-
lement reçu. L'erreur de phase détectée est lissée dans un filtre de bou-
cle 18 et elle est appliquée à la borne de commande de fréquence de
I'OCN 15. L'OCN 15 produit un signal ayant une fréquence proportion-
nelle au signal numérique appliqué en entrée, et il a également une fonc-
tion de conversion de données, qui est mise en oeuvre par un circuit
destiné à fournir en sortie, sous la forme de signaux numériques, le si-
gnal basé sur la fonction sinus et le signal basé sur la fonction cosinus.
Les signaux de sortie basés sur la fonction sinus et sur la fonction cosi-
nus qui sont fournis par l'OCN 15 sont appliqués au dispositif de sup-
pression de rotation 14 à titre d'information pour corriger le retard de
phase et le décalage de fréquence de l'onde modulée IN qui est appli-
quée en entrée. Les signaux de sortie du décodeur, qui convertit une in-
formation de symbole en une chaîne de bits, dans une condition dans
laquelle l'erreur de fréquence et l'erreur de phase restantes sont élimi-
nées des signaux de sortie du dispositif de suppression de rotation, 14,
sont des données identiques aux données numériques transmises, entiè-
rement démodulées.
On va maintenant expliquer le détecteur de phase classique. La figure 37 est un schéma synoptique montrant la structure d'un détecteur de phase classique. La figure 39 montre la relation entre la détermination d'erreur de phase et des valeurs de seuil dans le cas de la modulation MAQ 16. Sur la figure 39, les valeurs de seuil se trouvent sur les lignes à des distances égales de symboles adjacents, et les régions entourées par les valeurs de seuil autour de symboles individuels correspondent à des régions de détermination pour les symboles individuels. Les lignes en pointillés sur la figure 39 représentent les lignes qui relient les valeurs de seuil, et la région hachurée montre la région de détermination pour le symbole correct CS. Sur la figure 39, le symbole réellement reçu GS est
hors de la région pour le symbole correct CS, et par conséquent une er-
reur de phase (01 - 02) est obtenue en relation avec le symbole erroné WS. Un circuit de détermination de région 20 détermine dans quelle
région se trouve une information de symbole d'entrée contenant une er-
reur de fréquence et une erreur de phase.
La figure 40 est une représentation graphique destinée à l'ex-
plication d'erreurs de phase. La représentation graphique montre des symboles en modulation MAQ 4. Sur la figure 40, S1 à S4 représentent des symboles idéaux et N1 et N2 représentent des symboles successifs réellement reçus. Dans le cas d'une erreur de phase, la différence de phase 01 entre le symbole réellement reçu N1 et le symbole idéal S1 est considérée comme étant presque identique à la différence de phase 02
entre le symbole réellement reçu N2, qui suit le symbole N1, et le sym-
bole S4.
Cependant, comme représenté sur la figure 41, dans le cas o des signaux indiquant le symbole idéal S1 sont continuellement appliqués
en entrée, par exemple, si une erreur de fréquence se produit, les diffé-
rences de phase 83 à 05 entre les symboles réellement reçus N3 à N5 et le symbole idéal S1 deviennent progressivement plus grandes ou plus petites. La fréquence O de ce symbole tournant est égale à (04 - 03)/T ou
(05 - 04)/T.
Le Tableau I montre une relation entre des symboles qui sont
continuellement appliqués en entrée et les erreurs de phase et les er-
reurs de fréquence. Comme on peut le voir dans le Tableau 1, il est né-
cessaire d'effectuer une comparaison entre des différences de phase d'un ensemble de symboles d'entrée pour faire la distinction entre une
erreur de fréquence et une erreur de phase.
Tableau 1
n=1 n=2 n=3 n=4 Erreur de phase e e e 0 Erreur de fréquence 01 02 03 04
Après qu'une région a été déterminée, un circuit de calcul d'er-
reur de phase 21 calcule une différence de phase entre un symbole idéal aux coordonnées (a, 13) et un symbole réellement reçu aux coordonnées (i, q). La différence de phase 0 correspond à une différence entre l'angle
e01 du symbole idéal par rapport à l'axe I et l'angle 02 du symbole réelle-
ment reçu par rapport à l'axe I. Autrement dit, elle est exprimée par la
relation (1) ci-dessous.
Le calcul d'un arc tangente de la valeur du membre de droite
dans l'expression (1) donne une erreur de phase désirée 0.
tan = tan(e1 - 02) Bi-Aq (1) Ai + Bq
De cette manière, dans le détecteur de phase classique, I'esti-
mation correcte d'un symbole idéal exige que le symbole réellement reçu
soit dans la région qui est entourée par les valeurs de seuil. Si le sym-
bole réellement reçu est hors de la région contenant le symbole CS dési-
ré à l'origine du côté de l'émission, comme représenté sur la figure 39, on obtient une erreur de phase relative à un symbole WS qui est différent du symbole CS désiré du côté de l'émission. Ceci conduit au problème qui
consiste en ce que l'on ne peut pas obtenir une erreur de phase 6 cor-
recte avec des signaux d'entrée ayant une grande erreur de fréquence ou
une grande erreur de phase.
En outre, lorsque le nombre de symboles augmente, comme dans les modulations MAQ 16, MAQ 64 et MAQ 256, des régions de seuil contenant des symboles idéaux deviennent de plus en plus petites, comme représenté sur la figure 42 ou la figure 43. Au fur et à mesure que les régions de seuil deviennent ainsi plus petites, la différence de
phase e qu'il est possible de déterminer devient plus petite, ce qui con-
duit au problème consistant en ce que les plages d'erreurs de fréquence
et d'erreur de phase que l'on peut traiter deviennent de plus en plus pe-
tites.
Un premier aspect de la présente invention procure un détec-
teur de phase qui comprend: des moyens d'estimation de symbole idéal pour estimer, à partir d'une puissance d'une porteuse ou d'une amplitude de la porteuse transmettant un signal, à quel symbole idéal un symbole réellement reçu, transmis par la porteuse, correspondait au moment de I'émission; des moyens de détection de phase de prédiction, pour obtenir un ensemble d'erreurs de phase de prédiction à partir d'un ensemble de symboles idéaux estimés comme étant ceux au moment de l'émission, par les moyens d'estimation de symbole idéal, et du symbole réellement reçu; et des moyens de détermination d'erreur de phase pour déterminer une erreur de phase devant être fournie en sortie à titre d'erreur de phase pour un symbole réellement émis, parmi l'ensemble d'erreurs de phase de prédiction qui sont obtenues par les moyens de détection de phase de prédiction.
De préférence, conformément à un second aspect de la pré-
sente invention, dans le détecteur de phase, la porteuse comprend des
première et seconde porteuses mutuellement orthogonales, et le détec-
teur de phase comprend en outre des moyens de calcul pour calculer, à partir des données concernant les première et seconde porteuses, une puissance des porteuses ou une amplitude des porteuses qui est fournie
aux moyens d'estimation de symbole idéal.
De préférence, conformément à un troisième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens d'estimation de symbole idéal comprennent des moyens d'enregistrement qui enregistrent
des données concernant des symboles idéaux correspondant aux puis-
sances des porteuses ou aux amplitudes des porteuses, à des adresses
correspondant aux puissances ou aux amplitudes, et les données concer-
nant le symbole idéal correspondant à la puissance des porteuses ou à l'amplitude des porteuses, qui sont fournies par les moyens de calcul,
sont directement fournies par les moyens d'enregistrement.
De préférence, conformément à un quatrième aspect de la pré- sente invention, le détecteur de phase comprend en outre des moyens de détermination de point voisin pour convertir la puissance des porteuses ou l'amplitude des porteuses du symbole réellement reçu, qui est fournie
par les moyens de calcul, en une puissance de porteuses ou une ampli-
tude de porteuses d'un symbole idéal qui est la plus proche de la puis-
sance des porteuses ou de l'amplitude des porteuses du symbole réelle-
ment reçu.
De préférence, conformément à un cinquième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détection de phase de prédiction limitent la plage des erreurs de phase de prédiction à
une plage qui ne descend pas au-dessous de (-7z/4) et ne s'élève pas au-
dessus de (7/4), lorsqu'on l'observe à partir du symbole réellement reçu.
De préférence, conformément à un sixième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détection de phase de prédiction comprennent des moyens de calcul d'erreur de phase
qui, lorsqu'on désigne par (A, B) les coordonnées d'un symbole idéal es-
timé par les moyens d'estimation de symbole idéal, et par (i, q) les coor-
données du symbole réellement reçu (A, B, i, q étant des valeurs abso-
lues), calculent ((Axi-Bxq)/(Axi+Bxq)) et ((Axq-Bxi)/(Axi+Bxq)), et si le
résultat du calcul est supérieur à 1, prennent l'inverse du résultat et mul-
tiplient l'inverse par -1 pour calculer une erreur de phase.
De préférence, conformément à un septième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détection de
phase de prédiction comprennent des moyens de comparaison pour cal-
culer les numérateurs et les dénominateurs de ((Axi-Bxq)/(Axi+Bxq)) et
((Axq-Bxi)/(Axi+Bxq)), et pour comparer les valeurs absolues des numé-
rateurs et des dénominateurs, des moyens de division pour effectuer une division avec les numérateurs et les dénominateurs des expressions
échangés, de façon que le résultat du calcul fournisse une valeur de sor-
tie qui ne soit pas supérieure à 1, conformément au résultat de la compa-
raison qui est effectuée par les moyens de comparaison, et des moyens d'inversion de signe pour inverser le signe de la valeur de sortie des
moyens de division.
De préférence, conformément à un huitième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détection de phase de prédiction comprennent une partie de calcul pour calculer ((AxiBxq)/(Axi+Bxq)), les valeurs de A et B étant échangées et fournies
à la partie de calcul pour calculer deux sortes d'erreurs de phase de pré-
diction.
De préférence, conformément à un neuvième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de calcul fonc-
tionnent à une cadence double, ou plus, de celle de l'entrée des données concernant l'ensemble de symboles idéaux et des données concernant le
symbole réellement reçu, pour effectuer en série des calculs de l'ensem-
ble de symboles.
De préférence, conformément à un dixième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détermina-
tion d'erreur de phase comparent des erreurs de phase de prédiction ob-
tenues à différents instants, parmi l'ensemble d'erreurs de phase de pré-
diction qui sont émises par les moyens de détection de phase de prédic-
tion, pour fournir en sortie, à titre d'erreur de phase, une erreur de phase de prédiction ayant la plus faible différence entre des erreurs de phase
de prédiction.
De préférence, conformément à un onzième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détermina-
tion d'erreur de phase détectent un ensemble d'erreurs de phase de pré-
diction à un ensemble d'instants différents, dans un ensemble de régions qui sont obtenues en divisant la plage allant de n/4 à -ir/4 en régions qui ne sont pas plus grandes que l'intervalle de phase minimal des symboles
idéaux, ils allouent l'ensemble d'erreurs de phase de prédiction à l'en-
semble de régions, pour chaque instant, et ils comparent des états de régions individuelles à des instants successifs auxquelles l'ensemble
d'erreurs de phase de prédiction sont allouées, pour déterminer une er-
reur de phase.
De préférence, conformément à un douzième aspect de la
présente invention, dans le détecteur de phase, les moyens de détermi-
nation d'erreur de phase utilisent des régions qui sont obtenues en divi-
sant en 16, de façon égale, la plage allant de 7c/4 à -x/4, pour l'ensemble
de régions, lorsque le nombre de symboles idéaux est de 256 ou moins.
De préférence, conformément à un treizième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détermina-
tion d'erreur de phase comprennent un ensemble de moyens de déco-
dage qui sont établis en correspondance avec l'ensemble de régions, et ils comprennent en outre des moyens de détermination de concordance de région, pour instaurer des indicateurs pour la différenciation, dans les régions auxquelles les erreurs de phase de prédiction sont allouées, en décodant l'ensemble d'erreurs de phase de prédiction dans l'ensemble de
moyens de décodage.
De préférence, conformément à un quatorzième aspect de la
présente invention, dans le détecteur de phase, les moyens de détermi-
nation d'erreur de phase déterminent une erreur de phase en utilisant
une logique majoritaire selon laquelle une région dans laquelle un indi-
cateur est instauré pendant la plus longue durée est sélectionnée, et ils fournissent en sortie un résultat de détermination précédent lorsqu'une
détermination ne peut pas être effectuée par la logique majoritaire.
De préférence, conformément à un quinzième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détermina-
tion d'erreur de phase déterminent une erreur de phase en considérant
également des états d'indicateurs qui sont placés dans des régions voisi-
nes.
De préférence, conformément à un seizième aspect de la pré-
sente invention, dans le détecteur de phase, les moyens de détermina-
tion d'erreur de phase déterminent une erreur de phase en appliquant la logique majoritaire, en prenant en considération des états d'indicateurs dans des régions voisines, lorsque aucune région n'a les indicateurs
instaurés à des instants adjacents.
De préférence, conformément à un dix-septième aspect de la
présente invention, dans le détecteur de phase, les moyens de détermi-
nation d'erreur de phase sont capables de choisir s'ils doivent traiter la plus grande région et la plus petite région comme des régions adjacentes ou comme des régions distantes, lorsqu'ils effectuent une détermination
en prenant en considération des régions voisines.
Dans le détecteur de phase du premier aspect de la présente
invention, les moyens d'estimation de symbole idéal estiment des sym-
boles idéaux correspondant à un symbole réellement reçu, sur la base de
la puissance ou de l'amplitude de la porteuse. Par conséquent, au mo-
ment de l'estimation des symboles idéaux qui sont considérés être ceux à l'instant d'émission, la plage dans laquelle chaque symbole idéal peut
être estimé n'est pas limitée par l'angle, ce qui procure l'effet de permet-
tre la détection de plus grandes erreurs de phase, en comparaison avec
celles habituelles.
Dans le détecteur de phase du second aspect, les moyens de
calcul sont capables de calculer la puissance ou l'amplitude des porteu-
ses, à partir de données concernant des première et seconde porteuses mutuellement orthogonales, ce qui procure l'effet de détection d'erreurs de phase de signaux qui sont soumis à une modulation d'amplitude en quadrature. Dans le détecteur de phase du troisième aspect, des données de symboles idéaux qui ont été enregistrées précédemment dans les
moyens d'enregistrement, sont lues en utilisant à titre d'adresses la puis-
sance de porteuses ou l'amplitude de porteuses, ce qui procure l'effet de
simplifier la structure du détecteur de phase.
Dans le détecteur de phase du quatrième aspect, les moyens de détermination de point voisin convertissent la puissance de porteuses
ou l'amplitude de porteuses d'un symbole réellement reçu, qui sont émi-
ses par les moyens de calcul, en une puissance de porteuses ou une am-
plitude de porteuses d'un symbole idéal voisin. Par conséquent, même si la puissance ou l'amplitude de porteuses du symbole réellement reçu ne coïncide pas avec celle d'un symbole idéal, les moyens d'estimation de
symbole idéal peuvent estimer auquel des symboles idéaux il correspon-
dait au moment de l'émission.
Dans le détecteur de phase du cinquième aspect, les moyens de détection de phase de prédiction limitent la plage d'erreurs de phase de prédiction à une plage qui ne descend pas au-dessous de (-i/4) et ne s'élève pas au-dessus de (X/4), lorsqu'on l'observe à partir du symbole réellement reçu. Ceci réduit le nombre d'erreurs de phase de prédiction,
ce qui réduit la taille du détecteur de phase.
Dans le détecteur de phase du sixième aspect, les moyens de calcul d'erreur de phase calculent ((Axi-Bxq)/(Axi+Bxq)) et ((AxqBxi)/(Axi+Bxq)). Si le résultat du calcul est supérieur à 1, ils prennent l'inverse du résultat et ils le multiplient par -1 pour calculer l'erreur de phase. Ceci réduit le volume de calcul par l'utilisation de données, ce
qui simplifie la structure des moyens de calcul d'erreur de phase.
Dans le détecteur de phase du septième aspect, la comparaison des valeurs absolues des numérateurs et des dénominateurs dans les moyens de calcul d'erreur de phase réduit le nombre de divisions, ce qui
simplifie la structure des moyens de calcul d'erreur de phase.
Dans le détecteur de phase du huitième aspect, les valeurs de A et B sont échangées et sont fournies à la partie de calcul. Ceci permet à une seule partie de calcul d'effectuer deux sortes de calcul, ce qui
permet de simplifier la structure des moyens de calcul d'erreur de phase.
Dans le détecteur de phase du neuvième aspect, les moyens de calcul d'erreur de phase sont réalisés de façon à effectuer en série des calculs d'un ensemble de symboles. Par conséquent, la structure des moyens de calcul d'erreur de phase peut être simplifiée en comparaison avec celle qui est nécessaire pour effectuer les calculs en parallèle avec
un ensemble de symboles, ce qui réduit la taille du détecteur de phase.
Dans le détecteur de phase du dixième aspect, les moyens de détermination d'erreur de phase peuvent déterminer une erreur de phase par le moyen simple qui consiste à comparer des différences entre les
erreurs de phase de prédiction.
Dans le détecteur de phase du onzième aspect, une comparai-
son est effectuée entre des différences d'erreurs de phase de prédiction conformément aux régions auxquelles appartiennent les erreurs de phase
de prédiction. Ceci simplifie la comparaison, augmente la vitesse de dé-
termination dans les moyens de détermination d'erreur de phase et sim-
plifie la structure des moyens de détermination d'erreur de phase.
Dans le détecteur de phase du douzième aspect, lorsque le nombre de symboles idéaux est de 256 ou moins, les erreurs de phase de prédiction sont allouées en utilisant les régions obtenues en divisant en 16, de façon égale, la plage comprise entre 7/4 et -7/4. Par conséquent, en modulation MAQ 256, la plage peut être divisée à des intervalles qui
ne sont pas supérieurs à l'intervalle de phase minimal entre des symbo-
* les idéaux, avec le rang de division minimal.
Dans le détecteur de phase du treizième aspect, les erreurs de
phase de prédiction sont allouées par décodage dans les moyens de dé-
codage, en utilisant les valeurs des erreurs de phase de prédiction. Ceci procurer l'effet qui consiste en ce que les erreurs de phase de prédiction
peuvent être allouées avec une structure simple.
Dans le détecteur de phase du quatorzième aspect, les moyens de détermination d'erreur de phase utilisent une logique majoritaire pour
augmenter l'exactitude de la détermination d'erreur de phase.
Dans le détecteur de phase du quinzième aspect, la logique
majoritaire qui est mise en oeuvre par les moyens de détermination d'er-
reur de phase considère également des états dans des régions voisines.
Ceci augmente l'exactitude de la détermination d'erreur de phase.
Dans le détecteur de phase du seizième aspect, on détermine les erreurs de phase en considérant également des états d'indicateurs
dans des régions voisines. Ceci diminue l'influence de la variation d'er-
reurs de phase, pour augmenter l'exactitude de la détermination d'erreur
de phase.
Dans le détecteur de phase du dix-septième aspect, lorsqu'on
effectue une détermination en prenant en considération des régions voi-
sines, il est possible de choisir si l'on doit considérer la plus grande ré-
gion et la plus petite région comme des régions adjacentes ou des ré-
gions distantes. Par conséquent, au moment de la détection d'une erreur
de fréquence, par exemple, I'exactitude de détection de la phase pré-
sentant une rotation est augmentée en considérant la plus grande région etla plus petite région comme des régions adjacentes, ce qui s'ajoute
aux fonctions du détecteur de phase.
La présente invention a été faite en vue de résoudre les pro-
blèmes ci-dessus, et un but de l'invention est d'estimer des symboles idéaux à partir de valeurs d'amplitude de signaux d'entrée, sans fixer des
régions de seuil entre un symbole idéal et d'autres symboles, pour con-
server une exactitude élevée de détection d'erreurs de fréquence et d'er-
reurs de phase des signaux d'entrée, indépendamment du nombre de symboles. D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels: La figure 1 est un schéma synoptique montrant la structure d'un
détecteur de phase conforme à un premier mode de réalisation préféré.
La figure 2 est un schéma synoptique montrant un exemple de
structure du circuit de calcul destiné à calculer la puissance de porteu-
ses.
La figure 3 est un schéma synoptique montrant un autre exem-
ple de structure du circuit de calcul destiné à calculer la puissance de porteuses.
La figure 4 est un schéma synoptique montrant un autre exem-
ple de structure du circuit de calcul destiné à calculer la puissance de porteuses.
La figure 5 est un schéma synoptique montrant un autre exem-
ple de structure du circuit de calcul destiné à calculer l'amplitude de
porteuses.
La figure 6 est un schéma synoptique destiné à l'explication du
fonctionnement d'un circuit de détermination de point voisin.
La figure 7 est une représentation graphique destinée à décrire le fonctionnement du circuit de détermination de point voisin dans le cas
de la modulation MAQ 16.
La figure 8 est un organigramme montrant la procédure pour la
détermination d'un point voisin.
La figure 9 est un schéma synoptique montrant un exemple de
structure du sous-ensemble de calcul d'erreur de phase, tan(0).
La figure 10 est un schéma synoptique montrant un exemple de
la configuration des sous-ensembles de calcul d'erreur de phase, tan(O).
La figure 11 est un schéma synoptique montrant un autre exemple de la configuration des sous-ensembles de calcul d'erreur de
phase, tan(O).
La figure 12 est un schéma synoptique montrant un autre exemple de la configuration du sous-ensemble de calcul d'erreur de
phase, tan(0).
La figure 13 est une représentation graphique montrant la con-
figuration de symboles en modulation MAQ 256.
La figure 14 est une représentation graphique montrant la con-
figuration de symboles seulement dans le premier quadrant en modula-
tion MAQ 256.
La figure 15 est un schéma synoptique montrant un autre exemple de la structure du sous-ensemble de calcul d'erreur de phase,
tan(o).
La figure 16 est un schéma synoptique montrant un autre exemple de la structure du sous-ensemble de calcul d'erreur de phase, tan(e). La figure 17 est un schéma synoptique montrant un exemple de
structure du circuit de détermination d'erreur de phase.
La figure 18 est une représentation graphique montrant la rela-
tion entre tan(O) et 0.
La figure 19 est un organigramme montrant le fonctionnement
du circuit de détermination de région.
La figure 20 est un diagramme montrant des résultats de sortie
d'erreurs de phase à différents instants.
La figure 21 est un diagramme montrant des régions auxquelles
des erreurs de phase sont allouées.
La figure 22 est un diagramme montrant les erreurs de phase
allouées aux régions.
La figure 23 est un diagramme montrant des indicateurs qui
sont établis dans les régions auxquelles les erreurs de phase sont al-
louées. La figure 24 est un diagramme montrant des indicateurs et des signaux d'invalidation qui sont établis dans les régions auxquelles les
erreurs de phase sont allouées.
La figure 25 est un diagramme montrant des indicateurs pondé-
rés qui sont établis dans les régions auxquelles les erreurs de phase sont allouées. La figure 26 est un diagramme montrant la détermination de l'erreur de phase lorsque les régions les plus éloignées, A et P, sont
traitées comme des régions adjacentes.
La figure 27 est un schéma synoptique montrant un exemple de
structure du circuit de décision de région.
La figure 28 est un schéma synoptique montrant un exemple de
la structure du circuit de détermination de concordance de région.
La figure 29 est un schéma synoptique montrant un exemple de
la structure du circuit de décodage.
La figure 30 est un schéma synoptique montrant la structure du
circuit de détermination d'erreur de phase utilisant une logique majori-
taire. La figure 31 est un schéma synoptique montrant une partie de la structure du circuit de détermination d'erreur de phase qui détermine
des erreurs de phase en considérant également des régions adjacentes.
La figure 32 est un schéma synoptique montrant une autre
structure du circuit de détermination d'erreur de phase, montrant princi-
palement la partie qui concerne la région C. La figure 33 est un schéma synoptique montrant une partie d'une autre structure du circuit de détermination d'erreur de phase, qui détermine des erreurs de phase en considérant également des régions adjacentes. La figure 34 est un schéma synoptique montrant une partie d'une autre structure du circuit de détermination d'erreur de phase, qui détermine des erreurs de phase en prenant en considération les régions
adjacentes.
La figure 35 est une représentation graphique montrant une configuration vectorielle de la modulation MAQ 256, pour l'utilisation
dans la description de la relation entre les régions et les symboles.
La figure 36 est un schéma synoptique montrant la structure
d'un démodulateur MAQ.
La figure 37 est un schéma synoptique montrant la structure
d'un détecteur de phase classique.
La figure 38 est une représentation graphique montrant une
configuration vectorielle de la modulation MAQ 16, dans laquelle des si-
gnaux en phase et en quadrature ont quatre valeurs.
La figure 39 est une représentation graphique montrant la rela-
tion entre la détermination d'erreur de phase et des valeurs de seuil en
modulation MAQ 16.
La figure 40 est une représentation graphique pour la descrip-
tion d'erreurs de phase.
La figure 41 est une représentation graphique pour la descrip-
tion d'erreurs de fréquence.
La figure 42 est une représentation graphique pour la descrip-
tion des régions de seuil dans le cas de la modulation MAQ 64.
La figure 43 est une représentation graphique pour la descrip-
tion des régions de seuil dans le cas de la modulation MAQ 256.
La figure 44 est un schéma synoptique montrant la structure
d'un dispositif de suppression de rotation.
On va maintenant décrire un détecteur de phase conforme à un
premier mode de réalisation préféré de la présente invention, en se réfé-
rant à la figure 1. La figure 1 est un schéma synoptique montrant la
structure d'un détecteur de phase conforme à un premier mode de réali-
sation préféré. On décrira un exemple de modulation MAQ 256 en se ré-
férant à la figure 1.
Ce détecteur de phase correspond au détecteur de phase 17 sur la figure 36. Des données Dl et DQ qui sont fournies au détecteur de
phase de la figure 1 sont des données de sortie du dispositif de suppres-
sion de rotation 14 de la figure 36, qui représentent les coordonnées (i,
q) d'un symbole réellement reçu.
A partir des données Dl et DQ qui sont fournies, un sous-
ensemble de calcul 1 obtient la puissance de porteuses ou l'amplitude de porteuses des données. Un sous-ensemble de calcul d'erreur de phase 2 est un sous-ensemble qui est destiné à calculer des erreurs de phase à partir de la puissance ou de l'amplitude de porteuses qui est fournie par le sous-ensemble de calcul 1. Le sous-ensemble de calcul d'erreur de phase 2 comprend un sous-ensemble d'estimation de symbole idéal 2a
pour estimer à quel symbole idéal un symbole réellement reçu correspon-
dait au moment o il a été émis, et un sous-ensemble de calcul d'erreur
de phase tan(O) 2b, pour obtenir tan(e) sous la forme d'un ensemble d'er-
reurs de phase de prédiction à partir de l'ensemble de symboles idéaux qui sont estimés dans le sous-ensemble d'estimation de symbole idéal 2a, et du symbole réellement reçu. Le sous-ensemble d'estimation de symboles idéaux 2a estime des symboles idéaux correspondant à un symbole réellement émis, sur la base de la puissance ou de l'amplitude qui est obtenue dans le sous-ensemble de calcul 1. Le symbole réelle- ment émis est un symbole qui a été émis en réalité, qui est presque le même que l'un des symboles idéaux, du fait qu'il n'est pas affecté au moment o il est émis. Autrement dit, des symboles idéaux qui peuvent avoir la même puissance ou la même amplitude sont extraits de façon aléatoire. Le sous-ensemble d'estimation de symbole idéal 2a fournit en sortie un ensemble de signaux de symbole 4 montrant l'ensemble de symboles idéaux qui sont extraits. Le sous-ensemble de calcul d'erreur de phase tan(e) 2b calcule un ensemble de tan(e), qui sont déterminées
par des erreurs de phase de prédiction 0 par rapport au symbole réelle-
ment reçu qui est fourni par les données Dl et DQ, à partir de l'ensemble de signaux de symbole 4 spécifiant individuellement des symboles
idéaux, et il fournit en sortie les valeurs sous la forme de signaux d'er-
reur de phase de prédiction 5. Un circuit de détermination d'erreur de phase 3 détermine l'erreur de phase la plus appropriée, parmi l'ensemble
de signaux d'erreur de phase de prédiction 5 qui sont fournis par le sous-
ensemble de calcul d'erreur de phase tan(e) 2b.
Le fait de produire les signaux d'erreur de phase de prédiction sur la base de la puissance ou de l'amplitude de porteuses permet d'obtenir des erreurs de phase de prédiction e même avec des signaux
d'entrée ayant des erreurs de fréquence ou des erreurs de phase éle-
vées, comme par exemple dans la plage -ir/4 < 0 < ir/4.
En outre, du fait qu'un symbole idéal n'est pas extrait sur la base d'une distance entre un symbole réellement reçu et les symboles idéaux adjacents, la plage de détection de l'erreur de phase est rétrécie,
avec une augmentation du nombre de symboles idéaux.
On décrira ensuite la structure du sous-ensemble de calcul 1.
La figure 2 est un schéma synoptique montrant la structure d'un circuit de calcul qui est destiné à calculer la puissance de porteuses, (i2+q2). Dans le circuit de calcul qui est représenté sur la figure 2, le multiplieur 30 multiplie par elle-même une valeur qui est définie par les données à n bits Dl, pour obtenir le carré de la valeur définie par les données Dl. Le multiplieur 31 multiplie par elle-même une valeur définie par les données à n bits DQ, pour obtenir le carré de la valeur définie par les données
DQ. Ensuite, l'additionneur 32 additionne les valeurs de sortie des multi-
plieurs 30 et 31 pour fournir en sortie i2+q2
Les multiplieurs 30 et 31 qui sont utilisés ici calculent des car-
rés. Par conséquent, comme représenté sur la figure 3, on peut utiliser
un dispositif d'enregistrement qui enregistre des carrés i2 de valeurs dé-
finies par des données d'entrée Dl, à des adresses qui sont définies par
les données Dl, et on peut utiliser un dispositif d'enregistrement qui en-
registre des carrés q2 de valeurs définies par des données DQ, à des adresses qui sont définies par les données DQ. On utilise ici à la place des multiplieurs 30 et 31 des mémoires mortes 35 et 36 qui utilisent des valeurs d'entrée à titre d'adresses, et dans lesquelles des valeurs de
sortie sont enregistrées dans des cellules de mémoire.
Comme représenté sur la figure 4, une mémoire morte (ou ROM) qui utilise à titre d'adresses des données Dl et DQ représentant
des coordonnées (i, q) de symboles, et qui contient directement les va-
leurs i2+q2 enregistrées dans des cellules de mémoire à ces adresses, peut être utilisée pou obtenir la puissance de porteuses sans utiliser les
multiplieurs 30 et 31 et l'additionneur 32.
Il est également possible d'utiliser une mémoire morte (ROM) de racine, 39, représentée sur la figure 5, pour obtenir, au lieu de la puissance (i2+q2) de porteuses, l'amplitude de porteuses, ou la racine carrée de (i2+q2), à partir de la puissance (i2+q2), pour effectuer une opération d'estimation de symboles idéaux en utilisant l'amplitude de
porteuses à la place de la puissance de porteuses.
Le fait de réaliser ainsi le circuit en utilisant des dispositifs d'enregistrement permet d'obtenir la puissance ou la valeur d'amplitude d'un signal d'entrée sans utiliser des multiplieurs ayant une grande taille
de circuit, ce qui permet de réduire la taille de circuit.
La puissance ou l'amplitude de porteuses qui est définie par
des données d'entrée Dl et DQ ne coïncide pas toujours avec la puis-
sance ou l'amplitude de porteuses d'un symbole réellement émis. Dans ce cas, il est nécessaire de calculer une approximation de la puissance
de porteuses définie par les données Dl et DQ, qui est égale à la puis-
sance ou à l'amplitude de porteuses donnant un symbole idéal voisin.
Dans ce cas, on incorpore un circuit de détermination de point voisin, qui
précède le sous-ensemble d'estimation de symbole idéal 2a du sous-
ensemble de calcul d'erreur de phase 2. On va maintenant décrire ce circuit de détermination de point voisin en se référant à la figure 6 et à la figure 7. Lorsque la puissance (i2+q2) ou l'amplitude définie par la racine carrée de (i2+q2) ne coïncide pas avec la puissance (A2+B2) ou la racine de (A2+B2) d'un symbole idéal (A, B), le circuit de détermination de point voisin 40, destiné à déterminer la puissance ou l'amplitude d'un symbole idéal voisin (A, B), comme représenté sur la figure 6, est incorporé de façon à précéder les sous-ensemble d'estimation de symbole idéal 2a de la figure 1, de manière qu'un symbole idéal (A, B) puisse toujours être
estimé. Ceci élimine des régions indéterminables et permet une détermi-
nation efficace.
Dans le but de déterminer quelle valeur de puissance (i2+q2) ou
d'amplitude de porteuses appliquées en entrée constitue une approxima-
tion de la puissance ou de l'amplitude de porteuses d'un certain symbole idéal, on détermine préalablement des frontières correspondant à des
valeurs de puissances ou d'amplitudes de porteuses de symboles idéaux.
Comme représenté sur la figure 7, par exemple, dans le cas de la modulation MAQ 16, lorsqu'on désigne par K, L, M et N les quatre symboles idéaux dans le premier quadrant, la puissance ou l'amplitude de porteuses des symboles idéaux prend alors trois valeurs différentes de puissance ou d'amplitude: la puissance ou l'amplitude du symbole K,
la puissance ou l'amplitude des symboles L, N, et la puissance ou l'am-
plitude du symbole M. Par conséquent, les deux frontières a et p définis-
sent des régions de symboles idéaux pour l'approximation. Par exemple,
la frontière c est établie sur le cercle entourant l'origine, en position mé-
diane des puissances ou des amplitudes du symbole K et des symboles L, N, et la frontière d'état est établie sur le cercle entourant l'origine en position médiane des puissances ou des amplitudes des symboles L, N et du symbole M.
Dans ces conditions, un point voisin pour un symbole réelle-
ment reçu qui est défini par les données Dl et DQ est déterminé par une procédure telle que celle qui est représentée sur la figure 8. Les données DI et DQ sont appliquées en entrée (Etape ST10), et ensuite la puissance ou l'amplitude de porteuses du symbole réellement reçu qui est appliqué en entrée est calculée (Etape ST11). On détermine si la puissance ou lI'amplitude de porteuses du symbole réellement reçu qui est calculée à
l'Etape ST11 est inférieure à a (Etape ST12). Si la puissance ou l'ampli-
tude est inférieure à a, on passe à l'Etape ST13, à laquelle on détermine le symbole K comme étant un point voisin du symbole réellement reçu, et
ce processus se termine.
Si le résultat de la détermination à l'Etape ST12 est négatif, on effectue une détermination à l'Etape ST14. Si la puissance ou l'amplitude du symbole réellement reçu est supérieure à a et inférieure à 3, on passe à l'Etape ST15, à laquelle on détermine les symboles N, L comme étant
des points voisins du symbole réellement reçu, et le processus se ter-
mine.
Si le résultat de la détermination à l'Etape ST14 est négatif, on effectue une détermination a l'Etape ST16. Si la puissance ou l'amplitude du symbole réellement reçu est supérieure à p, on passe à l'Etape ST17, à laquelle le symbole M est déterminé comme étant un point voisin du
symbole réellement reçu, et ce processus se termine.
Si la puissance ou l'amplitude de porteuses du symbole réelle-
ment reçu qui est définie par les données Dl et DQ coïncide avec celle d'un symbole idéal, le processus qui est représenté sur la figure 8 n'est
pas accompli.
On décrira ensuite le sous-ensemble de calcul d'erreur de phase 2. La figure 9 est un schéma synoptique montrant un exemple de
structure du circuit de calcul d'erreur de phase 2. Sur la figure 9, la réfé-
rence 50 désigne une mémoire morte (ou ROM) d'estimation de symbole idéal qui est destinée à fournir en sortie des coordonnées de symboles
idéaux, en utilisant la puissance ou l'amplitude de porteuses d'un sym-
bole réellement reçu, la référence 51 désigne une partie de calcul de tan(O) qui est destinée à calculer des erreurs de phase entre l'ensemble de symboles idéaux qui sont fournis par la mémoire morte d'estimation de symbole idéal 50 et le symbole réellement reçu, la référence 52 désigne une partie de comparateur qui est destinée à déterminer si les valeurs
absolues de l'ensemble de valeurs de tan(e) qui sont fournies par la par-
tie de calcul de tan(0) 51 sont supérieures ou inférieures à 1, la réfé-
rence 53 désigne une partie de génération d'inverse pour générer les in-
verses des valeurs de sortie de la partie de calcul de tan(O) 51, la réfé-
rence 54 désigne un multiplieur qui est destiné à multiplier par -1 les va- leurs de sortie de la partie de génération d'inverse 53, et la référence 55 désigne un sélecteur qui est destiné à fournir sélectivement en sortie soit la valeur de sortie du multiplieur 54, soit la valeur de sortie de la partie de calcul de tan(o) 51, conformément à une valeur de sortie de la partie
de comparateur 52.
Le sous-ensemble d'estimation de symbole idéal 2a est consti-
tué par la mémoire morte d'estimation de symbole idéal 50. Le sous-
ensemble de calcul d'erreur de phase tan(e) 2b est constitué par la partie
de calcul de tan(e) 51, la partie de comparateur 52, la partie de généra-
tion d'inverse 53, le multiplieur 54 et le sélecteur 55.
La puissance (i2+q2) du symbole réellement reçu est appliquée à la mémoire morte d'estimation de symbole idéal 50. La mémoire morte d'estimation de symbole idéal 50 fournit en sortie les valeurs absolues de
symboles idéaux (A, B) en utilisant à titre d'adresse la puissance (i2+ q2).
Les erreurs de phase tan(o) sont calculées en utilisant les valeurs abso-
lues des symboles idéaux (A, B). Ensuite, une valeur absolue est obtenue pour chacune. Si tan(e) > 1, alors on obtient l'inverse de tan(e), on le
multiplie par-1 et on le fournit en sortie.
Comme représenté sur la figure 10, toutes les erreurs de phase
tan(e) possibles sont calculées en parallèle. Par exemple, les sous-
ensembles de calcul d'erreur de phase tan(e) 2b1 à 2b4 reçoivent diffé-
rentes valeurs (JAI, IBI) à partir de la mémoire morte d'estimation de sym-
bole idéal 2a, et ils effectuent des calculs avec les valeurs (lAI, IBI) qui sont fournies. Cependant, il peut y avoir seulement une ou deux sortes de (lAI, IBI), et dans ce cas les sortes de (lAI, IBI) sont détectées dans la partie de détection 70 et un signal CS indiquant les sortes est émis par
exemple par le sous-ensemble de calcul d'erreur de phase tan(o).
On expliquera ensuite le calcul de tan(e) dans le sous-ensemble
de calcul d'erreur de phase tan(e) 2b qui est représenté sur la figure 9.
Des symboles idéaux avec une valeur (i2+q2) égale sont répar-
tis sur le cercle centré sur l'origine des coordonnées, dont le rayon est égal à la racine de (i2+q2) La figure 13 est un diagramme montrant la configuration de symboles dans le cas de la modulation MAQ 256. La figure 13 montre le lieu de la racine de (i2+q2). Comme représenté sur la figure 13, il existe dans de nombreux cas huit symboles sur cette circonférence. Autrement dit, lorsqu'on utilise la puissance (i2+q2) ou la racine de (i2+q2), huit points de symboles idéaux (A, B) sont estimés comme étant ceux qui auraient pu être émis
pour le symbole réellement reçu (i, q).
Les huit symboles ont les coordonnées (A, B), (B, A), (-A, B),
(-B,A), (A, -B), (B,-A), (-A,-B), (-B,-A).
Dans une configuration de circuit réelle, ce circuit de détermi-
nation est incorporé dans les données contenues dans la mémoire morte
d'estimation de symbole idéal 2a, représentée sur la figure 9. Conformé-
ment à l'expression (1), on obtient des erreurs de phase tan(e) entre les
symboles idéaux et le symbole réellement reçu.
Avec (A, B) tan(e) = tan(ea) Avec (A, B) tan(e) = tan(eo) -i Avec (-A, B) tan(e) = 1 tan(eOf) -1 Avec (A, -B) tan(e) = -t1_ tan(ect) -1 Avec (B, -A) tan(e) = 1 tan(e a) Avec (-A, -B) tan(e) = tan(ea) Avec (-B, -A) tan(e) = tan(eOf)
Autrement dit, on voit que l'erreur de phase tan(e) prend seu-
lement quatre valeurs: tan(e0a), tan(0P), -1/ tan(ec) et -1/tan(0P).
Si maintenant on fixe une limitation de façon à avoir -1 < tan(e) <1, c'est-à-dire, si -ir/4 < 0 < sl4, sur la base du symbole réellement reçu X, I'une des valeurs tan(Ocx) et -1/tan(ca.) et l'une des valeurs tan(OP) et -1/ tan(OP) sont hors de la plage, et l'erreur de phase
peut être spécifiée conformément à deux valeurs.
En se référant à la figure 14, on expliquera un exemple qui n'entre pas dans le cadre de l'exemple décrit ci-dessus. La figure 14
montre seulement le premier quadrant dans le diagramme de configura-
tion de symboles de la modulation MAQ 256, pour simplifier la descrip-
tion. Lorsque les coordonnées du symbole réellement reçu X sont à la même distance de l'origine que les coordonnées (A, B) de symboles
idéaux, et lorsque la condition A=B ou A=-B est satisfaite, on peut esti-
* mer quatre symboles. A ce moment, tan(Oa) = tan(Op), et l'erreur de phase tan(e) est déterminée sans ambiguïté. Le point P1 correspond à
ceci sur la figure 14.
Ensuite, en modulation MAQ 64 ou en modulation MAQ 256, si le symbole réellement reçu, X, a les coordonnées (i, q), et si i2+q2 = 50, la mémoire morte d'estimation de symbole idéal 50 estime 12 symboles
idéaux, ayant les coordonnées (JAI, IBI) = (1, 7), (7, 1), (5, 5).
A partir des coordonnées (lAI, IBI) = (1, 7) et (7, 1), on obtient quatre valeurs tan((a.), tan(Op), -1/ tan(^ci), -1/ tan(0^) pour l'erreur de phase tan(e), de façon similaire au cas commun décrit ci- dessus. Si l'on fixe une limitation de façon à avoir -1 < tan(e) < 1, c'est-à-dire -X/4 < O < ir/4, sur la base des coordonnées du symbole réellement reçu, X, I'une des valeurs tan(ea) et -1/tan(0a) et l'une des valeurs tan(e3) et -1/tan(OP) sont hors de la plage, et on peut spécifier deux valeurs pour l'erreur de
phase de prédiction.
Avec les symboles fournissant les coordonnées (lAI, IBI) = (5, ), I'erreur par rapport au symbole réellement reçu, X, est tan(Oc) =
tan(0J3), et l'erreur de phase tan(e) est déterminée sans ambiguïté. Au-
trement dit, on peut spécifier trois valeurs pour l'erreur de phase tan(e).
Les points P2 à P4 qui se trouvent sur le cercle concentrique Cl de la
figure 14 correspondent à ceci.
Ensuite, en modulation MAQ 256, si un symbole réellement reçu a les coordonnées (i, q), et si i2+q2 = 170, la mémoire morte d'estimation de symbole idéal 50 estime 16 symboles idéaux ayant les coordonnées
(IAI, IBI) = (1, 13), (13, 1), (7, 11), (11, 7).
Pour les erreurs de phase tan(e) des symboles satisfaisant la condition des coordonnées: (lAI, IBI) = (1, 13), (13, 1), on obtient les quatre valeurs: tan(ec), tan(Ol3), -1/tan(c0) et -1/tan(eOP). Si maintenant la plage pour l'obtention des erreurs de phase est limitée à -1 < tan(e) < 1, c'est-à-dire -7r/4 < < < 7c/4, sur la base des coordonnées du symbole réellement reçu, X, I'une des valeurs tan(Cl) et -1/tan(e0a) et l'une des valeurs tan(eP) et -1/tan(el3) sont hors de la plage,
et on peut spécifier deux valeurs pour les erreurs de phase de prédiction.
De façon similaire, on obtient deux erreurs de phase de prédic-
tion à partir des coordonnées (lAI, IBI) = (7, 11), (11, 7). Par conséquent, dans ce cas, on peut spécifier au total quatre valeurs pour des erreurs de phase de prédiction. Sur la figure 14, les points P5 à P8 qui se trouvent
sur le cercle concentrique C2 correspondent à ceci.
Autrement dit, le sous-ensemble de calcul d'erreur de phase tan(e) 2b fournit au plus quatre sortes de valeurs candidates pour l'erreur
de phase tan(e).
Au lieu d'utiliser le sous-ensemble de calcul d'erreur de phase
tan(e) qui est représenté sur la figure 9, il est également possible de cal-
culer, comme représenté sur la figure 15, tan(e) = (Bi-Aq)/(Ai+Bq) et tan(e) = (Bq-Ai)/(Aq+Bi), sans utiliser des valeurs absolues du symbole idéal (A, B), et si le résultat du calcul montre que tan(e) > 1, on obtient
l'inverse, on le multiplie par -1 et on le fournit en sortie.
Sur la figure 15, les références 60 et 61 désignent des parties de calcul de tan(e) pour calculer des erreurs de phase entre un ensemble de symboles idéaux qui sont émis par la mémoire morte d'estimation de symbole idéal 50 et un symbole émis, les références 62 et 63 désignent des parties de comparateur pour déterminer si les valeurs absolues de l'ensemble de valeurs de tan(e) qui sont fournies par les parties de calcul de tan(e), 60 et 61, sont supérieures ou inférieures à 1, les références 64 et 65 désignent des parties de génération d'inverse, pour générer des inverses des valeurs de sortie des parties de calcul de tan(e), 60 et 61, et les références 66 et 67 désignent des multiplieurs pour multiplier par -1 des valeurs de sortie des parties de génération d'inverse 64 et 65, et
les références 68 et 69 désignent des sélecteurs pour fournir sélective-
ment en sortie les valeurs de sortie des multiplieurs 66 et 67 ou cellesdes parties de calcul de tan(0) 60 et 61, conformément aux valeurs de
sortie des comparateurs 62 et 63.
La partie de calcul de tan(0) 60 calcule (Bi-Aq)/(Ai+Bq). La par-
tie de calcul de tan(o) 61 calcule (Bq-Ai)/(Aq+Bi).
Au lieu d'utiliser le sous-ensemble de calcul d'erreur de phase tan(e) qui est représenté sur la figure 9, il est également possible, comme représenté sur la figure 16, de calculer séparément le terme du numérateur et le terme du dénominateur dans l'expression (1). Lorsqu'on
désigne respectivement par NU et DE les résultats du calcul pour le nu-
mérateur et le dénominateur, la partie de comparateur 56 de la figure 16 peut être réalisée de façon à comparer les deux résultats, et si NU < DE, on calcule NU/DE, tandis que si NU > DE, on calcule -(DE/NU), et on
fournit le résultat en sortie. Sur la figure 16, les parties qui sont dési-
gnées par les mêmes références que celles de la figure 9 correspondent
à celles ayant les mêmes références sur la figure 9.
En outre, au lieu de calculer en parallèle toutes les erreurs de phase possibles tan(e) en utilisant une structure semblable à celle qui est représentée sur la figure 10, on peut multiplexer l'ensemble d'opérations
avec une cadence d'horloge doublée ou quadruplée pour le sous-
ensemble de calcul d'erreur de phase tan(e), de façon à pouvoir réduire
la taille de circuit du sous-ensemble de calcul d'erreur de phase tan(o).
La figure 11 montre le cas dans lequel la cadence d'horloge est doublée, et la figure 12 montre le cas dans lequel la cadence d'horloge est quadruplée. Sur la figure 11, les références 72 et 73 désignent des multiplexeurs pour multiplexer deux des quatre valeurs de (IAI, IBI) qui sont émises par la mémoire morte d'estimation de symbole idéal 50, les références 2b5 et 2b6 désignent des sous-ensembles de calcul d'erreur de phase tan(e) destinés à calculer des erreurs de phase de prédiction à partir des valeurs de (JAI, IBI) qui sont fournies séquentiellement par les
multiplexeurs 72 et 73, et les références 74 et 75 désignent des démulti-
plexeurs pour séparer les signaux représentatifs d'erreurs de phase de prédiction qui sont fournis par les sous-ensembles de calcul d'erreur de
phase tan(e), 2b5 et 2b6.
Sur la figure 12, la référence 76 désigne un multiplexeur qui est destiné à multiplexer les quatre valeurs de (lAI, 11B) qui sont émises par
la mémoire morte d'estimation de symbole idéal 50, la référence 2b7 dé-
signe un sous-ensemble de calcul d'erreur de phase tan(e) qui est desti-
né à calculer des erreurs de phase à partir des valeurs de (lAI, IBI) qui
sont fournies par le multiplexeur 76, et la référence 77 désigne un dé-
multiplexeur qui est destiné à séparer les signaux représentatifs d'erreurs
de phase qui sont fournis séquentiellement par le sous-ensemble de cal-
cul d'erreur de phase tan(e) 2b7. Les circuits de la figure 11 et de la fi-
gure 12 sont incorporés dans l'étage qui suit la partie de détection 70 sur
la figure 10. Ceci réduit la taille de circuit à 1/2 et 1/4.
La figure 17 est un schéma synoptique montrant un exemple de la structure du circuit de détermination d'erreur de phase 3. Sur la figure 17, la référence 80 désigne un circuit de décision de région pour décider les régions auxquelles appartiennent les tangentes 41 à 44 des erreurs de phase de prédiction, parmi un ensemble de régions divisées entre
tan(-ir/4) et tan(ir/4), la référence 81 désigne un registre destiné à con-
server pendant une période d'horloge la valeur de sortie du circuit de dé-
cision de région 80, la référence 82 désigne un circuit de détermination de région qui est destiné à comparer la valeur de sortie du registre 81 et la valeur de sortie du circuit de décision de région 80, pour déterminer à quelle région appartient l'une sélectionnée des tangentes 41 à 44 des erreurs de phase de prédiction, la référence 83 désigne un sélecteur destiné à sélectionner l'erreur de phase qui est déterminée par le circuit de détermination de région 82, et la référence 84 désigne un registre destiné à conserver l'erreur de phase 4 qui provient du sélecteur 83 et qui a été émise une période d'horloge plus tôt. Les registres 81 et 84 sont constitués ici par un ensemble de bascules de type D. Les quatre sortes, au plus, des tangentes 41 à 44 des erreurs
de phase de prédiction qui sont fournies en entrée, sont tout d'abord ap-
pliquées au circuit de décision de région 80 pour déterminer des régions
dans lesquelles elles se trouvent.
Le circuit de décision de région 80 fournit en sortie des valeurs représentant les régions dans lesquelles se trouvent les erreurs de phase
de prédiction appliquées en entrée, et ce circuit est constitué par un cir-
cuit logique de décodage ou par une mémoire morte. Ce circuit de déci-
sion de région 80 décode les quatre chiffres d'ordre supérieur des si-
gnaux 1 à *4 représentatifs d'erreurs de phase de prédiction, ou bien il lit des données dans une mémoire morte en utilisant à titre d'adresse les quatre chiffres d'ordre supérieur, pour les allouer à différentes régions
parmi des régions divisées en 16.
Le signal représentatif de la configuration de région qui est fourni par le circuit de décision de région 80 est appliqué à l'entrée du
circuit de détermination de région 82, et le signal représentatif de la con-
figuration de région une période plus tôt, qui est conservé dans le regis-
tre 81, lui est également appliqué. Le circuit de détermination de région
82 détermine l'erreur de phase qui doit être sélectionnée parmi les er-
reurs de phase appartenant aux régions, auxquelles appartiennent les
tangentes j1 à *4 des erreurs de phase de prédiction, et il émet un si-
gnal de sélection vers le sélecteur 83.
La valeur de sortie du sélecteur 83 peut être utilisée directe-
ment à titre d'erreur de phase, mais une mémoire morte destinée à obte-
nir e à partir de tan(e) peut être placée à la suite du sélecteur 83. La rai-
son pour laquelle on peut utiliser directement tan(e) à titre d'erreur de
phase e, au lieu de e, sans obtenir 0, est la suivante.
La tan(e) est approximativement égale à 0 au voisinage de l'ori-
gine. Même lorsque O augmente en s'écartant de tan(e), la relation tan(e) > e est toujours vérifiée. Ainsi, une erreur plus élevée est fournie en sortie et une commande est effectuée de façon à éliminer l'erreur plus tôt. A titre de référence, la figure 18 montre sous forme de représentation
graphique la relation entre tan(e) et 0.
Bien que l'on ait décrit ici une modulation MAQ 256, il est pos-
sible de calculer des erreurs de phase en employant exactement la même
procédure, avec de multiples valeurs inférieures à 256.
Ensuite, il est nécessaire de déterminer une erreur de phase
vraie à partir des quatre sortes, au plus, d'erreurs de phase prédites.
Comme représenté sur la figure 20, on peut obtenir l'erreur de phase vraie en comparant les quatre sortes, au plus, d'erreurs de phase pour chaque période d'horloge, et en fournissant en sortie l'erreur de phase à
I'angle le plus proche à des instants adjacents.
On décrira ensuite la procédure dans le circuit de détermination de région pour détecter une erreur de phase à l'angle le plus proche à des instants adjacents. Les quatre sortes, au plus, qui sont prédites pour tan(e) (que l'on désigne ci-après par (1, 42, (3 et 44) sont allouées aux régions de présence divisées en 16. Du fait de la division en 16, les qua-
tre bits d'ordre supérieur des valeurs de 41, 42, 43 et 44 montrent les ré-
gions dans lesquelles elles sont présentes.
Ceci est représenté sur la figure 21. Une comparaison est ef-
fectuée avec les régions pour 4'1 une période d'horloge plus tôt, et une valeur de fi dans la région de chevauchement est considérée comme étant une valeur 4 correcte. Par exemple, si 43 et 4'2 se chevauchent dans la région de présence H qui est représentée sur la figure 21, alors +3 est considérée comme une valeur correcte. Une valeur fi une période d'horloge plus tôt n'est pas toujours en chevauchement avec une valeur fi dans une région. On expliquera la procédure pour de tels cas dans le circuit de détermination de région en se référant à l'organigramme de la
figure 19.
Sur la figure 19, fi indique une tangente d'une erreur de pré-
diction à l'instant présent, 4'i indique une tangente de l'erreur de phase de prédiction qui est prédite une période d'horloge plus tôt, 4m indique une tangente d'une erreur de phase qui est estimée être correcte (une erreur de phase pour un symbole idéal estimé être un symbole réellement émis), et 4r'm indique une tangente d'une erreur de phase qui est estimée
être correcte une période d'horloge plus tôt.
Premièrement, on introduit les résultats calculés des tangentes fi pour des erreurs de phase de prédiction (Etape ST20). Ensuite, on
détermine le nombre, P, des tangentes fi des erreurs de phase de pré-
diction qui sont introduites (Etape ST21). Ensuite, si le nombre P des tangentes fi des erreurs de phase de prédiction est inférieur à 4, on
passe à l'Etape ST22 pour effectuer un traitement d'invalidation. Le trai-
tement d'invalidation signifie que l'on effectue un traitement d'invalida-
tion pour des tangentes fi (i > P) d'erreurs de phase de prédiction. En-
suite, on extrait des régions dans lesquelles une tangente fi d'une erreur de phase de prédiction courante et une tangente 4'i d'une erreur de phase de prédiction une période d'horloge plus tôt se chevauchent, et on détermine si le nombre des régions est égal à un ou non (Etape ST23). Si le nombre de régions de chevauchement est égal à un, on passe à l'Etape S24 et on émet un signal de sélection tel que la tangente fi de l'erreur de phase de prédiction soit fournie en sortie pour l'erreur de phase om du symbole réellement émis.
Si une tangente fi d'une erreur de phase de prédiction à l'ins-
tant présent et une tangente *'i d'une erreur de phase de prédiction une période d'horloge plus tôt ne se chevauchent pas dans une région à l'Etape ST23, on passe à l'Etape ST25 pour déterminer si une tangente fi d'une erreur de phase de prédiction à l'instant présent et une tangente 'i d'une erreur de phase de prédiction une période d'horloge plus tôt se chevauchent dans deux régions ou plus. Si le résultat de la détermination à l'Etape S25 est affirmatif, un signal de sélection est généré de façon que l'erreur de phase une période d'horloge plus tôt, 'm, soit émise pour
l'erreur de phase à l'instant présent, *m.
Si le résultat de la détermination à I'Etape ST25 est négatif, ceci signifie que les tangentes des erreurs de phase de prédiction à l'instant présent et les tangentes 'i des erreurs de phase de prédiction
une période d'horloge plus tôt ne se chevauchent dans aucune des ré-
gions. On passe ensuite à l'Etape ST27 pour déterminer s'il y a une seule
combinaison dans laquelle une tangente fi d'une erreur de phase de pré-
diction à l'instant présent et une tangente 'i d'une erreur de phase de prédiction une période d'horloge plus tôt sont présentes dans des régions
adjacentes. Si le résultat de la détermination à l'Etape ST27 est affirma-
tif, un signal de sélection est généré de façon que la tangente fi de cette erreur de phase de prédiction soit fournie en sortie pour l'erreur de phase
4m, et le traitement se termine.
Si le résultat de la détermination à l'étape ST27 est négatif, un
signal de sélection est généré de façon que l'erreur de phase une pé-
riode d'horloge plus tôt 'm soit fournie en sortie pour l'erreur de phase à
l'instant présent m, et le traitement se termine.
Ainsi, une tan(e) appropriée peut être spécifiée sans ambiguïté
à partir de l'ensemble d'erreurs de phase de prédiction qui sont prédites.
La figure 22 montre un exemple de résultats de déterminations qui sont effectuées en considérant de telles conditions. La ligne supérieure sur la figure 22 montre des tangentes d'erreurs de phase qui sont prédites une période d'horloge avant la configuration 1. Sur la figure 22, les régions hachurées correspondent aux régions qui sont déterminées par le circuit de détermination de région ayant la fonction décrite ci-dessus. Dans les configurations sans régions hachurées, la tangente 4'i d'une erreur de
phase de prédiction une période d'horloge plus tôt est fournie en sortie.
Dans un circuit réel, les régions de présence sont déterminées avec quatre bits d'ordre supérieur de tangentes fi des erreurs de phase de prédiction, et comme représenté sur la figure 23, un signal à 1 bit "1"
est établi à titre d'indicateur dans les régions dans lesquelles des tan-
gentes fi des erreurs de phase de prédiction sont présentes.
La figure 27 est un schéma synoptique montrant un exemple de
la structure du circuit de décision de région. Sur la figure 27, les référen-
ces 901 - 904 désignent des parties de détection pour détecter des ré-
gions de tangentes *1-44 d'erreurs de phase de prédiction, les référen-
ces 911 - 9116 désignent des circuits de détermination de concordance
de région qui sont incorporés pour toutes les parties de détection 901 -
904, pour déterminer si une coïncidence se produit avec une certaine valeur, afin de déterminer si une concordance existe avec une certaine région, la référence 921 désigne une porte OU qui est destinée à fournir
en sortie une information correspondant à la combinaison OU des infor-
mations de sortie des circuits de détermination de concordance de région
911 des parties de détection 901 - 904, et les références 922 - 9216 dési-
gnent des portes OU qui sont destinées à fournir en sortie une informa-
tion correspondant à la combinaison OU des informations de sortie des circuits de détermination de concordance de région 912 - 9116 des parties
de détection 901 - 904.
Lorsque les tangentes 1-4 de quatre erreurs de phase de prédiction sont fournies à titre de résultats calculés, les 16 informations
de sortie de l'ensemble des parties de détection 901 - 904 sont combi-
nées par une fonction OU pour chaque région, de façon à établir des in-
dicateurs dans les régions auxquelles appartiennent les tangentes (1-(4 des erreurs de phase de prédiction. Lorsque seulement deux tangentes D1 et 42 d'erreurs de phase de prédiction sont fournies, par exemple, seulement deux des parties de détection 901 - 904 sont activées avec le signal de commande SG, de façon que deux seulement des 16 lignes de
signal connectées aux sorties des portes OU 921 - 9216 prennent la va-
leur "1".
Ceci élimine la nécessité de traiter par matériel un signal à 4 bits, ce qui réduit la taille du circuit. La figure 28 est un schéma synoptique montrant un exemple de
structure des circuits de détermination de concordance de région 911 -
9116. Sur la figure 28, la référence 94 désigne un circuit de décodage pour décoder un signal à 4 bits et la référence 95 désigne un sélecteur pour fournir en sortie une tension d'alimentation ou une tension de
masse, conformément à un résultat du décodage dans le circuit de déco-
dage 94. La figure 29 montre un circuit de décodage qui fournit en sortie
une valeur "1" lorsque seul le bit d, parmi les bits a à d, est à "1". Le cir-
cuit de décodage 94 est conditionné de façon à fournir toujours en sortie
une valeur "0" avec le signal de commande SG. Sur la figure 29, la réfé-
rence 96 désigne une porte NON-OU qui fournit en sortie une combinai-
son NON-OU des bits a-c, et la référence 97 désigne une porte ET qui fournit en sortie une combinaison ET de la valeur de sortie de la porte
NON-OU 96 et du bit d.
Comme représenté sur la figure 24, des signaux d'invalidation sont fournis dans des régions dans lesquelles il n'existe pas de tangente fi d'erreur de phase de prédiction, pour éliminer à l'avance la nécessité de comparer toutes les régions de présence. Ceci réduit le temps de traitement. D'autre part, comme représenté sur la figure 25, lorsque des indicateurs pondérés sont établis dans des régions qui se trouvent au voisinage de régions dans lesquelles des tangentes fi d'erreurs de phase de prédiction sont présentes, on peut aisément déterminer quelle région de présence est la plus proche de la valeur vraie. Par exemple, lorsqu'une région est interposée entre des "1", la valeur "0,8" est fournie à la région, lorsque deux régions sont interposées entre des "1", la valeur "0,6" est fournie aux régions, lorsque trois régions sont interposées entre des "1"', la valeur "0,4" est fournie à la région du milieu et la valeur "0,5" est fournie aux autres régions, et lorsque trois régions sont interposées
entre "1" et "0", des valeurs "0,4", "0,2", et "0,1" sont fournies dans l'or-
dre, à partir de la région la plus proche de "1".
Ensuite, les valeurs d'une tangente ('i d'une erreur de phase de
prédiction une période d'horloge plus tôt, et d'une tangente fi d'une er-
reur de phase de prédiction à l'instant présent dans des régions corres-
pondantes, sont additionnées, et la région ayant la valeur la plus élevée est déterminée comme étant la région dans laquelle se trouve l'erreur de phase tan(O). Ensuite, même si aucune région ne comporte la valeur "1" en même temps pour la tangente c'i d'une erreur de phase de prédiction une période d'horloge plus tôt et pour la tangente fi d'une erreur de
phase de prédiction à l'instant présent, le circuit de détermination de ré-
gion 80 peut aisément déterminer la région proche de "1" comme étant la
région à laquelle l'erreur de phase appartient.
Lorsqu'un signal d'entrée présente une grande erreur de fré-
quence à l'Etape ST27 de la figure 19 et le signal d'entrée présente une rotation autour de l'origine sur le diagramme vectoriel, il est possible de prendre en compte la rotation du signal d'entrée en traitant les régions
les plus distantes, A et P, comme des régions voisines, comme repré-
senté sur la figure 26, ce qui permet une détermination rapide de l'erreur
de fréquence.
Dans ce cas, il est possible d'analyser l'erreur de phase et l'er-
reur de fréquence, même avec le même dispositif, par exemple en effec-
tuant l'analyse à des moments séparés. Premièrement, on analyse l'er-
reur de phase en utilisant un ensemble de configurations de tangentes fi d'erreurs de phase de prédiction pour certains instants, sans traiter les régions séparées A et P comme des régions voisines. Ensuite, en traitant
les régions séparées A et P comme des régions voisines, on analyse l'er-
reur de fréquence en utilisant un ensemble de configurations de tangen-
tes fi d'erreurs de phase de prédiction pour certains instants.
On traite des erreurs de fréquence qui ne sont pas trop éle-
vées. Par exemple, on suppose qu'une concordance s'est produite de fa-
çon continue trois fois dans la région B et ensuite deux fois dans la ré-
gion C, dans cinq configurations successives de fi. Dans les cinq confi-
gurations successives suivantes de tangentes fi d'erreurs de phase de prédiction, une concordance s'est produite de façon continue trois fois dans la région C et ensuite deux fois dans la région D. Dans ce cas, la phase a tourné de z/32 en cinq configurations. Les erreurs de fréquence pas trop élevées qui sont traitées ici comprennent celles qui produisent un déplacement d'une région au plus, lorsque la configuration change
une fois.
Lorsqu'une erreur de phase correcte est déterminée seulement par une comparaison avec un résultat de détermination de région une période d'horloge plus tôt, une détermination erronée peut avoir lieu, à cause de l'absence d'éléments pour la détermination. La détermination
d'une erreur de phase correcte par l'utilisation de résultats de détermina-
tion de région pour plusieurs périodes d'horloge réduira des détermina-
tions erronées et procurera des résultats de détermination très exacts.
On peut réaliser ce système en utilisant la logique majoritaire dans laquelle des résultats de détermination de région pour chaque horloge sont comparés, et la région ayant le plus grand nombre de concordances est sélectionnée. On expliquera ceci de façon spécifique dans l'exemple
qui est représenté sur la figure 22. Dans le diagramme, le temps pro-
gresse du haut vers le bas. Autrement dit, la période d'horloge qui suit une configuration 1 fait passer le résultat de détermination de région à la configuration 2 suivante. Si l'on considère les configurations allant de la
configuration 1 à la configuration 4, on note qu'une concordance se pro-
duit dans la région H dans les résultats de détermination pour quatre pé-
riodes d'horloge, c'est-à-dire le plus grand nombre de concordances. Par conséquent, la valeur * qui se trouve dans la région H est déterminée comme étant une erreur de phase correcte dans la configuration 4. Si une erreur de phase correcte ne peut pas être déterminée par la logique
majoritaire ci-dessus, comme lorsque le plus grand nombre de concor-
dances se sont produites dans un ensemble de régions, I'erreur de phase
qui est correctement déterminée une période d'horloge plus tôt est four-
nie en sortie.
On expliquera ensuite, en se référant à la figure 30, un circuit de détermination d'erreur de phase utilisant la logique majoritaire. Sur la figure 30, la référence 100 désigne un circuit de décision de région ayant
la structure qui est représentée sur la figure 27, par exemple, pour dé-
terminer auxquelles des régions A à P appartiennent les tangentes *1 à *4 d'erreurs de phase de prédiction, la référence 101 désigne un circuit
de détermination de région qui est destiné à déterminer une région con-
formément à la logique majoritaire, à partir d'un ensemble de configura-
tions d'allocation de régions qui sont déterminées à un ensemble d'ins-
tants dans le circuit de décision de région 100, et à fournir en sortie un signal de sélection SE, les références 1021 - 10216 désignent des bascules de type D qui sont destinées à enregistrer des données concernant
les régions A à P, pour enregistrer la configuration d'allocation de ré-
gions d'erreurs de phase de prédiction une période d'horloge plus tôt, les
références 1031 - 10316 désignent des bascules de type D qui sont desti-
nées à enregistrer des données concernant les régions A à P, pour enre-
gistrer la configuration d'allocation de régions d'erreurs de phase de pré-
diction deux périodes d'horloge plus tôt, les références 1041 - 10416 dé-
signent des bascules de type D qui sont destinées à enregistrer des don-
nées concernant les régions A à P, pour enregistrer la configuration d'allocation de régions d'erreurs de phase de prédiction trois périodes
d'horloge plus tôt, les références 1051 - 10516 désignent des addition-
nieurs pour additionner les données concernant les régions A à P et pour les fournir au circuit de détermination de région 101, et les éléments qui sont désignés par les mêmes références que sur la figure 17 sont des
éléments qui correspondent à ceux de la figure 17.
L'additionneur 1051 additionne les données, émises par le cir-
cuit de décision de région 100, indiquant s'il existe au moment présent une erreur de phase de prédiction qui appartient à la région A, et les
données qui sont conservées dans les bascules de type D 1021 - 1041.
De façon similaire, I'additionneur 1052 additionne les données, émises par le circuit de décision de région 100, indiquant s'il existe au moment présent une erreur de phase de prédiction qui appartient à la région B, et
les données qui sont conservées dans les bascules de type D 1022 -
1042, et l'additionneur 10516 additionne les données, émises par le cir-
cuit de décision de région 100, indiquant s'il existe au moment présent une erreur de phase de prédiction qui appartient à la région P, et les
données qui sont conservées dans les bascules de type D 10216 - 10416.
Le circuit de détermination de région 101 fournit en sortie un
signal de sélection SE, de façon que la région ayant la valeur de don-
nées la plus élevée parmi les valeurs de sortie des additionneurs 1051 -
10516, soit estimée et sélectionnée comme erreur de phase pour le sym-
bole qui est réellement émis.
Le circuit de détermination d'erreur de phase représenté sur la figure 30, qui détermine des erreurs de phase par la logique majoritaire, a une précision accrue. La figure 31 est un schéma synoptique montrant une partie de la structure d'un circuit de détermination d'erreur de phase qui détermine
des erreurs de phase en considérant également des régions adjacentes.
Le circuit de détermination d'erreur de phase qui est représenté sur la
figure 31 comprend des portes OU 1061 - 10616, pour convertir les don-
nées concernant les régions A à P sur la figure 30, dont les informations
de sortie sont traitées dans les bascules de type D 1021 - 10216, les bas-
cules de type D 1031 - 10316, les bascules de type D 1041 - 10416, et les
additionneurs 1051 - 10516.
Les portes OU 1061 - 10616 sont connectées aux sorties du cir-
cuit de décision de région 100 pour fournir des combinaisons OU des
données des régions correspondantes respectives et des régions adja-
centes. Par exemple, la porte 1063 combine par une fonction OU les don-
nées concernant la région correspondante C, les données concernant la région correspondante adjacente B et les données concernant la région D.
A ce moment, le circuit de détermination de région 101 déter-
* mine la région ayant la valeur la plus élevée parmi les valeurs de sortie
des additionneurs 1051 - 10516 comme étant une région à laquelle l'er-
reur de phase appartient. Cependant, si une valeur "1" est introduite
quatre fois de façon continue dans la région C et la valeur "0" est intro-
duite de façon continue dans les régions B et D, par exemple, une déter-
mination spéciale est exigée. Dans ce cas, les valeurs de sortie des ad-
ditionneurs 1052 - 1054 sont toutes égales à 4. Le circuit de détermina-
tion de région 101 émet alors le signal de sélection SE pour fournir en
sortie l'erreur de phase qui appartient à la région correspondant à la va-
leur de sortie de l'additionneur du milieu, parmi les additionneurs fournis-
sant la même valeur la plus élevée. Lorsque les régions A et B ou les ré-
gions O et P fournissent toutes en sortie la valeur la plus élevée, le cir-
cuit de détermination de région 101 génère le signal de sélection SE defaçon que l'erreur de phase appartenant à la région d'extrémité A, P soit
émis. Ceci élimine l'influence d'une variation des données, ce qui aug-
mente l'exactitude de la détermination d'erreurs de phase.
La figure 32 est un schéma synoptique montrant une modifica-
tion de la figure 30, qui montre principalement la partie concernant la ré- gion C. Comme représenté sur la figure 32, les données à additionner
dans les additionneurs 1071 - 10716 peuvent être pondérées. Les addi-
tionneurs 1071 - 10716 sont établis en correspondance avec les données concernant les régions A à P qui sont fournies par le circuit de décision de région 100. Dans le but de modifier les données concernant la région C, I'additionneur 1073 qui est établi en correspondance avec la région C
reçoit les données concernant la région A multipliées par 0,1 par le mul-
tiplieur de coefficient 108, les données concernant la région B multipliées par 0,5 par le multiplieur de coefficient 109, les données concernant la région C inchangées, les données concernant la région D multipliées par 0,5 par le multiplieur de coefficient 110, et les données concernant la
région E multipliées par 0,1 par le multiplieur de coefficient 111.
Avec cette structure, même si la valeur "1" est introduite conti-
nuellement seulement dans la région C, parmi les régions A à F, par
exemple, les données concernant la région B et la région D après con-
version sont plus petites que les données concernant la région C, ce qui
simplifie la procédure pour déterminer des régions dans le circuit de dé-
termination de région 101, et procure une structure simplifiée pour le cir-
cuit de détermination de région 101.
Lorsque des données des régions A à P sont converties comme représenté sur la figure 31 ou la figure 32, il est quelquefois préférable, par exemple lorsqu'on inverse des erreurs de fréquence, de considérer que les régions d'extrémité A et P sont mutuellement adjacentes. Dans ce
cas, dans le cas de la figure 31, comme représenté sur la figure 33, I'ad-
ditionneur 1061 qui est incorporé pour convertir les données concernant
la région A reçoit les données concernant la région P, les données con-
cernant la région A et les données concernant la région B. Dans le cas de la figure 32, comme représenté sur la figure 34, l'additionneur 1071, par exemple, qui est incorporé en correspondance
avec la région d'extrémité A pour convertir les données concernant la ré-
gion A, reçoit les données concernant la région A inchangées, les don-
nées concernant la région B multipliées par 0,5 par le multiplieur de coefficient 120, les données concernant la région C multipliées par 0,1 par le multiplieur de coefficient 121, les données concernant la région O multipliées par 0,1 par le multiplieur de coefficient 122, et les données concernant la région P multipliées par 0,5 par le multiplieur de coefficient 123.
Pour la région B, I'additionneur 1072 qui est incorporé en cor-
respondance avec la région B pour convertir les données concernant la région B, reçoit les données concernant la région A multipliées par 0,5 par le multiplieur de coefficient 124, les données concernant la région B inchangées, les données concernant la région C multipliées par 0,5 par le
multiplieur de coefficient 125, les données concernant la région D multi-
pliées par 0,1 par le multiplieur de coefficient 126, et les données con-
cernant la région P multipliées par 0,1 par le multiplieur de coefficient 127. Le fait de lier ainsi les données d'une région à une extrémité ou proche d'une extrémité, à la région située à l'autre extrémité ou proche de l'autre extrémité, permet de traiter toutes les régions de façon égale, ce qui facilite le traitement du détecteur de phase, même lorsque l'angle
relatif à l'erreur tourne.
On va considérer un procédé pour obtenir l'erreur de phase de façon plus exacte. Premièrement, on considère les régions de présence
de tan(e). La région -1 < tan(O) < 1 est divisée en n, et on trouve à quel-
les régions appartiennent les quatre sortes, au plus, d'erreurs de phase
prédites. A ce moment, pour séparer les erreurs, deux valeurs de prédic-
tion, ou plus, ne peuvent pas être présentes dans la même région divi-
sée. On obtiendra une valeur n remplissant cette condition.
i = Acos(e) + Bsin(O) q = -Asin(e) + Bcos(O) (3) i2 + q2 = A2 + B2 Alors, tanO = b- aq
tane -
ai + bq ((a,b) est (jAI, IBI) ou (IBI, IAI)) (4) Autrement dit, l'erreur de phase prédite est la suivante tan(ecc) = Bi - Aq jAi + IBIq
(5)
tan(Op) - Ail - BIq IBu + jAlq On considère le cas dans lequel (A, B) est dans les quadrants I
et III.
tanea) Bi - Aq
tan(e() -
Ai + Bq - Bi- (-A)q (6) - Ai + (-Bq) = tan(e)
D'autre part, deux sortes de tan(e^) sont possibles.
tan(03) =Ai-Bq Bi + Aq
B2 _ A2
tan(0) -
= 2AB
(B2 - A2) (7)
1+tan(e). 2 - AB) Dans ces conditions, lorsque tan(4) = (B2 - A2)/2AB, alors tan(^3) = tan(O-^). Lorsque IjI est minimale, tan(ecl) et tan(eP) prennent les valeurs les plus proches. tan(G) est une fonction croissante monotone, passant
par l'origine, ce qui fait que Itan()l devient minimale lorsque I1 est mi-
nimale. Pour la valeur minimale de Itan()l, on substitue A = 13, B = 15.
Lorsque min(ltan({)l = 0,143589744,
on a 0O3 = 0 - 8,171233582981 .
L'angle représenté par g dans les quadrants I, Il dans le dia-
gramme de configuration de symboles qui est représenté sur la figure 35
est égal à 8,171233582981 .
tan(0^) = Bi + Aq Ai + Bq (8) 2AB tan(O) + 2AB
B2 _ A2
2AB 1 - tan(O). 2 2
(B -_ A2)
Ici, si tan(Q') = 2AB/(B2 - A2),
tan(Op) = tan(O+;').
Lorsque I;I est minimale, tan(Oa) et tan(^p) prennent les valeurs les plus
proches. tan(4) est une fonction croissante monotone, passant par l'ori-
gine, ce qui fait que Itan({)I devient minimale lorsque jlI est minimale.
Pour la valeur minimale de Itan( ')l, on substitue A = 1, B = 15.
Lorsque min(Itan(Q')l = 0,133928571, on a ep = O + 7,62814964458
L'angle représenté par ' dans les quadrants I, II dans le dia-
gramme de configuration de symboles qui est représenté sur la figure 35
est égal à 7,62814964458 .
D'après les résultats indiqués ci-dessus, la plage d'angle de
phase pour chaque région doit être inférieure à tan(7,62814964458 ).
Lorsque le rang de division, n, de tan(e) est de 16, on a arc tan(2/16) = 7,1250... < min Ceci remplit la condition. On obtient le même résultat lorsque (A, B) est dans les quadrants II et IV. Par conséquent, n peut être de 16. On a donc déterminé le rang de division et les régions de présence divisées
pour tan(e).
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif décrit et représenté, sans sortir du cadre de l'inven-
tion.

Claims (11)

REVENDICATIONS
1. Détecteur de phase, caractérisé en ce qu'il comprend: des moyens d'estimation de symbole idéal (2a) pour estimer, à partir d'une puissance d'une porteuse ou d'une amplitude de la porteuse transmettant un signal, à quel symbole idéal un symbole réellement reçu, qui est transmis par la porteuse, correspondait au moment de l'émission; des
moyens de détection de phase de prédiction (2b), pour obtenir un en-
semble d'erreurs de phase de prédiction à partir d'un ensemble de sym-
boles idéaux qui sont estimés, par les moyens d'estimation de symbole
idéal, comme étant ceux au moment de l'émission, et du symbole réelle-
ment reçu; et des moyens de détermination d'erreur de phase (3) pour déterminer une erreur de phase à fournir en sortie à titre d'erreur de phase pour un symbole réellement émis, parmi l'ensemble d'erreurs de phase de prédiction qui sont obtenues par les moyens de détection de
phase de prédiction.
2. Détecteur de phase selon la revendication 1, dans lequel la
porteuse comprend des première et seconde porteuses mutuellement or-
thogonales, caractérisé en ce que ce détecteur de phase comprend en
outre des moyens de calcul (1) pour calculer, à partir de données con-
cernant les première et seconde porteuses, une puissance des porteuses ou une amplitude des porteuses qui est fournie aux moyens d'estimation
de symbole idéal.
3. Détecteur de phase selon la revendication 2, caractérisé en ce qu'il comprend en outre des moyens de détermination de point voisin
(40) pour convertir la puissance des porteuses ou l'amplitude des porteu-
ses du symbole réellement reçu, qui est fournie par les moyens de calcul,
en une puissance de porteuses ou une amplitude de porteuses d'un sym-
bole idéal qui est la plus proche de la puissance des porteuses ou de
l'amplitude des porteuses du symbole réellement reçu.
4. Détecteur de phase selon l'une quelconque des revendica-
tions 1 à 3, caractérisé en ce que les moyens de détection de phase de prédiction limitent la plage des erreurs de phase de prédiction à une
plage qui ne descend pas au-dessous de (-i/4) et ne s'élève pas au-
dessus de (ic/4), lorsqu'elle est observée à partir du symbole réellement
reçu.
5. Détecteur de phase selon l'une quelconque des revendica-
tions 1 à 4, caractérisé en ce que les moyens de détermination d'erreur
de phase comparent des erreurs de phase de prédiction qui sont obte-
nues à différents instants, parmi l'ensemble d'erreurs de phase de pré-
diction qui sont fournies par les moyens de détection de phase de prédiction, pour fournir en sortie, à titre d'erreur de phase, une erreur de phase de prédiction ayant la plus petite différence entre des erreurs de
phase de prédiction.
6. Détecteur de phase selon la revendication 5, caractérisé en
ce que les moyens de détermination d'erreur de phase détectent un en-
semble d'erreurs de phase de prédiction à un ensemble d'instants diffé-
rents dans un ensemble de régions qui sont obtenues en divisant la plage de c/4 à -n/4 en régions qui ne sont pas supérieures à l'intervalle de phase minimal des symboles idéaux, ils allouent l'ensemble d'erreurs de phase de prédiction dans l'ensemble de régions, pour chaque instant, et ils comparent des états de régions individuelles à des instants successifs auxquelles l'ensemble d'erreurs de phase de prédiction sont allouées,
pour déterminer une erreur de phase.
7. Détecteur de phase selon la revendication 6, caractérisé en
ce que les moyens de détermination d'erreur de phase utilisent des ré-
gions qui sont obtenues en divisant en 16, de façon égale, la plage allant
de z/4 à --x/4, pour l'ensemble de régions, lorsque le nombre des symbo-
les idéaux est de 256 ou moins.
8. Détecteur de phase selon la revendication 6 ou la revendica-
tion 12, caractérisé en ce que les moyens de détermination d'erreur de phase comprennent un ensemble de ensemble de moyens de décodage (84) qui sont établis en correspondance avec l'ensemble de régions; et ils comprennent en outre des moyens de détermination de concordance de région (911-9116) pour établir des indicateurs pour la différenciation dans
les régions dans lesquelles les erreurs de phase de prédiction sont al-
louées, par le décodage de l'ensemble d'erreurs de phase de prédiction
dans l'ensemble de moyens de décodage.
9. Détecteur de phase selon la revendication 8, caractérisé en ce que les moyens de détermination d'erreur de phase déterminent une erreur de phase en utilisant une logique majoritaire dans laquelle une région dans laquelle un indicateur est établi pendant la plus longue durée est sélectionnée, et ils fournissent en sortie un résultat de détermination
précédent lorsque la logique majoritaire ne peut pas effectuer une déter-
mination.
10. Détecteur de phase selon la revendication 9, caractérisé en ce que les moyens de détermination d'erreur de phase déterminent une erreur de phase en considérant également des états d'indicateurs qui
sont établis dans des régions voisines.
11. Détecteur de phase selon la revendication 10, caractérisé en ce que les moyens de détermination d'erreur de phase sont capables de choisir de traiter la plus grande région et la plus petite région comme
des régions adjacentes ou comme des régions distantes, lorsqu'ils ef-
fectuent une détermination en prenant en considérant des régions voisi-
nes.
FR9705918A 1996-09-12 1997-05-14 Detecteur de phase avec moyens d'estimation de symbole ideal Expired - Fee Related FR2753324B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24154796A JP3660068B2 (ja) 1996-09-12 1996-09-12 位相比較器

Publications (2)

Publication Number Publication Date
FR2753324A1 true FR2753324A1 (fr) 1998-03-13
FR2753324B1 FR2753324B1 (fr) 2001-05-25

Family

ID=17075988

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9705918A Expired - Fee Related FR2753324B1 (fr) 1996-09-12 1997-05-14 Detecteur de phase avec moyens d'estimation de symbole ideal

Country Status (4)

Country Link
US (1) US5832040A (fr)
JP (1) JP3660068B2 (fr)
DE (1) DE19715701A1 (fr)
FR (1) FR2753324B1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299956B1 (ko) * 1998-10-20 2001-09-06 송재인 Qam복조기의위상에러각에대한사인/코사인값의직접추출회로및그방법
US6647071B2 (en) * 1998-11-06 2003-11-11 Texas Instruments Incorporated Method and apparatus for equalization and tracking of coded digital communications signals
JP4560963B2 (ja) * 2001-01-19 2010-10-13 株式会社富士通ゼネラル Qam復号装置
EP1484881A4 (fr) * 2002-03-11 2011-01-12 Panasonic Corp Appareil de reproduction d'une porteuse radioelectrique
BRPI0312747B1 (pt) * 2002-07-18 2016-11-22 Qualcomm Inc método e equipamento para equalização de realimentação de decisão híbrida
JP4009672B2 (ja) * 2003-10-30 2007-11-21 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー デジタル変調信号伝送回路の測定方法
WO2008072552A1 (fr) * 2006-12-15 2008-06-19 Panasonic Corporation Reproducteur de porteuse et procédé de reproduction de porteuse
KR101599074B1 (ko) * 2010-05-11 2016-03-02 삼성전자주식회사 직교주파수분할다중화 방식을 지원하는 수신기에서 위상 잡음 보상장치 및 방법
WO2013140698A1 (fr) * 2012-03-21 2013-09-26 三菱電機株式会社 Dispositif de détection d'erreur de phase, procédé de détection d'erreur de phase et dispositif de réception
US9491010B2 (en) * 2014-04-23 2016-11-08 Nokia Solutions And Networks Oy Phase noise tracking and reduction
US10218549B1 (en) * 2018-01-24 2019-02-26 National Instruments Corporation Wireless radio receiver that performs adaptive phase tracking
US10218548B1 (en) 2018-01-24 2019-02-26 National Instruments Corporation Wireless radio receiver that performs adaptive phase tracking

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471508A (en) * 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
US5519356A (en) * 1995-02-13 1996-05-21 National Semiconductor Corporation Methods and apparatuses for fast decision directed carrier recovery with wide locking range
US5528195A (en) * 1995-05-09 1996-06-18 Panasonic Technologies, Inc. Selective type quadrature demodulator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02149155A (ja) * 1988-11-30 1990-06-07 Nec Corp ディジタル復調回路
EP0526836B1 (fr) * 1991-08-07 1997-01-29 Kabushiki Kaisha Toshiba Démodulateur QPSK à commande automatique de fréquence
JP3241098B2 (ja) * 1992-06-12 2001-12-25 株式会社東芝 多方式対応の受信装置
JPH05347643A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 位相比較器
US5400366A (en) * 1992-07-09 1995-03-21 Fujitsu Limited Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same
JPH0630072A (ja) * 1992-07-09 1994-02-04 Toshiba Corp 直交振幅変調波の搬送波再生回路
EP0599300B1 (fr) * 1992-11-25 2000-06-07 Nec Corporation Dispositif de détection d'erreur de fréquence capable de détecter correctement une erreur de fréquence entre une fréquence porteuse et une fréquence standard
US5465271A (en) * 1993-08-20 1995-11-07 General Electric Company Post detection weighted vector combining diversity receivers using phase metrics for mobile and indoor radio channels
JP3041175B2 (ja) * 1993-11-12 2000-05-15 株式会社東芝 Ofdm同期復調回路
US5754591A (en) * 1994-08-03 1998-05-19 Broadcom Corporation System for, and method of, processing quadrature amplitude modulated signals
JP3414052B2 (ja) * 1995-05-18 2003-06-09 三菱電機株式会社 位相変調信号復調方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471508A (en) * 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
US5519356A (en) * 1995-02-13 1996-05-21 National Semiconductor Corporation Methods and apparatuses for fast decision directed carrier recovery with wide locking range
US5528195A (en) * 1995-05-09 1996-06-18 Panasonic Technologies, Inc. Selective type quadrature demodulator

Also Published As

Publication number Publication date
DE19715701A1 (de) 1998-03-26
US5832040A (en) 1998-11-03
JP3660068B2 (ja) 2005-06-15
FR2753324B1 (fr) 2001-05-25
JPH1093651A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
FR2753324A1 (fr) Detecteur de phase avec moyens d&#39;estimation de symbole ideal
US5841813A (en) Digital communications system using complementary codes and amplitude modulation
US5862182A (en) OFDM digital communications system using complementary codes
EP0530107B1 (fr) Démodulation PSK avec correction en bande de base d&#39;erreurs de phase ou de fréquence
CH674435A5 (fr)
FR2498398A1 (fr) Modulateur de donnees pour un modem
CA2537809A1 (fr) Signaux de modulation destines a un systeme de navigation par satellite
JPH08340365A (ja) 変復調方法、変調器及び復調器
FR2494059A1 (fr) Procede et dispositif de demodulation de porteuse a acquisition rapide
KR20130086226A (ko) 개별 값 데이터에 기반한 워터마킹된 신호를 제공하는 방법, 워터마크 발생기, 워터마크 디코더 및 워터마킹된 신호에 기반하여 개별 값 데이터를 제공하는 방법
US7791996B2 (en) PLL circuit operating based on output of delta-sigma modulator, and optical disk device including PLL circuit
CN109076040A (zh) 相位补偿装置、相位补偿方法和通信装置
FR2713423A1 (fr) Codeur et décodeur différentiels pour la modulation MDP-8 codée en treillis par l&#39;approche pragmatique.
FR2583883A1 (fr) Dispositif et procede pour produire un facteur de merite de rapport signal a bruit pour des donnees en codage numerique
FR2700226A1 (fr) Système de modulation par codage en treillis.
CN109743276B (zh) 一种光信号调制格式的识别方法及装置
FR2918236A1 (fr) Procede et dispositif de generation numerique de frequence.
US7822137B2 (en) System and method for symbol rate estimation using vector velocity
FR2747871A1 (fr) Appareil et procede de generation de signaux de modulation par deplacement de phase a codage differentiel-n a decalage de pi/n
WO2012004321A1 (fr) Procédé de détermination d&#39;au moins un paramètre d&#39;un code correcteur d&#39;erreurs mis en œuvre en émission, dispositif et programme d&#39;ordinateur correspondants
EP0094040B1 (fr) Système de transmission synchrone de données à l&#39;aide d&#39;une porteuse modulée d&#39;amplitude d&#39;enveloppe constante
EP0473731B1 (fr) Procede et dispositif de comparaison de deux signaux analogiques variables
EP0373277B1 (fr) Modem multifréquence utilisant la modulation codée par treillis
US4348735A (en) Cyclotomic tone detector and locator
FR2758038A1 (fr) Dispositif d&#39;estimation de l&#39;ecart de frequence existant entre la frequence porteuse d&#39;un signal numerique et la frequence d&#39;un oscillateur local de reception, et recepteur correspondant

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20060131