WO2003048790A1

WO2003048790A1 - Current detecting circuit and actuator driving apparatus

Info

Publication number: WO2003048790A1
Application number: PCT/JP2002/012667
Authority: WO
Inventors: Kiyokatsu Satoh; Yasuo Kurosu
Original assignee: Sanken Electric Co., Ltd.
Priority date: 2001-12-03
Filing date: 2002-12-03
Publication date: 2003-06-12
Also published as: EP1452879B1; JP2008216262A; DE60237705D1; JP4124125B2; JP4737217B2; EP1452879A1; JPWO2003048790A1; US20050002143A1; EP1452879A4; US7423857B2

Description

明細書

電流検出回路及ぴァクチユエータ駆動装置

技術分野

本発明は、電流検出回路及ぴァクチユエータ駆動装置に関する。背景技術

近年の自動車等は、制御用の電子部品を搭載し、高精度で高速の電子制御を行っている。

例えば、自動変速車（オートマティック車）は、自動変速を実現するために油圧を利用して電子制御を行っている。

オートマテイツ'ク車は、油圧を電子制御するためのソレノイドと、このソレノィドに電流を流すソレノィド駆動装置とを搭載している。

ソレノイド駆動装置に関する技術としては、例えば、 '日本国特許公開公報平 8— 2 4 0 2 7 7号の図 2に記載されたものがある。この文献の内容は、この明細書に取り込むものとする。

図 8は、前記文献の図 2に示された従来のソレノィド駆動装置の概略構成を示す図である。

ソレノイド,駆動装置 8 0は、 Nチヤネノレ型 MO S トランジスタ（以下、 NM O Sという） 8 1と、バッテリ 8 2と、制御回路 8 3と、ダイオード 8 4と、ソレノイド 8 5と、抵抗 8 6と、増幅器 8 7と、抵抗 8 8と、コンデンサ 8 9 と、から構成されている。ソレノイド駆動装置 8 0は、ソレノィド 8 5のコィルに電流を流.して、これを励磁することによりソレノィド 8 5を駆動する。

NMO S 8 1のドレインは、バッテリ 8 2の正極に接続されている。 NMO S 8 1のゲートは、制御回路 8 3に接続されている。 NMO S 8 1のソースは、ダイオード 8 4の力ソードとソレノィド 8 5の一端 8 5 aとに接続されている。

バッテリ 8 2の負極は、グランドに接続されている。制御回路 8 3は、 NM O S 8 1のゲートに制御信号 S 8 3を供給する。ダイオード 8 4のァノードは、グランドに接続されている。ソレノイド 8 5の他端 8 5 bは、抵抗 8 6の一端に接続されている。

抵抗 8' 6の他端は、グランドに接続されている。抵抗 8 6は、ソレノイド 8 5に流れる電流に対応する電圧に変換する変換回路である。抵抗 8 ' 6の両端は、増幅器 8 7の正相入力端子（+ ) と逆相入力端子（一）とに接続されている増幅器 8 7の出力端子は、抵抗 8 8の一端に接続されている。抵抗 8 8の他端は、コンデンサ 8 9の一方の電極に接続されている。コンデンサ 8 9の他方の電極は、グランドに接続されている。

' 図 9 A〜Dは、図 8のソレノイド駆動装置 8 0の動作を示す波形図である。 ' この図 9を参照しつつ、ソレノィド駆動装置 8 0の動作を説明する。

ソレノィド駆動装置 8 0において、制御回路 8 3は、図 9 Aに示すように、高レベル（以下、 "H" という）と低レベル（以下、 " L " という）とを繰り返す制御信号 S 8 3を、 N'MO S 8 1のゲートに与える。

制御信号 S 8 3が "H" のとき、 NMO S 8 1は、オンし、ソレノィド 8 5 の一端 8 5 aをパッテリ 8 2の正極に接続する。これにより、電源電流 I が、バッテリ 8 2の正極とソレノィド 8 5と抵抗 8 6とグランドとを介して、ノッテリ 8 2の負極に流れる。

制御信号 S 8 3が " L " に変化すると、 NMO S 8 1がオフする。 NMO S

8 1がオフすると、ソレノイド 8 5には、逆起電力が発生する。この逆起電力により、回生電流 I。が、グランドからダイオード 8 4のアノード、ダイォード 8 4の力ソード、ソレノイド 8 5、抵抗 8 6及ぴグランドのループに流れる電流 I i及ぴ回生電流 I。が流れることにより、抵抗 8 6の両端には、イド 8 5に流れる電流に比例した電圧が発生する。

増幅器 8 7は、逆相入力端子に入力された電圧と正相入力端子に入力された電圧との差分を增幅し、図 9 Cのように脈動する電圧信号 S 8 7を出力する。抵抗 8 8とコンデンサ 8 9とから構成される平滑回路は、増幅器 8 7の出力する電圧信号 S 8 7を、図 9 Dのように平滑化して出力する。この平滑回路から出力される平滑化された電圧信号 S 8 7は、例えば制御回路 8 3に帰還される。

制御回路 8 3は、この平滑回路から帰還される平滑ィヒされた電圧信号に基づいて、制御信号 S 8 3のデューティ比を変化させる。即ち、制御回路 8 3は、 P WM (Pulse Width Modulation) 制御を行なう。これにより、ソレノイド 8 5に流れる電流は、最適化される。

また、平滑回路の出力は、例えば、 AZD変換され、図示せぬ車両制御用のプロセッサに供給される。

従来のソレノイド駆動装置 8 .0には、次のような課題があった。スィッチング素子である NMO S 8 1と変換回路である抵抗 8 6とは、ソレノィド 8 5を駆動するための電流が流れるため、共に発熱する。このため、 NMO S 8 1と抵抗 8 6とは、別部品として電子コントロールユニット（E C U) 内に組み込まれていた。しかし、このように別部品とすると、 E C U内での温度が不均一になり、各部品の温度がばらつくため、正確に電流 (ソレノィド 8 5を流れる電流）を検出することが困難であった。

電流を正確に検出するため、図示しない温度補用の部品を E C U内に配置していた。このため、部品数が増加し、 E C Uの低コスト化が困難であった。また、複数の部品でソレノイド駆動装置を構成するため、 E C Uの小型化も困難であった。

同様の問題は、ソレノイド駆動装置に限らず、モータ等の他のァ.クチユエ一タの駆動装置にも存在する。発明の開示

本発明は、上述の事情に鑑みてなされたものであって、温度補正用の部品が無くても、精度の高い電流検出が可能な電流検出回路及ぴ Z又はァクチユエ一タ駆動装置を提供することを目的とする。本発明は、構成部品数の少ない電流検出回路及び/又はァクチユエータ駆動装置を提供するこ,とを他の目的とする。

本発明は、信頼性の高い温度検出回路及びノ又はソレノィド駆動装置を提供することをさらに他の目的とする。

上記目的を達成するために、本発明の第 1の観点に係る電流検出回路は、検出対象の電流が流れ、流れた電流に対応する電気信号を発生する変換回路（ 16) と、前記変換回路（16) の発生する電気信号を増幅する増幅回路（1 7) と、から構成され、前記変換回路（16) と前記増幅回路（17) とは、共通の基板（100) に形成されている。 ·

電源（12) と駆動対象のァクチユエータ（15) との間をオン、オフするスイッチング素子（11) をさらに備え、前記変換回路（16) は、前記スィツチング素子（11) のオン、オフにより前記電源（12) との間がオン、ォフされることによって前記ァクチユエータ（15) に流れる電流に対応する電気信号を生成する回路から構成され、前記増幅回路（17) は、前記変換回路 (16) の出力するァクチユエータ（15) を流れる電流に対応する電気信号を増幅し、前記スイッチング素子 (11) と前記変換回路（16) と前記増幅回路（17) とは、共通の基板（100) に形成されてもよい。

前記変換回路（16') は、前記ァクチユエータ（15) に流れる電流を電圧に変換して前記電気信号を生成する複数の変換素子（16 〜16_η) ら構成されてもよい。

前記変換回路（16) を構成する複数の変換素子（16 〜16_η) は、前記基板（100) に分散して形成されてもよい。

前記複数の変換素子（I Si l Sn) は、抵抗素子から構成されてもよい。前記増幅回路（17) は、該増幅回路（17) のゲインを設定する複数のゲイン設定用回路（21〜23) を備えてもよい。

前記複数のゲイン設定用回路（21〜23) は、前記基板（100) に分散して形成されてもよい。前記複数のゲイン設定用回路（21〜23) は、それぞれ、複数の抵抗素子から形成されてもよい。

前記変換回路（16) は、前記ァクチユエータ（15) に流れる電流を電圧に変換して前記電気信号を生成する複数の変換素子（Ι β ΐ δη) から構成され、前記増幅回路（17) は、該増幅回路（17) のゲインを設定する複数のゲイン設定用回路（21〜23) を備え、前記複数のゲイン設定用回路（2 1-23) は、前記基板（100) の前記変換素子（l Si l Sn) に近接して形成されてもよい。

前記複数のゲイン設定用回路（21〜23) はそれぞれ複数の素子から構成され、前記複数のゲイン設定用回路（21〜23) を構成する複数の素子と前記複数の変換素子（Ι δ Ι δ とは、前記基板（100) に分散して形成されてもよレヽ。

前記複数の変換素子（Ι δ ΐ δη) と複数のゲイン設定用回路（21〜2 3) とは、熱的に密接な位置に配置されてもよい。

前記複数のゲイン設定用回路（21〜23) は、抵抗回路から構成されてもよい。

前記基板（100) は、半導体基板から形成されてもよい。

前記増幅回路（17) は、ゲイン設定回路（21〜23) を備え、該ゲイン設定回路（21〜23) の特性に応じてゲインが変化し、前記変換回路（16 ) と前記ゲイン設定回路（21〜23) とは、それぞれ、複数の素子から構成され、前記変換回路（16) を構成する複数の素子と前記ゲイン設定回路（2 1〜23) を構成する複数の素子とは、近接して配置されてもよい。

前記増幅回路（17) は、ゲイン設定回路（21〜23) を備え、該ゲイン設定回路（21〜23) の特性に応じてゲインが変化し、前記変換回路（16 ) と前記ゲイン設定回路（21〜23) とは、それぞれ、複数の素子から構成され、前記変換回路（16) を構成する素子の間に前記ゲイン設定回路（21 〜23) を構成する素子の少なくとも一部は配置されてもよレ、。前記変換回路（16) は、前記電流が流れることにより発熱し、前記増幅回路（17) は、ゲイン設定回路（21〜23) を備え、該ゲイン設定回路（2 1~23) の特性に応じてゲインが変化し、前記変換回路（16) と前記ゲイン設定回路（21〜23) とは、それぞれ、複数の素子から構成され、前記変換回路（16) からの熱により、前記変換回路（16) を構成する素子とゲイン設定回路（21〜23) を構成する素子が加熱されるように配置されてもよレ、。

前記変換回路（16) と前記ゲイン設定回路（21〜23) とを構成する複数の素子は、前記変換回路（16) を構成する素子の温度の上昇に伴ってゲイン設定回路 (21-23) を構成する素子の温度が上昇し、前記変換回路（1 6) を構成する素子の温度の下降に伴ってゲイン設定回路（21〜23) を構成する素子の温度が下降する、ように配置されてもよい。 . 前記変換回路（16) と前記ゲイン設定回路（21〜23) とは、それぞれ、複数の抵抗素子から構成されてもよい。

上記目的を達成するために、本発明の第 2の観点に係るァクチユエータ駆動回路は、第 1の観点に係る電流検出回路と、制御信号に応答して、電源 (1 2) と駆動対象のァクチユエータ（15) との間をオン、オフするスィッチング素子.（11) と、前記増幅回路（17) の出力に従って、前記スイッチング素子（1 1) に前記制御信号を供給する制御回路（13) と、を備え、前記変換回路（1'6) は、前記スイッチング素子（11) のオン、オフにより前記電源（12) との間がオン、オフされることによって前記ァクチユエータ（15

) に流れる電流に対応する電気信号を生成し、

前記増幅回路 (17) は、前記変換回路（16) の出力するァクチユエータ (15) を流れる電流に対応する電気信号を増幅する。図面の簡単な説明図 1は、本発明の実施の形態に係るソレノィド駆動装置の構成図である図 2 Aは、図 1中の増幅回路 AAの構成例を示す図である。

図 2Bは、図 1中の増幅回路 A Bの構成例を示す図である。

図 3は、ソレノィド駆動装置のレイァゥト例を示す説明図である。

図 4A〜Dは、図 1のソレノィド駆動装置の動作を説明する波形図である。

図 5は、ソレノイド駆動装置の変形例（その 1) を示す図である。

図 6は、ソレノイド駆動装置の変形例（その 2) を示す図である。

図 7は、ソレノイド駆動装置の変形例（その 3) を示す図である。

図 8は、従来のソレノイド駆動装置を示す図である。

図 9A〜Dは、図 8のソレノィド駆動装置の動作を説明する波形図である。発明を実施するための最良の形態

本発明の実施の形態に係るソレノィド駆動装置 10は、図 1に示すように、 Nチャネル型 MOSトランジスタ (以下、 NMOSという） 11と、電源 12 と、制御回路 13と、ダイオード 14と、ソレノイド 15と、変換回路 16と、増幅回路 17と、平滑回路 18と、から構成されている。'

また、 NMOS 11と、制御回路 13と、ダイオード 14と、変換回路 16 と、増幅回路 17と、平滑回路 18とは、共通の半導体基板 100に形成されている。

NMOS 1 1は電流スィッチとして機能し、そのドレインは、電源 12の正極に接続されている。 NMOS 11のゲートは、制御回路 13に接続されている。 NMOS 11のソースは、ダイオード 14の力ソードとソレノィド 15のコイルの一端 15 aとに接続されている。 NMOS 11は、オンしたとき、電源 12からの電源電流 I をソレノイド 15のコイルに流す。 L 2の負極は、グランドに接続されている。

制御回路 1 3は、 NMO S 1 1のゲートに制御信号 S Cを与え、 NMO S 1 1をオン、オフする。

ダイォード 1 4のアノードは、グランドに接続されている。ダイオード 1 4 のカソードは、 NMO S 1 1のソースとソレノィド 1 5のコイルの一端 1 5 a との接続点に接続されている。ダイオード 1 4は、 NMO S 1 1がオフしたときにソレノィド 1 5のコイルに発生する逆起電力によって生じる回生電流 I。を、グランドからソレノイド 1 5の一端 1 5 aへ流す。

変換回路 1 6は、ソレノイド 1 5のコイルの他端 1 5 bとグランドとの間に並列に接続された複数の抵抗素子 1 6 〜1 6 _nから構成されている。この変換回路 1 6は、ソレノイド 1 5に流れる電流に対応する電圧に変換する。変換回路 1 6は、通常の半導体抵抗素子製造技術を使用すれば、物理的に 1つの抵抗素子で等価な容量（抵抗値、電流容量等）を有するものを製造可能であるが、敢えて、複数の抵抗素子の並列回路により構成されている。

· 図 2 Α， Βは、増幅回路 1 7の構成例を示す図である。

増幅回路 1 7としては、図 2 Αに示される増幅回路 A Α、図 2 Βに示される増幅回路 A B、或いは増幅回路 A Aと増幅回路 A Bとを合成した増幅回路が用いられる。増幅回路 AA、増幅回路 AB、或いはこれらの増幅回路 AAと増幅回路 A Bとを合成した増幅回路には、直列に接続された複数の抵抗素子から構成された抵抗回路 2 1と、直列に接続された複数の抵抗素子から構成された抵抗回路 2 2と、直列に接続された複数の抵抗素子から構成された抵抗回路 2 3 とが設けられる。抵抗回路 2 1〜2 3は、増幅回路 1 7のゲイン（増幅率）を調整するものである。抵抗回路 2 1〜2 3は、それぞれ、通常の半導体抵抗素子製造技術を使用すれば、物理的に 1つの抵抗素子で等価な容量（抵抗値、電流容量等）を有するものを製造可能であるが、敢えて、複数の抵抗素子の組合せにより構成されている。

増幅回路 AAでは、抵抗回路 2 1の一端が、正相入力端子（+ ) に接続されている。抵抗回路 2 2の一端は、抵抗回路 2 3の一端に接続され、抵抗回路 2 3の他端が逆相入力端子（一）に接続されている。電源にェミッタが共通に接続された 4個の PNP型トランジスタ 30， 31， 32， 33と、電流源 34 とが、増幅回路 AAに組込まれている。

トランジスタ 30のベースは、トランジスタ 31のベース及ぴコレクタに接続されている。トランジスタ 30のコレクタは、 NPN型トランジスタ 35の 5 コレクタに接続され、トランジスタ 35のェミッタが、抵抗回路 21の他端に , 接続されている。 ·

電流源 34は、トランジスタ 35のベースと、 NPN型トランジスタ 36のコレクタ及びベースと、 NPN型トランジスタ 37のコレクタ及びベースと、 NPN型トランジスタ 38のベースとに、接続されている。トランジスタ 360 のェミッタは、抵抗回路 21の他端に接続されている。トランジスタ 37， 3 8のエミッタは、抵抗回路 22の他端に接続されている。トランジスタ 31のコレクタは、トランジスタ 38のコレクタに接続されている。

トランジスタ 32, 33のベースは、トランジスタ 32のコレクタに接続されている。トランジスタ 32のコレクタは、ベースがトランジスタ 3◦のコレ5 クタに接続された PNP型トランジスタ 40のコレクタに接続されている。トランジスタ 40のェミッタは、抵抗回路 22と抵抗回路 23との接続点に接続されている。

トランジスタ 33のコレクタは、抵抗 41の一端に接続されている。抵抗 4 1の他端が接地されている。

0 このような増幅回路 AAでは、変換回路 16に回生電流 I。が流れているときに、トランジスタ 30, 31， 35〜 38及び電流源 34が定電流源回路になり、抵抗回路 21に流れる電流と抵抗回路 22に流れる電流が等しくなるように、トランジスタ 40に電流を流す。このトランジスタ 40に流れる電流は、回生電流 I。に対応するものである。トランジスタ 33は、トランジスタ 45 0に流れる電流に比例した電流を抵抗 41に流す。抵抗 41が回生電流 I。に対応する電圧を、電流検出信号として発生する。

一方、増幅回路 ABは、ェミッタがそれぞれ接地された 2個の NPN型トランジスタ 45, 46と、電流?原 47とを備えている。トランジスタ 45のべ一スは、トランジスタ 46のベース及ぴコレクタに接続されている。トランジスタ 4 5のコレクタは、 P N P型トランジスタ 4 8のコレクタに接続されている。トランジスタ 4 8のェミッタは、抵抗回路 2 1の一端に接続されている。電流源 4 7は、トランジスタ 4 8のベースに接続されると共に、 P N P型トランジスタ 4 9のコレクタ及ぴベースと、 P N P型トランジスタ 5 0のコレクタ及びベースと、 P N P型トランジスタ 5 1のベースとに接続されている。トランジスタ 4 9のエミッタは、トランジスタ 4 8のエミッタに接続されているトランジスタ 5 1のコレクタは、トランジスタ 4 6のコレクタに接続されている。トランジスタ 5 1のェミッタとトランジスタ 5 0のエミッタとが、抵抗回路 2 3の一端に接続されている。抵抗回路 2 3の他端が抵抗回路 2 2の一端に接続され、抵抗回路 2 2の他端が正相入力端子（+ ) に接続されている。抵抗回路 2 1の他端が、逆相入力端子（一）に接続されている。

抵抗回路 2 3と抵抗回路 2 2の接続点には、 P N P型トランジスタ 5 2のェミッタが接続されている。トランジスタ 5 2のベースは、トランジスタ 4 8のコレクタに接続され、トランジスタ 5 2のコレクタが、抵抗 5 3の一端に接続されている。抵抗 5 3の他端が接地されている。

このような増幅回路 A Bでは、 NMO.S 1 1がオンして電源電流 I iが変換回路 1 6に流れているときに、トランジスタ 4 5， 4 6， 4 8〜5 1及び電流源 4 7が、定電流源回路になり、抵抗回路 2 1に流れる電流と抵抗回路 2 3に流れる電流が等しくなるように、トランジスタ 5 2に電流を流す。このトランジスタ 5 2に流れる電流が、電源電流に相当する。抵抗 5 3は、トランジスタ 5 2に流れる電流に相当する電圧を、電流検出信号として発生する。平滑回路 1 8は、増幅回路 1 7の出力端子に一端が接続された抵抗 1 8 aと、抵抗 1 7 aの他端とグランドとの間に接続されたコンデンサ 1 8 bと、から構成されている。抵抗 1 8 aの他端とコンデンサ 1 8 bとの接続点は、平滑回路 1 7の出力端子を形成し、増幅回路 1 7の出力信号を平滑化する。

図 3は、ソレノィド駆動装置 1 0のレイァゥト例を示す説明図である。スィツチング素子としての NMO S 1 1と制御回路 1 3と変換回路 1 6と増幅回路 1 7と平滑回路 1 8を含む周辺回路とは、例えば図 3のように、半導体基板 1 0 0にレイアウトされている。

変換 ©路 1 6を構成する抵抗素子 1 6 〜 1 6 _nは、半導体基板 1 0 0で並列に接続され、分散して配置されている。増幅回路 1 7の利得を決定する抵抗回路 2 1〜2 3は、分散された抵抗素子 1 6 〜1 6 _nの間に配置されている。このように、複数の抵抗素子 1 6 〜1 6 _nで変換回路 1 6を構成して、分散して配置することにより、熱の発生領域が広範囲になる。また、抵抗回路 2 1 〜2 3も、それぞれ複数の抵抗素子で構成して、変換回路 1 6の抵抗素子 1 6 丄〜1 6„の間に配列することにより、熱の影響を均等に受けることになる。換言すると、抵抗回路 2 1〜2 3と変換回路 1 6と力熱的に密接に結合する。ソレノイド 1 5に流れる電流で変換回路 1 6が発熱したときに、その発熱量に応じて抵抗回路 2 1〜2 3の温度も上昇する。そのため、増幅回路' 1 7のゲインを適正に保っために、温度補正角の部品や素子を搭載しなくても、精度の高い検出結果が得られる。

なお、上記の効果を高めるため、抵抗素子 1 6 〜1 6 _nと抵抗回路 2 1〜2 3とは、近接して配列した方がよい。

次に、図 1のソレノイド駆動装置 1 0がソレノイド 1 5を駆動し、ソレノィド 1 5に流れる電流を検出するときの動作説明する。

図 4 A〜Dは、図 1のソレノィド駆動装置 1 0の動作を説明するための波形図である。

制御回路 1 3は、 NMO S 1 1を駆動してオン、オフさせるために、図 4 A のように、高レベル（以下、 "H" とレヽう）と低レベル（以下、 " L " という ) とが繰り返される制御信号 S Cを NMO S 1 1のゲートに与える。

制御信号 S Cが "H" のとき、 NMO S 1 1がオン状態になり、 NMO S 1 1は電?原 1 2力、ら、図 4 Bの電源電流 I をソレノイド 1 5に流す。ソレノィド 1 5を流れた電源電流 I は、変換回路 1 6の抵抗素子 1 6 〜 1 6 _nに分れて流れグランドに流れる。

制御信号 S Cが " L" のとき、 NMO S 1 1がオフ状態になり、電源 1 2とソレノイド 1 5との間が遮断される。電源 1 2とソレノイド 1 5の間が遮断されると、逆起電力により、一端 1 5 bがグランドに接続されたソレノイド 1 5 の他端 1 5 aの電圧が低下し、ダイオード 1 4に順方向電圧が印加される。順方向電圧が印加されたダイオード 1 4は、導通状態になり、グランドからソレノイド 1 5の他端 1 5 aに、図 4 Bの回生電流 I。を流す。ソレノイド 1 5を流れた電流 I。は、変換回路 1 6の抵抗素子 1 6 :〜1 6 _nに分れて流れグランドに流れる。これにより、ソレノイド 1 5が電源電流 I iと回生電流 I。とで駆動さ tる。

変換回路 1 6の両端には、電流 I。， I iに対応する電圧信号が現れる。

増幅回路 1 7として、 0 2 Aの増幅回路 A Aと同図 Bの増幅回路 A Bとを合成した増幅回路を用いたときには、変換回路 1 6が発生する電流 I I に対応する電圧信号を、増幅回路 1 7が増幅し、図 4 Cのように脈動する電圧を出力する。この増幅回路 1 7の出力電圧が、電流検出信号として平滑回路 1 8に出力される。増幅回路 1 7が出力する電流検出信号のゲインは、抵抗回路 2 1 〜2 3で設定されている。平滑回路 1 8は、増幅回路 1 7の出力電圧を、図 4 Dのように、平滑化する。

平滑回路 1 8の出力は、例えば、 AZD変換されて、図示せぬ車両制御用のプロセッサなどに供給される。ま'た、制御回路 1 3は、平滑回路 1 8の出力する信号のレベルに応じて、制御信号を制御する。例えば、平滑回路 1 8の出力信号の信号レベルが所望のレベルとなるように、制御信号 S Cのパルスの周波数を制御し、或いはパルス幅を制御する。

ここで、前述したように、複数の抵抗素子 1 6 i〜 1 6 _nで変換回路 1 6が構成され、分散して配置されている。これにより、熱の発生領域が広範囲になる。また、抵抗回路 2 1〜2 3も、それぞれ複数の抵抗素子で構成して、変換回路 1 6の抵抗素子 1 6 i〜 1 6 _nの間に配列することにより、熱の影響を均等に受けることになる。換言すると、抵抗回路 2 1〜2 3と、変換回路 1 6とが、熱的に密接に結合している。ソレノイド 1 5に流れる電流で変換回路 1 6が発熱したときに、その発熱量に応じて抵抗回路 2 1〜2 3の温度も上昇する。逆に、ソレノイド 1 5に流れる電流が減少して、変換回路 1 6の温度が下がると、抵抗回路 2 1〜2 3の温度も低下する。よって、変換回路 1 6の抵抗値が熱によって変化しても、電流検出信号のゲインを設定する抵抗回路 2 1〜2 3の抵抗値も同様に変化する。従って、増幅回路 1 7のゲインを適正に保っために、温度補正用の部品や素子を搭載しなくても、精度の高い検出結果が得られる以上のように、本実施形態のソレノィド駆動装置 1 0では、次のような利点を有する。

NMO S 1 1、制御回路 1 3 , 変換回路 1 6、増幅回路 1 7、平滑回路 1 8 を共通の半導体基板 1 0 0に半導体デバイス製造プロセスを使用して形成したので、部品数を少なくすることができる。，

NMO S 1 1、制御回路 1 3、変換回路 1 6、増幅回路 1 7、平滑回路 1 8 を共通の半導体基板 1 0 0に形成したので、温度分布が均一化でき、温度補正用の部品を搭載しなくても、精度の高い電流検出が可能である。

これらの利点により、ソレノィド駆動装置の低コスト化が可能になる。変換回路 1 6を複数の抵抗素子 1 6 〜1 6 _nで構成し、さらに、分散配置したので、発熱領域が広がり、半導体基板 1 0 0の温度をより均一にできる。抵抗回路 2 1〜 2 3をそれぞれ複数の抵抗素子で構成し、変換回路 1 6の複数の抵抗素子 1 6 〜1 6 _nの間に配置したので、抵抗回路 2 1〜2 3と、変換回路 1 6 との熱的結合がよくなり、電流検出の精度を高く維持できる。

なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、次のようなものがある。

上記実施形態では、増幅回路 1 Ί中の抵抗回路 2 1〜 2 3、変換回路 1 6の複数の抵抗素子 1 6 i〜l 6 _nを純抵抗で構成した。これらの抵抗素子は、例えば、半導体基板内に不純物を拡散し、任意の不純物濃度（導電率）の領域から構成される。或いは、半導体基板上に絶縁膜を配置し、この上に形成された半導体又は抵抗層から構成されてもよい。さらに、純抵抗から構成される必要はなく、例えば、ゲートとソース又はドレインとが短絡された MO Sトランジスタゃ、ゲートに所定電圧が印加された MO Sトランジスタや、ベースに任意の電圧が印加されたバイポーラトランジスタなどから構成されてもよい。即ち、等価的に抵抗として機能する回路素子ならば任意のものを使用することができる。図 5、図 6は、それぞれソレノイド駆動装置 1 0の変形例を示す図である。 NMO S 1 1、ダイオード 1 4、変換回路 1 6、増幅回路 1 7及び平滑回路 1 8は、図 5、図 6のように接続しても、ソレノイド 1 5を電流駆動できる。図 7に示すように、平滑回路 1 8を、増幅回路 1 7の出力信号を設定されたタイミングでサンプリングして保持するサンプルホールド回路 1 9に置換してあよい。

上記実施の形態においては、変換回路 1 6を複数の抵抗素子の並列回路から構成したが、これを複数の抵抗素子の直列回路から構成してもよい。また、増幅率決定用の抵抗回路 2：！〜 2 3を、それぞれ、複数の抵抗素子の直列回路から構成したが、これを複数の抵抗素子の並列回路から構成してもよい。この場合にも、変換回路 1 6を構成する抵抗素子を分散して配置し、それらの間に、抵抗回路 2 1〜2 3を構成する抵抗素子を分散して配置することが望ましい。また、変換回路 1 6，抵抗回路 2 1〜2 3の配置も、変換回路 1 6が発生する熱が抵抗回路 2 1〜2 3に伝達され、変換回路 1 6を構成する抵抗素子の抵抗の変動が抵抗回路 2 1〜 2 3の抵抗の変動とに追従できるならば、任意である。例えば、変換回路 1 6を構成する抵抗素子をループ状に配置し、そのループ内に抵抗回路 2 1〜2 3を配置するようにしてもよい。或いは、変換回路 1 6を 1箇所に配置し、その周囲に近接して抵抗回路 2 1〜2 3を配置するようにしてもよレ、。

上記実施の形態においては、ソレノイド駆動電流の検出回路に、この発明を適用する例を説明したが、この発明は、抵抗を使用して電流を電圧に変換し、この電圧を増幅する場合に広く適用可能である。例えば、検出対象の電流は、ソレノィド駆動電流に限らず、パルスモータ、ステッピングモータ、等の任意のァクチユエータの駆動電流、の検出などに利用可能である。

本発明の各種実施例を以上で説明したが、これらは例として提示したものであって制限するものでないことを理解すべきである。即ち、本発明の趣旨及び範囲は前述した実施例のいずれかによつて制限されるべきではなく、後述の請求項とその等価物にのみ従って定義されるべきである。

また、本発明は、 2 0◦ 1年 1 2月 3日に出願された日本国特許出願 2 0 0 1 - 3 6 8 1 2 5号に基づき、本明細書中にその明細書、特許請求の範囲、図面全体を取り込むものとする。' 産業上の利用の可能性

本発明は、ァクチユエータ駆動回路を使用する産業分野に利用可能である。

Claims

請求の範囲

1. 検出対象の電流が流れ、流れた電流に対応する電気信号を発生する変換回路（16) と、

前記変換回路（16) の発生する電気信号を増幅する増幅回路（17) と、から構成され、

前記変換回路（16) と前記増幅回路（1 7) とは、共通の基板（100) に形成されている、

ことを特徴とする電流検出回路。

2. 電源（12) と駆動対象のァクチユエータ（15) との間をオン、ォフするスイッチング素子（11) をさらに備え、

前記変換回路（16) は、前記スイッチング素子（1 1) のオン、オフにより前記電源（12) との間がオン、オフされることによって前記ァクチユエ一タ（15) に流れる電流に対応する電気信号を生成する回路から構成され、前記増幅回路（17) は、前記変換回路（16) の出力するァクチユエータ (15) を流れる電流に対応する電気信号を増幅し、

前記スイッチング素子（1 1) と前記変換回路（16) と前記増幅回路（1 7) とは、共通の基板（100) に形成されている、

ことを特徴とする請求項 1に記載の電流検出回路。

3. 前記変換回路（16) は、前記ァクチユエータ（15) に流れる電流を電圧に変換して前記電気信号を生成する複数の変換素子（16 〜16J から構成されている、

ことを特徴とする請求項 2に記載の電流検出回路。

4. 前記変換回路（16) を構成する複数の変換素子（16 〜16J は、前記基板（100) に分散して形成されている、

ことを特徴とする請求項 3に記載の電流検出回路。

5. 前記複数の変換素子（Ι δ ΐ δη) は、抵抗素子から構成される、ことを特徴とする請求項 3に記載の電流検出回路。

6. 前記増幅回路（17) は、該増幅回路（17) のゲインを設定する複数のゲイン設定用回路（21〜23) を備える、

ことを特徴とする請求項 3に記載の電流検出回路。

7. 前記複数のゲイン設定用回路 (21〜23).は、前記基板（100) に分散して形成されている、

ことを特徴とする請求項 6に記載の電流検出回路。

8. 前記複数のゲイン設定用回路（21〜23) は、それぞれ、複数の抵抗素子から形成されている、

ことを特徴とする請求項 7に記載の電流検出回路。

9. 前記変換回路（16) は、前記ァクチユエータ（15) に流れる電流を電圧に変換して前記電気信号を生成する複数の変換素子（16i〜l 6_n) から構^され、

前記増幅回路（17) は、該増幅回路（17) のゲインを設定する複数のゲイン設定用回路（21〜23) を備え、

前記複数のゲイン設定用回路（21〜23) は、前記基板（100) の前記変換素子（16 〜16_η) に近接して形成されている、

ことを特徴とする請求項 7に記載の電流検出回路。

10. 前記複数のゲイン設定用回路（21〜23) はそれぞれ複数の素子から構成され、

前記複数のゲイン設定用回路（21〜23) を構成する複数の素子と前記複数の変換素子（16i〜l 6_η) とは、前記基板（100) に分散して形成されている、

ことを特徴とする請求項 9に記載の電流検出回路。

11. 前記複数の変換素子（l Si i ej と複数のゲイン設定用回路（

21〜23) とは、熱的に密接な位置に配置されている、

ことを特徴とする請求項 8に記載の電流検出回路。

12. 前記複数のゲイン設定用回路（21-23) は、抵抗回路から構成される、

ことを特徴とする請求項 7に記載の電流検出回路。

13. 前記基板（100) は、半導体基板から形成される、ことを特徴とする請求項 1に記載の電流検出回路。

14. 前記増幅回路（17) は、ゲイン設定回路（21〜23) を備え、該ゲイン設定回路 (21〜23) の特性に応じてゲインが変化し、

前記変換回路（16) と前記ゲイン設定回路（21〜23) とは、それぞれ、複数の素子から構成され、前記変換回路（16) を構成する複数の素子と前記ゲイン設定回路（21〜23) を構成する複数の素子とは、近接して配置されている、

ことを特徴とする請求項 1に記載の電流検出回路。

15. 前記増幅回路（17) は、ゲイン設定回路（21〜23) を備え、該ゲイン設定回路 (21~23) の特性に応じてゲインが変化し、

前記変換回路（16) と前記ゲイン設定回路（21〜23) とは、それぞれ、複数の素子から構成され、前記変換回路（16) を構成する素子の間に前記ゲイン設定回路（21〜23) を構成する素子の少なくとも一部は配置されている、

ことを特徴とする請求項 1に記載の電流検出回路。

16. 前記変換回路（16) は、前記電流が流れることにより発熱し、前記増幅回路（17) は、ゲイン設定回路（21〜23) を備え、該ゲイン設定回路 (21-23) の特性に応じてゲインが変化し、

前記変換回路（16) と前記ゲイン設定回路（21〜23) とは、それぞれ、複数の素子から構成され、前記変換回路（16) からの熱により、前記変換回路（16) を構成する素子とゲイン設定回路（21〜23) を構成する素子が加熱されるように配置されている、

ことを特徴とする請求項 1に記載の電流検出回路。

17. 前記変換回路（16) と前記ゲイン設定回路（21〜23) とを構成する複数の素子は、前記変換回路（16) を構成する素子の温度の上昇に伴つてゲイン設定回路（21〜23) を構成する素子の温度が上昇し、前記変換回路（16) を構成する素子の温度の下降に伴ってゲイン設定回路（21〜2 3) を構成する素子の温度が下降する、ように配置されている、

ことを特徴とする請求項 16に記載の電流検出回路。

18. 前記変換回路（16) と前記ゲイン設定回路（21〜23) とは、それぞれ、複数の抵抗素子から構成される、

ことを特徴とする請求項 17に記載の電流検出回路。

19. 制御信号に応答して、電源（12) と駆動対象のァクチユエータ（ 15) との間をオン、オフするスィツチング素子 (11) と、

前記増幅回路（17) の出力に従って、前記スイッチング素子（11) に前記制御信号を供給する制御回路（13) と、

をさらに備え、

前記変換回路（16) は、前記スイッチング素子（1 1) のオン、オフにより前記電源（12) との間がオン、オフされることによって前記ァクチユエ一タ（15) に流れる電流に対応する電気信号を生成し、

前記増幅回路（17) は、前記変換回路（16) の出力するァクチユエータ (15) を流れる電流に対応する電気信号を増幅する、

ことを特徴とする請求項 1に記載の電流検出回路を備えるァクチユエータ駆動