JP2008216262A - 電流検出回路 - Google Patents

Abstract

【課題】駆動対象に流れる電流を温度補償用部品を用いなくても高精度で検出する電流検出回路を提供する。
【解決手段】ＮＭＯＳ１１をオン・オフさせることにより、ソレノイド１５に流れる駆動電流は、変換回路１６に流れる。変換回路１６は、駆動電流に対応する電圧を出力する。増幅回路１７は、変換回路１６の出力電圧を増幅した電流検出結果を出力する。変換回路１６を構成する抵抗素子１６_１〜１６_ｎと増幅回路１７を構成する素子とを共通の半導体基板１００に近接して形成することにより、駆動電流で変換回路１６が発熱しても、増幅回路１７もほぼ同じ温度になり、温度補償用部品を用いなくても、高精度の電流検出が可能となる。
【選択図】図１

Description

本発明は、電流検出回路に関する。

近年の自動車等は、制御用の電子部品を搭載し、高精度で高速の電子制御を行っている。
例えば、自動変速車（オートマティック車）は、自動変速を実現するために油圧を利用して電子制御を行っている。

オートマティック車は、油圧を電子制御するためのソレノイドと、このソレノイドに電流を流すソレノイド駆動装置とを搭載している。
ソレノイド駆動装置に関する技術としては、例えば、特許文献１に記載されたものがある。この文献の内容は、この明細書に取り込むものとする。
図８は、前記文献の図２に示された従来のソレノイド駆動装置の概略構成を示す図である。
特開平８−２４０２７７号公報

ソレノイド駆動装置８０は、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）８１と、バッテリ８２と、制御回路８３と、ダイオード８４と、ソレノイド８５と、抵抗８６と、増幅器８７と、抵抗８８と、コンデンサ８９と、から構成されている。ソレノイド駆動装置８０は、ソレノイド８５のコイルに電流を流して、これを励磁することによりソレノイド８５を駆動する。
ＮＭＯＳ８１のドレインは、バッテリ８２の正極に接続されている。ＮＭＯＳ８１のゲートは、制御回路８３に接続されている。ＮＭＯＳ８１のソースは、ダイオード８４のカソードとソレノイド８５の一端８５ａとに接続されている。

バッテリ８２の負極は、グランドに接続されている。制御回路８３は、ＮＭＯＳ８１のゲートに制御信号Ｓ８３を供給する。ダイオード８４のアノードは、グランドに接続されている。ソレノイド８５の他端８５ｂは、抵抗８６の一端に接続されている。
抵抗８６の他端は、グランドに接続されている。抵抗８６は、ソレノイド８５に流れる電流に対応する電圧に変換する変換回路である。抵抗８６の両端は、増幅器８７の正相入力端子（＋）と逆相入力端子（−）とに接続されている。
増幅器８７の出力端子は、抵抗８８の一端に接続されている。抵抗８８の他端は、コンデンサ８９の一方の電極に接続されている。コンデンサ８９の他方の電極は、グランドに接続されている。

図９Ａ〜Ｄは、図８のソレノイド駆動装置８０の動作を示す波形図である。この図９を参照しつつ、ソレノイド駆動装置８０の動作を説明する。
ソレノイド駆動装置８０において、制御回路８３は、図９Ａに示すように、高レベル（以下、“Ｈ”という）と低レベル（以下、“Ｌ”という）とを繰り返す制御信号Ｓ８３を、ＮＭＯＳ８１のゲートに与える。

制御信号Ｓ８３が“Ｈ”のとき、ＮＭＯＳ８１は、オンし、ソレノイド８５の一端８５ａをバッテリ８２の正極に接続する。これにより、電源電流Ｉ_１が、バッテリ８２の正極とソレノイド８５と抵抗８６とグランドとを介して、バッテリ８２の負極に流れる。
制御信号Ｓ８３が“Ｌ”に変化すると、ＮＭＯＳ８１がオフする。ＮＭＯＳ８１がオフすると、ソレノイド８５には、逆起電力が発生する。この逆起電力により、回生電流Ｉ_０が、グランドからダイオード８４のアノード、ダイオード８４のカソード、ソレノイド８５、抵抗８６及びグランドのループに流れる。

電流Ｉ_１及び回生電流Ｉ_０が流れることにより、抵抗８６の両端には、ソレノイド８５に流れる電流に比例した電圧が発生する。
増幅器８７は、逆相入力端子に入力された電圧と正相入力端子に入力された電圧との差分を増幅し、図９Ｃのように脈動する電圧信号Ｓ８７を出力する。
抵抗８８とコンデンサ８９とから構成される平滑回路は、増幅器８７の出力する電圧信号Ｓ８７を、図９Ｄのように平滑化して出力する。この平滑回路から出力される平滑化された電圧信号Ｓ８７は、例えば制御回路８３に帰還される。

制御回路８３は、この平滑回路から帰還される平滑化された電圧信号に基づいて、制御信号Ｓ８３のデューティ比を変化させる。即ち、制御回路８３は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御を行なう。これにより、ソレノイド８５に流れる電流は、最適化される。
また、平滑回路の出力は、例えば、Ａ／Ｄ変換され、図示せぬ車両制御用のプロセッサに供給される。

従来のソレノイド駆動装置８０には、次のような課題があった。スイッチング素子であるＮＭＯＳ８１と変換回路である抵抗８６とは、ソレノイド８５を駆動するための電流が流れるため、共に発熱する。このため、ＮＭＯＳ８１と抵抗８６とは、別部品として電子コントロールユニット（ＥＣＵ）内に組み込まれていた。しかし、このように別部品とすると、ＥＣＵ内での温度が不均一になり、各部品の温度がばらつくため、正確に電流（ソレノイド８５を流れる電流）を検出することが困難であった。

電流を正確に検出するため、図示しない温度補用の部品をＥＣＵ内に配置していた。このため、部品数が増加し、ＥＣＵの低コスト化が困難であった。また、複数の部品でソレノイド駆動装置を構成するため、ＥＣＵの小型化も困難であった。
同様の問題は、ソレノイド駆動装置に限らず、モータ等の他のアクチュエータの駆動装置にも存在する。

本発明は、上述の事情に鑑みてなされたものであって、温度補正用の部品が無くても、精度の高い電流検出が可能な電流検出回路を提供することを目的とする。
本発明は、構成部品数の少ない電流検出回路を提供することを他の目的とする。
本発明は、信頼性の高い温度検出回路を提供することをさらに他の目的とする。

上記目的を達成するために、本発明の第１の観点に係る電流検出回路は、
検出対象の電流が流れ、流れた電流に対応する電気信号を発生する変換回路（１６）と、
前記変換回路（１６）の発生する電気信号を増幅して検出信号として出力する増幅回路（１７）と、
から構成され、
前記変換回路（１６）と前記増幅回路（１７）とは、共通の半導体基板（１００）に形成され、
前記増幅回路（１７）は、ゲイン設定回路（２１〜２３）を備え、該ゲイン設定回路（２１〜２３）の特性に応じてゲインが変化し、
前記変換回路（１６）と前記ゲイン設定回路（２１〜２３）とは、それぞれ複数の素子から構成され、該変換回路（１６）を構成する複数の素子と該ゲイン設定回路（２１〜２３）を構成する複数の素子とは近接して配置され、該変換回路（１６）の温度変化により前記電気信号が変化しても、該ゲイン設定回路の特性が該温度変化に応じて変化して前記検出信号が適正化される構成にしたことを特徴とする。

尚、前記変換回路（１６）を構成する素子の間に前記ゲイン設定回路（２１〜２３）を構成する素子の少なくとも一部は配置されていてもよい。

また、前記変換回路（１６）と前記ゲイン設定回路（２１〜２３）とは、該変換回路（１６）に電流が流れることにより発生した熱により、該変換回路（１６）を構成する素子と該ゲイン設定回路（２１〜２３）を構成する素子が加熱されるように配置されていてもよい。

また、前記変換回路（１６）と前記ゲイン設定回路（２１〜２３）とは、それぞれ、複数の抵抗素子から構成されてもよい。

本発明の実施の形態に係るソレノイド駆動装置１０は、図１に示すように、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）１１と、電源１２と、制御回路１３と、ダイオード１４と、ソレノイド１５と、変換回路１６と、増幅回路１７と、平滑回路１８と、から構成されている。

また、ＮＭＯＳ１１と、制御回路１３と、ダイオード１４と、変換回路１６と、増幅回路１７と、平滑回路１８とは、共通の半導体基板１００に形成されている。
ＮＭＯＳ１１は電流スイッチとして機能し、そのドレインは、電源１２の正極に接続されている。ＮＭＯＳ１１のゲートは、制御回路１３に接続されている。ＮＭＯＳ１１のソースは、ダイオード１４のカソードとソレノイド１５のコイルの一端１５ａとに接続されている。ＮＭＯＳ１１は、オンしたとき、電源１２からの電源電流Ｉ_１をソレノイド１５のコイルに流す。

バッテリ１２の負極は、グランドに接続されている。
制御回路１３は、ＮＭＯＳ１１のゲートに制御信号ＳＣを与え、ＮＭＯＳ１１をオン、オフする。
ダイオード１４のアノードは、グランドに接続されている。ダイオード１４のカソードは、ＮＭＯＳ１１のソースとソレノイド１５のコイルの一端１５ａとの接続点に接続されている。ダイオード１４は、ＮＭＯＳ１１がオフしたときにソレノイド１５のコイルに発生する逆起電力によって生じる回生電流Ｉ_０を、グランドからソレノイド１５の一端１５ａへ流す。

変換回路１６は、ソレノイド１５のコイルの他端１５ｂとグランドとの間に並列に接続された複数の抵抗素子１６_１〜１６_ｎから構成されている。この変換回路１６は、ソレノイド１５に流れる電流に対応する電圧に変換する。変換回路１６は、通常の半導体抵抗素子製造技術を使用すれば、物理的に１つの抵抗素子で等価な容量（抵抗値、電流容量等）を有するものを製造可能であるが、敢えて、複数の抵抗素子の並列回路により構成されている。

図２は、増幅回路１７の構成例を示す図である。
増幅回路１７としては、図２Ａに示される増幅回路ＡＡ、図２Ｂに示される増幅回路ＡＢ、或いは増幅回路ＡＡと増幅回路ＡＢとを合成した増幅回路が用いられる。増幅回路ＡＡ、増幅回路ＡＢ、或いはこれらの増幅回路ＡＡと増幅回路ＡＢとを合成した増幅回路には、直列に接続された複数の抵抗素子から構成された抵抗回路２１と、直列に接続された複数の抵抗素子から構成された抵抗回路２２と、直列に接続された複数の抵抗素子から構成された抵抗回路２３とが設けられる。抵抗回路２１〜２３は、増幅回路１７のゲイン（増幅率）を調整するものである。抵抗回路２１〜２３は、それぞれ、通常の半導体抵抗素子製造技術を使用すれば、物理的に１つの抵抗素子で等価な容量（抵抗値、電流容量等）を有するものを製造可能であるが、敢えて、複数の抵抗素子の組合せにより構成されている。

増幅回路ＡＡでは、抵抗回路２１の一端が、正相入力端子（＋）に接続されている。抵抗回路２２の一端は、抵抗回路２３の一端に接続され、抵抗回路２３の他端が逆相入力端子（−）に接続されている。電源にエミッタが共通に接続された４個のＰＮＰ型トランジスタ３０，３１，３２，３３と、電流源３４とが、増幅回路ＡＡに組込まれている。

トランジスタ３０のベースは、トランジスタ３１のベース及びコレクタに接続されている。トランジスタ３０のコレクタは、ＮＰＮ型トランジスタ３５のコレクタに接続され、トランジスタ３５のエミッタが、抵抗回路２１の他端に接続されている。

電流源３４は、トランジスタ３５のベースと、ＮＰＮ型トランジスタ３６のコレクタ及びベースと、ＮＰＮ型トランジスタ３７のコレクタ及びベースと、ＮＰＮ型トランジスタ３８のベースとに、接続されている。トランジスタ３６のエミッタは、抵抗回路２１の他端に接続されている。トランジスタ３７，３８のエミッタは、抵抗回路２２の他端に接続されている。トランジスタ３１のコレクタは、トランジスタ３８のコレクタに接続されている。

トランジスタ３２，３３のベースは、トランジスタ３２のコレクタに接続されている。トランジスタ３２のコレクタは、ベースがトランジスタ３０のコレクタに接続されたＰＮＰ型トランジスタ４０のコレクタに接続されている。トランジスタ４０のエミッタは、抵抗回路２２と抵抗回路２３との接続点に接続されている。

トランジスタ３３のコレクタは、抵抗４１の一端に接続されている。抵抗４１の他端が接地されている。

このような増幅回路ＡＡでは、変換回路１６に回生電流Ｉ_０が流れているときに、トランジスタ３０，３１，３５〜３８及び電流源３４が定電流源回路になり、抵抗回路２１に流れる電流と抵抗回路２２に流れる電流が等しくなるように、トランジスタ４０に電流を流す。このトランジスタ４０に流れる電流は、回生電流Ｉ_０に対応するものである。トランジスタ３３は、トランジスタ４０に流れる電流に比例した電流を抵抗４１に流す。抵抗４１が回生電流Ｉ_０に対応する電圧を、電流検出信号として発生する。

一方、増幅回路ＡＢは、エミッタがそれぞれ接地された２個のＮＰＮ型トランジスタ４５，４６と、電流源４７とを備えている。トランジスタ４５のベースは、トランジスタ４６のベース及びコレクタに接続されている。トランジスタ４５のコレクタは、ＰＮＰ型トランジスタ４８のコレクタに接続されている。トランジスタ４８のエミッタは、抵抗回路２１の一端に接続されている。

電流源４７は、トランジスタ４８のベースに接続されると共に、ＰＮＰ型トランジスタ４９のコレクタ及びベースと、ＰＮＰ型トランジスタ５０のコレクタ及びベースと、ＰＮＰ型トランジスタ５１のベースとに接続されている。トランジスタ４９のエミッタは、トランジスタ４８のエミッタに接続されている。

トランジスタ５１のコレクタは、トランジスタ４６のコレクタに接続されている。トランジスタ５１のエミッタとトランジスタ５０のエミッタとが、抵抗回路２３の一端に接続されている。抵抗回路２３の他端が抵抗回路２２の一端に接続され、抵抗回路２２の他端が正相入力端子（＋）に接続されている。抵抗回路２１の他端が、逆相入力端子（−）に接続されている。

抵抗回路２３と抵抗回路２２の接続点には、ＰＮＰ型トランジスタ５２のエミッタが接続されている。トランジスタ５２のベースは、トランジスタ４８のコレクタに接続され、トランジスタ５２のコレクタが、抵抗５３の一端に接続されている。抵抗５３の他端が接地されている。

このような増幅回路ＡＢでは、ＮＭＯＳ１１がオンして電源電流Ｉ_１が変換回路１６に流れているときに、トランジスタ４５，４６，４８〜５１及び電流源４７が、定電流源回路になり、抵抗回路２１に流れる電流と抵抗回路２３に流れる電流が等しくなるように、トランジスタ５２に電流を流す。このトランジスタ５２に流れる電流が、電源電流Ｉ_１に相当する。抵抗５３は、トランジスタ５２に流れる電流に相当する電圧を、電流検出信号として発生する。

平滑回路１８は、増幅回路１７の出力端子に一端が接続された抵抗１８ａと、抵抗１７ａの他端とグランドとの間に接続されたコンデンサ１８ｂと、から構成されている。抵抗１８ａの他端とコンデンサ１８ｂとの接続点は、平滑回路１７の出力端子を形成し、増幅回路１７の出力信号を平滑化する。

図３は、ソレノイド駆動装置１０のレイアウト例を示す説明図である。
スイッチング素子としてのＮＭＯＳ１１と制御回路１３と変換回路１６と増幅回路１７と平滑回路１８を含む周辺回路とは、例えば図３のように、半導体基板１００にレイアウトされている。

変換回路１６を構成する抵抗素子１６_１〜１６_ｎは、半導体基板１００で並列に接続され、分散して配置されている。増幅回路１７の利得を決定する抵抗回路２１〜２３は、分散された抵抗素子１６_１〜１６_ｎの間に配置されている。

このように、複数の抵抗素子１６_１〜１６_ｎで変換回路１６を構成して、分散して配置することにより、熱の発生領域が広範囲になる。また、抵抗回路２１〜２３も、それぞれ複数の抵抗素子で構成して、変換回路１６の抵抗素子１６_１〜１６_ｎの間に配列することにより、熱の影響を均等に受けることになる。換言すると、抵抗回路２１〜２３と変換回路１６とが、熱的に密接に結合する。ソレノイド１５に流れる電流で変換回路１６が発熱したときに、その発熱量に応じて抵抗回路２１〜２３の温度も上昇する。そのため、増幅回路１７のゲインを適正に保つために、温度補正用の部品や素子を搭載しなくても、精度の高い検出結果が得られる。

なお、上記の効果を高めるため、抵抗素子１６_１〜１６_ｎと抵抗回路２１〜２３とは、近接して配列した方がよい。

次に、図１のソレノイド駆動装置１０がソレノイド１５を駆動し、ソレノイド１５に流れる電流を検出するときの動作説明する。
図４Ａ〜Ｄは、図１のソレノイド駆動装置１０の動作を説明するための波形図である。
制御回路１３は、ＮＭＯＳ１１を駆動してオン、オフさせるために、図４Ａのように、高レベル（以下、“Ｈ”という）と低レベル（以下、“Ｌ”という）とが繰り返される制御信号ＳＣをＮＭＯＳ１１のゲートに与える。

制御信号ＳＣが“Ｈ”のとき、ＮＭＯＳ１１がオン状態になり、ＮＭＯＳ１１は電源１２から、図４Ｂの電源電流Ｉ_１をソレノイド１５に流す。ソレノイド１５を流れた電源電流Ｉ_１は、変換回路１６の抵抗素子１６_１〜１６_ｎに分れて流れグランドに流れる。
制御信号ＳＣが“Ｌ”のとき、ＮＭＯＳ１１がオフ状態になり、電源１２とソレノイド１５との間が遮断される。電源１２とソレノイド１５の間が遮断されると、逆起電力により、一端１５ｂがグランドに接続されたソレノイド１５の他端１５ａの電圧が低下し、ダイオード１４に順方向電圧が印加される。順方向電圧が印加されたダイオード１４は、導通状態になり、グランドからソレノイド１５の他端１５ａに、図４Ｂの回生電流Ｉ_０を流す。ソレノイド１５を流れた電流Ｉ_０は、変換回路１６の抵抗素子１６_１〜１６_ｎに分れて流れグランドに流れる。これにより、ソレノイド１５が電源電流Ｉ_１と回生電流Ｉ_０とで駆動される。

変換回路１６の両端には、電流Ｉ_０，Ｉ_１に対応する電圧信号が現れる。
増幅回路１７として、図２Ａの増幅回路ＡＡと同図Ｂの増幅回路ＡＢとを合成した増幅回路を用いたときには、変換回路１６が発生する電流Ｉ_０，Ｉ_１に対応する電圧信号を、増幅回路１７が増幅し、図４Ｃのように脈動する電圧を出力する。この増幅回路１７の出力電圧が、電流検出信号として平滑回路１８に出力される。増幅回路１７が出力する電流検出信号のゲインは、抵抗回路２１〜２３で設定されている。平滑回路１８は、増幅回路１７の出力電圧を、図４Ｄのように、平滑化する。

平滑回路１８の出力は、例えば、Ａ／Ｄ変換されて、図示せぬ車両制御用のプロセッサなどに供給される。また、制御回路１３は、平滑回路１８の出力する信号のレベルに応じて、制御信号を制御する。例えば、平滑回路１８の出力信号の信号レベルが所望のレベルとなるように、制御信号ＳＣのパルスの周波数を制御し、或いはパルス幅を制御する。

ここで、前述したように、複数の抵抗素子１６_１〜１６_ｎで変換回路１６が構成され、分散して配置されている。これにより、熱の発生領域が広範囲になる。また、抵抗回路２１〜２３も、それぞれ複数の抵抗素子で構成して、変換回路１６の抵抗素子１６_１〜１６_ｎの間に配列することにより、熱の影響を均等に受けることになる。換言すると、抵抗回路２１〜２３と、変換回路１６とが、熱的に密接に結合している。ソレノイド１５に流れる電流で変換回路１６が発熱したときに、その発熱量に応じて抵抗回路２１〜２３の温度も上昇する。逆に、ソレノイド１５に流れる電流が減少して、変換回路１６の温度が下がると、抵抗回路２１〜２３の温度も低下する。よって、変換回路１６の抵抗値が熱によって変化しても、電流検出信号のゲインを設定する抵抗回路２１〜２３の抵抗値も同様に変化する。従って、増幅回路１７のゲインを適正に保つために、温度補正用の部品や素子を搭載しなくても、精度の高い検出結果が得られる。

以上のように、本実施形態のソレノイド駆動装置１０では、次のような利点を有する。
ＮＭＯＳ１１、制御回路１３，変換回路１６、増幅回路１７、平滑回路１８を共通の半導体基板１００に半導体デバイス製造プロセスを使用して形成したので、部品数を少なくすることができる。
ＮＭＯＳ１１、制御回路１３、変換回路１６、増幅回路１７、平滑回路１８を共通の半導体基板１００に形成したので、温度分布が均一化でき、温度補正用の部品を搭載しなくても、精度の高い電流検出が可能である。

これらの利点により、ソレノイド駆動装置の低コスト化が可能になる。
変換回路１６を複数の抵抗素子１６_１〜１６_ｎで構成し、さらに、分散配置したので、発熱領域が広がり、半導体基板１００の温度をより均一にできる。
抵抗回路２１〜２３をそれぞれ複数の抵抗素子で構成し、変換回路１６の複数の抵抗素子１６_１〜１６_ｎの間に配置したので、抵抗回路２１〜２３と、変換回路１６との熱的結合がよくなり、電流検出の精度を高く維持できる。

なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、次のようなものがある。
上記実施形態では、増幅回路１７中の抵抗回路２１〜２３、変換回路１６の複数の抵抗素子１６_１〜１６_ｎを純抵抗で構成した。これらの抵抗素子は、例えば、半導体基板内に不純物を拡散し、任意の不純物濃度（導電率）の領域から構成される。或いは、半導体基板上に絶縁膜を配置し、この上に形成された半導体又は抵抗層から構成されてもよい。さらに、純抵抗から構成される必要はなく、例えば、ゲートとソース又はドレインとが短絡されたＭＯＳトランジスタや、ゲートに所定電圧が印加されたＭＯＳトランジスタや、ベースに任意の電圧が印加されたバイポーラトランジスタなどから構成されてもよい。即ち、等価的に抵抗として機能する回路素子ならば任意のものを使用することができる。

図５、図６は、それぞれソレノイド駆動装置１０の変形例を示す図である。
ＮＭＯＳ１１、ダイオード１４、変換回路１６、増幅回路１７及び平滑回路１８は、図５、図６のように接続しても、ソレノイド１５を電流駆動できる。
図７に示すように、平滑回路１８を、増幅回路１７の出力信号を設定されたタイミングでサンプリングして保持するサンプルホールド回路１９に置換してもよい。

上記実施の形態においては、変換回路１６を複数の抵抗素子の並列回路から構成したが、これを複数の抵抗素子の直列回路から構成してもよい。また、増幅率決定用の抵抗回路２１〜２３を、それぞれ、複数の抵抗素子の直列回路から構成したが、これを複数の抵抗素子の並列回路から構成してもよい。この場合にも、変換回路１６を構成する抵抗素子を分散して配置し、それらの間に、抵抗回路２１〜２３を構成する抵抗素子を分散して配置することが望ましい。

また、変換回路１６，抵抗回路２１〜２３の配置も、変換回路１６が発生する熱が抵抗回路２１〜２３に伝達され、変換回路１６を構成する抵抗素子の抵抗の変動が抵抗回路２１〜２３の抵抗の変動とに追従できるならば、任意である。例えば、変換回路１６を構成する抵抗素子をループ状に配置し、そのループ内に抵抗回路２１〜２３を配置するようにしてもよい。或いは、変換回路１６を１箇所に配置し、その周囲に近接して抵抗回路２１〜２３を配置するようにしてもよい。

上記実施の形態においては、ソレノイド駆動電流の検出回路に、この発明を適用する例を説明したが、この発明は、抵抗を使用して電流を電圧に変換し、この電圧を増幅する場合に広く適用可能である。例えば、検出対象の電流は、ソレノイド駆動電流に限らず、パルスモータ、ステッピングモータ、等の任意のアクチュエータの駆動電流、の検出などに利用可能である。

本発明の各種実施例を以上で説明したが、これらは例として提示したものであって制限するものでないことを理解すべきである。即ち、本発明の趣旨及び範囲は前述した実施例のいずれかによって制限されるべきではなく、後述の請求項とその等価物にのみ従って定義されるべきである。

また、本発明は、２００１年１２月３日に出願された日本国特許出願２００１−３６８１２５号に基づき、本明細書中にその明細書、特許請求の範囲、図面全体を取り込むものとする。

本発明は、アクチュエータ駆動回路を使用する産業分野に利用可能である。

本発明の実施の形態に係るソレノイド駆動装置の構成図である。 増幅回路１７の構成例を示す図である。 ソレノイド駆動装置のレイアウト例を示す説明図である。 図１のソレノイド駆動装置の動作を説明する波形図である。 ソレノイド駆動装置の変形例（その１）を示す図である。 ソレノイド駆動装置の変形例（その２）を示す図である。 ソレノイド駆動装置の変形例（その３）を示す図である。 従来のソレノイド駆動装置を示す図である。 図８のソレノイド駆動装置の動作を説明する波形図である。

符号の説明

１１ ＮＭＯＳ
１２ 電源
１３ 制御回路
１４ ダイオード
１５ ソレノイド
１６ 変換回路
１６_１〜１６_ｎ 抵抗素子
１７ 増幅回路
１８ 平滑回路
２１〜２３ 抵抗回路
１００ 半導体基板

Claims (4)

1. 検出対象の電流が流れ、流れた電流に対応する電気信号を発生する変換回路（１６）と、
   前記変換回路（１６）の発生する電気信号を増幅して検出信号として出力する増幅回路（１７）と、
   から構成され、
   前記変換回路（１６）と前記増幅回路（１７）とは、共通の半導体基板（１００）に形成され、
   前記増幅回路（１７）は、ゲイン設定回路（２１〜２３）を備え、該ゲイン設定回路（２１〜２３）の特性に応じてゲインが変化し、
   前記変換回路（１６）と前記ゲイン設定回路（２１〜２３）とは、それぞれ複数の素子から構成され、該変換回路（１６）を構成する複数の素子と該ゲイン設定回路（２１〜２３）を構成する複数の素子とは近接して配置され、該変換回路（１６）の温度変化により前記電気信号が変化しても、該ゲイン設定回路の特性が該温度変化に応じて変化して前記検出信号が適正化される構成にしたことを特徴とする電流検出回路。
2. 前記変換回路（１６）を構成する素子の間に前記ゲイン設定回路（２１〜２３）を構成する素子の少なくとも一部は配置されている、
   ことを特徴とする請求項１に記載の電流検出回路。
3. 前記変換回路（１６）と前記ゲイン設定回路（２１〜２３）とは、該変換回路（１６）に電流が流れることにより発生した熱により、該変換回路（１６）を構成する素子と該ゲイン設定回路（２１〜２３）を構成する素子が加熱されるように配置されている、
   ことを特徴とする請求項１又は２に記載の電流検出回路。
4. 前記変換回路（１６）と前記ゲイン設定回路（２１〜２３）とは、それぞれ、複数の抵抗素子から構成される、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の電流検出回路。

Images