KR20050045877A - 전압-전류 변환기 및 변환하기 위한 방법 - Google Patents

전압-전류 변환기 및 변환하기 위한 방법 Download PDF

Info

Publication number
KR20050045877A
KR20050045877A KR1020040091249A KR20040091249A KR20050045877A KR 20050045877 A KR20050045877 A KR 20050045877A KR 1020040091249 A KR1020040091249 A KR 1020040091249A KR 20040091249 A KR20040091249 A KR 20040091249A KR 20050045877 A KR20050045877 A KR 20050045877A
Authority
KR
South Korea
Prior art keywords
current
transistor
bias
voltage
resistor
Prior art date
Application number
KR1020040091249A
Other languages
English (en)
Other versions
KR101258281B1 (ko
Inventor
달린잔
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20050045877A publication Critical patent/KR20050045877A/ko
Application granted granted Critical
Publication of KR101258281B1 publication Critical patent/KR101258281B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/02—Manually-operated control
    • H03G3/04—Manually-operated control in untuned amplifiers
    • H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 제 1 트랜지스터(11)와 제 1 레지스터(12)를 갖는 싱글 스테이지(1)를 포함하는, 전압-전류 변환기에 관한 것이다. 상기 제 1 트랜지스터(11)는 입력 신호 전압(Vin)을 공급받도록 적응된다. 상기 변환기는 출력 DC 바이어스 전류(IB1)와 출력 신호 전류(iout)를 포함하는, 출력 전류를 발생시키고 제 1 레지스터(12)의 변동을 통해 이득 조정을 하도록 적응된다. 특히, 본 발명은 상기 변환기가 입력 DC 바이어스 전압(VDC)을 발생시켜 상기 신호 스테이지(1)에 공급하도록 적응되는, 바이어스 스테이지(2)를 포함하는데, 입력 DC 바이어스 전압(VDC)은 상기 제 1 레지스터(12)의 변동동안 상기 출력 DC 바이어스 전류(IB1)를 일정하게 유지하도록 적응되는 것을 나타낸다.

Description

전압-전류 변환기 및 변환하기 위한 방법{VOLTAGE TO CURRENT CONVERTER AND METHOD FOR CONVERTING}
본 발명은 제 1 트랜지스터와 제 1 레지스터를 갖는 신호 스테이지를 포함하는 전압-전류 변환기에 관한 것이다. 상기 제 1 트랜지스터는 입력 신호 전압을 공급받도록 적응된다. 상기 변환기는 출력 DC 바이어스 전류와 출력 신호 전류를 포함하는, 출력 전류를 발생하도록 적응되고, 상기 제 1 레지스터의 변동을 통해 이득 조정을 하도록 적응된다.
본 발명은 또한 전압을 전류로 변환시키는 방법에 관한 것이다.
전압-전류 변환기의 앞에 여러 종류의 가변 이득 증폭기(VGA)를 추가하는 것이 공지되어 있다.
특허 출원 GB 2 334 163은 두개의 트랜지스터를 포함하는 가변 상호 컨덕턴스 증폭기를 도시하는데, 트랜지스터의 이미터는 레지스터를 통해 정전류원에 연결되어, 차동 또는 롱 테일 패어(differential or long tail pair)를 형성한다. 피드백 증폭기의 상호 컨덕턴스는 제어가 가능한데, 상기 피득백 증폭기는 트랜지스터의 콜렉터에 연결되는 입력과 트랜지스터의 이미터에 연결되는 출력을 갖는다. 그러므로 상기 피드백 증폭기는 트랜지스터의 이미터에 차동 전류를 공급하는데, 차동 전류는 상기 트랜지스터의 차동 출력 신호와 상기 피드백 증폭기의 가변 상호 컨덕턴스의 곱에 상응한다. 상기 장치는 잡음 지수를 개선하는 것으로 알려져 있다.
특허 출원 US 2003/0062951은 실질적으로 일정한 공통 모드 동작 전압 레벨을 유지하고 새로운 저 전압 설계에서, 실질적으로 일정한 공통 동작 전압을 유지하면서 가변 이득을 주는 믹서/증폭기를 도시하며, 저-전력 직접 변환 수신기내에 믹서/증폭기를 제공한다.
이득 제어 신호가 차동 전류 원을 통해 제공되는, 저 잡음 증폭기가 도시된다. 두 개의 출력 전류(I1, I2)는 I1+I2=a 로 일정하게 제공된다. I1과 I2는 제 1 및 제 2 경로로 미러화 되는데, 한 경로는 증폭기 트랜지스터를 포함하고 선택적으로 길버트 셀 곱셈기를 포함한다. 증폭기 이득과 관계없이, 두 경로를 통해 흐르는 전류는 I1+I2로 같게 유지되고, 공통 모드 전압은 일정하게 유지된다.
문제
이득이 조정될 때, 전류 소비량 및 출력 선형성과 같은 수행 변수를 변화시키지 않고 전압-전류 변환기가 이득 조정시키는 것이 문제이다.
특히, 잡음 및 비-선형성과 같은 추가되는 여분의 에러 또는 여분의 전력 소비를 의미하는 여분의 성분을 차례로 신호 경로에 추가하지 않고 전압-전류 변환기가 이득 조정시키는 것이 문제이다.
해결
하나 이상의 상술된 문제를 해결하기 위하여 및 제 1 트랜지스터와 제 1 레지스터를 갖는 신호 스테이지를 포함하는 전압-전류 변환기의 관점으로부터, 상기 제 1 트랜지스터는 입력 신호 전압을 공급받도록 적응되고, 상기 변환기는 출력 DC 바이어스 전류와 출력 신호 전류를 포함하는, 출력 전류를 발생시키고, 제 1 레지스터의 변동을 통해 이득 조정을 하도록 적응되며, 본 발명은 상기 변환기가 입력 DC 바이어스 전압을 발생시켜, 신호 스테이지에 공급하도록 적응되는데, 상기 입력 DC 바이어스 전압은 상기 제 1 레지스터의 변동동안 상기 출력 DC 바이어스 전류를 유지하도록 적응시키므로, 이로 인해, 전류 소비량과 출력 선형성과 같은 수행 변수의 어떤 변동 없이 이득 조정을 하는 것을 나타낸다.
이런 입력 DC 바이어스 전압을 발생시키기 위하여, 본 발명은 상기 바이어스 스테이지가 제 2 트랜지스터와 제 2 조정가능한 레지스터를 포함하여, 본질적으로 상기 신호 스테이지의 카피를 형성하는 것을 나타낸다. 상기 제 2 트랜지스터는 다이오드 연결되어 본질적으로 제 1 트랜지스터와 함께 전류 미러(current mirror)를 형성한다. 상기 바이어스 스테이지는 일정한 입력 DC 바이어스 전류에 의해 공급받도록 적응되고, 상기 제 2 레지스터는 상기 제 1 레지스터의 변동과 동시에 변화하도록 적응된다.
상기 바이어스 스테이지의 전력 소비량을 최소화하기 위하여, 본 발명은 상기 제 2 트랜지스터가 상기 제 1 트랜지스터의 트랜지스터 에리어(area)보다 요소 M만큼 더 작은 트랜지스터 에리어를 갖도록 적응되고, 상기 제 2 레지스터가 상기 제 1 레지스터의 저항보다 상기 동일 요소 M만큼 더 큰 저항을 갖도록 적응되어, 이로 인해, 상기 입력 DC 바이어스 전류는 상기 출력 DC 바이어스 전류에 대해 요소 M만큼 감소되도록 적응되는 것을 나타낸다.
상기 바이어스 스테이지의 제어를 간단하게 하기 위하여, 본 발명은 상기 제 1 및 제 2 레지스터가 동일 제어 신호에 의해 상호 변화 및 제어되도록 적응되는 것을 나타낸다.
본 발명은 상기 바이어스 스테이지가 신호 스테이지와 집적되는 것이 가능하고, 상기 변환기가 상기 동일 집적 회로내에 집적되는 것을 나타내는데, 이로 인해, 어떤 여분의 성분을 추가하지 않고 본 발명에 따라 해결책에 도달된다.
본 발명은 또한 전압을 전류로 변환하는 방법에 관한 것인데, 이하의 바람직한 실시예에 대한 설명에서 보다 자세하게 기술될 것이다.
이점
본 발명에 따른, 변환기의 이점은 발명의 변환기가 전 이득 설정 범위를 넘어 일정한 바이어스 전류를 유지하는 동안 가변 이득을 제공하는 것이다. 발명의 변환기는 이득 설정에 관계없이, 전류 소비량을 제어한다. 또한, 상기 이득 설정에 관계없게 부하의 크기를 정하게 할 수 있는데, 이로 인해, 상기 전 이득 설정 범위를 넘어 유효하게 되는 일정한 전류 밀도를 위해 최적화되는 수행을 제공한다.
발명의 변환기는 동일 집적 회로로 제조되어, 한 요소의 기능들로 인해 상기 이점이 제공되고, 더불어 잡음, 비-선형성등과 같은 여분의 에러를 크게 감소시킬 수 있다.
본 발명에 따른 변환기 및 방법은 첨부된 도면을 참조로 자세히 기술될 것이다.
도 1을 참조로, 종래 기술에 따른, 전압-전류 변환기가 기술된다. 공지된 변환기는 제 1 트랜지스터(11)와 제 1 레지스터(12)를 포함하는데, 상기 제 1 트랜지스터(11)는 입력 DC 바이어스 전압(VDC)과 입력 신호 전압(Vin)을 공급받도록 적응되고, 상기 변환기는 출력 DC 바이어스 전류(IB1)와 출력 신호 전류(iout)를 포함하는, 출력 전류를 발생하도록 적응된다.
상기 변환기는 제 1 레지스터(12)의 변동을 통해 이득 조정을 하도록 적응된다.
전압/전류 이송 함수는
로써 표현된다.
여기서 gm은 제 1 트랜지스터(11)의 상호 컨덕턴스이고, R은 제 1 레지스터(12)의 저항이다. 제 1 트랜지스터(11)의 상호 컨덕턴스(gm)가 크다면(gm >> 1/R),상기 전압 전류 이송 함수는
로써 표현된다.
조정가능한 이득을 구현하는 올바른 방법은 도면에서 도시되는 것처럼, 조정가능한 저항(R)을 주는 것이다. 그러나, 출력 DC 바이어스 전류(IB1)는
에 의해 결정된다.
여기서 Vbe는 제 1 트랜지스터(11)의 베이스-이미터 전압이다.
그러므로, 저항(R)을 변화시킴으로써, 상기 출력 DC 바이어스 전류(IB1)도 또한 변하는데, 이로 인해, 상기 제 1 트랜지스터(11)의 동작 점을 변하게 야기할 것이다. 본 발명의 목적은 최적의 동작점을 유지하는 것인데, 이로 인해, 저항(R)의 변동에 관계없이 제 1 트랜지스터(11)의 출력 선형성을 유지한다.
본 발명에 따른 전압-전류 변환기는 도 2를 참조로 바로 기술될 것이다.
발명의 변환기는 도 1에 따른 신호 스테이지(1)를 포함할 뿐만 아니라, 입력 DC 바이어스 전압(VDC)을 발생시켜 상기 신호 스테이지(1)에 공급하도록 적응되는데, 입력 DC 바이어스 전압은 상기 제 1 레지스터(12)의 변동동안 출력 DC 바이어스 전류(IB1)를 일정하게 유지하도록 적응된다.
상기 바이어스 스테이지(2)는 제 2 트랜지스터(21)와 제 2 조정가능한 레지스터(22)를 포함하여, 본질적으로 상기 신호 스테이지(1)의 카피를 형성한다. 상기 도면은 상기 제 2 트랜지스터(21)가 다이오드 연결되어, 본질적으로 상기 제 1 트랜지스터(11)와 함께 전류 미러를 형성하는 것을 도시한다. 상기 바이어스 스테이지(2)는 일정한 입력 DC 바이어스 전류(IB2)에 의해 공급받도록 적응된다.
특히, 본 발명은 상기 제 2 레지스터(22)가 상기 제 1 레지스터(12)의 변동과 동시에 변화되도록 적응되는 것을 나타낸다.
상기 출력 DC 바이어스 전류(IB1)에 대해 상기 입력 DC 바이어스 전류(IB2)를 감소시키기 위하여, 본 발명은 상기 입력 DC 바이어스 전류(IB2)가 상기 제 1 트랜지스터(11)의 트랜지스터 에리어보다 요소 M만큼 더 작은 트랜지스터 에리어(A2)를 갖도록 상기 제 2 트랜지스터(21)를 적응시키고, 상기 제 1 레지스터(12)의 저항(R1)보다 상기 요소 M만큼 더 큰 저항(R2)를 갖도록 상기 제 2 레지스터(22)를 적응시킴으로써, 출력 DC 바이어스 전류(IB)에 대해 요소 M만큼 감소될 수 있다는 것을 나타내는 것을 도 3에서 도시한다.
본 발명은 또한 상기 제 1 및 제 2 레지스터(12, 22)가 동일 제어 신호(3)에 의해 상호 변화 및 제어되도록 적응되는 것을 나타내는데, 이로 인해, 상기 변환기의 제어를 간단하게 할 수 있다.
본 발명의 한가지 제안된 실시예는 상기 바이어스 스테이지(2)가 신호 스테이지(1)에 집적되므로, 상기 변환기는 동일 집적 회로내에 집적되는 것을 나타낸다.
본 발명은 또한 전압/전류 변환기를 통해 전압을 전류로 변환하는 방법에 관한 것이다.
이 방법은 제 1 트랜지스터(11)와 제 1 레지스터(12)를 갖는, 신호 스테이지(1)를 포함하는 변환기를 도시하는 도 2를 참조로 반복하여 기술되는데, 상기 제 1 트랜지스터(11)는 입력 신호 전압(Vin)을 공급받고, 상기 변환기는 출력 DC 바이어스 전류(IB1) 및 출력 신호 전류(iout)를 포함하는, 출력 전류를 발생하며, 상기 변환기는 상기 제 1 레지스터(12)의 변동을 통해 이득 조정을 한다.
발명의 방법은 입력 바이어스 전압(VDC)을 발생시켜, 상기 신호 스테이지(1)에 공급하는 바이어스 스테이지(2)의 이용을 나타내는데, 상기 입력 바이어스 전압(VDC)은 상기 제 1 레지스터(12)의 변동동안 상기 출력 DC 바이어스 전류(IB1)를 일정하게 유지한다.
발명의 방법은 제 2 트랜지스터(21)와 제 2 조정가능한 레지스터(22)를 포함하여 본질적으로 상기 신호 스테이지(1)의 카피를 형성하는, 바이어스 스테이지(2)의 이용을 나타내는데, 상기 제 2 트랜지스터(21)는 다이오드 연결되어, 상기 제 1 트랜지스터(11)와 함께 본질적으로 상기 신호 스테이지(1)에 전류 미러를 형성한다.
상기 바이어스 스테이지(2)는 일정한 입력 DC 바이어스 전류(IB2)에 의해 공급받고, 상기 제 2 레지스터(22)는 제 1 레지스터의 변동과 동시에 변화되므로, 일정한 출력 DC 바이어스 전류(IB1)가 야기된다.
상기 입력 DC 바이어스 전류(IB2)는 상기 제 1 트랜지스터(11)의 트랜지스터 에리어(A1)보다 요소 M만큼 더 작도록 상기 제 2 트랜지스터(21)의 트랜지스터 에리어(A2)를 선택하고 상기 제 1 레지스터(12)의 저항(R1)보다 요소 M만큼 더 크도록 상기 제 2 레지스터(22)의 저항(R2)을 선택함으로써, 상기 출력 DC 바이어스 전류(IB1)보다 요소 M만큼 더 작도록 감소된다.
발명의 방법은 상기 제 1 및 제 2 레지스터(12, 22)가 동일 제어 신호(3)에 의해 상호 제어되는 것을 나타낸다.
상기 설명 및 이하의 청구항에서, 바이폴라 NPN 트랜지스터는 본 발명의 실제적 구현을 기술하기 위해 이용된다. 기술을 간단하게 하기 위해, 본 발명은 다른 종류의 트랜지스터를 이용하여 기술하지 않을 것이다. 그러나 바이폴라 PNP 트랜지스터 또는 N 또는 P 타입의 MOS 트랜지스터와 같은, 어떤 다른 유형의 트랜지스터가 동일 결과를 가져오고 본 발명의 어떤 그러한 실시예가 상기 및 이하 청구항에서 기술된 실시예와 같다는 것을 숙련된 당업자는 분명히 알것이다.
본 발명은 선행 설명 및 도시되는 예시 실시예를 제한하는 것이 아니므로, 첨부된 청구항에서 도시된 것처럼 발명의 개념의 관점내에서 수정이 가능하다.
본 발명은 전압 젼류 변환기에 관한 것이고, 전압을 전류로 변환하는 방법에 관한 것이다. 본 발명에 따른 변환기의 이점은 변환기가 전 이득 설정 범위를 넘어 일정한 바이어스 전류를 유지하는 동안 가변 이득을 제공하고, 이득 설정에 관계없이 전류 소비량을 제어 및 부하의 크기를 정하게 할 수 있으며, 이로 인해, 전 이득 설정 범위를 넘어 유효하게 되는 일정한 전류 밀도를 위해 최적화되는 수행을 제공하게 되고, 상기 변환기는 동일 통합된 회로내에서 제조되어, 한 요소의 기능들로 인해 상기 이점이 제공되고, 더불어 잡음, 비-선형성등과 같은 여분 에러를 크게 감소시킬 수 있다는 것이다.
도 1은 종래의 전압-전류 변환기를 간략하게 도시한 개략도
도 2는 본 발명에 따른 전압-전류 변환기를 간략하게 도시한 개략도
도 3은 감소된 입력 DC 바이어스 전류에 적응된 상기 전압-전류 변환기를 간략하게 도시한 개략도
*도면의 주요 부분에 대한 부호의 설명*
1 : 신호 스테이지
2 : 바이어스 스테이지
3 : 제어 신호
11 : 제 1 트랜지스터
12 : 제 1 레지스터
21 : 제 2 트랜지스터
22 : 제 2 레지스터

Claims (9)

  1. 제 1 트랜지스터와 제 1 레지스터를 갖는 신호 스테이지를 포함하는, 전압-전류 변환기로서,
    상기 제 1 트랜지스터는 입력 신호 전압을 공급받도록 적응되고, 상기 변환기는 출력 DC 바이어스 전류와 출력 신호 전류를 포함하는, 출력 전류를 발생하도록 적응되며, 상기 변환기는 상기 제 1 레지스터의 변동을 통해 이득 조정을 하도록 적응되는 전압-전류 변환기에 있어서,
    상기 변환기는 입력 DC 바이어스 전압을 발생시켜 상기 신호 스테이지에 공급하도록 적응되는, 바이어스 스테이지를 포함하며, 상기 입력 DC 바이어스 전압은 상기 제 1 레지스터의 상기 변동동안 상기 출력 DC 바이어스 전류를 일정하게 유지하도록 적응되는 것을 특징으로 하는 전압-전류 변환기.
  2. 제 1 항에 있어서,
    상기 바이어스 스테이지는 제 2 트랜지스터와 제 2 조정가능한 레지스터를 포함하여, 본질적으로 상기 신호 스테이지의 카피를 형성하며, 상기 제 2 트랜지스터는 다이오드 연결되어, 본질적으로 상기 제 1 트랜지스터와 함께 전류 미러를 형성하고, 상기 바이어스 스테이지는 일정한 입력 DC 바이어스 전류에 의해 공급받도록 적응되고, 상기 제 2 레지스터는 상기 제 1 레지스터의 변동과 동시에 변화하도록 적응되는 것을 특징으로 하는 전압-전류 변환기.
  3. 제 2 항에 있어서,
    상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 트랜지스터 에리어보다 요소 M만큼 더 작은 트랜지스터 에리어를 갖도록 적응되고 상기 제 2 레지스터는 상기 제 1 레지스터의 저항보다 상기 요소 M만큼 더 큰 저항을 갖도록 적응되므로, 상기 입력 DC 바이어스 전류는 상기 출력 DC 바이어스 전류에 대해 상기 요소 M만큼 감소되도록 적응되는 것을 특징으로 하는 전압-전류 변환기.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 및 제 2 레지스터는 동일 제어 신호에 의해 상호 변화 및 제어되도록 적응되는 것을 특징으로 하는 전압-전류 변환기.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 바이어스 스테이지는 상기 신호 스테이지에 집적되므로, 상기 변환기는 동일 집적 회로내에 집적되는 것을 특징으로 하는 전압-전류 변환기.
  6. 제 1 트랜지스터 및 제 1 레지스터를 갖는 신호 스테이지를 포함하는 전압-전류 변환기를 통해 전압을 전류로 변환하는 방법으로서,
    상기 제 1 트랜지스터는 입력 신호 전압을 공급받게 되고, 상기 변환기는 출력 DC 바이어스 전류와 출력 신호 전류를 포함하는, 출력 전류를 발생하며, 상기 변환기가 상기 제 1 레지스터의 변동을 통해 이득 조정을 하는, 전압-전류 변환기를 통해 전압을 전류로 변환하는 방법에 있어서,
    상기 변환기는 입력 DC 바이어스 전압을 발생시켜 상기 신호 스테이지에 공급하는 신호 스테이지를 포함하며, 상기 입력 DC 바이어스 전압은 상기 제 1 레지스터의 상기 변동동안 상기 출력 DC 바이어스 전류를 일정하게 유지하도록 적응되는 것을 특징으로 하는 전압-전류 변환기를 통해 전압을 전류로 변환하는 방법.
  7. 제 6 항에 있어서,
    상기 바이어스 스테이지는 제 2 트랜지스터와 제 2 조정가능한 레지스터를 포함하여, 본질적으로 상기 신호 스테이지의 카피를 형성하며, 상기 제 2 트랜지스터는 다이오드 연결되어 본질적으로 상기 제 1 트랜지스터와 함께 간단한 전류 미러를 형성하고, 상기 바이어스 스테이지는 일정한 입력 DC 바이어스 전류에 의해 공급받게 되며, 상기 제 2 레지스터는 상기 제 1 레지스터의 변동과 동시에 변화되므로, 상기 일정한 출력 DC 바이어스 전류를 야기하는 것을 특징으로 하는 전압-전류 변환기를 통해 전압을 전류로 변환하는 방법.
  8. 제 7 항에 있어서,
    상기 입력 DC 바이어스 전류는 상기 제 1 트랜지스터의 트랜지스터 에리어보다 요소 M만큼 더 작도록 상기 제 2 트랜지스터의 트랜지스터 에리어를 선택하고 상기 제 1 레지스터의 저항보다 상기 요소 M만큼 더 크도록 상기 제 2 레지스터의 저항을 선택함으로써, 상기 출력 DC 바이어스 전류보다 상기 요소 M만큼 더 작도록 감소시키는 것을 특징으로 하는 전압-전류 변환기를 통해 전압을 전류로 변환하는 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제 1 및 제 2 레지스터는 상기 동일 제어 신호에 의해 상호 제어되는 것을 특징으로 하는 전압-전류 변환기를 통해 전압을 전류로 변환하는 방법.
KR1020040091249A 2003-11-10 2004-11-10 전압-전류 변환기 및 변환하기 위한 방법 KR101258281B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE0302958-4 2003-11-10
SE0302958A SE526386C2 (sv) 2003-11-10 2003-11-10 Spänning-till-strömomvandlare och förfarande för att omvandla

Publications (2)

Publication Number Publication Date
KR20050045877A true KR20050045877A (ko) 2005-05-17
KR101258281B1 KR101258281B1 (ko) 2013-04-30

Family

ID=29707873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091249A KR101258281B1 (ko) 2003-11-10 2004-11-10 전압-전류 변환기 및 변환하기 위한 방법

Country Status (7)

Country Link
US (1) US7230490B2 (ko)
EP (1) EP1530289B1 (ko)
JP (1) JP2005143121A (ko)
KR (1) KR101258281B1 (ko)
CN (1) CN100511973C (ko)
DE (1) DE602004004724T2 (ko)
SE (1) SE526386C2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720308B2 (ja) * 2005-06-15 2011-07-13 ソニー株式会社 インピーダンス変換回路
US7436695B2 (en) * 2006-11-21 2008-10-14 Infineon Technologies Ag Resistive memory including bipolar transistor access devices
GB201105400D0 (en) * 2011-03-30 2011-05-11 Power Electronic Measurements Ltd Apparatus for current measurement
EP2579120B1 (en) * 2011-10-06 2014-06-04 ST-Ericsson SA LDO regulator
CN103731099A (zh) * 2012-10-11 2014-04-16 联发科技（新加坡）私人有限公司 电压至电流转换器及压控振荡器
KR20200144396A (ko) * 2019-06-18 2020-12-29 삼성전자주식회사 지터 특성 및 동작 전력을 조절하는 클록 생성기, 이를 포함하는 반도체 장치 및 클록 생성기의 동작방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364434A (en) * 1965-04-19 1968-01-16 Fairchild Camera Instr Co Biasing scheme especially suited for integrated circuits
DE1943788A1 (de) * 1969-08-28 1971-03-04 Siemens Ag Schaltungsanordnung fuer eine integrierte Verstaerkerstufe mit gesteuerter Gegenkopplung
DE3033762C2 (de) * 1980-09-08 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Entzerrerschaltung für Nachrichtensignale
DE3204217A1 (de) 1982-02-08 1983-08-18 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltung zur elektronischen verstaerkungsstellung
JPH02301308A (ja) 1989-05-16 1990-12-13 Iwatsu Electric Co Ltd ゲイン可変回路
US5493255A (en) * 1995-03-21 1996-02-20 Nokia Mobile Phones Ltd. Bias control circuit for an RF power amplifier
AU4883197A (en) * 1997-10-23 1999-05-17 Telefonaktiebolaget Lm Ericsson (Publ) Differential voltage-to-current converter
GB2334163B (en) 1999-06-10 2001-02-21 Mitel Semiconductor Ltd Variable transconductance amplifier
US6657494B2 (en) 2001-09-28 2003-12-02 International Business Machines Corporation Variable gain mixer-amplifier with fixed DC operating voltage level
JP4000003B2 (ja) 2002-04-25 2007-10-31 株式会社東芝 可変利得増幅器

Also Published As

Publication number Publication date
DE602004004724T2 (de) 2007-11-22
DE602004004724D1 (de) 2007-03-29
US20050099211A1 (en) 2005-05-12
CN1617441A (zh) 2005-05-18
EP1530289A1 (en) 2005-05-11
KR101258281B1 (ko) 2013-04-30
CN100511973C (zh) 2009-07-08
SE0302958L (sv) 2005-05-11
SE526386C2 (sv) 2005-09-06
JP2005143121A (ja) 2005-06-02
SE0302958D0 (sv) 2003-11-10
EP1530289B1 (en) 2007-02-14
US7230490B2 (en) 2007-06-12

Similar Documents

Publication Publication Date Title
KR20010020410A (ko) 선형성 및 대역폭이 개선된 가변 이득 증폭기
KR100547236B1 (ko) 전력증폭기에서의 바이어스 안정화 회로
CN112306131B (zh) 基准电压电路
US20020089378A1 (en) Current controlled CMOS transconductive amplifier arrangement
JPH0865058A (ja) 増幅器をバイアスする回路
KR101258281B1 (ko) 전압-전류 변환기 및 변환하기 위한 방법
US6781462B2 (en) Power amplifier
KR100609683B1 (ko) 온도 보상이 가능한 ｃｍｏｓ지수함수 발생기 회로
JP4083573B2 (ja) 高周波増幅装置
US5113146A (en) Amplifier arrangement
JP3461276B2 (ja) 電流供給回路およびバイアス電圧回路
JPH04307804A (ja) 単位利得最終段
US4851759A (en) Unity-gain current-limiting circuit
US6552586B2 (en) Biasing of a mixer
US6268771B1 (en) Amplifying device
US5119041A (en) High gain differential current amplifier having a low output voltage
JP2000134045A (ja) 電圧・電流変換回路
JP3910608B2 (ja) バッファ回路及びプッシュプル・バッファ回路
JP2002164747A (ja) トランジスタ回路
JPS61157108A (ja) 電圧−電流変換回路
JP3591691B2 (ja) 半導体集積回路装置
CN114866038A (zh) 运算放大器电路及其驱动方法
KR20010026418A (ko) 이득 제어 신호 발생 회로
JPH0332097Y2 (ko)
JPH10145154A (ja) カレントミラー回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180410

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee