JP2514220B2 - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP2514220B2 JP2514220B2 JP1843388A JP1843388A JP2514220B2 JP 2514220 B2 JP2514220 B2 JP 2514220B2 JP 1843388 A JP1843388 A JP 1843388A JP 1843388 A JP1843388 A JP 1843388A JP 2514220 B2 JP2514220 B2 JP 2514220B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- potential level
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
- G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
- G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Dot-Matrix Printers And Others (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、プリンタ等に使用される発光ダイオードア
レイ等の駆動回路に関するものである。
レイ等の駆動回路に関するものである。
（従来の技術） 従来、複数の発光ダイオード（以下、LEDという）が
配列されたLEDアレイの各LEDに駆動電流を供給するLED
アレイ駆動回路は、LEDアレイがカソードコモン型（ほ
とんどがこの形式）の場合、（１）NPNトランジスタの
エミッタにLED駆動電流用制限抵抗を具備した形式、あ
るいは（２）前記（１）の形式においてNPNトランジス
タをＮチャネルMOSトランジスタ（以下、NMOSという）
に置き換えた形式のいずれかが採用されるのが一般的で
ある。前記いずれの形式の場合でも、前段は相補型MOS
トランジスタ（以下、CMOSという）で構成されたCMOSイ
ンバータでオン，オフ動作の制御が行われる。
配列されたLEDアレイの各LEDに駆動電流を供給するLED
アレイ駆動回路は、LEDアレイがカソードコモン型（ほ
とんどがこの形式）の場合、（１）NPNトランジスタの
エミッタにLED駆動電流用制限抵抗を具備した形式、あ
るいは（２）前記（１）の形式においてNPNトランジス
タをＮチャネルMOSトランジスタ（以下、NMOSという）
に置き換えた形式のいずれかが採用されるのが一般的で
ある。前記いずれの形式の場合でも、前段は相補型MOS
トランジスタ（以下、CMOSという）で構成されたCMOSイ
ンバータでオン，オフ動作の制御が行われる。
一般にLEDプリンタ用のLEDアレイは32個または64個で
１チップが構成され、それに対応するLEDアレイ駆動回
路も32または64の出力形態となる。
１チップが構成され、それに対応するLEDアレイ駆動回
路も32または64の出力形態となる。
従来、前記（１）の形式のLEDアレイ駆動回路として
は、例えば第２図のようなものがあった。以下、その構
成を図を用いて説明する。
は、例えば第２図のようなものがあった。以下、その構
成を図を用いて説明する。
第２図は従来のLEDアレイ駆動回路の一構成例を示す
回路図である。このLEDアレイ駆動回路10は、複数個のL
ED20に駆動電流を供給するための回路であり、集積回路
（以下、ICという）で構成されており、電源端子11、制
御端子12、及びLED接続用の出力端子13を備えている。
電源端子11とグランドの間にはＰチャネルMOSトランジ
スタ（以下、PMOSという）及びNMOSからなるCMOSインバ
ータ14が接続され、そのインバータ14の入力側が制御端
子12に接続されている。また、電源端子11と出力端子13
の間には、NPNトランジスタからなる出力トランジスタ1
5、及びLED20の電流制限用制限抵抗16が直列に接続され
ている。インバータ14は出力トランジスタ15をオン，オ
フ制御するためのもので、そのインバータ14の出力側が
出力トランジスタ15のベースに接続されている。このよ
うなインバータ14、出力トランジスタ15、及び制限抵抗
16がLED20の数に対応して複数個設けられている。
回路図である。このLEDアレイ駆動回路10は、複数個のL
ED20に駆動電流を供給するための回路であり、集積回路
（以下、ICという）で構成されており、電源端子11、制
御端子12、及びLED接続用の出力端子13を備えている。
電源端子11とグランドの間にはＰチャネルMOSトランジ
スタ（以下、PMOSという）及びNMOSからなるCMOSインバ
ータ14が接続され、そのインバータ14の入力側が制御端
子12に接続されている。また、電源端子11と出力端子13
の間には、NPNトランジスタからなる出力トランジスタ1
5、及びLED20の電流制限用制限抵抗16が直列に接続され
ている。インバータ14は出力トランジスタ15をオン，オ
フ制御するためのもので、そのインバータ14の出力側が
出力トランジスタ15のベースに接続されている。このよ
うなインバータ14、出力トランジスタ15、及び制限抵抗
16がLED20の数に対応して複数個設けられている。
以上の構成において、制御端子12に論理“H"または
“L"のレベルの信号を入力すると、その“H"または“L"
の信号はインバータ14で反転されて出力トランジスタ15
のベースに供給される。インバータ14の出力が“H"の場
合、出力トランジスタ15がオンし、制限抵抗16を通して
IC外部のLED20に駆動電流が流れ、そのLED20が発光す
る。
“L"のレベルの信号を入力すると、その“H"または“L"
の信号はインバータ14で反転されて出力トランジスタ15
のベースに供給される。インバータ14の出力が“H"の場
合、出力トランジスタ15がオンし、制限抵抗16を通して
IC外部のLED20に駆動電流が流れ、そのLED20が発光す
る。
なお、出力トランジスタ15をNMOSで構成した前記
（２）の形式のLEDアレイ駆動回路も第２図の回路とほ
ぼ同様の動作となる。
（２）の形式のLEDアレイ駆動回路も第２図の回路とほ
ぼ同様の動作となる。
（発明が解決しようとする課題） しかしながら、上記構成の駆動回路では、出力トラン
ジスタ15の前段に設けられたインバータ14のPMOSにおけ
るドレイン電流の能力ばらつき、出力トランジスタ15が
NPNトランジスタであればそのベース・エミッタ間電圧V
beや電流増幅率hfe、NMOSであればその閾値電圧Vtやゲ
インgmのばらつき、さらに制限抵抗16の一般的な±30％
程度のばらつきが１チップ毎に発生するため、LED20の
輝度にばらつきが生じる。この輝度ばらつきは、例えば
プリンタの場合は印字品質が悪くなるため、大きな問題
であった。
ジスタ15の前段に設けられたインバータ14のPMOSにおけ
るドレイン電流の能力ばらつき、出力トランジスタ15が
NPNトランジスタであればそのベース・エミッタ間電圧V
beや電流増幅率hfe、NMOSであればその閾値電圧Vtやゲ
インgmのばらつき、さらに制限抵抗16の一般的な±30％
程度のばらつきが１チップ毎に発生するため、LED20の
輝度にばらつきが生じる。この輝度ばらつきは、例えば
プリンタの場合は印字品質が悪くなるため、大きな問題
であった。
本発明は、前記従来技術が持っていた問題点として、
駆動回路チップ毎のLED等の駆動電流のばらつきの点に
ついて解決したLEDアレイ等の駆動回路を提供するもの
である。
駆動回路チップ毎のLED等の駆動電流のばらつきの点に
ついて解決したLEDアレイ等の駆動回路を提供するもの
である。
（課題を解決するための手段） 本発明は、前記課題を解決するために、駆動回路にお
いて、第１電位レベルが与えられた第１電源ノードと、
第２電位レベルが与えられた第２電源ノードと、第１、
第２入力端子及び出力端子を有し、前記第１入力端子と
前記第２入力端子とに与えられた電位レベルに応答して
第３電位レベルを出力する演算増幅回路と、前記第１電
源ノードと前記演算増幅回路の第１入力端子との間に接
続され、前記演算増幅回路が出力する前記第３電位レベ
ルが与えられる制御電極を有し該制御電極に与えられる
電位レベルにより導通状態が制御される第１のトランジ
スタと、前記第２電源ノードと前記演算増幅回路の出力
端子との間に接続され、制御信号に応答して前記第２電
位レベルもしくは第３電位レベルを選択して出力する選
択回路と、前記第１電源ノードと駆動信号出力端子との
間に接続され、前記選択回路の出力電位が与えられる制
御電極を有し該制御電極に与えられる電位レベルにより
導通状態が制御される第２のトランジスタとを、備えて
いる。
いて、第１電位レベルが与えられた第１電源ノードと、
第２電位レベルが与えられた第２電源ノードと、第１、
第２入力端子及び出力端子を有し、前記第１入力端子と
前記第２入力端子とに与えられた電位レベルに応答して
第３電位レベルを出力する演算増幅回路と、前記第１電
源ノードと前記演算増幅回路の第１入力端子との間に接
続され、前記演算増幅回路が出力する前記第３電位レベ
ルが与えられる制御電極を有し該制御電極に与えられる
電位レベルにより導通状態が制御される第１のトランジ
スタと、前記第２電源ノードと前記演算増幅回路の出力
端子との間に接続され、制御信号に応答して前記第２電
位レベルもしくは第３電位レベルを選択して出力する選
択回路と、前記第１電源ノードと駆動信号出力端子との
間に接続され、前記選択回路の出力電位が与えられる制
御電極を有し該制御電極に与えられる電位レベルにより
導通状態が制御される第２のトランジスタとを、備えて
いる。
例えば、前記第１及び第２のトランジスタは、バイポ
ーラトランジスタである。また、前記演算増幅回路の前
記第２入力端子には、基準電位が与えられている。
ーラトランジスタである。また、前記演算増幅回路の前
記第２入力端子には、基準電位が与えられている。
（作 用） 本発明によれば、以上のように駆動回路を構成したの
で、演算増幅回路は、第１入力端子と第２入力端子とに
与えられた電位レベルに応答して第３電位レベルを出力
する。この第３電位レベルにより、第１のトランジスタ
の導通状態が制御される。選択回路は、制御信号に応答
して第２電位レベルまたは第３電位レベルのいずれか一
方を選択する。この選択された電位レベルにより、第２
のトランジスタの導通状態が制御され、駆動信号出力端
子に接続された負荷に対して駆動信号が供給される。
で、演算増幅回路は、第１入力端子と第２入力端子とに
与えられた電位レベルに応答して第３電位レベルを出力
する。この第３電位レベルにより、第１のトランジスタ
の導通状態が制御される。選択回路は、制御信号に応答
して第２電位レベルまたは第３電位レベルのいずれか一
方を選択する。この選択された電位レベルにより、第２
のトランジスタの導通状態が制御され、駆動信号出力端
子に接続された負荷に対して駆動信号が供給される。
ここで、第２のトランジスタが導通状態の時に、この
第２のトランジスタに流れる電流は、演算増幅回路の働
きにより、第１のトランジスタに流れる電流に関連した
電流となる。そのため、第２のトランジスタに流れる電
流を制御することが可能になる。
第２のトランジスタに流れる電流は、演算増幅回路の働
きにより、第１のトランジスタに流れる電流に関連した
電流となる。そのため、第２のトランジスタに流れる電
流を制御することが可能になる。
（実施例） 第１図は本発明の実施例を示すLEDアレイ駆動回路の
回路図である。
回路図である。
このLEDアレイ駆動回路30は、複数個のLED50に駆動電
流を供給するためのICで構成された回路であり、電源端
子（第１電源ノード）31、基準電圧（基準電位）Vref印
加用の端子32、外部抵抗接続用の端子33、LED接続用の
出力端子（駆動信号出力端子）34、及び制御信号端子35
を備えている。端子32には演算増幅器（演算増幅回路）
36の非反転入力端子（第２入力端子）36aが接続され、
その反転入力端子（第１入力端子）36bが端子33にフィ
ードバック接続されている。演算増幅器36の出力端子36
cには、PMOSからなるモニタ用トランジスタ37のソース
が接続され、そのゲートがグランド（第２電源ノード）
に、そのドレインがNPNトランジスタからなるモニタ用
出力トランジスタ（第１のトランジスタ）38のベース
（制御電極）にそれぞれ接続されている。出力トランジ
スタ38のコレクタは電源端子31に、エミッタは電流制限
用の内部抵抗39を介して端子33にそれぞれ接続されてい
る。
流を供給するためのICで構成された回路であり、電源端
子（第１電源ノード）31、基準電圧（基準電位）Vref印
加用の端子32、外部抵抗接続用の端子33、LED接続用の
出力端子（駆動信号出力端子）34、及び制御信号端子35
を備えている。端子32には演算増幅器（演算増幅回路）
36の非反転入力端子（第２入力端子）36aが接続され、
その反転入力端子（第１入力端子）36bが端子33にフィ
ードバック接続されている。演算増幅器36の出力端子36
cには、PMOSからなるモニタ用トランジスタ37のソース
が接続され、そのゲートがグランド（第２電源ノード）
に、そのドレインがNPNトランジスタからなるモニタ用
出力トランジスタ（第１のトランジスタ）38のベース
（制御電極）にそれぞれ接続されている。出力トランジ
スタ38のコレクタは電源端子31に、エミッタは電流制限
用の内部抵抗39を介して端子33にそれぞれ接続されてい
る。
また、演算増幅器36の出力端子36cとグランドとの間
には、PMOS40a及びNMOS40bからなるCMOSインバータ（選
択回路）40が接続され、そのインバータ40の入力側が制
御信号端子35に、そのインバータ40の出力側がNPNトラ
ンジスタからなる出力トランジスタ（第２のトランジス
タ）41のベース（制御電極）にそれぞれ接続されてい
る。インバータ40は制御信号に基づき出力トランジスタ
41をオン，オフするためのもので、その出力トランジス
タ41のコレクタが電源端子31に、エミッタが電流制限用
の内部抵抗42を介して出力端子34にそれぞれ接続されて
いる。
には、PMOS40a及びNMOS40bからなるCMOSインバータ（選
択回路）40が接続され、そのインバータ40の入力側が制
御信号端子35に、そのインバータ40の出力側がNPNトラ
ンジスタからなる出力トランジスタ（第２のトランジス
タ）41のベース（制御電極）にそれぞれ接続されてい
る。インバータ40は制御信号に基づき出力トランジスタ
41をオン，オフするためのもので、その出力トランジス
タ41のコレクタが電源端子31に、エミッタが電流制限用
の内部抵抗42を介して出力端子34にそれぞれ接続されて
いる。
端子33には抵抗値Ｒの調整用外部抵抗51の一端が、ま
た他端がグランドに接続され、さらに出力端子34にはLE
D50のアノードが接続され、そのカソードがグランドに
接続されている。
た他端がグランドに接続され、さらに出力端子34にはLE
D50のアノードが接続され、そのカソードがグランドに
接続されている。
インバータ40、出力トランジスタ41、及び内部抵抗42
は、LED50の数に対応して複数個並列に接続されてい
る。
は、LED50の数に対応して複数個並列に接続されてい
る。
次に、動作を説明する。
モニタ用トランジスタ37はゲートがグランドに接続さ
れているため、常時オン状態になっている。そのため、
モニタ用出力トランジスタ38もオン状態となり、内部抵
抗39及び外部抵抗33を通してグランドに電流が流れる。
内部抵抗39と外部抵抗33の接続点である端子33は、演算
増幅器36の反転入力端子36bに接続されているため、演
算増幅器36の動作によって端子32に印加される基準電圧
Vrefと同電位に保持される。つまり、トランジスタ37の
閾値電圧Vtとゲイン、トランジスタ38のベース・エミッ
タ間電圧Vbeと電流増幅率hfeのばらつき、さらに温度特
性に影響されることなく、端子33は基準電圧Vrefと同電
位に制御される。そして、端子33からグランドへ流れる
Ｉは、Ｉ＝Vref/Rで決まる。
れているため、常時オン状態になっている。そのため、
モニタ用出力トランジスタ38もオン状態となり、内部抵
抗39及び外部抵抗33を通してグランドに電流が流れる。
内部抵抗39と外部抵抗33の接続点である端子33は、演算
増幅器36の反転入力端子36bに接続されているため、演
算増幅器36の動作によって端子32に印加される基準電圧
Vrefと同電位に保持される。つまり、トランジスタ37の
閾値電圧Vtとゲイン、トランジスタ38のベース・エミッ
タ間電圧Vbeと電流増幅率hfeのばらつき、さらに温度特
性に影響されることなく、端子33は基準電圧Vrefと同電
位に制御される。そして、端子33からグランドへ流れる
Ｉは、Ｉ＝Vref/Rで決まる。
LEDに接続される他の駆動回路がオン状態になる場合
は、CMOSインバータ40におけるPMOS40aのゲートがグラ
ンドへ接続された状態であり、トランジスタ37、38及び
内部抵抗39と、トランジスタ40a,41及び内部抵抗42とが
全く同じ動作状態となる。ここで、基板電極VrefをLED
アレイのLEDオン電圧と同じ電圧を選ぶことによって、
前記のＩ＝Vref/Rの電流が同一構成の全LEDに流れる。
また、外部抵抗51は全駆動回路チップで同一抵抗値Ｒで
あり、１チップ毎にその抵抗値を変えなくても同一の駆
動電流が各LEDに流れる。
は、CMOSインバータ40におけるPMOS40aのゲートがグラ
ンドへ接続された状態であり、トランジスタ37、38及び
内部抵抗39と、トランジスタ40a,41及び内部抵抗42とが
全く同じ動作状態となる。ここで、基板電極VrefをLED
アレイのLEDオン電圧と同じ電圧を選ぶことによって、
前記のＩ＝Vref/Rの電流が同一構成の全LEDに流れる。
また、外部抵抗51は全駆動回路チップで同一抵抗値Ｒで
あり、１チップ毎にその抵抗値を変えなくても同一の駆
動電流が各LEDに流れる。
本実施例では、演算増幅器36の非反転入力端子36aに
基準電圧Vrefを与え、さらに外付けの外部抵抗51によっ
てLED駆動電流を調整するようにしたので、外部抵抗51
の抵抗値を全チップ同一抵抗値にして各チップ毎の特性
ばらつきを簡単に補正でき、各チップ毎のLED駆動電流
のばらつきをなくして均一化できる。これにより、例え
ばLEDプリンタの印字濃度ばらつきがなくなり、印字品
質が著しく良くなる。
基準電圧Vrefを与え、さらに外付けの外部抵抗51によっ
てLED駆動電流を調整するようにしたので、外部抵抗51
の抵抗値を全チップ同一抵抗値にして各チップ毎の特性
ばらつきを簡単に補正でき、各チップ毎のLED駆動電流
のばらつきをなくして均一化できる。これにより、例え
ばLEDプリンタの印字濃度ばらつきがなくなり、印字品
質が著しく良くなる。
なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。
形が可能である。その変形例としては、例えば次のよう
なものがある。
（ａ） モニタ用トランジスタ37はNMOS等の他のトラン
ジスタで構成し、さらにそれに対応してインバータ40を
他のトランジスタで構成してもよい。
ジスタで構成し、さらにそれに対応してインバータ40を
他のトランジスタで構成してもよい。
（ｂ） モニタ用出力トランジスタ38及び出力トランジ
スタ41をNMOS等の他のトランジスタで構成してもよい。
スタ41をNMOS等の他のトランジスタで構成してもよい。
（ｃ） 上記実施例のLEDアレイ駆動回路は、LEDプリン
タの他に、種々のものに適用できる。
タの他に、種々のものに適用できる。
（発明の効果） 以上詳細に説明したように、本発明によれば、演算増
幅回路と、この演算増幅回路から出力される第３電位レ
ベルによって制御される第１のトランジスタと、第２電
位レベルまたは第３電位レベルのいずれか一方を選択し
て出力する選択回路と、この選択回路の出力電位によっ
て制御される第２のトランジスタとを有しているので、
第２のトランジスタが導通状態の時に、第１のトランジ
スタに流れる電流に関連した電流を該第２のトランジス
タに流すことが可能になる。このように、第２のトラン
ジスタに流れる電流を制御することが可能になるので、
例えば、LEDアレイ等の負荷を駆動する場合、外部抵抗
を全チップ同一抵抗値にしてチップ毎のLED駆動電流の
ばらつきを均一化できる。従って、例えばLEDプリンタ
等に適用すれば、輝度ばらつきのない高い印字品質が得
られる。
幅回路と、この演算増幅回路から出力される第３電位レ
ベルによって制御される第１のトランジスタと、第２電
位レベルまたは第３電位レベルのいずれか一方を選択し
て出力する選択回路と、この選択回路の出力電位によっ
て制御される第２のトランジスタとを有しているので、
第２のトランジスタが導通状態の時に、第１のトランジ
スタに流れる電流に関連した電流を該第２のトランジス
タに流すことが可能になる。このように、第２のトラン
ジスタに流れる電流を制御することが可能になるので、
例えば、LEDアレイ等の負荷を駆動する場合、外部抵抗
を全チップ同一抵抗値にしてチップ毎のLED駆動電流の
ばらつきを均一化できる。従って、例えばLEDプリンタ
等に適用すれば、輝度ばらつきのない高い印字品質が得
られる。
第１図は本発明の実施例を示すLEDアレイ駆動回路の回
路図、第２図は従来のLEDアレイ駆動回路の回路図であ
る。 30……LEDアレイ駆動回路、31……電源端子、32……基
準電圧印加用端子、33……外部抵抗接続用端子、34……
LED接続用出力端子、35……制御信号端子、36……演算
増幅器、36a……非反転端子、36b……反転端子、36c…
…出力端子、37……モニタ用トランジスタ、38……モニ
タ用出力トランジスタ、39,42……内部抵抗、40……イ
ンバータ、41……出力トランジスタ、50……LED、51…
…外部抵抗。
路図、第２図は従来のLEDアレイ駆動回路の回路図であ
る。 30……LEDアレイ駆動回路、31……電源端子、32……基
準電圧印加用端子、33……外部抵抗接続用端子、34……
LED接続用出力端子、35……制御信号端子、36……演算
増幅器、36a……非反転端子、36b……反転端子、36c…
…出力端子、37……モニタ用トランジスタ、38……モニ
タ用出力トランジスタ、39,42……内部抵抗、40……イ
ンバータ、41……出力トランジスタ、50……LED、51…
…外部抵抗。
Claims (3)
- 【請求項１】第１電位レベルが与えられた第１電源ノー
ドと、 第２電位レベルが与えられた第２電源ノードと、 第１、第２入力端子及び出力端子を有し、前記第１入力
端子と前記第２入力端子とに与えられた電位レベルに応
答して第３電位レベルを出力する演算増幅回路と、 前記第１電源ノードと前記演算増幅回路の第１入力端子
との間に接続され、前記演算増幅回路が出力する前記第
３電位レベルが与えられる制御電極を有し該制御電極に
与えられる電位レベルにより導通状態が制御される第１
のトランジスタと、 前記第２電源ノードと前記演算増幅回路の出力端子との
間に接続され、制御信号に応答して前記第２電位レベル
もしくは第３電位レベルを選択して出力する選択回路
と、 前記第１電源ノードと駆動信号出力端子との間に接続さ
れ、前記選択回路の出力電位が与えられる制御電極を有
し該制御電極に与えられる電位レベルにより導通状態が
制御される第２のトランジスタとを有することを特徴と
する駆動回路。 - 【請求項２】前記第１及び第２のトランジスタは、バイ
ポーラトランジスタであることを特徴とする請求項１記
載の駆動回路。 - 【請求項３】前記演算増幅回路の前記第２入力端子には
基準電位が与えられていることを特徴とする請求項１記
載の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1843388A JP2514220B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1843388A JP2514220B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01192574A JPH01192574A (ja) | 1989-08-02 |
| JP2514220B2 true JP2514220B2 (ja) | 1996-07-10 |
Family
ID=11971513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1843388A Expired - Lifetime JP2514220B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514220B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106185A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Drive circuit for light emitting diode |
| JPH01161271A (ja) * | 1987-12-17 | 1989-06-23 | Nec Corp | Ｌｅｄドライバー回路 |
-
1988
- 1988-01-28 JP JP1843388A patent/JP2514220B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01192574A (ja) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0000844B1 (en) | Semiconductor circuit arrangement for controlling a controlled device. | |
| US6222357B1 (en) | Current output circuit with controlled holdover capacitors | |
| US4943737A (en) | BICMOS regulator which controls MOS transistor current | |
| JP3385995B2 (ja) | 過電流検出回路及びこれを内蔵した半導体集積回路 | |
| JPH11121852A (ja) | 発光素子駆動回路 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4647841A (en) | Low voltage, high precision current source | |
| US4476428A (en) | Power supply device | |
| JPH0576792B2 (ja) | ||
| JP2001084043A (ja) | 半導体装置 | |
| JP2514220B2 (ja) | 駆動回路 | |
| US6900688B2 (en) | Switch circuit | |
| JP2516236B2 (ja) | 駆動回路 | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| EP1262852B1 (en) | Current source | |
| JPH0795045A (ja) | 半導体集積回路 | |
| US5939907A (en) | Low power, high speed driving circuit for driving switching elements | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| US6380794B1 (en) | Hybrid circuit having current source controlled by a comparator | |
| JP2734426B2 (ja) | レベル変換回路 | |
| JP4763900B2 (ja) | 発光素子の駆動回路 | |
| US5130637A (en) | Constant voltage generating circuit | |
| JP3488088B2 (ja) | 発光ダイオード駆動回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JP2000122738A (ja) | 電流源回路および電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |