JPH01192574A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPH01192574A JPH01192574A JP63018433A JP1843388A JPH01192574A JP H01192574 A JPH01192574 A JP H01192574A JP 63018433 A JP63018433 A JP 63018433A JP 1843388 A JP1843388 A JP 1843388A JP H01192574 A JPH01192574 A JP H01192574A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- led
- output
- output transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 241000876458 Varanus niloticus Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
- G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
- G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Dot-Matrix Printers And Others (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プリンタ等に使用される発光ダイオードアレ
イ駆動回路に関するものである。
イ駆動回路に関するものである。
（従来の技術）
従来、複数の発光ダイオード（以下、ＬＥＤという）が
配列されたＬＥＤアレイの各ＬＥＤに駆動電流を供給す
るＬＥＤアレイ駆動回路は、ＬＥＤアレイがカンードコ
モン型（はとんどがこの形式）の場合、（１）ＮＰＮト
ランジスタのエミッタにＬＥＤ駆動電流用制限抵抗を具
備した形式、あるいは（２）前記（１）の形式において
ＮＰＮトランジスタをＮチャネルＭＯＳトランジスタ（
以下、ＮＭＯ８という〉に置き換えた形式のいずれかが
採用されるが一般的である。前記いずれの形式の場合で
も、前段は相補型ＭＯＳトランジスタ（以下、ＣＭＯ８
という）で構成されたＣＭＯＳインバータでオン、オフ
動作の制御が行われる。
配列されたＬＥＤアレイの各ＬＥＤに駆動電流を供給す
るＬＥＤアレイ駆動回路は、ＬＥＤアレイがカンードコ
モン型（はとんどがこの形式）の場合、（１）ＮＰＮト
ランジスタのエミッタにＬＥＤ駆動電流用制限抵抗を具
備した形式、あるいは（２）前記（１）の形式において
ＮＰＮトランジスタをＮチャネルＭＯＳトランジスタ（
以下、ＮＭＯ８という〉に置き換えた形式のいずれかが
採用されるが一般的である。前記いずれの形式の場合で
も、前段は相補型ＭＯＳトランジスタ（以下、ＣＭＯ８
という）で構成されたＣＭＯＳインバータでオン、オフ
動作の制御が行われる。
一般にＬＥＤプリンタ用のＬＥＤアレイは３２個または
６４個で１チツプが構成され、それに対応するＬＥＤア
レイ駆動回路も３２または６４の出力形態となる。
６４個で１チツプが構成され、それに対応するＬＥＤア
レイ駆動回路も３２または６４の出力形態となる。
従来、前記（１）の形式のＬＥＤアレイ駆動回路として
は、例えば第２図のようなものがあった。
は、例えば第２図のようなものがあった。
以下、その構成を図を用いて説明する。
第２図は従来のＬＥＤアレイ駆動回路の一構成例を示す
回路図である。このＬＥＤアレイ駆動回路１０は、複数
個のＬＥＤ２０に駆動電流を供給するための回路であり
、集積回路（以下、ＩＣという）で構成されており、電
源端子１１、制御端子１２、及びＬＥＤ接続用の出力端
子１３を備えている。電源端子１１とグランドの間には
ＰチャネルＭＯＳトランジスタ（以下、ＰＭＯ８という
）及びＮＭＯ８からなるＣＭＯＳインバータ１４が接続
され、そのインバータ１４の入力側が制御端子１２に接
続されている。また、電源端子１１と出力端子１３の間
には、ＮＰＮ トランジスタからなる出力トランジスタ
１５、及びＬＥＤ２０の電流制限用制限抵抗１６が直列
に接続されている。
回路図である。このＬＥＤアレイ駆動回路１０は、複数
個のＬＥＤ２０に駆動電流を供給するための回路であり
、集積回路（以下、ＩＣという）で構成されており、電
源端子１１、制御端子１２、及びＬＥＤ接続用の出力端
子１３を備えている。電源端子１１とグランドの間には
ＰチャネルＭＯＳトランジスタ（以下、ＰＭＯ８という
）及びＮＭＯ８からなるＣＭＯＳインバータ１４が接続
され、そのインバータ１４の入力側が制御端子１２に接
続されている。また、電源端子１１と出力端子１３の間
には、ＮＰＮ トランジスタからなる出力トランジスタ
１５、及びＬＥＤ２０の電流制限用制限抵抗１６が直列
に接続されている。
インバータ１４は出力トランジスタ１５をオン。
オフ制御するためのもので、そのインバータ１４の出力
側が出力トランジスタ１５のベースに接続されている。
側が出力トランジスタ１５のベースに接続されている。
このようなインバータ１４、出力トランジスタ１５、及
び制限抵抗１６がＬＥＤ２０の数に対応して複数個設け
られている。
び制限抵抗１６がＬＥＤ２０の数に対応して複数個設け
られている。
以上の構成において、制御端子１２に論理１１ ＨＩＩ
または“Ｌ＋＋のレベルの信号を入力すると、その“Ｈ
ｌｌまたは′″Ｌ”の信号はインバータ１４で反転され
て出力トランジスタ１５のベースに供給される。インバ
ータ１４の出力が１１８１１の場合、出力トランジスタ
１５がオンし、制限抵抗１６を通してＩＣ外部のＬＥＤ
２０に駆動電流が流れ、そのＬＥＤ２０が発光する。
または“Ｌ＋＋のレベルの信号を入力すると、その“Ｈ
ｌｌまたは′″Ｌ”の信号はインバータ１４で反転され
て出力トランジスタ１５のベースに供給される。インバ
ータ１４の出力が１１８１１の場合、出力トランジスタ
１５がオンし、制限抵抗１６を通してＩＣ外部のＬＥＤ
２０に駆動電流が流れ、そのＬＥＤ２０が発光する。
なお、出力トランジスタ１５をＮＭＯ８で構成した前記
（２）の形式のＬＥＤアレイ駆動回路も第２図の回路と
ほぼ同様の動作となる。
（２）の形式のＬＥＤアレイ駆動回路も第２図の回路と
ほぼ同様の動作となる。
（発明が解決しようとする課題）
しかしながら、上記構成の駆動回路では、出力トランジ
スタ１５の前段に設けられたインバータ１４のＰＭＯ８
におけるドレイン電流の能力ばらつき、出力トランジス
タ１５がＮＰＮ）ランジスタであればそのベース・エミ
ッタ間電圧■ｂｏや電流増幅率り、。、ＮＭＯ８であれ
ばその間値電圧ＶｔやゲインｇＩＩｌのばらつき、さら
に制限抵抗１６の一般的な±３０％程度のばらつきが１
チツプ毎に発生するため、ＬＥＤ２０の輝度にばらつき
が生じる。この輝度ばらつきは、例えばプリンタの場合
は印字品質が悪くなるため、大きな問題であつた。
スタ１５の前段に設けられたインバータ１４のＰＭＯ８
におけるドレイン電流の能力ばらつき、出力トランジス
タ１５がＮＰＮ）ランジスタであればそのベース・エミ
ッタ間電圧■ｂｏや電流増幅率り、。、ＮＭＯ８であれ
ばその間値電圧ＶｔやゲインｇＩＩｌのばらつき、さら
に制限抵抗１６の一般的な±３０％程度のばらつきが１
チツプ毎に発生するため、ＬＥＤ２０の輝度にばらつき
が生じる。この輝度ばらつきは、例えばプリンタの場合
は印字品質が悪くなるため、大きな問題であつた。
本発明は前記従来技術が持っていた問題点として、駆動
回路チップ毎のＬＥＤ駆動電流のばらつきの点について
解決したＬＥＤアレイ駆動回路を提供するものである。
回路チップ毎のＬＥＤ駆動電流のばらつきの点について
解決したＬＥＤアレイ駆動回路を提供するものである。
（課題を解決するための手段）
本発明は前記課題を解決するために、複数のＬＥＤ配列
されたＬＥＤアレイの各ＬＥＤに駆動電流を供給するＬ
ＥＤアレイ駆動回路において、基準電圧が印加される非
反転入力端子、反転入力端子及び出力端子を有する演算
増幅器と、電源側に接続され制御電極をそれぞれ有する
出力トランジスタ及びモニタ用出力トランジスタと、前
記出力トランジスタとＬＥＤ接続用出力端子との間に接
続された電流制限用内部抵抗と、前記モニタ用出力トラ
ンジスタと外部抵抗接続用端子及び前記反転入力端子と
の間に接続された電流制限用内部抵抗と、前記演算増幅
器の出力端子とグランドとの間に接続され制御信号を反
転して前記出力トランジスタの制御電極に供給するイン
バータと、前記インバータの構成素子の１つとほぼ同一
の特性を有し前記演算増幅器の出力を前記モニタ用出力
トランジスタの制御電極に供給するモニタ用トランジス
タとを備えたものである。
されたＬＥＤアレイの各ＬＥＤに駆動電流を供給するＬ
ＥＤアレイ駆動回路において、基準電圧が印加される非
反転入力端子、反転入力端子及び出力端子を有する演算
増幅器と、電源側に接続され制御電極をそれぞれ有する
出力トランジスタ及びモニタ用出力トランジスタと、前
記出力トランジスタとＬＥＤ接続用出力端子との間に接
続された電流制限用内部抵抗と、前記モニタ用出力トラ
ンジスタと外部抵抗接続用端子及び前記反転入力端子と
の間に接続された電流制限用内部抵抗と、前記演算増幅
器の出力端子とグランドとの間に接続され制御信号を反
転して前記出力トランジスタの制御電極に供給するイン
バータと、前記インバータの構成素子の１つとほぼ同一
の特性を有し前記演算増幅器の出力を前記モニタ用出力
トランジスタの制御電極に供給するモニタ用トランジス
タとを備えたものである。
（作用）
本発明によれば、以上のようにＬＥＤアレイ駆動回路を
構成したので、演算増幅器は基準電圧に基づき、外部抵
抗にＬＥＤ駆動電流とほぼ同一の電流を流すように働く
。これにより、外部抵抗を全チップ同一抵抗値にし、か
つチップ毎のＬＥＤ駆動電流の均一化が図れる。従って
前記問題点を除去できるのである。
構成したので、演算増幅器は基準電圧に基づき、外部抵
抗にＬＥＤ駆動電流とほぼ同一の電流を流すように働く
。これにより、外部抵抗を全チップ同一抵抗値にし、か
つチップ毎のＬＥＤ駆動電流の均一化が図れる。従って
前記問題点を除去できるのである。
（実施例）
第１図は本発明の実施例を示すＬＥＤアレイ駆動回路の
回路図である。
回路図である。
このＬＥＤアレイ駆動回路３０は、複数個のＬＥＤ５０
に駆動電流を供給するためのＩＣで構成された回路であ
り、電源端子３１、基準電圧Ｖｒ８ｆ印加用の端子３２
、外部抵抗接続用の端子３３、ＬＥＤ接続用の出力端子
３４、及び制御信号端子３５を備えている。端子３２に
は演算増幅器３６の非反転入力端子３６ａが接続され、
その反転入力端子３６ｂが端子３３にフィードバック接
続されている。演算増幅器３６の出力端子３６ｃには、
ＰＭＯ８からなるモニタ用トランジスタ３７のソースが
接続され、そのゲートがグランドに、そのドレインがＮ
ＰＮトランジスタからなるモニタ用出力トランジスタ３
８のベース（制御電極）にそれぞれ接続されている。出
力トランジスタ３８のコレクタは電源端子３１に、エミ
ッタは電流制限用の内部抵抗３９を介して端子３３にそ
れぞれ接続されている。
に駆動電流を供給するためのＩＣで構成された回路であ
り、電源端子３１、基準電圧Ｖｒ８ｆ印加用の端子３２
、外部抵抗接続用の端子３３、ＬＥＤ接続用の出力端子
３４、及び制御信号端子３５を備えている。端子３２に
は演算増幅器３６の非反転入力端子３６ａが接続され、
その反転入力端子３６ｂが端子３３にフィードバック接
続されている。演算増幅器３６の出力端子３６ｃには、
ＰＭＯ８からなるモニタ用トランジスタ３７のソースが
接続され、そのゲートがグランドに、そのドレインがＮ
ＰＮトランジスタからなるモニタ用出力トランジスタ３
８のベース（制御電極）にそれぞれ接続されている。出
力トランジスタ３８のコレクタは電源端子３１に、エミ
ッタは電流制限用の内部抵抗３９を介して端子３３にそ
れぞれ接続されている。
また、演算増幅器３６の出力端子３６ｃとグランドとの
間には、ＰＭＯ３４０ａ及びＮＭＯ８４０ｂからなるＣ
ＭＯＳインバータ４０が接続され、そのインバータ４０
の入力側が制御信号端子３５に、そのインバータ４０の
出力側がＮＰＮトランジスタからなる出力トランジスタ
４１のベース（制御電極）にそれぞれ接続されている。
間には、ＰＭＯ３４０ａ及びＮＭＯ８４０ｂからなるＣ
ＭＯＳインバータ４０が接続され、そのインバータ４０
の入力側が制御信号端子３５に、そのインバータ４０の
出力側がＮＰＮトランジスタからなる出力トランジスタ
４１のベース（制御電極）にそれぞれ接続されている。
インバータ４０は制御信号に基づき出力トランジスタ４
１をオン、オフするためのもので、その出力トランジス
タ４１のコレクタが電源端子３１に、エミッタが電流制
限用の内部抵抗４２を介して出力端子３４にそれぞれ接
続されている。
１をオン、オフするためのもので、その出力トランジス
タ４１のコレクタが電源端子３１に、エミッタが電流制
限用の内部抵抗４２を介して出力端子３４にそれぞれ接
続されている。
端子３３にはグランドに接続されて抵抗値Ｒの調整用外
部抵抗５１が外付けられ、さらに出力端子３４にはＬＥ
Ｄ５０のアノードが接続され、そのカソードがグランド
に接続されている。
部抵抗５１が外付けられ、さらに出力端子３４にはＬＥ
Ｄ５０のアノードが接続され、そのカソードがグランド
に接続されている。
インバータ４０、出力トランジスタ４１、及び内部抵抗
４２は、ＬＥＤ５０の数に対応して複数個並列に接続さ
れている。
４２は、ＬＥＤ５０の数に対応して複数個並列に接続さ
れている。
次に、動作を説明する。
モニタ用トランジスタ３７はゲートがグランドに接続さ
れているため、常時オン状態になっている。そのため、
モニタ用出力トランジスタ３８もオン状態となり、内部
抵抗３９及び外部抵抗３３を通してグランドに電源電流
が流れる。内部抵抗３９と外部抵抗３３の接続点である
端子３３は、演算増幅器３６の反転入力端子３６ｂに接
続されているため、演算増幅器３６の動作によって端子
３２に印加される基準電圧Ｖ、。ｆと同電位に保持され
る６つまり、トランジスタ３７の閾値電圧Ｖｔとゲイン
、ト・ランジスタ３８のベース・エミッタ間電圧■ｂｏ
と電流増幅率ｈｆｅのばらつき、さらに温度特性に影響
されることなく、端子３３は基準電圧■、。ｆと同電位
に制御される。そして、端子３３からグランドへ流れる
■は、Ｉ−Ｖ、。ｆ／Ｒで決まる。
れているため、常時オン状態になっている。そのため、
モニタ用出力トランジスタ３８もオン状態となり、内部
抵抗３９及び外部抵抗３３を通してグランドに電源電流
が流れる。内部抵抗３９と外部抵抗３３の接続点である
端子３３は、演算増幅器３６の反転入力端子３６ｂに接
続されているため、演算増幅器３６の動作によって端子
３２に印加される基準電圧Ｖ、。ｆと同電位に保持され
る６つまり、トランジスタ３７の閾値電圧Ｖｔとゲイン
、ト・ランジスタ３８のベース・エミッタ間電圧■ｂｏ
と電流増幅率ｈｆｅのばらつき、さらに温度特性に影響
されることなく、端子３３は基準電圧■、。ｆと同電位
に制御される。そして、端子３３からグランドへ流れる
■は、Ｉ−Ｖ、。ｆ／Ｒで決まる。
ＬＥＤに接続される他の駆動回路がオン状態になる場合
は、ＣＭＯＳインバータ４０におけるＰＭＯ３４０ａの
ゲートがグランドへ接続された状態であり、トランジス
タ３７．３８及び内部抵抗３つと、トランジスタ４０ａ
、４１及び内部抵抗４２とが全く同じ動作状態となる。
は、ＣＭＯＳインバータ４０におけるＰＭＯ３４０ａの
ゲートがグランドへ接続された状態であり、トランジス
タ３７．３８及び内部抵抗３つと、トランジスタ４０ａ
、４１及び内部抵抗４２とが全く同じ動作状態となる。
ここで、基板電圧■、。ｆをＬＥＤアレイのＬＥＤオン
電圧と同じ電圧を選ぶことによって、前記のＩ ＝ Ｖ
、８（／ Ｒの電流が同一構成の全ＬＥＤに流れる。
電圧と同じ電圧を選ぶことによって、前記のＩ ＝ Ｖ
、８（／ Ｒの電流が同一構成の全ＬＥＤに流れる。
また、外部抵抗５１は全駆動回路チップで同一抵抗値Ｒ
であり、１チツプ毎にその抵抗値を変えなくても同一の
駆動電流が各ＬＥＤに流れる。
であり、１チツプ毎にその抵抗値を変えなくても同一の
駆動電流が各ＬＥＤに流れる。
本実施例では、演算増幅器３６の非反転入力端子３６ａ
に基準電圧■ｒｅｆを与え、さらに外付けの外部抵抗５
１によってＬＥＤ駆動電流を調整するようにしたので、
外部抵抗５１の抵抗値を全チップ同一抵抗値にして各チ
ップ毎の特性ばらつきを簡単に補正でき、各チップ毎の
ＬＥＤ駆動電流のばらつきをなくして均一化できる。こ
れにより、例えばＬＥＤプリンタの印字濃度ばらつきが
なくなり、印字品質が著しく良くなる。
に基準電圧■ｒｅｆを与え、さらに外付けの外部抵抗５
１によってＬＥＤ駆動電流を調整するようにしたので、
外部抵抗５１の抵抗値を全チップ同一抵抗値にして各チ
ップ毎の特性ばらつきを簡単に補正でき、各チップ毎の
ＬＥＤ駆動電流のばらつきをなくして均一化できる。こ
れにより、例えばＬＥＤプリンタの印字濃度ばらつきが
なくなり、印字品質が著しく良くなる。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。
が可能である。その変形例としては、例えば次のような
ものがある。
（ａ） モニタ用トランジスタ３７はＮＭＯＳ等の他
のトランジスタで構成し、さらにそれに対応してインバ
ータ４０を他のトランジスタで構成してもよい。
のトランジスタで構成し、さらにそれに対応してインバ
ータ４０を他のトランジスタで構成してもよい。
（ｂ） モニタ用出力トランジスタ３８及び出力トラ
ンジスタ４１をＮＭＯＳ等の他のトランジスタで構成し
てもよい。
ンジスタ４１をＮＭＯＳ等の他のトランジスタで構成し
てもよい。
（Ｃ） 本実施例のＬＥＤアレイ駆動回路は、ＬＥＤ
プリンタの他に、種々のものに適用できる。
プリンタの他に、種々のものに適用できる。
（発明の効果）
以上詳細に説明したように、本発明によれば、演算増幅
器、モニタ用トランジスタ、モニタ用出力トランジスタ
、及び外付けの外部抵抗を設けなので、外部抵抗を全チ
ップ同一抵抗値にしてチップ毎のＬＥＤ駆動電流のばら
つきを演算増幅器で均一化できる。従って、例えばＬＥ
Ｄプリンタに適用すれば、輝度ばらつきのない高い印字
品質が得られる。
器、モニタ用トランジスタ、モニタ用出力トランジスタ
、及び外付けの外部抵抗を設けなので、外部抵抗を全チ
ップ同一抵抗値にしてチップ毎のＬＥＤ駆動電流のばら
つきを演算増幅器で均一化できる。従って、例えばＬＥ
Ｄプリンタに適用すれば、輝度ばらつきのない高い印字
品質が得られる。
第１図は本発明の実施例を示すＬＥＤアレイ駆動回路の
回路図、第２図は従来のＬＥＤアレイ駆動回路の回路図
である。 ３０・・・・・・ＬＥＤアレイ駆動回路、３１・・・・
・・電源端子、３２・・・・・・基準電圧印加用端子、
３３・・・・・・外部抵抗接続用端子、３４・・・・・
・ＬＥＤ接続用出力端子、３５・・・・・・制御信号端
子、３６・・・・・・演算増幅器、３６ａ・・・・・・
非反転端子、３６ｂ・・・・・・反転端子、３６ｃ・・
・・・・出力端子、３７・・・・・・モニタ用トランジ
スタ、３８・・・・・・モニタ用出力トランジスタ、３
９゜４２・・・・・・内部抵抗、４０・・・・・・イン
バータ、４１・・・・・・出力トランジスタ、５０・・
・・・・ＬＥＤ、５１・・・・・・外部抵抗。 出願人代理人 柿 本 恭 成木発明のＬＥＤ
アレイ駈肋回路 ９へ １ 図
回路図、第２図は従来のＬＥＤアレイ駆動回路の回路図
である。 ３０・・・・・・ＬＥＤアレイ駆動回路、３１・・・・
・・電源端子、３２・・・・・・基準電圧印加用端子、
３３・・・・・・外部抵抗接続用端子、３４・・・・・
・ＬＥＤ接続用出力端子、３５・・・・・・制御信号端
子、３６・・・・・・演算増幅器、３６ａ・・・・・・
非反転端子、３６ｂ・・・・・・反転端子、３６ｃ・・
・・・・出力端子、３７・・・・・・モニタ用トランジ
スタ、３８・・・・・・モニタ用出力トランジスタ、３
９゜４２・・・・・・内部抵抗、４０・・・・・・イン
バータ、４１・・・・・・出力トランジスタ、５０・・
・・・・ＬＥＤ、５１・・・・・・外部抵抗。 出願人代理人 柿 本 恭 成木発明のＬＥＤ
アレイ駈肋回路 ９へ １ 図
Claims (1)
- 【特許請求の範囲】 １、複数の発光ダイオードが配列された発光ダイオード
アレイの各発光ダイオードに駆動電流を供給する発光ダ
イオードアレイ駆動回路において、基準電圧が印加され
る非反転入力端子、反転入力端子及び出力端子を有する
演算増幅器と、電源側に接続され制御電極をそれぞれ有
する出力トランジスタ及びモニタ用出力トランジスタと
、前記出力トランジスタと発光ダイオード接続用出力端
子との間に接続された電流制限用内部抵抗と、 前記モニタ用出力トランジスタと外部抵抗接続用端子及
び前記反転入力端子との間に接続された電流制限用内部
抵抗と、 前記演算増幅器の出力端子とグランドとの間に接続され
制御信号を反転して前記出力トランジスタの制御電極に
供給するインバータと、 前記インバータの構成素子の１つとほぼ同一の特性を有
し前記演算増幅器の出力を前記モニタ用出力トランジス
タの制御電極に供給するモニタ用トランジスタとを、 備えたことを特徴とする発光ダイオードアレイ駆動回路
。 ２、前記出力トランジスタ及びモニタ用出力トランジス
タはＮＰＮトランジスタまたはＮチャネルＭＯＳトラン
ジスタで構成し、前記インバータは相補型ＭＯＳトラン
ジスタで構成した請求項１記載の発光ダイオードアレイ
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1843388A JP2514220B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1843388A JP2514220B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01192574A true JPH01192574A (ja) | 1989-08-02 |
| JP2514220B2 JP2514220B2 (ja) | 1996-07-10 |
Family
ID=11971513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1843388A Expired - Lifetime JP2514220B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514220B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106185A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Drive circuit for light emitting diode |
| JPH01161271A (ja) * | 1987-12-17 | 1989-06-23 | Nec Corp | Ｌｅｄドライバー回路 |
-
1988
- 1988-01-28 JP JP1843388A patent/JP2514220B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106185A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Drive circuit for light emitting diode |
| JPH01161271A (ja) * | 1987-12-17 | 1989-06-23 | Nec Corp | Ｌｅｄドライバー回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2514220B2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222357B1 (en) | Current output circuit with controlled holdover capacitors | |
| US4216393A (en) | Drive circuit for controlling current output rise and fall times | |
| US4647841A (en) | Low voltage, high precision current source | |
| US6710632B2 (en) | Drive circuit | |
| US4701635A (en) | Current driving circuit with CMOS inverter | |
| JPH0576792B2 (ja) | ||
| JPH01192574A (ja) | 駆動回路 | |
| US6525602B1 (en) | Input stage for a buffer with negative feed-back | |
| US4289977A (en) | CMOS Compatible bipolar drive circuit with protective clamp | |
| JP2516236B2 (ja) | 駆動回路 | |
| JP2830578B2 (ja) | 定電流発生回路 | |
| US4628249A (en) | Power supply having a predetermined value of input impedance | |
| US6380794B1 (en) | Hybrid circuit having current source controlled by a comparator | |
| JPH0795045A (ja) | 半導体集積回路 | |
| JP2638016B2 (ja) | 半導体回路 | |
| JPS6240814A (ja) | 遅延回路 | |
| JP3408193B2 (ja) | Ｌｅｄ駆動回路 | |
| JP2004072681A (ja) | コンパレータ回路およびこの回路を有する半導体集積回路 | |
| JP2772069B2 (ja) | 定電流回路 | |
| KR100262337B1 (ko) | 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로 | |
| JP2516245B2 (ja) | 駆動回路 | |
| KR0162988B1 (ko) | 반도체 집적장치의 내부전압 변환회로 | |
| JP2894776B2 (ja) | 半導体集積回路 | |
| JP3206178B2 (ja) | 半導体集積回路 | |
| JP3032061B2 (ja) | 半導体スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |