JP2516236B2 - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP2516236B2 JP2516236B2 JP1843288A JP1843288A JP2516236B2 JP 2516236 B2 JP2516236 B2 JP 2516236B2 JP 1843288 A JP1843288 A JP 1843288A JP 1843288 A JP1843288 A JP 1843288A JP 2516236 B2 JP2516236 B2 JP 2516236B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- output
- potential level
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
- G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
- G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、プリンタ等に使用される発光ダイオードア
レイ等を駆動する駆動回路に関するものである。
レイ等を駆動する駆動回路に関するものである。
（従来の技術） 従来、例えば、複数の発光ダイオード（以下、LEDと
いう）が配列されたLEDアレイの各LEDに駆動電流を供給
するLEDアレイ駆動回路としては、特開昭62−65486号公
報に記載されるものがあった。以下、その構成を図を用
いて説明する。
いう）が配列されたLEDアレイの各LEDに駆動電流を供給
するLEDアレイ駆動回路としては、特開昭62−65486号公
報に記載されるものがあった。以下、その構成を図を用
いて説明する。
第２図は、従来のLEDアレイ駆動回路の一構成例を示
す回路図である。
す回路図である。
一般に、LEDプリンタ用のLEDアレイは32個または64個
で１チップが構成され、それに対応するLEDアレイ駆動
回路も32または64の出力形態となる。第２図では図面を
簡略化するために、１個の出力形態のLEDアレイ駆動回
路が示されている。
で１チップが構成され、それに対応するLEDアレイ駆動
回路も32または64の出力形態となる。第２図では図面を
簡略化するために、１個の出力形態のLEDアレイ駆動回
路が示されている。
このLEDアレイ駆動回路10は、複数個のLED20に駆動電
源を供給するための回路であり、集積回路（以下、ICと
いう）で構成されており、電源端子11、グランド端子1
2,13、外部抵抗接続用端子14、及びLED接続用出力端子1
5を備えている。電源端子11と端子14の間には内部抵抗1
6が接続され、さらにその端子14とグランド端子12の間
には内部抵抗17が接続されている。また、電源端子11と
端子14の間には、ＰチャネルMOSトランジスタ（以下、P
MOSという）18a及びＮチャネルMOSトランジスタ（以
下、NMOSという）18bからなる相補型MOSトランジスタ
（以下、CMOSという）のインバータ18が接続され、その
インバータ18の出力側が、PMOSからなる出力トランジス
タ19のゲートに接続されている。出力トランジスタ19の
ソース、ドレインは端子11,15に接続されている。イン
バータ18は、制御信号CSを反転して出力トランジスタ19
をオン，オフする回路である。
源を供給するための回路であり、集積回路（以下、ICと
いう）で構成されており、電源端子11、グランド端子1
2,13、外部抵抗接続用端子14、及びLED接続用出力端子1
5を備えている。電源端子11と端子14の間には内部抵抗1
6が接続され、さらにその端子14とグランド端子12の間
には内部抵抗17が接続されている。また、電源端子11と
端子14の間には、ＰチャネルMOSトランジスタ（以下、P
MOSという）18a及びＮチャネルMOSトランジスタ（以
下、NMOSという）18bからなる相補型MOSトランジスタ
（以下、CMOSという）のインバータ18が接続され、その
インバータ18の出力側が、PMOSからなる出力トランジス
タ19のゲートに接続されている。出力トランジスタ19の
ソース、ドレインは端子11,15に接続されている。イン
バータ18は、制御信号CSを反転して出力トランジスタ19
をオン，オフする回路である。
出力端子15とグランド端子13には複数個のLED20が接
続され、さらに端子14とグランド端子12には調整用外部
抵抗21が外付けされている。
続され、さらに端子14とグランド端子12には調整用外部
抵抗21が外付けされている。
以上の構成において、論理“H"または“L"レベルの制
御信号CSをインバータ18に入力すると、その“H"または
“L"の制御信号CSはインバータ18で反転されて出力トラ
ンジスタ19のゲートに供給される。インバータ18の出力
信号が“L"の場合、出力トランジスタ19がオンし、IC外
部のLED20に駆動電流が流れ、そのLED20が発光する。
御信号CSをインバータ18に入力すると、その“H"または
“L"の制御信号CSはインバータ18で反転されて出力トラ
ンジスタ19のゲートに供給される。インバータ18の出力
信号が“L"の場合、出力トランジスタ19がオンし、IC外
部のLED20に駆動電流が流れ、そのLED20が発光する。
この種のLEDアレイ駆動回路では、製造時のばらつき
があるため、外部抵抗21の値を変えることにより、LED
駆動電流を１チップ（１ IC）毎に調整するようにして
いる。
があるため、外部抵抗21の値を変えることにより、LED
駆動電流を１チップ（１ IC）毎に調整するようにして
いる。
（発明が解決しようとする課題） しかしながら、上記構成の回路では、出力トランジス
タ19やそれをオン，オフ制御するインバータ18等におい
て、ICを製造する時点で閾値電圧Vt等の特性がばらつ
く。そのため、１チップ毎に外部抵抗21の値を調整して
LED駆動電流の均一を図っているが、１チップ毎に外部
抵抗21の調整を行うことは、オン状態の出力トランジス
タ19に流れる電流を認識することが難しいことから、手
数を要し、不利不便であるという問題点があった。
タ19やそれをオン，オフ制御するインバータ18等におい
て、ICを製造する時点で閾値電圧Vt等の特性がばらつ
く。そのため、１チップ毎に外部抵抗21の値を調整して
LED駆動電流の均一を図っているが、１チップ毎に外部
抵抗21の調整を行うことは、オン状態の出力トランジス
タ19に流れる電流を認識することが難しいことから、手
数を要し、不利不便であるという問題点があった。
本発明は、前記従来技術が持っていた問題点を解決
し、オン状態の出力トランジスタに流れる電流を認識で
きる駆動回路を提供するものである。
し、オン状態の出力トランジスタに流れる電流を認識で
きる駆動回路を提供するものである。
（課題を解決するための手段） 本発明は、前記課題を解決するために、駆動回路にお
いて、電源ノードと、抵抗が接続される抵抗接続端子
と、前記抵抗接続端子に接続される第１入力端子、第２
入力端子及び出力端子を有し、前記第１入力端子と前記
第２入力端子とに与えられた電位レベルに応答した電位
レベルを出力する演算増幅回路と、前記電源ノードと前
記抵抗接続端子との間に接続され、前記演算増幅回路が
出力する電位レベルが与えられる制御電極を有し該制御
電極に与えられる電位レベルにより導通状態が制御され
る第１のトランジスタとを、備えている。さらに、前記
電源ノードと前記演算増幅回路の出力端子との間に接続
され、制御信号に応答して前記電源ノードの電位レベル
もしくは前記演算増幅回路の出力電位レベルを選択して
出力する選択回路と、前記電源ノードと駆動信号出力端
子との間に接続され、前記選択回路の出力電位レベルが
与えられる制御電極を有し該制御電極に与えられる電位
レベルにより通常状態が制御される第２のトランジスタ
とが、設けられている。
いて、電源ノードと、抵抗が接続される抵抗接続端子
と、前記抵抗接続端子に接続される第１入力端子、第２
入力端子及び出力端子を有し、前記第１入力端子と前記
第２入力端子とに与えられた電位レベルに応答した電位
レベルを出力する演算増幅回路と、前記電源ノードと前
記抵抗接続端子との間に接続され、前記演算増幅回路が
出力する電位レベルが与えられる制御電極を有し該制御
電極に与えられる電位レベルにより導通状態が制御され
る第１のトランジスタとを、備えている。さらに、前記
電源ノードと前記演算増幅回路の出力端子との間に接続
され、制御信号に応答して前記電源ノードの電位レベル
もしくは前記演算増幅回路の出力電位レベルを選択して
出力する選択回路と、前記電源ノードと駆動信号出力端
子との間に接続され、前記選択回路の出力電位レベルが
与えられる制御電極を有し該制御電極に与えられる電位
レベルにより通常状態が制御される第２のトランジスタ
とが、設けられている。
例えば、前記第１のトランジスタのディメンジョンと
前記第２のトランジスタのディメンジョンは、実質的に
同一である。また、前記演算増幅回路の第２入力端子に
は、基準電位が与えられている。
前記第２のトランジスタのディメンジョンは、実質的に
同一である。また、前記演算増幅回路の第２入力端子に
は、基準電位が与えられている。
（作 用） 本発明によれば、以上のように駆動回路を構成したの
で、演算増幅回路は、第１入力端子及び第２入力端子に
与えられた電位レベルに応答した電位レベルを出力端子
から出力する。この電位レベルにより、第１のトランジ
スタの導通状態が制御され、この第１のトランジスタが
導通状態の時に、該第１のトランジスタに流れる電流が
抵抗接続端子に流れ込む。選択回路は、制御信号に応答
して電源ノードの電位レベルあるいは演算増幅回路の出
力電位レベルのいずれか一方を選択する。この選択回路
の出力電位レベルにより、第２のトランジスタの導通状
態が制御される。
で、演算増幅回路は、第１入力端子及び第２入力端子に
与えられた電位レベルに応答した電位レベルを出力端子
から出力する。この電位レベルにより、第１のトランジ
スタの導通状態が制御され、この第１のトランジスタが
導通状態の時に、該第１のトランジスタに流れる電流が
抵抗接続端子に流れ込む。選択回路は、制御信号に応答
して電源ノードの電位レベルあるいは演算増幅回路の出
力電位レベルのいずれか一方を選択する。この選択回路
の出力電位レベルにより、第２のトランジスタの導通状
態が制御される。
第２のトランジスタが導通状態になった場合、第１の
トランジスタに流れている電流と所定の関係を持った電
流が該第２のトランジスタに流れ、駆動信号出力端子に
供給される。そのため、第１のトランジスタに流れる電
流、即ち抵抗接続端子に流れ込む電流をモニタすること
により、第２のトランジスタが導通状態の時にこの第２
のトランジスタに流れる電流を確認できる。
トランジスタに流れている電流と所定の関係を持った電
流が該第２のトランジスタに流れ、駆動信号出力端子に
供給される。そのため、第１のトランジスタに流れる電
流、即ち抵抗接続端子に流れ込む電流をモニタすること
により、第２のトランジスタが導通状態の時にこの第２
のトランジスタに流れる電流を確認できる。
（実施例） 第１図は、本発明の実施例を示すLEDアレイ駆動回路
の回路図である。
の回路図である。
このLEDアレイ駆動回路30は、複数個のLED50に駆動電
流を供給するためのICで構成された回路であり、電源端
子31、基準電圧Vref印加用の端子32、外部抵抗接続用の
端子33、LED接続用の出力端子34、及び制御信号端子35
を備えている。端子32には演算増幅器36の非反転入力端
子36aが接続され、その反転入力端子36bが端子33にフィ
ードバック接続されている。演算増幅器36の出力端子36
cには、NMOS37からなるモニタ用トランジスタ37のソー
スが接続され、そのゲートが電源端子31に、そのドレイ
ンがPMOSからなるモニタ用出力トランジスタ38のゲート
にそれぞれ接続されている。出力トランジスタ38のソー
スは電源端子31に、ドレインは端子33及び反転入力端子
36bにそれぞれ接続されている。
流を供給するためのICで構成された回路であり、電源端
子31、基準電圧Vref印加用の端子32、外部抵抗接続用の
端子33、LED接続用の出力端子34、及び制御信号端子35
を備えている。端子32には演算増幅器36の非反転入力端
子36aが接続され、その反転入力端子36bが端子33にフィ
ードバック接続されている。演算増幅器36の出力端子36
cには、NMOS37からなるモニタ用トランジスタ37のソー
スが接続され、そのゲートが電源端子31に、そのドレイ
ンがPMOSからなるモニタ用出力トランジスタ38のゲート
にそれぞれ接続されている。出力トランジスタ38のソー
スは電源端子31に、ドレインは端子33及び反転入力端子
36bにそれぞれ接続されている。
また、演算増幅器36の出力端子36cと電源端子31との
間には、PMOS39a及びNMOS39bからなるCMOSインバータ39
が接続され、そのインバータ39の入力側が制御信号端子
35に、そのインバータ39の出力側がPMOSからなる出力ト
ランジスタ40のゲートにそれぞれ接続されている。イン
バータ39は制御信号に基づき出力トランジスタ40をオ
ン，オフするためのもので、その出力トランジスタ40の
ソースが電源端子31に、ドレインが出力端子34にそれぞ
れ接続されている。
間には、PMOS39a及びNMOS39bからなるCMOSインバータ39
が接続され、そのインバータ39の入力側が制御信号端子
35に、そのインバータ39の出力側がPMOSからなる出力ト
ランジスタ40のゲートにそれぞれ接続されている。イン
バータ39は制御信号に基づき出力トランジスタ40をオ
ン，オフするためのもので、その出力トランジスタ40の
ソースが電源端子31に、ドレインが出力端子34にそれぞ
れ接続されている。
端子33には抵抗値Ｒの調整用外部抵抗51の一端が接続
され、その外部抵抗51の他端がグラドに接続され、さら
に出力端子34にはLED50のアノードが接続され、そのカ
ソードがグランドに接続されている。
され、その外部抵抗51の他端がグラドに接続され、さら
に出力端子34にはLED50のアノードが接続され、そのカ
ソードがグランドに接続されている。
インバータ39及び出力トランジスタ40は、LED50の数
に対応して複数個並列に接続されている。
に対応して複数個並列に接続されている。
次に、第３図を参照しつつ第１図の動作を説明する。
なお、第３図は横軸にソース・ドレイン間電圧Vds、縦
軸にソース・ドレイン間電圧IdsをとったPMOSの電圧・
電流特性図である。
なお、第３図は横軸にソース・ドレイン間電圧Vds、縦
軸にソース・ドレイン間電圧IdsをとったPMOSの電圧・
電流特性図である。
モニタ用トランジスタ37のゲートは電源端子31に接続
されているので、常にオン状態にあり、そのためモニタ
用出力トランジスタ38のゲート電位が演算増幅器36の出
力電位と同じ電位になる。出力用トランジスタ38はその
ソースが電源端子31に接続され、ドレインが演算増幅器
36の反転入力端子36bにフィードバック接続されると共
に、外部抵抗33を介してグランドに接続されている。そ
のため、演算増幅器36の非反転入力端子36aに基準電圧V
refを印加すると、この演算増幅器36の動作により、外
部抵抗51に流れる電流Ｉは Ｉ＝Vref/Rとなる。
されているので、常にオン状態にあり、そのためモニタ
用出力トランジスタ38のゲート電位が演算増幅器36の出
力電位と同じ電位になる。出力用トランジスタ38はその
ソースが電源端子31に接続され、ドレインが演算増幅器
36の反転入力端子36bにフィードバック接続されると共
に、外部抵抗33を介してグランドに接続されている。そ
のため、演算増幅器36の非反転入力端子36aに基準電圧V
refを印加すると、この演算増幅器36の動作により、外
部抵抗51に流れる電流Ｉは Ｉ＝Vref/Rとなる。
制御信号端子35に“H"レベルの制御信号を入力する
と、インバータ39中のNMOS39bがオンし、PMOS39aがオフ
する。また、“L"レベルの制御信号を入力すると、PMOS
39aがオンし、NMOS39bがオフする。“H"レベルの制御信
号によるNMOS39bのオン時点において、出力トランジス
タ40のゲートバイアス電圧（ゲート・ソース間電圧）
は、モニタ用トランジスタ37がオン状態の電位、つまり
演算増幅器36の出力電位と同一になる。従って、IC内に
おいてトランジスタ37と39b、及びトランジスタ38と40
を同じ形状に形成すれば、出力端子34からLED50に流れ
る出力トランジスタ40のドレイン電流は、外部抵抗51に
流れる電流Ｉと同一になる。
と、インバータ39中のNMOS39bがオンし、PMOS39aがオフ
する。また、“L"レベルの制御信号を入力すると、PMOS
39aがオンし、NMOS39bがオフする。“H"レベルの制御信
号によるNMOS39bのオン時点において、出力トランジス
タ40のゲートバイアス電圧（ゲート・ソース間電圧）
は、モニタ用トランジスタ37がオン状態の電位、つまり
演算増幅器36の出力電位と同一になる。従って、IC内に
おいてトランジスタ37と39b、及びトランジスタ38と40
を同じ形状に形成すれば、出力端子34からLED50に流れ
る出力トランジスタ40のドレイン電流は、外部抵抗51に
流れる電流Ｉと同一になる。
これはPMOSの定電流特性からいっても当然であるが、
一般にトランジスタはアーリー効果があり、そのソース
・ドレイン間電圧Vdsによってソース・ドレイン間電圧I
dsが若干第３図のように変化する。つまり、第３図の理
想特性とはならず、ソース・ドレイン間電圧Vdsが大き
くなるにつれて、電流特性曲線がわずかに上昇してい
く。ところが、本実施例では、第１図の端子33の電圧を
LED50のオン電圧、つまり非反転入力端子36aに印加する
基準電圧VrefをLED50のオン電圧に合せることにより、
出力トランジスタ40のソース・ドレイン間電圧Vdsがほ
ぼ一定となり、前記アーリー効果の影響を最少限に抑制
することが可能となる。
一般にトランジスタはアーリー効果があり、そのソース
・ドレイン間電圧Vdsによってソース・ドレイン間電圧I
dsが若干第３図のように変化する。つまり、第３図の理
想特性とはならず、ソース・ドレイン間電圧Vdsが大き
くなるにつれて、電流特性曲線がわずかに上昇してい
く。ところが、本実施例では、第１図の端子33の電圧を
LED50のオン電圧、つまり非反転入力端子36aに印加する
基準電圧VrefをLED50のオン電圧に合せることにより、
出力トランジスタ40のソース・ドレイン間電圧Vdsがほ
ぼ一定となり、前記アーリー効果の影響を最少限に抑制
することが可能となる。
本実施例では、チップ内の諸ばらつきを補正するため
の演算増幅器36及び外部抵抗51等を設けたので、従来の
ように１チップ毎に外部抵抗を調整する必要がなく、全
使用チップに対して一定の値の外部抵抗51で、一定の駆
動電流をLED50に流すことができる。また、基準電圧Vre
fによって端子33の電圧をLED50のオン電圧に合せること
により、モニタ用出力トランジスタ38のソース・ドレイ
ン間電圧と出力トランジスタ40のソース・ドレイン間電
圧とが一致するため、PMOSのアーリー効果を防止するこ
とができ、それによってあらゆるLEDに対しても１チッ
プ毎の調整をすることなく、一定電流を流すことが可能
となる。
の演算増幅器36及び外部抵抗51等を設けたので、従来の
ように１チップ毎に外部抵抗を調整する必要がなく、全
使用チップに対して一定の値の外部抵抗51で、一定の駆
動電流をLED50に流すことができる。また、基準電圧Vre
fによって端子33の電圧をLED50のオン電圧に合せること
により、モニタ用出力トランジスタ38のソース・ドレイ
ン間電圧と出力トランジスタ40のソース・ドレイン間電
圧とが一致するため、PMOSのアーリー効果を防止するこ
とができ、それによってあらゆるLEDに対しても１チッ
プ毎の調整をすることなく、一定電流を流すことが可能
となる。
なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。
形が可能である。その変形例としては、例えば次のよう
なものがある。
（ａ） モニタ用トランジスタ37はPMOS型の他のトラン
ジスタで構成し、さらにそれに対応してインバータ39を
他のトランジスタで構成してもよい。
ジスタで構成し、さらにそれに対応してインバータ39を
他のトランジスタで構成してもよい。
（ｂ） モニタ用出力トランジスタ38及び出力トランジ
スタ40をNMOSやバイポーラトランジスタ等の他のトラン
ジスタで構成してもよい。
スタ40をNMOSやバイポーラトランジスタ等の他のトラン
ジスタで構成してもよい。
（ｃ） 上記実施例のLEDアレイ駆動回路は、LEDプリン
タ等の種々の分野に適用できる。
タ等の種々の分野に適用できる。
（発明の効果） 以上詳細に説明したように、本発明によれば、第１の
トランジスタの制御電極及び第２のトランジスタの制御
電極には共に演算増幅回路の出力電位が与えられる構成
にしたので、選択回路の出力電位レベルによって第２の
トランジスタが導通状態になった場合、第１のトランジ
スタに流れている電流と所定の関係を持った電流が該第
２のトランジスタに流れる。そのため、第１のトランジ
スタに流れる電流、即ち抵抗接続端子に流れ込む電流を
モニタすることにより、第２のトランジスタが導通状態
の時にこの第２のトランジスタに流れる電流を確認でき
る。
トランジスタの制御電極及び第２のトランジスタの制御
電極には共に演算増幅回路の出力電位が与えられる構成
にしたので、選択回路の出力電位レベルによって第２の
トランジスタが導通状態になった場合、第１のトランジ
スタに流れている電流と所定の関係を持った電流が該第
２のトランジスタに流れる。そのため、第１のトランジ
スタに流れる電流、即ち抵抗接続端子に流れ込む電流を
モニタすることにより、第２のトランジスタが導通状態
の時にこの第２のトランジスタに流れる電流を確認でき
る。
本発明の駆動回路を用いて、例えばLEDアレイを駆動
する場合、抵抗接続端子に外部抵抗を接続すると共に、
駆動信号出力端子にLEDを接続する。このようにすれ
ば、外部抵抗を全チップ同一抵抗値にしてチップ毎のLE
D駆動電流のばらつきを均一化できる。従って、従来の
ようなチップ毎の外部抵抗の調整をすることなく、IC製
造時における種々の特性ばらつきを的確に補正できる。
する場合、抵抗接続端子に外部抵抗を接続すると共に、
駆動信号出力端子にLEDを接続する。このようにすれ
ば、外部抵抗を全チップ同一抵抗値にしてチップ毎のLE
D駆動電流のばらつきを均一化できる。従って、従来の
ようなチップ毎の外部抵抗の調整をすることなく、IC製
造時における種々の特性ばらつきを的確に補正できる。
【図面の簡単な説明】 第１図は本発明の実施例を示すLDEアレイ駆動回路の回
路図、第２図は従来のLEDアレイ駆動回路の回路図、第
３図はPMOSの電圧・電流特性図である。 30……LEDアレイ駆動回路、31……電源端子、32……基
準電圧印加用端子、33……外部抵抗接続用端子、34……
LED接続用出力端子、35……制御信号端子、36……演算
増幅器、36a……非反転端子、36b……反転端子、36c…
…出力端子、37……モニタ用トランジスタ、38……モニ
タ用出力トランジスタ、39……インバータ、40……出力
トランジスタ、50……LED,51……外部抵抗。
路図、第２図は従来のLEDアレイ駆動回路の回路図、第
３図はPMOSの電圧・電流特性図である。 30……LEDアレイ駆動回路、31……電源端子、32……基
準電圧印加用端子、33……外部抵抗接続用端子、34……
LED接続用出力端子、35……制御信号端子、36……演算
増幅器、36a……非反転端子、36b……反転端子、36c…
…出力端子、37……モニタ用トランジスタ、38……モニ
タ用出力トランジスタ、39……インバータ、40……出力
トランジスタ、50……LED,51……外部抵抗。
Claims (3)
- 【請求項１】電源ノードと、 抵抗が接続される抵抗接続端子と、 前記抵抗接続端子に接続される第１入力端子、第２入力
端子及び出力端子を有し、前記第１入力端子と前記第２
入力端子とに与えられた電位レベルに応答した電位レベ
ルを出力する演算増幅回路と、 前記電源ノードと前記抵抗接続端子との間に接続され、
前記演算増幅回路が出力する電位レベルが与えられる制
御電極を有し該制御電極に与えられる電位レベルにより
導通状態が制御される第１のトランジスタと、 前記電源ノードと前記演算増幅回路の出力端子との間に
接続され、制御信号に応答して前記電源ノードの電位レ
ベルもしくは前記演算増幅回路の出力電位レベルを選択
して出力する選択回路と、 前記電源ノードと駆動信号出力端子との間に接続され、
前記選択回路の出力電位レベルが与えられる制御電極を
有し該制御電極に与えられる電位レベルにより導通状態
が制御される第２のトランジスタとを有することを特徴
とする駆動回路。 - 【請求項２】前記第１のトランジスタのディメンジョン
と前記第２のトランジスタのディメンジョンは、実質的
に同一であることを特徴とする請求項１記載の駆動回
路。 - 【請求項３】前記演算増幅回路の第２入力端子には基準
電位が与えられていることを特徴とする請求項１記載の
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1843288A JP2516236B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1843288A JP2516236B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01192573A JPH01192573A (ja) | 1989-08-02 |
| JP2516236B2 true JP2516236B2 (ja) | 1996-07-24 |
Family
ID=11971485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1843288A Expired - Lifetime JP2516236B2 (ja) | 1988-01-28 | 1988-01-28 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516236B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3124230B2 (ja) * | 1995-08-11 | 2001-01-15 | 株式会社沖データ | 駆動装置 |
| JP4059712B2 (ja) | 2002-06-11 | 2008-03-12 | 沖電気工業株式会社 | 表示素子用電流出力回路部の制御回路 |
| JP4847486B2 (ja) * | 2008-03-25 | 2011-12-28 | 株式会社沖データ | 駆動回路、ｌｅｄヘッドおよび画像形成装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452485A (en) * | 1977-10-03 | 1979-04-25 | Sharp Corp | Output stabilizing circuit of semiconductor laser equipment |
| JPS5584986A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Led driving circuit |
| JPS57106185A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Drive circuit for light emitting diode |
| JPS61271876A (ja) * | 1985-05-28 | 1986-12-02 | Fuji Electric Co Ltd | 複数光源による波長発生制御装置 |
-
1988
- 1988-01-28 JP JP1843288A patent/JP2516236B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01192573A (ja) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592234B2 (ja) | 半導体装置 | |
| US7205682B2 (en) | Internal power supply circuit | |
| US4943737A (en) | BICMOS regulator which controls MOS transistor current | |
| JP2000059202A (ja) | ドライバ回路の出力インピ―ダンス校正回路 | |
| JPH04351791A (ja) | 半導体メモリー装置のデータ入力バッファー | |
| JPH0581900A (ja) | 半導体メモリー装置のストレスモード感知装置 | |
| US4476428A (en) | Power supply device | |
| JP2516236B2 (ja) | 駆動回路 | |
| JPH04239809A (ja) | 振幅制限回路 | |
| US6900688B2 (en) | Switch circuit | |
| JPH0720026B2 (ja) | 電流制限回路 | |
| US4268761A (en) | Interface circuit for converting logic signal levels | |
| KR930011433A (ko) | 반도체 집적회로장치 | |
| JP2514220B2 (ja) | 駆動回路 | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| US20030133349A1 (en) | High-voltage detection circuit for a semiconductor memory | |
| JPH0322735B2 (ja) | ||
| JP2646771B2 (ja) | 半導体集積回路 | |
| JP2833100B2 (ja) | 電力用半導体装置 | |
| JPH0876869A (ja) | 多出力の電流出力回路装置 | |
| JP3297361B2 (ja) | ヒステリシスを有する半導体集積回路 | |
| JP2845436B2 (ja) | 半導体装置 | |
| JP2516245B2 (ja) | 駆動回路 | |
| JP3438878B2 (ja) | 定電流回路 | |
| JP2772069B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |