WO2003007430A1 - Feed-through manufacturing method and feed-through - Google Patents

Feed-through manufacturing method and feed-through Download PDF

Info

Publication number
WO2003007430A1
WO2003007430A1 PCT/JP2002/006435 JP0206435W WO03007430A1 WO 2003007430 A1 WO2003007430 A1 WO 2003007430A1 JP 0206435 W JP0206435 W JP 0206435W WO 03007430 A1 WO03007430 A1 WO 03007430A1
Authority
WO
WIPO (PCT)
Prior art keywords
forming
conductor
film
substrate
feedthrough
Prior art date
Application number
PCT/JP2002/006435
Other languages
English (en)
French (fr)
Inventor
Mitsuhiro Yuasa
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US10/482,953 priority Critical patent/US20040171268A1/en
Publication of WO2003007430A1 publication Critical patent/WO2003007430A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Description

フィードスルーの製造方法およぴフィ一ドスルー 技術分野
本発明は、 基ネ反に複数の貫通導体部を形成してなるフィードスルーの製造方法 およびフィードスルーに関する。
基板に複数の貫通導体部を形成したフィードスルー '(導体貫通接続具、 導体貫 通接続端子) 力 S、 2つの電気 (電子) 部品間あるいは電気 (電子) 製品間を電気 的に接続するために用いられている。
例えば、 半導体ウェハ上に形成された複数の半導体装置の集積回路をウェハ状態 で一括して検査する半導体装置の検查方法にぉレ、て、 上記のフィードスノレ一が用 いられる。 このフィードスルーについて、 図 9を参照して説明する。
半導体ウェハ 1は、 保持板 2に保持され、 一方、 プローブ端子としてのバンプ 3を設けた薄 Mのプローブカードょりなるコンタクタ 4は、 リング 5によって 保持板 2に固定される。 なお、 参照符号 6は を示し、 参照符号 7は 镍 6の周縁部に形成された外部コネクタを示す。 コンタクタ 4のバンプ 3は配 線基板 6を介して外部コネクタ 7に接続される。
半導体ウェハ 1上に多数個形成された半導体装置(図示せず。)に対してバーンィ ン等の検査を行うには、半導体装置に形成された検査用電極(図示せず。)にコン タクタ 4のバンプ 3を接触させ、 その後、 バンプ 3に 源電圧や信号電圧を印加 することによって行われる。 このとき、 繰り返し使用によるバンプ 3の磨耗損傷 を避け、 あるいはまた、 より確実な導通を取るために、 バンプ 3と検查用電極と の間に上記のフィードスルーが配置される。
このようなフィードスルーは、 例えば、 ドリルを用いてガラス基板等に貫通孔部 を形成し、 その貫通孔部に金属導体を挿通する等して形成される。
しかしながら、 上記したように、 従来のフィードスルーは、 ドリルを用いて貫通 •孔部を形成しているため、 例えば数十 μ Πΐ程度の微細な径の貫通孔部を同じく数 十 μ m程度の 細なピッチで形成することは困難である。
このため、 昨今の高度に集積化された電子部品等の電気的接続用部品として 用いることができず、 例えば、 上記した半導体ウェハの検査用に用いるのに十 分ではない。 発明の開示
本発明は、 上記の課題に鑑みてなされたものであり、 基板に複数の微細な径の 導体部カ¾¾細なピッチで形成されたフィ―ドスルーを製造する方法おょぴフィ一 ドスルーを することを目的とする。
この目的を達成するため、 本発明に係るフィードスルーの製造方法は、 基板に 複数の貫通導体部を形成してなるフィードスルーの製造方法であって、 該基板の 片面にストツバ膜を形成するストツバ 成工程と、 該基板をエッチングして該 ストッパ膜に到 ¾1~る複数の孔部を形成する孔部形成工程と、 数の孔部に複 数の導体部を形成する導体部形成工程と、 該ストツパ膜をエッチングして除去す るストツバ膜除去工程と、 該基板の該ストッパ膜が除去された側の面をエツチン グして,数の導体部の先端を該基板から突出させる導体部突出工程とを有する ことを特徴とする。
ここで、 基板は、 特に限定するものではないが、 好適には、 S i基板や石英基 板を用いることができる。 また、 ストッノ、"膜は、 エッチングを受けることのない 膜である限り特に限定するものではないが、 例えば、 S i〇2の熱酸化膜等を好 適に用いることができる。また、導体部の材料は、特に限定するものではないが、 好適には、 C uを用いることができる。
これにより、 ί¾来のドリルによる孔あけ方法に比べて、 複数の猶田な径の導体 部が微細なピッチで形成されたフィードスルーを得ることができる。 また、 得ら れた、 フィードスルーの導体部の先端は複数の導体部間で頂部が凸凹状に整列す ることなく面一であり、 突出高さが揃っているため、 フィードスルー使用時、 電 気的接続を確実に行うことができる。 また、 .フィードスルーの導体部の先端の突 出寸法を所望量に正確に調製することができる。 この 、 tins基板が導電性材料からなり、 tin己孔部形成工程と tins導体部形 成工程との間に、 tfriH孔部の壁および底に絶縁膜を形成する絶縁膨成工程をさ らに有するとノ リア膜として電流のリークを防止することができて好適である。 また、 この 、 it己導体部突出工程において、 複数の導体部の先端を山形形 状に突出させると、 フィードスルー使用時、 導体部の先端を相手部材にめり込む ようにして翻虫させることができ、 例えば、 半導体ウェハの検査用に用いたとき には検查用電極の酸化皮膜を破って電気的接続を確実に行うこと できる。 また、 この 、 編己導体部形成工程の前に、 ΙΐίΙΒ基板の爾己孔部の壁および 底に耐酸化性金属膜を形成する耐酸化性金属膜形成工程をさらに有すると、 導体 部の酸化損傷を軽減することができて好適である。
ここで、 耐酸化性金属膜の材料は、. 導体部の材料よりも耐酸化性に優れる限り 特に限定するものではないが、 好適には、 A u等を用いることができる。
また、 この 、 前記導体部形成工程の前に、 tine基板の ttn己孔部の壁および 底に耐磨耗性金属膜を形成する耐磨耗性金属膜形成工程をさらに有すると、 例え ば、 半導体ウェハ検査装置等においてフィードスルーを繰り返し使用するとき、 半導体ウェハの検査用電極等に押圧される導体部の磨耗損傷を軽減することがで きて好適である。
また、 この場合、 tins孔部形成工程において、 該基板をオーバーエッチングし て tin己孔部め前記ストッノ、。膜が形成されていない側の開口を拡大テーパ状に形成 すると、 開口の拡大テーパ状の部分に沿つて傾斜面状形成された導体部の端部が 開口に係止し、 導体部が先端側方向へ基板から抜け落ちることを防止できる。 また、 本発明に係るフィードスルーは、 上記のフィードスルーの製造方法によ り得られることを特徴とする。
これにより、 上記本発明に係るフィードスルーの製造方法の効果を奏するフィ 一ドスルーを得ることができる。
この 、 フィードスルーは、 導体部の先端の基板への付け根部分の径寸法が 5〜: L 0 0 μ πιの範囲内にあり、 隣り合う導体部の間の隙間間隔が該径寸法の 1 / 2〜 2倍の範囲内にあり、 該導体部の先端の基板からの突出寸法が該ピッチの 1 Ζ 5〜2倍の範囲内にあると、 より好適である。 . 図面の簡単な説明
図 1は、 本実施の形態例に係るフィードスルーの製造方法を説明するためのも のであり、 図 1 Aの S i ¾fiを «する工程から図 1 Eの孔部形成工程までを示 す。 '
図 2は、 本実施の形態例に係るフィードスルーの製造方法を説明するためのも -のであり、 図 2 Aの孔部に導 料をうめ込む工程から図 2 Dの導体部突出工程 までを示す。,
図 3は、 本実施の形態例に係るフィードスルーにおいて、 導体部の上端も突出 させた状態を示す図である。
図 4は、 第 1の変形例を説明するための図である。
図 5は、 第 2の変形例を説明するための図である。
図 6は、 第 3の変形例を説明するための図である。
図 7は、 第 4の変形例を説明するための図である。
図 8は、 第 5の変形例を説明するための図である。
図 9は、 半導体ウェハの検査方法を説明するための検査装置の概略断面図であ る 発明を実施するための:^良の形態
本発明に係るフィードスルーの製造方法およぴその方法により製造されるフィ 一ドスルーの好適な実施の形態(以下、本実施の形態例という。) について、図を 参照して、 以下に説明する。
本実施の形態例に係るフィードスルーの製造方法にっレ、て、 図 1〜図 3を参照 して説明する。
まず、 例えば、 厚みが約 7 0 0 μ mの S i基板 1 0を 2W1する (図 1 Α)。 っレ、で、 この S i基板 1 0を例えば熱酸化処理して、 S i基板 1 0の下面 ftijに S i O 2熱酸化膜 1 2を例えば 5〜 1 0 mの厚みに形成する (ストッパ膨成 工程 図 1 B)。 この S i〇2熱酸化膜 1 2は、 後述するエッチング時におけるス トツノ膜として機能する。 このとき、 S i基板 10の上面側にも、 下面側と同様にして、 S i〇2熱酸化 膜 14を例えば 5〜: L 0 mの厚みに形成する。
ついで、 S i基板 10をエッチングして S i〇2熱酸化膜 12の上面に到達す る複数の孔部 18を形成する (孔部形成工程 図 1 C〜図 1 E)。
すなわち、 まず、 S i〇2熱酸化膜 14上にレジスト膜 16を形成した後、 パ ターニングする (図 1 C)。 さらに、 CF4、 C4F8、 C5F8、 C4F6等の CF系 のガスを用いて、 レジスト膜 16をマスクとして S i 02熱酸化膜 14をエッチ ングし、 さらにアツシンク'する (図 1D)。 さらに、 パターニングされた S i 02 熱酸化膜 14をハードマスクとして、 HB r、 C 12、 SF6等のガスを用いて、 S i基板 10をェツチングして、 径 Dが例えば 10 mの複数の孔部 18を形成 する (図 1E)。 このとき、 選択比により、 S i 02熱酸化膜 12はエッチングさ れず、 孔部 18は S i基板 10のみを貫通した状態に形成される。
ついで、 複数の孔部 18に複数の導体部 24を形成する (導 形成工程 m 2八〜図28)。
すなわち、 まず、 導{树料として Cuを用い、 例えば、 電解メツキ法や CVD 法等の適宜の方法により、 複数の孔部に Cu (参照番号 20) を埋め込む。 この 場合、 導電性の基板を用いるとき、 図 2 Aに示すように、 Cuの埋め込みに先立 ち、 複数の孔部 18の壁に CVD法等により、 例えば S i 02等の絶縁膜 22を 形成すると、 この絶縁膜 22が電流のリークを防止するバリヤ膜として機能する ため好適である。 なお、 S i基板 10に代えて石英基板を用いるときは、 絶縁膜 の形成は不要である。 また、 Cuを埋め込む前に、 丁&ノ丁&1[を。 0法等に より成膜すると、 C uの拡散を防止することができて好適である。
その後、 例えば CMP法により研磨して Cuの上層を除去し、 S i〇2熱酸化 膜 14の上面を露出させる。 これにより、 S i 02熱酸化膜 14の上面と面一に 平坦化された複数の導体部 24が形成される (図 2 B)。なお、図 2 B以降の各図 において図 2 Aの絶縁膜 22は省略している。
ついで、 例えばウエットエッチングあるいはドライエッチングにより、 S i O 2熱酸化膜 12を除去する (ストッパ膜除去工程 図 2 C)。
最後に、 例えばウエットエッチングにより、 S 0の下層を一部の厚さ 分除去し、 導体部 2 4の先端 2 4 aを S 0から下方に突出させる (導体 部突出工程 図 2 D)。これにより、導体部 2 4の先端 2 4 aを S i基板 1 0から 突出させたフィードスルー (導体貫通接続具、 導体貫通接続端子) 2 6が完成す る。 - .
このとき、 例えば、 導体部' 2 4の先端 (凝反への付け根部分についても同じ。) 2 4 aの径寸法 D 1、 複数の導体部 2 4 , 2 4間の隙間間隔 P 1および導体部 2 4の先端 2 4 aの S i基板 1 0からの突出寸法 L 1をいずれも 1 0 μ πιに形成す る。 .
なお、 上記のストツバ膜除去工程にぉレヽて、 S i 02熱酸化膜 1 2とともに、 さらに、 3 1〇2熱酸化膜1 4を除去し、 導体部2 4の上端2 4 )を3 1基板1 0から上方に突出させ、 図 3に示すように、 導体部 2 4の両端 2 4 a、 2 4 bを S i基板 1 0から突出させたフィードスルー 2 6 aを形成してもよい。
以上説明した本実施の形態例に係るフィードスルーの製造方法によれば、 従来 のドリルによる孔あけ方法に比べて、 複数の微細な径の導体部;^微細なピッチで 形成されたフィードスルーを得ることができる。 また、 得られた、 フィードスル 一の導体部の先端は複数の導体部間で頂部が凸凹状に整列することなく面一であ り、 突出高さが揃っているため、 フィードスルー使用時、 電気的接続を確実に行 うことができる。 また、 フィードスルーの導体部の先端の突出寸法を所望量に正 確に調製することができる。また、フィードスルーは、導体部の先端の突出寸法、 導体部間のピッチが所定の条件に調整されているため、 フィードスルー使用時に 導体部の先端が変形しても、 隣り合う導体部の先端間で接触する不具合を生じる ことがない。
つぎに、 本実施の形態例に係るフィ一ドスルーの製造方法おょぴフィ一ドスル 一の変形例について、 図 4〜図 8を参照して説明する。
まず、 図 4に示す第 1の変形例では、 孔部形成工程において、 形成した孔部 1 8の壁および底、 さらに S i O 2熱酸化膜 1 4の上面を被覆する耐酸化性金属膜 2 8を形成する (図 4 A 図 1 Eに対応)。酸化防止金属としては、例えば A uを 用い、 例えばスパッタ法によって!^成する。
そして、 導体部形成工程以降、 本実施の形態例に係るフィードスルーの製造方 法と同様の処理を行うことにより、 先端 2 4 aを含む全体が耐酸化性金属膜 2 8 で被覆された導体部 2 4を有するフィードスルー 2 6 bを得る (図 4 B )。
上記第 1の変形例によれば、 フィードスルーの導体部の酸化損傷を軽減するこ とができる。
つぎに、 図 5に示す第 2の変形例では、 第 1の変形例の耐酸化性金属膜 2 8に 代えて耐磨耗生金属膜 3 0を形成することにより (耐磨耗 1·生金属,成工程)、先 端 2 4 aを含む全体が耐磨耗 [·生金属膜 3 0で被覆された導体部 2 4を有するフィ 一ドスルー 2 6 cを得る。
上記第 2の変形例によれば、 フィードスルーの導体部の磨耗損傷を軽減するこ とができる。
つぎに、 図 6に示す第 3の変形例では、 本実施の形態例に係るフィ一ドスルー の製造方法の孔部形成工程 (図 1 E) において、 オーバーエッチングして、 S i 02熱酸化膜 1 4および S i基板 1 0の上端部部分の開口が拡大テーパ状 (図 6 中矢印 Aで示す。) に形成された孔部 1 8 aを形成する。 これにより、導体部 2 4 の上端 2 4 cが孔部 1 8 aに対応して逆テーパ状に形成され、 上端 2 4 cが孔部 1 8 aの拡大テーパ状の部位に係止された導体部 2 4を有するフィードスルー 2 6 dを得る。
上記第 3の変形例によれば、 フィードスルーの導体部が先端側方向 (図 6中下 方向) へ孔部 (S i基板) より抜け落ちることを防止できる。
つぎに、 図 7に示す第 4の変形例では、 本実施の形態例に係るフィードスルー の製造方法の導体部突出工程 (図 2 D) において、 反応性イオンエッチング (R I E) して、 導体部 2 4の先端 2 4 dが山形形状に形成されたフィ一ドスルー 2 6 eを得る。
上記第 4の変形例によれば、 フィードスルー使用時、 導体部の先端を相手部材 にめり込むようにして翻 させることができる。
つぎに、 図 8に示す第 5の変形例では、 上記第 2の変形例および第 4の変形例 を組み合わせて行ったものである。 すなわち、 孔部形成工程において、 孔咅 151 8 の壁に耐磨耗 [4金属膜 3 0を形成し、 導体部突出工程 (図 2 D) において、 反応 十生イオンエッチング (R I E) して、 導体部 2 4の先端 2 4 dを山形形状に形成 する。 これにより、 山形形状に形成された導体部 2 4の先端 2 4 6が耐磨耗性金 属膜 3 0で被覆されたフィードスルー 2 6 f を得る。
上記第 5の変形例によれば、 フィードスルー使用時、 導脑の先端を相手部材 にめり込むようにして翻 ίさせたとき、 第 4の変形例に比べて、 導体部の磨耗損 傷を軽減することができる。
この 、 孔部形成工程において、 孔部 1 8の壁に耐磨耗 I"生金属膜 3 0に代え て耐酸化性金属膜 2 8を形成してもよく、 これにより、 導体部の先端を相手部材 'にめり込むようにして撫虫させたときに良好な電気伝導度を得ることができる。

Claims

請求の範囲
1 .慈に複数の貫通導体部を形成してなるフィードスルーの製 法であって、 該雄の片面にストッパ膜を形成するストッパ膜形成工程と、
5 該鎌をエッチングして該ストツパ膜に到針る複数の孔部を形成する孔部形 成工程と、
,数の孔部に複数の導体部を形成する導体部形成工程と、
該ストッノ膜をエッチングして除 するストッノ膜除去工程と、
該¾«の該ストッパ膜が除去された側の面をエッチングして 数の導体部の0 先端を該 £Κから突出させる導体部突出工程とを有することを特徴とするスィー ドスルーの製造方法。 請求項 1を記載。
2. 前記 が導電性材料からなり、 '
廳己孔部形成工程と編己導体部形成工程との間に、 嫌己孔部の壁および底に絶縁5 膜を形成する 成工程をさらに有することを特徴とする請求項 1記載のフ イードスルーの製造方法。
'
3. 前記導体部突出工程において、 複数の導体部の先端を山形形状に突出させる ことを特徴とする請求項 1記載のフィードスルーの製造方法。.
0 - -
4. ffilH導体部形成工程の前に、 嫌己纖の嫌己孔部の壁および底に耐酸化性金 属膜を形成する耐酸化性金属藤成工程をさらに有することを樹敫とする請求項 1記載のフィードスルーの製造方法。
5 5. 觸己導体部形成工程の前に、 嫌己纖の編己孔部の壁および底に耐磨耗 ¾金 属膜を形成する耐磨耗性金属!^成工程をさらに有することを特徴とする請求項 1記載のフィ一ドスルーの製: ^法。
6 , ttif己孔部形成工程において、 該基板をオーバーエッチングして歸己孔部の前 記ストッパ膜が形成されていない側の開口を拡大テーパ状に形成することを特徴 とする請求項 1記載のフィードスルーの製造方法。
7 . 請求項 1記載のフィードスルーの製造方法により得られることを特徴とする フィードスノレー。
8. 導体部の先端の基板への付け根部分の径寸法が 5〜 1 0 0 μ mの範囲内にあ り、 隣り合う導体部の間の隙間間隔が該径寸法の 1 / 2〜 2倍の範囲内にあり、 該導体部の先端の基板からの突出寸法が該ピッチの 1 Z 5〜 2倍の範囲内にある ことを特徴とする請求項 7記載のフィ一ドスルー。
PCT/JP2002/006435 2001-07-09 2002-06-26 Feed-through manufacturing method and feed-through WO2003007430A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/482,953 US20040171268A1 (en) 2001-07-09 2002-06-26 Feed-through manufacturing method and feed-through

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-207868 2001-07-09
JP2001207868A JP2003022850A (ja) 2001-07-09 2001-07-09 フィードスルーの製造方法およびフィードスルー

Publications (1)

Publication Number Publication Date
WO2003007430A1 true WO2003007430A1 (en) 2003-01-23

Family

ID=19043779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/006435 WO2003007430A1 (en) 2001-07-09 2002-06-26 Feed-through manufacturing method and feed-through

Country Status (3)

Country Link
US (1) US20040171268A1 (ja)
JP (1) JP2003022850A (ja)
WO (1) WO2003007430A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023596A1 (ja) * 2005-08-25 2007-03-01 Sumitomo Electric Industries, Ltd. 異方性導電シート、その製造方法、接続方法および検査方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61118977A (ja) * 1984-11-13 1986-06-06 シチズン時計株式会社 多電極コネクタ−構造
JPS6358708A (ja) * 1986-08-29 1988-03-14 セイコーエプソン株式会社 異方性導電膜
US5304460A (en) * 1992-09-30 1994-04-19 At&T Bell Laboratories Anisotropic conductor techniques
JPH08273441A (ja) * 1995-03-22 1996-10-18 Whitaker Corp:The 異方性導電膜およびその製造方法
JPH09219230A (ja) * 1996-02-14 1997-08-19 Toppan Printing Co Ltd 異方導電性フィルム及びその製造方法
US5681647A (en) * 1994-10-28 1997-10-28 Commissariat A L'energie Atomique Anisotropic conductive film for microconnections
JPH10189096A (ja) * 1996-12-27 1998-07-21 Shinko Electric Ind Co Ltd 基板接合用フィルム及びその製造方法並びにこれを用いた多層回路基板及びその製造方法
JP2000100254A (ja) * 1998-09-18 2000-04-07 Jsr Corp 異方導電性シートおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778900A (en) * 1970-09-04 1973-12-18 Ibm Method for forming interconnections between circuit layers of a multi-layer package
US4499655A (en) * 1981-03-18 1985-02-19 General Electric Company Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire
DE3786549D1 (de) * 1987-03-27 1993-08-19 Ibm Deutschland Verfahren zum herstellen beliebig geformter mikromechanischer bauteile aus planparallelen platten aus polymermaterial oder beliebig geformter duchfuehrungsoeffnungen in denselben.
GB8718637D0 (en) * 1987-08-06 1987-09-09 Spectrol Reliance Ltd Sealing electrical feedthrough
US5201987A (en) * 1990-06-04 1993-04-13 Xerox Corporation Fabricating method for silicon structures
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
KR100377033B1 (ko) * 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ic 및 그 제조방법
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6534855B1 (en) * 1997-08-22 2003-03-18 Micron Technology, Inc. Wireless communications system and method of making
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Necエレクトロニクス株式会社 半導体の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61118977A (ja) * 1984-11-13 1986-06-06 シチズン時計株式会社 多電極コネクタ−構造
JPS6358708A (ja) * 1986-08-29 1988-03-14 セイコーエプソン株式会社 異方性導電膜
US5304460A (en) * 1992-09-30 1994-04-19 At&T Bell Laboratories Anisotropic conductor techniques
US5681647A (en) * 1994-10-28 1997-10-28 Commissariat A L'energie Atomique Anisotropic conductive film for microconnections
JPH08273441A (ja) * 1995-03-22 1996-10-18 Whitaker Corp:The 異方性導電膜およびその製造方法
JPH09219230A (ja) * 1996-02-14 1997-08-19 Toppan Printing Co Ltd 異方導電性フィルム及びその製造方法
JPH10189096A (ja) * 1996-12-27 1998-07-21 Shinko Electric Ind Co Ltd 基板接合用フィルム及びその製造方法並びにこれを用いた多層回路基板及びその製造方法
JP2000100254A (ja) * 1998-09-18 2000-04-07 Jsr Corp 異方導電性シートおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023596A1 (ja) * 2005-08-25 2007-03-01 Sumitomo Electric Industries, Ltd. 異方性導電シート、その製造方法、接続方法および検査方法
US7887899B2 (en) 2005-08-25 2011-02-15 Sumitomo Electric Industries, Ltd. Anisotropic conductive sheet, production method thereof, connection method and inspection method

Also Published As

Publication number Publication date
US20040171268A1 (en) 2004-09-02
JP2003022850A (ja) 2003-01-24

Similar Documents

Publication Publication Date Title
JP4873517B2 (ja) 半導体装置及びその製造方法
US6614249B1 (en) Methods of forming apparatuses and a method of engaging electrically conductive test pads on a semiconductor substrate
JP2005093486A (ja) 半導体装置の製造方法及び半導体装置
JPS63268257A (ja) シールド伝送線構造体の製造方法
US6909188B2 (en) Semiconductor device and manufacturing method thereof
US6191025B1 (en) Method of fabricating a damascene structure for copper medullization
US7220677B2 (en) WAT process to avoid wiring defects
JP4547289B2 (ja) 半導体装置の製造方法
JP3068462B2 (ja) 半導体装置の製造方法
WO2003007430A1 (en) Feed-through manufacturing method and feed-through
CN113363157B (zh) 半导体装置的制造方法
KR20000022840A (ko) 매입배선구조 및 그 형성방법
JP4300795B2 (ja) 半導体装置及びその検査方法
JP2004063731A (ja) 多層配線の形成方法及びその検査方法
CN101354405B (zh) 测试电子装置用电接触元件的制造方法及电接触元件
JP2003124312A (ja) 半導体装置およびその製造方法
JP2006041552A (ja) 半導体装置及びその製造方法
JP2008216206A (ja) コンタクタ、プローブカード及びプローブカードの製造方法
KR100483845B1 (ko) 듀얼 다마신 구조의 금속배선 형성 방법
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
KR20000043042A (ko) 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법
KR20050064668A (ko) 듀얼 다마신 패턴 형성 방법
JP2000307003A (ja) 半導体装置の製造方法
JPH08330251A (ja) 半導体装置の製造方法
TWI267935B (en) Test-key for checking interconnect and corresponding checking method

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10482953

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase