WO2002091405A1 - High-frequency module device - Google Patents

High-frequency module device Download PDF

Info

Publication number
WO2002091405A1
WO2002091405A1 PCT/JP2002/004409 JP0204409W WO02091405A1 WO 2002091405 A1 WO2002091405 A1 WO 2002091405A1 JP 0204409 W JP0204409 W JP 0204409W WO 02091405 A1 WO02091405 A1 WO 02091405A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
pattern
wiring
layer
base substrate
Prior art date
Application number
PCT/JP2002/004409
Other languages
English (en)
French (fr)
Inventor
Takahiko Kosemura
Akihiko Okubora
Takayuki Hirabayashi
Tatsuya Ogino
Kuniyuki Hayashi
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP02724688A priority Critical patent/EP1387369A4/en
Priority to KR1020037000054A priority patent/KR100862544B1/ko
Priority to US10/332,015 priority patent/US6800936B2/en
Publication of WO2002091405A1 publication Critical patent/WO2002091405A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods

Definitions

  • the present invention relates to a high-frequency module which is mounted on various electronic devices such as a personal computer, a mobile phone, and an audio device and has an information communication function ⁇ a storage function and constitutes a micro communication function module.
  • various information such as music, voice, and images can be easily handled by personal computers, mobile computers, and the like with the progress of digitization. This information is subjected to bandwidth compression by audio codec technology and image codec technology, and is easily and efficiently distributed to various communication terminal devices by digital communication and digital broadcast. Is getting ready. For example, audio video data (AV data) can be received outdoors by portable mobile phones.
  • AV data audio video data
  • transmission / reception systems such as day / night are widely used by proposing a suitable network system even in a small area such as a home.
  • a network system for example, a narrow-band wireless communication system of 5 GHz band as proposed in IEEE 802.11a, and a 2.4-band wireless communication system proposed in IEEE 80.lib.
  • Various next-generation wireless systems such as a 5 GHz band wireless LAN system or a short-range wireless communication system called 31 uetooth, have been proposed.
  • Transmission / reception systems for data transmission and reception use various types of data in various places, such as at home and outdoors, easily and without the use of a relay device, by effectively utilizing the wireless network system. Evening-access to the net network Trust is possible.
  • a communication terminal device that is small, lightweight, portable, and has the above-described communication function.
  • communication terminal equipment it is necessary to perform modulation and demodulation of analog high-frequency signals in the transmission / reception unit. Therefore, in general, as shown in Fig. 1, a superconducting system that converts transmission / reception signals to an intermediate frequency once.
  • a high-frequency transmission / reception circuit 100 based on a heterodyne system is provided.
  • the high-frequency transmission / reception circuit includes an antenna unit having an antenna or a switching switch for receiving or transmitting an information signal, and a transmission / reception switch for switching between transmission and reception.
  • the high-frequency transmission / reception circuit includes a reception circuit unit including a frequency conversion circuit unit, a demodulation circuit unit, and the like.
  • the high-frequency transmission / reception circuit includes a transmission circuit unit including a power amplifier, a drive amplifier, a modulation circuit unit, and the like. Further, the high-frequency transmission / reception circuit includes a reference frequency generation circuit for supplying a reference frequency to the reception circuit and the transmission circuit.
  • the high-frequency transmitting / receiving circuit configured as above consists of various functional components such as various filters, local oscillators (VCOs), SAW filters, etc. inserted between each stage, matching circuits or bias circuits. It has a very large number of passive components such as inductors, resistors, and capacitors that are unique to high-frequency analog circuits such as.
  • VCOs local oscillators
  • SAW filters etc.
  • passive components such as inductors, resistors, and capacitors that are unique to high-frequency analog circuits such as.
  • each circuit section is made into an IC, but a filter inserted between each stage cannot be taken into the IC, and an external matching circuit is required for this purpose. Therefore, the high-frequency transmission / reception circuit becomes large as a whole, which has been a major obstacle to reducing the size and weight of communication terminal equipment.
  • communication terminal equipment also employs a direct conversion type high-frequency transmission / reception circuit that transmits and receives information signals without conversion to an intermediate frequency.
  • the high-frequency transmission / reception circuit the information signal received by the antenna unit is supplied to the demodulation circuit unit via the transmission / reception switch, and the baseband processing is directly performed.
  • the high-frequency transmission / reception circuit directly modulates the information signal generated by the source source into a predetermined frequency band without converting it to an intermediate frequency in the modulation circuit section, and transmits the modulated signal from the antenna section via the amplifier and the transmission / reception switch.
  • the high-frequency transmission / reception circuit configured as described above has an intermediate frequency Since transmission and reception are performed by performing direct detection without performing conversion, the number of components such as filters is reduced, the overall configuration is simplified, and a configuration closer to one chip is possible. Even in the high-frequency transmitting / receiving circuit using the direct-comparison method, it is necessary to cope with a filter or a matching circuit arranged at a subsequent stage. In addition, since the high-frequency transmission / reception circuit performs amplification once in the high-frequency stage, it is difficult to obtain a sufficient gain, and it is necessary to perform amplification operation also in the baseband section. Therefore, the high-frequency transmitting / receiving circuit requires a DC offset canceling circuit and an extra one-pass filter, and has a problem when the overall power consumption increases.
  • a hole is formed in the Si substrate immediately below the inductor element, or a state in which the inductor element is floated. In the case of forming with, there are times when the processing is done, and the processing cost increases.
  • the high-frequency signal circuit front end is formed on a semiconductor substrate such as Si or SiGe or a glass substrate, as a pattern wiring layer, in addition to the high-frequency signal circuit pattern, a power supply pattern, a ground pattern, and a control pattern. It is necessary to form a signal wiring pattern or the like, and when these pattern wiring layers are multilayered, problems such as mutual interference between the pattern wiring layers and an increase in processing cost occur.
  • Such a high-frequency module device is further mounted on an intermediate substrate (intermediate substrate) by wire bonding or the like.
  • an intermediate substrate intermediate substrate
  • wire bonding or the like Although mounting is performed, the mounting area and the dimension in the thickness direction increase, which is not necessarily preferable in terms of cost.
  • the present invention has been proposed in view of the above-described circumstances, and aims at further improving the characteristics of an inductor element, enabling further downsizing and cost reduction. And a high-frequency module device.
  • a high-frequency module device proposed to achieve the above object has a base substrate portion in which a pattern wiring layer and a dielectric insulating layer are formed in multiple layers, and an uppermost layer of the base substrate portion is flat. And a high-frequency element portion on which an inductor element is formed with an insulating layer interposed therebetween, on which the pattern wiring layer of the base substrate is formed. A region that is not provided is provided at least from the uppermost layer of the base substrate portion to a halfway portion in the thickness direction, and a high-frequency device portion located immediately above this region is formed with an inductor element.
  • FIG. 1 is a sectional view showing an example of a high-frequency module device according to the present invention.
  • FIG. 2 is a cross-sectional view showing a main part of a high-frequency module device according to the present invention, in which a wiring prohibition region and a portion where an inductor is formed are enlarged.
  • FIG. 3A to 3C are plan views showing the structure of the wiring prohibited area in each layer of the base substrate portion, FIG. 3A shows the wiring prohibited area in the second wiring layer, and FIG. FIG. 3C shows a wiring prohibited area in the third wiring layer, and FIG. 3C shows a wiring prohibited area in the fourth wiring layer. Indicates a line prohibited area.
  • Fig. 4 is a plan view showing the structure of the inductor.
  • FIG. 5A to 5C are plan views showing the structure of an inductor in each layer of the high-frequency element section.
  • FIG. 5A shows a lead conductor pattern formed on the first insulating layer. Shows a buried conductor pattern buried in the second insulating layer, and
  • FIG. 5C shows a thin-film coil pattern formed on the second insulating layer.
  • FIG. 6 is a plan view showing another example of the inductor.
  • BEST MODE FOR CARRYING OUT THE INVENTION a high-frequency module device according to the present invention will be described in detail with reference to the drawings.
  • FIG. 1 is a sectional view showing an example of a high-frequency module device 1 according to the present invention.
  • the high-frequency module device 1 according to the present invention has a package form (BGA or the like) for realizing high-density mounting on a mother board (pace substrate) or an internal poser (intermediate substrate). It works as one functional component.
  • BGA package form
  • the high-frequency module device 1 has a base substrate portion 2, and the top layer of the pace substrate portion 2 is flattened by a flattening layer 3. I have. As shown in FIG. 1, a high-frequency element section 4 is provided on the flattening layer 3.
  • the base substrate section 2 is formed of a printed wiring board, and first and second wiring layers 6a and 6b serving as pattern wiring layers are formed on both surfaces of a first dielectric board 5 serving as a dielectric insulating layer.
  • a second wiring board in which third and fourth wiring layers 9 a and 9 b serving as pattern wiring layers are formed on both surfaces of a first wiring board 7 and a second dielectric board 8 serving as a dielectric insulating layer 10 have a structure in which they are bonded via a prepreg (adhesive resin) 11 serving as a dielectric insulating layer.
  • the first dielectric substrate 5 and the second dielectric substrate 8 are preferably formed of a material having a low dielectric constant and a low loss (low tan), that is, a material having excellent high-frequency characteristics.
  • materials include, for example, polyphenylethylene (PPE), bismaleide triazine (BT-resin), polytetrafluoroethylene, Organic materials such as polyimide, liquid crystal polymer (LCP), and polynorpolene (PNB), and mixed materials of ceramics or ceramics and organic materials can be given.
  • the first dielectric substrate 5 and the second dielectric substrate 8 are preferably formed of a material having heat resistance and chemical resistance in addition to the above-described materials, and the dielectric substrate made of such a material is preferably used.
  • an epoxy-based substrate FR-5 which can be obtained at relatively low cost, can be mentioned.
  • the first and second wiring layers 6a and 6b and the third and fourth wiring layers 9a and 9b are composed of functional elements such as a filter 12 and a capacitor 13 and a signal distribution connecting them.
  • the line pattern 14, the power supply pattern 15 and the ground pattern 16 are formed by, for example, a thin film of copper foil.
  • the first and second wiring layers 6a and 6b and the third and fourth wiring layers 9a and 9b can also be formed with passive elements such as an inductor and a resistor, and antenna patterns. It is.
  • Each functional element is formed so as to penetrate the signal wiring pattern 14 connecting these, the power supply pattern 15 and the ground plane 16, and the first dielectric substrate 5 and the second dielectric substrate 8. For example, they are electrically connected via a via hole 17 or a through hole 18 having an inner peripheral surface provided with copper plating or the like.
  • the via holes 17 and the through holes 18 are formed in a part of the base substrate portion 2 by drilling or laser processing a hole penetrating the pace substrate portion 2.
  • These via holes 17 and through holes 18 are provided with an electrically conductive metal material such as copper (Cu) on the inner peripheral surface thereof, so that the pattern 14, 15, 16 is electrically connected. A function to connect automatically is provided.
  • the first wiring board 7 and the second wiring board 10 made of an organic material which can be obtained at relatively low cost are laminated and formed by the same multi-layer board technology as before. Therefore, the cost can be reduced as compared with the conventional case where a relatively expensive Si substrate or glass substrate is used.
  • the base substrate 2 is not limited to the above-described structure, and the number of stacked layers is arbitrary.
  • the base board section 2 is not limited to the above-described double-sided wiring boards 7, 10 bonded together via the pre-predator 11, and for example, a resin-coated copper foil is provided on both main surfaces of the double-sided wiring board. May be stacked.
  • the flattening layer 3 forms a so-called build-up formation surface by highly flattening the uppermost layer of the base substrate portion 2, that is, the fourth wiring layer 9b side of the second dielectric substrate 8.
  • an insulating film made of an organic material having excellent high-frequency characteristics is formed on the entire surface of the uppermost layer of the base substrate portion 2 and then formed on the uppermost layer. Polishing is performed until the fourth wiring layer 9b is exposed. As a result, an insulating film is buried between the second dielectric substrate 8 and the fourth wiring layer 9b, and a portion of the second dielectric substrate 8 where the fourth wiring layer 9b is not formed is formed. The step is eliminated, and the uppermost layer of the base substrate portion 2 is highly planarized by the planarization layer 3.
  • the high-frequency element section 4 is formed by laminating an insulating layer 19 on the build-up forming surface, and forming an insulating layer 19 on the inner or outer layer of the laminated insulating layer 19 by using a thin-film forming technique or a thick-film forming technique. , 21 1, 22 2, 23, and passive elements such as a capacitor and a resistor. In these passive elements composed of the inductors 20, 21, 22, 23, etc., the wiring pattern 24 and the buried conductor 25 are electrically connected by a pattern wiring layer.
  • the insulating layer 19 constituting the high-frequency element section 4 is preferably formed of a material having a low dielectric constant and a low loss (low tand), that is, an organic material having excellent high-frequency characteristics.
  • the insulating layer 19 is formed by applying such an organic material to a build-up forming surface by using a method excellent in coating uniformity and film thickness control such as a spin coating method, a curtain coating method, a roll coating method, and a dip coating method. It can be formed with high precision.
  • a semiconductor chip 26 is mounted on the uppermost layer of the high-frequency element section 4 by flip-chip connection.
  • bumps 27 are formed on the electrodes on the semiconductor chip 26 side, and the electrodes 28 and the bumps 27 of the wiring pattern 24 on the high-frequency element section 4 are turned upside down. Then, it is a mounting method of connecting by so-called “flush down bonding” by heating and melting.
  • This flip-chip connection eliminates the need for a wire routing space as compared with, for example, wire bonding. Particularly, the dimension in the height direction can be significantly reduced.
  • the passive element and the semiconductor chip 26 formed on the high-frequency element section 4 are electrically connected to the fourth wiring layer 9 b on the base substrate section 2 via the wiring pattern 24 and the buried conductor 25. It is connected to the.
  • the number of layers in the high-frequency element portion 4 can be reduced by forming the base substrate portion 2 into a multilayer. That is, the high-frequency module device 1 according to the present invention includes a pace substrate separate from the pattern wiring layer formed on the inner layer or the outer layer of the high-frequency By forming a pattern wiring layer such as a functional element and a signal wiring pattern 14 on the inner layer or the outer layer of the part 2, when these are collectively formed on a conventional Si substrate or glass substrate, In comparison, the load on the high-frequency element unit 4 can be significantly reduced. This makes it possible to reduce the number of layers of the high-frequency element unit 4, thereby enabling further miniaturization and cost reduction of the entire device.
  • the pattern wiring layer of the pace substrate section 2 and the pattern wiring layer of the high-frequency element section 4 are separated from each other, the electric interference generated between these pattern wiring layers Can be suppressed, and the characteristics can be improved.
  • the high-frequency module device 1 since the high-frequency module device 1 according to the present invention has a build-up formation surface on which the uppermost layer of the base substrate portion 2 is highly planarized by the planarization layer 3, the high-frequency The element section 4 can be formed with high accuracy.
  • the first and second wiring layers 6a and 6b and the third and fourth wiring layers 9a and 9b of the base substrate portion 2 are not formed.
  • the area (hereinafter referred to as the wiring prohibited area) 30, 31, 32, 33 extends at least from the uppermost layer of the pace substrate part 2 to the middle part in the thickness direction or penetrates the base substrate part 2. It is provided.
  • Inductors 20, 21, 22, and 23 are formed in the high-frequency element section 4 located immediately above the wiring prohibited areas 30, 31, 32, and 33, respectively.
  • the wiring prohibited area 30 is provided from the position where the inductor 20 is formed to the area from the position where the inductor 20 is formed to the second wiring layer 6b.
  • the first wiring prohibition hole 3 corresponding to the region where the inductor 20 is formed is formed in the fourth wiring layer 9b.
  • a second wiring prohibition hole 35 corresponding to a region where the inductor 20 is formed is formed in the third wiring layer 9a.
  • the ground pattern 16 formed on the second wiring layer 6b passes through the first wiring prohibiting hole 34 and the second wiring prohibiting hole 35. And the inductor 20 are opposed to each other with a predetermined distance therebetween.
  • the inductor 20 is a thin-film coil that is located in the inner layer or the outer layer of the insulating layer 19 and is spirally wound so as to form a square as a whole.
  • the lead conductor pattern 20 c is drawn out to the outer peripheral side of the thin-film coil pattern 20 a and embedded together with the outer peripheral end of the thin-film coil pattern 20 a.
  • the wiring pattern 24 is electrically connected to the wiring pattern 24 via the conductor 25.
  • a first insulating layer 19 a made of the above-described organic material is formed on a flat pace substrate 2.
  • a conductive film made of a conductive metal material such as nickel (Ni) or copper is formed on the entire surface of the first insulating layer 19a.
  • the conductive film is etched using the photoresist patterned into a predetermined shape using photolithography as a mask, thereby forming the base of the lead conductor pattern 20c.
  • a lead / conductor pattern 20 c is formed by depositing a conductive film composed of about a few Cu by electrolytic plating using a copper sulfate solution.
  • a second insulating layer made of the above-described organic material is formed on the first insulating layer 19 a on which the lead conductor path 20 c is formed.
  • 1 9 b Is formed and then etched using a photoresist patterned into a predetermined shape using a photolithography technique as a mask, and a via (hole) that exposes a portion to be joined to an end of the lead conductor pattern 20c is formed.
  • a conductive film made of copper (Cu) is formed by, for example, electrolytic plating using a copper sulfate solution, and the photoresist is deposited on the photoresist. Remove with the membrane.
  • the buried conductor pattern 20b buried in the second insulating layer 19b and the lead conductor pattern 20c are electrically connected.
  • a conductive film made of, for example, nickel (Ni), copper (Cu), or the like is formed over the entire surface of the second insulating layer 19b.
  • the conductive film is etched using a photoresist patterned into a predetermined shape using a photolithography technique as a mask, thereby forming a thin film coil pattern 20a base.
  • a conductive film made of a few / about Cu is formed by electrolytic plating using a copper sulfate solution, so that the thin film coil pattern 20 electrically connected to the buried conductor pattern 20 b is formed.
  • Form a thus, an inductor 20 as shown in FIGS. 2 and 4 is formed.
  • the thickness A of the inductor 20 is preferably in a range of not less than 10 m and not more than 1.5 times the winding interval B.
  • the inductance 20 can be reduced by using the above-described plating method, compared to a film thickness of about 0.5 to 2 m, which is usually only about 0.5 to 2 m.
  • the thickness A can be formed thick.
  • the series resistance of the inductor 20 is reduced, and a high Q value of the inductor 20 can be obtained.
  • the thickness A of the inductor 20 can be not more than 1.5 times the winding interval B, that is, the interval B between adjacent patterns in the thin-film coil pattern 20a, the inductor 20 can be formed accurately. can do.
  • the inductor 20 can be formed with a predetermined thickness A by using a thick film technique other than the plating method described above.
  • Inductor 20 has a rectangular spiral shape as shown in Fig. 4.
  • the shape is not limited to this, and may be, for example, spirally wound so as to form a circle as shown in FIG.
  • the other inductors 21, 22, and 23 also have the same shape as the above-described inductor 20, and are formed in the same manner as the above-described inductor 20, so that the description is omitted below. It shall be.
  • the wiring-prohibited areas 30, 31, 31, 32, and 33 of the base substrate portion 2 extend from at least the uppermost layer of the base substrate portion 2 to the middle portion in the thickness direction. Or through the base plate portion 2.
  • Inductors 20, 21, 22, and 23 are formed in the high-frequency element section 4 located immediately above the wiring prohibited areas 30, 31, 32, and 33, respectively.
  • the distance between each of the inductors 20, 22, and 23 and the ground pattern 16 can be increased, and these inductors 20, 22, and 23 and the ground pattern 16 can be separated. And the coupling capacity with the substrate can be greatly reduced.
  • the inductor 21 is formed on the wiring-prohibited area 31 provided to penetrate the pace substrate section 2, further improvement of the characteristics is achieved.
  • the high Q value of these inductors 20, 21, 22, and 23 can be obtained, and a hole can be formed in the Si substrate just below the conventional inductor, and this inductor element can be floated. If formed in the bent state, good characteristics of the inductors 20, 21, 22, and 23 can be obtained by a simple configuration without any processing. From the above, in the high-frequency module device 1, the characteristics of the inductors 20:21, 22, and 23 can be further improved, and further downsizing and cost reduction can be achieved. INDUSTRIAL APPLICABILITY
  • the high-frequency module device according to the present invention is configured such that the inductor element is formed immediately above a region of the pace substrate portion where the pattern wiring layer is not formed.
  • the high-frequency module device according to the present invention
  • the characteristics of the inductor element can be further improved, and further downsizing and cost reduction can be achieved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

明細書 高周波モジュール装置 技術分野 本発明は、 例えばパーソナルコンピュータ、 携帯電話機、 オーディオ機器等の 各種電子機器に搭載され、 情報通信機能ゃストレージ機能等を有して超小型通信 機能モジュールを構成する高周波モジュール装置に関する。 背景技術 例えば、 音楽、 音声或いは画像等の各種情報は、 デ一夕のデジタル化に伴って パーソナルコンピュータゃモバイルコンピュータ等によっても手軽に扱えるよう になっている。 これらの情報は、 音声コーデヅク技術や画像コ一デヅク技術によ り帯域圧縮が図られて、 デジタル通信やデジ夕ル放送により各種の通信端末機器 に対して容易にかつ効率的に配信される環境が整いつつある。 例えば、 オーディ ォ . ビデオデータ (A Vデータ) は、 携帯型の携帯電話機によって屋外での受信 も可能とされている。
ところで、 デ一夕等の送受信システムは、 家庭を始めとして小規模な地域内に おいても好適なネヅトワークシステムの提案によって、 様々に活用されている。 ネヅ トワークシステムとしては、 例えば I E E E 8 0 2 . 1 1 aで提案されてい るような 5 G H z帯域の狭域無線通信システム、 I E E E 8 0 2 . l i bで提案 されているような 2 . 4 5 G H z帯域の無線 L A Nシステム或いは] 3 1 u e t o o t hと称される近距離無線通信システム等の種々の次世代ワイヤレスシステム が提案されている。
デ一夕等の送受信システムは、 かかるワイヤレスネットワークシステムを有効 に利用して、 家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介す ることなく様々なデータの授受、 ィン夕ーネット網へのアクセスゃデ一夕の送受 信が可能である。
一方、 デ一夕等の送受信システムにおいては、 小型軽量で携帯可能であり上述 した通信機能を有する通信端末機器の実現が必須となる。 通信端末機器において は、 送受信部においてアナログの高周波信号の変復調処理を行うことが必要であ ることから、 一般に、 図 1に示すような、 送受信信号からいったん中間周波数に 変換するようにしたスーパ一ヘテロダイン方式による高周波送受信回路 1 0 0が 備えられる。
高周波送受信回路は、 アンテナや切替スィツチを有して情報信号を受信或いは 送信するアンテナ部と、 送信と受信との切替を行う送受信切替器とを備える。 高 周波送受信回路は、 周波数変換回路部や復調回路部等からなる受信回路部を備え る。 高周波送受信回路は、 パワーアンプやドライブアンプ及び変調回路部等から なる送信回路部を備える。 更に、 高周波送受信回路は、 受信回路部や送信回路部 に基準周波数を供給する基準周波数生成回路部が備えられる。
以上のように構成された高周波送受信回路は、 各段間にそれぞれ介挿された種 々のフィル夕、 局発装置 (V C O ) 、 S AWフィル夕等の大型機能部品や、 整合 回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタ、 抵抗、 キ ャパシタ等の受動部品の点数が非常に多い構成とされている。 高周波送受信回路 は、 各回路部の I C化が図られるが、 各段間に介挿されるフィルタを I C中に取 り込めず、 またこのために整合回路も外付けとして必要となる。 したがって、 高 周波送受信回路は、 全体に大型となり、 通信端末機器の小型軽量化に大きな障害 となっていた。
一方、 通信端末機器には、 中間周波数への変換を行わずに情報信号の送受信を 行うようにしたダイレクトコンバージョン方式による高周波送受信回路も用いら れる。 高周波送受信回路は、 アンテナ部によって受信された情報信号が送受信切 替器を介して復調回路部に供給されて直接ベースバンド処理が行われる。 高周波 送受信回路は、 ソース源で生成された情報信号を変調回路部において中間周波数 に変換することなく直接所定の周波数帯域に変調し、 アンプと送受信切替器を介 してアンテナ部から送信する。
以上のように構成された高周波送受信回路は、 情報信号について中間周波数の 変換を行うことなくダイレクト検波を行うことによって送受信する構成であるこ とから、 フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、 より 1 チップ化に近い構成が可能となる。 このダイレクトコンパ '一ジョン方式による高 周波送受信回路においても、 後段に配置されたフィルタ或いは整合回路の対応が 必要となる。 また、 高周波送受信回路は、 高周波段で一度の増幅を行うことから 充分なゲインを得ることが困難となり、 ベースバンド部でも増幅操作を行う必要 がある。 したがって、 高周波送受信回路は、 D Cオフセットのキャンセル回路や 余分な口一パスフィルタを必要とし、 さらに全体の消費電力が大きくなるといつ た問題がある。
従来の高周波送受信回路は、 上述したようにスーパ一ヘテロダイン方式及びダ ィレクトコンバージョン方式のいずれにおいても、 通信端末機器の小型軽量化等 の要求仕様に対して充分な特性を満足し得ないものであった。 このため、 高周波 送受信回路については、 例えば S i - C M O S回路等をベースとして簡易な構成 によって小型化を図ったモジュール化について種々の試みが図られている。 すな わち、 このような試みの 1つとして、 例えば特性の良い受動素子を S i基板上に 形成するとともにフィルタ回路や共振器等を L S I上に作り込み、 さらにペース バンド部分の口ジヅク L S Iも集積化することで 1チップ化した高周波モジュ一 ル装置が提案されている。
このような高周波モジュール装置では、 ィンダクタ素子の特性を良好なものと するために、 このィンダク夕素子の直下に位置して S i基板に穴を形成すること や、 このィンダク夕素子を浮かせた状態で形成するといつたことが行われており、 加工コストが増加してしまう。
高周波信号回路フロントェンド部を S iや S i G e等の半導体基板やガラス基 板に形成する場合には、 パターン配線層として、 高周波信号回路パターンの他に、 電源パターン及びグランドパターン、 制御用の信号配線パ夕一ン等を形成する必 要があり、 これらパターン配線層が多層化されることで、 パターン配線層間の相 互干渉や、 加工コストの増加といった問題が発生してしまう。
モジュール全体のパッケージ化を考えた場合には、 このような高周波モジユー ル装置をさらにワイヤーボンディング等によってイン夕一ポ一ザ (中間基板) 上 へ実装することが行われるものの、 実装面積及び厚み方向の寸法が増加してしま い、 コスト面から見て必ずしも好ましいものではない。 発明の開示 本発明は、 上述したような実情に鑑み提案されたものであって、 その目的とす るところは、 インダク夕素子のさらなる特性の向上を図り、 さらなる小型化及び 低コスト化を可能とした高周波モジュール装置を提供することにある。
上述のような目的を達成するために提案される本発明に係る高周波モジュール 装置は、 パターン配線層と誘電絶縁層とが多層に形成されてなるベース基板部と、 ベース基板部の最上層が平坦化されることによりビルドアップ形成面が形成され、 このビルドアップ形成面上に絶縁層を介してインダクタ素子が形成されてなる高 周波素子部とを備え、 ベース基板部のパターン配線層が形成されていない領域が、 少なくともベース基板部の最上層から厚み方向の中途部に直って設けられており、 この領域の直上に位置する高周波素子部に、 ィンダク夕素子が形成されたもので ある。
本発明に係る高周波モジュール装置は、 ペース基板部のパターン配線層が形成 されていない領域の直上に位置して、 ィンダク夕素子が形成されていることから、 ィンダクタ素子とパターン配線層との結合容量が低減され、 ィンダクタ素子の高 い Q値を得ることができる。 図面の簡単な説明 図 1は、 本発明に係る高周波モジュール装置の一例を示す断面図である。
図 2は、 本発明に係る高周波モジュール装置における配線禁止領域及びィンダ ク夕の形成部分を拡大して示す要部断面図である。
図 3 A〜図 3 Cは、 ベース基板部の各層における配線禁止領域の構造を示す平 面図であり、 図 3 Aは、 第 2の配線層における配線禁止領域を示し、 図 3 Bは、 第 3の配線層における配線禁止領域を示し、 図 3 Cは、 第 4の配線層における配 線禁止領域を示す。
図 4は、 インダク夕の構造を示す平面図である。
図 5 A〜図 5 Cは、 高周波素子部の各層におけるインダク夕の構造を示す平面 図であり、 図 5 Aは、 第 1の絶縁層上に形成された引き出し導体パターンを示し、 図 5 Bは、 第 2の絶縁層内に埋め込み形成された埋め込み導体パターンを示し、 図 5 Cは、 第 2の絶縁層上に形成された薄膜コイルパターンを示す。
図 6は、 インダク夕の他の例を示す平面図である。 発明を実施するための最良の形態 以下、 本発明に係る高周波モジュール装置を図面を参照して詳細に説明する。 図 1は、 本発明に係る高周波モジュール装置 1の一例を示す断面図である。 本発明に係る高周波モジュール装置 1は、 マザ一ボード (ペース基板) やイン 夕一ポーザ (中間基板) に対する高密度実装を実現するためのパッケージ形態 ( B G A等) を有し、 この装置自体が 1つの機能部品として動作する。
詳述すると、 本発明に係る高周波モジュール装置 1は、 図 1に示すように、 ベ ース基板部 2を有し、 このペース基板部 2の最上層が平坦化層 3により平坦化さ れている。 平坦化層 3の上には、 図 1に示すように、 高周波素子部 4が設けられ ている。
ベース基板部 2は、 プリント配線基板により構成され、 誘電絶縁層となる第 1 の誘電基板 5の両面に、 パターン配線層となる第 1及び第 2の配線層 6 a, 6 b が形成された第 1の配線基板 7と、 誘電絶縁層となる第 2の誘電基板 8の両面に、 パターン配線層となる第 3及び第 4の配線層 9 a , 9 bが形成された第 2の配線 基板 1 0とが、 誘電絶縁層となるプリプレグ (接着樹脂) 1 1を介して貼り合わ された構造を有している。
このうち、 第 1の誘電基板 5及び第 2の誘電基板 8は、 低誘電率且つ低損失 (低 tan ) な材料、 すなわち高周波特性に優れた材料により形成されていること が好まし。 このような材料として、 例えばポリフエニールエチレン (P P E ) や、 ビスマレイ ド トリアジン (B T— r e s i n ) 、 ポリテトラフルォロエチレン、 ポリイミ ド、 液晶ボリマー (L C P ) 、 ポリノルポルネン (P N B ) 等の有機材 料や、 セラミヅク或いはセラミックと有機材料との混合材料等を挙げることがで きる。 また、 第 1の誘電基板 5及び第 2の誘電基板 8は、 上述した材料の他に、 耐熱性及び耐薬品性を有する材料により形成されていることが好ましく、 このよ うな材料からなる誘電基板として、 比較的安価に入手可能なエポキシ系基板 F R — 5等を挙げることができる。
第 1及び第 2の配線層 6 a, 6 b並びに第 3及び第 4の配線層 9 a, 9 bは、 例えばフィル夕 1 2やキャパシタ 1 3といった機能素子と、 これらを繋く'信号配 線パターン 1 4や、 電源パターン 1 5及びグランドパターン 1 6とが、 例えば銅 箔により薄膜形成されてなる。 また、 第 1及び第 2の配線層 6 a, 6 b並びに第 3及ぴ第 4の配線層 9 a , 9 bとしては、 インダク夕やレジス夕といった受動素 子や、 アンテナパターン等も形成可能である。
各機能素子は、 これらを接続する信号配線パターン 1 4や、 電源パターン 1 5 及ぴグランドパ夕一ン 1 6と、 第 1の誘電基板 5及び第 2の誘電基板 8を貫通し て形成された、 例えば内周面に銅メツキ等を施したビアホール 1 7やスルーホー ル 1 8を介して電気的に接続されている。 具体的に、 これらビアホール 1 7ゃス ルーホール 1 8は、 ベース基板部 2の一部に、 このペース基板部 2を貫通する孔 をドリル加工やレーザ一加工により穿設される。 これらビアホール 1 7やスルー ホール 1 8は、 内周面に銅 (C u ) 等の導電性を有する金属材料のメヅキが施さ れるることにより、 各パターン 1 4 , 1 5 , 1 6間を電気的に接続.する機能が付 与される。
このべ一ス基板部 2では、 比較的安価に入手可能な有機材料からなる第 1の配 線基板 7及び第 2の配線基板 1 0を従来と同様の多層基板化技術によって積層形 成することで、 従来のような比較的高価とされる S i基板やガラス基板を用いた 場合と比べて、 コストの低減を図ることができる。
なお、 このベース基板部 2は、 上述した構造のものに限定されず、 その積層数 についても任意である。 また、 ベ一ス基板部 2は、 上述した両面配線基板 7, 1 0をプリプレダ 1 1を介して貼り合わせたものに限定されず、 例えば両面配線基 板の両主面側に樹脂付銅箔を積み重ねていく構造のものであってもよい。 平坦化層 3は、 ベース基板部 2の最上層、 すなわち第 2の誘電基板 8の第 4の 配線層 9 b側を高度に平坦化することにより、 いわゆるビルドアツプ形成面を形 成している。 具体的に、 ビルドアップ形成面を形成する際は、 ベース基板部 2の 最上層の全面に直って、 高周波特性に優れた有機材料からなる絶縁膜を成膜した 後に、 この最上層に形成された第 4の配線層 9 bが露出するまで研磨する。 これ により、 第 2の誘電基板 8と第 4の配線層 9 bとの間に絶縁膜が埋め込まれ、 第 2の誘電基板 8上の第 4の配線層 9 bが形成されていない部分との段差が無くな り、 このベース基板部 2の最上層が平坦化層 3によって高度に平坦化されること になる。
高周波素子部 4は、 このビルドアヅプ形成面上に絶縁層 1 9を積層し、 この積 層された絶縁層 1 9の内層或いは外層に、 薄膜形成技術や厚膜形成技術によって、 例えばインダク夕 2 0, 2 1 , 2 2 , 2 3や、 キャパシ夕、 レジス夕等といった 受動素子を形成して構成される。 これらインダク夕 2 0, 2 1, 2 2, 2 3等か らなる受動素子は、 配線パターン 2 4及び埋め込み導体 2 5とがパターン配線層 により電気的に接続される。 高周波素子部 4を構成する絶縁層 1 9は、 低誘電率 且つ低損失 (低 tan d ) な材料、 すなわち高周波特性に優れた有機材料により形成 されていることが好ましく、 また、 耐熱性及び耐薬品性を有する有機材料により 形成されていることが好ましい。 このような有機材料としては、 例えばべンゾシ クプテン (B C B ) や、 ポリイミ ド、 ポリノルボルネン (P N B ) 、 液晶ポリマ ― ( L C P ) 、 エポキシ系樹脂、 アクリル系樹脂等を挙げることができる。 絶縁 層 1 9は、 このような有機材料を、 例えばスピンコート法や、 カーテンコート法、 ロールコート法、 ディップコート法等の塗布均一性及び膜厚制御に優れた方法を 用いて、 ビルドアヅプ形成面上に精度良く形成することができる。
高周波素子部 4の最上層には、 半導体チヅプ 2 6がフリヅプチップ接続により 搭載されている。 ここで、 フリヅプチヅプ接続は、 半導体チヅプ 2 6側の電極上 にバンプ 2 7を形成し、 表裏逆にして高周波素子部 4側の配線パターン 2 4の電 極 2 8とバンプ 2 7とを位置合わせし、 加熱溶融することで、 いわゆるフヱ一ス ダウンボンディングで接続する実装方法である。 このフリヅプチヅプ接続によれ ば、 例えばワイヤーボンディングの比べてワイヤーの引き回し空間が不要となり、 特に高さ方向の寸法を大幅に削減することができる。
これら高周波素子部 4に形成された受動素子及び半導体チップ 2 6は、 配線パ 夕一ン 2 4及び埋め込み導体 2 5を介して、 ベース基板部 2側の第 4の配線層 9 bと電気的に接続されている。
本発明に係る高周波モジュール装置 1は、 ベース基板部 2が多層化されること によって、 高周波素子部 4における積層数を削減することができる。 すなわち、 本発明に係る高周波モジュール装置 1は、 高周波素子部 4の内層或いは外層に形 成された、 例えば受動素子や配線パターン 2 4、 埋め込み導体 2 5等のパターン 配線層とは別に、 ペース基板部 2の内層或いは外層に、 例えば機能素子や信号配 線パターン 1 4等のパターン配線層が形成されることによって、 これらを従来の ような S i基板やガラス基板上にまとめて形成する場合に比べて、 高周波素子部 4にかかる負担を大幅に低減することができる。 これにより、 高周波素子部 4の 積層数を低減することが可能となり、 装置全体のさらなる小型化及び低コスト化 が可能となっている。
本発明に係る高周波モジュール装置 1は、 上述したペース基板部 2のパターン 配線層と高周波素子部 4のパターン配線層とを分離しているので、 これらパター ン配線層の間で発生する電気的干渉を抑制することができ、 その特性の向上を図 ることができる。
さらに、 本発明に係る高周波モジュール装置 1は、 ベース基板部 2の最上層が 平坦化層 3により高度に平坦化されたビルドアツプ形成面が形成されていること から、 このビルドアップ形成面上に高周波素子部 4を精度良く形成することがで きる。
ところで、 本発明に係る高周波モジュール装置 1には、 ベース基板部 2の第 1 及び第 2の配線層 6 a, 6 b並びに第 3及び第 4の配線層 9 a, 9 bが形成され ていない領域 (以下、 配線禁止領域という。 ) 3 0 , 3 1 , 3 2, 3 3が、 少な くともペース基板部 2の最上層から厚み方向の中途部に亘つて或いはベース基板 部 2を貫通して設けられている。 これら配線禁止領域 3 0, 3 1, 3 2 , 3 3の 直上に位置する高周波素子部 4に、 インダク夕 2 0 , 2 1 , 2 2 , 2 3がそれそ れ形成されている。 具体的に、 配線禁止領域 3 0は、 図 2に示すように、 インダク夕 2 0の形成位 置から第 2の配線層 6 bに至る領域に亘つて設けられている。
すなわち、 第 4の配線層 9 bには、 図 2及び図 3 Aに示すように、 インダク夕 2 0が形成される領域に対応した第 1の配線禁止用孔 3 が穿設されていると共 に、 第 3の配線層 9 aには、 図 2及び図 3 Bに示すように、 インダク夕 2 0が形 成される領域に対応した第 2の配線禁止用孔 3 5が穿設されている。 そして、 図 2及び図 3 Cに示すように、 これら第 1の配線禁止用孔 3 4及び第 2の配線禁止 用孔 3 5を通して、 第 2の配線層 6 bに形成されたグランドパターン 1 6とイン ダク夕 2 0とが、 所定の距離だけ離された状態で対向配置されている。
一方、 ィンダク夕 2 0は、 図 2及び図 4に示すように、 絶縁層 1 9の内層或い は外層に位置して、 全体で角形をなすようにスパイラル状に卷回されてなる薄膜 コイルパターン 2 0 aと、 この薄膜コイルパターン 2 0 aの内周側の端部と電気 的に接続された埋め込み導体パターン 2 0 bと、 この埋め込み導体パターン 2 0 bと電気的に接続された引き出し導体パターン 2 0 cとを有し、 この引き出し導 体パターン 2 0 cが、 薄膜コイルパターン 2 0 aの外周側へと引き出され、 この 薄膜コイルパターン 2 0 aの外周側の端部と共に、 埋め込み導体 2 5を介して配 線パターン 2 4とそれそれ電気的に接続された構造とされている。
具体的に、 このイングクタ 2 0を形成する際は、 先ず、 図 2に示すように、 平 坦化されたペース基板部 2上に、 上述した有機材料からなる第 1の絶縁層 1 9 a を形成する。
次に、 図 2及び図 5 Aに示すように、 第 1の絶縁層 1 9 a上に、 例えばニッケ ル (N i ) や銅等の導電性金属材料からなる導電膜を全面に亘つて成膜した後に、 フォ トリソグラフィ技術を用いて所定の形状にパターニングされたフォトレジス トをマスクとして、 この導電膜をェヅチングすることによって、 引き出し導体パ ターン 2 0 cのベースを形成する。 そして、 例えば硫酸銅溶液を用いた電解メヅ キにより、 数/ 程度の C uからなる導電膜を成膜することで、 引き出し導体パ タ一ン 2 0 cを形成する。
次に、 図 2及び図 5 Bに示すように、 この引き出し導体パ夕一ン 2 0 cが形成 された第 1の絶縁層 1 9 a上に、 上述した有機材料からなる第 2の絶縁層 1 9 b を形成した後に、 フォ トリソグラフィ技術を用いて所定の形状にパターニングさ れたフォトレジストをマスクとしてエッチングを行い、 引き出し導体パターン 2 0 cの端部と接合される部分が露出するビア (孔) を形成する。 そして、 このフ オトレジストを残したまま、 例えば硫酸銅溶液を用いた電解メツキにより、 銅 ( C u ) からなる導電膜を成膜した後、 フォトレジス トを、 このフォトレジス ト 上に堆積した導電膜と共に除去する。 これにより、 第 2の絶縁層 1 9 bに埋め込 まれた埋め込み導体パターン 2 0 bと、 引き出し導体パターン 2 0 cとが電気的 に接続される。
次に、 図 2及ぴ図 5 Cに示すように、 この第 2の絶縁層 1 9 b上に、 例えば二 ヅケル (N i ) や銅 (C u ) 等からなる導電膜を全面に亘つて成膜した後に、 フ ォトリソグラフィ技術を用いて所定の形状にパ夕一ニングされたフォトレジスト をマスクとして、 この導電膜をエッチングすることによって、 薄膜コイルパター ン 2 0 aのべ一スを形成する。 そして、 例えば硫酸銅溶液を用いた電解メヅキに より、 数/ 程度の C uからなる導電膜を成膜することで、 埋め込み導体パター ン 2 0 bと電気的に接続された薄膜コイルパターン 2 0 aを形成する。 以上によ り、 図 2及び図 4に示すようなインダク夕 2 0が形成される。
ここで、 図 2に示すように、 インダク夕 2 0の厚み Aは、 1 0 m以上且つ卷 回間隔 Bの 1 . 5倍以下の範囲とすることが好ましい。
このインダク夕 2 0は、 上述したメヅキ法を用いることにより、 従来のような スパッタリング法を用いた場合に、 通常、 0 . 5〜 2 m程度の膜厚としかなら ない膜厚に比べて、 その厚み Aを厚く形成することができる。 そして、 インダク 夕 2 0の厚み Aを 1 0 m以上とすることにより、 このインダクタ 2 0の直列抵 抗が低減され、 インダク夕 2 0の高い Q値を得ることができる。 一方、 インダク 夕 2 0の厚み Aを卷回間隔 B、 すなわち薄膜コイルパターン 2 0 aにおける隣接 するパターン同士の間隔 Bの 1 . 5倍以下とすることにより、 このインダク夕 2 0を精度良く形成することができる。
なお、 このインダク夕 2 0は、 上述したメツキ法以外の厚膜技術を用いて、 所 定の厚み Aで形成することも可能である。
また、 インダク夕 2 0は、 図 4に示すような角形スパイラル状に卷回されたも のに限定されず、 例えば図 6に示すような全体で円形をなすようにスパイラル状 に卷回されたものであってもよい。
なお、 他のィンダク夕 2 1, 22, 23についても、 上述のィンダクタ 20と 同様な形状を有しており、 また、 上記インダク夕 20と同様にして形成されるこ とから、 以下説明を省略するものとする。
上述したように、 本発明に係る高周波モジュール装置 1は、 ベース基板部 2の 配線禁止領域 30, 3 1 , 32, 33が、 少なくともベース基板部 2の最上層か ら厚み方向の中途部に亘つて或いはペース基板部 2を貫通して設けられている。 これら配線禁止領域 30, 3 1 , 32, 33の直上に位置する高周波素子部 4に、 インダクタ 20 , 2 1 , 22, 23がそれそれ形成されている。 これにより、 高 周波モジュール装置 1では、 各インダクタ 20 , 2 2 , 23と、 グランドパター ン 1 6との間の距離を離すことができ、 これらインダク夕 20 , 22 , 23と、 グランドパターン 1 6との結合容量を大幅に低減することができる。 さらに、 ィ ンダク夕 2 1は、 ペース基板部 2を貫通して設けられた配線禁止領域 3 1上に形 成されていることから、 さらなる特性の向上が図られている。
したがって、 これらインダクタ 20, 2 1, 22 , 23の高い Q値を得ること ができ、 従来のようなィンダクタの直下に位置して S i基板に穴を形成すること や、 このィンダク夕素子を浮かせた状態で形成するといつた加工を行わずとも、 簡便な構成によってインダクタ 20 , 2 1, 22 , 23の良好な特性を得ること ができる。 以上のことから、 この高周波モジュール装置 1では、 インダク夕 20: 2 1, 22, 23のさらなる特性向上が可能であると共に、 さらなる小型化及び 低コスト化が可能である。 産業上の利用可能性 本発明に係る高周波モジュール装置は、 ペース基板部のパ夕一ン配線層が形成 されていない領域の直上に位置して、 インダクタ素子を形成しているので、 イン ダクタ素子とパターン配線層との結合容量が低減され、 ィンダクタ素子の高い Q 値を得ることができる。 したがって、 本発明に係る高周波モジュール装置は、 ィ ンダクタ素子のさらなる特性向上が可能であると共に、 さらなる小型化及び低コ スト化が可能である。

Claims

請求の範囲
1 . パターン配線層と誘電絶縁層とが多層に形成されてなるベース基板部と、 上記ベース基板部の最上層が平坦化されることによりビルドアツプ形成面が形 成され、 このビルドアップ形成面上に絶縁層を介してインダクタ素子が形成され てなる高周波素子部とを備え、
上記ペース基板部の上記パターン配線層が形成されていない領域が、 少なくと も上記ベース基板部の最上層から厚み方向の中途部に亘つて設けられており、 こ の領域の直上に位置する高周波素子部に、 上記ィンダクタ素子が形成されている ことを特徴とする高周波モジュール装置。
2 . 上記パターン配線層が形成されていない領域は、 上記ベース基板部を厚み方 向に貫通して設けられていることを特徴とする請求の範囲第 1項記載の高周波モ ジュール装置。
3 . 上記インダク夕素子は、 厚膜技術により形成されていることを特徴とする請 請求の範囲第 1項記載の高周波モジュール装置。
PCT/JP2002/004409 2001-05-07 2002-05-02 High-frequency module device WO2002091405A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02724688A EP1387369A4 (en) 2001-05-07 2002-05-02 HIGH FREQUENCY MODULE DEVICE
KR1020037000054A KR100862544B1 (ko) 2001-05-07 2002-05-02 고주파 모듈 장치
US10/332,015 US6800936B2 (en) 2001-05-07 2002-05-02 High-frequency module device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-136490 2001-05-07
JP2001136490A JP3666411B2 (ja) 2001-05-07 2001-05-07 高周波モジュール装置

Publications (1)

Publication Number Publication Date
WO2002091405A1 true WO2002091405A1 (en) 2002-11-14

Family

ID=18983757

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/004409 WO2002091405A1 (en) 2001-05-07 2002-05-02 High-frequency module device

Country Status (5)

Country Link
US (1) US6800936B2 (ja)
EP (1) EP1387369A4 (ja)
JP (1) JP3666411B2 (ja)
KR (1) KR100862544B1 (ja)
WO (1) WO2002091405A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443811A3 (en) * 2003-01-30 2007-03-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
EP1443560A3 (en) * 2003-01-30 2008-01-02 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
US7665207B2 (en) 2003-01-30 2010-02-23 Endicott Interconnect Technologies, Inc. Method of making a multi-chip electronic package having laminate carrier

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP4604398B2 (ja) * 2001-06-11 2011-01-05 ソニー株式会社 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US6936921B2 (en) * 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
US7075167B2 (en) * 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate
JP4308073B2 (ja) * 2004-04-30 2009-08-05 アルプス電気株式会社 信号受信装置
JP4717411B2 (ja) * 2004-10-18 2011-07-06 株式会社フジクラ 半導体装置
SG119329A1 (en) * 2004-07-29 2006-02-28 Fujikura Ltd Semiconductor device and method for manufacturing the same
JP2006108644A (ja) * 2004-09-30 2006-04-20 Endicott Interconnect Technologies Inc スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム
JP4972306B2 (ja) * 2004-12-21 2012-07-11 オンセミコンダクター・トレーディング・リミテッド 半導体装置及び回路装置
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
CN101156162B (zh) * 2005-03-31 2012-05-16 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP2007142109A (ja) 2005-11-17 2007-06-07 Tdk Corp 電子部品
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP4722795B2 (ja) 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール
DE102006057332B4 (de) * 2006-12-05 2018-01-25 Infineon Technologies Ag Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
JP4842200B2 (ja) * 2007-04-27 2011-12-21 株式会社日立製作所 Rfidタグ付きプリント基板
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP5114141B2 (ja) * 2007-09-13 2013-01-09 イビデン株式会社 電子部品およびその製造方法
TWI399139B (zh) * 2007-09-19 2013-06-11 Ind Tech Res Inst 彎繞線狀電感器及具有此彎繞線狀電感器的基板結構
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
TW201021173A (en) * 2008-10-08 2010-06-01 Panasonic Corp Interposer substrate and semiconductor device
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US9000558B2 (en) * 2009-01-19 2015-04-07 Broadcom Corporation Wafer-level flip chip package with RF passive element/ package signal connection overlay
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
JP4893773B2 (ja) 2009-04-02 2012-03-07 株式会社村田製作所 電子部品及びその製造方法
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
US8405998B2 (en) 2010-10-28 2013-03-26 International Business Machines Corporation Heat sink integrated power delivery and distribution for integrated circuits
US8427833B2 (en) * 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
DE102011089639A1 (de) * 2011-12-22 2013-06-27 Siemens Aktiengesellschaft Schaltungsträger mit einer separaten HF-Schaltung und Verfahren zum Bestücken eines solchen Schaltungsträgers
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US8907227B2 (en) * 2012-08-02 2014-12-09 Hong Kong Science and Technology Research Institute Company Limited Multiple surface integrated devices on low resistivity substrates
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9247647B1 (en) 2014-09-11 2016-01-26 Qualcomm Incorporated High quality factor inductor and high quality factor filter in package substrate or printed circuit board (PCB)
CN106716634B (zh) 2014-09-18 2019-12-06 株式会社村田制作所 高频元器件
JP6645109B2 (ja) 2015-10-09 2020-02-12 セイコーエプソン株式会社 液体吐出装置および駆動回路
US20170236790A1 (en) * 2016-02-12 2017-08-17 Semtech Corporation Semiconductor Device on Leadframe with Integrated Passive Component
JP6669132B2 (ja) * 2017-06-23 2020-03-18 株式会社村田製作所 マルチプレクサ、送信装置および受信装置
US10700024B2 (en) * 2017-08-18 2020-06-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
TWI698008B (zh) * 2018-08-31 2020-07-01 英屬開曼群島商鳳凰先驅股份有限公司 具能量轉換功能之集積化驅動模組及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312609A (ja) * 1998-04-27 1999-11-09 Murata Mfg Co Ltd コイル部品の製造方法
JP2000114906A (ja) * 1998-10-02 2000-04-21 Fuji Xerox Co Ltd ローパスフィルタ
JP2001077315A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 集積回路装置及びその製造方法、並びに回路基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3823469A1 (de) * 1988-07-11 1990-01-18 Bodenseewerk Geraetetech Filteranordnung
US5215866A (en) * 1989-08-09 1993-06-01 Avantek, Inc. Broadband printed spiral
US5483100A (en) * 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate
US5929510A (en) * 1996-10-31 1999-07-27 Sarnoff Corporation Integrated electronic circuit
US6005197A (en) * 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
JP2000189937A (ja) * 1998-12-28 2000-07-11 Matsushita Electric Ind Co Ltd 環境評価装置
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312609A (ja) * 1998-04-27 1999-11-09 Murata Mfg Co Ltd コイル部品の製造方法
JP2000114906A (ja) * 1998-10-02 2000-04-21 Fuji Xerox Co Ltd ローパスフィルタ
JP2001077315A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 集積回路装置及びその製造方法、並びに回路基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1387369A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443811A3 (en) * 2003-01-30 2007-03-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
EP1443560A3 (en) * 2003-01-30 2008-01-02 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
US7665207B2 (en) 2003-01-30 2010-02-23 Endicott Interconnect Technologies, Inc. Method of making a multi-chip electronic package having laminate carrier

Also Published As

Publication number Publication date
KR100862544B1 (ko) 2008-10-09
US6800936B2 (en) 2004-10-05
EP1387369A1 (en) 2004-02-04
JP2002334806A (ja) 2002-11-22
KR20030041951A (ko) 2003-05-27
JP3666411B2 (ja) 2005-06-29
US20030148739A1 (en) 2003-08-07
EP1387369A4 (en) 2009-08-19

Similar Documents

Publication Publication Date Title
JP3666411B2 (ja) 高周波モジュール装置
JP4318417B2 (ja) 高周波モジュール基板装置
US6714422B2 (en) High frequency module device and method for its preparation
US7741162B2 (en) Method for manufacturing high-frequency module device
US7599190B2 (en) High-frequency module, and method of producing same
US7199457B2 (en) Thin film circuit board device and its manufacturing method
US20040130877A1 (en) Substrate for high-frequency module and high-frequency module
JP2003264348A (ja) 高周波モジュール
US7064630B2 (en) High-frequency module and its manufacturing method
WO2003047325A1 (fr) Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire
JP2003218626A (ja) アンテナ回路、アンテナ回路装置及びその製造方法
JP2006054207A (ja) インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子
JP4211378B2 (ja) キャパシタ素子
JP2002280745A (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 2002724688

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020037000054

Country of ref document: KR

Ref document number: 10332015

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1020037000054

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002724688

Country of ref document: EP