WO2002073657A2 - Halbleiterspeicherzelle mit grabenkondensator und verfahren zu ihrer herstellung - Google Patents

Halbleiterspeicherzelle mit grabenkondensator und verfahren zu ihrer herstellung Download PDF

Info

Publication number
WO2002073657A2
WO2002073657A2 PCT/DE2002/000788 DE0200788W WO02073657A2 WO 2002073657 A2 WO2002073657 A2 WO 2002073657A2 DE 0200788 W DE0200788 W DE 0200788W WO 02073657 A2 WO02073657 A2 WO 02073657A2
Authority
WO
WIPO (PCT)
Prior art keywords
trench
substrate
layer
conductive
filling
Prior art date
Application number
PCT/DE2002/000788
Other languages
English (en)
French (fr)
Other versions
WO2002073657A3 (de
Inventor
Wolfgang Gustin
Ulrike GRÜNING VON SCHWERIN
Dietmar Temmler
Martin Schrems
Stefan Rongen
Rudolf Strasser
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP02727188A priority Critical patent/EP1366517A2/de
Priority to KR1020037011590A priority patent/KR100631092B1/ko
Priority to JP2002572609A priority patent/JP2004523918A/ja
Publication of WO2002073657A2 publication Critical patent/WO2002073657A2/de
Publication of WO2002073657A3 publication Critical patent/WO2002073657A3/de
Priority to US10/657,928 priority patent/US6828192B2/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385Making a connection between the transistor and the capacitor, e.g. buried strap
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor

Definitions

  • the present patent application relates to a semiconductor memory cell and a method for its production.
  • the semiconductor memory cell comprises a selection transistor and a trench capacitor which is formed in a trench.
  • Memory components such as DRAMs (Dynamic Random Access Memories) consist of a cell array and a control periphery, with individual memory cells being arranged in the cell array.
  • DRAMs Dynamic Random Access Memories
  • a DRAM chip contains a matrix of memory cells, which are arranged in the form of rows and columns and are driven by word lines and bit lines. The reading out of data from the memory cells or the writing of data into the memory cells is accomplished by activating suitable word lines and bit lines.
  • a DRAM memory cell usually contains a transistor connected to a capacitor.
  • the transistor consists, among other things, of two diffusion regions which are separated from one another by a channel which is controlled by a gate.
  • One diffusion region is referred to as a drain region and the other diffusion region is referred to as a source region.
  • One of the diffusion areas is connected to a bit line, the other diffusion area to the capacitor and the gate to a word line.
  • the transistor is controlled so that a current flow between the diffusion regions through the channel is switched on and off.
  • the progressive miniaturization of memory components increases the integration density continuously.
  • the continuous increase in the integration density means that the area available per memory cell continues to decrease.
  • the selection transistor is formed, for example, as a planar transistor, the lateral distance between the selection transistor and the trench capacitor consequently decreases further and further. This leads to a reduction in the blocking capability of the selection transistor, which blocks more poorly anyway as the channel length decreases due to the short channel effect.
  • the increased leakage currents discharge the trench capacitor prematurely, as a result of which the information stored in the trench capacitor and the memory cell is lost.
  • the short channel effects are enhanced by the diffusion of a buried strap.
  • the buried strap is usually arranged in the trench capacitor above the conductive trench filling and serves to electrically connect the conductive trench filling to a doping region of the transistor.
  • a diffusion of dopant from the buried strap into the substrate and the adjacent doping region of the selection transistor is usually carried out, as a result of which the electrical contact is formed.
  • a disadvantage of a conventional buried strap is that it increases the short-channel effects that occur.
  • the doping region of the selection transistor must usually be formed in single-crystal silicon in order to avoid leakage currents through the selection transistor. Since the buried strap is usually formed from polycrystalline silicon, which adjoins the monocrystalline silicon of the doping region of the selection transistor, crystal crossings occur at elevated temperatures, starting from the
  • a disadvantage of an epitaxially grown buried contact is that crystal dislocations are formed at the transition between the single-crystal epitaxially grown silicon and a polycrystalline grown silicon. This defect formation leads to increased leakage currents in the selection transistor. During the further manufacturing process of the DRAM, the dislocations slide and can short-circuit the selection transistor.
  • a semiconductor memory having a trench capacitor and a selection transistor comprising:
  • a substrate which has a substrate surface and in which a trench is arranged which has an upper region
  • a conductive trench filling which is arranged in the trench, an epitaxially grown layer extending into the trench, which is arranged on the side wall of the trench, a buried contact, which is arranged in the trench and electrically connects the epitaxially grown layer to the conductive trench filling, and a first intermediate layer, which lies between the epitaxial grown layer and the buried contact is arranged.
  • the epitaxially grown layer has a lower diffusion length in the epitaxially grown layer than in the adjacent bulk silicon in which the selection transistor is formed. This means that the dopant diffused out of the buried strap does not diffuse into the channel of the selection transistor, thereby preventing an amplification of the short channel effect in the selection transistor.
  • the first intermediate layer has the advantage that crystal dislocations formed in the buried strap do not grow into the single-crystal substrate in which the selection transistor is arranged. This avoids crystal defects at the doping region of the transistor, whereby an improved transistor with low leakage currents can be achieved.
  • the epitaxially grown layer is arranged in the direction of the substrate surface above the insulation collar on the side wall of the trench. This improves the dopant profile of the out-diffusion above the insulation collar.
  • a capacitor dielectric is usually arranged in the trench between the conductive trench filling and the substrate.
  • the trench insulation has an insulation layer which is arranged on the buried contact and on the facet.
  • the insulation layer arranged on the buried contact and on the facet has the advantage that, in the case of a planar selection transistor, a passing word line isolated from the trench capacitor can be arranged on the trench insulation.
  • an active word line for driving the cell transistor runs above the trench.
  • a further embodiment of the invention provides that the insulation collar consists of two layers that can be selectively etched to one another.
  • the object according to the invention is achieved by a method for producing a semiconductor memory with a trench capacitor and a selection transistor with the steps:
  • FIG. 9 shows the arrangement from FIG. 8 for a memory cell with a planar selection transistor, trench isolation additionally being formed,
  • FIG. 10 shows the arrangement from FIG. 8 for a memory cell with a vertical selection transistor
  • FIG. 11 REM image of a memory cell according to the prior art
  • FIG. 12 SEM image of a memory cell according to the invention
  • FIGS. 21 and 22 process steps for filling an annular gap between the epitaxial layer and the insulation collar.
  • FIG. 1 shows a memory cell 5 which comprises a selection transistor 10 and a trench capacitor 15.
  • the selection transistor 10 and the trench capacitor 15 are formed in a substrate 20 which has a substrate surface 25.
  • a trench 30 is arranged in the substrate 20, in which the trench capacitor 15 is formed.
  • the trench 30 has an upper region 31.
  • a capacitor dielectric 35 is arranged in the trench 30.
  • a buried plate 40 as an outer capacitor electrode is arranged around the trench 30 in the substrate 20.
  • the buried plate 40 is contacted with a buried trough 45. Both the buried plate 40 and the buried trough 45 are doped in the substrate LO LO to to P 1 P 1
  • the first recess depth 110 is formed approximately 100 nm below the substrate surface 25. If a vertical transistor is arranged in the trench capacitor, the first recess depth 110 is sunk into the trench 30, starting from the substrate surface 25, about 350 nm deep.
  • a passing wordline is arranged on the trench isolation (STI) and the active wordline runs next to the trench in order to drive the planar selection transistor there. This is described in more detail with reference to FIG. 9.
  • the active wordline is arranged above the trench in order to contact and drive a gate arranged in the trench.
  • the passing wordline is arranged next to the trench.
  • the dielectric layer 35 is then removed. This can be accomplished, for example, by wet chemistry, using, for example, hydrofluoric acid buffered with ethylene glycol (HF / EG) to remove a dielectric layer consisting of an oxynitride.
  • HF / EG hydrofluoric acid buffered with ethylene glycol
  • the conductive trench filling 50 is sunk into the trench 30 to a second recess depth 115. Part of the dielectric layer 35 is thereby exposed.
  • the insulation collar 55 is then removed from the side wall of the trench 30.
  • the insulation collar 55 remains on the side wall of the trench 30 where it passes through the dielectric layer 35 LO LO to to P> P 1
  • ⁇ P ⁇ ⁇ d Hj ⁇ ⁇ ⁇ LQ d cd P- 01 H- 1 ⁇ 1 ⁇ LO LQ 01
  • N rt tr CL P ⁇ P- d HS H- " ⁇ rt Hh CL P- H- 1 ⁇ rr P rt ⁇ rt P- Hh P ⁇ cn LQ P- P- P ⁇ ! K ⁇ X • ⁇
  • P- - - ⁇ 01 PP 1 P- P Hi PP CQ ⁇ P- HS X cn ⁇ ⁇ CL r to P ⁇ • n 0 3 ⁇ CL Hi o to

Abstract

Es wird ein Grabenkondensator in einem Graben (30) gebildet, der in einem Substrat (20) angeordnet ist. Der Graben (30) ist mit einer leitfähigen Grabenfüllung (50) als innere Kondensatorelektrode gefüllt. Auf der Seitenwand des Grabens (30) auf dem Substrat (20) wird eine epitaktische Schicht (75) aufgewachsen. Zwischen der leitfähigen Grabenfüllung (50) mit der zweiten Zwischenschicht (65) und der epitaktisch aufgewachsenen Schicht (75) ist ein vergrabener Kontakt (60) angeordnet. In der epitaktisch aufgewachsenen Schicht (75) ist eine Dotierstoffausdiffusion (80) angeordnet, die aus dem vergrabenen Kontakt (60) heraus gebildet wird. Durch die epitaktisch aufgewachsene Schicht (75) ist die Dotierstoffausdiffusion (80) weiter von einem neben dem Graben angeordneten Auswahltransistor (10) entfernt, wodurch Kurzkanaleffekte in dem Auswahltransistor (10) vermieden werden können.

Description

Beschreibung
Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
Die vorliegende Patentanmeldung betrifft eine Halbleiterspeicherzelle und ein Verfahren zu ihrer Herstellung. Die Halbleiterspeicherzelle umfaßt dabei einen Auswahltransistor und einen Grabenkondensator, der in einem Graben gebildet ist.
Speicherbauelemente, wie zum Beispiel DRAMs (Dynamic Random Access Memories) bestehen aus einem Zellenfeld und einer An- steuerungsperipherie, wobei in dem Zellenfeld einzelne Speicherzellen angeordnet sind.
Ein DRAM-Chip enthält eine Matrix von Speicherzellen, die in Form von Zeilen und Spalten angeordnet sind und von Wortleitungen und Bitleitungen angesteuert werden. Das Auslesen von Daten aus den Speicherzellen oder das Schreiben von Daten in die Speicherzellen wird durch die Aktivierung geeigneter Wortleitungen und Bitleitungen bewerkstelligt.
Üblicherweise enthält eine DRAM-Speicherzelle einen mit einem Kondensator verbundenen Transistor. Der Transistor besteht unter anderem aus zwei Diffusionsgebieten, welche durch einen Kanal voneinander getrennt sind, der von einem Gate gesteuert wird. Ein Diffusionsgebiet wird als Drain-Gebiet und das andere Diffusionsgebiet als Source-Gebiet bezeichnet.
Eines der Diffusionsgebiete ist mit einer Bitleitung, das an- dere Diffusionsgebiet mit dem Kondensator und das Gate mit einer Wortleitung verbunden. Durch Anlegen geeigneter Spannungen an das Gate wird der Transistor so gesteuert, daß ein Stromfluß zwischen den Diffusionsgebieten durch den Kanal ein- und ausgeschaltet wird. Durch die fortschreitende Miniaturisierung von Speicherbauelementen wird die Integrationsdichte kontinuierlich erhöht. Die kontinuierliche Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur Verfügung stehende Fläche immer weiter abnimmt. Wird der Auswahltransistor beispielsweise als planarer Transistor gebildet, so nimmt folglich der laterale Abstand zwischen Auswahltransistor und Grabenkondensator immer weiter ab. Das führt zu einer Minderung der Sperrfähigkeit des Auswahltransistors, der bei abnehmender Kanallänge aufgrund des Kurzkanaleffekts ohnehin schlechter sperrt. Die erhöhten Leckströme entladen den Grabenkondensator vorzeitig, wodurch die in dem Grabenkondensator und der Speicherzelle gespeicherte Information verlorengeht.
Die Kurzkanaleffekte werden durch die Ausdiffusion eines vergrabenen Kontakts (Buried Strap) verstärkt . Der Buried Strap ist üblicherweise in dem Grabenkondensator oberhalb der leitenden Grabenfüllung angeordnet und dient dazu, die leitende Grabenfüllung elektrisch mit einem Dotiergebiet des Transi- stors zu verbinden. Dabei wird üblicherweise eine Ausdiffusion von Dotierstoff aus dem Buried Strap in das Substrat und das angrenzende Dotiergebiet des Auswahltransistors durchgeführt, wodurch der elektrische Kontakt gebildet wird. Nachteilig an einem konventionellen Buried Strap (Vergrabenen Kontakt) ist, daß er die auftretenden Kurzkanaleffekte verstärkt .
Ein weiteres aus dem Stand der Technik bekanntes Problem besteht darin, daß das Dotiergebiet des Auswahltransistors üb- licherweise in einkristallinem Silizium zu bilden ist, um Leckströme durch den Auswahltransistor zu vermeiden. Da der Buried Strap üblicherweise aus polykristallinem Silizium gebildet ist, welches an das einkristalline Silizium des Dotiergebiets des Auswahltransistors angrenzt, werden bei er- höhten Temperaturen KristallverSetzungen ausgehend von der
Grenzfläche zwischen Polysilizium und einkristallinem Silizi- um in dem einkristallinem Silizium gebildet, die zu Leckströmen durch den Auswahltransistor führen können.
Nachteilig an einem epitaktisch aufgewachsenen Vergrabenen Kontakt ist, daß Kristallversetzungen am Übergang zwischen der einkristallin epitaktisch aufgewachsenen Silizium und einem polykristallin aufgewachsenen Silizium gebildet werden. Diese Defektbildung führt zu erhöhten Leckströmen in dem Auswahltransistor. Während des weiteren Herstellungsprozesses des DRAM gleiten die Versetzungen und können den Auswahltransistor kurzschließen.
Herstellungsverfahren für DRAM-Speicherzellen mit Grabenkondensator und Auswahltransistor sind beispielsweise in den Pa- tenten US 5,360,758, US 5,670,805 sowie US 5,827,765 und U. Gruening et al . "A Novel Trench DRAM Cell with a Vertical Access Transistor and Buried Strap for 4 Gb/16Gb", IEDM, 1999 angegeben.
Es ist die Aufgabe der Erfindung, einen Speicher mit Grabenkondensator und ein Herstellungsverfahren dafür anzugeben, die ein verbessertes Dotierprofil des vergrabenen Kontakts und eine Vermeidung von Kristalldefekten im Auswahltransistor ermöglichen.
Erfindungsgemäß wird die Aufgabe bezüglich des Halbleiterspeichers gelöst durch einen Halbleiterspeicher mit einem Grabenkondensator und einem Auswahltransistor umfassend:
- ein Substrat, das eine Substratoberfläche aufweist und in dem ein Graben angeordnet ist, der einen oberen Bereich aufweist,
- einen Isolationskragen, der in dem oberen Bereich auf der Seitenwand des Grabens angeordnet ist,
- eine leitfähige Grabenfüllung, die in dem Graben angeordnet ist, eine sich in den Graben erstreckende epitaktisch aufgewachsene Schicht, die auf der Seitenwand des Grabens angeordnet ist, einen vergrabenen Kontakt, der in dem Graben angeordnet ist und die epitaktisch aufgewachsene Schicht elektrisch mit der leitfähigen Grabenfüllung verbindet, und eine erste Zwischenschicht, die zwischen der epitaktisch aufgewachsenen Schicht und dem vergrabenen Kontakt angeordnet ist.
Ein Vorteil der epitaktisch aufgewachsenen Schicht besteht darin, daß der aus dem vergrabenen Kontakt (Buried Strap) ausdiffundierte Dotierstoff in der epitaktisch aufgewachsenen Schicht eine niedrigere Diffusionslänge aufweist als in dem angrenzendem Bulk-Silizium, in dem der Auswahltransistor gebildet ist. Dies führt dazu, daß der aus dem Buried Strap ausdiffundierte Dotierstoff nicht bis in den Kanal des Auswahltransistors hinein diffundiert, wodurch eine Verstärkung des Kurzkanaleffekts im Auswahltransistor verhindert wird. Die erste Zwischenschicht weist den Vorteil auf, daß Kristallversetzungen, die im Buried Strap gebildet sind, nicht in das einkristalline Substrat hineinwachsen, in dem der Auswahltransistor angeordnet ist. Dadurch werden Kristalldefekte am Dotiergebiet des Transistors vermieden, wodurch ein ver- besserter Transistor mit niedrigen Leckströmen erreicht werden kann.
Vorzugsweise ist vorgesehen, daß die epitaktisch aufgewachsene Schicht in Richtung zur Substratoberfläche oberhalb des Isolationskragens auf der Seitenwand des Grabens angeordnet ist. Dadurch wird eine das Dotierstoffprofil der Ausdiffusion oberhalb des Isolationskragens verbessert.
Üblicherweise ist ein Kondensatordielektrikum in dem Graben zwischen der leitfähigen Grabenfüllung und dem Substrat angeordnet .
Figure imgf000007_0001
€ CL rt « £ 01 < CL 01 ≤ pa 3 SD ≤ tr O CL CL C M P H- 3 ^ Ω Φ ω H
H- 5U Φ Φ o 3 Ω o Φ H- H- Φ 51) H- H- d S" H 3 SD φ P H- SD 01 Φ φ SD SD O Φ H-
3" H H- 3 er H 01 1—' H 3 rt 3 3 l-h 3 SD 01 CΛ 01 rt 3 rt rt 01 rt Ω • H- I—1 P
CL rt Φ φ N H- α H- LQ 3 LQ Ω X Φ φ P • φ rt Φ φ rr -. 51) H- 3 c o N s O 01 rt Φ er i-l P- ^ H H H- rt >ι SD c-- H φ ^ p IQ 1- SD 3 Ό » Ξ Si rt SD P 01 Φ s: I-1 öd H Φ rt LΠ ^ rr ≤ σ tu H- CL rt Φ co ω 5>J ια rt CD P) 5" Φ LQ 0 P Φ H- φ SD Φ H- H- φ
3 rt SD p Ω t. tr 3 H- Φ ? H- Ω 01 H- φ Φ M- Ω H- P CL Ω SD H-
H- Dl ι- ( > N t Φ φ Φ h rt 01 er ω 3 H- SD M rt 01 Φ ≤ rt o H- 51): C- t-1 H- H- p tr H- SD r 01 Ω rt CD P rt P Φ φ CL H- ι-i Φ SD Φ Φ er 01 3- φ φ Ω 01 01 Φ H- 51) CQ Φ li - φ H- CL H Φ 01 P- CL LQ *ü M φ rt H- H- tr H- er Φ 01 Φ CL Φ p SD LQ 3 0 Φ Φ i-i rt Φ 01 H- Φ l-i O iQ 3 H- rt rr φ rt 3 Φ 01 Φ σ CL Φ P hl 0 rt LQ O rt f φ Hi ->- H- Φ 5" to ^1 i Φ H- tr 01 CL > H- Ά Φ Φ £. SD >
Φ oi P 3 CL 51): C 01 3 er φ C < P Φ P- 0 φ 01 SD 01 CL LQ rt C
I-1- H- Φ er 3 rt CL rt 01 IQ CL O ω 01 h-1 P H 01 rt Ω rt Φ Φ P' rt 01 ra φ Ω Φ 3 H- CL H- ^ N φ c H Ω Φ CL SD LQ SD Φ s.; P P *— ^ P- LQ
Φ H H CL LQ <! l- fo ß tr rt er <J H- Φ CL LQ Φ Φ rt P H- C= 01 Φ
3 5" Φ Φ H- O Hi ≤ φ Hi H- Ω Φ H- φ 3 rt Φ Φ T CD rt CL 01 < tr Φ Ω 01
5U 0= tr H α 3 3 i-l 0 Φ IQ C= er H- Ω i-l Φ Φ H P H- rt O Φ Ω 0 Φ H- " rt h-1 IQ φ O Φ IQ 3 1— Φ & H1 er er 3 01 rt SD H CL er l-i H P EU co 3 er H. φ SD Φ i Ω h-" Φ CL er rt P- α ^ SD H- er φ Φ rt Φ SD
H- Hi 3 3 01 H- er Φ rt H- 5») 3 H- Pd SD tr ?^ rt Φ SD i-i Φ CL C rt ta n & H- Φ Φ (Q φ Φ Φ 5L> 3 Φ Hi N CL Hi H- Ω Φ rt P P s: H- Φ >τ| Hl C
£ t h-1 iQ H- ? er H C ≤ rt C Φ Hi P Φ Hl H- P rt L h-1 H- t-1 ü SD LQ P n rt φ 3 rt φ Φ Φ H- ω H- •Tl - 3 ü c LQ rt H- 01 LQ H- Φ φ CL Ω Φ LQ
H- c IQ H, 3 3 3 3 tr f 5D rt ω 01 rt P Ω Φ H- Φ SD co φ s:
Φ H- 3 Φ H- IS1 3 Φ CL Ω CL 0 • H- •ö Φ er 01 rt rt H C c rt SD CL
CL 01 IQ Φ tr 01 φ Ϊ Q- H- < Φ Φ tr O SD Φ H- C φ 01 Hi tr rt Ω φ rt H O 3 0= 5" rt 0 rt 3 Φ α 3 C rt SD φ P Φ P rt - ω Φ ' h
CO • c Φ SD er CL 51) 3 01 3 rt H SD rt P . c er LQ 01 CL SD rt 01 rr 3 Ω Φ Φ ta 3 ö H- Φ 5" Φ < S-L Hl rt φ P CL n SD φ W
H α CL rt er 3 P Φ CO O C rt 3 0 CL O Φ H LQ <! CD P CL 5D SD C P H
51) Φ H rt o 3 ^ rt H- H- 3 H- CL P Φ <J O H- I > rt Hl Φ Hl
T n CL H- Φ s co 0 tr H- Φ Φ 3 C c Φ P Φ 01 s- O P Ω Ω N o ≤ H-
Φ 01 c rt ∞ Φ H- CL 3 3 α φ H σ SD H. er ι-i $. SD σ Φ co P
O Φ 3 O ö 01 tr H- rt ri Ω 3 rt CL α 0 Φ Ω ^ co SD H- fi φ H- Ω CL
C H- e O Ω 01 φ ^ 01 Φ CL Φ H- rt ω O 01 er H- σ tr 01 Hl 01 tr C rr 3 O Φ rt er rt SD rt 0) 3 Φ H c: Ω H- SD tr 0 01 CL h-1 Φ φ Ω LQ Hi rt H- P
IQ 0 l-i H- H 01 rt 0 tr Φ 3 ? φ H Φ P φ SD H- H- P PJ H. - Ω LQ ü Φ rt Φ £ 5" rt Hi Φ CL 3 rt Φ t-i H CL P Λ N 01 Hl Φ C SD= P"
H- r H- H. Λ rt O 3 Hi 3 H- O Φ ω H- w φ Φ H- Ό c-- P P Ω CL rt 01
Ml n Φ 3 01 Hi Φ Φ Hl Hi tr tö H CL r Φ SD i-i P 01 C H- t-1 CL er H- H-
Hl 5" l-i 01 rt 5" Φ Hi σ 3 c-- Hi Φ 5i) Φ φ O i-l P Φ H- 3 Φ CL Φ Φ ^-, Φ
C o IQ n O P H- φ c H 3 3 H Hi φ rt co Ω c φ CL cn p-
01 er Φ Hl 3 H- 3 < 01 Φ CL Hl 01 Φ H- Ω er 01 P 3 Φ SD Φ ts rt
H- rt tr Hl CL LQ 3 Φ C- H- 3 PO Φ Φ Ω CQ er S LQ l-i c H- Ω o Φ H- C Φ Φ e3 o φ 5U Ό 3 er CL rt H- CL Φ σ Hi P .. <J
P φ CS er 3 tr CL Φ 01 IQ 3 V 3 3 H- H- Φ Ω H- H- 0 ^ Φ O α rt 51) φ » Φ 01 OJ rt CL rt N Ω 01 < er φ ω φ rt SD Φ P 01 H tr o N rt < 51) H{ rt Φ tr 3 01 SD C- er o rt Φ i-i H- Ω H- φ
Φ rt CL s: Φ Ω cn N H- CL rt er ?r i-i rt M H •n 3 φ Φ 01 s; I-1
N H- Φ H- CL H er Φ Φ rt 3 o Φ p- rt 01 LQ O SD (.: H- H rt rt H- φ
Φ Φ oi 01 Φ IQ r •0 H- Φ IQ Ω CL er p H- CΛ Φ 0 01 tr Ω 3 P LQ rt . P Ω SD
H- l-i O P H. H- rt 3 φ W φ φ 01 Φ H- l-1 Φ Φ Φ CL φ Φ rt tΛ o 01 & er 5U P- rt Φ tr H- 01 3 SD Ω H- P SD P" rt φ φ tr P α φ H- - rt c Φ < σ 01 51) 3 •u Φ CL σ er rt LQ rt Φ er rt H- H- LQ H- CL
3 O 01 3 o φ rt ? ≤ 0 ►-! φ 1 φ Φ H- P S Φ P rt Φ Φ Φ Φ H-
Φ t-h 1 l-i P - r 51) Ω Φ 01 3 3 1 1 Φ rt O r <J Φ rt Mi 1 φ H- 3 ^ e 3 O 1 tr SD 1 0
3 l rt 1 1 3 P
da er üblicherweise aus dem vergrabenen Kontakt heraus in das Substrat eindiffundiert wird.
Vorzugsweise ist vorgesehen, daß die Grabenisolation eine Isolationsschicht aufweist, die auf dem vergrabenen Kontakt und auf der Facette angeordnet ist . Die auf dem vergrabenen Kontakt und auf der Facette angeordnete Isolationsschicht weist den Vorteil auf, daß bei einem planaren Auswahltransistor eine von dem Grabenkondensator isolierte Passing Word- line auf der Grabenisolation angeordnet werden kann. Bei einer Speicherzelle mit vertikalem Auswahltransistor verläuft eine aktive Wortleitung zu Ansteuerung des Zelltransistors oberhalb des Grabens .
Eine weitere Ausgestaltung der Erfindung sieht vor, daß der Isolationskragen aus zwei Schichten besteht, die selektiv zueinander ätzbar sind.
Bezüglich des Verfahrens wird die erfindungsgemäße Aufgabe gelöst durch ein Verfahren zur Herstellung eines Halbleiterspeichers mit einem Grabenkondensator und einem Auswahltransistor mit den Schritten:
- Bereitstellen eines Substrats, das eine Substratoberfläche aufweist und in dem ein Graben angeordnet ist, der einen oberen Bereich aufweist, wobei ein Isolationskragen in dem oberen Bereich auf der Seitenwand des Grabens angeordnet ist;
- Bilden einer leitfähigen Grabenfüllung in dem Graben, wobei die leitfähige Grabenfüllung anschließend in den Graben eingesenkt wird;
- Freilegen des Substrats an der Seitenwand des Grabens oberhalb der leitfähigen Grabenfüllung;
- Aufwachsen einer epitaktischen Schicht auf der freigelegten Seitenwand des Grabens; - Bilden einer ersten Zwischenschicht auf der epitaktisch aufgewachsenen Schicht ; > ) to t P1 P1
LΠ σ LΠ o LΠ O LΠ
5» rt CL φ 01 > 01 Φ cn N Hi' er CL LQ rt cn < CO M s: < SD LQ SD CL σ 1 |
P H φ P- rt P1 rt P P- P ≤ Φ (D Φ Φ Φ P- P O SD Ω 01 SD O P Φ P Φ SD
Hi p- 01 P φ rt Φ rt H. tr φ H P P- X tr H rt tr 0 P i-i Hl LQ Hi l-i 01 öd CO M
01 Φ Hl CL CD P- P tr Ω rt C 01 N P- P- CL N Ξ Φ LQ P- Ω P-
CL Ω Hl P H Φ rt rt rt Ω l-i Hi 3 rt P O Ω SD P Φ p φ φ Φ
Φ er 01 O rt P rt i-j H Φ CL H SD SD= 01 LQ P tr rt CL LQ P- 01 l-i l-i CL £ &
3 φ 0 P SD P e SD P P φ SD tr er SD 01 ω rt P- φ 01 oi rt SD 01 Hi Φ Ω W,
(-L Ξ rt rt P- rt P i-i tr φ P- SD rr o 01 ≤ Φ SD= Ω rt P- P tr P- co SD φ P- P- Φ M CL Φ P LQ P 01 φ hi P- P Φ P P tr Φ P rt P
01 Ω rt P H < Ξ i-i O P- φ P Hl Φ Hl P- SD P 01 Ω P- CL co P CL CL -. IQ
0 er P- 01 CL P- tr tr P CL H P= Φ 01 LQ X l-i ω φ φ φ
I-1 P- 0 SD CL Φ Φ 01 SD 01 Φ Ω CL P- Φ Φ Pd ι-i SD φ P- P t i P 01 P
SD Ω P rt SD CL P- φ P rt P- ι-S Φ P P P- SD tr Ω φ . LQ rt er 01 O CL N tr P P φ P P SD 3 Φ P- 01 Ω LQ φ P- tr P P- 01 Ω
P- rt X ι-i SD P SD X P LQ P tr 01 tr φ P 01 φ 01 LQ ι-i o
0 l-i φ 01 3 P- P* rt CL φ LQ Φ CL rt SD rt P 01 rt P co Ω Φ SD P
P φ SU P- P- i-i tr P- P- M 01 P 01 P- P C o Ω tr 3 tr
01 H LQ φ P- 01 rt CL φ φ P- φ N Hi O φ < Hl 3 Hi < f tr φ SD: φ α
X 01 Φ X P rt tr CL Hi P P P P= P1 o LQ LQ φ H O 0= P- P tΛ P o ι-i rt P rt P- CL Φ Φ 01 X P P-1 0> φ i-i Φ P φ ι-i 01 Ω 01 Φ rt
SD 01 H. Φ <: t-1 P- n φ φ rt SD= rt r LQ tr N rt P- LQ tr Ω 0 P- Q P P- P- 0 Hi Φ P- P- P ^ Ω P P- rt φ l-i P Hi LQ φ P rt er < P φ
Φ SD φ - P n Φ P rt tr P O ι-i 01 SD H φ Φ D LQ - P- Φ CL l-i
P Ω P- P Φ LQ P] Φ Hl rt CL 01 LQ P P- φ Ω ι-< Φ Ω l-i φ 01 tr 3 3 3 Φ CL P- P- CL SD= P- SD rt 01 01 tr tr co P Φ tr CL s; er Hi P rr
SD LQ 01 Φ φ rt Φ er Φ P LQ Ω φ rt P rt LQ Φ φ Φ rt SD 01 O tr > φ SD P φ CO Hl Hi P P- Hl SD σ Φ tr P tr rt P n tr SD Hi Q P tr P P er Φ SD-- LQ Φ Ω P- tr SD Φ ≤ 01 :Ξ Ω P l-i rt Hi
Φ 01 l-i Hi rt Φ P^ - tr Ω φ er 01 P- LQ φ rt P- ≤ > tr P Φ O
01 er SD Ξ Φ 3 0 P- ι-i < t-J φ co CL hi P- CL P Φ CL P i-i P-
Ω P- Ω Φ -> P tr LQ SD Ω o CL N CL 3 Ω SD CL SD CL ι-i SD Hi 01 P tr er P- Φ CL P- Φ tr H P P- P φ 3- tÄ) Φ rt CL ta LQ CL N P
P- CL rt 01 P φ 01 P Φ SD φ rt SD P- P O SD P- P 3 P CL
Φ P rt SD P P tr CL Φ tr Ω P tr CO CL tr φ Hl P P-
CL P ≤ ^ cd ta 01 N Ω φ φ CL P- LQ tr SD Φ O P- SD φ SD CL φ
Φ LQ p Φ SD P ι-i Φ P 3 P- P P- φ rt Ω l-i P 01 P- Cd tΛ
P H. . Φ rt SD P- Hl φ Φ ^i 01 er Hi X CL tr P P- rt CL φ
CL CL Φ Φ P- 0 CL tr P P= H Ω Φ H1 SD φ o φ Φ TJ s φ Φ P- 3 H. Φ Φ LQ 01 Φ tr P- SD= P 3 c CD N CL co 01 P-
P- 01 - Ω Ω CL >i P Φ 0 Φ P- P Φ Ω P tr Ω P P Ω rt
H. er er cn P- Hi CO P rr c φ Φ 3 tr Φ CD tr 01 P er > SD
CL P Φ P φ CL P= φ P SD H 01 P CL 01 Φ CL P- rt SD LQ H c: t
• 01 P 01 CL tr φ P LQ rt P- rt CL φ trj P- P P- 3 P- CD rt
0 CL Φ 01 φ H. P- 01 Φ P ^ Φ o φ SD φ 3 CL rt ≤ P- ec <; CD rt P rt tr O Ω P CL O i-i tr O rt tr Φ Φ rt SD ω
P- SD CL 0 H rt P P- P er SD ≤ P Φ Φ φ tr φ P ii Φ tr Ω
Φ rt SD l-i Ω SD ι-i 01 LQ 5 01 01 Φ a CΛ P- CL P- l-i Ό Φ SD P tr er
H P- CΛ H rt P- O P- H- l-i Φ rt tr P- H P φ SD Φ N rt tr 0 SD X Hl ι-i N co P CL CL P 01 SD rt Φ P P O P r SD
Φ P CL P tr tr P SD H. CL P SD Ω 01 P- 01 rt SD n CL LQ P- H SD
P- c
01 P- 01 φ φ 3 rt Φ *- LQ er φ Φ SD φ tr φ < rt P Hi
? Φ tr P H 01 P- P- φ Φ P- P tr rr rt m i-i o 3 SD ω 01 LQ
3 H P- 01 φ O LQ tr P- P Ω φ O CL P- Φ l-i P- ? P- P- φ
P- SD CL P- φ P Φ Φ P er rt Φ <i ι-i Φ Φ 01 P- co rt rt rt 01 3Ξ
H LQ P- α tr rt P- 01 φ Φ rt P- P- o CL P 01 Ω φ φ P- CL rt SD
CL φ Φ P Φ LQ P X Φ 0 n P Φ rt i-i P- t P- P- CL 01 P O Ω
P I—1 P i-i φ LQ l-i LQ •-i rt O Hl Hi Φ CL l φ CL rt Φ Ω p i-i er
P 01 φ Q Φ 1 Φ SD rt 1 tr Φ SD= CL Φ 01 φ Φ φ H er LQ 01 01
SD ? P- 1 LQ Φ tr P- Φ 01 0 01 P . Φ
Ω 1 rt φ SD P- P- φ 1 p er 01 P 01 1 P 1 1 Φ
ω LO to to P1 P1
LΠ O LΠ o LΠ o LΠ
tr CL SD SD CL CL l CL CO 01 Λ CO CL o φ <; M Hl CL φ cn tr 01 H-1 PH H-1 φ <i w M cn > φ Φ P P Φ φ 01 P- Ω Φ Φ φ SD P HS o P- φ P- P- Ω φ φ P 01 φ Hi o P- co Ω P p H rt Hi CD Ω 0 Φ er P P P- P tr CD Hj P 01 φ P er P P P o co HJ P o tr 01
Hi Φ LQ r P- CL rt SD CD rt φ rt φ P- Hl pr LQ rt rt φ P- tr
C- Ω Φ H rt SD Φ Ω rt Φ Ω rt φ N H Ω P= rt SD Hi φ SD Ω P-
CL tr 01 ~ rt O er P- CL P er Hi P CL N P P- er σ rt P- P CL φ rt tr H-1
SD Φ M 0 P- P- rt φ P- Ξ SD SD ≤ φ φ rt P-1 P- P- 01 SD H P- rt CL
P tr ι-i SD H-1 01 O rt Hl Φ SD Φ rt m tΛ φ φ Hi H{ P P- 01 0 Ω M tΛ 01 0 P
P φ Ω SD 0 P SD φ P P- P- P- LQ φ 01 P i-i P tr P- rt P SD P
Figure imgf000010_0001
LQ P 0 tr rt P 01 X O H-1 CL P SD P CL rt φ - rt LQ CL ISI 01 φ P CL φ 01 P LQ
01 tr rt P- CL p rt P P- Φ Φ P 01 P- φ P φ ≤ - P ?r co P- X Hl
N φ P- . O φ H P- P P- CL φ φ σ P P- Hi Hi cn φ φ < Hf CL
P P- LQ P Hi SD 01 CL rt Φ CL CL P < P- φ Hi tr φ SD Ω P SD SD CL φ rt φ ö 01 P LQ Ω Φ CL H 01 P- φ p H-1 SD 01 Pd φ φ P- LQ tr ?r H-1 Hi LQ P- co
01 Φ P P- ?r Φ er Hi Φ SD= φ Hi rt φ Hi P= SD P- < P φ P- rt φ P- φ φ
Ω P φ H I—1 P Φ P tr Ω H-1 P- P- P- N Ω P LQ o φ P Ω P- P- SD P co tr ≤ > φ O P- Hi Φ o φ rt $D P p co φ Hi Hi tr φ rt P φ 01
P= SD P CL LQ rt P CO Φ Ω LQ SD φ Hl Hh P SD= 0 φ rt Hl Hi rt φ P 0 rt P 01 P- Φ N P- Ω P- Hi φ tr rt P- φ $D= rt CL rt P φ CL N P φ SD= φ P H-1
N CL Hi φ P rt Ω er rt SD φ Hi rr er φ φ N 01 LQ SD ≤ rt o tr rr SD SD
Φ P= P1 01 Φ tr P- Φ tr Ω P P- Φ P- P- Hi P rt rt 01 φ Hi tr P- P- CL Hl P rt
P Ξ er φ rt Ω P Φ Hi 01 01 P P LQ CL P φ P- φ φ P LQ φ φ Hi P-
SD: CL Φ er Ξ P SD Ω ≤ φ φ CL LQ P z o rt Hi Hi φ H{ Hi LQ o tr P Φ P- CL rt SD Φ tr SD tr SD CL Hi φ P- P φ P er CL P φ P i-i P PC Hj P P P- φ tr Φ P φ Ω Hj CL CL Hi tr P r $D φ Ω rt tr 01 φ LQ rt Φ P- H{ SD CL P P LQ CL P Hi φ SD CL 01 H-1 P Hi φ HS ?r
P 01 H PT Hi Ω P LQ Hi φ o SD φ i-i Hj 01 • rt M P er SD rt ≤ SD Hi L ^ P- rt CL tr Hi CL Φ P= 01 Ω CL Ω tr rt 01 Hi P- P Ω tr N P- Ω SD i- 01 LQ Φ 01 Ω tr Φ H φ N o Ω π X SD P Si CL i-i φ r Hi tr LQ
CL rr Ω SD φ Φ φ CO Φ H-1 er P- CD SD P rt P1 ι-i o P- rt 01 φ SD 3 LQ CL rt φ
Φ tr M P- ≤ P P P- Ω tr Hl LQ SD SD P φ co φ CL Hi tr Hl φ - - P i"i CL Φ Hi 01 P SD Ω pr P φ tr Ω φ c-- φ rt tr CL Hj P SD φ P co
P- rt Φ Ω Hj rt LQ CL rt Hi P P P- φ φ tr 0 X P φ P H-1 SD φ c tsi Φ co CL er SD Φ SD P1 $D o P P φ r rt P Hi H-1 P P- 3 φ
Ω P- P CL 01 tr P tr P CL tr φ P P P Hi 01 P- φ P- 01 φ P P 3 P- φ **i er Φ SD P- φ Φ P P- P- φ P- P P co P= SD Hi φ CL rt P- P rt N CL P
P- P P- Ω φ P P CL co ≤ Hi P P LQ rt X rt ≤ tr Hi P- φ P LQ φ P P- φ rt P Ω CO er 01 P- Φ 01 LQ φ Hi 0 P- SD φ φ P LQ P 01 φ
Φ PT er φ Φ ≤: CL N H( p φ N P SD P Hi Hj H-1 φ N rt 3>
P rt rt P- rt P- φ P- P CL rt Hl co P LQ P CL CL tr P- H-J ra 01 c ; φ »-3 φ
P- rt φ rt Hi P φ Hi φ P > φ LQ P- P φ P- φ P P P- P-
Pd 0 er Φ P- Hi CL rt Φ SD Φ P SD= P P φ CL CL P- P P SD: o φ rt
P= P SD P P- • Hi CL P- C P P- p Ω 01 φ P- φ CL rt ω w Ω Hi φ Hi φ
Ω - rt C S 01 Φ P- P P H LQ rt er Hl φ P φ φ Hj φ Hi φ rt tr P= P φ Hi
X SD Φ Ω tz Hi φ φ CL Φ 01 P= P rt p P SD= P ~ co tr • - φ
SD= CL tr P P- ' P- P H-1 Hi S-L H-1 rt tr et Hi rt CL er ?r rt Hi rt SD Φ CL oi Φ Φ rt Φ CL P- Φ P- Hi Hl φ Hj P- φ Ω P- rt CL P tr CL
N 01 P- φ Hi PT N SD Φ LQ r tr P φ Hi P- φ P- Hi LQ P- SD tr P P- P-
P CL 3 co tr s: rt Ξ Λ rt CL P- P Hi P pr rt SD φ φ P P- LQ 01 φ
P CO CL Φ Ω Φ P- Hi Φ Hi co LQ P rt P φ Hl tr Hl SD 01 01 H-1
LQ C P- 01 W r P- H{ P- P- SD Hi ^ 01 rt - 3 p SD= φ Ω φ Ω SD N φ tr φ P P- CL 01 rt P Φ P- CL N SD rt tr P Hi tr N Hi P pr
CL 01 ω Ω rt Ω £ "* Ω Φ 01 P- Hi SD P H{ £ z Hj P- SD < P rt rt φ rr Φ Hi H er P- er P Ω LQ CL P rt P- 0 P- LQ φ tr 0 CL CL Hi l-i ι-i i SD Φ rt H. tr Φ er Φ P φ Hi CL P co φ P- φ P P- φ 01 φ P-
SD tr j CL Φ M H-1 c P- 01 CL P SD Ω P P P φ P- P- Hj co
Ω rt < φ P tr <! P- P- Φ P CL P P- Hj Ω er LQ Hi CL P φ Ω
H SD P Φ Φ CL o P Φ LQ CL SD φ φ Ω er φ Ω φ P= φ CL φ tr CL tr
SD SD Hi 01 P Φ t-i rt 01 Hi er er Hi 3 P- Hi rt φ φ
P P- HS ' Φ rt SD φ H{
O L t t P1 P1
LΠ o Lπ o LΠ o LΠ
*τ 1
P- P-
LQ LQ
C P
Hi Hi
Φ
P P> to
CO 01 tr tr Φ
Ω Ω P- Φ P- tr tr 01 P P
P- Φ X φ
Ω P 00 0 tr 01 P φ rt Ω CL Hi tr φ Hl
P- P- P P-
P Ω co P
3" < 5" CL
CL rt φ rr P
Φ H O P
3 C Hi Hj LQ
P SU 01
Ω CL tr P LQ
Hi H P Φ
SD CL Φ CL 3 tr φ P 5D=
Φ Hi 01 φ tΛ
3 01 P- φ
Φ Ω tr P
CL TjJ φ CO
Φ P- H{ 3 O
01 rt P- Φ
SD rt > P-
Ω x rt P Ω
HS rt Φ 01 tr
(D P- Ξ φ tr 01 N SD Hj φ Ω P tr N
P tr Hj H-1 Φ x rt H-1 o SD ω Hj H-1
P P P- SD Φ
CL Hl P
Φ LQ CL 01 3
P Φ P P- P-
01 € P 01 rt
SD SD LQ rt rt Ω O Φ
0 tr Φ Hi P-
HS 01 P- "* P
01 Φ P Φ
** P φ
Hi 3
Φ
P Ω
INI H{
SD P- '
Figure imgf000011_0001
Figur 9 die Anordnung aus Figur 8 für eine Speicherzelle mit planarem Auswahltransistor, wobei zusätzlich eine Grabenisolation gebildet wurde,
Figur 10 die Anordnung aus Figur 8 für eine Speicherzelle mit vertikalem Auswahltransistor,
Figur 11 REM-Aufnahme einer Speicherzelle gemäß Stand der Technik,
Figur 12 REM-Aufnahme einer erfindungsgemäßen Speicherzelle,
Figuren 13 bis 17 eine Variante zu dem in den Figuren 2 bis
6 dargestellten Prozeßablauf,
Figuren 18 bis 20 eine Variante zu dem in den Figuren 2 bis
6 dargestellten Prozeßablauf und
Figuren 21 und 22 Verfahrensschritte zum Auffüllen eines Ringspalts zwischen der epitaktischen Schicht und dem Isolationskragen.
In Figur 1 ist eine Speicherzelle 5 dargestellt, die einen Auswahltransistor 10 und einen Grabenkondensator 15 umfaßt . Der Auswahltransistor 10 und der Grabenkondensator 15 sind dabei in einem Substrat 20 gebildet, das eine Substratoberfläche 25 aufweist. In dem Substrat 20 ist ein Graben 30 angeordnet, in dem der Grabenkondensator 15 gebildet ist. Der Graben 30 weist einen oberen Bereich 31 auf.
In dem Graben 30 ist ein Kondensatordielektrikum 35 angeordnet. Um den Graben 30 herum ist in dem Substrat 20 eine vergrabene Platte 40 als äußere Kondensatorelektrode angeordnet. Die vergrabene Platte 40 wird mit einer vergrabenen Wanne 45 kontaktiert. Sowohl die vergrabene Platte 40 als auch die vergrabene Wanne 45 sind mittels Dotierstoff in dem Substrat LO LO to to P1 P1
LΠ O LΠ o LΠ o LΠ α 01 P ta 0 3 ^ CL Φ cn
P- rt 3 Φ CL o 0 tr SD P- TJ φ 0 HS Φ X 3 P-1 tr P φ
H Φ HS P- CL P- Φ Φ p-
H-> Hi P- SD CL φ Ω P- Ω
Φ X P α P tr er
P- o φ co P- 01 Φ P- P Φ rt P P φ Φ SU l-i P rt Hi
Hl N P1 P- rt Ξ Φ N
SD= φ td o Φ P 0 Φ CL HS Φ tr P φ X H$ P- φ pr
P- rt HS P- rr co CL 01 P SD H-1
LQ Hi Φ CD H P- P- φ P Φ
Φ SD P- r P- P1 φ Ω rt P rt Ω . X P- P- HS Φ
Ω P- tr SD N Φ 01 SD P-
HS 0 Od P- X rt σ P1 01
SD P P- Φ 3 P rt Φ o rt tr P P- P- H< CL P LΠ φ <; r y P- SU φ
P o CL CL P- X 01 LO SD P-
Hi P φ Φ Φ rt P o P P
P= 3 HS P- 3 co H φ
P" Ό P P- P er ≤
H-1 co <! Φ CL LO tr P- Φ Ω
P 0 P φ Hj LΠ 01 P P- H!
P CL r Hi rt φ 01 SD
LQ φ 01 LQ α Φ P HS P- rt tr
HS rt Hj P- P- 3 SD P • Φ
LΠ HS SD Φ P Hi rt P o P SD tr p-1 SD σ P- rt Φ φ co ta to P- 01
P- ö P X P- rt o φ 0
CQ 0 t φ rr rt rt o P Hi P- tr SD Ω tu
P- P- N Φ P Hj rt tr Φ 1d N P- P- 01 SD P- φ Hj P- P- P ω tr 0
P- 01 P SD rt 3 Ό co Φ P
01 rt rr 5D= 0 P- P- P
Ό 0 CL rr rt X Φ H-1 P- P1
P- Hl φ Φ 01 P- P- 01 o φ Hl 3 X P 01 N 0 o
»)> O P- S P- H-1
01 SD φ o P rt Φ P SD SD
£ P P- 01 H( P- 3 rt P φ LQ P tr rt P- 01 P- LQ
P- Φ Φ SD SD CL φ LQ 0 φ
01 o P P ^ Φ P 0 φ HS tr CL rt φ tr Hi
CL o Φ Φ >-. P- P- P1 CL
SD 3 er P-1 •* SD 3 o P
P φ Φ rt P CL o φ
01 rt CL rt co Φ rt α Φ P- SD P- rt Hi »
TJ P- o 01 φ SD
0 01 r o P- LQ CL rt P- 01 LQ X N α rr P- φ P- Hj P- P- SD φ
1 HS Ω 0= CL P 01 1 er 1
Figure imgf000013_0001
LO LO t t P1 P1
Lπ O LΠ o LΠ o LΠ co 01 P LO
Ω Φ P O er P CL
P- X g
Ω rt P er . P H{ rt Hl CL
Φ > Φ
P P φ
Hl P- tr
P P Φ
P CL φ HS Q Φ Φ φ Hi φ P-
0 HJ rt
HS O 01 01
CL tr rt
P Φ Φ φ Hj P- rt Hl W φ
« PJ P-
P= P H-1
Ω co φ er φ P-
Φ P rt
X Hl to rt P=
LΠ P- tr φ P-
CL Hi LQ
Φ Φ φ co
P» Ω
CO P" Hj
P o P tr tr
01 P- Φ rt P P
Hi Hl
P CL P rt φ H-1
01 P
P to Ω P o ^ LQ
P
01 tr LΠ
P- φ o
P P
CL Φ
LO P-
2 o P
P LQ
01 Φ Φ
X P- Hh
Φ P P
P LQ 1
Φ I-1
1 rt
Figure imgf000014_0001
Wird beispielsweise ein planarer Transistor in späteren Verfahrensschritten neben dem Grabenkondensator angeordnet, so wird die erste Einsenktiefe 110 etwa 100 nm unterhalb der Substratoberfläche 25 gebildet. Wird ein vertikaler Transistor in dem Grabenkondensator angeordnet, so wird die erste Einsenktiefe 110 etwa 350 nm tief, ausgehend von der Substratoberfläche 25, in den Graben 30 eingesenkt.
Für die Speicherzelle mit planarem Auswahltransistor ist eine Passing-Wordline auf der Grabenisolation (STI) angeordnet und die Active-Wordline verläuft neben dem Graben, um dort den planaren Auswahltransistor anzusteuern. Dies ist mit Bezug auf Figur 9 näher beschrieben.
Für einen vertikalen Auswahltransistor wird die Active- Wordline oberhalb des Grabens angeordnet, um ein in dem Graben angeordnetes Gate zu kontaktieren und anzusteuern. Die Passing-Wordline ist in diesem Fall neben dem Graben angeord- net .
Mit Bezug auf Figur 3 wird anschließend die dielektrische Schicht 35 entfernt. Dies kann beispielsweise naßchemisch bewerkstelligt werden, wobei beispielsweise Flußsäure verwendet werden kann, die mit Ethylenglycol gepuffert ist (HF/EG) , verwendet werden kann, um eine dielektrische Schicht zu entfernen, die aus einem Oxinitrid besteht.
Mit Bezug auf Figur 4 wird die leitende Grabenfüllung 50 auf eine zweite Einsenktiefe 115 in den Graben 30 eingesenkt. Dabei wird ein Teil der dielektrischen Schicht 35 freigelegt.
Mit Bezug auf Figur 5 wird anschließend der Isolationskragen 55 von der Seitenwand des Grabens 30 entfernt. Dabei bleibt der Isolationskragen 55 dort an der Seitenwand des Grabens 30 bestehen, wo er durch die dielektrische Schicht 35 vor einem LO LO to to P> P1
LΠ O LΠ o LΠ o LΠ
H LQ er P- Pd tr Ω
P= Φ Φ 3 φ 0 P er Hh P P Ω
HS P Φ X tr rt tr P- P- rt <
HS 01 3 P- < P
Ξ rt rt Φ 0 P •o
Φ ~ 3 P pr 0
Hi Z. co P P
CL Φ tr td X P HS
Φ HS φ P P 3
P CL P- rt 3 α
Φ Ω 3 .— » Φ
P Φ tr φ ci •d
• P- 1 HS ec 0
P Pd < 01
> Φ Φ 3 P-
P Hj P 0= rt
Ω X LQ 3 P- er H rt H-" P- 0
Φ 0 P- rt P
CL 3 HS Ω
Φ O ^ tr LQ _— ^
HS Φ • φ ?3 i-i CL HS P] td P φ a P- Ω
P rt HS tr 3 rt P Φ LQ
Ω ti Hh P φ — s er P co 3
1 N HS 0 σ πd Ξ cn Φ
HS P- 3 X P- P-
0 01 Φ P H-1
N Ω tr P P -j
Φ er HS P P o ta Φ o
P P CL P o
X H-1 P- P Ω
P LΠ 01 φ CL
P o tr
P o φ 01 s. P- o P- Φ P 01
P- n P H-1 01
P φ φ 01 o
P P X φ LΠ c P rt HS o w CL s: P- 01 o
< P < rt n co Hh Φ 0
CL o Φ Hh P-
P o HS M Hh P ri 0 •Ö
Ω Ω < P- P- P tr 0 rt P H-"
LQ CL HS P rt φ P LQ X CL Hj
1 ι-i φ P- Φ P
Ω 01 Φ HS er φ
1 1
Figure imgf000016_0001
LO O t t P1 H
LΠ o LΠ o LΠ O LΠ
-o >= ≤ ≤ CL cj P1 ≤ <! 01 cn s P N Hh N 01 0 s: N CO P- rt 01 rt > tr Φ co 01 tr cd
LΠ rt P- Φ φ 3 to P- P- rt o P- P P P- * CL P- Ω 01 P •d P P P- P- P Ω P- φ
N Hi HS HS LΠ Hi Φ Hi rt CL φ H-1 CL P- Φ HS P- er rt X P- X 01 H-1 P tr er P- co C CL CL CL HS P LQ P- P-1 φ HS 01 P- rr Φ rt Ω CL Φ 01 P- CL
TJ P Φ Ω Φ Φ rt rt φ td P rt 01 pJ • Ω Ω Φ P- * P- tr Φ 3 rt Ω Φ C
P LQ 3 ι-S 3 P er φ tr φ P Φ H 01 3 tr er P- co 01 01 P4 rt H{ er P Φ
Ω s P rt φ to P- N 01 <; P- z φ X φ rt P Ω rt φ rr P- P Φ s Ω P- S P rt 3
Φ Hh tr < Hi P- W o H-1 P N 0 t φ er φ s- P- rt 01
HS HS 01 ≤ φ Φ Φ 01 P- CL LQ CL ≤ HS P P- P φ 01 -o P- ta P- P 0 er P- >
Figure imgf000017_0001
Φ Ω 0 P HS ι-{ Ό P P Φ φ P- LQ P 01 HS Ω LΠ rt P 01 P Φ ti X tr Φ Ω P o P- er tr LQ P P- 01 P rt P 3 01 φ 01 φ tr tr tr φ c P CL Φ Φ HS tr Hi rt LQ H-J Φ LO HS rt Φ φ CL ~ P Ω 01 P- 1 Φ P- 3 Φ Hi Hh CL Hi P Ξ
Φ Φ P- P- o P • H-1 P Hh LQ tr φ s: P P- Ω 0= Hi LQ 3 LQ Hh P L P tr P= φ tr 01 X P- P- H-1 Φ rr P- o P- er LQ 3 Φ P- Φ £. <! P* 01 P- Ω
Φ rt ta N N φ s: rt P P ^ Φ P Φ N r X rt H-1 P- s; rt t. P- 0 P= - φ tr
P N Φ P P P Φ P- CL P- P- 01 P P- Hh H{ P P- CQ P rt P HJ P Ω CD tr rt P P P φ P- Φ CL φ LQ Ω Ω CL Hi P- P ^ Ω Ω Ω Φ Ω CL tr :> P Φ
~ CL P= : P 01 H φ 3 P tr tr P CL P o er tr tr H-1 er Φ 0 P P φ Ω Ω φ Φ 3 HS Φ P- CL o 3 tr • Φ 01 01 01 CL LΠ CL rt
P- Z ≤ er er tr P Ω P CL p P φ 01 φ φ P- to P P= CL tr 0 P- CO 01 0 CL P1 Ω Φ co t ta Φ P- co φ 2! o P Φ P Φ Ω LΠ HS ^ Φ
Φ tr Hi rt rt P P- LO Hi P- s rt Hi rt rt er φ X φ P- Φ HS Ω HS
P Φ CL rt φ LΠ P 01 ≤ P CL HS P- 01 Φ P- P- P P P Φ P P er P-
. P- φ 3 P tr Ό P- rt cn P- ? P- LQ P- P rt CL Φ HS CL P Ω Φ
CL P- P- X φ P- Φ P- Hi Φ LΠ φ O CL Φ Ω φ P co HS co 01 CL Φ er O td P Φ P rt rt HS P P φ CL HS tr er < HS rt Ω Ω rt LQ P- Φ P-
P- P Hi 01 P- LQ φ P CO 0 Φ P- ' rt tr Φ Φ CL P P rt
P rt f Φ cn rt a. LO co P P pJ HS H Ω tr ι-i 0 P- tr P- LQ Φ φ P
Φ Ω P P- o Φ Φ O 5> P H-" Φ co rt P- tr Φ ^ < P Ω φ Ω rsi Φ H{ s; X
Φ Hi Hi P P P φ Ω P- rt 01 rt P- P- Φ tr HS tr s- P > P rt
HS tr P X Φ P1 N P P- er LQ Ω φ P- P Ω 01 CL HS CL rt 3 rt P- P= co P Ω P-
P P σ φ Hi P Ξ Ω r 01 Hh Φ er H-1 P tr Ό P Hh φ P- 01 er φ Ω tr co φ P1 Φ H{ P P- HS LQ φ 0 tr N rsi P- P rt P- ta P HS CL 01 ^1 Ω Φ P- Φ CD Ω
P tr P X X 01 P φ P- Φ s N P- φ er P Ω LΠ tr HS rt rt rt tr rt P- 0 φ Ω σ 01 πd LQ H-1 P- P- P- rt er H-1 Φ Hj φ HS er Φ Φ rt P
Φ CL LO P P i-i er Φ Ω 0 Φ CL rt 01 CL HS P CO P- Φ TJ Ω Φ LQ P CL P Φ 3 P
CO Φ O Hl Hh φ P tr " P Φ P- Ω P- P ≤ P P P- tr P Φ 01 Φ 01 P
HS CL 0 HS P P- ^ CL rt LQ 1 LQ CL CL Φ Φ rt LQ tr Ω HS P P1 Hi Hl
3 φ Φ 01 Φ Φ 01 φ φ Φ P- N P φ 3 P- tr P t LQ
& Φ P- 3 3 P- Ω P- CL P- CL t. P- P φ 01 co P X Hi P- P- co CL ui O Φ
01 τ_J rt Φ tr P Φ H-1 Φ Φ P 01 P- -3 P φ Ω Hi rr P= rt CL Ω P P 3
Ω P- Ω P N P- LQ P P- HS HS Ω LQ 0 tr P- tr HS φ tr tr CL P rt P er rt Φ HS P Ω Φ N CL Φ pr- P C P- Cd 01 HS P- rt rt 01 φ P Φ Ω
Φ P P- P co tr 01 P- < Φ P- P- φ Hh ec 3 Ω P- Ω rt CL . rt co 01 P er
P- X P tr Ω LQ rr φ P- P Φ P P Ω rt HS P- er H-1 tr P- ^1 HS LQ ω
CL rr Φ Φ er φ P Hi 3 Hj Φ " • P Φ Φ rt CL ≤ Φ ö o P Ω Φ CL Φ
Φ P- H$ P P- 01 < X CL LQ 3 rt 3 P- P P φ H{ P- rt HS tr Φ P
3 01 Ω rt o rr P HS t?d N P P P P Hi P Φ P O P Φ ti Φ
Ω LQ LO er P P P P P T ι 01 P φ tr LQ Hi CL P 01 P σ tr P P
Φ tr Φ O rt £ P Hh tr Hi o s: LQ LQ φ LQ Hi Φ Φ CL td
P- φ HS rt CL P- CL φ o P- o CD 3 Φ CL Φ P X Hj P O co
P P P- LQ LQ Φ φ H CL 3 N C ω H-1 P- Φ CD φ € CL P CL Hh 01 < P- Ω
Φ Ω Φ φ P Hi CL P φ φ Φ P rt Hl P rt Ω Hi P φ P Φ P-" 0 rt tr
Hi CO er tr Hh » • P 3 ta CL HS CL P er Ω M ri P HS P= LO P P P-
Ω rt P- P= ^ Hi P^! CD Φ P H-1 P- Φ er tr Ω O X Ω
X tr Φ P-" X P ö CO 0 Ω CL tr 3 tr H-1 Φ Hi 01 Φ Φ tr Φ tr CL P- er
0 P- rt CL P Ω P φ P P tr P- Φ 01 φ P- CL CD φ P •d Φ 3 Φ 3 φ Φ rt
P Ω Φ Φ r P Φ r P- tr rt HS φ P P- P- 01 φ rt P 01 P- P- P- P- Hj 1
1 er P rt P rt φ P 1 P P- 1 H-1 1 Ω P φ φ o 1 1 1 LQ rt ι rt rt P- φ X rt P- tr P P φ LΠ Φ rt rt 1 Φ 1
LO LO to t P1 P1
LΠ O LΠ O LΠ o LΠ
Ω P1 P td P HS LQ S-L 3 td rt H-" cn O P- tr rt < P <! tr CL CL sΞ CL N CO CL S Hh
P *« d H P H{ P Φ Φ Φ P- Φ Hi Φ 3 01 P Φ p- Φ Φ Φ φ P P P- d •d d P- 0 0 rt LΠ Hl H rt Hh LQ P rr H{ rt p- P P- Φ P rt H-1 P- Hj HS Hi P 3 ta Ω Hh P Φ *-i rt P ti φ O P- P- Φ P- 01 3 rt P- P . tr CL 3 CO tr Hl P= P- Ω rt 3
1 P CL — - 0 P LQ P- H-1 P u >d 01 d Ω P tr q P- > CL CD P Ω Ω er cd P φ
O P φ P CL φ P CL P Φ P- P- P tr HS σ CL P P Φ LO P P- Φ P er tr LQ Φ X P
X LQ Hi tr 01 P tr Φ Ω N φ 01 LQ Φ φ P- Φ Hi CL rt CL O 01 φ P CL CD Φ Φ N rt
P- Φ Φ 01 P Φ CL rt tr P rt ι-s P φ HS rt Φ Φ Φ •* s: φ P- rt Hj Hh d co
CL O Φ N Ω LQ P φ Hi LQ 0 P N 01 Hi Hi P P φ φ N P= LQ H-1 Ω
Hi O Φ tr 01 HS 0 P HS Φ φ H φ α P- X S tr Hj cn HS ≤ Φ er P tr
P1 CL P- P- P- LQ P- P P tr H-1 Hi P 01 P P Φ CD Ω r P- H-1 n P P P-
J^ P rt Ω Ω φ 0 HS LQ P Hl P φ H-" P rt rt P P rt rt tr - HS rt d X Ω cn φ P tr tr 3 tr CL Φ Hh P P Φ P & Φ CD rt CL HS φ P- CL Φ - Hi φ tr rt X P rt P= Φ P CL N 01 0 HS CL Ω φ 01 Φ P Ω £, HS rt
P- . rt Φ ta P CL * i Φ P CL tsi P- HS X P tr Ω P P tsi tr 0 α 3 CL * ! Hi
01 P- rt P1 ö P- HS oi φ P 01 CL P er H-1 P1 tr 01 s rt tr 0 P- P- P- HS P- rt O 01 LO P- LQ P Φ LQ rr 3 rt P P Φ P- o P- P- Φ rt rt φ LQ φ P tr Ω €. o 01 φ N P- P Ω Φ <! O P rt P- Φ LΠ P- P 01 01 ^1 P- P- P P- φ Φ tr P- rt P P P HS HS P Ω φ HS P Φ ~ ta Φ HS et Ω LΠ Φ •d P= HS . CL
P- H{ HS P P P Φ HS HS LQ Φ LQ ta N 0 tr CL HS tr φ
P tr P CL P P P P- <; P> tr Hj P < P P1 CL P Φ Φ X HS φ P Φ CQ P
Figure imgf000018_0001
P
P P • LQ P P 01 Φ O Φ P tr 0 φ P- o P CL tr P P P P HS rt P P-
Ω H-1 Hh Φ Hh rt rt HS P φ tr 01 LΠ ta P- CL P P1 01 CL 0 P Ω Ω
P tr LQ o O Φ rt P- P- P Φ rt 3 P o Ω α Hh H< er φ HS rt Φ r i-S CL P σ P- 01 01 ü 01 P CL CL P- CL 3 tr CL o Hl φ Φ HS P
Φ CL ≤ Φ CL φ Φ X rt 0 P- P rt tr Φ P- rt φ P- φ P P- P rt 3 ti CL tr
Φ P HS P 3 < P- P H-1 φ P P= CL Φ HS φ rt HS Hh P Ω 01 P- P s φ φ
P> Hi Ω tr Φ Φ 01 H-1 φ P LQ P Φ P- cn - CL Hi Hh tr φ P > Φ P P ι) tr P rt < H Ό Φ P- rt •d φ CL 3 01 Ω N P- Φ Ξ rt cn HS 01 P P- o i-i CD φ 0= P- HS P P- P 0 P- * HS ^ H-1 P- CL X Φ P CD 01 01 P LO
CQ Φ tr HS Hh φ Φ 0 01 Hi LQ Ω P- P Φ P- P P- rr P- ^1 σ rt CL s φ P o
P 0 P CL LQ Hh P4 H_ P oi CL Φ HS Φ tr P- N CL Φ φ 01 o 01 0 Φ P co
P φ CL P- HS Φ 01 Hj P- P P P φ rt P- φ rt rt Hh 3 er N Ω tr Q P 3 Φ φ P P ≤ P P φ φ tr 01 P Φ P 3 Ω P- φ HS Hl H-1 d tr P-
Φ rt HS tr rt φ P o CO HS rt Φ z P- 3 HS P P P- P < rt HS H-" H-1
0 P- CO P φ P- CD HS H Φ •- ö P φ 01 IM 0 N P H-1 P rt P- φ Hi P- CL
HS 0 Ω M P P P- 01 P- CL H P P P- 0 Z X P tr CL 01 Φ P Hi P *] φ φ
CL P tr 01 Ω φ Ω φ 01 P CL P r LO 01 H-1 P- P- P Φ Φ P t LQ P Φ ta rt
P 01 P- o tr P tr rt P Φ 3 φ O φ P 01 CL P= P 3 CL o CL HS 01 HS φ φ 01 Ω P φ 0 P P P- r Ω Ω P- P- LQ P- P P- rt P P rt Ω tr P P P P- HS LQ P S! CL N CL P- er P tr 01 > Φ HS CL φ tr 01 P- CL d
^ tr rt rt H-1 0 LQ P LQ 0 Φ P- P P 0 φ P CD 0 P 0= P- φ rt LQ P
P- P- 01 P P- CL Φ HS P 01 N P P Hh rr H-1 01 cn ta Hi φ P O d <
CL Ω O rt <! σ P P O rt rt σ P 01 LQ P €. Φ Φ Hi •d φ Hi 3 φ CL
P tr LΠ P P] P O φ HS HS •d P- P1 Ω φ Φ rt P P- Hi P P- P LQ HS φ
01 rr 01 0 X P X CL LQ CL Φ -> CL LQ o tr Hl P- P- p- rt φ P rt LQ Hi P
Φ 01 T3 rt P φ φ P P- P P- CL φ o P- P= P 0 φ P CL P Φ Φ P
3 P> P- Ω 1 α P 3 co φ rt P Φ Φ φ Ω P rt P P- X o Φ P- tr <!
P- LO P tr <T\ P rt rt P P P P- P er H-1 Ω HS φ r P P- P HS φ rt o P- HS o rt Ω Φ • P Hj P •» LQ P rt rt ri P" P P Fr Hi P- rt LQ Φ φ HS
- Ω Ω φ Ω Φ HS LQ φ X P LQ P o P P 01 rt 01 P P HS P LQ
Φ P tr P φ Hi 01 P H- ' P rt P φ φ cn ≤ tr o 01 CL rt Ω X Φ 01 l-i
P- P rt rr Ω P- P er rt P- P- 3 rt 0 LΠ P- Φ P- P r rt rt ö 01 P
P Φ Φ tr P Φ < φ - 01 > <; - Hi HS P 3 01 CL P σ Ω tr
Φ tr 1 P" 1 Φ P Φ P rt P Φ CL CL P CL P- rt φ CL P P cn 01 tr φ
Hi Φ O O o P- HS tr 01 P- Φ P P LQ rt 0 01 CL o P- g HS P
P X o X H P Hh LO Φ N 5» s; φ P- φ rt Φ H <! P H P 1 P- φ
P- P- 01 LQ P o P- P P o P rt Φ < P= Φ Ω O Hi LQ P CL rt p
CL CL P- CL O tr 3 tr Φ ι-i 0 rt P- P1 HS P Ω φ d rt φ 01 1 1 rr P 1 HS N 1 o P tr 1 01 φ
3 rt 1 1 1 rt 1 1
LO LO to to P1 P1 σι O LΠ o LΠ o LΠ
CL < α P H rt P tr Td tsi < 01 01 cd ≤ Ω Pl co CL P 01 01 3 rt -3 01 O CD d 0
Φ P- φ P- Φ P- P- P P- H{ Φ r P- d P P rt Φ 3 rt rr P- d 0 P- P- X P P r
P LQ HS φ Φ 0 01 01 0 Φ HS Φ P Ω φ 0 P LQ P Φ rt P Hj P Φ 0 CL φ
01 P Hh P Hl P - N P- 01 P CL X tr Hi <τl Hi φ P1 LQ rt CL Ω ^ H(
P Hj P φ P Φ 01 to Φ τ3 01 N P- d 0 -> φ tr — P- CL tr rt tr HS CL » X CL o ta < P N CL CO φ φ LQ 01 P Hi < r P- P Φ P φ LQ φ P
O to HS 01 Φ HS Φ P P P C P P- P P' d Ω rr CL Φ Φ P P P- d P- Φ d P
H{ Φ rt HS tr P 01 CL er HS P P- P P" Φ H-1 HS tr Φ 3 HS 3 Φ LQ rt Hh CL P- HJ tr
CL CL P Φ φ P- LQ 01 P P- P 01 X P- P Φ P= Hj Φ 01 3 Φ d φ P <!
P- φ 01 01 φ Φ Hj P P P Ω Φ N P1 CL rt Φ F 0 P CL P Φ P1 Φ L
Φ Hi 01 < co P P LQ P P LQ tr P- cn CL t P- CL Φ rt 0 H HS LQ Φ Hj P1 Hj Φ t-> rt P Ω N 01 Φ Hi rt Φ Φ d Ω P LQ Φ P N Ω 01 CL Hi T rt 01
Φ K P HS tr P K 01 Φ P P CL 3 tr HJ P- Φ HS d tr O P P- o CO P- P-
X 0 CL P- P- φ O rt CD P 01 P P- LQ 01 3 CO P P" Φ 01 to •d 01 X Ω rr P P- P Ω CL P- P φ P- <! Ω HS d Ω Φ rt P- LQ P P rt r d • ! Φ rt P Hi
Hi CL P P tr Φ P CL P N Φ tr LQ P tr ω X P- H-1 φ 3 rt σ CD P- H-1 P
P- φ 3 rt rt Hj LQ φ P" CL P HS P- Φ CL rt rt Φ 0= P P- P P- P- Φ 01 P- Ω Φ Φ tr
X P Φ φ P rt 3 Ω 01 Φ P- 3 X N 0 0 01 P- rt tr P- P Φ
P 01 LQ er CL tr 01 P- CL P- tr rt CL ^1 P P Φ P- d er P rt P Hj P- Φ P P
3 P φ LQ φ Φ HS P P φ Φ rt Φ P- Π Φ P d P Φ 01 . P N Hj Φ > 01
01 rr 3 Φ P Hj P rt Cd 3 CL H-1 φ rt > P 3 CL Hj X c rt P- N d
0 P= 3 0= Ω O Φ CL Φ -o. <! - d S! Φ HS Pd P3 0 d Φ Pd 01 <
LO HS ta P= rt Pl tr HS P- Φ P- P o rt φ φ 01 0 P < P P Φ Pl tr 3 H-1 M ≤ φ
LΠ ta P- 01 rt CL CL P P • TJ Hi CL CQ HS P-1 φ LQ Ω φ H-1 S P Hj
P tr ^ LQ 0 P- φ 0 P- P- LQ Φ Ω rt 01 HS cd Φ tr LQ Hj Ω Φ tr
Φ P- CL rr φ H CL CL 01 > rt Hi Hi tr 01 P P rt Φ Hi P H-1 P
P HS LQ φ P P H-1 < P- Φ φ rt P P 0= P Φ LQ Ό CL 01 tr H-1 rt LQ d rt d
P Φ P P Ξ rt HS Φ P LQ P HS Hl X ta CL P- P- Φ P φ ,—, P- P= Φ Φ Hh Hi Hh
CL P- Hi P- P- CL X Hi P ≤ LQ rt φ Φ rt rt 01 P •— ' <! d H-1 Ω CQ 3 P P Φ rt •τ| Hj 0 φ rt P- Hj >τ| < φ HS P- HS P rt d Ω P Φ P CL tr P= P P P
CL 01 to p- CL P » HS P φ P- φ HS d 01 rt P tr d CL HS rt Φ Φ 3 ta tr CQ CL
Φ » LQ • 01 P- P P LQ Hj CL P Ω cd CL LQ s> P P rt Φ rt P- 3 P- φ
01 LQ P X 01 X rt P tr Φ CL tr CL φ Φ d LQ Hi P- P • Φ rt CO Φ 01 P φ l_J. i-i HS 0 P Φ Hi P- P P Hj Hi P 3 Φ LQ X Hj rt rt co Hh Φ Φ P 3 P LO Φ P CL P HS φ P LQ P Φ P P- P X CL P ^-, 0 S!
Td φ CL P LQ CL P CL « φ d 01 P- Φ LQ Φ 01 H-1 01 d Φ Φ P Pd Hi o φ HS O φ P <! LQ tr Φ Hj l-i Hh rt Ω Hi Φ 3 P- rt Φ (T Hh P P CL P Hj
P- rt Ω P1 P ta O Φ P- t HS P- LQ Φ tr Hh O Φ P φ HS P 01 01 rt
Ω P- tr LO HS tr 01 rt ω φ Φ H-1 P- HS CL CL tr σ CL rt rt er LQ N N Φ tr • rt HS 3 H-1 CL P CL F CL H-1 CO φ Φ P Φ Φ Φ Φ φ φ rt P- tr P P > P P> P- P Hh P rt Φ CL P P- Φ rt rt HS 3 Hi P- Hi H{ d P-
H( ~ 01 P- HS HS P -~J 01 h-1 P- Ω HS d φ 3 3 • HS • CL Φ rr
X rt 01 P= 01 < H-1 P tr P rt P- P- Ω CL Φ H W Hi d
P 0 Ω d tr o P cn < CL 01 α 01 LQ Φ Φ P α Ω ri P- P Φ rt P
0 tr P- P1 X Φ P- P P Φ d φ P φ CQ P Φ Φ tr P φ P Ω Φ • LQ rt Φ 3 LQ ω H-1 CL CL Hj P P 01 H-1 LQ N tr d σ rt s; tr X φ HS Φ rt CL Φ P 01 LQ Φ φ Φ d Φ rt 3 Φ HS Φ 0 P rr <
P tr φ : P1 P P- CL HS Φ CQ Φ X 3 d P P- P Φ Hj Hi P- Hi φ co P P P rt Φ P P φ LQ rt LQ cn P- rr P= CQ Φ P- rr X Ω rt X 0 Hi rt rt N LQ LQ Φ P φ N Φ Ω P P- ta Z HS CL Ω 0 tr CL H-1 P tr
LΠ er Φ CQ rt P 3 01 P 3 tr X <! Φ P X Φ er ≤ P rr Φ φ LQ Φ d o HS Ό 3 CL hr| rt P p P- HS P tr φ 3 φ CL Φ Hj P- Φ P P
P L 01 Hi C LQ Φ co P- Φ LQ ta Ω P- P 3 01 P- φ rt N CL
Φ Ω P- P- 01 P LQ H-1 φ Φ tr 01 d CO rt P Ω P- ta P 2! Hi d Φ 3 Φ
P 01 tr Ω HS CL tr P P P rr rt Hh TJ HS Φ HS P CQ 0 Φ P P- P- P
P P- er CL Φ PC 01 HS rt P LQ φ P P P CL CL P HS Ω LQ LQ X
01 φ rt ^ HS 01 rt Φ Φ d Φ ~o H-1 φ P- P er P rt rt er Φ rt HJ P-
0 CL O Hi P P P HS LΠ P1 01 Φ P^ Hj 0 H-1 rt P « O 01
Φ P CL Φ P CL P- P- CL P Hj LQ HS Φ Φ rt
P- N Φ P- P rt P1 P P- P- Φ P- P 1 P 3 co Φ Φ
LO LO to to P1 P1
LΠ O LΠ O LΠ o LΠ
Z LQ Ω d= P P tn Ω 01 LQ CL P= h-1 X LQ CL ö rt h-1 P P P
P- P-1 H! tr d P Ω HS φ Φ Φ rt P Hj φ Φ P- P- HS Φ Φ P φ
HS φ P Φ Hl Ω tr P P P 3 tsi rt P P P φ Hi P- P- HS HS
CL P- tr H< tr P- tr X d= rt P- LQ CL 01 rt CL
Ω Φ CL Hl Ω Φ r tr cn Φ 0 Φ < >τ) N Ω Hh ≤ φ φ
CL tr P CL P- 0 tr P P- Φ O P P P P P- K tr P= Φ HS HS
P N Hl Φ Φ H-1 rr CD φ HS Φ CD H! LQ φ P- Φ er P- CD
P Φ d= P LQ Hl P- Ω X LΠ P- d P- φ P- rt <; rt
P P- H-" N Φ LO LO Φ CL Ω HS HS LΠ P Hi rt co LQ Φ Φ Φ rt P1 φ Z P LΠ O Φ tr P P P Φ Φ P Ω Φ ι-i l-i P φ P- d P- Φ CL P1 HS Φ tr LQ < rt P » tr tr Φ tr
P LQ P P P- Φ tr ≤ to HS Φ Φ O Φ P- Ω P Td rt LQ LQ rt P Φ P- o φ X P P HS P» N ^ Ω HS Φ O
01 3 Φ Φ CL Hj HS P Hh X co d P- tr P CL P-
•d P- <! CQ Ξ Φ CL 01 0 d= LΠ Φ LQ rt tr P- tr ^
HS rt 0 φ cd φ Ω tl rt rt H-1 LΠ cn P- tr CL d Φ φ Φ CQ φ Hi P P- P- X P P- φ Φ >—• rt P P- Φ Hi LO P H-1 P P-
Ω CL er X P rt rr d LQ P P d CL P Φ ω P LΠ Hh Φ CL H-1 tr Φ P rr 01 Φ - P d P P- rt -J d= X Φ P-
Φ Hi P Φ φ Hi HS td LΠ LQ HS rt CL to ] Φ rr P N
P L P P Φ CL d P- o Φ CL P- o P- Hh P Hj P-
CL Ω Φ X P P- P P1 P P LΠ X Φ φ LQ 0 rt d P- cd d
HS P M rr φ 3 LO 01 — o rr 01 P-1 01 d HS Hi P CD 0 3 tfl P φ 01 P- ?d P- — ' φ 01 φ P- Hi rt Φ LQ Ω CL Hh
P- tr 01 0 Φ d= N rt • P HS ,~^ 3 Φ X φ Φ LQ Hi tr Φ d=
LQ φ Hl Ω d rt X d= Φ P- P r tr P Φ P LΠ Φ P
P P CL P Φ X 3 Φ σ rr Ω P- rt Hi rt 01 rt o P Hh
HS Hh P- rr P= H-1 P- P- X P tr S. P- to φ ^ d
P= φ P- P1 rt cn tr φ Φ LQ Φ P- P- 01 P- rt -— . cn P= P
^1 H-1 0 P1 N Ω P Hh Φ H-1 Hi Ω 3 tr N ^ Φ Ω Ω LQ
H-1 Φ P LΠ d tr ^ Hl φ P= N Hh CL tr P- rt P- P- tr tr
Hh P X 01 P d HS rt φ Φ α CQ • LQ P P- Φ CL
0 P rr X . — . LQ rt 3 Φ P1 N φ CL P d Φ Ω φ
HS LQ Hi HS d N P- P- P1 rt P- CL P- cn rt cn Hi tr P HS rt P- P P- CL rt pj o *> rt Φ φ Ω Φ N rt d
LQ HS 01 LQ LQ φ CL P- Φ HS tr HS P H-1 Hl Pl
Φ P= Ω Φ d Hj Φ Φ φ LQ d cd P- 01 H-1 ^1 φ LO LQ 01
CD Ω er P Hi HS P- LQ φ P Td LQ P- Ω Ω rt — P- LΠ Φ 0 φ X Φ Ω P Φ HS CL 0 Φ P tr tr Φ rt tr H-1 rt LQ 01 Φ to Hi cn Φ P P- H-1 3 01 rr P- Hj Φ tr i-i P
N Φ HS o P Φ HS CL P N ^ P= φ φ P α Φ P rt rt P= 3 tr — ' er P- Φ LQ ≤ 01 ta P P α P P Td CL Ω P-
• rt P 0= φ rt CL P H P P- X d rt 01 0 Φ tr O
N rt tr CL P Φ P- d= HS H-" ^ rt Hh CL P- H-1 Ω rr P rt Φ rt P- Hh P φ cn LQ P- P- P- P <! K ^ X • ω
HS Φ φ P ≤ H-1 φ P- tr N LQ Φ CL N Φ φ 01 rt X
P- 3 P P Φ P- LQ P- P- d Hl Φ d P- P- » cd ι-i ü P rt P-" P X rt 01 d HS φ 3 < rt H-1 Hi P
P H-1 S • d CL rt Φ LQ 3 d P Φ P- d= LQ
CQ P P HS P HS N Hh P1 P> PC P Hj HS N tr P- φ
≤. rt > LQ ≤ P- € 0= d d= o to 01 CL P- Φ P- Φ 01 P
< P- Φ d P= 01 P ta H-1 o o P d Hj r
Φ HS Hi Hl LΠ tr Ω P φ φ H-1 H{ h-1 N P < 3 LΠ
Hi CL P- o HS tr CL HS P- d d= CL P d rt Φ Hh CL <! LΠ
Hl P LQ Φ Φ φ P P Ω φ rt HS Φ Hi d= φ 0
P Φ tr P P CL P φ LQ pr co P- Hh H-1 HS P P tr LQ P- CL φ HS LQ 0 <! LQ P H-1 d
HS CL Φ 01 CD M d= Φ Pl P 0 Φ tr d CL φ Ω
Φ Φ P CL P- LQ er co 01 HS 3 HS P P- P- tr
P HS Φ P Φ Φ 0 P- P= Φ
Figure imgf000020_0001
LQ Φ
HS HS ta P LΠ
to P1 P> o LΠ o LΠ
Ω INI co CL Φ O 01 X IM P 01 <! cn ≤ > P 01 X ^ d Φ α tr s; rt φ P- tr Ω P- P P Ω 0 Ω P- d φ P- Hi P P P- P-
Φ P- Φ HS P Φ er φ HS 01 P' HS tr n 01 LQ P Ω CL P φ
Hi 01 rt Φ HS Φ HS Ω P- N P- L CL Φ LQ Φ φ
X Ω * X 3 Φ co er φ P Ω P- HS 01 Φ rt CL ω ^
P tr rt <! P P d \-> CL LQ tr H P= P rt φ P-
0 φ O Φ P CL CL tr P- φ 01 rt P Hh d ^ Φ 3 Pd LQ rt P Hh P HS rt Φ φ 01 Φ P ≤ d d 3 d= LΠ P P- d
Φ 01 O 01 01 φ HS rt ta « Φ P1 CQ 01 LΠ tr HH P Hi
P Ω H{ rt 2 HS Φ P- 00 LQ P- P- H-1 P- CD LQ Φ tr rt ≤ P= CL ^ P P P ü 01 o Φ 0 Ω 3 tr H-1 0 CO P
P P- LQ Φ HS φ P rt rt CL P- φ tr P tr P P- CL H-1 TJ tr Ω Φ P- X 01 Ω Φ 0 φ P Φ Φ rt P d P P to
LQ tr Hh rt rr Φ HS σ LQ φ d P P- P Φ P rt H-< o φ rr d= φ Φ H rt P- φ Φ P- P- CQ CL P Hi P CQ P- rt
01 er HS 01 rt P Hi 3 01 P ≥! P- d O CQ d
Ω -j H( Φ 0 Φ P-1 Hh p: o φ φ < CL P= P 01 CL P P tr o rt d H-" ta rt 3 P- 0 P er P* tr Φ 01 H CL
P- - - < 01 P P1 P- P= Hi P P CQ Φ P- HS X cn φ φ CL r to P Ω •n 0 3 φ CL Hi o to
CL CL tr HS P- P- LΠ tr P- »d P- 3 ^ CO N Φ CL φ P P1
Φ P- Φ Hl Hi 0 CL φ LQ rt P- d d 01 Φ *d LQ N
P φ LQ P Hl P CL φ d P HS φ LQ tr HS rt P- φ s: N
P- tr d 01 Φ 3 to Hj tr P- P- d 01 < . rt P P- φ
Ξ N P HS 01 X HS LΠ LQ CL P HS rt Ω Φ P 01 P-
P- d P Φ P- P t φ Φ Hi Hj Hi α X LΠ Ω LQ
Hj LQ Φ P 0 P Φ P φ to 01 ≤ ~J P P LQ 0 rt cn tr φ
CL P1 P P LQ Ό N P Ω P- α ~ rt tr Hi Hj P- - φ P
. φ CL Φ P- P rt P er φ P- Φ P rt 01 P
P- P- P P rt LQ H P P- Hh LQ to P tr Ω CL <
Ω 3 HS P 01 P P= φ P- φ cn H φ o CQ φ X tr Φ CL φ tr P- CL CD X P Hi 01 CL P- d 3 Φ P P Φ HS φ Hi rt LΠ rr LQ P 0 Φ -> 01 P= Hh P- Φ P P HS Hi
P- CL CL LΠ P- H-1 rt rt P P- P- ta P= rt P P 3 P
3 CL P P- 01 P- - H φ N o Pf Φ co P- φ tr
Φ P Φ tsi Ω Ω O P- P •n HS P * Hi Ω rt Ό HS cd HS P 01 P tr tT ≤ v σ d P- Φ 0 d= er P- φ φ φ H( φ Φ 0 P- tr LQ P P P HS P- CL rt P
HS ≤ 3 d= P P tr P- Hh p P P rr Ω Φ P 01
Φ er P- Ω Φ P H P- 0 HS CL P σ er HS X 01
P- 01 φ d X co Pd P- d rt Ω c! X 0 r rr Ω
Ω Ω P- tr Ω P- Pd 01 HS X to 3 N rr er 01 P- er er er P- P tr P CL P- P- P- P- P" d 01 P- -j P- 01 Hi
Φ P LQ Φ P- LQ P Ω 0 CL φ CL Φ cn Ω Ω P- cn P- 01 P- Ω 01 co tr P ti N P- Φ cn HS tr tr rt
LΠ CL <τi O tr tr >d rt 01 Φ P φ P- o 01 N φ rt d P- P rt rt P CL d tr P- P P 01 3 rt d P P Φ
P P LQ H-1 P- P P 01 CL P= Φ P O 3 d d LQ d rt P ^1 rt Hi LQ Hi o φ Ω N HS d Hh Hh cn N
Hl ri P LΠ Hl Hi rt P tr P Hh Hh LQ Ω d
CL P1 CL P1 d 01 P- HS CQ 01 LQ Φ 01 HS tr 3
CL φ S cn P cn 01 φ φ 0 s rt <; rt H{ 0 d P-
Φ HS o 01 P o P- P Hj O P Φ P= d CL H-1 P Ω
3 CL •d CL o X Φ rt Φ HS ^i P d P CL tr P
Φ P <! P= N P Hj P Φ P- 3 X CL HS rt rr Hl co HS HS φ rt CL ≤ 01 φ i> tr Hi P φ Φ Ω P- CL Hi
•d 01 LQ Hi Φ φ P- tr Ω P- LQ P- Φ P- ri CQ tr 0 φ o P= φ rt Φ tr H HS 1 H-1 tr Hi Φ P CL Φ Φ P HS LΠ J
P- φ 1 P- 0 rt CL 1 Φ P P- P= ω 1 P P X P 01 1 φ
1 1 1 P
Bezugszeichenliste
5 Speicherzelle
10 Auswahltransistor 15 Grabenkondensator
20 Substrat
25 Substratoberfläche
30 Graben
31 oberer Bereich 35 Kondensatordielektrikum bzw. dielektrische Schicht
40 vergrabene Platte 45 vergrabene Wanne
50 leitfähige Grabenfüllung
55 Isolationskragen 60 vergrabener Kontakt
70 erste Zwischenschicht
75 epitaktisch aufgewachsene Schicht
80 Dotierstoffausdiffusion
85 erstes Dotiergebiet 90 zweites Dotiergebiet
95 Gate
100 Grabenisolation
105 Unterkante
110 erste Einsenktiefe 115 zweite Einsenktiefe
120 dritte Einsenktiefe
125 Facette
130 Isolationsschicht
135 vierte Einsenktiefe 140 Gate-Kontakt
145 Gate-Oxid
150 Dotiergebiet

Claims

Patentansprüche
1. Halbleiterspeicher (5) mit einem Grabenkondensator (15) und einem Auswahltransistor (10) , umfassend: - ein Substrat (20) , das eine Substratoberfläche (25) aufweist und in dem ein Graben (30) angeordnet ist, der einen oberen Bereich (31) aufweist,
- einen Isolationskragen (55) , der in dem oberen Bereich (31) auf der Seitenwand des Grabens (30) angeordnet ist, - eine leitfähige Grabenfüllung (50) , die in dem Graben (30) angeordnet ist,
- eine sich in den Graben (30) erstreckende epitaktisch aufgewachsene Schicht (75) , die auf der Seitenwand des Grabens (30) angeordnet ist, - einen vergrabenen Kontakt (60) , der in dem Graben (30) angeordnet ist und die epitaktisch aufgewachsene Schicht (75) elektrisch mit der leitfähigen Grabenfüllung (50) verbindet , und
- eine erste Zwischenschicht (70) , die zwischen der epitak- tisch aufgewachsenen Schicht (75) und dem vergrabenen Kontakt (60) angeordnet ist.
2. Halbleiterspeicher nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die epitaktisch aufgewachsene Schicht (75) in Richtung zur Substratoberfläche (25) oberhalb des Isolationskragens (55) auf der Seitenwand des Grabens (30) angeordnet ist.
3. Halbleiterspeicher nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß ein Kondensatordielektrikum (35) in dem Graben (30) zwischen der leitfähigen Grabenfüllung (50) und dem Substrat (20) angeordnet ist.
4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß die epitaktisch aufgewachsene Schicht (75) eine Facette (125) aufweist, die einen Winkel von ca. 45 Grad gegenüber der Substratoberfläche (25) aufweist.
5. Halbleiterspeicher nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß sich die Facette (125) am unteren Ende der epitaktisch aufgewachsenen Schicht (75) oberhalb des Isolationskragens (55) befindet .
6. Halbleiterspeicher nach Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t, daß in einem von der Facette (125) und der Oberkante des Isolationskragens (55) gebildeten Ringspalt (160) eine Barriere- Schicht (170) eingebracht ist, die eine Diffusion von Dotierstoffen zur Seitenwand des Grabens (30) verhindert.
7. Halbleiterspeicher nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß Dotierstoff in der epitaktisch aufgewachsenen Schicht (75) und dem angrenzenden Substrat (20) eingebracht ist, um einen leitfähigen elektrischen Anschluß an den vergrabenen Kontakt (60) zu bilden.
8. Halbleiterspeicher nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß die Grabenisolation (100) eine Isolationsschicht (130) aufweist, die auf dem vergrabenen Kontakt (60) und auf der epi- taktisch aufgewachsenen Schicht (75) angeordnet ist.
9. Halbleiterspeicher nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß der Isolationskragen (55) aus zwei Schichten besteht, die selektiv zueinander ätzbar sind.
10. Verfahren zur Herstellung eines Halbleiterspeichers (5) mit einem Grabenkondensator (15) und einem Auswahl ransistor
(10) mit den Schritten:
- Bereitstellen eines Substrats (20) , das eine Substratober- fläche (25) aufweist und in dem ein Graben (30) angeordnet ist, der einen oberen Bereich (31) aufweist, wobei ein Isolationskragen (55) in dem oberen Bereich (31) auf der Seitenwand des Grabens (30) angeordnet ist,
- Bilden einer leitfähigen Grabenfüllung (50) in dem Graben (30) , wobei die leitfähige Grabenfüllung (50) anschließend in den Graben (30) eingesenkt wird,
- Freilegen des Substrats (20) an der Seitenwand des Grabens (30) oberhalb der leitfähigen Grabenfüllung (50),
- Aufwachsen einer epitaktischen Schicht (75) auf der freige- legten Seitenwand des Grabens (30) ,
- Bilden einer ersten Zwischenschicht (70) auf der epitaktisch aufgewachsenen Schicht (75) ,
- Einbringen von Dotierstoff in die epitaktisch aufgewachsene Schicht (75) und - Bilden des Grabenkondensators (15) und des Auswahltransistors (10) .
11. Verfahren nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t, daß das Substrat (20) an der Seitenwand des Grabens (30) freigelegt wird, indem ein oberer Teil des Isolationskragens (55) entfernt wird.
12. Verfahren nach Anspruch 10 oder 11, d a d u r c h g e k e n n z e i c h n e t, daß nach dem Bereitstellen des Substrats (20) eine dielektrische Schicht (35) eines Kondensatordielektikums auf den Isolationskragen (55) abgeschieden wird, bevor die leitfähige Grabenfüllung (50) gebildet wird, und daß die leitfähige Graben- füllung (50) zunächst bis zu einer ersten Einsenktiefe (110) in den Graben (30) eingesenkt, danach die dielektrische Schicht (35) oberhalb der ersten Einsenktiefe (110) von dem Isolationskragen (55) entfernt und dann die leitfähige Grabenfüllung (50) bis zu einer zweiten Einsenktiefe (115) in den Graben (30) eingesenkt wird, bevor das Substrat (20) oberhalb der leitfähigen Grabenfüllung (50) freigelegt wird.
13. Verfahren nach Anspruch 10 oder 11, d a d u r c h g e k e n n z e i c h n e t, daß ein Substrat (20) bereitgestellt wird, das in einem unteren Bereich des Grabens (30) bereits ein Kondensatorelektrikum aufweist, welches vor Ausbildung des Isolationskragens (55) eingebracht wurde, und daß die dielektrische Schicht (35) erst nach Ausbildung des Isolationskragens (55) auf dem Isolationskragen (55) abgeschieden wird.
14. Verfahren nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t, daß die leitfähige Grabenfüllung (50) zunächst bis zu einer ersten Einsenktiefe (110) in den Graben (30) eingesenkt, danach die dielektrische Schicht (35) oberhalb der ersten Einsenktiefe (110) von dem Isolationskragen (55) entfernt und dann die leitfähige Grabenfüllung (50) bis zu einer zweiten Einsenktiefe (115) in den Graben (30) eingesenkt wird, bevor das Substrats (20) oberhalb der leitfähigen Grabenfüllung (50) freigelegt wird.
15. Verfahren nach einem der Ansprüche 10, 11 oder 13, d a d u r c h g e k e n n z e i c h n e t, daß die leitfähige Grabenfüllung (50) zunächst bis zu einer er- sten Einsenktiefe (110) in den Graben (30) eingesenkt wird, dann das Substrat (20) an der Seitenwand des Grabens (30) freigelegt wird und danach eine dielektrische Schicht (35) direkt auf die freigelegte Seitenwand des Grabens (30) abgeschieden wird, und daß anschließend die leitfähige Grabenfül- lung (50) bis zu einer zweiten Einsenktiefe (115) in den Graben (30) eingesenkt und die dielektrische Schicht (35) von der Seitenwand des Grabens (30) entfernt wird, bevor die epitaktische Schicht (75) aufgewachsen wird.
16. Verfahren nach einem der Ansprüche 10 bis 15, d a d u r c h g e k e n n z e i c h n e t, daß eine Grabenisolation (100) in dem Substrat (20) und in dem Graben (30) gebildet wird.
17. Verfahren nach einem der Ansprüche 10 bis 16, d a d u r c h g e k e n n z e i c h n e t, daß die epitaktisch aufgewachsene Schicht (75) so aufgewachsen wird, daß eine Facette (125) mit einem Winkel von ca. 45 Grad gegenüber der Substratoberfläche (25) gebildet wird.
18. Verfahren nach Anspruch 17, d a d u r c h g e k e n n z e i c h n e t, daß in eine von der Facette (125) und der Oberkante des Isolationskragens (55) gebildeten Ringspalt (160) am Rand des offenen Grabens (30) eine Barriereschicht (170) zur Vermeidung von Dotierstoffdiffusionen in die Seitenwand des Grabens (30) eingebracht wird, indem ein für Dotierstoffe undurchlässiges Material (180) isotrop in den Graben (30) abgeschieden und danach anisotrop in Richtung senkrecht zur Substratoberfläche (25) rückgeätzt wird.
PCT/DE2002/000788 2001-03-09 2002-03-05 Halbleiterspeicherzelle mit grabenkondensator und verfahren zu ihrer herstellung WO2002073657A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP02727188A EP1366517A2 (de) 2001-03-09 2002-03-05 Halbleiterspeicherzelle mit grabenkondensator und verfahren zu ihrer herstellung
KR1020037011590A KR100631092B1 (ko) 2001-03-09 2002-03-05 반도체 메모리 셀 및 그 제조 방법
JP2002572609A JP2004523918A (ja) 2001-03-09 2002-03-05 半導体メモリセルおよびその製造方法
US10/657,928 US6828192B2 (en) 2001-03-09 2003-09-10 Semiconductor memory cell and method for fabricating the memory cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10111498 2001-03-09
DE10111498.2 2001-03-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/657,928 Continuation US6828192B2 (en) 2001-03-09 2003-09-10 Semiconductor memory cell and method for fabricating the memory cell

Publications (2)

Publication Number Publication Date
WO2002073657A2 true WO2002073657A2 (de) 2002-09-19
WO2002073657A3 WO2002073657A3 (de) 2003-05-22

Family

ID=7676944

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/000788 WO2002073657A2 (de) 2001-03-09 2002-03-05 Halbleiterspeicherzelle mit grabenkondensator und verfahren zu ihrer herstellung

Country Status (6)

Country Link
US (1) US6828192B2 (de)
EP (1) EP1366517A2 (de)
JP (1) JP2004523918A (de)
KR (1) KR100631092B1 (de)
TW (1) TW554520B (de)
WO (1) WO2002073657A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010826A2 (de) * 2001-07-26 2003-02-06 Infineon Technologies Ag Verfahren zur herstellung eines vertikaltransistors in einem graben

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589716B (en) * 2003-06-10 2004-06-01 Nanya Technology Corp Method of fabricating memory device having a deep trench capacitor
TWI229940B (en) * 2004-01-30 2005-03-21 Nanya Technology Corp Memory cell with a vertical transistor and fabrication method thereof
US7223653B2 (en) * 2004-06-15 2007-05-29 International Business Machines Corporation Process for forming a buried plate
DE102004040046B4 (de) * 2004-08-18 2008-04-30 Qimonda Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle, und entsprechender Grabenkondensator
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
US7316962B2 (en) 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US20060228864A1 (en) * 2005-04-12 2006-10-12 Promos Technologies Inc. Semiconductor devices having a bottle-shaped deep trench capacitor and methods for making the same using Epi-Si growth process
US7312114B2 (en) * 2005-04-27 2007-12-25 Infineon Technologies Ag Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19620625C1 (de) * 1996-05-22 1997-10-23 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP0971414A1 (de) * 1998-06-15 2000-01-12 Siemens Aktiengesellschaft Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
WO2000035006A1 (en) * 1998-12-04 2000-06-15 International Business Machines Corporation Dram cell having an annular signal transfer region
DE10045694A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360758A (en) 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5641694A (en) 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5543348A (en) 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
US5827765A (en) 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US6566177B1 (en) * 1999-10-25 2003-05-20 International Business Machines Corporation Silicon-on-insulator vertical array device trench capacitor DRAM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19620625C1 (de) * 1996-05-22 1997-10-23 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP0971414A1 (de) * 1998-06-15 2000-01-12 Siemens Aktiengesellschaft Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
WO2000035006A1 (en) * 1998-12-04 2000-06-15 International Business Machines Corporation Dram cell having an annular signal transfer region
DE10045694A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010826A2 (de) * 2001-07-26 2003-02-06 Infineon Technologies Ag Verfahren zur herstellung eines vertikaltransistors in einem graben
WO2003010826A3 (de) * 2001-07-26 2003-09-25 Infineon Technologies Ag Verfahren zur herstellung eines vertikaltransistors in einem graben
US7208370B2 (en) 2001-07-26 2007-04-24 Infineon Technologies Ag Method for fabricating a vertical transistor in a trench, and vertical transistor

Also Published As

Publication number Publication date
US20040157389A1 (en) 2004-08-12
EP1366517A2 (de) 2003-12-03
KR100631092B1 (ko) 2006-10-02
US6828192B2 (en) 2004-12-07
JP2004523918A (ja) 2004-08-05
WO2002073657A3 (de) 2003-05-22
KR20030088449A (ko) 2003-11-19
TW554520B (en) 2003-09-21

Similar Documents

Publication Publication Date Title
EP0511370B1 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
DE19511846C2 (de) Zweikanalige EEPROM-Grabenspeicherzelle auf SOI und Verfahren zur Herstellung derselben
DE10328577B4 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
WO2001017019A2 (de) Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung
KR100278647B1 (ko) 불휘발성 메모리소자 및 그 제조방법
DE19512431A1 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates
DE19619705A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE10041749A1 (de) Vertikale nichtflüchtige Halbleiter-Speicherzelle sowie Verfahren zu deren Herstellung
WO2002073657A2 (de) Halbleiterspeicherzelle mit grabenkondensator und verfahren zu ihrer herstellung
DE102005030845A1 (de) Nichtflüchtige Speichervorrichtungen mit Gräben und Verfahren zum Bilden derselben
EP0428857B1 (de) Eeprom mit grabenisolierten Bitleitungen
US20040102007A1 (en) Vertical floating gate transistor
DE10046945A1 (de) Verfahren zum Herstellen einer nichtflüchtigen Halbleiterspeichervorrichtung und nichtflüchtige Halbleiterspeichervorrichtung
KR100523881B1 (ko) 반도체 메모리 및 반도체 메모리 셀을 제조하는 방법
DE102005045371A1 (de) Halbleiterspeicher, die Herstellung davon und Verfahren zum Betreiben des Halbleiterspeichers
WO1999048151A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE10361272B4 (de) Verfahren zum Ausbilden einer DRAM - Speicherzelle mit einem Buried Strap mit begrenzter Ausdiffusion
WO2001017015A1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE102004063025B4 (de) Speicherbauelement und Verfahren zur Herstellung desselben
DE10334946B4 (de) Verfahren zum Ausbilden einer selbstjustierenden Buried-Strap-Verbindung
WO2003096425A1 (de) Flash-speicherzelle und herstellungsverfahren
DE10328634B3 (de) Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator
US20030022500A1 (en) Alternative related to SAS in flash EEPROM
DE10353771B4 (de) Halbleiterbauelement mit Tiefgrabenisolierung und Verfahren zu seiner Herstellung
DE10228547C1 (de) Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020037011590

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2002727188

Country of ref document: EP

Ref document number: 2002572609

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10657928

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020037011590

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002727188

Country of ref document: EP