WO2001026143A1 - Procédé de fabrication d'un dispositif à semi-conducteur - Google Patents

Procédé de fabrication d'un dispositif à semi-conducteur Download PDF

Info

Publication number
WO2001026143A1
WO2001026143A1 PCT/JP2000/006851 JP0006851W WO0126143A1 WO 2001026143 A1 WO2001026143 A1 WO 2001026143A1 JP 0006851 W JP0006851 W JP 0006851W WO 0126143 A1 WO0126143 A1 WO 0126143A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
film
cobalt
semiconductor layer
Prior art date
Application number
PCT/JP2000/006851
Other languages
English (en)
French (fr)
Inventor
Shin Hashimoto
Takenobu Kishida
Kyoko Egashira
Yoshifumi Hata
Toru Nishiwaki
Tomoya Tanaka
Original Assignee
Matsushita Eletric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Eletric Industrial Co., Ltd. filed Critical Matsushita Eletric Industrial Co., Ltd.
Priority to EP00963051A priority Critical patent/EP1220306A4/en
Priority to KR10-2005-7000662A priority patent/KR20050013669A/ko
Priority to US09/856,823 priority patent/US7037371B1/en
Publication of WO2001026143A1 publication Critical patent/WO2001026143A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/046—Electron beam treatment of devices

Definitions

  • the present invention relates to a method for epitaxially growing a compound layer between semiconductor metals, particularly a semiconductor intermetallic compound layer having high crystal orientation, on a surface portion of a semiconductor layer.
  • a process of forming a silicide layer on the surface of a semiconductor layer has been proposed.
  • Various metals have been proposed as metals for forming a silicide layer.
  • a cobalt disilicide (CoSi 2 ;) layer formed using cobalt is excellent in both thermal stability and resistivity. So it is especially noticed! /
  • the cobalt silicide layer aggregates or spike defects occur in the cobalt silicide layer in the reaction process between the cobalt atom and the silicon atom ( IEDM 1995—449 K. Goto).
  • the cobalt silicide layer agglomerates to cause a disconnection, and a spike defect causes a junction leak.
  • a cobalt silicide layer is formed by epitaxial growth as described below in a paper (Appl. Phys. Lett. 68, 1996, June).
  • a method has been proposed. That is, a SiO x (x 2) film having a thickness of 0.5 to 1.5 nm is formed on a semiconductor layer made of silicon crystal, and then a cobalt film is formed on the S film under ultra-high vacuum.
  • Oxide Mediated Epitaxy is a technology that deposits a film to a thickness of several nm and then performs a heat treatment to react cobalt atoms with silicon atoms to epitaxially grow a cobalt silicide layer. Proposed. Further, according to this technique, it is described that the SiOx film plays a role in promoting the growth of the cobalt silicide layer.
  • the above-described method of forming a cobalt silicide layer by an epitaxial growth method requires an ultra-high vacuum device for depositing a cobalt film, and the ultra-high vacuum device is used in a semiconductor process made of a normal silicon. Therefore, it is not suitable for mass production processes.
  • the above-mentioned method forms a cobalt film on a semiconductor layer via an SiO x (X ⁇ 2) film having an extremely thin film thickness and having an excess of silicon over the stoichiometric composition. Therefore, various problems occur due to variations in the film quality and thickness of the SiO 2 film. That is, if there is a pinhole in the SiO, film, cobalt and silicon react explosively through the pinhole, so that the cobalt silicide layer cannot be epitaxially grown, and If the thickness of the SiO x film varies, the reaction between cobalt atoms and silicon atoms will proceed at a stretch in the thin part of the film, making it impossible to grow the epitaxy of the cobalt silicide layer satisfactorily. There's a problem. Disclosure of the invention
  • the present invention provides a method for stabilizing a semiconductor intermetallic compound layer without aggregation and spike defects, for example, a cobalt silicide layer, in a vacuum range or using a manufacturing apparatus, which is usually used in a semiconductor mass production process.
  • the purpose is to be able to grow epitaxially.
  • the inventors of the present application studied the cause of aggregation and spike defects in a cobalt silicide layer formed by epitaxy growth. Were obtained. That is, the mechanism by which cobalt atoms react with silicon atoms to form cobalt silicide is due to the progress of the reaction of Co 2 Si ⁇ CoSi ⁇ CoSi 2 when considered thermodynamically. However, in the reaction path of Co 2 Si ⁇ CoSi ⁇ CoSi 2 , the interfacial energy is unstable and non-uniform, so that cobalt silicide is polycrystallized, which causes aggregation and spike defects. .
  • a seed layer made of CoSi 2 is provided at the interface between the semiconductor layer containing silicon and the cobalt film.
  • a CoSi 2 seed layer can be formed by controlling the concentration of oxygen atoms existing between the semiconductor layer and the cobalt film. Specifically, when a cobalt film is deposited on a semiconductor layer in which oxygen atoms are distributed in a region near the surface, the amount of oxygen atoms interposed between the semiconductor layer and the cobalt film is reduced.
  • the first method for manufacturing a semiconductor device provides a method for distributing a nonmetallic element in a region near a surface of a semiconductor layer. And forming a metal film on the semiconductor layer, and subjecting the metal film to a heat treatment to react the elements constituting the semiconductor layer with the metals constituting the metal film, thereby forming a semiconductor layer. Epitaxially growing a semiconductor intermetallic compound layer on the surface.
  • a non-metallic element is distributed in a region near the surface of the semiconductor layer, and then a metal film is deposited on the semiconductor layer. Is applied to react the elements constituting the semiconductor layer with the metals constituting the metal film, so that the metal constituting the metal film and the elements constituting the semiconductor layer can be prevented from reacting to each other. Polycrystallization of the intermetallic compound layer can be prevented. Therefore, according to the present invention, a semiconductor intermetallic compound layer free from aggregation and spike defects can be stably formed at a low temperature and in a vacuum range generally used in a semiconductor mass production process.
  • the step of distributing the nonmetallic element includes the step of forming a compound layer composed of the semiconductor element and the nonmetallic element on the semiconductor layer, and irradiating the compound layer with particle energy rays.
  • the method further includes a step of distributing the nonmetallic element contained in the compound layer to a region near the surface of the semiconductor layer by recoil, and a step of removing the compound layer.
  • the non-metal element contained in the compound layer can be surely distributed in the region near the surface of the semiconductor layer by the recoil due to the irradiation of the particle energy beam.
  • the step of distributing the nonmetallic element includes the step of forming a compound layer including a semiconductor element and a nonmetallic element on the semiconductor layer. Irradiating the material layer with a particle energy beam to distribute the nonmetallic element contained in the compound layer to a region near the surface of the semiconductor layer by recoil and preferably remove the compound layer.
  • the non-metal element contained in the compound layer can be surely distributed to the region near the surface of the semiconductor layer due to the recoil caused by the irradiation of the particle energy beam, and the step of removing the compound layer is not required. become.
  • a semiconductor layer having a face-centered cubic crystal structure a semiconductor intermetallic compound layer having a face-centered cubic crystal structure, and an amorphous compound layer can be used.
  • the particle energy beam is a nonmetallic elemental force.
  • a semiconductor layer having a face-centered cubic crystal structure and a semiconductor intermetallic compound layer having a face-centered cubic crystal structure can be used.
  • a semiconductor layer having a diamond-type or zinc-blende-type crystal structure and a calcium fluoride-type semiconductor metal compound layer can be used.
  • the semiconductor layer is preferably a silicon layer
  • the nonmetal element is oxygen
  • the metal film is a cobalt film
  • the semiconductor intermetallic compound layer is preferably a cobalt silicide layer.
  • a cobalt silicide layer that is thermally stable and has low sheet resistance can be reliably grown epitaxially on the surface of the semiconductor layer.
  • the concentration of oxygen Shi preferred that a 4 X 10 " ⁇ 4 X 10 15 cm_ 2 les.
  • the step of distributing the non-metallic element includes, after forming a silicon oxide film on the silicon layer, irradiating the silicon oxide film with particle energy rays to reduce oxygen contained in the silicon oxide film to the silicon layer.
  • the method includes a step of distributing oxygen to a region near the surface in the silicon layer. Can be.
  • the method for manufacturing a second semiconductor device includes a step of forming a gate electrode on the semiconductor layer, a step of forming an impurity layer on both sides of the gate electrode in the semiconductor layer, and a step of forming a semiconductor layer near the surface of the semiconductor layer. Distributing the non-metallic element in the region, depositing the metal film on the semiconductor layer, and subjecting the metal film to a heat treatment to react the element forming the semiconductor layer with the metal forming the metal film. A step of epitaxially growing a semiconductor intermetallic compound layer on the surface of the semiconductor layer.
  • the second method for manufacturing a semiconductor device it is possible to form a cobalt silicide layer that is thermally stable and has low sheet resistance and low contact resistance on the surface of a semiconductor layer serving as a source or a drain.
  • a high-quality silicide layer can be formed on the surface of the gate electrode, the performance of a semiconductor integrated circuit device having a MOSFET can be improved without increasing the number of steps.
  • the step of distributing the nonmetal element includes the step of forming a compound layer composed of the semiconductor element and the nonmetal element on the semiconductor layer, and irradiating the compound layer with particle energy rays.
  • the method further includes a step of distributing the nonmetallic element contained in the compound layer to a region near the surface of the semiconductor layer by recoil, and a step of removing the compound layer.
  • the non-metal element contained in the compound layer can be surely distributed in the region near the surface of the semiconductor layer by the recoil due to the irradiation of the particle energy beam.
  • the semiconductor layer may be a silicon layer
  • the nonmetallic element may be oxygen
  • the metal film may be a cobalt film
  • the semiconductor intermetallic compound layer may be a cobalt silicide layer.
  • a cobalt silicide layer that is thermally stable and has low sheet resistance can be reliably grown epitaxially on the surface of the semiconductor layer.
  • the concentration of oxygen is preferably 4 ⁇ 10 ′′ to 4 ⁇ 10 15 cm ⁇ 2 .
  • FIG. 1A is a diagram illustrating a planar structure of the semiconductor device according to the first embodiment.
  • FIG. 1 (b) is a cross-sectional view taken along the line lb-lb in FIG. 1 (a).
  • FIGS. 2A to 2C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to the second embodiment.
  • FIGS. 3A to 3C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to the second embodiment.
  • FIGS. 4A and 4B are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the second embodiment.
  • FIGS. 5A to 5C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to the third embodiment.
  • FIGS. 6A to 6C are cross-sectional views illustrating each step of the method for manufacturing a semiconductor device according to the third embodiment.
  • FIGS. 7A and 7B are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 8 shows the result of measuring the concentration of oxygen atoms by low energy SIMS, and is a characteristic diagram showing the relationship between the oxygen concentration and the degree of epitaxy growth.
  • FIG. 1A shows a planar structure of the semiconductor device according to the first embodiment
  • FIG. 1B shows a cross-sectional structure taken along a line lb-lb in FIG. 1A.
  • the semiconductor device according to the first embodiment may be a transistor of any type of CMOS, pMOS, or nMOS, an n-type MOS transistor will be described here.
  • an n-type channel stopper 11 is formed on the surface of a semiconductor substrate 10 made of n-type silicon crystal and having a resistivity of several ⁇ 'cm.
  • a field insulating film 13 serving as an element isolation region is formed on the channel stopper 11, and a P-type well region is formed in a region of the semiconductor substrate 10 surrounded by the channel stopper 11. Zone 12 is formed.
  • An n-type low-concentration impurity diffusion layer 16 and an n-type high-concentration impurity diffusion layer 18 constituting an LDD structure are formed in a region serving as a source or a drain inside the p-type transistor region 12. Further, a gate electrode 15 made of a polycrystalline silicon film is provided between the source region and the drain region on the semiconductor substrate 10 via a gate insulating film 14 made of a silicon oxide film. Side walls 17 made of a silicon oxide film are formed on the side surfaces.
  • an epitaxial growth layer made of cobalt disilicide (CoSi 2 ) is formed on the surface of the n-type high-concentration impurity diffusion layer 18, and the surface of the gate electrode 15 is formed on the surface of the gate electrode 15.
  • the polycrystalline cobalt disilicide layer which has an epitaxy relation to the individual crystal grains of polycrystalline silicon, has an epitaxy growth layer formed on the n-type high-concentration impurity diffusion layer 18. They are formed simultaneously under the same conditions.
  • the thickness of the silicide layer grown on each surface of the n-type high-concentration impurity diffusion layer 18 and the gate electrode 15 is, for example, about 30 to 50 nm. For this reason, since the resistance values of the n-type high-concentration impurity diffusion layer 18 and the gate electrode 15 are sufficiently reduced, the performance of the semiconductor integrated circuit device having the MOSFET according to the first embodiment is improved. I have.
  • An interlayer insulating film 22 is deposited on the semiconductor substrate 10, and a metal wiring 24 made of, for example, an aluminum alloy film is formed on the interlayer insulating film 22, and the metal wiring 24 is formed of a protective insulating film 25 Covered in.
  • the metal wiring 24 is connected through a contact hole 23 formed in the interlayer insulating film 22 to an epitaxial silicide layer 21 formed on the surface of the n-type high-concentration impurity diffusion layer 18. Therefore, the contact resistance between the n-type high-concentration impurity diffusion layer 18 and the metal wiring 24 is sufficiently reduced.
  • a method of manufacturing the semiconductor device according to the first embodiment will be described with reference to FIGS. 2 (a) to (c;), FIGS. 3 (a) to (c), and FIGS. This will be described with reference to (a) and (b).
  • a thin silicon oxide film is formed on the surface of a semiconductor substrate 100 made of an n-type silicon crystal shown in FIG. 2A, and then a silicon nitride film is deposited on the silicon oxide film. Patterning is performed on the silicon nitride film using a known photolithography technique and an etching technique to remove a field insulating film formation region in the silicon nitride film. You.
  • an n-type impurity such as phosphorus or arsenic is ion-implanted at a high concentration to form a channel stopper 101, and then boron is added to the semiconductor substrate 100.
  • the p-type impurity region 102 is ion-implanted to form the p-type well region 102.
  • the semiconductor substrate 100 is subjected to a heat treatment to oxidize a region of the surface of the semiconductor substrate 100 that is not covered with the silicon nitride film, and a LOCOS method is performed on the surface of the semiconductor substrate 100, for example, 400 nm.
  • a field insulating film 103 having a thickness is formed. The heat treatment activates the channel stopper 101 and the p-type well region 102. After that, the silicon oxide film and the silicon nitride film are removed.
  • a gate insulating film 104 made of, for example, a silicon oxide film having a thickness of, for example, 5 to ⁇ ⁇ m is formed on the entire surface of the semiconductor substrate 100 by, for example, a thermal oxidation method.
  • the gate electrode 105 is formed by patterning the polycrystalline silicon film using a known photolithography technique and etching technique.
  • an n-type impurity such as arsenic or phosphorus is ion-implanted at a low concentration into the semiconductor substrate 100 using the gate electrode 105 as a mask to form an n-type low-concentration impurity layer 106 as shown in FIG. I do.
  • n-type impurity such as arsenic or phosphorus is ion-implanted at a high concentration into the semiconductor substrate 100 using the gate electrode 105 and the sidewall 107 as a mask to form an n-type high-concentration impurity layer 108.
  • heat treatment is performed to activate the n-type low concentration impurity layer 106 and the high concentration impurity layer 108.
  • the sidewall 107 may use a silicon nitride film instead of the silicon oxide film.
  • the heat treatment for activation may be performed in the first and second heat treatment steps described later.
  • non-metallic element ions for example, oxygen ions
  • An oxygen atom distribution region 109 in which oxygen atoms are distributed in the substrate surface direction is formed in the region.
  • the oxygen atom distribution region 109 may be formed by distributing oxygen atoms by plasma doping instead of oxygen ion implantation.
  • the oxygen atom distribution region 109 is preferably distributed within a range of 0.5 to 5 nm from the surface of the n-type high-concentration impurity layer 108 or the surface of the gate electrode 105.
  • the concentration of oxygen atoms constituting 109 is preferably in the range of 4 ⁇ 10 14 cm— 2 to 4 ⁇ 10 15 cm— 2 . These reasons will be described later.
  • An oxygen atom distribution region 109 is formed between the cobalt film 110 and the n- type high-concentration impurity layer 108 or the gate electrode 105, and oxygen atoms are transferred to the surface of the n-type high-concentration impurity layer 108 or the gate electrode 105. From 0.5 to 5 mn. For this reason, diffusion of the cobalt atoms constituting the cobalt film 110 into the semiconductor substrate 100 is suppressed by the oxygen atom distribution region 109. In addition, since the silicon crystal lattice existing below the oxygen atom distribution region 109 can be seen from the cobalt atoms constituting the cobalt film 110, the region above the oxygen atom distribution region 109 can be ion-implanted or plasma-doped.
  • the gate electrode 105 is made of polycrystalline silicon.
  • nuclei of cobalt disilicide (CoS) are formed in the same manner as the reaction between cobalt atoms and silicon atoms in the n-type high concentration impurity layer 108. Is done.
  • a first heat treatment for holding the semiconductor substrate 100 at a temperature of 500 ° C. for 10 seconds is performed.
  • RTA Rapid Thermal Anneal
  • cobalt atoms constituting the cobalt film 110 diffuse into the silicon region through the nuclei of cobalt disilicide, and the cobalt atoms react with the silicon atoms.
  • the epitaxial growth layer of cobalt disilicide (CoSi 2 ) corresponding to the crystal structure of the nucleus of cobalt disilicide already formed is formed on the surface of the n-type high-concentration impurity layer 108 and the gate electrode 105.
  • the first Is referred to as an epitaxial silicide layer.
  • 111A is formed.
  • the thickness of the first epitaxial silicide layer 111 A is about 17 to 18 nm, and when the thickness of the cobalt film 110 is lOnm, The thickness of the epitaxial silicide layer 111A is about 34 to 36 nm.
  • the crystal structure of the semiconductor substrate 100 is a face-centered cubic type
  • the crystal structure of the first epitaxial silicide layer 111A is also a face-centered cubic type
  • the crystal structure of the semiconductor substrate 100 is a diamond type or a zinc blende type.
  • the crystal structure of the first epitaxial silicide layer 111 A is of a calcium fluoride type (fluorite).
  • the oxygen atom distribution region 109 is formed at a depth of 0.5 to 5 nm from the surface. Since the cobalt atoms constituting 10 and the silicon atoms constituting the n-type high-concentration impurity layer 108 or the gate electrode 105 are not in direct contact with each other, the cobalt atoms and the silicon atoms do not react at once, so that the first It is possible to prevent the epitaxial silicide layer 111A from aggregating or polycrystallizing.
  • the concentration of the oxygen atoms constituting the oxygen atom distribution region 109 is lower than 4 ⁇ 10 14 cm — 2 , the cobalt atoms and the silicon atoms react with each other, and the first epitaxy silicide layer 111A May be agglomerated or polycrystallized, and if the concentration of oxygen atoms is higher than 4 ⁇ 10 15 cm ⁇ 2 , the distance between the cobalt atoms and the crystal lattice of the semiconductor substrate 100 increases, The reaction between cobalt atoms and silicon atoms may not be performed well. ⁇ Tsu Te, the concentration of the oxygen atoms constituting the oxygen atom distributed region 109, 4 X l0 14 C nT 2 ⁇ 4 X 10 15 cm- 2 is preferably in the range of.
  • the first epitaxial silicide layer 111A all layers may be made of cobalt disilicide (CoSi 2 ;), or the lower layer (the interface side with the silicon layer) may be made of cobalt disilicide (CoSi 2 2 ) and the upper layer (the cobalt film 110 side) may be cobalt silicide (CoSi)!
  • the lower layer is cobalt disilicide and the upper layer is cobalt silicide. If the cobalt disilicide layer is formed at least at the interface with the silicon layer, the coagulation of the cobalt silicide layer does not occur, so that the leakage current can be reduced.
  • the cobalt film 110 that did not react in the first heat treatment was For example, the second heat treatment (RTA) in which the semiconductor substrate 100 is removed at a temperature of 800 ° C. for 10 seconds after removal using an etchant composed of a mixed solution of an ammonia solution and a hydrogen peroxide solution or a hydrochloric acid-based mixed acid solution. ).
  • RTA second heat treatment
  • the cobalt silicide above the first epitaxial silicide layer 111A also grows to be a cobalt disilicide, so that the first epitaxial silicide layer 111A has a structure in which all the layers are made of cobalt disilicide. It changes to the epitaxial silicide layer 111B of 2.
  • the second heat treatment can be omitted.
  • the second epitaxial silicide layer 111B in the following description is read as the first epitaxial silicide layer 111A.
  • an interlayer insulating film 112 made of a silicon oxide film is deposited over the entire surface of the semiconductor substrate 100 by, for example, a CVD method using TEOS (tetraethoxysilane). After that, a contact hole 113 is formed in the interlayer insulating film 112 by using a known photolithography technique and an etching technique.
  • TEOS tetraethoxysilane
  • an aluminum alloy film is formed by using a well-known photolithography technique and an etching technique. Is patterned to form a metal wiring 114.
  • a protective insulating film 115 made of, for example, a laminate of a silicon oxide film and a silicon nitride film is deposited on the metal wiring 114 by using, for example, a plasma CVD method, thereby forming a semiconductor device according to the first embodiment. Is obtained.
  • a laminated film of an aluminum alloy film and a titanium nitride film or a tungsten film may be used as the metal wiring 114.
  • the second epitaxial silicide layer 111B made of cobalt disilicide is formed on the surface of the n-type high-concentration impurity layer 108 and the gate electrode 105. Since the sheet resistance of the impurity layer 108 and the gate electrode 105 can be reduced to about 5 ⁇ , the sheet resistance (100 ⁇ ) when the second epitaxial silicide layer 111B is not formed can be greatly reduced. Since the contact resistance can be reduced, the performance of the semiconductor integrated circuit device having the MOSFET can be improved.
  • the region near the surface of the n-type high-concentration impurity layer 108 and A non-metallic element, for example, oxygen atoms 109 is distributed in a region near the surface of the gate electrode 105, and a metal film, for example, a cobalt film 110 is deposited, and then the first and second heat treatments are performed.
  • a second epitaxial silicide layer 111B made of cobalt disilicide on the surface of the n-type high concentration impurity layer 108 and the surface of the gate electrode 105 cobalt atoms and silicon atoms are easily Since a reaction situation can be avoided, it is possible to avoid a situation in which the second epitaxy silicide layer 111B is aggregated or polycrystallized, and to avoid a situation in which a spike defect is formed in the second epitaxy silicide layer 111B. I can do it. Therefore, disconnection due to aggregation or polycrystallization of the epitaxial silicide layer can be prevented, and junction leakage due to spike defects can be prevented.
  • the first heat treatment is performed in a state where oxygen atoms 109 are distributed in a region near the surface of the n-type high-concentration impurity layer 108 and in a region near the surface of the gate electrode 105, since the first heat treatment is performed in a state where low concentration oxygen atoms 109 are interposed between the layer 108 and the gate electrode 105 and the cobalt film 110, the first heat treatment is performed at a low temperature, for example, at a temperature of 500 ° C. Can be done at
  • the second epitaxy silicide layer 111B made of cobalt disilicide is formed on both the surface of the n-type high concentration impurity layer 108 and the surface of the gate electrode 105.
  • the second epitaxial silicide layer 111B may be formed only on one of the surface of the n-type high concentration impurity layer 108 and the surface of the gate electrode 105.
  • oxygen atoms are distributed in a region near the surface of the n-type high-concentration impurity layer 108 and a region near the surface of the gate electrode 105.
  • nitrogen atoms or fluorine atoms may be distributed.
  • a cobalt film 110 is deposited as a metal film, and a force S that forms a second epitaxial silicide layer 111B made of cobalt disilicide is replaced with nickel or nickel instead of the cobalt film 110.
  • a metal film made of another transition metal such as iron may be deposited to form an epitaxy silicide layer made of silicon and a transition metal constituting the metal film.
  • a method of manufacturing the semiconductor device according to the first embodiment will be described as a third embodiment of the present invention.
  • the method will be described with reference to FIGS. 5 (a) to 5 (c), FIGS. 6 (a) to 5 (c) and FIGS. 7 (a) and 7 (b).
  • a p-type impurity such as boron is ion-implanted into a semiconductor substrate 200 made of n-type silicon crystal to form a p-type region 202.
  • a field insulating film 203 having a thickness of, for example, 400 nm is formed on the surface of the semiconductor substrate 200 by the LOCOS method.
  • a gate insulating film 204 made of a silicon oxide film having a thickness of, for example, 5 to 10 mn is formed on the entire surface of the semiconductor substrate 200
  • a polycrystalline film is formed on the gate insulating film 204 by, for example, a CVD method. After depositing a silicon film, the polycrystalline silicon film is patterned to form a gate electrode 205.
  • an n-type impurity such as arsenic or phosphorus is ion-implanted at a low concentration into the semiconductor substrate 200 using the gate electrode 205 as a mask to form an n-type low-concentration impurity layer 206 as shown in FIG. I do.
  • n-type impurity such as arsenic or phosphorus is ion-implanted at a high concentration into the semiconductor substrate 200 using the gate electrode 205 and the sidewalls 207 as a mask to form an n-type high-concentration impurity layer 208.
  • heat treatment is performed on the semiconductor substrate 200 to activate the n-type low-concentration impurity layers 206 and the high-concentration impurity layers 208.
  • a compound layer made of a semiconductor element and a non-metal film and having a thickness of about 10 nm, for example, a silicon oxide film 209 is formed over the entire surface of the semiconductor substrate 200.
  • a solution having an oxidizing power for example, a mixed solution of ammonia, hydrogen peroxide solution and pure water
  • S1O2 : Chemical Oxide
  • the silicon oxide film 209 is irradiated at a low energy with a line of particle energy composed of a nonmetallic element, for example, an Ar ion beam.
  • the silicon oxide film 209 is formed as shown in FIG. 6 (c) by recoil of the particle energy.
  • Oxygen atoms are distributed in the substrate surface direction in a region near the surface of the n-type high-concentration impurity layer 208 and in a region near the surface of the gate electrode 205 to form an oxygen atom distribution region 210.
  • the oxygen atoms constituting the silicon oxide film 209 may be sputtered by the irradiation of the particle energy beam.
  • the depth at which oxygen atoms constituting the oxygen atom distribution region 210 are distributed is preferably in the range of 0.5 to 5 nm from the surface of the n-type high-concentration impurity layer 208 or the surface of the gate electrode 205.
  • a concentration of oxygen atoms constituting the region 210 a range of 4 ⁇ 10 14 cm— 2 to 4 ⁇ 10 15 cm — 2 is preferable. These reasons are the same as in the second embodiment.
  • a metal film for example, a cobalt film 211 is deposited on the entire surface of the semiconductor substrate 200.
  • the cobalt atoms constituting the cobalt film 211 are incorporated into the crystal lattice of silicon, so that a cobalt die is formed at the interface between the n-type high-concentration impurity layer 208 and the cobalt film 210.
  • a nucleus of silicide (CoSi 2 :) is formed, and a nucleus of cobalt disilicide (CoSi 2 ) is also formed for each crystal grain of the gate electrode 205.
  • a first heat treatment in which the semiconductor substrate 200 is held at a temperature of 500 ° C. for 10 seconds is performed, so that the surface of the n-type high-concentration impurity layer 208 and the gate electrode 205 is The first epitaxial silicide layer 212A is formed.
  • the oxygen atom distribution region 210 is formed in a region near the surface of the n-type high-concentration impurity layer 208 and the gate electrode 205 at a depth of 0.5 to 5 nm from the surface. Since the cobalt atoms and the silicon atoms do not react at once, it is possible to prevent the first epitaxial silicide layer 212A from aggregating or polycrystallizing.
  • Figure 8 shows the results of measuring the concentration of oxygen atoms using low-energy SIMS.
  • the oxygen concentration (unit: number of atoms / cm 2 ) is shown, and the vertical axis shows the degree of epitaxy growth.
  • the degree of epitaxy growth can be represented by intensity, and the greater the value of this intensity, the greater the degree of epitaxy growth.
  • the vertical axis represents the peak intensity of CoSi 2 (400).
  • the concentration of oxygen distributed near the surface of the semiconductor substrate 200 can form the first epitaxy silicide layer 212A having a cobalt disilicide (CoSi 2 ;) force.
  • CoSi 2 cobalt disilicide
  • FIG. 8 it is shown that cobalt disilicide practically grows without any heat resistance problem when the value on the vertical axis is 100 or more. In other words, if the value on the vertical axis is 100 or more, cobalt disilicide has heat resistance even at a high temperature of about 800 ° C, and can prevent agglomeration even at a high temperature.
  • the value of the vertical axis is 100 or more, the concentration of oxygen is in the range of 4 X 10 14 cm- 2 ⁇ 4 X 10 ls cm- 'atoms / cm 2.
  • the layers may be made of cobalt disilicide (CoSi 2 ;), or the lower layer (the interface side with the silicon layer) may be made of cobalt disilicide (CoSi 2 : ) And the upper layer (the cobalt film 110 side) may be cobalt silicide (CoSi 2). In this case, since the aggregation of the cobalt silicide layer does not occur, the leakage current can be reduced.
  • the cobalt film 211 that did not react in the first heat treatment was removed, for example, by etching a mixed solution of an ammonia solution and a hydrogen peroxide solution or a hydrochloric acid-based mixed acid solution.
  • the semiconductor substrate 200 is subjected to a second heat treatment (RTA) in which the semiconductor substrate 200 is maintained at a temperature of 800 ° C. for 10 seconds, and the first epitaxial silicide layer 212A is formed, and all the layers are formed of cobalt disilicide. Is changed to a second epitaxial silicide layer 212B.
  • RTA second heat treatment
  • the second heat treatment can be omitted.
  • the second epitaxial silicide layer 212B in the following description is replaced with the first epitaxial silicide layer 212A.
  • the semiconductor device according to the first embodiment is obtained.
  • the second epitaxial silicide layer 212B made of cobalt disilicide is formed on the surface of the n-type high-concentration impurity layer 208 and the gate electrode 205. Since the sheet resistance of the impurity layer 208 and the gate electrode 205 can be reduced to about 5 ⁇ / port and the contact resistance can be reduced, the performance of the semiconductor integrated circuit device having the MOSFET can be improved.
  • the oxygen atoms 210 forming the silicon oxide film 209 are n-type high. It can be surely distributed in the region near the surface of the impurity layer 208 and the region near the surface of the gate electrode 205.
  • a metal film such as a cobalt film 211 is deposited after distributing a nonmetal element such as oxygen atoms 210 in a region near the surface of the n-type high-concentration impurity layer 208 and a region near the surface of the gate electrode 205. Then, first and second heat treatments are performed to form a second epitaxial silicide layer 212B made of cobalt disilicide on the surface of the n-type high-concentration impurity layer 208 and the surface of the gate electrode 205.
  • the second epitaxy silicide layer 212B can be prevented from aggregating or polycrystallizing, and the second epitaxy silicide layer 212B can be spiked.
  • a situation in which a defect is formed can be avoided. Therefore, disconnection due to aggregation or polycrystallization of the epitaxial silicide layer can be prevented, and junction leakage due to spike defects can be prevented.
  • the first heat treatment is performed in a state where oxygen atoms 210 are distributed in a region near the surface of n-type high-concentration impurity layer 208 and a region near the surface of gate electrode 205. Therefore, the first heat treatment can be performed at a low temperature, for example, at a temperature of 500 ° C.
  • the second epitaxy silicide layer 212B made of cobalt disilicide is formed on both the surface of the n-type high concentration impurity layer 208 and the surface of the gate electrode 205. Instead, a second epitaxial silicide layer 212B is formed only on one of the surface of the n-type high concentration impurity layer 208 and the surface of the gate electrode 205. You can.
  • the force of forming the silicon oxide film 209 on the semiconductor substrate 200 is replaced by depositing a silicon nitride film or a silicon fluoride film, thereby converting nitrogen atoms or fluorine atoms into It may be distributed in a region near the surface of the n-type high-concentration impurity layer 208 and in a region near the surface of the gate electrode 205.
  • a cobalt film 211 is deposited as a metal film, and the second cobalt silicide layer 212B made of cobalt disilicide is formed.
  • a metal film composed of another transition metal may be deposited to form an epitaxy silicide layer composed of a transition metal and silicon constituting the metal film.
  • the silicon oxide film 209 is irradiated with a particle energy ray composed of a non-metallic element, for example, Ar ions, so that the oxygen atoms 210 are formed in the region near the surface of the n-type high-concentration impurity layer 208 and the gate.
  • a particle energy ray composed of a non-metallic element, for example, Ar ions
  • the silicon oxide film 209 by irradiating a particle energy beam when the oxygen atoms 210 are distributed to a region near the surface of the n-type high-concentration impurity layer 208 and a region near the surface of the gate electrode 205. I do. By doing so, the step of removing the silicon oxide film 209 can be omitted.
  • the heat treatment is performed in a state where the nonmetallic element is distributed in a region near the surface of the semiconductor layer, and the element forming the semiconductor layer and the metal film Since the metal constituting the metal film and the element constituting the semiconductor layer can be prevented from reacting at once, it is possible to prevent polycrystallization of the epitaxy semiconductor intermetallic compound layer. it can.
  • an epitaxy semiconductor intermetallic compound layer free from aggregation and spike defects can be stably formed at a low temperature and in a vacuum degree range usually used in a semiconductor mass production process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

明 細 書
半導体装置の製造方法 技術分野
本発明は、半導体層の表面部に半導体金属間の化合物層、特に高い結晶配向性を 持つ半導体金属間化合物層をェピタキシャル成長させる方法に関する。 背景技術
高速動作を必要とする半導体集積回路装置においては、近年の半導体素子の微細 化に伴って、不純物が拡散されてなる半導体層のシート抵抗及びコンタクト抵抗の増加 が問題になってきている。
この問題を解決する方法の 1つとして、半導体層の表面部にシリサイド層を形成する プロセスが提案されている。シリサイド層を形成するための金属としては種々のものが提 案されている力 コバルトを用いて形成するコバルトダイシリサイド（CoSi2；)層は、熱的 安定性及び抵抗率の両面から優れて 、るので特に注目されて！/、る。
ところが、シリコン基板の表面部をコバルトを用いてシリサイド化する場合、コバルト原 子とシリコン原子との反応プロセスにおいて、コバルトシリサイド層が凝集したり又はコバ ルトシリサイド層にスパイク欠陥が発生したりする（IEDM1995— 449 K. Goto)。コ バルトシリサイド層が凝集すると断線が発生するという問題があり、またスパイク欠陥が 発生すると接合リークが起きるという問題力 Sある。
そこで、コバルトシリサイド層の凝集及びスパイク欠陥の発生を防止するため、論文（ Appl. Phys. Lett. 68、 1996、 June)において、以下に説明するように、ェピタキシャ ル成長によりコバルトシリサイド層を形成する方法が提案されている。すなわち、シリコン の結晶からなる半導体層の上に 0. 5〜1. 5nmの厚さを持つ SiOx (xく 2)膜を形成し た後、該 S 膜の上に超高真空下でコバルト膜を数 nm程度の厚さに堆積し、その後 、熱処理を行なうことにより、コバルト原子とシリコン原子とを反応させてコバルトシリサイ ド層をェピタキシャル成長させる技術（Oxide Mediated Epitaxy ; OME技術）が 提案されている。また、この技術によると、 SiOx膜がコバルトシリサイド層の成長を促進 する役割を果たすと説明されて 、る。 しかしながら、ェピタキシャル成長法によりコバルトシリサイド層を形成する前述の方 法は、コバルト膜の堆積に超高真空装置が必要になり、該超高真空装置は通常のシリ コンからなる半導体のプロセスでは用いられないので、量産のプロセスには適しないと レ、う問題がある。
また、前述の方法は、半導体層の上に、極めて薄い膜厚を持つと共に化学量論的組 成よりもシリコンが過剰である SiOx (Xく 2)膜を介してコバルト膜を形成しているため、 SiO, 膜の膜質及び膜厚のばらつきに起因して種々の問題が発生する。すなわち、 Si o, 膜にピンホールがあった場合、該ピンホールを介してコバルトとシリコンとが爆発的 に反応してしまうので、コバルトシリサイド層をェピタキシャル成長させることができないと いう問題、及び SiOx 膜の膜厚にばらつきがあった場合、膜厚の薄い部位においてコ バルト原子とシリコン原子との反応が一気に進んでしまうので、コバルトシリサイド層を良 好にェピタキシャル成長させることができないという問題がある。 発明の開示
前記に鑑み、本発明は、凝集及びスパイク欠陥のない半導体金属間化合物層例え ばコバルトシリサイド層を、半導体の量産プロセスにおいて通常用いられている、真空 度領域において又は製造装置を用いて、安定してェピタキシャル成長させることができ るようにすることを目的とする。
前記の目的を達成するため、本願発明者らは、ェピタキシャル成長により形成された コバルトシリサイド層におレ、て凝集及びスパイク欠陥が発生する原因につレ、て検討を行 なった結果、以下に説明するような知見を得た。すなわち、コバルト原子とシリコン原子 とが反応してコバルトシリサイドが形成されるメカニズムは、熱力学的に考えると、 Co2Si →CoSi→CoSi2の反応が進むことによる。ところ力 Co2Si→CoSi→CoSi2の反応パス においては、界面エネルギーが不安定で且つ不均一であるため、コバルトシリサイドが 多結晶化し、これによつて、凝集及びスパイク欠陥が発生するのである。
従って、シリコンを含む半導体層とコバルト膜との界面に CoSi2 からなるシード層を 形成しておいて力らェピタキシャル成長させると、 Co2Si →CoSi→CoSi2 の反応パス を経ることなく CoSi2 を形成することができると!/、う結論に達した。
そこで、シリコンを含む半導体層とコバルト膜との界面に CoSi2 からなるシード層を 形成する方法について種々の検討を行なった結果、半導体層とコバルト膜との間に存 在する酸素原子の濃度を制御すると、 CoSi2力 なるシード層を形成することができる ことを見出した。具体的には、表面近傍の領域に酸素原子が分布している半導体層の 上にコバルト膜を堆積すると、半導体層とコバルト膜との間に介在する酸素原子の量は 、半導体層とコバルト膜との間に SiOx膜を介在させる場合に比べて低減するので、半 導体層とコバルト膜との間に CoSi2力 なるシード層を形成できることを見出した。 本発明は、前記の知見に基づいてなされたものであって、具体的には、本発明に係 る第 1の半導体装置の製造方法は、半導体層における表面近傍の領域に非金属元素 を分布させる工程と、半導体層の上に金属膜を堆積する工程と、金属膜に熱処理を施 して半導体層を構成する元素と金属膜を構成する金属とを反応させることにより、半導 体層の表面部に半導体金属間化合物層をェピタキシャル成長させる工程とを備えてい る。
本発明に係る第 1の半導体装置の製造方法によると、半導体層における表面近傍の 領域に非金属元素を分布させておいてから半導体層の上に金属膜を堆積し、その後、 金属膜に熱処理を施して半導体層を構成する元素と金属膜を構成する金属とを反応さ せるため、金属膜を構成する金属と半導体層を構成する元素とがー気に反応する事態 を回避できるので、半導体金属間化合物層の多結晶化を防止することができる。このた め、本発明によると、凝集及びスパイク欠陥のない半導体金属間化合物層を、半導体 の量産プロセスにおいて通常用いられている真空度領域で且つ低温において安定し て形成することができる。
第 1の半導体装置の製造方法において、非金属元素を分布させる工程は、半導体 層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、化合物層 に粒子エネルギー線を照射して化合物層に含まれる非金属元素を反跳により半導体 層の表面近傍の領域に分布させる工程と、化合物層を除去する工程とを含むことが好 ましい。
このようにすると、粒子エネルギー線の照射による反跳によって、化合物層に含まれ る非金属元素を半導体層の表面近傍の領域に確実に分布させることができる。
また、第 1の半導体装置の製造方法において、非金属元素を分布させる工程は、半 導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、化合 物層に粒子エネルギー線を照射することにより、化合物層に含まれる非金属元素を反 跳により半導体層の表面近傍の領域に分布させると共に化合物層を除去する工程とを 含むことが好ましい。
このようにすると、粒子エネルギー線の照射による反跳によって、化合物層に含まれ る非金属元素を半導体層の表面近傍の領域に確実に分布させることができると共に、 化合物層を除去する工程が不要になる。
これらの場合、面心立方型の結晶構造を有する半導体層、面心立方型の結晶構造 を有する半導体金属間化合物層及び非晶質の化合物層を用いることができる。
また、これらの場合、粒子エネルギー線は非金属元素力 なることが好ましい。
このようにすると、粒子エネルギー線を構成する元素が半導体層に悪影響を与える 事態を防止できる。
第 1の半導体装置の製造方法において、面心立方型の結晶構造を有する半導体層 及び面心立方型の結晶構造を有する半導体金属間化合物層を用いることができる。 第 1の半導体装置の製造方法において、ダイヤモンド型又は閃亜鉛鉱型の結晶構 造を有する半導体層及び弗化カルシウム型の半導体金属化合物層を用いることができ る。
第 1の半導体装置の製造方法において、半導体層はシリコン層であり、非金属元素 は酸素であり、金属膜はコバルト膜であり、半導体金属間化合物層はコバルトシリサイド 層であることが好ましい。
このようにすると、半導体層の表面に、熱的に安定で且つシート抵抗の低いコバルト シリサイド層を確実にェピタキシャル成長させることができる。
この場合、酸素の濃度は、 4 X 10"〜4 X 1015cm_2であることが好ましレ、。
このようにすると、コバルト原子とシリコン原子との反応が良好に行なわれるため、シリ コン層の表面にコバルトシリサイド層を良好にェピタキシャル成長させることができる。 また、この場合、非金属元素を分布させる工程は、シリコン層の上にシリコン酸化膜を 形成した後、該シリコン酸化膜に粒子エネルギー線を照射して、シリコン酸化膜に含ま れる酸素をシリコン層における表面近傍の領域に分布させる工程を含むことが好ましい このようにすると、シリコン層における表面近傍の領域に酸素を確実に分布させること ができる。
本発明に係る第 2の半導体装置の製造方法は、半導体層の上にゲート電極を形成 する工程と、半導体層におけるゲート電極の両側に不純物層を形成する工程と、半導 体層の表面近傍の領域に非金属元素を分布させる工程と、半導体層の上に金属膜を 堆積する工程と、金属膜に熱処理を施して半導体層を構成する元素と金属膜を構成す る金属とを反応させることにより、半導体層の表面に半導体金属間化合物層をェピタキ シャル成長させる工程とを備えている。
本発明に係る第 2の半導体装置の製造方法によると、ソース又はドレインとなる半導 体層の表面に、熱的に安定で且つシート抵抗及びコンタクト抵抗が低いコバルトシリサ イド層を形成することができると共に、ゲート電極の表面に良質なシリサイド層を形成す ることができるので、 MOSFETを有する半導体集積回路装置の性能の向上を工程数 の増加を招くことなく達成することができる。
第 2の半導体装置の製造方法において、非金属元素を分布させる工程は、半導体 層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、化合物層 に粒子エネルギー線を照射して化合物層に含まれる非金属元素を反跳により半導体 層の表面近傍の領域に分布させる工程と、化合物層を除去する工程とを含むことが好 ましい。
このようにすると、粒子エネルギー線の照射による反跳によって、化合物層に含まれ る非金属元素を半導体層の表面近傍の領域に確実に分布させることができる。
また、第 2の半導体装置の製造方法において、半導体層はシリコン層であり、非金属 元素は酸素であり、金属膜はコバルト膜であり、半導体金属間化合物層はコバルトシリ サイド層であることが好まし!/、。
このようにすると、半導体層の表面に、熱的に安定で且つシート抵抗の低いコバルト シリサイド層を確実にェピタキシャル成長させることができる。
この場合、酸素の濃度は、 4 X 10"〜4 X 1015cm— 2であることが好ましい。
このようにすると、コバルト原子とシリコン原子との反応が良好に行なわれるため、シリ コン層の表面にコバルトシリサイド層を良好にェピタキシャル成長させることができる。 図面の簡単な説明 図 1 (a)は第 1の実施形態に係る半導体装置の平面構造を示す図である。
図 1 (b)は図 1 (a)における lb— lb線の断面図である。
図 2 (a)〜（c)は第 2の実施形態に係る半導体装置の製造方法の各工程を示す断面 図である。
図 3 (a)〜（c)は第 2の実施形態に係る半導体装置の製造方法の各工程を示す断面 図である。
図 4 (a)及び (b)は第 2の実施形態に係る半導体装置の製造方法の各工程を示す断 面図である。
図 5 (a)〜（c)は第 3の実施形態に係る半導体装置の製造方法の各工程を示す断面 図である。
図 6 (a)〜（c)は第 3の実施形態に係る半導体装置の製造方法の各工程を示す断面 図である。
図 7 (a)及び (b)は第 3の実施形態に係る半導体装置の製造方法の各工程を示す断 面図である。
図 8は低エネルギー SIMSにより酸素原子の濃度を測定した結果であって、酸素濃 度とェピタキシャル成長の度合いとの関係を表わす特性図である。 発明を実施するための最良の形態
(第 1の実施形態）
以下、本発明の第 1の実施形態に係る半導体装置について、図 1 (a)及び (b)を参 照しながら説明する。
図 1 (a)は第 1の実施形態に係る半導体装置の平面構造を示し、図 1 (b)は図 1 (a) における lb— lb線の断面構造を示している。
第 1の実施形態に係る半導体装置は、 CMOS, pMOS又は nMOSのいずれのタイ プのトランジスタでもよいが、ここでは、 n型 MOSトランジスタについて説明する。
図 1 (a)及び（b)に示すように、 n型のシリコン結晶からなり数 Ω ' cmの抵抗率を有す る半導体基板 10の表面部には、 n型のチャネルストッパー 1 1が形成されていると共に 該チャネルストッパー 1 1の上には素子分離領域となるフィールド絶縁膜 13が形成され ており、半導体基板 10におけるチャネルストッパー 11に囲まれた領域には P型ゥエル領 域 12が形成されている。
p型ゥヱル領域 12の内部におけるソース又はドレインとなる領域には、 LDD構造を構 成する n型の低濃度不純物拡散層 16及び n型の高濃度不純物拡散層 18が形成され ている。また、半導体基板 10上におけるソース領域とドレイン領域との間にはシリコン酸 化膜からなるゲート絶縁膜 14を介して多結晶シリコン膜からなるゲート電極 15が設けら れており、該ゲート電極 15の側面はシリコン酸化膜からなるサイドウォール 17が形成さ れている。
第 1の実施形態の特徴として、 n型の高濃度不純物拡散層 18の表面部にはコバルト ダイシリサイド（CoSi2 )からなるェピタキシャル成長層が形成されていると共に、ゲート 電極 15の表面部には、多結晶シリコンの個々の結晶粒に対してはェピタキシャルな関 係を有する多結晶コバルトダイシリサイド層力 n型の高濃度不純物拡散層 18の上にェ ピタキシャル成長層が形成されるのと同じ条件で同時に形成されている。 n型の高濃度 不純物拡散層 18及びゲート電極 15の各表面部に成長したシリサイド層の膜厚は例え ば 30〜50nm程度である。このため、 n型の高濃度不純物拡散層 18及びゲート電極 1 5の抵抗値が十分に低減しているので、第 1の実施形態に係る MOSFETを有する半 導体集積回路装置の性能が向上している。
半導体基板 10の上には層間絶縁膜 22が堆積されており、該層間絶縁膜 22の上に は例えばアルミニウム合金膜からなる金属配線 24が形成されており、該金属配線 24は 保護絶縁膜 25に覆われている。金属配線 24は層間絶縁膜 22に形成されたコンタクト ホール 23を介して、 n型の高濃度不純物拡散層 18の表面部に形成されているェピタキ シャルシリサイド層 21に接続されている。このため、 n型の高濃度不純物拡散層 18と金 属配線 24とのコンタクト抵抗が十分に低減してレ、る。
(第 2の実施形態）
以下、本発明の第 2の実施形態として、第 1の実施形態に係る半導体装置の製造方 法について、図 2 (a)〜（c；)、図 3 (a)〜（c)及び図 4 (a)、（b)を参照しながら説明する。 まず、図 2 (a)に示す n型のシリコン結晶からなる半導体基板 100の表面に薄い膜厚 のシリコン酸化膜を形成した後、該シリコン酸化膜の上にシリコン窒化膜を堆積し、その 後、周知のフォトリソグラフィ技術及びエッチング技術を用いてシリコン窒化膜に対して パターニングを行なって、シリコン窒化膜におけるフィールド絶縁膜形成領域を除去す る。
次に、半導体基板 100にパターン化されたシリコン窒化膜をマスクにして、リン又はヒ 素等の n型不純物を高濃度にイオン注入してチャネルストッパー 101を形成した後、半 導体基板 100にボロン等の p型不純物をイオン注入して p型ゥエル領域 102を形成する 。その後、半導体基板 100に対して熱処理を行なって半導体基板 100の表面部におけ るシリコン窒化膜に覆われていない領域を酸化する LOCOS法を行なって、半導体基 板 100の表面部に例えば 400nmの厚さを有するフィールド絶縁膜 103を形成する。尚 、この熱処理によって、チャネルストッパー 101及び p型ゥエル領域 102は活性化される 。その後、シリコン酸化膜及びシリコン窒化膜を除去する。
次に、例えば熱酸化法により半導体基板 100の表面に全面に亘つて例えば 5〜： ΙΟη mの膜厚を有するシリコン酸化膜からなるゲート絶縁膜 104を形成した後、例えば CVD 法によりゲート絶縁膜 104の上に多結晶シリコン膜を堆積した後、周知のフォトリソグラ フィ技術及びエッチング技術を用いて多結晶シリコン膜をパターユングしてゲート電極 1 05を形成する。
次に、半導体基板 100にゲート電極 105をマスクとしてヒ素又はリン等の n型不純物 を低濃度にイオン注入して、図 2 (b)に示すように、 n型の低濃度不純物層 106を形成 する。
次に、半導体基板 100の上に全面に亘つてシリコン酸化膜を堆積した後、該シリコン 酸化膜に対して異方性エッチングを行なって、図 2 (c)に示すように、ゲート電極 105の 側面にサイドウォール 107を形成する。その後、半導体基板 100にゲート電極 105及び サイドウォール 107をマスクとしてヒ素又はリン等の n型不純物を高濃度にイオン注入し て、 n型の高濃度不純物層 108を形成した後、半導体基板 100に対して熱処理を施し て、 n型の低濃度不純物層 106及び高濃度不純物層 108を活性化する。
尚、サイドウォール 107は、シリコン酸化膜に代えて、シリコン窒化膜を用いてもよい。 また、活性化のための熱処理は、後述する第 1回目及び第 2回目の熱処理工程におい て行なってもよい。
次に、図 3 (a)に示すように、半導体基板 100に、非金属元素イオン例えば酸素ィォ ンを例えば 100〜500eVの低い加速エネルギーでイオン注入して、図 3 (b)に示すよう に、 n型の高濃度不純物層 108の表面近傍の領域及びゲート電極 105の表面近傍の 領域に、酸素原子が基板面方向に分布してなる酸素原子分布領域 109を形成する。 尚、酸素原子分布領域 109の形成方法としては、酸素イオンの注入に代えて、プラズ マドーピングにより酸素原子を分布させてもよ V、。
酸素原子分布領域 109を構成する酸素原子を分布させる深さとしては、 n型の高濃 度不純物層 108又はゲート電極 105の表面から 0. 5〜5nmの範囲が好ましぐ酸素原 子分布領域 109を構成する酸素原子の濃度としては、 4 X 1014cm—2〜4 X 1015cm— 2の 範囲が好ましい。これらの理由については後述する。
次に、チャンバ一の内部が I X 105 - 1 X 107 Paの真空度に保持されたスパッタ装 置内においてスパッタ法を行なうことにより、図 3 (c)に示すように、半導体基板 100の上 に全面に亘つて金属膜例えばコバルト膜 110を堆積する。
コバルト膜 110と n型の高濃度不純物層 108又はゲート電極 105との間には酸素原 子分布領域 109が形成されており、酸素原子は n型の高濃度不純物層 108又はゲート 電極 105の表面から 0. 5〜5mnの深さの範囲に分布している。このため、コバルト膜 1 10を構成するコバルト原子の半導体基板 100中への拡散は酸素原子分布領域 109に よって抑制される。また、コバルト膜 110を構成するコバルト原子からは、酸素原子分布 領域 109の下側に存在するシリコンの結晶格子が見えるため、酸素原子分布領域 109 の上側の領域がイオン注入又はプラズマドービングなどによって乱れているとしても、コ バルト原子は半導体基板 100における酸素原子分布領域 109の下側領域の結晶構造 の影響を受けながら反応するので、 n型の高濃度不純物層 108とコバルト膜 110との界 面に、シリコンの結晶と格子定数が近いコバルトダイシリサイド（CoSi2 ；)の核（図示は省 略している。）が形成される。また、ゲート電極 105は多結晶シリコンからなる力 個々の 結晶粒に対しては n型の高濃度不純物層 108におけるコバルト原子とシリコン原子との 反応と同様にコバルトダイシリサイド（CoS )の核が形成される。
次に、半導体基板 100を 500°Cの温度下で 10秒間保持する第 1回目の熱処理（RT A： Rapid Thermal Anneal)を行なう。このようにすると、コバルト膜 1 10を構成するコバ ルト原子がコバルトダイシリサイドの核を介してシリコン領域に拡散していくと共にコバル ト原子がシリコン原子と反応するため、図 3 (c)に示すように、 n型の高濃度不純物層 10 8及びゲート電極 105の表面部に、既に形成されているコバルトダイシリサイドの核の結 晶構造と対応するコバルトダイシリサイド（CoSi2 )のェピタキシャル成長層（以下、第 1 のェピタキシャルシリサイド層と称する。 ) 111Aが形成される。
尚、コバルト膜 1 10の膜厚が 5mnの場合には第 1のェピタキシャルシリサイド層 111 Aの膜厚は 17〜18nm程度であり、コバルト膜 1 10の膜厚が lOnmの場合には第 1の ェピタキシャルシリサイド層 11 1 Aの膜厚は 34〜36nm程度である。
また、半導体基板 100の結晶構造が面心立方型であるときには、第 1のェピタキシャ ルシリサイド層 111Aの結晶構造も面心立方型となり、半導体基板 100の結晶構造がダ ィャモンド型又は閃亜鉛鉱型であるときには、第 1のェピタキシャルシリサイド層 111 A の結晶構造は弗化カルシウム型（螢石）となる。
前述のように、 n型の高濃度不純物層 108及びゲート電極 105の表面近傍の領域に は、酸素原子分布領域 109が表面から 0. 5〜5nmの深さに形成されており、コノ ノレト 膜 1 10を構成するコバルト原子と n型の高濃度不純物層 108又はゲート電極 105を構 成するシリコン原子とが直接に接していないため、コバルト原子とシリコン原子とは一気 に反応しないので、第 1のェピタキシャルシリサイド層 111Aが凝集したり又は多結晶化 したりする事態を防止できる。
ところで、酸素原子分布領域 109を構成する酸素原子の濃度が 4 X l014cm_2よりも 低いと、コバルト原子とシリコン原子とがー気に反応して、第 1のェピタキシャルシリサイ ド層 111Aが凝集したり又は多結晶化したりする恐れがあり、また、酸素原子の濃度が 4 X 1015cm— 2よりも高いと、コバルト原子と半導体基板 100の結晶格子との距離が大きく なるため、コバルト原子とシリコン原子との反応が良好に行なわれない恐れがある。従つ て、酸素原子分布領域 109を構成する酸素原子の濃度としては、 4 X l014 CnT2〜4 X 1015cm— 2の範囲が好ましい。
尚、第 1のェピタキシャルシリサイド層 1 1 1Aにおいては、すべての層がコバルトダイ シリサイド（CoSi2 ；)からなつていてもよいし、下層（シリコン層との界面側）がコバルトダ イシリサイド（CoSi2 )であると共に上層（コバルト膜 110側）がコバルトシリサイド（CoSi )であってもよ!/、。第 2の実施形態の第 1のェピタキシャルシリサイド層 111 Aにおレヽては 、下層がコバルトダイシリサイドであり且つ上層がコバルトシリサイドである。少なくともシ リコン層との界面にコバルトダイシリサイド層が形成されていると、コバルトシリサイド層の 凝集が起こらないので、リーク電流の低減を図ることができる。
次に、図 4 (a)に示すように、第 1回目の熱処理で反応しなかったコバルト膜 110を、 例えばアンモニア液と過酸化水素水との混合液又は塩酸系混酸液からなるエッチヤン トを用いて除去した後、半導体基板 100を 800°Cの温度下で 10秒間保持する第 2回目 の熱処理（RTA)を行なう。このようにすると、第 1のェピタキシャルシリサイド層 111Aの 上層のコバルトシリサイドも成長してコバルトダイシリサイドになるので、第 1のェピタキシ ャルシリサイド層 1 1 1Aは、すべての層がコバルトダイシリサイドからなる第 2のェピタキ シャルシリサイド層 111Bに変化する。
尚、第 1のェピタキシャルシリサイド層 1 1 1Aのすベての層がコバルトダイシリサイド（ CoSi2 ：)からなる場合には、第 2回目の熱処理を省略することができる。この場合には、 以下の説明における第 2のェピタキシャルシリサイド層 111Bを第 1のェピタキシャルシリ サイド層 111Aと読み替える。
次に、図 4 (b)に示すように、例えば TEOS (テトラエトキシシラン）を用いる CVD法に より、半導体基板 100の上に全面に亘つてシリコン酸化膜からなる層間絶縁膜 112を堆 積した後、周知のフォトリソグラフィ技術及びエッチング技術を用いて層間絶縁膜 112 にコンタクトホール 113を形成する。
次に、例えばスパッタ法により半導体基板 100の上に全面に亘つて例えばアルミニゥ ム合金膜をコンタクトホール 113に埋め込まれるように堆積した後、周知のフォトリソダラ フィ技術及びエッチング技術を用いてアルミニウム合金膜をパターニングすることにより 金属配線 1 14を形成する。次に、例えばプラズマ CVD法を用いて金属配線 1 14の上 に、例えばシリコン酸化膜とシリコン窒化膜との積層体からなる保護絶縁膜 1 15を堆積 すると、第 1の実施形態に係る半導体装置が得られる。
尚、金属配線 114としては、アルミニウム合金膜に代えて、アルミニウム合金膜と窒化 チタン膜又はタングステン膜等との積層膜を用 、てもよ 1/、。
第 2の実施形態によると、 n型の高濃度不純物層 108及びゲート電極 105の表面部 にはコバルトダイシリサイドからなる第 2のェピタキシャルシリサイド層 111Bが形成され ているため、 n型の高濃度不純物層 108及びゲート電極 105のシート抵抗を 5 Ω 口程 度に低減できるので、第 2のェピタキシャルシリサイド層 111Bが形成されていない場合 のシート抵抗（ 100 Ω 口）に比べて大きく低減できると共に、コンタクト抵抗も低減でき るので、 MOSFETを有する半導体集積回路装置の性能を向上させることができる。 また、第 2の実施形態によると、 n型の高濃度不純物層 108の表面近傍の領域及び ゲート電極 105の表面近傍の領域に非金属元素例えば酸素原子 109を分布させてお いて力 金属膜例えばコバルト膜 1 10を堆積し、その後、第 1回目及び第 2回目の熱処 理を行なって、 n型の高濃度不純物層 108の表面部及びゲート電極 105の表面部にコ バルトダイシリサイドからなる第 2のェピタキシャルシリサイド層 111Bを形成するため、コ バルト原子とシリコン原子とがー気に反応する事態を回避できるので、第 2のェピタキシ ャルシリサイド層 1 11Bが凝集したり多結晶化したりする事態を回避できると共に第 2の ェピタキシャルシリサイド層 111Bにスパイク欠陥が形成される事態を回避することがで きる。このため、ェピタキシャルシリサイド層の凝集又は多結晶化に起因する断線を防 止できると共に、スパイク欠陥に起因する接合リークを防止することができる。
さらに、第 2の実施形態によると、 n型の高濃度不純物層 108の表面近傍の領域及び ゲート電極 105の表面近傍の領域に酸素原子 109を分布させた状態で、つまり n型の 高濃度不純物層 108及びゲート電極 105とコバルト膜 110との間に低濃度の酸素原子 109が介在した状態で第 1回目の熱処理を行なうため、該第 1回目の熱処理を低温例 えば 500°Cの温度下で行なうことができる。
尚、第 2の実施形態においては、 n型の高濃度不純物層 108の表面部及びゲート電 極 105の表面部の両方にコバルトダイシリサイドからなる第 2のェピタキシャルシリサイド 層 111Bを形成した力 これに代えて、 n型の高濃度不純物層 108の表面部及びゲート 電極 105の表面部のうちの一方にのみ第 2のェピタキシャルシリサイド層 1 11Bを形成 してもよレヽ。
また、第 2の実施形態においては、 n型の高濃度不純物層 108の表面近傍の領域及 びゲート電極 105の表面近傍の領域に非金属元素として酸素原子を分布させた力 酸 素原子に代えて、窒素原子又はフッ素原子等を分布させてもよい。
また、第 2の実施形態においては、金属膜としてコバルト膜 110を堆積して、コバルト ダイシリサイドからなる第 2のェピタキシャルシリサイド層 111Bを形成した力 S、コバルト膜 1 10に代えて、ニッケル又は鉄等の他の遷移金属からなる金属膜を堆積して、該金属 膜を構成する遷移金属とシリコンとからなるェピタキシャルシリサイド層を形成してもよい
(第 3の実施形態）
以下、本発明の第 3の実施形態として、第 1の実施形態に係る半導体装置の製造方 法にっレ、て、図 5 (a)〜（c)、図 6 (a)〜 (c)及び図 7 (a)、 (b)を参照しながら説明する。 まず、第 2の実施形態と同様にして、図 5 (a)に示すように、 n型のシリコン結晶からな る半導体基板 200にボロン等の p型不純物をイオン注入して p型ゥュル領域 202を形成 した後、 LOCOS法により半導体基板 200の表面部に例えば 400nmの厚さを有するフ ィールド絶縁膜 203を形成する。次に、半導体基板 200の表面に全面に亘つて例えば 5〜10mnの膜厚を有するシリコン酸化膜からなるゲート絶縁膜 204を形成した後、例 えば CVD法によりゲート絶縁膜 204の上に多結晶シリコン膜を堆積した後、該多結晶 シリコン膜をパターニングしてゲート電極 205を形成する。
次に、半導体基板 200にゲート電極 205をマスクとしてヒ素又はリン等の n型不純物 を低濃度にイオン注入して、図 5 (b)に示すように、 n型の低濃度不純物層 206を形成 する。
次に、半導体基板 200の上に全面に亘つてシリコン酸化膜を堆積した後、該シリコン 酸化膜に対して異方性エッチングを行なって、図 5 (c)に示すように、ゲート電極 205の 側面にサイドウォール 207を形成した後、半導体基板 200にゲート電極 205及びサイド ウォール 207をマスクとしてヒ素又はリン等の n型不純物を高濃度にイオン注入して、 n 型の高濃度不純物層 208を形成した後、半導体基板 200に対して熱処理を施して、 n 型の低濃度不純物層 206及び高濃度不純物層 208を活性化する。
次に、図 6 (a)に示すように、半導体基板 200上に全面に亘つて、半導体元素と非金 属膜からなり 10nm程度の厚さを有する化合物層例えばシリコン酸化膜 209を形成する シリコン酸化膜 209の形成方法としては、半導体基板 200の表面に酸化力を有する 溶液（例えば、アンモニア、過酸化水素水及び純水からなる混合溶液)を供給していわ ゆる Chemical Oxide (S1O2 ：)膜を形成する第 1の方法、半導体基板 200の表面を 酸素プラズマに曝して lOnm程度の厚さを有するシリコン酸化膜を形成する第 2の方法 、又は、半導体基板 200を酸化性雰囲気で 750〜900Χに加熱して lOnm程度の厚さ を有する熱酸化膜を形成する第 3の方法等が挙げられる。
次に、図 6 (b)に示すように、シリコン酸化膜 209に対して非金属元素からなる粒子ェ ネルギ一線、例えば Arイオン線を低エネルギーで照射する。このようにすると、粒子ェ ネルギ一線の反跳 (Recoil)により、図 6 (c)に示すように、シリコン酸化膜 209を構成す る酸素原子が、 n型の高濃度不純物層 208の表面近傍の領域及びゲート電極 205の 表面近傍の領域に基板面方向に分布して酸素原子分布領域 210が形成される。この 場合、粒子エネルギー線の照射により、シリコン酸化膜 209を構成する酸素原子がスパ ッタされても差し支えない。
また、酸素原子分布領域 210を構成する酸素原子を分布させる深さとしては、 n型の 高濃度不純物層 208又はゲート電極 205の表面から 0. 5〜5nmの範囲が好ましぐ酸 素原子分布領域 210を構成する酸素原子の濃度としては、 4 X 1014cm— 2〜4 X 1015c m_2の範囲が好ましレ、。これらの理由にっレ、ては第 2の実施形態と同様である。
尚、粒子エネルギー線の照射として Arイオンの照射を行なう場合、 Arイオンの加速 エネルギーが lOOeVであれば、酸素原子分布領域 210における酸素原子の分布のピ ークはシリコン領域の表面から lnmの深さになり、 Arイオンの加速エネルギーが 300e Vであれば、酸素原子の分布のピークはシリコン領域の表面から 2nmの深さになる。 次に、図 7 (a)に示すように、シリコン酸化膜 209を除去した後、チャンバ一の内部が I X 10s 〜1 X 107 Paの真空度に保持されたスパッタ装置内においてスパッタ法を行 なうことにより、半導体基板 200の上に全面に亘つて金属膜例えばコバルト膜 21 1を堆 積する。このようにすると、第 2の実施形態と同様、コバルト膜 211を構成するコバルト原 子がシリコンの結晶格子に組み込まれるため、 n型の高濃度不純物層 208とコバルト膜 210との界面にコバルトダイシリサイド（CoSi2 ：)の核が形成されると共に、ゲート電極 2 05の個々の結晶粒に対してもコバルトダイシリサイド（CoSi2 )の核が形成される。
次に、半導体基板 200を 500°Cの温度下で 10秒間保持する第 1回目の熱処理 (RT A)を行なって、 n型の高濃度不純物層 208及ぴゲート電極 205の表面部に、第 1のェ ピタキシャルシリサイド層 212 Aを形成する。
第 3の実施形態においては、 n型の高濃度不純物層 208及びゲート電極 205の表面 近傍の領域には、表面から 0. 5〜5nmの深さに酸素原子分布領域 210が形成されて いるため、コバルト原子とシリコン原子とは一気に反応しないので、第 1のェピタキシャ ルシリサイド層 212Aが凝集したり又は多結晶化したりする事態を防止できる。
ここで、酸素原子分布領域 210を構成する酸素原子の濃度を測定した結果について 説明する。
図 8は、低エネルギー SIMSにより、酸素原子の濃度を測定した結果を示し、横軸は 酸素濃度（単位:原子数/ cm2 )を表わし、縦軸はェピタキシャル成長の度合いを表わ している。ェピタキシャル成長の度合いは、強度で表わすことができ、この強度の値が 大きいほどェピタキシャル成長の度合いが大きいといえる。ここで、縦軸は CoSi2 (400 )のピーク強度を表わしてレ、る。
図 8に示すデータから、半導体基板 200の表面近傍に酸素をどの程度の濃度で分 布させれば、コバルトダイシリサイド（CoSi2 ；)力 なる第 1のェピタキシャルシリサイド層 212Aを形成できるかが分かる。また、図 8から、コバルトダイシリサイドが実用上、耐熱 性の問題がなくェピタキシャル成長するのは、縦軸の値が 100以上のときである。すな わち、縦軸の値が 100以上であれば、 800°C程度の高温でもコバルトダイシリサイドは 耐熱性を持ち、高温でも凝集する事態を防止できる。縦軸の値が 100以上となるのは、 酸素の濃度が 4 X 1014cm— 2〜4 X 10lscm- 'atoms/ cm2 の範囲である。
従って、酸素原子分布領域 210における酸素原子の濃度を 4 X 1014cm_2〜4 X 1015 cm-2atoms/cm2 に制御すると、コバルトダイシリサイド（CoSi2 ；)の凝集を防止して、 第 1のェピタキシャルシリサイド層 212Aを良好に成長できることが分かる。
尚、第 1のェピタキシャルシリサイド層 212Aにおいては、すべての層がコバルトダイ シリサイド（CoSi2 ；)からなつていてもよいし、下層（シリコン層との界面側）がコバルトダ イシリサイド（CoSi2 ：)であると共に上層（コバルト膜 1 10側）がコバルトシリサイド（CoSi )であってもよい。このようにすると、コバルトシリサイド層の凝集が起こらないので、リーク 電流の低滅を図ることができる。
次に、図 7 (b)に示すように、第 1回目の熱処理で反応しなかったコバルト膜 211を、 例えばアンモニア液と過酸化水素水との混合液又は塩酸系混酸液からなるエッチヤン トを用いて除去した後、半導体基板 200を 800°Cの温度下で 10秒間保持する第 2回目 の熱処理（RTA)を行なって、第 1のェピタキシャルシリサイド層 212Aを、すべての層 がコバルトダイシリサイドからなる第 2のェピタキシャルシリサイド層 212Bに変化させる。 尚、第 1のェピタキシャルシリサイド層 212Aのすベての層がコバルトダイシリサイドか らなる場合には、第 2回目の熱処理を省略することができる。この場合には、以下の説 明における第 2のェピタキシャルシリサイド層 212Bを第 1のェピタキシャルシリサイド層 212Aと読み替える。
次に、図示は省略している力 第 2の実施形態と同様にして、層間絶縁膜、コンタクト ホール、金属配線及び保護絶縁膜を形成すると、第 1の実施形態に係る半導体装置が 得られる。
第 3の実施形態によると、 n型の高濃度不純物層 208及びゲート電極 205の表面部 にはコバルトダイシリサイドからなる第 2のェピタキシャルシリサイド層 212Bが形成され ているため、 n型の高濃度不純物層 208及びゲート電極 205のシート抵抗を 5 Ω /口程 度に低減できると共にコンタクト抵抗も低減できるので、 MOSFETを有する半導体集 積回路装置の性能を向上させることができる。
また、第 3の実施形態によると、半導体基板 200の上にシリコン酸化膜 209を堆積し ておいてから粒子エネルギー線を照射するため、シリコン酸化膜 209を構成する酸素 原子 210を n型の高濃度不純物層 208の表面近傍の領域及びゲート電極 205の表面 近傍の領域に確実に分布させることができる。
また、 n型の高濃度不純物層 208の表面近傍の領域及びゲート電極 205の表面近 傍の領域に非金属元素例えば酸素原子 210を分布させておいてから金属膜例えばコ バルト膜 211を堆積し、その後、第 1回目及び第 2回目の熱処理を行なって、 n型の高 濃度不純物層 208の表面部及びゲート電極 205の表面部にコバルトダイシリサイドから なる第 2のェピタキシャルシリサイド層 212B形成するため、コバルト原子とシリコン原子 とが一気に反応する事態を回避できるので、第 2のェピタキシャルシリサイド層 212Bが 凝集したり多結晶化したりする事態を回避できると共に第 2のェピタキシャルシリサイド 層 212Bにスパイク欠陥が形成される事態を回避することができる。このため、ェピタキ シャルシリサイド層の凝集又は多結晶化に起因する断線を防止できると共に、スパイク 欠陥に起因する接合リークを防止することができる。
さらに、第 3の実施形態によると、 n型の高濃度不純物層 208の表面近傍の領域及び ゲート電極 205の表面近傍の領域に酸素原子 210を分布させた状態で第 1回目の熱 処理を行なうため、該第 1回目の熱処理を低温例えば 500°Cの温度下で行なうことがで きる。
尚、第 3の実施形態においては、 n型の高濃度不純物層 208の表面部及びゲート電 極 205の表面部の両方にコバルトダイシリサイドからなる第 2のェピタキシャルシリサイド 層 212Bを形成した力 これに代えて、 n型の高濃度不純物層 208の表面部及びゲート 電極 205の表面部のうちの一方にのみ第 2のェピタキシャルシリサイド層 212Bを形成 してもよレ、。
また、第 3の実施形態においては、半導体基板 200の上にシリコン酸化膜 209を形 成した力 これに代えて、シリコン窒化膜又はシリコン弗化膜を堆積して、窒素原子又は フッ素原子を、 n型の高濃度不純物層 208の表面近傍の領域及びゲート電極 205の表 面近傍の領域に分布させてもよい。
また、第 3の実施形態においては、金属膜としてコバルト膜 211を堆積して、コバルト ダイシリサイドからなる第 2のェピタキシャルシリサイド層 212Bを形成した力 コバルト膜 21 1に代えて、ニッケル又は鉄等の他の遷移金属からなる金属膜を堆積して、該金属 膜を構成する遷移金属とシリコンとからなるェピタキシャルシリサイド層を形成してもよい
(第 3の実施形態の変形例）
第 3の実施形態においては、シリコン酸化膜 209に対して非金属元素からなる粒子 エネルギー線例えば Arイオンを照射して、酸素原子 210を n型の高濃度不純物層 208 の表面近傍の領域及びゲート電極 205の表面近傍の領域に分布させた後、シリコン酸 化膜 209を除去した力;、第 3の実施形態の変形例においては、粒子エネルギー線に用 いる粒子例えば Arイオンの質量及びエネルギー量を制御して、酸素原子 210を n型の 高濃度不純物層 208の表面近傍の領域及びゲート電極 205の表面近傍の領域に分 布させる際に、粒子エネルギー線の照射によってシリコン酸化膜 209を除去する。この ようにすると、シリコン酸化膜 209を除去する工程を省略することができる。 産業上の利用の可能性
本発明に係る第 1又は第 2のの半導体装置の製造方法によると、半導体層における 表面近傍の領域に非金属元素を分布させた状態で熱処理を施して半導体層を構成す る元素と金属膜を構成する金属とを反応させるため、金属膜を構成する金属と半導体 層を構成する元素とが一気に反応する事態を回避できるので、ェピタキシャル半導体 金属間化合物層の多結晶化を防止することができる。
従って、本発明によると、凝集及びスパイク欠陥のないェピタキシャル半導体金属間 化合物層を、半導体の量産プロセスにおいて通常用いられている真空度領域で且つ 低温において安定して形成することができる。

Claims

請 求 の 範 囲
1.半導体層における表面近傍の領域に非金属元素を分布させる工程と、
前記半導体層の上に金属膜を堆積する工程と、
前記金属膜に熱処理を施して前記半導体層を構成する元素と前記金属膜を構成す る金属とを反応させることにより、前記半導体層の表面に半導体金属間化合物層をェピ タキシャル成長させる工程とを備えてレ、ることを特徴とする半導体装置の製造方法。
2.前記非金属元素を分布させる工程は、
前記半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成するェ 程と、
前記化合物層に粒子エネルギー線を照射して前記化合物層に含まれる前記非金属 元素を反跳により前記半導体層の表面近傍の領域に分布させる工程と、
前記化合物層を除去する工程とを含むことを特徴とする請求項 1に記載の半導体装 置の製造方法。
3.前記非金属元素を分布させる工程は、
前記半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成するェ 程と、
前記化合物層に粒子エネルギー線を照射することにより、前記化合物層に含まれる 前記非金属元素を反跳により前記半導体層の表面近傍の領域に分布させると共に前 記化合物層を除去する工程とを含むことを特徴とする請求項 1に記載の半導体装置の 製造方法。
4.前記半導体層は面心立方型の結晶構造を有しており、
前記半導体金属間化合物層は面心立方型の結晶構造を有しており、
前記化合物層は非晶質であることを特徴とする請求項 2又は 3に記載の半導体装置 の製造方法。
5.前記粒子エネルギー線は非金属元素からなることを特徴とする請求項 2又は 3に記 載の半導体装置の製造方法。
6.前記半導体層は面心立方型の結晶構造を有しており、
前記半導体金属間化合物層は面心立方型の結晶構造を有してレ、ることを特徴とす る請求項 1に記載の半導体装置の製造方法。
7.前記半導体層はダイヤモンド型又は閃亜鉛鉱型の結晶構造を有しており、 前記半導体金属化合物層は弗化カルシウム型の結晶構造を有していることを特徴と する請求項 1に記載の半導体装置の製造方法。
8.前記半導体層はシリコン層であり、
前記非金属元素は酸素であり、
前記金属膜はコバルト膜であり、
前記半導体金属間化合物層はコバルトシリサイド層であることを特徴とする請求項 1 に記載の半導体装置の製造方法。
9.前記酸素の濃度は、 4 X 10"〜4 X 10lscm一2であることを特徴とする請求項 8に記 載の半導体装置の製造方法。
10.前記非金属元素を分布させる工程は、
前記シリコン層の上にシリコン酸化膜を形成した後、前記シリコン酸化膜に粒子エネ ルギ一線を照射して、前記シリコン酸化膜に含まれる酸素を前記シリコン層における表 面近傍の領域に分布させる工程を含むことを特徴とする請求項 8に記載の半導体装置 の製造方法。
11.半導体層の上にゲート電極を形成する工程と、
前記半導体層における前記ゲート電極の両側に不純物層を形成する工程と、 前記半導体層の表面近傍の領域に非金属元素を分布させる工程と、
前記半導体層の上に金属膜を堆積する工程と、
前記金属膜に熱処理を施して前記半導体層を構成する元素と前記金属膜を構成す る金属とを反応させることにより、前記半導体層の表面に半導体金属間化合物層をェピ タキシャル成長させる工程とを備えていることを特徴とする半導体装置の製造方法。
12.前記非金属元素を分布させる工程は、
前記半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成するェ 程と、
前記化合物層に粒子エネルギー線を照射して前記化合物層に含まれる前記非金属 元素を反跳により前記半導体層の表面近傍の領域に分布させる工程と、
前記化合物層を除去する工程とを含むことを特徴とする請求項 11に記載の半導体 装置の製造方法。
13.前記半導体層はシリコン層であり、
前記非金属元素は酸素であり、
前記金属膜はコバルト膜であり、
前記半導体金属間化合物層はコバルトシリサイド層であることを特徴とする請求項 11 に記載の半導体装置の製造方法。
14.前記酸素の濃度は、 4X1014〜4X1015cm一2であることを特徴とする請求項 13に 記載の半導体装置の製造方法。
PCT/JP2000/006851 1999-10-04 2000-10-03 Procédé de fabrication d'un dispositif à semi-conducteur WO2001026143A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP00963051A EP1220306A4 (en) 1999-10-04 2000-10-03 SEMICONDUCTOR MANUFACTURING METHOD
KR10-2005-7000662A KR20050013669A (ko) 1999-10-04 2000-10-03 반도체장치의 제조방법
US09/856,823 US7037371B1 (en) 1999-10-04 2000-10-03 Method for fabricating semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP28266899 1999-10-04
JP11/282668 1999-10-04
JP2000263467 2000-08-31
JP2000/263467 2000-08-31

Publications (1)

Publication Number Publication Date
WO2001026143A1 true WO2001026143A1 (fr) 2001-04-12

Family

ID=26554704

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/006851 WO2001026143A1 (fr) 1999-10-04 2000-10-03 Procédé de fabrication d'un dispositif à semi-conducteur

Country Status (5)

Country Link
US (1) US7037371B1 (ja)
EP (1) EP1220306A4 (ja)
KR (2) KR100478680B1 (ja)
CN (1) CN1165073C (ja)
WO (1) WO2001026143A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522892A (ja) * 2002-04-15 2005-07-28 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 短時間熱処理を使って薄膜層を化学的に形成する方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956154B1 (ko) * 2003-02-24 2010-05-06 매그나칩 반도체 유한회사 반도체 장치의 실리사이드 형성 방법
US7338512B2 (en) * 2004-01-22 2008-03-04 Rex Medical, L.P. Vein filter
US7803702B2 (en) * 2008-08-11 2010-09-28 United Microelectronics Corp. Method for fabricating MOS transistors
JP2010206172A (ja) 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206173A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
US8304319B2 (en) * 2010-07-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a disilicide
TWI441262B (zh) * 2011-11-18 2014-06-11 Anpec Electronics Corp 蕭基二極體元件的製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437167A (ja) * 1990-06-01 1992-02-07 Sony Corp 半導体装置
JPH0778788A (ja) * 1993-06-21 1995-03-20 Sony Corp 半導体装置における配線構造及び配線形成方法並びにｍｏｓ型トランジスタ
EP0800204A2 (en) * 1996-04-04 1997-10-08 Lucent Technologies Inc. A process for device fabrication in which a thin layer of cobalt silicide is formed

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3044723C2 (de) 1980-11-27 1984-01-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines mit einer niederohmigen aktiven Halbleiterschicht versehenen hochohmigen Substratkörpers
JPS57210635A (en) * 1981-06-19 1982-12-24 Tokyo Daigaku Manufacture of semiconductor device
JPH0770711B2 (ja) * 1986-06-05 1995-07-31 株式会社日本自動車部品総合研究所 半導体装置
US4861750A (en) 1987-04-20 1989-08-29 Nissin Electric Co., Ltd. Process for producing superconducting thin film
US6100575A (en) * 1987-08-19 2000-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device
US4992298A (en) 1988-10-11 1991-02-12 Beamalloy Corporation Dual ion beam ballistic alloying process
US5010037A (en) * 1988-10-14 1991-04-23 California Institute Of Technology Pinhole-free growth of epitaxial CoSi2 film on Si(111)
JPH04120732A (ja) * 1990-09-12 1992-04-21 Hitachi Ltd 固体素子及びその製造方法
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5344793A (en) * 1993-03-05 1994-09-06 Siemens Aktiengesellschaft Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH0923005A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5830775A (en) * 1996-11-26 1998-11-03 Sharp Microelectronics Technology, Inc. Raised silicided source/drain electrode formation with reduced substrate silicon consumption
JP3191728B2 (ja) * 1997-06-23 2001-07-23 日本電気株式会社 半導体装置及びその製造方法
US5874342A (en) * 1997-07-09 1999-02-23 Lsi Logic Corporation Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media
US6017826A (en) * 1998-10-05 2000-01-25 Chartered Semiconductor Manufacturing, Ltd. Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
US6077750A (en) * 1998-10-27 2000-06-20 Lg Semicon Co., Ltd. Method for forming epitaxial Co self-align silicide for semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437167A (ja) * 1990-06-01 1992-02-07 Sony Corp 半導体装置
JPH0778788A (ja) * 1993-06-21 1995-03-20 Sony Corp 半導体装置における配線構造及び配線形成方法並びにｍｏｓ型トランジスタ
EP0800204A2 (en) * 1996-04-04 1997-10-08 Lucent Technologies Inc. A process for device fabrication in which a thin layer of cobalt silicide is formed

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1220306A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522892A (ja) * 2002-04-15 2005-07-28 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 短時間熱処理を使って薄膜層を化学的に形成する方法

Also Published As

Publication number Publication date
KR100478680B1 (ko) 2005-03-28
KR20050013669A (ko) 2005-02-04
KR20020043609A (ko) 2002-06-10
US7037371B1 (en) 2006-05-02
EP1220306A4 (en) 2007-10-03
CN1360734A (zh) 2002-07-24
EP1220306A1 (en) 2002-07-03
CN1165073C (zh) 2004-09-01

Similar Documents

Publication Publication Date Title
US20070018255A1 (en) Semiconductor device and method for fabricating the same
US5428234A (en) Semiconductor device
JPH1027908A (ja) コバルトシリサイドの薄い層が形成されるデバイスの作製プロセス
JP3594140B2 (ja) 半導体装置の製造方法
JPH07106280A (ja) 半導体装置の製造方法
WO2004038778A1 (en) Gate material for semiconductor device fabrication
JPH10242081A (ja) 半導体装置の製造方法
JP5332947B2 (ja) 半導体装置の製造方法
WO2001026143A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
US20080176399A1 (en) Metallic silicide forming method and method of manufacturing semiconductor device
KR20050015108A (ko) 반도체 소자 제조방법 및 이에 의하여 제조된 반도체 소자
US20090075477A1 (en) Method of manufacturing semiconductor device
JP2930042B2 (ja) 半導体装置の製造方法
JPH07183486A (ja) 半導体装置及びその製造方法
JP3958345B2 (ja) 半導体装置の製造方法
JP3033526B2 (ja) 半導体装置の製造方法
US6797598B2 (en) Method for forming an epitaxial cobalt silicide layer on MOS devices
JPH11195619A (ja) 半導体装置の製造方法
JP2004111736A (ja) 半導体装置及びその製造方法
JPH08339970A (ja) 半導体装置及びその製造方法
JPH09219516A (ja) Ｎチャネルｍｏｓ型半導体素子及び半導体素子の製造方法
JP2005056900A (ja) 半導体装置の製造方法
JPH04299825A (ja) 半導体装置の製造方法
JP2002261274A (ja) 半導体装置及びその製造方法
JPH1041249A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)

Free format text: (EXCEPT US)

WWE Wipo information: entry into national phase

Ref document number: 09856823

Country of ref document: US

ENP Entry into the national phase

Ref country code: US

Ref document number: 2001 856823

Date of ref document: 20010529

Kind code of ref document: A

Format of ref document f/p: F

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 529012

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 2000963051

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 008074054

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020027004326

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020027004326

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000963051

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020027004326

Country of ref document: KR