WO2001006573A1

WO2001006573A1 - Photodetecteur

Info

Publication number: WO2001006573A1
Application number: PCT/JP2000/004786
Authority: WO
Inventors: Seiichiro Mizuno; Haruhiro Funakoshi
Original assignee: Hamamatsu Photonics K.K.
Priority date: 1999-07-16
Filing date: 2000-07-17
Publication date: 2001-01-25
Also published as: DE60014148T2; JP2001036128A; AU5853700A; EP1229593A1; US20020060284A1; US6642501B2; DE60014148D1; EP1229593A4; JP4119052B2; EP1229593B1

Description

曰月糸田

光検出装置

技術分野

本発明は、光検出素子に入射する光のうち背景光成分を除去して信号光成分のみを検出する光検出装置に関するものである。

背景技術

光検出装置は、 1以上の光検出素子を有しており、各光検出素子が出力した電流信号を積分回路により積分して、その積分結果である電圧信号を出力する。また、光検出装置によっては、アナログ信号である上記電圧信号をデジタル信号に変換（A/D変換）して、このデジタル信号を出力するものもある。もし、この A/D変換の際に電圧信号が所定値を越える場合には、その電圧信号に基づいて A / D変換され出力されるデジタル信号は、その所定値に対応する値となって飽和し、その結果、正確な光検出ができないという問題点がある。そこで、従来では、上記電圧信号の予想される最大値またはそれ以上の値を上記所定値として設定することにより、上記のような飽和が起こらないようにしていた。また、対数圧縮等のテクニックを用いてダイナミックレンジを拡げる場合もあつた。

また、光検出装置は、例えばカメラに組み込まれる測距装置に用いられている。この測距装置では、発光ダイォ一ド等の投光手段から被写体に投光されたスポット光の反射を 2つの光検出装置それそれにより検出し、検出された 2つの信号に基づいて測距が行われる。このとき、スポット光成分（信号光成分）を検出する際には背景光成分も重畳されて検出されることから、スポット光が投光されていないときに背景光成分のみを検出して、両者の差分をとることでスポット光成分のみの信号を得て、測距精度の向上を図っている。

発明の開示

しかし、従来の光検出装置における積分回路では、積分回路の要素回路である増幅器が有する熱雑音等の各積分動作毎に異なる値の雑音成分に対して対策を施していないことから、ノイズ誤差が生じる可能性がある。したがって、この各積分動作毎に異なるノイズ成分により、光検出素子が検出する光の光量すなわち上記電圧信号の値が小さい場合には、光検出の S /N比は悪い。

また、従来の光検出装置における A/D変換では、飽和が起こらないようにするために上記所定値として大きな値を設定することから、光検出素子が検出する光の光量すなわち上記電圧信号の値が小さい場合には、出力されるデジタル信号の分解能は悪くなる。

さらに、光検出装置が測距装置に用いられる場合のように、スポット光成分および背景光成分の検出結果から背景光成分の検出結果を差し引くことによりスポッ卜光成分のみの信号を得る場合には、以下のような問題点がある。すなわち、スポット光成分に比べて背景光成分が大きい場合には、その背景光成分が重畳されたスポット光成分を検出したときの上記電圧信号が非常に大きくなり、それ故、飽和が起こらないようにするために上記所定値として更に大きな値を設定する必要がある。したがって、差し引いた結果として得られるスポット光成分に基づいて出力されるデジ夕ル信号は分解能が更に悪くなる。

以上のように、従来の光検出装置では S /N比が悪く、また、 A/D変換する場合には出力されるデジタル信号の分解能が悪い。そこで、本発明は、上記問題点を解消する為になされたものであり、 S /N比が優れた光検出装置を提供することを目的とする。また、 A/D変換する場合に、入射光強度が大きくても飽和することなく、入射光強度が小さくても分解能が優れた光検出装置を提供することを目的とする。

本発明に係る光検出装置は、（1 ) 入射光強度に応じた電流信号を出力する光検出素子と、（2) 光検出素子から出力された電流信号に応じて電荷を蓄積して、その蓄積された電荷の量に応じた電圧信号を出力する積分回路と、（3 ) 積分回路から出力される電圧信号を入力する入力端子と出力端子との間に順に設けられた第 1の結合容量素子および第 1の増幅器と、第 1の増幅器の入出力間に並列的に設 / 786

けられた第 1の積分容量素子と、第 1の積分容量素子に電圧信号の変化量に応じた電荷量を蓄積させる第 1のスィッチ手段と、を有する第 1の C D S回路と、 (4) 積分回路から出力される電圧信号を入力する入力端子と出力端子との間に順に設けられた第 2の結合容量素子および第 2の増幅器と、上記第 1の積分容量素子の容量値と等しい容量値を有し第 2の増幅器の入出力間に並列的に設けられた第 2 の積分容量素子と、第 2の積分容量素子に電圧信号の変化量に応じた電荷量を蓄積させる第 2のスイッチ手段と、を有する第 2の C D S回路と、（5 ) 第 1の C D S回路の第 1の積分容量素子および第 2の C D S回路の第 2の積分容量素子それそれに蓄積されている電荷量の差分を求め、その差分に応じた電圧信号を出力する差分演算回路と、を備えることを特徴とする。

この光検出装置によれば、入射光強度に応じた電流信号が光検出素子から出力され、積分回路では、光検出素子から出力された電流信号に応じて電荷が蓄積されて、その蓄積された電荷の量に応じた電圧信号が出力される。第 1の C D S (相関二重サンプリング、 Correlated Double Sampling) 回路では、積分回路から出力される電圧信号が第 1の結合容量素子に入力し、その入力した電圧信号の変化量に応じた電荷量が第 1の積分容量素子に第 1のスィツチ手段により蓄積される。同様にして、第 2の C D S回路でも、積分回路から出力される電圧信号が第 2の結合容量素子に入力し、その入力した電圧信号の変化量に応じた電荷量が第 2の積分容量素子に第 2のスィッチ手段により蓄積される。そして、差分演算回路では、第 1の C D S回路の第 1の積分容量素子および第 2の C D S回路の第 2の積分容量素子それそれに蓄積されている電荷量の差分が求められ、その差分に応じた電圧信号が出力される。

また、本発明に係る光検出装置は、積分回路、第 1の C D S回路、第 2の C D S回路および差分演算回路それぞれの動作を制御するタイミング制御回路を更に備え、被写体に向けてスポット光を投光する投光手段とともに用いられる光検出装置であって、タイミング制御回路は、（1 ) 投光手段により被写体にスポット光が投光されている第 1の期間に、光検出素子が当該スポット光成分および背景光成分を検出したときに積分回路が出力した電圧信号の変化量に基づいて第 1の電荷量を第 1の C D S回路の第 1の積分容量素子に蓄積させ、（2 ) 投光手段により被写体にスポッ卜光が投光されていない第 2の期間に、光検出素子が背景光成分を検出したときに積分回路が出力した電圧信号の変化量に基づいて第 2の電荷量を第 2の C D S回路の第 2の積分容量素子に蓄積させ、（3 ) 第 1および第 2の期間の後の第 3の期間に、第 1の C D S回路の第 1の積分容量素子および第 2の C D S回路の第 2の積分容量素子それそれに蓄積されている電荷量の差分を差分演算回路に演算させて、その差分に応じた電圧信号を差分演算回路から出力させる、ことを特徴とする。

この場合には、この光検出装置は、タイミング制御回路による制御の下に、以下のように作用する。すなわち、第 1の期間に、光検出素子がスポット光成分および背景光成分を検出したときに積分回路が出力した電圧信号の変化量に応じた第 1の電荷量が第 1の C D S回路の第 1の積分容量素子に蓄積される。また、第 2の期間に、光検出素子が背景光成分を検出したときに積分回路が出力した電圧信号の変化量に応じた第 2の電荷量が第 2の C D S回路の第 2の積分容量素子に蓄積される。そして、第 3の期間に、第 1の C D S回路の第 1の積分容量素子および第 2の C D S回路の第 2の積分容量素子それそれに蓄積されている電荷量の差分が差分演算回路により求められて、その差分に応じた電圧信号が差分演算回路から出力される。この差分演算回路から出力される電圧信号は、スポット光成分に応じたものとなる。なお、第 1および第 2の期間のうち何れが先であってもよい。

また、本発明に係る光検出装置は、（1 ) 光検出素子、積分回路、第 1の C D S 回路、第 2の C D S回路および差分演算回路を N組（N≥ 2 ) 備え、（2 ) N個の差分演算回路それそれに対応して設けられ、各差分演算回路から出力される電圧信号を保持して出力する N個のホールド回路を更に備え、また、（3) N個のホールド回路それそれから出力される電圧信号を順次に入力し、その電圧信号をデジタル信号に変換して、そのデジタル信号を出力する AZD変換回路を更に備える、ことを特徴とする。

この場合には、光検出素子、積分回路、第 1の C D S回路、第 2の C D S回路、差分演算回路およびホールド回路が N組備えられている。各組の差分演算回路から出力される電圧信号は、ホールド回路により保持される。そして、 A/D変換回路では、 N個のホールド回路それぞれから出力される電圧信号が順次に入力され、その電圧信号がデジタル信号に変換されて、そのデジタル信号が出力される。すなわち、 1次元像または 2次元像が撮像されて、その撮像結果がデジタル信号として出力される、

また、本発明に係る光検出装置は、 N個の差分演算回路またはホールド回路それそれから出力される電圧信号の最大値を検出する最大値検出回路を更に備え、 A/D変換回路は、最大値検出回路により検出された最大値に基づいて AZD変換レンジを設定する、ことを特徴とする。この場合には、最大値検出回路により、 N個の差分演算回路またはホールド回路それそれから出力される電圧信号の最大値が検出される。そして、 A/D変換回路では、最大値検出回路により検出された最大値に基づいて A/D変換レンジが設定される。

図面の簡単な説明

図 1は本実施形態に係る光検出装置の全体の概略構成図である。

図 2は本実施形態に係る光検出装置の積分回路の回路図である。

図 3は本実施形態に係る光検出装置の第 1の C D S回路、第 2の C D S回路および差分演算回路それそれの回路図である。

図 4は本実施形態に係る光検出装置のホールド回路の回路図である。

図 5は本実施形態に係る光検出装置の最大値検出回路の回路図である。

図 6は本実施形態に係る光検出装置の A/D変換回路の回路図である。

図 7は A/D変換回路中の可変容量積分回路の詳細な回路図である。図 8A、図 8B、図 8 C、図 8D、図 8E、図 8 F、図 8 G、図 8 H、図 81、図 8 J、図 8K、図 8 L、図 8 Mは本実施形態に係る光検出装置の動作を説明するためのタイミングチヤートである。

図 9 A、図 9 B、図 9 C、図 9 Dは A/D変換回路の動作を説明する図である。図 10は他の実施形態に係る光検出装置の差分演算回路の回路図である。発明を実施するための最良の形態

以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、 Nは 2以上の整数であり、添え字 nは特に明示しない限り 1から Nまでの任意の整数を示すものとする。

先ず、本発明に係る光検出装置の実施形態について、図 1〜図 7を用いて説明する。図 1は本実施形態に係る光検出装置の全体の概略構成図である。本実施形態に係る光検出装置は、 N個のュニット 10 (^〜丄 00_N、最大値検出回路 20 0、タイミング制御回路 300、 A/D変換回路 400およびシフトレジス夕 5 00を備えて構成されている。各ュニット 100_nは、フォトダイォ一ド PD、積分回路 10、第 1の CDS回路 2 1、第 2の CD S回路 22、差分演算回路（差動増幅回路） 30、ホールド回路 40およびスィッチ素子 SW₅を含む。各ュニット 100_nの積分回路 10は互いに同様の構成であり、各ュニット 100_nの第 1 の CDS回路 2 1は互いに同様の構成であり、各ュニット 100_nの第 2の CDS 回路 22は互いに同様の構成であり、各ュニット 100_nの差分演算回路 30は互いに同様の構成であり、また、各ュニット 100_nのホールド回路 40は互いに同様の構成である。したがって、 N個のユニット 10 (^〜 100_Nは互いに同様の構成である。

各ュニット 100_nのフォトダイオード PDは、アノード端子が接地され、カソ -ド端子が積分回路 10の入力端子に接続されている。フォトダイォード PDは、入射光強度に応じた電流信号を、アノード端子から積分回路 10の入力端子へ出力する。各ュニット 100_nのフォトダイォード PDは、 1次元状または 2次元状に配置されており、 1次元像または 2次元像を検出する。

図 2は本実施形態に係る光検出装置の積分回路 10の回路図である。各ュニット 100_nの積分回路 10は、入力端子と出力端子との間に互いに並列にアンプ A 容量素子 C_tおよびスィッチ素子 SW_tが接続されている。積分回路 10は、スイッチ素子が閉じているときには、容量素子を放電して初期化する。一方、積分回路 10は、スィッチ素子 SW!が開いているときには、フォトダイォード PDから入力端子に入力した電荷を容量素子 C_tに蓄積して、その蓄積された電荷に応じた電圧信号を出力端子から出力する。スィツチ素子は、タイミング制御回路 300から出力される Reset信号に基づいて開閉する。

図 3は、本実施形態に係る光検出装置の第 1の CDS回路 2 1、第 2の CDS 回路 22および差分演算回路 30それそれの回路図である。

各ュニット 100_nの第 1の CDS回路 21は、入力端子と出力端子との間に順にスィッチ素子 SW₂₁₁、結合容量素子 C_2Uおよびアンプ A₂₁を有している。また、アンプ A₂₁の入出力間にスィツチ素子 SW₂₁₂および積分容量素子 C₂₁₂が互いに並列的に接続されている。スィッチ素子 sw_mおよび sw₂₁₂は、積分容量素子 c₂₁₂ に電荷を蓄積させるためのスィツチ手段として作用する。第 1の CDS回路 21 は、スィッチ素子 sw₂₁₂が閉じているときには、積分容量素子 c₂₁₂を放電して初期化する。スィツチ素子 sw₂₁₂が開きスィツチ素子 sw₂₁₁が閉じているときには、入力端子から結合容量素子 C₂₁₁を経て入力した第 1の電荷を積分容量素子 C₂₁₂に蓄積して、その蓄積された電荷に応じた電圧信号を出力端子から出力する。スィツチ素子 SW₂₁₁は、タイミング制御回路 300から出力される CSW211信号に基づいて開閉する。また、スイッチ素子 SW₂₁₂は、タイミング制御回路 300から出力される Clampl信号に基づいて開閉する。

各ュニヅト 100_nの第 2の CDS回路 22は、入力端子と出力端子との間に順にスィッチ素子 SW₂₂₁、結合容量素子 C₂₂₁およびアンプ A₂₂を有している。また、アンプ A₂₂の入出力間にスィツチ素子 SW₂₂₂および積分容量素子 C₂₂₂が互いに並列的に接続されている。スィッチ素子 SW₂₂₁および SW₂₂₂は、積分容量素子 C₂₂₂ に電荷を蓄積させるためのスィツチ手段として作用する。第 2の CD S回路 22 の積分容量素子 C ₂₂₂の容量値は、第 1の CD S回路 2 1の積分容量素子 C₂₁₂の容量値と等しい。第 2の CD S回路 22は、スィッチ素子 SW₂₂₂が閉じているときには、積分容量素子 C ₂₂₂を放電して初期化する。スィッチ素子 SW₂₂₂が開きスィツチ素子 SW₂₂₁が閉じているときには、入力端子から結合容量素子 C₂₂₁を経て入力した第 2の電荷を積分容量素子 C ₂₂₂に蓄積して、その蓄積された電荷に応じた電圧信号を出力端子から出力する。スィッチ素子 SW₂₂₁は、タイミング制御回路 300から出力される CSW221信号に基づいて開閉する。また、スィッチ素子 SW ₂₂₂は、タイミング制御回路 300から出力される CIamp2信号に基づいて開閉する。各ュニヅ卜 100_Πの差分演算回路 30は、 2つの入力端子 30 aおよび 30 b ならびに 1つの出力端子 30 cを有しており、第 1の入力端子 30 aが第 1の C D S回路 2 1の出力端子に接続され、第 2の入力端子 30 bが第 2の CD S回路 22の出力端子に接続されている。差分演算回路 30は、スィッチ素子 SW₃₁〜 SW₃₃、容量素子 C₃およびアンプ A₃を備える。第 1の入力端子 30 aと出力端子 30 cとの間に順に、スィツチ素子 SW₃₁、容量素子 C₃およびアンプ A₃が配され、第 2の入力端子 3 Obと出力端子 30 cとの間に順に、スィッチ素子 SW₃₂、容量素子 C₃およびアンプ A₃が配されている。また、容量素子 C₃とアンプ A₃との接続点がスィツチ素子 SW₃₃を介して接地されている。

この差分演算回路 30は、スィツチ素子 SW₃₃を閉じているときにスィツチ素子 SW₃₂を開きスィツチ素子 SW₃₁を一定期間だけ閉じることで、第 1の CD S回路 2 1から出力された電圧信号を入力して、容量素子 C₃に電荷 Q 1だけ充電する。また、差分演算回路 30は、スィッチ素子 SW₃₃を開いているときにスィッチ素子 SW₃₁を開きスィツチ素子 SW₃₂を一定期間だけ閉じることで、第 2の CD S回路 22から出力された電圧信号を入力して、容量素子 C₃から電荷 Q 2を放電する。このようにして、差分演算回路 3 0は、電荷 Q 1と電荷 Q 2との差分すなわち電荷（Q l— Q 2 ) を容量素子 C₃に蓄積して、その蓄積された電荷（Q 1— Q 2 ) に応じた電圧信号をアンプ A₃から出力する。スィッチ素子 S W₃₁は、タイミング制御回路 3 0 0から出力される Sajnplel信号に基づいて開閉する。スィツチ素子 S W₃₂は、夕イミング制御回路 3 0 0から出力される Sample2信号に基づいて開閉する。また、スィッチ素子 S W₃₃は、タイミング制御回路 3 0◦から出力される Clamp3信号に基づいて開閉する。

図 4は本実施形態に係る光検出装置のホールド回路 4 0の回路図である。各ュニット 1 0 0 _nのホールド回路 4 0は、入力端子と出力端子との間に順にスィツチ素子 S W₄およびアンプ A₄を有し、スイッチ素子 S W₄とアンプ A₄との接続点が容量素子 C₄を介して接地されている。ホールド回路 4 0は、スィッチ素子 S W₄が閉じているときに差分演算回路 3 0から出力された電圧信号を容量素子 C₄に記憶し、スィッチ素子 S W₄が開いた後も、容量素子 C₄の電圧信号を保持して、その電圧信号をアンプ A₄を介して出力する。スィッチ素子 S W₄は、タイミング制御回路 3 0 0から出力される Hold信号に基づいて開閉する。各ュニット 1 0 0 _Π のスィッチ素子 S W₅は、シフトレジス夕 5 0 0により制御されて順次に開き、ホールド回路 4 0から出力される電圧信号を A/D変換回路 4 0 0に順次に入力させる。

図 5は本実施形態に係る光検出装置の最大値検出回路 2 0 0の回路図である。最大値検出回路 2 0 0は、 N M O S トランジスタ Ί 〜Τ_Ν、抵抗器 R 〜R₂。₃および差動アンプ A₂₍₎₁を備える。各トランジスタ Τ_πのソース端子は接地され、各トランジス夕 Τ_ηのドレイン端子は、抵抗器 R_2Q3を介して電源電圧 Vddに接続されるとともに、抵抗器 R₂₍₎₁を介して差動アンプ A₂₍₎₁の反転入力端子に接続されている。各トランジスタ T_nのゲ一ト端子は、ユニット 1 0 0 _ηのホールド回路 4 0の出力端子と接続されており、ホールド回路 4 0から出力される電圧信号 V_n3が入力する。また、差動アンプ A_2Q1の反転入力端子と出力端子との間には抵抗器 R_2Q2が設けられ、差動アンプ A の非反転入力端子は接地されている。この最大値検出回路 2 0 0では、各ュニット 1 0 0 _nのホールド回路 4 0から出力された電圧信号 V _n3がトランジスタ T_nのゲート端子に入力され、各電圧信号 V_n3のうちの最大値に応じた電位がトランジスタ T_nのドレイン端子に現れる。そして、そのドレイン端子の電位は、抵抗器 R および： _2Q2それそれの抵抗値の比に応じた増幅率で差動ァンプ A_2Q1により増幅され、その増幅された電圧の値が最大電圧値 V として出力端子から A/D変換回路 4 0 0へ出力される。

図 6は本実施形態に係る光検出装置の AZD変換回路 4 0 0の回路図である。 A/D変換回路 4 0 0は、最大値検出回路 2 0 0から出力される最大電圧値を入力し、この最大電圧値 V_fflaxを A/D変換レンジとする。そして、 A/D変換回路 4 0 0は、各ュニット 1 0 0 _nのホールド回路 4 0から出力される電圧信号 V _n3をスィッチ素子 S W₅を介して順次に入力し、その電圧信号（アナログ信号）をデジタル信号に変換して出力する。八/0変換回路4 0 0は、可変容量積分回路 4 1 0、比較回路 A₄。₂、容量制御部 4 2 0および読み出し部 4 3 0を備える。可変容量積分回路 4 1 0は、容量素子 C_4Q1、アンプ A_4(n、可変容量部 C₄。。およびスイッチ素子 S W₄₀₁を備える。アンプ A₄₀₁は、各ュニヅト 1 0 0 _Πのホールド回路 4 0から出力されスィツチ素子 S W₅を介して順次に到達した電圧信号 V_n3を、容量素子 C₄₍₎₁を介して反転入力端子に入力する。ァンプ A術の非反転入力端子は接地されている。可変容量部 C柳は、容量が可変であって制御可能であり、アンプ A₄₍₎₁の反転入力端子と出力端子との間に設けられ、入力した電圧信号に応じて電荷を蓄える。スィッチ素子 S W_4Q1は、アンプ A の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部 C棚に電荷の蓄積を行わせ、閉じているときには可変容量部 C価における電荷蓄積をリセットする。そして、可変容量積分回路 4 1 0は、各ュニット 1 0 0 _nから順次に出力された電圧信号 V_n3 を入力し、可変容量部 C，の容量に応じて積分し、積分した結果である積分信号を出力する。比較回路 A_4Q2は、可変容量積分回路 4 1 0から出力された積分信号を反転入力端子に入力し、最大値検出回路 2 0 0から出力された最大電圧値 V_maxを非反転入力端子に入力し、これら 2つの入力信号の値を大小比較して、その大小比較の結果である比較結果信号を出力する。

容量制御部 4 2 0は、比較回路 A から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部 C棚の容量を制御する容量指示信号 Cを出力するとともに、この比較結果信号に基づいて積分信号の値と最大電圧値 V_naxとが所定の分解能で一致していると判断した場合に可変容量部 C棚の容量値に応じた第 1のデジタル信号を出力する。

読み出し部 4 3 0は、容量制御部 4 2 0から出力された第 1のデジタル信号を入力し、この第 1のデジタル信号に対応する第 2のデジタル信号を出力する。第 2のデジタル信号は、第 1のデジタル信号の値から可変容量積分回路 4 1 0のォフセット値を除去した値を示すものである。読み出し部 4 3 0は、例えば記憶素子であり、第 1のデジタル信号をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデ一夕を第 2のデジタル信号として出力する。この第 2のデジ夕ル信号は、本実施形態に係る光検出装置から出力される光検出信号となる。図 7は A/D変換回路 4 0 0中の可変容量積分回路 4 1 0の詳細な回路図である。この図では、 1 / 2⁴= 1 / 1 6の分解能を有する A/D変換機能を備える回路構成を示し、以下、この回路構成で説明する。

この図に示すように、可変容量部 C糊は、容量素子 C_4U~ C₄₁₄、スィッチ素子 s W_4U〜 s w₄₁₄およびスィヅチ素子 s w₄₂₁〜 s w₄₂₄を備える。

容量素子 c₄₁₁およびスィッチ素子 S W_4Uは、互いに縦続接続（直列接続）されて、アンプ A₄₍₎₁の反転入力端子と出力端子との間に設けられており、スィッチ素子 S W₄₂₁は、容量素子 C₄₁₁およびスィツチ素子 S W₄₁₁の接続点と接地電位との間に設けられている。

容量素子 C₄₁₂およびスイッチ素子 S W₄₁₂は、互いに縦続接続されて、アンプ A ₄₍₎₁の反転入力端子と出力端子との間に設けられており、スィツチ素子 sw₄₂₂は、容量素子 c₄₁₂およびスィッチ素子 s w₄₁₂の接続点と接地電位との間に設けられてレヽる。

容量素子 C₄₁₃およびスィッチ素子 SW₄₁₃は、互いに縦続接続されて、アンプ A _4Q1の反転入力端子と出力端子との間に設けられており、スィツチ素子 SW₄₂₃は、容量素子 c₄₁₃およびスィッチ素子 s w₄₁₃の接続点と接地電位との間に設けられてレ、る。

容量素子 C₄₁₄およびスィッチ素子 SW₄₁₄は、互いに縦続接続されて、アンプ A ₄₀₁の反転入力端子と出力端子との間に設けられており、スィツチ素子 SW₄₂₄は、容量素子 c₄₁₄およびスィッチ素子 s w₄₁₄の接続点と接地電位との間に設けられている。

スィツチ素子 SW₄₁₁ SW₄₁₄それそれは、図 6に示した容量制御部 420から出力された容量指示信号 Cのうち、 C I 1 C 14に基づいて開閉する。

スィツチ素子 SW₄₂₁ SW₄₂₄それそれは、図 6に示した容量制御部 420から出力された容量指示信号 Cのうち、 C 2 1 C 24に基づいて開閉する。

容量素子 c₄₁₁ c₄₁₄の容量値を c₄₁₁ c₄₁₄で表すとすれば、これらは、 c。を定数として、

411 +し 412+ C₄₁₃+ ₄₁₄一し 0 .· 」)

なる関係を満たす。

次に、本実施形態に係る光検出装置の動作について、図 8A、図 8B、図 8 C 図 8D、図 8E、図 8 F、図 8G、図 8H、図 81、図 8 J、図 8K、図 8 L 図 8Mおよび図 9A、図 9B、図 9 C、図 9Dを用いて説明する。

図 8 A〜図 8 Lは、本実施形態に係る光検出装置の動作を説明するためのタイミングチャートである。なお、以下では、本実施形態に係る光検出装置が発光ダィオード等の投光手段 LED (図 1参照）とともに測距装置を構成する場合について説明する。

すなわち、以下に説明する動作は、背景光成分を除去して、発光ダイオード L EDから被写体 OB Jに投光されたスポット光成分（信号光成分）のみについての光検出信号を出力するものである。

時刻に、 Reset信号が論理 Hとなることにより、積分回路 10のスィッチ素子が閉じて、容量素子が放電され初期化される。また、 Clampl信号も論理 Hとなることにより、第 1の CDS回路 21のスィツチ素子 SW₂₁₂が閉じて、第 1の CD S回路 21における CD S動作が停止される。

時刻に、 Reset信号が論理 Lとなることにより、積分回路 10のスィッチ素子 SW,が開く。そして、時刻 t₂以降、フォトダイオード PDから出力された電荷が容量素子に蓄積されていき、積分回路 10の出力端子から出力される電圧信号は次第に大きくなつていく。この時刻 t₂では、 Clampl信号は論理 Hのままであり、第 1の CDS回路 21のスイッチ素子 SW₂₁₂は閉じたままである。また、時刻 t₂では、 CSW211信号は論理 Lであり、第 1の CDS回路 21のスィッチ素子 SW_2Uは開いている。

時刻 t₃に、 Clampl信号が論理 Lとなることにより、第 1の CDS回路 21のスイッチ素子 SW₂₁₂が開き、また、 CSW211信号が論理 Hとなることにより、第 1の CDS回路 21のスィッチ素子 SW₂₁₁が閉じる。そして、時刻 t₃から一定時間 T 経過後の時刻 t₄に、 CSW211信号が論理 Lとなることにより、第 1の CDS回路 2 1のスィッチ素子 SW_2Uが開く。

時刻 t₂〜t₄の期間では、発光ダイオード LEDから被写体にスポヅト光が投光されている。したがって、発光ダイオード LEDから投光され被写体〇B Jにより反射されたスポッ卜光成分および背景光成分の双方がフォトダイォード PD に入射して、それによつて発生した電流信号がフォトダイォード PDから出力される。そして、その電流信号を入力した積分回路 10では、容量素子に電荷が蓄積され、その蓄積された電荷の量に応じた電圧信号が積分回路 10から出力される。

また、時刻 t₃〜t₄の期間（第 1の期間）では、積分回路 10の出力端子から出力される電圧信号が第 1の CDS回路 2 1に入力して、時刻 1₃以降の入力電圧信号の変化分に相当する電荷が積分容量素子 C₂₁₂に蓄積され、その蓄積された電荷の量に応じた電圧信号が第 1の CD S回路 2 1から出力される。

したがって、時刻 t₄以降に第 1の CD S回路 2 1から出力される電圧信号は、時刻 1₃および時刻 ₄それそれに積分回路 10から出力される電圧信号の差に相当する電圧値 V_nlとなり、積分回路 10にて生じるノイズ成分が除去されたものとなる。

時刻 t₄に、 Reset信号が論理 Hとなることにより、積分回路 10のスィッチ素子 SWiが閉じて、容量素子が放電され初期化される。また、 Clajnp2信号も論理 Hとなることにより、第 2の CD S回路 22のスィツチ素子 SW₂₂₂が閉じて、第 2の CD S回路 22における CD S動作が停止される。

時刻 t₅に、 Reset信号が論理 Lとなることにより、積分回路 10のスィッチ素子 SW_tが開く。そして、時刻 t₅以降、フォトダイオード PDから出力された電荷が容量素子に蓄積されていき、積分回路 10の出力端子から出力される電圧信号は次第に大きくなつていく。この時刻 1₅では、 Clamp2信号は論理 Hのままであり、第 2の CDS回路 22のスィッチ素子 SW₂₂₂は閉じたままである。また、時刻 t₅では、 CSW221信号は論理 Lであり、第 2の CDS回路 22のスィヅチ素子 SW₂₂₁は開いている。

時刻 t₆に、 Clamp2信号が論理 Lとなることにより、第 2の CDS回路 22のスイッチ素子 SW₂₂₂が開き、また、 CSW221信号が論理 Hとなることにより、第 2の CD S回路 22のスィッチ素子 SW₂₂₁が閉じる。そして、時刻 1₆から一定時間 T 経過後の時刻 1₇に、 CSW221信号が論理 Lとなることにより、第 2の CDS回路 2 2のスィッチ素子 SW₂₂₁が開く。

時刻 t₅〜t₇の期間では、発光ダイオードから被写体にスポット光が投光されていない。したがって、背景光成分のみがフォトダイオード PDに入射して、それによって発生した電流信号がフォトダイォ一ド PDから出力される。そして、その電流信号を入力した積分回路 10では、容量素子に電荷が蓄積され、その蓄積された電荷の量に応じた電圧信号が積分回路 10から出力される。また、時刻 t₆〜t₇の期間（第 2の期間）では、積分回路 10の出力端子から出力される電圧信号が第 2の CD S回路 22に入力して、時刻 t₆以降の入力電圧信号の変化分に相当する電荷が積分容量素子 C₂₂₂に蓄積され、その蓄積された電荷の量に応じた電圧信号が第 2の CD S回路 22から出力される。したがって、時刻 t₇以降に第 2の CD S回路 22から出力される電圧信号は、時刻 ₆および時刻 1₇それそれに積分回路 10から出力される電圧信号の差に相当する電圧値 ν となり、積分回路 10にて生じるノィズ成分が除去されたものとなる。

時刻 ₇以降では、第 1の CDS回路 2 1の積分容量素子 C₂₁₂に蓄積されている電荷は、スポッ卜光成分と背景光成分とを加算したものに相当するものであり、第 2の CD S回路 22の積分容量素子 C ₂₂₂に蓄積されている電荷は、背景光成分のみに相当するものである。また、時刻 t₃〜t₄までの期間（第 1の期間）と時刻 t₆〜t₇までの期間（第 2の期間）とは互いに等しい時間 Tであり、第 1の C DS回路 2 1の積分容量素子 C₂₁₂および第 2の CDS回路 22の積分容量素子 C ₂₂₂それそれの容量は互いに等しいので、電圧値 V_nlは、スポット光成分と背景光成分とを加算したものに相当するものであり、電圧値は、背景光成分のみに相当するものであり、したがって、これら間の電圧差 AV_N= (V_NL— V ) は、スポット光成分のみに相当するものである。そこで、時刻 t₈以降では、この電圧差△ V_nが差分演算回路 30により以下のようにして求められる。

時刻 t₇以降（第 3の期間）、 Reset信号は論理 Hであり、積分回路 10のスィッチ素子 s が閉じて、容量素子が放電され初期化状態が維持される。 Clajnpl 信号は論理 Lであり、第 1の CDS回路 2 1のスイッチ素子 SW₂₁₂が開いたままである。また、 Clamp2信号は論理 Lであり、第 2の C D S回路 22のスィッチ素子 s w₂₂₂が開いたままである。

時刻 1 ₇以降の第 3の期間のうち時刻 ₈~ ₉の期間に、 Samplel信号は論理 Hであり、差分演算回路 3 0のスイッチ素子 S W₃₁は閉じる。このとき、 Sample2信号は論理 Lであり、差分演算回路 3 0のスイッチ素子 S W₃₂は開いており、また、 Clamp3信号は論理 Hであり、差分演算回路 3 0のスィッチ素子 S W₃₃は閉じている。この期間に、第 1の C D S回路 2 1の出力端子から出力される電圧値 V_nlが差分演算回路 3 0のスィツチ素子 S W₃₁を介して容量素子 C₃に入力し、その電圧値 V_nlが容量素子 C₃に保持される。

時刻 1₇以降の第 3の期間のうち時刻 t _ί0〜 t uの期間に、 Sajnple2信号は論理 H であり、差分演算回路 3 0のスィッチ素子 S W₃₂は閉じる。このとき、 Samplel信号は論理 Lであり、差分演算回路 3 0のスィツチ素子 S W₃₁は開いており、また、 Clamp3信号は論理 Lであり、差分演算回路 3 0のスィツチ素子 S W₃₃は開いている。この期間に、第 2の C D S回路 2 2の出力端子から出力される電圧値が差分演算回路 3 0のスィヅチ素子 S W₃₂を介して容量素子 C₃に入力する。このとき、差分演算回路 3 0のスィッチ素子 S W₃₃は開いているので、差分演算回路 3 0の容量素子 C₃には、電圧値と電圧値 V_nlとの差 Δ ν_πが保持される。この電圧値 Δ ν_ηは、スポット光成分のみに相当するものである。

そして、時刻。に Hold信号が論理 Ηとなり、ホールド回路 4 0のスィッチ素子 S W₄が閉じると、差分演算回路 3 0の容量素子 C₃に保持されている電圧値△ V_nは、差分演算回路 3 0のアンプ Α₃およびホールド回路 4 0のスイッチ素子 S W₄を経て、ホールド回路 4 0の容量素子 C₄に保持される。時刻 t _uに Hold信号が論理 Lとなってスィツチ素子 S W₄が開いた後も、ホールド回路 4 0の容量素子 C ₄に保持された電圧値 Δ ν_ηは、アンプ Α₄から電圧信号 V_n3として出力される。各ュニット 1 0 0 _nのホールド回路 4 0から出力された電圧信号 V_n3は、最大値検出回路 2 0 0に入力して最大電圧値 V_maxが検出される。また、各ュニッ卜 1 0 0 _Πのスィツチ素子 S W₅がシフトレジス夕 5 0 0により順次に閉じられて、各ュニット 100_nのホールド回路 40から出力された電圧信号 V_n3は A/D変換回路 400に順次に入力する。

続いて、図 9 A〜図 9Dを用いて、 AZD変換回路 400の動作を説明する。時刻 t_uにおいては、可変容量積分回路 41 0のスィツチ素子 SW_4Q1は閉じられ、可変容量積分回路 410はリセット状態とされている。また、可変容量積分回路 410のスィツチ素子 SW_4U〜SW₄₁₄それそれが閉じられ、スィツチ素子 SW₄₂₁ 〜SW₄₂₄それぞれが閉じられて、可変容量部 C側の容量値が C。に設定されている _c そして、時刻 t_lt以降の或る時刻に、 AZD変換回路 400のスイッチ素子 S W_4(Uが開かれ、第 1番目のュニット 100iのスィツチ素子 SW₅が閉じられる。ュニット 10 のホールド回路 40から出力された電圧信号 V₁₃は、スィツチ素子 S W₅を介して、 A/D変換回路 400の可変容量積分回路 410に入力する。可変容量積分回路 410の容量素子 C_4fllに電圧信号 V₁₃が入力すると、その電圧信号 V ₁₃の値と可変容量部 C柳の容量値とに応じた電荷 Qが可変容量部 C棚に流入する（図 9A参照）。このとき、可変容量積分回路 410から出力される積分信号の値 V_saは、

V_sa:V₁₃=Q/(V"(3)

なる式で表される。

引き続き、容量制御部 420は、可変容量部 C柳のスィッチ素子 SW₄₁₂〜SW ₄₁₄を開いた後、スイッチ素子 SW₄₂₂〜SW₄₂₄を閉じる（図 9B参照）。この結果、可変容量部 C側の容量値は C_4Uとなり、可変容量積分回路 410から出力される積分信号の値 V_sbは、

V_sb=Q/C '(4)

となる。この積分信号は、比較回路 A_4Q2に入力し、その値が最大電圧値 V_raaxと大小比較される。

もし、 ν >ν^であれば、この比較結果を受けて容量制御部 420は、さらに、可変容量部 C棚のスィツチ素子 SW₄₂₂を開いた後に、スィツチ素子 SW₄₁₂を閉じる（図 9 C参照）。この結果、可変容量部 C柳の容量値は C₄₁₁+C₄₁₂となり、可変容量積分回路 410から出力される積分信号の値 V_scは、

V_SC=Q/ (C₄₁₁+C₄₁₂) 〜(5)

となる。この積分信号は、比較回路八₄。₂に入力し、その値が最大電圧値 '^と大小比較される。

また、 V_sb<V_nMであれば、この比較結果を受けて容量制御部 420は、さらに、可変容量部 C側のスィヅチ素子 SW_4I1および SW₄₂₂を開いた後に、スィツチ素子 SW₄₁₂および SW₄₂₁を閉じる（図 9D参照）。この結果、可変容量部 C個の容量値は C₄₁₂となり、可変容量積分回路 410から出力される積分信号の値 V_sdは、 V_sd=Q/C₄₁₂〜(6)

となる。この積分信号は、比較回路 A_4C2に入力し、その値が最大電圧値 V_naxと大小比較される。

以後、同様にして、可変容量積分回路 410、比較回路 A₄。₂および容量制御部 420からなるフィードバックループにより、積分信号の値と基準電位 V ^とが所定の分解能で一致していると容量制御部 420により判断されるまで、可変容量部 c₄。。の容量値の設定、および、積分信号の値と最大電圧値 v_naxとの大小比較を繰り返す。容量制御部 420は、このようにして可変容量部 C棚の容量素子 C _4U〜C₄₁₄の全てについて容量制御を終了すると、可変容量部 C棚の最終的な容量値に応じたデジタル信号を読み出し部 430へ向けて出力する。

読み出し部 430では、容量制御部 420から出力されたデジタル信号をアドレスとして入力し、記憶素子のそのァドレスに記憶されているデジタルデータを、本実施形態に係る光検出装置の光検出信号として出力する。以上のようにして、第 1番目のュニット 100iのフォトダイォ一ド PDが検出したスポット光の光量に応じた電圧信号 V₁₃は、 A/D変換回路 400によりデジタル信号に変換され、そのデジタル信号が光検出信号として出力される。以降同様にして、第 2番目以降のュニット 100_nのフォトダイォード PDが検出したスポヅト光の光量に応じた電圧信号 V_n3は、 A/D変換回路 4 0 0によりデジタル信号に変換され、そのデジタル信号が光検出信号として順次に出力される。

可変容量積分回路 4 1 0に入力する各電圧信号 V_n3の最大値が最大電圧値 V_max であり、可変容量部 C柳の容量値の最大値が C。であることから、上記（3)式より、可変容量部 C₄。。に流入する電荷 Qの最大値は V · C_Qである。そして、或る第 n 番目の電圧信号 V_n3が最大電圧値 ν_πωであるときには、可変容量部 C棚のスィツチ素子 S W₄₁₁〜 S W₄₁₄の全てが閉じられて可変容量部 C棚の容量値は C _βとなる。一方、他の或る第 η番目の電圧信号 V_n3が最大電圧値 V_maxより小さい値であるときには、可変容量部 C侧に流入する電荷 Qは V_max · C_flより小さいので、可変容量部 C 棚のスィッチ素子 S W_4U〜S W₄₁₄のうち何れかが開くことにより、可変容量積分回路 4 1 0から出力される積分信号は最大電圧値 V と等しくなる。

以上のように、最大値検出回路 2 0 0から出力され比較回路 A_4C2に入力される最大電圧値 V_mJま、 AZD変換回路 4 0 0が飽和することなく A/D変換することができる電圧信号 V_n3の最大値すなわち A/D変換レンジを規定している。しかも、 A/D変換回路 4 0 0に入力する各電圧信号 V_n3のうち何れかの値は必ず最大電圧値 V であるから、上記 Aノ D変換レンジの全ての範囲を有効に活用することができる。すなわち、本実施形態に係る光検出装置は、入射光強度が大きくても飽和することなく、且つ、入射光強度が小さくても A/D変換の分解能が優れたものとなる。

また、光検出装置が測距装置に用いられる場合のように、スポット光成分および背景光成分の検出結果から背景光成分の検出結果を差し引くことによりスポット光成分のみの信号を得る場合であって、フォトダイォ一ド P Dが検出する光のうちスポット光成分に比べて背景光成分が大きい場合であっても、その差し引いた結果として得られるスポット光成分に基づいて A/D変換回路 4 0 0から出力されるデジタル信号は、分解能が優れたものとなる。

さらに、本実施形態では、スポット光成分および背景光成分の双方がフォトダィオード PDにより検出されているときに、一定時間 Tにおける積分回路 10から出力される電圧信号の変動分 V_nlが第 1の C D S回路 2 1の積分容量素子 C₂₁₂ に保持される。また、背景光成分のみがフォトダイオード PDにより検出されているときに、一定時間 Tにおける積分回路 10から出力される電圧信号の変動分 ν が第 2の CD S回路 22の積分容量素子 C₂₂₂に保持される。そして、その後に、電圧値 V_nlと電圧値 V_n2との差に相当する電圧信号 V_n3が、差分演算回路 30により求められ、ホールド回路 40から出力される。したがって、第 1の CDS回路 2 1から出力される電圧値 V_nl、第 2の CDS回路 22から出力される電圧値および、ホールド回路 40から出力される電圧信号 V_n3それそれは、積分回路 1 0にて生じるノイズ成分が除去されたものとなる。

次に、本発明に係る光検出装置における差分演算回路の他の実施形態について説明する。図 10は、他の実施形態に係る光検出装置の差分演算回路 3 OAの回路図である。この差分演算回路 3 OAは、図 1における差分演算回路 30に替えて用いられるものである。差分演算回路 3 OAは、 2つの入力端子 30 aおよび 3 Obならびに 1つの出力端子 30 cを有しており、第 1の入力端子 30 aが第 1の CDS回路 2 1の出力端子に接続され、第 2の入力端子 30bが第 2の CD S回路 22の出力端子に接続されている。差分演算回路 30Aは、スィッチ素子 SW₃₁~SW₃₃、容量素子 C₃₁および C₃₂、ならびにアンプ A₃を備える。第 1の入力端子 30 aと出力端子 30 cとの間に順に、スィッチ素子 SW₃₁、容量素子 C₃₁ およびアンプ A₃が配され、第 2の入力端子 30 bと出力端子 30 cとの間に順に、スィッチ素子 SW₃₂、容量素子 C₃₁およびアンプ A₃が配されている。また、アンプ A₃の入出力間にスィツチ素子 SW₃₃および容量素子 C₃₂が互いに並列的に接続されている。

この図 10に示す差分演算回路 30Aは、図 3に示した差分演算回路 30と略同様に動作する。すなわち、この差分演算回路 3 OAは、スィッチ素子 SW₃₃を開いているときにスィツチ素子 SW₂を開きスィツチ素子 SW₃₁を一定期間だけ閉じることで、第 1の CDS回路 2 1から出力された電圧信号を入力して、容量素子 C₃₂に電荷 Q 1だけ充電する。また、差分演算回路 3 OAは、スィッチ素子 SW₃₃を閧いているときにスィツチ素子 SW₃₁を開きスィツチ素子 SW₃₂を一定期間だけ閉じることで、第 2の CD S回路 22から出力された電圧信号を入力して、容量素子 C₃₂から電荷 Q 2を放電する。このようにして、差分演算回路 3 OAは、電荷 Q 1と電荷 Q 2との差分すなわち電荷（Q 1—Q2) を容量素子 C₃₂に蓄積して、その蓄積された電荷（Q 1—Q 2) に応じた電圧信号をアンプ A₃から出力する。スィッチ素子 SW₃₁は、タイミング制御回路 300から出力される Sajnplel 信号に基づいて開閉する。スィッチ素子 SW₃₂は、タイミング制御回路 300から出力される Sajnple2信号に基づいて開閉する。また、スィッチ素子 SW₃₃は、夕ィミング制御回路 300から出力される Clamp3信号に基づいて開閉する。

本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、 A/D変換回路 400を設けることなく、各ュニット 100_Πのホールド回路 40から電圧信号 V_n3を光検出装置の出力信号として順次に出力してもよい。また、上記実施形態では、 2以上のフォトダイオードを有する光検出装置すなわち撮像装置について説明したが、 1つのフォトダイォ一ドを有する光検出装置にも本発明を適用することができる。この場合には、フォトダイオード PD、積分回路 10、第 1の CD S回路 2 1、第 2の CD S回路 22および差分演算回路 30 (または 3 OA) を 1組だけ備えれば充分であり、同様にして S/N比が優れたものとなる。

また、上記実施形態では、各ュニット 100_nのホールド回路 40から出力される電圧信号 V_n3のうちの最大値を最大値検出回路 200により検出したが、各ュニット 100_nの差分演算回路 30 (または 3 OA)から出力される電圧信号のうちの最大値を最大値検出回路 200により検出してもよい。

以上、詳細に説明したとおり、本発明によれば、入射光強度に応じた電流信号が光検出素子から出力され、積分回路では、光検出素子から出力された電流信号に応じて電荷が蓄積されて、その蓄積された電荷の量に応じた電圧信号が出力される。第 1の C D S回路では、積分回路から出力される電圧信号が第 1の結合容量素子に入力し、その入力した電圧信号の変化量に応じた電荷量が第 1の積分容量素子に第 1のスイッチ手段により蓄積される。同様にして、第 2の C D S回路でも、積分回路から出力される電圧信号が第 2の結合容量素子に入力し、その入力した電圧信号の変化量に応じた電荷量が第 2の積分容量素子に第 2のスィッチ手段により蓄積される。そして、差分演算回路では、第 1の C D S回路の第 1の積分容量素子および第 2の C D S回路の第 2の積分容量素子それそれに蓄積されている電荷量の差分が求められ、その差分に応じた電圧信号が出力される。

したがって、積分回路が各積分動作毎に異なるノイズばらつきを有していても、第 1および第 2の C D S回路それそれによりノイズ誤差が解消される。また、第 1の期間に、第 1の C D S回路の第 1の積分容量素子にスポット光成分（信号光成分）および背景光成分に応じた電荷が蓄積され、第 2の期間に、第 2の C D S 回路の第 2の積分容量素子に背景光成分に応じた電荷が蓄積され、そして、第 3 の期間に両者の差分が差分演算回路で求められるので、差分演算回路から出力される電圧信号は、スポット光成分（信号光成分）のみに応じたものである。このように、光検出素子が検出する光の光量すなわち上記電圧信号の値が小さい場合であっても、光検出の S /N比は優れたものとなる。

さらに、発光ダイオード等の投光手段の発光タイミングの都合により、積分回路への電荷の蓄積の順序を変更しなければらない場合、すなわち、上記第 1の期間および上記第 2の期間を変更しなければらない場合、従来技術では、積分回路に続く回路系が固定されて片極性しか動作が許されないことから、このような変更は不可能であった。しかし、本発明によれば、第 1および第 2の C D S回路は互いに独立に制御可能であるので、これらに蓄積された情報も互いに独立に取り出すことができる。すなわち、本発明によれば、上記第 1の期間および上記第 2 の期間を容易に変更することができる。また、光検出素子、積分回路、第 1の C D S回路、第 2の C D S回路、差分演算回路およびホールド回路が N組備えられ、各組の差分演算回路から出力される電圧信号がホールド回路により保持され、そして、 AZD変換回路では、 N個のホールド回路それそれから出力される電圧信号が順次に入力され、その電圧信号がデジタル信号に変換されて、そのデジタル信号が出力される。この場合には、 1次元像または 2次元像が検出されて、その検出結果がデジ夕ル信号として出力される。

また、最大値検出回路により、 N個の差分演算回路またはホールド回路それそれから出力される電圧信号の最大値が検出され、 A/D変換回路では、最大値検出回路により検出された最大値に基づいて A/D変換レンジが設定される場合には、入射光強度が大きくても飽和することなく、入射光強度が小さくても分解能が優れたものとなる。

産業上の利用可能性

本発明は、光検出装置に利用することができる。

Claims

言青求の範囲

1 . 入射光強度に応じた電流信号を出力する光検出素子と、

前記光検出素子から出力された電流信号に応じて電荷を蓄積して、その蓄積された電荷の量に応じた電圧信号を出力する積分回路と、

前記積分回路から出力される電圧信号を入力する入力端子と出力端子との間に順に設けられた第 1の結合容量素子および第 1の増幅器と、前記第 1の増幅器の入出力間に並列的に設けられた第 1の積分容量素子と、前記第 1の積分容量素子に前記電圧信号の変化量に応じた電荷量を蓄積させる第 1のスィツチ手段と、を有する第 1の C D S回路と、

前記積分回路から出力される電圧信号を入力する入力端子と出力端子との間に順に設けられた第 2の結合容量素子および第 2の増幅器と、前記第 1の積分容量素子の容量値と等しい容量値を有し前記第 2の増幅器の入出力間に並列的に設けられた第 2の積分容量素子と、前記第 2の積分容量素子に前記電圧信号の変化量に応じた電荷量を蓄積させる第 2のスィツチ手段と、を有する第 2の C D S回路と、

前記第 1の C D S回路の前記第 1の積分容量素子および前記第 2の C D S回路の前記第 2の積分容量素子それそれに蓄積されている電荷量の差分を求め、その差分に応じた電圧信号を出力する差分演算回路と、

を備えることを特徴とする光検出装置。

2 . 前記積分回路、前記第 1の C D S回路、前記第 2の C D S回路および前記差分演算回路それそれの動作を制御するタイミング制御回路を更に備え、被写体に向けてスポット光を投光する投光手段とともに用いられる光検出装置であって、

前記タイミング制御回路は、

前記投光手段により前記被写体に前記スポット光が投光されている第 1の期間に、前記光検出素子が当該スポット光成分および背景光成分を検出したときに前記積分回路が出力した電圧信号の変化量に基づいて第 1の電荷量を前記第 1の c D S回路の第 1の積分容量素子に蓄積させ、

前記投光手段により前記被写体に前記スポット光が投光されていない第 2の期間に、前記光検出素子が前記背景光成分を検出したときに前記積分回路が出力した電圧信号の変化量に基づいて第 2の電荷量を前記第 2の C D S回路の第 2の積分容量素子に蓄積させ、

前記第 1および前記第 2の期間の後の第 3の期間に、前記第 1の C D S回路の前記第 1の積分容量素子および前記第 2の C D S回路の前記第 2の積分容量素子それそれに蓄積されている電荷量の差分を前記差分演算回路に演算させて、その差分に応じた電圧信号を前記差分演算回路から出力させる、

ことを特徴とする請求の範囲第 1項記載の光検出装置。

3 . 前記光検出素子、前記積分回路、前記第 1の C D S回路、第 2の C D S回路および前記差分演算回路を N組（N≥2 ) 備え、

N個の前記差分演算回路それそれに対応して設けられ、各差分演算回路から出力される電圧信号を保持して出力する N個のホールド回路と、

N個の前記ホールド回路それそれから出力される電圧信号を順次に入力し、その電圧信号をデジタル信号に変換して、そのデジタル信号を出力する A/D変換回路と、

を更に備えることを特徴とする請求の範囲第 1項記載の光検出装置。

4 . N個の前記差分演算回路または前記ホールド回路それそれから出力される電圧信号の最大値を検出する最大値検出回路を更に備え、

前記 A/D変換回路は前記最大値検出回路により検出された最大値に基づいて A/D変換レンジを設定する、

ことを特徴とする請求の範囲第 3項記載の光検出装置。

5 . 光検出素子に接続された積分回路と、互いに並列であって前記積分回路に対して直列に接続された第 1及び第 2の C D S回路と、前記第 1及び第 2 の C D S回路の出力の差分に応じた電圧信号を出力する差分演算回路とを備えることを特徴とする光検出装置。