WO1998019225A1 - Systeme a bus de couplage a discontinuite - Google Patents

Systeme a bus de couplage a discontinuite Download PDF

Info

Publication number
WO1998019225A1
WO1998019225A1 PCT/JP1997/003922 JP9703922W WO9819225A1 WO 1998019225 A1 WO1998019225 A1 WO 1998019225A1 JP 9703922 W JP9703922 W JP 9703922W WO 9819225 A1 WO9819225 A1 WO 9819225A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
gap
wiring
bus system
lsi
Prior art date
Application number
PCT/JP1997/003922
Other languages
English (en)
French (fr)
Inventor
Masaya Umemura
Hideki Osaka
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to DE69735350T priority Critical patent/DE69735350T2/de
Priority to US09/297,359 priority patent/US6600790B1/en
Priority to EP97909668A priority patent/EP1011039B1/en
Publication of WO1998019225A1 publication Critical patent/WO1998019225A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor

Definitions

  • the present invention relates to a gap-coupled bus system for performing high-speed data transfer between functional components of an information processing apparatus.
  • the bus system has only one bus master and many bus slaves.
  • Each transmission line of the bus system disclosed in this publication is not directly connected, but has an inductive and capacitive coupling with a certain gap, resulting from a signal passing through one transmission line.
  • a signal generated by the so-called crosstalk noise generation mechanism is generated in the other transmission line, and the signal (this entity is crosstalk noise) is demodulated to realize a one-time transfer. I have. Therefore, the transmission line extending from the only bus mask is terminated by the far-end terminating resistor, and the transmission lines connected to a number of bus slaves are wired in parallel with the previous transmission line for a certain distance. .
  • the signal output from the bus is connected to any bus slave
  • the generated transmission line also generates a signal generated by the so-called crosstalk noise generation mechanism, and supplies the same data to the bus slave.
  • the signal output from the bus slave to the transmission line connected to the bus slave also causes a signal generated by the crosstalk noise generation mechanism on the transmission line connected to the bus master.
  • the bus master demodulates this signal and completes the data transfer.
  • the non-contact bus wiring described in Japanese Patent Application Laid-Open No. Hei 7-141709 allows data transfer between a bus master and a number of bus slaves.
  • the transmission lines of a plurality of bus slaves are indirectly coupled via the transmission lines of the bus lines, it was difficult to perform direct data transfer between the bus slaves. . That is, the signal that is so-called crosstalk noise generated on the transmission line connected to the bus master by the signal output from the bus slave has a small amplitude, and from this signal, another bus slave is connected again. Even if a signal is generated on the transmission line by the crosstalk noise generation mechanism, the signal amplitude is minimized. To demodulate this signal, the signal amplitude is too small compared to fluctuations in the power supply potential and unnecessary radiation noise. Is difficult to achieve. Therefore, it is not suitable for realizing data transfer between bus slaves, in other words, data transfer between all modules connected to today's bus system.
  • the gap-coupled bus system includes at least three signal wirings respectively connected to at least three modules having at least one transmission / reception circuit for transmitting / receiving a signal; A signal line connected to the other end of the signal line, a termination resistance having substantially the same value as a characteristic impedance of the signal line, and the at least three signal lines being two different modules of the at least three modules; For each of the combinations, the signal wirings are provided with portions that are laid in parallel with a predetermined gap.
  • the at least three signal wirings are laid in a substantially mesh shape, for example, by three-dimensionally crossing each other. At this time, it is preferable that the signal wiring is laid in parallel at a portion where the signal wiring crosses three-dimensionally. This achieves good gap coupling at that location.
  • the at least three modules are arranged in a row, and the corresponding terminating resistors are arranged in parallel in the row of the modules at positions separated from the module, and each signal wiring is The wiring is meandered between the module and the terminal.
  • each module can identify the module that has output the data according to the difference in the arrival time of the data.
  • all the bus modules are arranged in a line (provisionally in the vertical direction). ), And pull out the signal wiring connected to each module in the horizontal direction.
  • the first and second, and third and fourth signal wirings are connected by gaps.
  • the order is switched to the second, first, fourth, and third, and after pulling out, the first and fourth are gap-coupled.
  • the order is changed to the fourth, second, third, and first, and after pulling out, the second and third are gap-coupled.
  • each signal wiring is connected to a terminating resistor, and the signal wiring is meshed.
  • any signal wiring can be gap-coupled to all remaining signal wiring, and data transfer between each bus module is realized.
  • the signal wiring is laid in parallel at the portion where the signal crosses, but the signal wiring is laid so that the signal wiring crosses at a right angle at a part of the portion where the signal wiring crosses. You may.
  • the wiring length related to the gap coupling between the signal wirings is minimized, and the signal generated by the crosstalk noise generation mechanism becomes minute.
  • each module located at both ends of each signal wiring and each corresponding terminating resistor are arranged adjacent to each other, and each of the at least three signal wirings is connected to the corresponding module. From the corresponding terminating resistor to the corresponding terminating resistor.
  • the at least three modules are arranged substantially in a line, and the signal wiring of each module is arranged in a ring or folded structure from its own transmission / reception circuit to the corresponding terminal resistor, and sequentially receives other signals. It has a part that is laid in close proximity to the wiring.
  • the total extension of each of the signal wirings having the annular or folded structure is substantially equal in any of the modules, and is parallel to the transmission / reception circuit of one module.
  • the total extension to reach the transmission / reception circuit of another module via the part wired closely is almost the same.
  • the data transfer cycle is determined by the delay time from the start of signal output to the arrival of the signal, It can be specified from the number of data repetition cycles. Therefore, it is easy to realize a bus protocol as simple as a conventional bus.
  • Yet another gap-coupled bus system comprises at least three signal wires, each connected to at least three modules having at least one transceiver circuit for transmitting and receiving signals.
  • a terminating resistor connected to the other end of each signal line and having substantially the same value as the characteristic impedance of the signal line; one of the at least three signal lines serving as a main signal line;
  • signal wiring of another module is sequentially wired in parallel with a predetermined gap to form a stub, and from the module having the main signal wiring, the stub is routed through the part wired in parallel. It is characterized in that the total extension to another module following another signal wiring to be constituted is substantially the same length in any of the other modules. .
  • a high-speed wiring with a constant signal propagation delay time can be realized with an intrinsic bus topology.
  • it can speed up clock distribution in bus topologies.
  • the signal wiring to which the transmitting / receiving circuit is connected has two wiring conductors, and the transmitting circuit of the transmitting / receiving circuit has a logical value of an input thereof.
  • the same value is output to one of the two wiring conductors, and the inverted value is output to the other, and the receiving circuit of the transmitting / receiving circuit outputs the same value of one of the two wiring conductors and the other It has a configuration of a differential circuit that receives an inverted value as an input, demodulates and outputs the logical value.
  • FIG. 1 is a diagram showing a gap-coupled bus system according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing a signal generation mechanism of the gap-coupled bus system according to the first embodiment of the present invention.
  • FIG. 3 is a diagram showing signal propagation in the gap-coupled bus system according to the first embodiment of the present invention.
  • FIG. 4 is a diagram showing continuous signal propagation in the same gap-coupled bus system according to the first embodiment of the present invention.
  • FIG. 5 is a diagram showing the arrival time of data reception at LSI constituting the gap-coupled bus system according to the first embodiment of the present invention.
  • FIG. 6 is a diagram showing a layer configuration of a printed circuit board included in the gap-coupled bus system according to the first embodiment of the present invention.
  • FIG. 7 is a diagram showing the wiring of the printed circuit board constituting the gap-coupled bus system according to the first embodiment of the present invention.
  • FIG. 8 is a diagram showing a gap-coupled bus system according to a second embodiment of the present invention.
  • FIG. 9 is a diagram showing signal propagation in the gap-coupled bus system according to the second embodiment of the present invention.
  • FIG. 10 is a diagram showing a gap-coupled bus system according to a third embodiment of the present invention.
  • FIG. 11 is a diagram showing signal propagation in the gap-coupled bus system according to the third embodiment of the present invention.
  • FIG. 12 is a diagram showing a gap-coupled bus system according to a fourth embodiment of the present invention.
  • FIG. 13 is a diagram showing a relationship between an input and an output of a differential comparator for demodulating a signal of the gap-coupled bus system according to the fourth embodiment of the present invention.
  • FIG. 8 is a diagram showing signal propagation in the gap-coupled bus system of the embodiment.
  • FIG. 15 is a diagram showing the wiring of the printed circuit board constituting the gap-coupled bus system according to the fourth embodiment of the present invention.
  • FIG. 16 is a diagram showing an internal configuration of a network or an electronic exchange using a cable on which a gap-coupled bus system according to an embodiment of the present invention is mounted as a backplane.
  • FIG. 17 is a diagram showing an internal configuration of a network router or an electronic exchange using a printed circuit board on which a gap-coupled bus system according to an embodiment of the present invention is mounted as a backplane.
  • FIG. 18 is a diagram showing an internal configuration of a computer equipped with the gap coupling type bus system according to the embodiment of the present invention.
  • 11 to 16 are LSIs connected to the gap coupling type bus system of the present invention
  • 21 to 26 are wiring conductors of a printed circuit board to which the LSIs are individually connected
  • 31 to 36 are 21
  • 41 p, n, and 43 are signals output by the bus master LSI
  • 410 p, n, 41 2, 4 1 3, 4 14, 4 15, 4 16, 4 31, 4 32, 4 3 4, 4 3 5, 4 3 6 are the signals received by the sink LSI
  • 2 0 0 a, b are the signal layers of the printed circuit board
  • 200 gl, g 2 are the ground layers of the printed circuit board
  • 200 v are the power layers of the printed circuit board
  • 23 a, 25 a, 25 b , 26b are wiring conductors in the signal layer of the printed
  • Figure 1 shows the wiring of the gap-coupled bus system.
  • the wiring conductor 21 of the printed circuit board is connected by signal wiring to the LSI 11 connected to the gap coupling type bus system, and is connected to the terminating resistor 31 at the lower right of the figure.
  • the wiring conductors 22 to 26 of the printed circuit board are connected to the LSIs 12 to 16, respectively, and connected to the terminating resistors 32 to 36 at the right end, respectively.
  • the signal emitted from the LSI 11 propagates through the wiring conductor 21 of the printed circuit board, and passes through the gap indicated by 1 2 through a so-called crosstalk noise generation mechanism, whereby the wiring conductor 2 2 To generate a signal.
  • the printed circuit board wiring conductors 24, 16 and 16 are printed circuit board wiring conductors 26, 5—1 at the printed circuit board wiring conductors 25, and at 1-3, the printed circuit board wiring conductors. Signals are generated on the wiring conductors 2 and 3, respectively. Finally, it reaches the terminating resistor 31 and disappears. Of the electromotive signals, the signals corresponding to the so-called backward crosstalk propagate through the wiring conductors 22 to 26 of the printed circuit board in the direction of LSIs 12 to 16, respectively. It is demodulated at 16 and the data transfer is completed.
  • Figure 2 shows the signal output from LSI and the backward crosstalk noise received and demodulated.
  • the output signal has "H" of about 5 V and "L” of about 4 V, which are output levels compatible with so-called P-ECL.
  • This signal 41p generates an amplitude of 410 to 70mV around the GND level as crosstalk as a crosstalk through the gap coupling between the wiring conductors of the printed circuit board.
  • a signal waveform such as 410p is generated from 41p
  • a signal waveform such as 410n is generated from 41n.
  • Figure 3 shows the propagation of the waveform generated according to the mechanism in Figure 2.
  • the horizontal axis is time series, and the vertical direction is LSI 11 to 16 in order from the top.
  • the signal 41 output from the LSI 11 is generated via the line 112 and arrives at the LSI 12 as 4 12, and then is generated via the line 1-4 to generate the signal 4 1 4 as the LSI 14.
  • the power is generated via 1-6, and arrives at LSI 16 as 4 16, and then the power is generated via 5-1 4 1 5 And then arrives at LSI 15 as 1 3 and then arrives at LSI 13 as 4 13.
  • the signal 4 3 output by the LSI 13 is generated via 3-4 and is arriving at the LSI 14 as 4 3 4, and then is generated via 3-6 and is generated as 4 3 6 as the LSI 16 , And then the power is generated via 3-5 and arrives at LSI 15 as 4 3 5, and then the power is generated via 1 3 and arrives at LSI 11 as 4 3 1 The power is generated via 2-3 and arrives at LSI 12 as 4 3 2.
  • Figure 4 shows the propagation when a continuous packet is output.
  • Outputs 4 1 and 4 3 of LSIs 11 and 13 are composed of continuous packets, but 4 12 to 4 16, 4 3 1, 4 3 2 and 4 3 4 to 4 3 6 Arrives at a period equal to the continuous packets of 1, 4 and 3 (both in the unit of a continuous packet and in the period of each individual bucket of the continuous packet).
  • Fig. 5 shows the arrival times of the data shown in Figs. 3 and 4 organized by LSI that receives the data.
  • the data transfer cycle is started, and after ⁇ T1, LSI 12 after ⁇ 2, LSI 14 after ⁇ 3, LSI 16 after ⁇ 3, and LSI after ⁇ 4.
  • LSI 11 identifies the LSI that has output the data, depending on whether the data arrival time is (5 ⁇ 1 to ⁇ 5).
  • LSIs 12 to 16 also have the same characteristics. Since the data transfer cycle is started, the data arrives between ⁇ 1 and ⁇ 6.
  • the LSI that output the data is identified according to the time interval (5T1 to 6T6. In this way, the delay time difference is used to identify the source ID (address). This eliminates the need to send the sender ID.
  • the structure of the printed circuit board used in the first embodiment of the present invention will be described.
  • the impedance and the coupling coefficient between the printed circuit boards can be controlled. Therefore, high-density mounting is possible in wiring required signal lines.
  • a wiring conductor for realizing the gap-coupled bus system of the present invention there is a printed circuit board as well as a flat cable or a flexible board which is easily bent due to its structure.
  • FIG. 6 shows a basic sectional structure of a printed circuit board of the gap-coupled bus system of the present invention.
  • the printed circuit board has a multilayer structure as shown in the figure.
  • the wiring conductor is printed on a film made of glass epoxy or the like by etching or the like, and is realized by laminating and fixing the film.
  • the gap-coupled bus system of the present invention can be realized by a substrate configured by a build-up method.
  • the conductors of the stacked printed circuit board are connected to the ground plane of the power supply ground from the top layer, 200 gl, the signal layers, 200 a and 200 b, the power layer, 200 V, and the power supply layer.
  • the order of the ground layer 200 g 2 grounded to the ground.
  • the signal layers 2000a and 2000b are covered by a ground layer 200g1 and a power supply layer 200V on a so-called sandwich. In this way, the impedance of the signal layers 200a and 200b is Determined by the size of 200 gl, the gap between the power supply layer 200 v and the dimensions of the signal layers 200 a and 200 b.
  • the so-called power supply system impedance of the power supply layer 200 V is lowered by disposing the ground layer 200 g 2 grounded to the power supply ground below the power supply layer 200 V.
  • the ground layer 200 gl suppresses high-speed signals propagating through the signal layers 200 a and 200 b, in other words, unnecessary electromagnetic field radiation or radiation caused by a current change.
  • These power supply layer 200 v, ground layer 200 gl, and 200 g 2 suppress unnecessary electromagnetic field radiation or radiation, and also suppress electromagnetic field intrusion from the external environment of the printed circuit board. That is, it is shielded.
  • the gap-coupled bus system of the present invention is shielded by the power supply layer 200 V, ground layer 200 g1, and 200 g2 because the potential generated in the gap is weak. This prevents damage to the propagating signal and malfunctions of the entire system due to this destruction.
  • FIG. 7 shows a part of a wiring pattern of a wiring conductor of a printed circuit board of the gap-coupled bus system of the present invention.
  • the wiring conductor 23a of the printed circuit board is connected to the wiring conductor 26b with a gap at the upper left of the figure. This gap is 3_6 in Fig. 1, and the signal transmitted through the wiring conductor 23a is transmitted to the wiring conductor 26b, or the signal transmitted through the wiring conductor 26b is transmitted to the wiring conductor 23a. Electromotive force and signal transmission.
  • the wiring conductor 2 6 b is skewed to the upper right from this, and the wiring conductor 2 3 b a skews to the lower right.
  • the wiring conductor 25a of the printed circuit board is connected to the wiring conductor 25b via a via hole at the lower left of the figure.
  • the wiring conductor 25a is actually laid from the left side outside of FIG. 7, and skews from the upper left to reach the via hole in the figure.
  • the wiring conductor 25b is skewed to the upper right from the via hole, and is connected to the wiring conductor 23a that has skewed to the lower right first in the gap.
  • This gap is 3-5 in Fig. 1.
  • 23a, 25a, 26b, and 25b are routed to the signal layers 200a and 200b, respectively, but 200 ag so as to surround 23a and 25a.
  • 200 bg are wired in parallel so as to surround 26 b 25 b.
  • a via hole is arranged at the point where the 200 ag and 200 bg cross over each other, and 200 gl, 200 g 2, 200 ag and 200 bg are connected by the via hole, and the potential of the via hole is connected.
  • FIGS. 1 to 104 are LSIs connected to the gap-coupled bus system of the present invention
  • 201 to 204 are wiring conductors of a printed circuit board to which the LSIs are individually connected
  • 3 01 to 304 are terminating resistors connected to the other ends of the wiring conductors of the printed circuit boards 201 to 204.
  • FIG. 8 shows wiring of a gap-coupled bus system according to a second embodiment of the present invention.
  • the LSI 101 connected to the gap-coupled bus system is connected to the wiring conductor 201 of the printed circuit board by signal wiring, and 0 1 is skewed toward the lower right of the figure. On the way, it returns to the vicinity of the LSI 101 through the gaps between the wiring conductors 202, 203, and 204. Then, its end is connected to the terminating resistor 301.
  • the LSI 102 is connected to the wiring conductor 202 of the printed circuit board, and the wiring conductor 202 obliquely moves downward in the figure. On the way, it returns to the vicinity of the LSI 102 through the gap with the wiring conductors 204 and 204, loops back to the upper right of the figure, and returns to the vicinity of the LSI 102 through the gap with the wiring conductors 204 and 204. .
  • the end is connected to the terminating resistor 302.
  • L SI 103 is connected to the wiring conductor 203 of the printed circuit board, and skews toward the lower right of the figure. On the way, it returns to the vicinity of LSI 103 through the gap with the wiring conductors 204, wraps around in an annular shape, skews toward the upper right of the figure, and passes through the gap with the wiring conductors 201, 202. . The end is connected to a terminal resistor 303.
  • the wiring of the wiring conductors 202 and 203 has a line-symmetric relationship.
  • the L SI 104 is connected to the wiring conductor 204 of the printed circuit board by signal wiring, and the wiring conductor 204 makes a large circular turn and then obliquely moves toward the upper right in the figure. On the way, it returns to the vicinity of LSI 104 through the gaps between the wiring conductors 201, 202, and 203. The end is connected to the terminating resistor 304.
  • the wiring of the wiring conductors 201 and 204 has a line-symmetric relationship.
  • the wiring lengths of the wiring conductors 202 and 203 and the wiring conductors 201 and 204 which are in line symmetry, are equal to each other.
  • the wiring conductors 201 and 202 are wired so that the wiring lengths thereof are also equal. That is, the wiring conductors 201 to 204 The wiring lengths are equal.
  • a signal is first generated in the conductor wiring 202 at the gap shown by 112.
  • the signal corresponding to the backward crosstalk of the generated signal starts to propagate toward LSI 102. Since the amplitude of the signal propagating on the wiring conductor 202 is small, the signal is not generated on the wiring conductors 204 and 203 in the gap between 2-4 and 2-3 on the way, and the LSI 102 Arrives and is received.
  • the length of the path from the wiring conductor 201 to the LSI 102 via the wiring conductor 202 is the length of the path from the LSI 101 to the LSI 101. Since the distance to the gap of 1 and 2 is equal to the distance to the gap of the terminating resistor 302 to 1-2, it is equal to the total length of the wiring conductor 201.
  • the signal transmitted by LSI 101 then generates a signal on conductor wiring 203 with a gap of 1-3.
  • the signal corresponding to the backward crosstalk of the generated signal starts to propagate toward LSI 103. Since the amplitude of the signal propagating on the wiring conductor 203 is small, the signal arrives at the LSI 103 without being generated in the wiring conductor 204 in the gap 3 to 4 on the way and is received.
  • the length of the path from the wiring conductor 201 to the LSI 103 via the wiring conductor 203 is determined by the distance from the gap between the LSI 101 to the LSI 113 and the terminal resistance 303 to 1 — Since the distance to the gap 3 is equal, it is equal to the total length of the wiring conductor 201.
  • the signal transmitted by the LSI 101 generates a signal on the conductor wiring 204 in a gap of 1-4.
  • Backward cross-talk of the electromotive signal The signal corresponding to the clock starts to propagate toward the LSI 104.
  • the signal propagating on the wiring conductor 203 arrives at the LSI 103 and is received.
  • the length of the path from the wiring conductor 201 to the LSI 104 via the wiring conductor 204 is the distance from the gap between the LSIs 101 to 114 and the terminal resistance 304 to 1 — Since the distance to the gap 4 is equal, it is equal to the total length of the wiring conductor 201.
  • the signal generated in each of the wiring conductors 202 to 204 propagates the same length as the total length of the wiring conductor 201 from the origin of the LSI 101, and propagates to each of the LSIs 102 to 104. arrive. That is, the signal output from the LSI 101 is attached to the LSI 102 to 104.
  • the above description also applies to the path of the wiring conductor 204 having a line-symmetric relationship. Therefore, the signal transmitted by the LSI 104 arrives at the LSI 101 to 103.
  • a signal is first generated in the conductor wiring 203 at the gap shown in 2-3, and a signal corresponding to the backward crosstalk of the generated signal is transmitted to the LSI 103. Arrives and is received.
  • the length of the path from the wiring conductor 202 to the LSI 103 via the wiring conductor 203 is determined by the distance from the gap between the LSI 102 and the 2-3 and the termination resistance 302 — Since the distance to the gap 3 is equal, it is equal to the total length of the wiring conductor 202.
  • a signal is then generated in the conductor wiring 204 at the gap shown in 2-4, and the signal corresponding to the backward crosstalk of the generated signal is the LSI 104. Arrives and is received.
  • the length of the path from the wiring conductor 202 to the LSI 101 via the wiring conductor 201 is determined by the distance from the LSI 102 to the gap between the LSI 102 and the terminal resistance 301 to 1 Since the distances to the two gaps are equal, it is equal to the total length of the wiring conductor 202.
  • the signal generated in each of the wiring conductors 201, 203, and 204 propagates the same distance as the total length of the wiring conductor 202 from the starting point of the LSI 102, and Arrive at 103, 104. That is, the signal output from the LSI 101 is attached to the LSI 10, 103, 104.
  • the above description also applies to the path of the wiring conductor 203 having a line-symmetric relationship. Therefore, the signal transmitted by LSI 103 is attached to LSI101, 102, and 104.
  • 110 is a crystal oscillator
  • 111 is an LSI for bus mass
  • 111 to 116 are LSIs for bus slaves
  • 211 is wiring conductors on a printed circuit board to which a bus master is connected
  • 2 Reference numerals 12 to 2 16 denote signals received by the wiring LSI 51 of the printed circuit board to which the LSIs are individually connected.
  • the conductor wiring 2 1 1 is connected to the wiring conductors 2 16, 2 15, 2 14, 2 13, 2 1 2 with a gap, and is connected at the end to the terminating resistor 3 1 1
  • the crystal oscillator 110 or the bus master LSI 111 is connected to 211.
  • the signal transmitted from the master LSI 111 arrives at the slave LSIs 112 to 116, and the data transfer cycle starts signal output. It can be defined based on the delay time from the point of arrival to arrival and the number of repetitive cycles in the evening. Therefore, it is easy to realize a simple bus protocol as in a conventional bus.
  • each network has a daisy chain with one-to-one connection between each interface. It is acting as a bus system. Therefore, the protocol overhead is large, and the rapidity of the transferred information is sacrificed.
  • the gap-coupled bus system of the present invention By using the gap-coupled bus system of the present invention, there is no distortion in the signal waveform propagating through the wiring conductors 21 to 2 16 irrespective of the distance from the slave LSI to 211 corresponding to the main line. , Uniform rise and descent, and propagation with preserved terraces and depressions are realized. A signal is generated from this waveform to the wiring conductor 211 corresponding to the main line, so that a high-quality signal without distortion arrives at the main line LSI 11.
  • FIG. 10 has been described with respect to clock propagation, a bus line having the same configuration as that of FIG. 10 may be used for data.
  • Fig. 11 shows the signal propagation using the clock oscillator, especially the clock propagation.
  • the output 41 of the clock oscillator arrives at the slave LSIs 112 to 116 with a certain delay time, is demodulated as a clock, and is used as a clock for each slave LSI.
  • clock distribution in a bus topology using TTL was limited to more than ten MHz.
  • the clock can be distributed to the upper limit oscillation frequency of the clock oscillator or to the maximum operating frequency of the internal circuit such as the slave LSI inverter. This eliminates the need for a high-frequency output of the PLL (Phase Lock Loop), which has been frequently used to obtain the clock that was previously doubled in the slave LSI, or the mounting of the PLL itself
  • PLL Phase Lock Loop
  • n are the wiring conductors of the printed circuit board to which the above LSIs are individually connected, and 321 p, n to 324 p, n are 221 p, n to 224 p , N, the terminating resistor connected to the other end of the wiring conductor of the printed circuit board, 410 ⁇ , 410 ⁇ , 41 ⁇ , 41 ⁇ are the signals output by the LSI in the bus and 51 are the sinks 223 pa, 2 23 pb, 2 2 3 na, 2 2 3 nb, 2 2 4 na, 2 2 4 pb, 2 2 1 na, 2 2 1 pa This is a wiring conductor in the signal layer of the substrate.
  • the wiring conductors 22 2 n, 22 4 p to 22 4 n, and 24 p of the printed circuit board are connected to the LSIs 12 22 to 12 4, respectively, and the right end terminal resistance 3 2 2 n, 3 2 2 ⁇ to 3 2 4 ⁇ , 3 2 4 ⁇ .
  • the signal that has left the LSI 121 propagates through the wiring conductors 22 1 ⁇ and 2 21 ⁇ on the printed circuit board, and passes through the gap indicated by 1-2, through the so-called crosstalk noise generation mechanism. Signals are generated on the wiring conductors 2 2 ⁇ and 2 2 ⁇ on the board.
  • a signal is generated on the printed circuit board wiring conductors 2 2 ⁇ and 2 2 ⁇ when the printed circuit board wiring conductors 2 2 4 ⁇ and 2 2 4 ⁇ > 1 — 3, respectively.
  • the resistance reaches 3 2 ⁇ and 3 2 ⁇ and disappears.
  • the signals corresponding to the so-called backward crosstalk are the wiring conductors 2 2 2 ⁇ , 2 2 ⁇ to 2 2 4 ⁇ and 2 2 4 on the printed circuit board, respectively.
  • the signal propagates in the direction of 2 to 124 and is demodulated by LSI 122 to 124 to complete the data transfer.
  • Factors of this load change include a transition from the idle state or the sleep state of the CPU to the operating state, and a transition of the memory element from the power-down mode to the operating state.
  • the current change at this time is steep, reflecting the operating frequency of the CPU and the memory element. Since the operating frequency of the CPU and the memory element and the operating frequency of the gap-coupled bus system of the present invention are close to each other in a band, noise The impact is great.
  • Figure 14 shows the propagation of the waveform generated according to the mechanism in Figure 13.
  • the horizontal axis is time series
  • the vertical direction is LSI 121 to 124 in order from the top.
  • Printed circuit board wiring conductor 2 2 1 pa is the wiring conductor in the upper left of the figure
  • the wiring conductor 223 p a of the printed circuit board is connected to the wiring conductor 223 p b via a via hole at the lower left of the figure.
  • the wiring conductors 2 2 3 p a are actually laid from the left outside of FIG. 15 and skew from the upper left to reach the via hole in the figure.
  • the wiring conductor 223 pb skews to the upper right from the via hole, crosses the 221 na descending skew from the upper right, and then skews to the lower right. It is coupled with the wiring conductor 2 2 1 pa in the gap. This gap is 13 on the p-polarity side in Fig. 12.
  • the wiring conductor 222 na and the wiring conductor 222 na are connected with a gap.
  • This gap is 1-4 on the n-polarity side in Fig. 12.
  • the wiring conductor 224 nb is laid from the left outside of FIG. 15 and skews from the lower left to reach the gap.
  • the wiring conductor 2 2 4 nb continues to skew to the upper right and crosses the wiring conductor 2 2 1 a three-dimensionally. It then skews to the upper right and joins with 2 2 2 na in the gap.
  • This guard pattern may be configured as shown in Fig. 15 (b). That is, no guard pattern is provided between the signal lines 2 21 pa and 2 21 na which are the same signal, and 2 21 na and 2 3 3 pa or 2 2 A guard pattern is provided between 2 na and 2 21 pa. Thus, a guard pattern is not provided between the p-channel and n-channel wirings of the same signal, and a guard pattern is provided between adjacent signals on the same layer. With this configuration, the electromagnetic coupling is strong between the P-channel and n-channel wirings of the same signal, and the disturbance of impedance is small. In addition, in the gap for generating crosstalk, electromagnetic coupling is performed between the four signal lines as shown in Fig.
  • the pulse width of the generated signal follows the parallel wiring length of the wiring conductor.
  • the parallel wiring length is about 2 cm to 5 cm. This parallel wiring length is determined based on the sensitivity of the differential comparator, which is the input circuit of the LSI, to the pulse width. As the processing accuracy of the LSI process, that is, 0.35 / m, becomes finer in the future, the sensitivity of the differential comparator to the pulse width will be improved, and the parallel wiring length can be shortened.
  • a so-called differential circuit system in which a 1-bit signal shown in the fourth embodiment of the present invention is differentially output, and data is transferred by demodulating the signal with a differential comparator via a pair of wiring conductors. Is applicable to the second and third embodiments of the present invention. As shown in Fig. 15, the printed circuit board can be easily realized by crossing the gaps at right angles and in parallel.
  • Fig. 16 and Fig. 17 show the internal configuration of the network and the electronic exchange.
  • the network interface or the network-side interface of the electronic exchange or the LSI or interface circuit group 7 On the left side of the network interface or the network-side interface of the electronic exchange or the LSI or interface circuit group 7, the LAN, WAN, ISDN, etc.
  • a general public telephone line, a dedicated line, a digital line such as a frame relay, an optical fiber cable or a metal cable such as a coaxial or twisted pair are connected, and packet processing between each network and line is performed.
  • the packet received by the network interface or the network interface of the electronic exchange or the interface circuit group 7 is received by the network processing LSI or the circuit group 60 of the network router or the electronic exchange.
  • the bucket is separated into the header and data, and the address indicated in the header is analyzed, and then the destination of the bucket is determined.
  • the cable 2 constituting the bus system realizes the power supply of the clock with a small clock skew by the gap coupling type bus system shown in the third embodiment of the present invention.
  • an address indicating LSI 1 between LSI 1 and a bucket to be exchanged are connected by cable 2.
  • Propagate. Cable 2 contains clock, data Includes bucket and address transmission lines.
  • LSI 1 is mechanically and electrically connected to the conductors of the printed circuit board that constitutes the bus system and the printed circuit board 20.
  • the conductor wiring connected to LSI 1 is terminated by a terminating resistor (group) 3 near LSI 1, realizing a gap-coupled bus system.
  • the conductors of the printed circuit board constituting the bus system and the wiring of the printed circuit board 20 can be supplied with a clock with a small clock skew by the gap-coupled bus system shown in the third embodiment of the present invention. are doing. Further, the gap-coupling bus system shown in the second embodiment of the present invention propagates an address indicating LSI1 between LSI1 and a packet to be exchanged.
  • LSI 1 is composed of a conductor of a printed circuit board constituting a bus system and a conductor wiring mechanically and electrically connected to the printed circuit board 20 and connected to LSI 1 at a terminal near LSI 1. Terminating at resistor (group) 3 to realize a gap-coupled bus system.
  • the conductors of the printed circuit board constituting the bus system and the wiring of the printed circuit board 20 can be supplied with a clock with a small clock skew by the gap-coupled bus system shown in the third embodiment of the present invention. are doing.
  • the gap-coupling bus system shown in the second embodiment of the present invention propagates an address indicating LSI 1 between LSI 1 and data.
  • the 1-node card contains the LSI 1, the LAN interface LSI 92 and the disk controller LSI or circuit group 93, and the LSI 1 and the LAN interface LSI 92 and the disk controller.
  • the LSI or circuit group 93 is connected by an IZO bus.
  • the disk controller LSI or the circuit group 93 connects the HDD 94 via an SCSI fiber channel or the like.
  • signal lines that need to be attached between the processor element memory riser card and the I / O card, such as cache coherency information, are provided by the gap coupling type shown in the second embodiment of the present invention. This is realized by the bus system.
  • the present invention is applicable to an information processing apparatus, and is particularly suitable for use in producing a bus system.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Small-Scale Networks (AREA)

Description

明細書 間隙結合式バスシステム 技術分野
本発明は情報処理装置の機能部品間で高速デ一夕転送を行う間隙 結合式バスシステムに関する。 発明の背景
従来の間隙結合式バスシステムには、 特開平 7 — 1 4 1 0 7 9号 公報に記載の非接触バス配線に示される間隙結合式バスシステムが ある。
この特開平 7 — 1 4 1 0 7 9号公報に記載の非接触バス配線では、 バスシステムには唯一のバスマス夕と多数のバススレーブが存在す る。 この公開公報に示されたバスシステムのそれぞれの伝送線路は、 直接に接続されることなく 、 一定の間隙を置いて誘導性と容量性の 結合をもって、 一方の伝送線路を通過する信号に起因する、 いわゆ るク ロス トークノイズの発生メカニズムによる信号を他方の伝送線 路に起電し、 その信号 （この実体はクロス トークノイズである） を 復調する事でデ一夕の転送を実現している。 よって、 唯一のバスマ ス夕から延びた伝送線路は遠端の終端抵抗によ り終端され、 多数の バススレーブに接続された伝送線路が先の伝送線路に一定距離併走 する布線となっている。
バスマス夕から出力された信号は、 いずれのバススレーブに接続 された伝送線路にもいわゆるクロス トーク ノイズの発生メカニズム によ り起電された信号を生じ、 バススレーブに同一のデ一夕を供給 する。
一方、 バススレーブがバススレーブに接続された伝送線路に出力 された信号は、 同様にバスマスタに接続された伝送線路にク ロス ト ーク ノイズの発生メカニズムによ り起電された信号を生じ、 バスマ スタはこの信号を復調しデ一夕転送が完結する。
以上示したとおり、 特開平 7 — 1 4 1 0 7 9号公報に記載の非接 触バス配線では、 バスマスタと多数あるバススレーブとの間でのデ 一夕転送が可能である。
ところで、 現在バス上の全てのモジュール間での相互のデ一夕転 送が一般的となり、 先の特開平 7 — 1 4 1 0 7 9号公報に記載の非 接触バス配線になぞらえるなら、 1 つのバススレーブから他のバス スレーブへのデータ転送が情報処理装置搭載の要件である。
しかし、 複数のバススレーブの伝送線路同士はバスマス夕の伝送 線路を介して間接的に結合する構成となっているので、 バススレ一 ブ同士の間での直接のデ一夕転送は困難であった。 すなわち、 バス スレーブから出力された信号により、 バスマスタに接続された伝送 線路に起電されたいわゆるク ロス トーク ノイズである信号は振幅が 小さ く、 この信号から、 改めて、 別のバススレーブが接続された伝 送線路上に、 クロス トークノイズの発生メカニズムによ り信号を生 じさせても、 信号振幅は極小となる。 この信号は、 これを復調する には、 電源電位の揺れや不要輻射ノイズより も信号振幅が小さすぎ また、 バススレーブやバスマス夕に搭載する復調回路で所要の感度 の実現が困難である。 よって、 バススレーブ間のデ一夕転送、 言い 換えれば今日のバスシステムに接続された全てのモジュール間での データ転送の実現には不向きである。
また、 従来の、 例えば T T Lを用いたバス トポロジーでのクロッ ク分配は十数 M H zが限界であった。
したがって、 本発明の目的は、 バスに接続された全てのモジユー ル間での相互のデータ転送を可能とする間隙結合式バスシステムを 提供することにある。
本発明の他の目的は、 バス トポロジーでのクロック分配を高速化 することができる間隙結合式バスシステムを提供することにある。 発明の開示
本発明による間隙結合式バスシステムは、 おのおの、 信号を送受 信する少なく とも 1つの送受信回路を具備した少なく とも 3個のモ ジュールに対して、 それぞれ接続される少なく とも 3つの信号配線 と、 各信号配線の他端に接続された、 前記信号配線の特性インピー ダンスとほぼ同値の終端抵抗とを備え、 前記少なく とも 3つの信号 配線は、 前記少なく とも 3個のモジュールのうち異なる 2つのモジ ユールの組み合わせ毎に、 それらの信号配線同士が所定の間隙をも つて並行に布線される部位を有することを特徴とする。
この構成によれば、 少なく とも 3個のモジュールのうち異なる 2 つのモジュールの組み合わせ毎に間隙結合する部位を有するため、 いずれがマス夕一という ことなく、 任意のモジュール間で相互にデ —夕転送を行う ことが可能になる。 この構成において、 前記少なく とも 3つの信号配線は、 例えば、 互いに立体交差することにより、 ほぼ網目状に布線される。 その際 前記信号配線は立体交差する部位で並行に布線されることが好まし い。 これにより、 その部位において良好な間隙結合が実現される。 例えば、 前記少なく とも 3個のモジュールは一列に配置されると 共に、 これらに対応する前記終端抵抗は当該モジュールから離間し た位置において前記モジュールの列に並列に配置され、 各信号配線 は対応するモジュールと終端抵坊との間で蛇行して布線される。
このような構成により、 個々のモジュールは、 デ一夕到着時間の 違いにより、 デ一夕を出力したモジュールを特定することができる 一つの実施例では、 全てのバスモジュールを一列 （仮に縦方向と する） に並べ、 各モジュールに接続された信号配線を横方向に引き 出す。 この引き出された信号配線は、 たとえばバスモジュールが 4 つあれば、 引き出してすぐ 1番目と 2番目， 3番目と 4番目をまず 間隙結合させる。 次に横方向に引き出す前に縦方向において、 その 序列を 2番目、 1番目、 4番目、 3番目に入れ換え、 引き出した後 1番目と 4番目を間隙結合させる。 引き続き横方向に引き出す前に 縦方向において、 その序列を 4番目、 2番目、 3番目、 1番目に入 れ換え、 引き出した後、 2番目と 3番目を間隙結合させる。 以上の 間隙結合の後、 各信号配線は終端抵抗に接続され、 信号配線は網目 状になる。
この様に信号配線を網目状にすることで、 いずれの信号配線も残 りの全ての信号配線に間隙結合することが出来、 各バスモジュール 間でのデータ転送が実現される。 前述のように、 信号配線は立体交差する部位で並行に布線される が、 前記信号配線は立体交差する部位の一部において、 信号配線同 士が直角に交差して布線されるようにしてもよい。 これにより、 信 号配線間の間隙結合に係る布線長は最小となり、 クロス ト一クノィ ズの発生メカニズムにより起電される信号は微小となる。 このよう な間隙結合を伴わない立体交差が可能となることにより、 配線の柔 軟性が得られる。
本発明による他の間隙結合式バスシステムは、 各信号配線の両端 に位置する各モジュールとこれに対応する各終端抵抗とは隣接配置 され、 前記少なく とも 3つの信号配線の各々は、 当該モジュールか ら対応する終端抵抗まで環状ないし折り返し構造で布線されること を特徴とする。
例えば、 前記少なく とも 3個のモジュールはほぼ一列に配置され 各モジュールの信号配線は、 自己の送受信回路から対応する終端抵 抗まで環状ないし折り返し構造で布線される途上において、 順次、 他の信号配線と並行に近接して布線される部位を有する。
このような構成において、 好ましくは、 前記環状ないし折り返し 構造をとる各信号配線の総延長は、 いずれの前記モジュールにおい てもほぼ等長であり、 かつ、 1つのモジュールの送受信回路から前 記並行に近接して布線される部位を経由して他のモジュールの送受 信回路へ到達するまでの総延長は、 いずれもほぼ等長である。
これにより、 どのモジュールから出力されてもデータは等時間で 相手のモジュールへ同時に到着 （同着） する。 これにより、 デ一夕 転送サイクルは、 信号の出力開始時点から到着までの遅延時間と、 データの繰り返しサイ クル数から規定できる。 よって、 従来のバス 同様に簡略なバスプロ トコルの実現が容易となる。
本発明による更に他の間隙結合式バスシステムは、 おのおの、 信 号を送受信する少なく とも 1 つの送受信回路を具備した少なく とも 3個のモジュールに対して、 それぞれ接続される少なく とも 3つの 信号配線と、 各信号配線の他端に接続された、 前記信号配線の特性 イ ンピーダンスとほぼ同値の終端抵抗とを備え、 前記少なく とも 3 つの信号配線の 1 つを基幹の信号配線とし、 該基幹の信号配線には 順次別のモジュールの信号配線が所定の間隙をもって並行に布線さ れスタブを構成し、 前記基幹の信号配線を有するモジュールから、 前記並行に布線される部位を経て、 前記スタブを構成する別の信号 配線をたどり前記別のモジュールに至る総延長が、 いずれの前記別 のモジュールにおいても、 ほぼ等長であることを特徴とする。
本発明のこの構成によ り、 真性のバス トポロジーでかつ高速、 信 号の伝搬遅延時間一定の布線が可能となる。 特に、 バス トポロジー でのクロック分配を高速化することができる。
本発明による別の間隙バスシステムでは、 上記のバスシステムに おいて、 前記送受信回路が接続される信号配線は 2本の配線導体を 有し、 前記送受信回路の送信回路は、 その入力の論理値に応じて、 前記 2本の配線導体の一方には同値、 他方には反転した値を出力し 前記送受信回路の受信回路は、 前記 2本の配線導体の一方の前記同 値と、 他方の前記反転した値を入力とし、 前記論理値を復調し出力 する差動回路の構成をとる ことを特徴とする。
このように、 信号配線と して配線導体を 2本で一組として用い、 一方の極性を反転させ差動回路を構成することで、 受信側のモジュ 一ルの差動回路の入力振幅は、 元の 2倍にまで拡大され、 差動回路 の設計感度の緩和が図れる。 また、 差動回路に入力される信号につ いて、 振幅の中心即ち、 グランド電位が何らかの要因で揺れた場合 であっても、 差動回路はグランド電位に依存せずに信号を復調でき 対ノィズ性に優れる。 図面の簡単な説明
図 1 は、 本発明の第 1 の実施例の間隙結合式バスシステムを示す 図である。
図 2は、 本発明の第 1 の実施例の間隙結合式バスシステムの信号 起電メカニズムを示す図である。
図 3は、 本発明の第 1 の実施例の間隙結合式バスシステムにおけ る信号の伝搬を示す図である。
図 4は、 本発明の第 1 の実施例の同間隙結合式バスシステムにお ける連続した信号の伝搬を示す図である。
図 5は、 本発明の第 1 の実施例の間隙結合式バスシステムを構成 する L S I でのデ一夕の着信時点を示す図である。
図 6は、 本発明の第 1 の実施例の間隙結合式バスシステムを構成 する印刷回路基板の層構成を示す図である。
図 7は、 本発明の第 1 の実施例の間隙結合式バスシステムを構成 する印刷回路基板の配線を示す図である。
図 8は、 本発明の第 2の実施例の間隙結合式バスシステムを示す 図である。 図 9は、 本発明の第 2の実施例の間隙結合式バスシステムにおけ る信号の伝搬を示す図である。
図 1 0は、 本発明の第 3の実施例の間隙結合式バスシステムを示 す図である。
図 1 1 は、 本発明の第 3の実施例の間隙結合式バスシステムにお ける信号の伝搬を示す図である。
図 1 2は、 本発明の第 4の実施例の間隙結合式バスシステムを示 す図である。
図 1 3は、 本発明の第 4の実施例の間隙結合式バスシステムの信 号を復調する差動コンパレータの入力と出力の関係を示す図である < 図 1 4は、 本発明の第 4の実施例の間隙結合式バスシステムにお ける信号の伝搬を示す図である。
図 1 5は、 本発明の第 4の実施例の間隙結合式バスシステムを構 成する印刷回路基板の配線を示す図である。
図 1 6は、 本発明の実施例の間隙結合式バスシステムを搭載した ケーブルをバックプレーンとしたネッ トヮ一クラウ夕ないし電子交 換機の内部構成を示す図である。
図 1 7は、 本発明の実施例の間隙結合式バスシステムを搭載した 印刷回路基板をバックプレーンとしたネッ トワークラウ夕ないし電 子交換機の内部構成を示す図である。
図 1 8は、 本発明の実施例の間隙結合式バスシステムを搭載した コンピュータの内部構成を示す図である。 発明を実施するための最良の形態
本発明の間隙結合式バスシステムの第 1 の実施例を図 1 〜 7 を用 いて説明する。 図中、 1 1 〜 1 6は本発明の間隙結合式バスシステ ムに接続される L S I 、 2 1〜 2 6は前記 L S I が個々に接続され る印刷回路基板の配線導体、 3 1〜 3 6は 2 1〜 2 6の印刷回路基 板の配線導体の他端に接続される終端抵抗、 4 1 p、 n、 4 3はバ スマスタの L S I が出力した信号、 4 1 0 p、 n、 4 1 2、 4 1 3、 4 1 4、 4 1 5、 4 1 6、 4 3 1 、 4 3 2、 4 3 4、 4 3 5、 4 3 6はシンクの L S I で受信される信号、 2 0 0 a、 bは印刷回路基 板の信号層、 2 0 0 g l 、 g 2は印刷回路基板のグランド層、 2 0 0 vは印刷回路基板の電源層、 2 3 a、 2 5 a、 2 5 b、 2 6 bは 印刷回路基板の信号層中の配線導体， 2 0 0 a g、 2 0 0 b gは印 刷回路基板の信号層中の電位をグランド電位にした配線導体である。
図 1 に間隙結合式バスシステムの布線を示す。 間隙結合式バスシ ステムに接続される L S I 1 1 に信号配線で印刷回路基板の配線導 体 2 1 は接続され図右下の終端抵抗 3 1 に接続される。 L S I 1 2 〜 1 6 には同様に印刷回路基板の配線導体 2 2〜 2 6が接続され、 それぞれ右端の終端抵抗 3 2〜 3 6 に接続される。 L S I 1 1 を出 発した信号は印刷回路基板の配線導体 2 1 を伝搬し、 1 一 2で示す 間隙を介して、 いわゆるクロス トークノイズの発生メカニズムによ り、 印刷回路基板の配線導体 2 2 に信号を起電する。 同様に 1 一 4 において印刷回路基板の配線導体 2 4、 1 一 6 において印刷回路基 板の配線導体 2 6、 5 — 1において印刷回路基板の配線導体 2 5、 1 - 3 において印刷回路基板の配線導体 2 3 にそれぞれ信号を起電し、 最後に終端抵抗 3 1 に達し消滅する。 起電された信号の内、 いわゆ る後方クロス トークに相当する信号はそれぞれ、 印刷回路基板の配 線導体 2 2〜 2 6 を L S I 1 2〜 1 6の方向に伝搬し、 L S I 1 2 〜 1 6で復調されデ一夕転送が完結する。
図 1 に示した布線においては、 L S I 1 1 と同様に、 L S I 1 2 〜 1 6のいずれから出力された信号も、 残りの L S I に後方クロス トークとして到着し、 復調されデータ転送が完結する。 すなわち、 この網目状の布線により、 全ての L S I 間でのデータ転送を可能と している。
図 2 に L S I から出力される信号と、 受信され復調される後方ク ロス トークノイズを示す。 本発明の第 1 の実施例において、 出力さ れる信号は" H" がほぼ 5 V、 " L " がほぼ 4 Vで、 いわゆる P— E C Lに互換の出力レベルである。 この信号 4 1 pが印刷回路基板 の配線導体間の間隙結合を介してクロス トークとして G N Dレベル を中心として 6 0〜 7 O mVの振幅 4 1 0 pを起電する。 図に示す とおり 4 1 pからは 4 1 0 pが、 4 1 nからは 4 1 0 nの様な信号 波形が生じる。
図 2のメカニズムに従い生じた波形の伝搬を図 3 に示す。 図 3 に おいて、 横軸は時系列、 縦方向は上から順に L S I 1 1〜 1 6の順 である。
まず L S I 1 1が出力した信号 4 1 は、 1 一 2 を介して起電され 4 1 2 として L S I 1 2 に到着し、 次に 1 — 4を介して起電され 4 1 4 として L S I 1 4に到着し、 次に 1 — 6 を介して起電され 4 1 6 として L S I 1 6 に到着し、 次に 5 — 1 を介して起電され 4 1 5 として L S I 1 5 に到着し、 次に 1 — 3 を介して起電され 4 1 3 と して L S I 1 3 に到着することを示している。
L S I 1 3が出力した信号 4 3は 3 — 4を介して起電され 4 3 4 として L S I 1 4に到着し、 次に 3 — 6 を介して起電され 4 3 6 と して L S I 1 6 に到着し、 次に 3 — 5を介して起電され 4 3 5 とし て L S I 1 5 に到着し、 次に 1 一 3 を介して起電され 4 3 1 として L S I 1 1 に到着し、 次に 2 — 3 を介して起電され 4 3 2 として L S I 1 2 に到着することを示している。
図 4は連続パケッ トを出力したときの伝搬を示している。 L S I 1 1 、 1 3のそれぞれの出力 4 1 、 4 3は連続パケッ トから構成さ れるが、 4 1 2〜 4 1 6、 4 3 1、 4 3 2、 4 3 4〜 4 3 6 として 4 1 、 4 3の連続パケッ トと等しい周期 （連続パケッ トのかたまり 単位の周期、 および連続バケツ トの個々のバケツ トの周期ともに） で到着している。
図 5 に図 3、 図 4で示したデ一夕の到着時間について、 デ一夕を 受信する L S I 毎に整理して示している。 L S I 1 1 では、 データ 転送サイクルが開始されて、 δ T 1後には L S I 1 2の、 δ Τ 2後 には L S I 1 4の、 δ Τ 3後には L S I 1 6の、 δ Τ 4後には L S I 1 5の、 δ Τ 5後には L S I 1 3のデータが到着するという特徴 を持つ。 この特徴により、 データ到着時間が（5 Τ 1〜 δ Τ 5のいず れの時間であるかによって、 L S I 1 1 はデータを出力した L S I を特定する。 L S I 1 2〜 1 6 においても同様に、 データ転送サイ クルが開始されてから、 δ Τ 1〜 δ Τ 6の間にデ一夕が到着すると いう特徴を持つ。 この特徴により、 個々の L S I は、 データ到着時 間が（5 T 1 〜 6 T 6 のいずれの時間であるかによって、 デ一夕を出 力した L S I を特定する。 このように、 送信元の I D (ア ドレス） の識別に遅延時間差を用いる ことによ り、 送信元の I Dの送付が不 要となる。
図 6 、 図 7 を用いて本発明の第 1 の実施形態に用いられる印刷回 路基板の構造を示す。 本発明間隙結合式バスシステムの第 1 の実施 例に於いて、 配線導体 2 1 〜 2 6 は印刷回路基板の配線導体である 印刷回路基板を用いると配線導体間のイ ンピーダンスや結合係数の 管理が容易で、 また所要の信号線を配線する上で高密度の実装が可 能となる。 本発明の間隙結合式バスシステムを実現する配線導体と して、 印刷回路基板の他にフラッ トケーブルやフレキシブル基板と 云った構造上、 曲げることが容易なものもある。
図 6 に、 本発明間隙結合式バスシステムの印刷回路基板の基本断 面構造を示す。 印刷回路基板は図のような多層構造となっており、 ガラスエポキシ等を材料とするフィルム上に配線導体はエッチング 等で印刷され、 このフィルムを積層 · 固着することで実現されてい る。 本発明の積層以外に、 ビルドアップ手法で構成された基板でも 本発明の間隙結合式バスシステムは実現できる。
積層された印刷回路基板の導体は、 上層から電源のグラン ドに接 地されたグラン ド層 2 0 0 g l 、 信号層 2 0 0 a 、 2 0 0 b、 電源 層 2 0 0 V、 電源のグラン ドに接地されたグラン ド層 2 0 0 g 2 の 順である。 信号層 2 0 0 a 、 2 0 0 bはグラン ド層 2 0 0 g 1 、 電 源層 2 0 0 Vにいわゆるサン ドイ ッチ上に覆われている。 こうする ことで、 信号層 2 0 0 a , 2 0 0 bのイ ンピーダンスはグラン ド層 2 0 0 g l 、 電源層 2 0 0 v との間隙と、 信号層 2 0 0 a、 2 0 0 bの寸法により決定する。
電源層 2 0 0 Vの下層に電源のグランドに接地されたグラン ド層 2 0 0 g 2が配されることで、 電源層 2 0 0 Vのいわゆる給電系ィ ンピーダンスを下げている。 こうすることで、 信号層 2 0 0 a， 2 0 0 bを伝搬する高速な信号、 言い換えれば電流変化に起因する不 要電磁界放射ないし輻射を抑制している。 また、 グラン ド層 2 0 0 g lも、 信号層 2 0 0 a、 2 0 0 bを伝搬する高速な信号、 言い換 えれば電流変化に起因する不要電磁界放射ないし輻射を抑制してい る。 これら電源層 2 0 0 v、 グランド層 2 0 0 g l、 2 0 0 g 2は、 不要電磁界放射ないし輻射の抑制の他に、 印刷回路基板の外環境か らの電磁界の飛び込みを抑制、 即ちシールドしている。
本発明の間隙結合式バスシステムは、 間隙に於いて起電された電 位が微弱であるため、 電源層 2 0 0 V、 グラン ド層 2 0 0 g 1、 2 0 0 g 2によりシールドされ、 伝搬する信号の破壊、 この破壊に起因 するシステム全体の誤動作を防いでいる。
図 7 に本発明の間隙結合式バスシステムの印刷回路基板の配線導 体の配線パターンの一部を示す。
印刷回路基板の配線導体 2 3 aは図の左上に於いて配線導体 2 6 b と間隙を置いて結合している。 この間隙は図 1 における 3 _ 6で あり、 配線導体 2 3 aを伝搬してきた信号が配線導体 2 6 bに、 も しくは配線導体 2 6 bを伝搬してきた信号が配線導体 2 3 aに起電 し、 信号の伝達を図る。
配線導体 2 6 bはこれより右上に向かって斜行し、 配線導体 2 3 aは右下に向かって斜行する。
印刷回路基板の配線導体 2 5 aは図の左下に於いてビアホールを 介して配線導体 2 5 bに接続される。 配線導体 2 5 aは、 実際は図 7の外の左側から布線されており、 左上から斜行して図のビアホー ルに至る。 さて、 配線導体 2 5 bはビアホールより右上に向かって 斜行し、 先に右下に向かって斜行してきた配線導体 2 3 a と間隙に おいて結合する。 この間隙は図 1 における 3 — 5である。 2 3 a、 2 5 a、 2 6 b、 2 5 bはそれぞれ信号層 2 0 0 a、 2 0 0 bに布 線されるが、 2 3 a、 2 5 aを取り巻く様に 2 0 0 a gが、 2 6 b 2 5 bを取り巻く様に 2 0 0 b gが並行して布線される。 この、 2 0 0 a g、 2 0 0 b gが立体交差する箇所にはビアホールが配され ビアホールにより 2 0 0 g l , 2 0 0 g 2 , 2 0 0 a g , 2 0 0 b gが接続され、 その電位はグランド電位に接地されている。 この接 地はいわゆるガードパターンと呼ばれ、 ガードパターンにより、 例 えば 2 3 a と 2 5 aの間が電磁界の遮蔽がなされ、 同一信号層内で の結合を排除している。
本発明の間隙結合式バスシステムの第 2の形態を図 8 , 9 を用い て説明する。 図中、 1 0 1 〜 1 0 4は本発明の間隙結合式バスシス テムに接続される L S I 、 2 0 1 〜 2 0 4は前記 L S I が個々に接 続される印刷回路基板の配線導体、 3 0 1 〜 3 0 4は 2 0 1 〜 2 0 4の印刷回路基板の配線導体の他端に接続される終端抵抗である。 図 8 に本発明の第 2の実施例の間隙結合式バスシステムの布線を 示す。 図中、 間隙結合式バスシステムに接続される L S I 1 0 1 は 信号配線で印刷回路基板の配線導体 2 0 1 に接続され、 配線導体 2 0 1 は図右下に向かい斜行する。 途中、 配線導体 2 0 2 、 2 0 3 、 2 0 4 との間隙を経て、 L S I 1 0 1 の近傍まで返ってく る。 そし てその端部は終端抵抗 3 0 1 に接続される。
同様に、 L S I 1 0 2は印刷回路基板の配線導体 2 0 2 に接続さ れ、 配線導体 2 0 2は図お下に向かい斜行する。 途中、 配線導体 2 0 3 、 2 0 4 との間隙を経て、 環状に折り返し、 図右上に向かい斜 行し、 配線導体 2 0 4 との間隙を経て L S I 1 0 2の近傍まで返つ てく る。 そして端部は終端抵抗 3 0 2 に接続される。
L S I 1 0 3 は、 印刷回路基板の配線導体 2 0 3 に接続され、 図 右下に向かい斜行する。 途中、 配線導体 2 0 4 との間隙を経て、 環 状に折り返し、 図右上に向かい斜行し、 配線導体 2 0 1 、 2 0 2 と の間隙を経て L S I 1 0 3の近傍まで返ってく る。 そして端部は終 端抵抗 3 0 3 に接続される。 配線導体 2 0 2 と 2 0 3 の布線は、 線 対称の関係にある。
L S I 1 0 4は、 信号配線で印刷回路基板の配線導体 2 0 4に接 続され、 配線導体 2 0 4は環状に大周り した後、 図右上に向かい斜 行する。 途中、 配線導体 2 0 1 、 2 0 2 、 2 0 3 との間隙を経て、 L S I 1 0 4の近傍まで返ってく る。 そして端部は終端抵抗 3 0 4 に接続される。 配線導体 2 0 1 と 2 0 4の布線は、 線対称の関係に ある。
このような布線により、 線対称の関係にある配線導体 2 0 2 と 2 0 3、 配線導体 2 0 1 と 2 0 4の布線長はそれぞれ等しくなる。 ま た、 本発明の第 2の実施例では配線導体 2 0 1 と 2 0 2の布線長も 相等しくなるよう布線している。 即ち、 配線導体 2 0 1 〜 2 0 4の 布線長は相等しい。
L S I 1 0 1が信号を送信すると、 先ず 1 一 2 に示す間隙で導体 配線 2 0 2 に信号を起電する。 起電された信号のバックワー ドクロ ス トークに相当する信号は L S I 1 0 2 に向かって伝搬を始める。 配線導体 2 0 2上を伝搬する信号の振幅は小さいので、 途中の 2 — 4及び 2 — 3 の間隙で配線導体 2 0 4， 2 0 3 に信号を起電するこ となく L S I 1 0 2 に到着し受信される。
本発明の第 2の実施例 （図 8 ) に於いて、 この配線導体 2 0 1か ら配線導体 2 0 2 を経由し、 L S I 1 0 2に至る経路の長さは、 L S I 1 0 1から 1 一 2の間隙迄の距離と終端抵抗 3 0 2から 1 — 2 の間隙のまでの距離が等しいことから、 配線導体 2 0 1 の総延長と 等しい。
L S I 1 0 1 が送信した信号は、 次に 1 — 3 の間隙で導体配線 2 0 3 に信号を起電する。 起電された信号のバックワー ドクロス ト一 クに相当する信号は L S I 1 0 3 に向かって伝搬を始める。 配線導 体 2 0 3上を伝搬する信号の振幅は小さいので、 途中の 3 — 4の間 隙で配線導体 2 0 4に信号を起電することなく L S I 1 0 3 に到着 し受信される。
配線導体 2 0 1から配線導体 2 0 3を経由し、 L S I 1 0 3 に至 る経路の長さは、 L S I 1 0 1から 1一 3の間隙迄の距離と終端抵 抗 3 0 3から 1— 3の間隙のまでの距離が等しいことから、 配線導 体 2 0 1 の総延長と等しい。
L S I 1 0 1が送信した信号は、 次に 1 _ 4の間隙で導体配線 2 0 4に信号を起電する。 起電された信号のバックワードクロス トー クに相当する信号は L S I 1 0 4に向かって伝搬を始める。 配線導 体 2 0 3上を伝搬する信号は L S I 1 0 3に到着し受信される。
配線導体 2 0 1から配線導体 2 0 4を経由し、 L S I 1 0 4に至 る経路の長さは、 L S I 1 0 1から 1一 4の間隙迄の距離と終端抵 抗 3 0 4から 1— 4の間隙のまでの距離が等しいことから、 配線導 体 2 0 1 の総延長と等しい。
以上、 各配線導体 2 0 2 〜 2 0 4に起電された信号は L S I 1 0 1 を起点に配線導体 2 0 1 の総延長と等距離を伝搬し各 L S I 1 0 2 〜 1 0 4に到着する。 即ち、 L S I 1 0 1から出力された信号は L S I 1 0 2 〜 1 0 4に同着することとなる。
以上の説明は線対称の関係にある配線導体 2 0 4の経路にも当て はまる。 よって、 L S I 1 0 4が送信した信号は、 L S I 1 0 1 〜 1 0 3 に同着する。
L S I 1 0 2が信号を送信すると、 先ず 2— 3 に示す間隙で導体 配線 2 0 3 に信号が起電され、 起電された信号のバックワー ドクロ ス トークに相当する信号は L S I 1 0 3 に到着し受信される。
配線導体 2 0 2から配線導体 2 0 3 を経由し、 L S I 1 0 3 に至 る経路の長さは、 L S I 1 0 2から 2— 3の間隙迄の距離と終端抵 抗 3 0 3から 2— 3の間隙のまでの距離が等しいことから、 配線導 体 2 0 2 の総延長と等しい。
L S I 1 0 2が送信した信号は、 次に 2— 4に示す間隙で導体配 線 2 0 4に信号が起電され、 起電された信号のバックワー ドクロス トークに相当する信号は L S I 1 0 4に到着し受信される。
配線導体 2 0 2から配線導体 2 0 4を経由し、 L S I 1 0 4に至 る経路の長さは、 L S I 1 0 2から 2— 4の間隙迄の距離と終端抵 抗 3 0 4から 2 _ 4の間隙のまでの距離が等しいことから、 配線導 体 2 0 2の総延長と等しい。
L S I 1 0 2が送信した信号は、 最後に 1 一 2 に示す間隙で導体 配線 2 0 1 に信号が起電され、 起電された信号のバックワー ドクロ ス トークに相当する信号は L S I 1 0 1 に到着し受信される。
配線導体 2 0 2から配線導体 2 0 1 を経由し、 L S I 1 0 1 に至 る経路の長さは、 L S I 1 0 2から 1一 2の間隙迄の距離と終端抵 抗 3 0 1から 1一 2の間隙のまでの距離が等しいことから、 配線導 体 2 0 2の総延長と等しい。
以上、 各配線導体 2 0 1、 2 0 3、 2 0 4に起電された信号は L S I 1 0 2 を起点に配線導体 2 0 2の総延長と等距離を伝搬し各 L S I 1 0 1 、 1 0 3、 1 0 4に到着する。 即ち、 L S I 1 0 1から 出力された信号は、 L S I 1 0、 1 0 3、 1 0 4に同着することと なる。
以上の説明は線対称の関係にある配線導体 2 0 3の経路にも当て はまる。 よって、 L S I 1 0 3が送信した信号は、 L S I 1 0 1 、 1 0 2、 1 0 4に同着する。
配線導体 2 0 1 の総延長は配線導体 2 0 2の総延長と等しいので どの L S I が出力しようと、 信号を受信する信号は全 L S I で同着 する。
図 9 に同着の様子を示す。 L S I 1 0 1 の出力した 4 1 は 4 1 2 〜 4 1 4を起電するが、 L S I 1 0 2〜 ； 1 0 4では同着する。 L S I 1 0 2〜 1 0 4においても同様である。 本発明の第 2の実施例に示したようにどの L S I から出力しても データは等時隔で同着する。 これにより、 データ転送サイ クルは信 号の出力開始時点から到着までの遅延時間と、 デ一夕の繰り返しサ ィクル数から規定できる。 よって、 従来のバス同様に簡略なバスプ 口 トコルの実現が容易である。
なお、 第 2の実施例において、 送信元の I Dの識別は、 一般的な バス方式と同様、 バス権調停の際に要求データに付加する形で行わ れる。
本発明の間隙結合式バスシステムの第 3の実施例を図 1 0、 1 1 を用いて説明する。 図中、 1 1 0はク リスタルオシレー夕、 1 1 1 はバスマス夕の L S I 、 1 1 2〜 1 1 6はバススレーブの L S I 、 2 1 1 はバスマスタの接続された印刷回路基板の配線導体、 2 1 2 〜 2 1 6は前記 L S I が個々 に接続される印刷回路基板の配線導体 5 1 はスレーブの L S I で受信される信号である。
導体配線 2 1 1 は、 配線導体 2 1 6、 2 1 5、 2 1 4、 2 1 3、 2 1 2 と間隙を持って結合し、 端部で終端抵抗 3 1 1 に接続される 配線導体 2 1 1 にはク リスタルオシレー夕 1 1 0ないしバスマスタ の L S I 1 1 1が接続される。
配線導体 2 1 2は端部に終端抵抗 3 1 2 を接続しもう一端にスレ —ブ L S I 1 1 2が接続される。
配線導体 2 1 3は端部に終端抵坊 3 1 3 を接続しもう一端にスレ —ブ L S I 1 1 3が接続される。 配線導体 2 1 3 には途中、 マスタ L S I 1 1 1 の位置を起点とした、 スレーブ L S I 1 1 2 と 1 1 3 の経路差を補うだけの折り返しを設けている。 配線導体 2 1 4〜 2 1 6 にも同様にマスタ L S I 1 1 1 の位置を 起点とした、 スレーブ L S I 1 1 2 との経路差を補うだけの折り返 しを設けている。
これによ り、 ク リスタルオシレ一夕 1 1 0 を接続した系では、 同 一位相のクロックがスレーブ L S I 1 1 2から 1 1 6 に到着する。 これによ り、 スレーブ L S I 間におけるクロックスキューが低減さ れる。
また、 マス夕 L S I 1 1 1 が接続された系では、 マス夕 L S I 1 1 1 から送信された信号は、 スレーブ L S I 1 1 2〜 1 1 6 に同着 し、 データ転送サイクルは信号の出力開始時点から到着までの遅延 時間と、 デ一夕の繰り返しサイ クル数から規定できる。 よって、 従 来のバス同様に簡略なバスプロ トコルの実現が容易である。
また、 どのス レーブ L S I から送信された信号も、 マス夕 L S I 1 1 1 には同一遅延時間で到着する。 マス夕 L S I では着信する信 号の有効時間即ちバリ ッ ド · ウィ ン ドウから、 ラッチクロックの設 定が容易となり、 クロック同期転送が簡単に実現される。 これによ り、 交換機やネッ トワークラウ夕等で一般的なフレーム同期がバス トポロジーで容易に実現できる。
本発明の間隙結合式バスシステムでは、 バスマス夕に接続された 配線導体 2 1 1 をメイ ンライ ンとし、 複数のスタブである配線導体 2 1 2から 2 1 6が接続される、 真のバス トポロジーを実現してい る。
従来の交換機ゃネッ トヮ一クラウ夕では、 各々のイ ン夕フェース 間では 1対 1接続としたディ ージ一チェイ ンで、 プロ トコルによ り バスシステムとして振る舞わせている。 よって、 プロ トコルオーバ ヘッ ドが大きく 、 転送される情報の速報性を犠牲にしている。
バスシステム接続できなかった理由は、 接続点での波形歪みによ り信号電位の確定時間が長く 、 信号の繰り返し周波数の短縮を阻ん でいたからである。
本発明の間隙結合式バスシステムを用いれば、 スレーブ L S I か らメイ ンライ ンに相当する 2 1 1 までの距離に関わらず、 配線導体 2 1 2〜 2 1 6 を伝搬する信号波形に歪みはなく、 一様な立ち上が り と降下、 台地と窪地を保存したままの伝搬が実現される。 メイ ン ライ ンに相当する配線導体 2 1 1 にはこの波形から信号が起電され るので、 歪み無く 良質な信号がマス夕 L S I 1 1 1 に到着する。 なお、 図 1 0 の構成はク ロックの伝搬について説明したが、 図 1 0 と同じ構成のバス配線をデータ用に用いることもできる。
本発明の第 3 の実施例によ り、 真性のバス トポロジーでかつ高速 信号の伝搬遅延時間一定の布線が可能となった。 第 2 の実施例では スレーブ間の転送と、 データの到着時間が同じであるという ことを 実現したが、 第 3 の実施例は、 このデータの到着時間が同じである という ことを、 従来のバス形態で実現したものである。
図 1 1 にクロックオシレ一タを用いた場合の信号で特にク ロック の伝搬を示す。 ク ロックオシレ一夕の出力 4 1 は一定の遅延時間を 持ってスレーブ L S I 1 1 2〜 1 1 6 に到着し、 クロック として復 調され、 各スレーブ L S I のクロック として用いられる。 従来の例 えば T T Lを用いた、 バス トポロジーでのクロック分配は十数 M H z が限界であった。 しかし、 本発明の間隙結合式バスシステムによ りクロックオシレー夕の上限発振周波数ないし、 スレーブ L S I の インバー夕等内部回路の最大動作周波数までクロックの分配が可能 となる。 これにより、 従来、 スレーブ L S I の中で避倍したクロッ クを得るために多用された P L L (Phase Lock Loop) の高遁倍の出 力が不要、 もしくは P L L自身の搭載が不要となる
。 特に高周波動作や高帯域 · 高精度 · 安定発振や高通倍出力を実現 する P L Lの設計は困難で、 また実装制限が厳しく、 設計工数、 デ バッグ工数がかかるため、 P L Lの機能単純化や排除は製品開発の 短縮化、 コス ト低減に寄与する。
本発明の間隙結合式バスシステムの第 4の実施例を図 1 2〜図 1 5 を用いて説明する。 図中 1 2 1〜 1 2 4は本発明の間隙結合式バ スシステムに接続される L S I 、 2 2 1 p , ！!〜 2 2 4 p , nは前 記 L S I が個々に接続される印刷回路基板の配線導体、 3 2 1 p , n〜 3 2 4 p， nは 2 2 1 p， n〜 2 2 4 p， nの印刷回路基板の 配線導体の他端に接続される終端抵抗、 4 1 0 ρ， 4 1 0 η , 4 1 ρ， 4 1 ηはバスマス夕の L S I が出力した信号、 5 1 はシンクの L S I で受信される信号、 2 2 3 p a , 2 2 3 p b , 2 2 3 n a , 2 2 3 n b , 2 2 4 n a , 2 2 4 p b , 2 2 1 n a , 2 2 1 p aは 印刷回路基板の信号層中の配線導体である。
図 1 2に間隙結合式バスシステムの布線を示す。 間隙結合式バス システムに接続される L S I 1 2 1 に信号配線で印刷回路基板の配 線導体 2 2 I n , 2 2 l pは接続されそれぞれ図右下の終端抵抗 3 2 1 η , 3 2 l pに接続される。
配線導体 2 2 1 η , 2 2 1 pには同一のデータで互いのデ一夕の 極性が反転している、 いわゆる差動の信号が出力される。
L S I 1 2 2〜 1 2 4には同様に印刷回路基板の配線導体 2 2 2 n、 2 2 4 p〜 2 2 4 n、 2 2 4 pが接続され、 それぞれ右端の終 端抵抗 3 2 2 n、 3 2 2 ρ〜 3 2 4 η、 3 2 4 ρに接続される。 L S I 1 2 1 を出発した信号は印刷回路基板の配線導体 2 2 1 η、 2 2 1 ρを伝搬し、 1— 2で示す間隙を介して、 いわゆるクロス ト一 クノイズの発生メカニズムにより、 印刷回路基板の配線導体 2 2 2 η、 2 2 2 ρに信号を起電する。 同様に 1 _ 4において印刷回路基 板の配線導体 2 2 4 η、 2 2 4 ρ > 1 — 3 において印刷回路基板の 配線導体 2 2 3 η、 2 2 3 ρにそれぞれ信号を起電し、 最後に終端 抵抗 3 2 1 η、 3 2 1 ρに達し消滅する。 起電された信号の内、 い わゆる後方クロス トークに相当する信号はそれぞれ、 印刷回路基板 の配線導体 2 2 2 η、 2 2 2 ρ〜 2 2 4 η、 2 2 4 を 3 1 1 2 2〜 1 2 4の方向に伝搬し、 L S I 1 2 2〜 1 2 4で復調されデ一 夕転送が完結する。
配線導体 2 2 2 η、 2 2 2 ！)〜 2 2 4 η、 2 2 4 ρには差動の信 号から起電された差動の信号が伝搬し、 L S I 1 2 2〜 1 2 4では 差動コンパレ一夕により復調されいてる。
図 1 2 に示した布線においては、 L S I 1 2 1 と同様に、 L S I 1 2 2〜 1 2 4のいずれから出力された信号も、 残りの L S I に後 方クロス トークとして到着し、 復調されデータ転送が完結する。 す なわち、 この網目状の布線により、 全ての L S I 間でのデータ転送 を可能としている。
図 1 3 に L S I から出力される信号と、 受信され復調される後方 クロス トークノイズを示す。 本発明の第 4の実施例において、 出力 される信号は" H " がほぼ 5 V、 " L " がほぼ 4 Vで、 いわゆる P — E C Lに互換の出力レベルである。 L S I から出力される信号は 例えば L S I 1 2 1であれば、 2 2 1 p、 2 2 1 nの順に " H " " L " ないし" L " " H " の組み合わせとなる。 この信号が印刷回路 基板の配線導体間の間隙結合を介してクロス トークとして G N Dレ ベルを中心として 6 0〜 7 O mVの振幅の信号を起電する。 例えば 2 2 1 p、 2 2 1 nの順に" H " " L " であれば、 4 1 0 p、 4 1 0 nを起電する。
図 1 3 に示すコンパレ一夕 5は入力側に 5 1 p、 5 1 nを、 その 出力として 5 2 を有する。 L S I 1 2 2 を例にすれば、 5 1 pは 2 2 2 pに、 5 I nは 2 2 2 ηに接続され、 2 2 2 ρ， 2 2 2 ηに 4 1 Ο ρ、 4 1 O nの組み合わせの信号が伝搬し、 L S I 1 2 2の差 動コンパレ一夕 5 に受信されて、 復調されて" H " の信号 5 1 を得 る。
本発明の第 4の実施例において配線導体に起電される振幅は、 本 発明の第 1〜 3の実施例で起電される振幅と変わりない。 しかし、 配線導体を 2本で一組とし、 一方の極性を反転させ差動回路を構成 することで、 受信する L S I の差動コンパレータの入力振幅は、 元 の 2倍の 1 2 0〜 1 4 O mVまで拡大され、 差動コンパレー夕の設 計感度の緩和が図れる。
また、 差動コンパレ一夕に入力される信号について、 振幅の中心 即ち、 グランド電位が何らかの要因で揺れた場合には、 差動コンパ レー夕はグランド電位に依存せずに信号を復調でき、 対ノイズ性に 優れる。 特に、 本発明の間隙結合式バスシステムが搭載される情報 処理装置では、 印刷回路基板や電源回路は給電系インピーダンスを 持つが、 装置内で急峻な負荷変動が生じると、 印刷回路基板や電源 回路が供給する電流に急峻な変化が生じ、 結果としてグラウン ドバ ゥンスというグランド電位の" 浮き上がり " のノイズが生じる。 こ の負荷変動の要因として、 C P Uのアイ ドル状態やスリープ状態か ら動作状態への移行時、 メモリ素子のパヮ一ダウンモードから動作 状態への移行時があげられる。 この時の電流変化は C P Uやメモリ 素子の動作周波数を反映した急峻なもので、 C P Uやメモリ素子の 動作周波数と、 本発明の間隙結合式バスシステムの動作周波数が帯 域的に近いため、 ノイズの影響は大きい。
図 1 3のメカニズムに従い生じた波形の伝搬を図 1 4に示す。 図 1 4において、 横軸は時系列、 縦方向は上から順に L S I 1 2 1〜 1 2 4の順である。
まず L S I 1 2 1が出力した信号 4 l n、 4 1 pは 1 一 2 を介し て起電され 4 1 2 η、 4 1 2 ρ として L S I 1 2 2 に到着し、 次に 1 — 4を介して起電され 4 1 4 n、 4 1 4 p として L S I 1 2 4に 到着し、 次に次に 1 — 3 を介して起電され 4 1 3 n、 4 1 3 p とし て L S I 1 2 3 に到着することを示している。
L S I 1 2 3が出力した信号 4 3 n、 4 3 ρは 3 — 4を介して起 電され 4 3 4 η、 4 3 4 ρ として L S I 1 2 4に到着し、 次に 1 — 3を介して起電され 4 3 l n、 4 3 l p として L S I 1 2 1 に到着 し、 次に 2 — 3 を介して起電され 4 3 2 n、 4 3 2 ρとして L S I 1 2 2 に到着することを示している。 図 1 5 ( a ) に本発明の間隙結合式バスシステムの印刷回路基板 の配線導体の配線パターンの一部を示す。
印刷回路基板の配線導体 2 2 1 p aは図の左上に於いて配線導体
2 2 4 p b と間隙を保って結合している。 この間隙は図 1 2 におけ る P極性側の 1 一 4であり、 配線導体 2 2 3 p aを伝搬してきた信 号が配線導体 2 2 4 p bに、 もしくは配線導体 2 2 4 p bを伝搬し てきた信号が配線導体 2 2 1 p aに起電し、 信号の伝達を図る。 配線導体 2 2 4 p bはこれより右上に向かって斜行する。 配線導 体 2 2 1 p aは右下に向かって斜行し、 右上に向かう配線導体 2 2 4 n b と立体交差の後、 続いて右下に向かって斜行し配線導体 2 2
3 p b と間隙において結合する。
印刷回路基板の配線導体 2 2 3 p aは図の左下に於いてビアホ一 ルを介して配線導体 2 2 3 p bに接続される。 配線導体 2 2 3 p a は実際は図 1 5の外の左側から布線されており、 左上から斜行して 図のビアホールに至る。 これより、 配線導体 2 2 3 p bはビアホ一 ルより右上に向かつて斜行し、 右上より斜行して降りてく る 2 2 1 n a と立体交差し、 続いて、 右下に向かって斜行してきた配線導体 2 2 1 p a と間隙において結合する。 この間隙は図 1 2 における p 極性側の 1 一 3である。
左中程では、 配線導体 2 2 1 n a と配線導体 2 2 3 n aが間隙に おいて結合している。 この間隙は図 1 2 における n極性側の 1 — 4 である。 配線導体 2 2 4 n bは図 1 5の外の左側から布線されてお り、 左下から斜行して間隙に至る。 配線導体 2 2 4 n bは引き続き 右上に向かって斜行し配線導体 2 2 1 a と立体交差した後、 引き 続き右上に向かって斜行し 2 2 2 n a と間隙において結合する。
2 2 1 a , 2 2 1 n a、 2 2 2 n a , 2 2 3 p aは信号層 2 0 0 a、 2 2 4 p b、 2 2 4 n b、 2 2 3 n b、 2 2 3 p bは 2 0 0 b層に布線される。 2 2 1 p a、 2 2 1 n a , 2 2 3 n a、 2 2 3 p a等の信号線を取り巻く様にグランド層ビアホールを介して接地 されたパターンが設けられている。
この接地はいわゆるガー ドパターンと呼ばれ、 ガードパターンに より、 例えば 2 2 1 p a と 2 2 3 p aの間が電磁界の遮蔽がなされ 同一信号層内での結合を排除している。
このガー ドパターンを図 1 5 ( b ) のように構成してもよい。 す なわち、 同一信号である信号線 2 2 1 p a と 2 2 1 n a間にはガ一 ドパターンは設けず、 隣接信号間である 2 2 1 n a と 2 2 3 p aあ るいは、 2 2 2 n a と 2 2 1 p a間にはガー ドパターンを設ける。 このように同一信号の pチヤンネルと nチヤンネルの配線間にはガ ードパターンを設けず、 同一層にある隣接信号間にはガ一 ドパター ンを設けるように構成する。 このように構成することで、 同一信号 の Pチャンネルと nチャンネルの配線間は電磁結合が強く、 インピ —ダンスの乱れが少ない。 かつ、 クロス トークを生成するための間 隙に於いて、 図 1 5 ( a ) に対し 4信号線間で電磁結合しているが それぞれの間でクロス トークを生じるので所望の信号を起電できる, また、 本発明の間隙結合式バスシステムを実現する図 1 5の基板 において、 導体配線の交差する箇所ではクロス トークノイズの発生 メカニズムにより信号が起電される。 先に示した間隙において、 起 電される信号のパルス幅は、 配線導体の並行布線長に従っている。 本発明の実施例においてこの並行布線長は 2 c m〜 5 c m程度であ る。 この並行布線長は L S I の入力回路である差動コンパレータの パルス幅に対する感度に基づき決定されている。 L S I のプロセス 即ち 0. 3 5 / mと言った加工精度が今後より微細化されることで 差動コンパレータのパルス幅に対する感度も向上し、 並行布線長は 短くできる。
図 1 5中、 信号層間で配線導体が立体交差する部位、 例えば 2 2 l p a と 2 2 4 n b、 あるいは 2 2 l n a と 2 2 3 p bにおレ て、 導体配線の交差角度はいずれも直角である。 このように直角に立体 交差させることで導体配線間の間隙結合に係る布線長は最小となり クロス トークノイズの発生メカニズムにより起電される信号は微小 となり、 差動コンパレータの感度より も短いパルス幅となり、 差動 コンパレー夕では無視される。
よって、 図 1 5 に示した本発明の間隙結合式バスシステムの印刷 回路基板の配線導体の配線パターンにより、 図 1 2で意図したとお り、 結合すべき配線導体の立体交差と、 結合してはいけない配線導 体の立体交差の布線を可能とした。
本発明の第 4の実施例に示した 1 ビッ 卜の信号を差動出力し 2本 1対の配線導体を介し差動コンパレ一夕で復調させることでデータ 転送を行う、 いわゆる差動回路方式は、 本発明の第 2， 第 3の実施 例においても適用が可能である。 また、 その印刷回路基板のパ夕一 ンも図 1 5 に示した通り、 間隙を直角、 並行に立体交差させること で容易に実現できる。
本発明の間隙結合式バスシステムを搭載した情報処理装置を、 図 1 6 〜 1 8 を用いて説明する。 図中、 1 は本発明の間隙結合式バス システムシステムに接続される L S I 、 2 はバスシステムを構成す るケーブル、 2 0 はバスシステムを構成する印刷回路基板の導体及 びその印刷回路基板、 3 は終端抵抗 （群） 、 6 0 はネッ トワークラ ウタないし電子交換機の着信側処理 L S I ないし回路群、 6 1 はネ ッ トワーク ラウ夕ないし電子交換機の送信側処理 L S I ないし回路 群、 7 はネッ トヮ一ク ラウ夕ないし電子交換機のネッ トワーク側ィ ンターフェース L S I ないしイ ンターフェース回路群、 8 はマルチ プロセッサを構成する C P U、 9 0 はキャ ッシュメモリないし口一 カルメモリおよびそのコン ト ローラ、 9 1 は主記憶を構成するメモ リモジュール、 9 2 は L A Nイ ンタフェースの L S I ないし回路群 9 3 はディ スクコン トローラ L S I ないし回路群、 9 4は H D Dで ある。
図 1 6 、 図 1 7 はネッ トヮ一クラウ夕ないし電子交換機の内部構 成を示している。
図 1 6 を用いて、 間隙結合式バスシステムを実装したケーブルを バックプレーンとしたネッ トヮ一クラウ夕ないし電子交換機の内部 構成を説明する。 図 1 6 において、 L S I I とバスシステムを構成 するケーブル 2 と終端抵抗 （群） 3 によ り本発明の間隙結合式バス システムは構成される。 L S I 1 はスシステムを構成するケーブル 2 に複数個 （図 1 6 においては 4個） 接続されているが、 1個ずつ 別々の印刷回路基板に搭載されている。 この印刷回路基板には L S I 1 の他に、 ネッ トワーク ラウ夕ないし電子交換機の着信側処理 L S I ないし回路群 6 0 と、 ネッ 卜ワーク ラウ夕ないし電子交換機の 送信側処理 L S I ないし回路群 6 1 と、 ネッ トワークラウ夕ないし 電子交換機のネッ トヮ一ク側イ ンタ一フェース L S I ないしイ ン夕 —フヱース回路群 7が搭載される。
ネッ トヮ一ク ラウ夕ないし電子交換機のネッ トワーク側イ ンタ一 フェース L S I ないしイ ン夕一フェース回路群 7 の左側には外、 即 ちネッ トワーク ラウ夕でにおける L A Nや W A Nや、 I S D N等の 一般の公衆電話回線や、 専用線、 フレームリ レー等のディ ジタル回 線の光ファイバ一ケーブルや同軸、 より対線等の金属ケーブルが接 続され、 各ネッ トワーク、 回線間のパケッ ト処理を行う。 電子交換 機なら、 加入者回線や電話局内の他の電子交換機との回線、 交換局 間の基幹回線の光ファイバ一ケーブルや同軸、 よ り対線等の金属ケ
—ブルが接続され、 回線間のパケッ ト処理を行う ことで、 加入者回 線、 基幹回線と言った複数のレイヤー間での交換を行っている。
具体的な動作を説明する。 ネッ トワークラウ夕ないし電子交換機 のネッ トワーク側イ ン夕一フェース L S I ないしイ ンターフェース 回路群 7で受信されたパケッ トは、 ネッ トワーク ラウ夕ないし電子 交換機の着信側処理 L S I ないし回路群 6 0で、 バケツ 卜のヘッダ とデータに分離され、 ヘッダに示されたァ ド レスが解析された後、 バケツ トの転送先が決定される。
転送先が同一基板上の、 ネッ トワーク ラウ夕ないし電子交換機の ネッ トヮ—ク側イ ンターフェース L S I ないしイ ン夕一フェース回 路群 7 に接続された回線ゃネッ トワークならば、 バケツ 卜はネッ ト ワークラウ夕ないし電子交換機の着信側処理 L S I ないし回路群 6 0から、 ネッ トワーク ラウ夕ないし電子交換機の送信側処理 L S I ないし回路群 6 1 に受け渡されヘッダを新たなヘッダに交換された 後、 該当する回線ないしネッ トワークが接続されたネッ トヮ一クラ ウタないし電子交換機のネッ トワーク側イ ン夕一フェース L S I な いしイ ンタ一フェース回路群 7 には受け渡され、 送信される。
転送先が別の基板上の、 ネッ トヮ一ク ラウ夕ないし電子交換機の ネッ トワーク側イ ンタ一フェース L S I ないしイ ン夕一フェース回 路群 7 に接続された回線やネッ トワークならば、 L S I 1 にバケツ トは受け渡され、 L S I 1 よ り、 バスシステムを構成するケーブル 2 を介して他の基板上の L S I 1 に転送される。 L S I 1 よ り、 バ スシステムを構成するケーブル 2 に出力されるパケッ トには新たな ヘッダに相当するァ ドレスが付されており、 このァ ド レスが割り 当 てられている別の印刷回路基板上の L S I 1 は、 受信したパケッ ト を同一印刷回路基板上の、 ネッ トヮ一ク ラウ夕ないし電子交換機の 送信側処理 L S I ないし回路群 6 1 に受け渡し、 ヘッダを新たなへ ッダに交換された後、 該当する回線ないしネッ トワークが接続され たネッ トワークラウ夕ないし電子交換機のネッ トワーク側イ ン夕一 フエ一ス L S I ないしイ ンタ一フェース回路群 7 には受け渡し、 送 信する。
図 1 6 において、 バスシステムを構成するケーブル 2 は、 本発明 の第 3 の実施例に示した間隙結合式バスシステムによ り、 ク ロック スキューの微小なクロックの給電を実現している。 また、 本発明の 第 1 もしく は 4の実施例に示した間隙結合式バスシステムによ り、 L S I 1 間での L S I 1 を指し示すア ドレスと、 交換されるバケツ トをケーブル 2 によ り伝搬する。 ケーブル 2 は、 クロック、 データ バケツ トおよびア ドレスの伝送線路を含む。
図 1 6において、 バスシステムを構成するケーブル 2はいわゆる バックプレーンを実現している。 ここで、 「バックプレーン」 とは 双方向にデータ伝送を行う ことのできるバックプレーンバスを可撓 性のあるケーブルで構成したものである。 ケーブル 2は例えば F P C (Flexible Printed Ci rcui t)で構成することができる。
図 1 7 を用いて、 間隙結合式バスシステムを実装した印刷回路基 板をバックプレーンとしたネッ トヮ一クラウ夕ないし電子交換機の 内部構成を説明する。 簡単のため図 1 6 に重複する説明は省略する, 図 1 7 において、 L S I 1 は、 バスシステムを構成する印刷回路 基板の導体及びその印刷回路基板 2 0 に機械的 · 電気的に接続され. L S I 1 に接続された導体配線が L S I 1 の近傍の終端抵抗 （群） 3で終端されて、 間隙結合式バスシステムを実現している。 バスシ ステムを構成する印刷回路基板の導体及びその印刷回路基板 2 0の 配線は、 本発明の第 3の実施例に示した間隙結合式バスシステムに より、 クロックスキューの微小なクロックの給電を実現している。 また、 本発明の第 2の実施例に示した間隙結合式バスシステムによ り、 L S I 1 間での L S I 1 を指し示すア ドレスと、 交換されるパ ケッ トを伝搬する。
本発明の第 2の実施例の間隙結合式バスシステムを適用したこと で、 1つの L S I 1から残りの L S I 1 に転送されたパケッ トは、 残りの L S I 1 において同着する。 この同着により、 次にパケッ ト を出力する権利いわゆるバス権を持つ L S I は容易に、 先の L S I 1 の転送サイクルの終了を認知できる。 これにより、 パケッ トを出 力する L S I 1 の切換時間は短縮され、 よりデータ転送効率が向上 する。
図 1 8 を用いて、 間隙結合式バスシステムを実装したコンビュ一 夕の内部構成を示す。
図 1 8において、 L S I 1 は、 バスシステムを構成する印刷回路 基板の導体及びその印刷回路基板 2 0 に機械的 · 電気的に接続され L S I 1 に接続された導体配線が L S I 1 の近傍の終端抵抗 （群） 3で終端されて、 間隙結合式バスシステムを実現している。 バスシ ステムを構成する印刷回路基板の導体及びその印刷回路基板 2 0の 配線は、 本発明の第 3の実施例に示した間隙結合式バスシステムに より、 クロックスキューの微小なクロックの給電を実現している。 また、 本発明の第 2の実施例に示した間隙結合式バスシステムによ り、 L S I 1 間での L S I 1 を指し示すア ドレスと、 データを伝搬 する。
L S I 1が搭載されている基板は、 図中上から順に、 上 2枚がマ ルチプロセッサを実現するプロセッサエレメン ト、 その下が、 メモ リモジュールを搭載するメモリ ライザカード、 一番したが L A N等 のネッ トヮ一クインタフエース、 S C S I やファイバ一チャネル等 を介して H D Dを接続するディスクコン トロ一ラを搭載した I ZO カー ドである。
プロセッサエレメン トには 8の C P Uと L S I 1 とキャッシュメ モリ 9 0が搭載され、 C P Uバスにより接続されている。 L S I 1 はプロセッサエレメント上では、 キャッシュコントローラとして、 キャッシュメモリ 9 0 を制御している。 メモリ ライザカー ドには、 L S I 1 と主記憶を構成するメモリモ ジュール 9 1が搭載され、 L S I 1 はメモリ コ ン トローラとして主 記憶を構成するメモリモジュール 9 1 の読み出し、 書き込みを制御 している。
1 ノ0カー ドには、 L S I 1 と L A Nイ ンタフェースの L S I 9 2 とディ スクコ ン トローラ L S I ないし回路群 9 3が搭載され、 L S I 1 と L A Nイ ン夕フェースの L S I 9 2、 ディ スクコ ン トロー ラ L S I ないし回路群 9 3は I ZOバスによ り接続されている。 ま た、 ディ スクコ ン ト ローラ L S I ないし回路群 9 3は S C S I ゃフ アイバーチャネル等を介して HD D 9 4を接続する。
バスシステムを構成する印刷回路基板の導体及びその印刷回路基 板 2 0のバスは、 プロセッサエレメン ト と主記憶を搭載したメモリ ライザカー ドと I ZOカー ドに対して、 クロックスキューの微小な クロ ックの給電を実現している。 また、 本発明の第 2の実施例に示 した間隙結合式バスシステムにより、 L S I 1 間での L S I 1 を指 し示すア ド レスと、 交換されるパケッ トを伝搬する。
また、 キャ ッシュのコヒ一レンシ情報等、 プロセッサエレメ ン ト メモリ ライザカー ド、 I ノ0カー ド間で同着する必要のある信号線 が、 本発明の第 2の実施例に示した間隙結合式バスシステムによ り 実現されている。 産業上の利用可能性
本発明は情報処理装置に利用可能であり、 特にそのバスシステム の制作に利用して好適である。

Claims

請求の範囲
1 . おのおの、 信号を送受信する少なく とも 1 つの送受信回路を具 備した少なく とも 3個のモジュールに対して、 それぞれ接続される 少なく とも 3つの信号配線と、
各信号配線の他端に接続された、 前記信号配線の特性イ ンピーダ ンスとほぼ同値の終端抵抗とを備え、
前記少なく とも 3つの信号配線は、 前記少なく とも 3個のモジュ ールのうち異なる 2つのモジュールの組み合わせ毎に、 それらの信 号配線同士が所定の間隙をもって並行に布線される部位を有するこ とを特徴とする間隙結合式バスシステム。
2 . 請求項 1 において、 前記少なく とも 3つの信号配線は、 互レ 立体交差する ことによ り、 ほぼ網目状に布線される ことを特徴とす る間隙結合式バスシステム。
3 . 請求項 2 において、 前記信号配線は立体交差する部位で並行に 布線されることを特徴とした間隙結合式バスシステム。
4 . 請求項 1 において、 前記少なく とも 3個のモジュールは一列に 配置されると共に、 これらに対応する前記終端抵抗は当該モジュ一 ルから離間した位置において前記モジュールの列に並列に配置され、 各信号配線は対応するモジュールと終端抵抗との間で蛇行して布線 されることを特徴とする間隙結合式バスシステム。
5 . 請求項 2 において、 前記少なく とも 3個のモジュールは一列に 配置されると共に、 これらに対応する前記終端抵抗は当該モジュ一 ルから離間した位置において前記モジュールの列に並列に配置され 各信号配線は対応するモジュールと終端抵抗との間で蛇行して布線 されることを特徴とする間隙結合式バスシステム。
6 . 請求項 5 において、 前記少なく とも 3個のモジュールは一列に 配置されると共に、 これらに対応する前記終端抵抗は当該モジユー ルから離間した位置において前記モジユールの列に並列に配置され 各信号配線は対応するモジュールと終端抵抗との間で蛇行して布線 されることを特徴とする間隙結合式バスシステム。
7 . 請求項 2 において、 前記信号配線は立体交差する部位の一部に おいて、 信号配線同士が直角に交差して布線されることを特徴とす る間隙結合式バスシステム。
8 . 請求項 1 において、 各信号配線の両端に位置する各モジュール とこれに対応する各終端抵抗とは隣接配置され、 前記少なく とも 3 つの信号配線の各々は、 当該モジュールから対応する終端抵抗まで 環状ないし折り返し構造で布線されることを特徴とする間隙結合式 バスシステム。
9 . 請求項 8 において、 前記少なく とも 3個のモジュールはほぼ一 列に配置され、 各モジュールの信号配線は、 自己の送受信回路から 対応する終端抵抗まで環状ないし折り返し構造で布線される途上に おいて、 順次、 他の信号配線と並行に近接して布線される部位を有 することを特徴とする間隙結合式バスシステム。
1 0 . 請求項 8 において、 前記環状ないし折り返し構造をとる各信 号配線の長さは、 いずれの前記モジュールにおいてもほぼ等長であ り、 かつ、 1つのモジュールの送受信回路から前記並行に近接して 布線される部位を経由して他のモジュールの送受信回路へ到達する までの経路の長さは、 各信号配線の長さとほぼ等長であることを特 徴とする間隙結合式バスシステム。
1 1 . 請求項 9 において、 前記環状ないし折り返し構造をとる各信 号配線の長さは、 いずれの前記モジュールにおいてもほぼ等長であ り、 かつ、 1つのモジュールの送受信回路から前記並行に近接して 布線される部位を経由して他のモジュールの送受信回路へ到達する までの経路の長さは、 各信号配線の長さとほぼ等長であることを特 徴とする間隙結合式バスシステム。
1 2 . おのおの、 信号を送受信する少なく とも 1つの送受信回路を 具備した少なく とも 3個のモジュールに対して、 それぞれ接続され る少なく とも 3つの信号配線と、
各信号配線の他端に接続された、 前記信号配線の特性インピーダ ンスとほぼ同値の終端抵抗とを備え、 前記少なく とも 3つの信号配線の 1 つを基幹の信号配線とし、 該 基幹の信号配線には順次別のモジュールの信号配線が所定の間隙を もって並行に布線されスタブを構成し、
前記基幹の信号配線を有するモジュールから、 前記並行に布線さ れる部位を経て、 前記スタブを構成する別の信号配線をたどり前記 別のモジュールに至る経路の長さが、 前記別のモジュールのそれら とほぼ等長であることを特徴とする間隙結合式バスシステム。
1 3 . 請求項 1 において、
前記送受信回路が接続される信号配線は 2本の配線導体を有し、 前記送受信回路の送信回路は、 その入力の論理値に応じて、 前記
2本の配線導体の一方には同値、 他方には反転した値を出力し、 前記送受信回路の受信回路は、 前記 2本の配線導体の一方の前 記同値と、 他方の前記反転した値を入力とし、 前記論理値を復調し 出力する差動回路の構成をとることを特徴とする間隙結合式バスシ ステム。
1 4 . 請求項 8 において、
前記送受信回路が接続される信号配線は 2本の配線導体を有し、 前記送受信回路の送信回路は、 その入力の論理値に応じて、 前記 2本の配線導体の一方には同値、 他方には反転した値を出力し、 前記送受信回路の受信回路は、 前記 2本の配線導体の一方の前記 同値と、 他方の前記反転した値を入力とし、 前記論理値を復調し出 力する差動回路の構成をとる ことを特徴とする間隙結合式バスシス テム。
1 5 . 請求項 1 2 において、
前記送受信回路が接続される信号配線は 2本の配線導体を有し、 前記送受信回路の送信回路は、 その入力の論理値に応じて、 前記
2本の配線導体の一方には同値、 他方には反転した値を出力し、 前記送受信回路の受信回路は、 前記 2本の配線導体の一方の前記 同値と、 他方の前記反転した値を入力とし、 前記論理値を復調し出 力する差動回路の構成をとることを特徴とする間隙結合式バスシス テム。
PCT/JP1997/003922 1996-10-30 1997-10-29 Systeme a bus de couplage a discontinuite WO1998019225A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE69735350T DE69735350T2 (de) 1996-10-30 1997-10-29 Lückenüberbrückungs-bussystem
US09/297,359 US6600790B1 (en) 1996-10-30 1997-10-29 Gap-coupling bus system
EP97909668A EP1011039B1 (en) 1996-10-30 1997-10-29 Gap-coupling bus system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8/288366 1996-10-30
JP28836696A JP3442237B2 (ja) 1996-10-30 1996-10-30 間隙結合式バスシステム

Publications (1)

Publication Number Publication Date
WO1998019225A1 true WO1998019225A1 (fr) 1998-05-07

Family

ID=17729281

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/003922 WO1998019225A1 (fr) 1996-10-30 1997-10-29 Systeme a bus de couplage a discontinuite

Country Status (5)

Country Link
US (1) US6600790B1 (ja)
EP (1) EP1011039B1 (ja)
JP (1) JP3442237B2 (ja)
DE (1) DE69735350T2 (ja)
WO (1) WO1998019225A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3757757B2 (ja) 2000-05-18 2006-03-22 株式会社日立製作所 リード優先メモリシステム
JP3859943B2 (ja) * 2000-07-25 2006-12-20 エルピーダメモリ株式会社 データ送信装置、データ転送システムおよび方法
TW530248B (en) * 2000-08-09 2003-05-01 Hitachi Ltd Data transmission system of directional coupling type using forward wave and reflective wave
JP4136495B2 (ja) 2001-08-08 2008-08-20 株式会社日立製作所 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法
JP2003050256A (ja) 2001-08-08 2003-02-21 Hitachi Ltd プリント基板検査装置
US20030117183A1 (en) * 2001-12-20 2003-06-26 Claude Thibeault Methods, apparatus, and systems for reducing interference on nearby conductors
US6909052B1 (en) 2002-08-23 2005-06-21 Emc Corporation Techniques for making a circuit board with improved impedance characteristics
JP4741226B2 (ja) 2003-12-25 2011-08-03 株式会社日立製作所 半導体メモリモジュール、およびメモリシステム
ITUD20040181A1 (it) * 2004-09-21 2004-12-21 Eurotech Spa Scheda elettronica modulare per una rete di comunicazione
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
US8131903B2 (en) * 2007-04-30 2012-03-06 Hewlett-Packard Development Company, L.P. Multi-channel memory connection system and method
JP4630885B2 (ja) * 2007-05-01 2011-02-09 富士通株式会社 情報処理装置
DE102011113656A1 (de) * 2011-09-19 2013-03-21 Erni Electronics Gmbh Mehrlagige elektrische Leiterplatte
US8970237B2 (en) * 2012-05-07 2015-03-03 Tesla Motors, Inc. Wire break detection in redundant communications
FR3002639A1 (fr) * 2013-02-25 2014-08-29 Bigot Jerome Le Detecteur de gaz avec cheminements de longueur cumulee constante
EP3158605A1 (en) * 2014-06-23 2017-04-26 Blue Danube Systems Inc. Coupling of signals on multi-layer substrates
CN106535472B (zh) * 2017-01-12 2019-08-02 郑州云海信息技术有限公司 一种pcb及信号传输系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299908A (ja) * 1992-04-17 1993-11-12 Fujitsu Ltd バックワイヤリングボードの高周波クロック分岐バス
JPH07141079A (ja) * 1993-09-27 1995-06-02 Hitachi Ltd バス配線
JP3071798B2 (ja) * 1990-01-30 2000-07-31 日産自動車株式会社 自動車用燃料タンク

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1548848A (ja) 1967-01-13 1968-12-06
FR2631169B1 (fr) 1988-05-04 1990-07-13 Cit Alcatel Dispositif de distribution de signaux numeriques a tres hauts debits
JPH0371798A (ja) 1989-08-11 1991-03-27 Hitachi Ltd 車載用再生装置
JPH0619692B2 (ja) 1990-10-19 1994-03-16 株式会社グラフィコ ラジアル・バス
JPH0619693B2 (ja) 1990-11-16 1994-03-16 株式会社グラフィコ ラジアル・バス
JPH06161972A (ja) 1992-11-25 1994-06-10 Mitsubishi Precision Co Ltd マルチプロセッサシステム
JP3060269B2 (ja) 1993-02-22 2000-07-10 沖電気工業株式会社 可変配線バックボード
JP2912131B2 (ja) 1993-08-23 1999-06-28 日本電気株式会社 Ｌｓｉ配線構造
US5555540A (en) 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
US6125419A (en) * 1996-06-13 2000-09-26 Hitachi, Ltd. Bus system, printed circuit board, signal transmission line, series circuit and memory module
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
JP2000122761A (ja) * 1998-10-14 2000-04-28 Hitachi Ltd バスシステム及びそれを用いたメモリシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071798B2 (ja) * 1990-01-30 2000-07-31 日産自動車株式会社 自動車用燃料タンク
JPH05299908A (ja) * 1992-04-17 1993-11-12 Fujitsu Ltd バックワイヤリングボードの高周波クロック分岐バス
JPH07141079A (ja) * 1993-09-27 1995-06-02 Hitachi Ltd バス配線

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1011039A4 *

Also Published As

Publication number Publication date
EP1011039B1 (en) 2006-03-01
EP1011039A1 (en) 2000-06-21
DE69735350T2 (de) 2006-08-03
JP3442237B2 (ja) 2003-09-02
US6600790B1 (en) 2003-07-29
JPH10133794A (ja) 1998-05-22
DE69735350D1 (de) 2006-04-27
EP1011039A4 (en) 2001-08-22

Similar Documents

Publication Publication Date Title
WO1998019225A1 (fr) Systeme a bus de couplage a discontinuite
JPH05314068A (ja) 集積バックプレーン相互接続アーキテクチャ
TW200532894A (en) Electronic circuit
US6633934B1 (en) Computer system having reduced cabling requirements
US6940362B2 (en) Printed wiring board for controlling signal transmission using paired inductance and capacitance
JP2001027918A (ja) 方向性結合式メモリシステム
JP3765192B2 (ja) 方向性結合式バスシステム
JP2007207227A (ja) 改善されたマルチモジュールメモリバス構造を有するメモリシステム
US5548734A (en) Equal length symmetric computer bus topology
CA2529132A1 (en) Serial bus interface and method for serially interconnecting time-critical digital devices
JP2002261420A (ja) 相互接続装置
JP2004228478A (ja) プリント配線基板
CN107112040A (zh) 用于更好信号质量的新颖高速信号路由拓扑
JP2016018628A (ja) 信号伝送用ケーブル
JP2004062530A (ja) メモリモジュール及びメモリシステム
US5757249A (en) Communication system having a closed loop bus structure
JP2001111408A (ja) 高速信号伝送配線実装構造
JP4048023B2 (ja) 非接触差動バスのコモンノイズ減少
JPH04115638A (ja) クロック分配方式
JP2004281960A (ja) 符号間干渉抑制抵抗を用いた超高速インタフェース
JP3676736B2 (ja) データインタフェース回路
US8338992B2 (en) Transmission device using a plurality of elementary return conductors
JP2004095786A (ja) ノイズフィルタおよびノイズフィルタ付き差動信号配線
JP2020057956A (ja) 回路基板、回路装置及び画像処理装置
JP4522056B2 (ja) 整合のとれた応答を生じる４ドロップ・バス

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1997909668

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09297359

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1997909668

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1997909668

Country of ref document: EP