DE102011113656A1 - Mehrlagige elektrische Leiterplatte - Google Patents
Mehrlagige elektrische Leiterplatte Download PDFInfo
- Publication number
- DE102011113656A1 DE102011113656A1 DE102011113656A DE102011113656A DE102011113656A1 DE 102011113656 A1 DE102011113656 A1 DE 102011113656A1 DE 102011113656 A DE102011113656 A DE 102011113656A DE 102011113656 A DE102011113656 A DE 102011113656A DE 102011113656 A1 DE102011113656 A1 DE 102011113656A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- circuit board
- signal layer
- electrical circuit
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0723—Shielding provided by an inner layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
- Die vorliegende Erfindung betrifft eine mehrlagige elektrische Leiterplatte, welche insbesondere der PICMG-Spezifikation EXP.0 genügt.
- Stand der Technik
- Es ist bekannt, hochfrequente Signale führende Leiterbahnen in einer Signalschicht einer elektrischen Leiterplatte anzuordnen, die zwischen Abschirmschichten eingebettet ist. Dabei befinden sich die beiden Leiterbahnen eines symmetrischen Leitungspaares in einer Ebene nebeneinander. Um ein Übersprechen zwischen zwei benachbarten Leitungspaaren zu verhindern, können diese in übereinanderliegende Signalschichten verlegt werden. Dies führt zu einer höheren Anzahl von Signalschichten, was die Dicke der Leiterplatte vergrößert und die Herstellungskosten erhöht.
- Mehrlagige elektrische Leiterplatten können beispielsweise ausgelegt sein, um mit einem Steckverbinder kontaktiert werden zu können, der zwei dreipaarige ZD-Messerleisten aufweist. Derartige Leiterplatten müssen die patentfreien Spezifikationen der PICMG (PCI Industrial Computer Manufacturing Group) erfüllen. Durch eine Vorgabe in der PICMG-Spezifikation EXP.0 (CompactPCI Express) für High-End Systeme in 19-Zoll-Technik ergeben sich hierbei unvermeidbare Überkreuzungen von Leiterbahnpaaren. Die übliche Technik für die Entflechtung besteht darin, je Steckverbinderpaar jeweils eine Signalschicht vorzusehen. Sollte eine Schicht je Steckverbinderpaar aufgrund der sich ergebenden Situation noch immer nicht genügen, wäre mindestens noch eine weitere Signallage erforderlich. Im Fall von der PICMG-Spezifikation EXP.0 ist die Entflechtung auf drei Lagen mit herkömmlicher Technik wegen der Überkreuzung nicht zu erreichen.
- Zwischen zwei Signallagen muss eine ausreichende Signalintegrität erreicht werden. Dies erfordert eine Einhaltung der Systemimpedanz, in diesem Fall von 100 Ohm differenziell. Außerdem muss ein ausreichend niedriges Signalübersprechen zwischen den Leiterbahnen gewährleistet sein. Dies kann durch jeweils eine abschirmende Schicht erreicht werden (Groundschicht; GND). Damit ist durch das Einbringen einer weiteren Signalschicht in der Regel auch noch eine zusätzliche GND-Schicht erforderlich, was dazu führt, dass der Herstellungsaufwand und damit die Herstellungskosten für die mehrlagige Leiterplatte steigen.
- Es ist daher die Aufgabe der vorliegenden Erfindung, eine Leiterplatte bereitzustellen, welche der PICMG-Spezifikation EXP.0 genügt und bei ihrer Herstellung einen geringeren Materialbedarf aufweist als eine herkömmliche mehrlagige elektrische Leiterplatte.
- Offenbarung der Erfindung
- Die erfindungsgemäße mehrlagige elektrische Leiterplatte umfasst eine erste Signalschicht und eine zweite Signalschicht. Die erste Signalschicht umfasst mindestens eine erste Leiterbahn und einen ersten Abschirmbereich. Die zweite Signalschicht umfasst mindestens eine zweite Leiterbahn und einen zweiten Abschirmbereich. Mindestens eine erste Leiterbahn und mindestens eine zweite Leiterbahn sind so anordenbar, dass sie sich in mindestens einem Kreuzungspunkt kreuzen. Jede erste Leiterbahn ist an jedem Punkt, an dem sie sich nicht mit der zweiten Leiterbahn kreuzt, benachbart zum zweiten Abschirmbereich angeordnet. Insbesondere ist sie über dem zweiten Abschirmbereich angeordnet. Jede zweite Leiterbahn ist an jedem Punk!, an dem sie sich nicht mit der ersten Leiterbahn kreuzt, benachbart zum ersten Abschirmbereich angeordnet. Insbesondere ist sie über dem zweiten Abschirmbereich angeordnet.
- In der erfindungsgemäßen mehrlagigen Leiterplatte erübrigt sich eine üblicherweise notwendige abschirmende GND-Schicht zwischen der ersten Signalschicht und der zweiten Signalschicht, weil alle ersten Leiterbahnen und zweiten Leiterbahnen durch die erfindungsgemäße Leiterplattengestaltung ausreichend weit voneinander entfernt sind. Der notwendige Abstand zwischen den Leiterbahnen reduziert sich erfindungsgemäß in Folge hoher Verkoppelungen der Signale in den Leiterbahnen jeder Signalschicht mit einer benachbarten Abschirmschicht.
- Unter einer Signalschicht wird erfindungsgemäß jede Schicht der mehrlagigen Leiterplatte verstanden, welche Leiterbahnen aufweist, auch wenn sich in dieser Schicht zusätzliche Abschirmbereiche befinden. Unter einer Abschirmschicht bzw. GND-Schicht wird jede Schicht verstanden, die einen Abschirmbereich und keine Leiterbahnen aufweist. Als Abschirmbereich wird ein Bereich aus elektrisch leitendem Material verstanden, welcher eingerichtet ist, um im Betrieb der Leiterplatte geerdet zu werden.
- Um ein ausreichend niedriges Übersprechen zwischen den Leiterbahnen zu gewährleisten, ist es erfindungsgemäß bevorzugt, dass die erste Signalschicht und die zweite Signalschicht zwischen einer ersten Abschirmschicht und einer zweiten Abschirmschicht angeordnet sind. Besonders bevorzugt ist der Abstand zwischen der ersten Signalschicht und der zweiten Signalschicht größer als der Abstand zwischen der ersten Signalschicht und der ersten Abschirmschicht und außerdem größer als der Abstand zwischen der zweiten Signalschicht und der zweiten Abschirmschicht. Hierdurch erfolgt eine stärkere Koppelung der Signale mit den Abschirmschichten, als mit den Abschirmbereichen der Signalschichten.
- Weiterhin ist erfindungsgemäß bevorzugt, dass die mehrlagige elektrische Leiterplatte eine dritte Signalschicht umfasst, die zwischen der zweiten Abschirmschicht und einer dritten Abschirmschicht angeordnet ist und mindestens eine dritte Leiterbahn umfasst. Dies gewährleistet die Entflechtung aller differenziellen Signale, die nach EXP.0 auf drei Steckverbinderpaarreihen angeordnet sind, auf nur drei Signallagen.
- Die Anforderungen der Spezifikation EXP.0 können erfindungsgemäß erfüllt werden, indem die dritte Signalschicht mehrere dritte Leiterbahnen umfasst und die dritten Leiterbahnen sich nicht überkreuzen.
- Der erfindungsgemäße Leiterplattenaufbau ermöglicht es, dass in jeder Signalschicht jeweils zwei Leiterbahnen (innerhalb eines Leiterbahnenpaares) in einem Abstand von maximal 300 μm angeordnet sind. Dies ermöglicht eine sehr platzsparende Anordnung der Leiterbahnen.
- Weiterhin ermöglicht die Verwendung der erfindungsgemäßen ersten Signalschicht mit einem ersten Abschirmbereich und zweiten Signalschicht mit einem zweiten Abschirmbereich, dass die Leiterbahnen eine Strukturbreite von maximal 250 μm aufweisen.
- Die Dicke der Signalschichten und die Dicke der Abschirmschichten wird kann erfindungsgemäß so gewählt werden, wie in herkömmlichen mehrlagigen elektrischen Leiterplatten, nämlich in einem Bereich von 5 μm bis 70 μm.
- Damit alle Signale innerhalb eines Leiterbahnenpaares die Strecke von einem elektrischen Kontakt zu einem anderen damit verbundenen elektrischen Kontakt innerhalb derselben Zeit zurücklegen, ist erfindungsgemäß bevorzugt, dass alle Leiterbahnen, die sich in einem gemeinsamen Leiterbahnenpaar befinden, dieselbe Länge aufweisen. Besonders bevorzugt ist, dass alle Leiterbahnen, die sich in derselben Signalschicht befinden, dieselbe Länge aufweisen. Es ist erfindungsgemäß ganz besonders bevorzugt, dass alte Leiterbahnen der mehrlagigen elektrischen Leiterplatte dieselbe Länge aufweisen. Dies kann erfindungsgemäß verwirklicht werden, indem die Leiterbahnen nicht notwendigerweise auf dem jeweils kürzesten möglichen Weg zwischen zwei Kontakten geführt werden, sondern vielmehr einen entsprechend verlängerten gekrümmten Verlauf aufweisen, um so eine Angleichung der Leiterbahnenlänge zu ermöglichen. Hierbei wird erfindungsgemäß unter „dieselbe Länge” eine Länge verstanden, das der Längenunterschied zwischen den Leiterbahnen so klein ist, dass er für die Siganlintegrität unerheblich ist.
- Kurze Beschreibung der Zeichnungen
- Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
-
1 stellt schematisch einen Querschnitt einer Ausführungsform der erfindungsgemäßen mehrlagigen Leiterplatte dar; -
2 stellt die erste Abschirmschicht der mehrlagigen elektrischen Leiterplatte gemäß1 dar; -
3 stellt die erste Signalschicht der mehrlagigen elektrischen Leiterplatte gemäß1 dar; -
4 ist eine vereinfachte Darstellung der ersten Signalschicht gemäß3 ; -
5 stellt die zweite Signalschicht der mehrlagigen elektrischen Leiterplatte gemäß1 dar; -
6 ist eine vereinfachte Darstellung der zweiten Signalschicht gemäß5 ; -
7 ist eine vereinfachte Darstellung der Leiterbahnen in der ersten und in der zweiten Signalschicht der mehrlagigen elektrischen Leiterplatte gemäß1 ; -
8 stellt die dritte Signalschicht der mehrlagigen elektrischen Leiterplatte gemäß1 dar. - Ausführungsbeispiele der Erfindung
-
1 stellt einen unmaßstäblichen Querschnitt durch eine Ausführungsform der erfindungsgemäßen mehrlagigen elektrischen Leiterplatte dar. Die oberste Schicht der mehrlagigen elektrischen Leiterplatte ist eine 35 μm dicke Abschirmschicht2 . Diese ist auf einer 230 μm dicken Schicht21 aufgebracht, welche aus einem Halbzeug aus mit duroplastischem Kunststoff vorimprägnierten Fasern besteht (erste Prepregschicht). Diese Schicht21 befindet sich auf einer 35 μm dicken ersten Signalschicht3 . Diese erste Signalschicht3 ist auf einer 1,5 mm dicken Schicht31 aus mit Epoxidharz getränktem Glasfasergewebe aufgebracht (erste Schicht aus Basismaterial FR4). Die Schicht31 ist auf einer 35 μm dicken zweiten Signalschicht4 aufgebracht. Diese ist auf einer 230 μm dicken zweiten Prepregschicht41 aufgebracht. Unter dieser Schicht41 befindet sich eine zweite Abschirmschicht5 mit einer Dicke von 35 μm. Diese Abschirmschicht5 ist auf einer Schicht51 aus Basismaterial FR4 aufgebracht, welche eine Dicke von 1,5 mm aufweist. Die Schicht51 befindet sich auf einer dritten Signalschicht6 mit einer Dicke von 35 μm. Diese ist auf einer 230 μm dicken dritten Prepregschicht61 aufgebracht. Diese Schicht61 befindet sich oberhalb einer dritten Abschirmschicht7 mit einer Dicke von 35 μm. - Die mehrlagige elektrische Leiterplatte ist so ausgeführt, dass sie mit dreipaarigen ZD-Messerleisten kontaktiert werden kann. Sie weist an ihren beiden Enden jeweils drei Spalten von Kontaktpaaren auf, welche in eine Kontaktgruppe aus 6 × 3 Kontaktpaaren und 5 × 3 Kontaktpaaren unterteilt sind.
2 stellt die erste Abschirmschicht2 dar. Auf dieser sind eine erste Spalte von Kontakten11 , eine zweite Spalte von Kontakten12 und eine dritte Spalte von Kontakten13 an einem Ende der Abschirmschicht2 zu erkennen. Auf dem gegenüberliegen Ende der Abschirmschicht2 befindet sich eine vierte Spalte von Kontakten14 , eine fünfte Spalte von Kontakten15 und eine sechste Spalte von Kontakten16 , welche ebenfalls in von dreipaarigen Kontakten eine Kontaktgruppe aus 6 × 3 Kontaktpaaren und 5 × 3 Kontaktpaaren unterteilt sind. Zwischen den Kontakten11 ,12 ,13 ,14 ,15 ,16 befindet sich ein GND-Abschirmbereich22 aus Kupfer. Die zweite Abschirmschicht5 und die dritte Abschirmschicht7 entsprechen in ihrem Aufbau der ersten Abschirmschicht2 . - Die erste Signalschicht
3 ist in3 dargestellt. In dieser werden die ersten Kontaktpaare11 jeweils mit den fünften Kontaktpaaren15 verbunden. Die übrigen Kontaktpaare sind in3 nicht dargestellt. Jedes erste Kontaktpaar11 wird durch ein erstes Leiterbahnenpaar33 in einem elektrisch isolierenden Bereich34 der ersten Signalschicht3 mit dem korrespondierenden fünften Kontaktpaar15 am anderen Ende der Leiterplatte verbunden. Zwischen den beiden Leiterbahnen des ersten Leiterbahnenpaares33 besteht ein Abstand von 120 μm und jede Leiterbahn jedes ersten Leiterbahnenpaares33 hat eine Strukturbreite von 100 μm. Jene Bereiche der ersten Signalschicht3 , welche nicht von den ersten Leiterbahnenpaaren33 und den diese umgebenden elektrisch isolierenden Bereichen34 bedeckt sind, sind mit einem ersten Abschirmbereich32 aus Kupfer bedeckt. Die ersten Leiterbahnenpaare33 sind durch eine Krümmung des Leiterbahnenverlaufes so ausgestaltet, dass alle ersten Leiterbahnen dieselbe Länge aufweisen. Eine vereinfachte Darstellung der ersten Signalschicht3 findet sich in4 . Hier sind alle Kontaktpaare11 ,12 ,13 ,14 ,15 ,16 sowie die ersten Leiterbahnenpaare33 dargestellt. Die Krümmung der Leiterbahnen ist vereinfacht dargestellt. Außerdem wurden die Bereiche, welche vom ersten Abschirmbereich32 bedeckt werden, nicht dargestellt. -
5 stellt die zweite Signalschicht4 der mehrlagigen elektrische Leiterplatte dar. Hier werden jeweils zweite Kontaktpaare12 mit vierten Kontaktpaaren14 durch zweite Leiterbahnenpaare43 verbunden. Elektrisch isolierende Bereiche44 der zweiten Signalschicht4 , welche nicht durch einen zweiten Abschirmbereich42 aus Kupfer bedeckt sind, nehmen die zweiten Leiterbahnenpaare43 auf. Zwischen den beiden Leiterbahnen jedes zweiten Leiterbahnenpaares43 besteht ein Abstand von 120 μm und jede Leiterbahn jedes zweiten Leiterbahnenpaares43 hat eine Strukturbreite von 100 μm. Ebenso wie die Leiterbahnen der ersten Leiterbahnenpaare33 sind auch die Leiterbahnen der zweiten Leiterbahnenpaare43 so ausgebildet, dass alle Leiterbahnen der zweiten Leiterbahnenpaare43 dieselbe Länge aufweisen. Eine vereinfachte Darstellung der zweiten Signalschicht4 findet sich in6 . Hierin sind alle Kontaktpaare11 ,12 ,13 ,14 ,15 ,16 sowie die zweiten Leiterbahnpaare43 unter Auslassung des zweiten Abschirmbereichs42 dargestellt. - In
7 sind die vereinfachten Darstellungen der ersten Signalschicht3 und der zweiten Signalschicht4 übereinandergelegt. Es ist erkennbar, dass die ersten Leiterbahnenpaare33 der ersten Signalschicht3 und die zweiten Leiterbahnenpaare34 der zweiten Signalschicht4 im überwiegenden Teil der Signalschichten3 ,4 jeweils benachbart zu einer Abschirmschicht32 ,42 der jeweils anderen Signalschicht3 ,4 angeordnet sind. Nur in einem Kreuzungspunkt K von jeweils zwei Leiterbahnenpaaren33 ,43 findet eine Überkreuzung der Leiterbahnenpaare33 ,43 statt. Dies genügt jedoch nicht, um ein übermäßiges Signalübersprechen zwischen den Leiterbahnenpaaren33 ,43 zu verursachen. -
8 zeigt die dritte Signalschicht6 der mehrlagigen elektrischen Leiterplatte. Diese weist keinen Abschirmbereich auf. In dieser Signalschicht erfolgt eine Verbindung zwischen dritten Kontaktpaaren13 und sechsten Kontaktpaaren16 . Hierbei wird jeweils das dritte Kontaktpaar13a einer ersten Kontaktpaarreihe mit dem sechsten Kontaktpaar16b einer zweiten Kontaktreihe über ein drittes Leiterbahnenpaar36a verbunden und ein drittes Kontaktpaar13b einer zweiten Kontaktreihe wird mit einem sechsten Kontaktpaar16a einer ersten Signalreihe über ein anderes drittes Leiterbahnenpaar63b verbunden. Dies ermöglicht ein Verbinden der Kontaktpaare13a ,13b ,16a ,16b ohne Überkreuzung der dritten Leiterbahnenpaare63a ,63b . Zwischen den beiden Leiterbahnen jedes dritten Leiterbahnenpaares63a ,63b besteht ein Abstand von 120 μm und jede Leiterbahn jedes dritten Leiterbahnenpaares63a ,63b hat eine Strukturbreite von 100 μm. Ebenso wie die Leiterbahnen der ersten Leiterbahnenpaare33 und der zweiten Leiterbahnepaare43 sind auch die Leiterbahnen der dritten Leiterbahnenpaare63a ,63b so gekrümmt, dass alle Leiterbahnen dieselbe Länge aufweisen. - Da die erfindungsgemäße mehrlagige elektrische Leiterplatte keine Abschirmschicht zwischen der ersten Signalschicht
3 und der zweiten Signalschicht4 benötigt, kann sie mit geringerem Materialaufwand hergestellt werden als eine herkömmliche mehrlagige Leiterplatte welche der PICMG-Spezifikation EXP.0 genügt. Bezugszeichenliste11 erstes Kontaktpaar33 erstes Leiterbahnenpaar12 zweites Kontaktpaar34 erster isolierender Bereich13 drittes Kontaktpaar4 zweite Signalschicht13a drittes Kontaktpaar (Reihe 1)41 zweite Prepregschicht13b drittes Kontaktpaar (Reihe 2)42 zweiter Abschirmbereich14 viertes Kontaktpaar43 zweites Leiterbahnenpaar15 fünftes Kontaktpaar44 zweiter isolierender Bereich16 sechstes Kontaktpaar5 zweite Abschirmschicht16a sechstes Kontaktpaar (Reihe 1)6 dritte Signalschicht16b sechstes Kontaktpaar (Reihe 2)61 dritte Prepregschicht2 erste Abschirmschicht63a drittes Leiterbahnenpaar21 erste Prepregschicht63b drittes Leiterbahnenpaar22 GND-Abschirmbereich7 dritte Abschirmschicht3 erste Signalschicht31 erste FR4-Schicht32 erster AbschirmbereichK Kreuzungspunkt
Claims (12)
- Mehrlagige elektrische Leiterplatte, umfassend eine erste Signalschicht (
3 ) und eine zweite Signalschicht (4 ), dadurch gekennzeichnet, dass – die erste Signalschicht (3 ) mindestens eine erste Leiterbahn (33 ) und einen ersten Abschirmbereich (32 ) umfasst, und – die zweite Signalschicht (4 ) mindestens eine zweite Leiterbahn (43 ) und einen zweiten Abschirmbereich (42 ) umfasst, wobei die mindestens eine erste Leiterbahn (33 ) und die mindestens eine zweite Leiterbahn (43 ) so anordenbar sind, dass sie sich in mindestens einem Kreuzungspunkt (K) kreuzen, und wobei jede erste Leiterbahn (33 ) an jedem Punkt, an dem sie sich nicht mit einer zweiten Leiterbahn (43 ) kreuzt, benachbart zum zweiten Abschirmbereich (42 ) angeordnet ist, und jede zweite Leiterbahn (43 ) an jedem Punkt, an dem sie sich nicht mit einer ersten Leiterbahn (33 ) kreuzt, benachbart zum ersten Abschirmbereich (32 ) angeordnet ist. - Mehrlagige elektrische Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass jede erste Leiterbahn (
33 ) an jedem Punkt, an dem sie sich nicht mit einer zweiten Leiterbahn (43 ) kreuzt, über dem zweiten Abschirmbereich (42 ) angeordnet ist, und jede zweite Leiterbahn (43 ) an jedem Punkt, an dem sie sich nicht mit einer ersten Leiterbahn (33 ) kreuzt, über dem ersten Abschirmbereich (32 ) angeordnet ist. - Mehrlagige elektrische Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Signalschicht (
3 ) und die zweite Signalschicht (4 ) zwischen einer ersten Abschirmschicht (2 ) und einer zweiten Abschirmschicht (5 ) angeordnet sind. - Mehrlagige elektrische Leiterplatte nach Anspruch 3, dadurch gekennzeichnet, dass der Abstand zwischen der ersten Signalschicht und der zweiten Signalschicht größer ist, als der Abstand zwischen der ersten Signalschicht und der ersten Abschirmschicht, und dass der Abstand zwischen der ersten Signalschicht und der zweiten Signalschicht größer ist, als der Abstand zwischen der zweiten Signalschicht und der zweiten Abschirmschicht.
- Mehrlagige elektrische Leiterplatte nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass sie eine dritte Signalschicht (
6 ) umfasst, die zwischen der zweiten Abschirmschicht (5 ) und einer dritten Abschirmschicht (7 ) angeordnet ist, und mindestens eine dritte Leiterbahn (63a ,63b ) umfasst. - Mehrlagige elektrische Leiterplatte nach Anspruchs, dadurch gekennzeichnet, dass sie mehrere dritte Leiterbahnen (
63a ,63b ) umfasst und die dritten Leiterbahnen (63a ,63b ) sich nicht überkreuzen. - Mehrlagige elektrische Leiterplatte nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in jeder Signalschicht (
3 ,4 ,6 ) jeweils zwei Leiterbahnen eines Leiterbahnenpaares (33 ,43 ,63a ,63b ) in einem Abstand von maximal 300 μm angeordnet sind. - Mehrlagige elektrische Leiterplatte nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Leiterbahnen (
33 ,43 ,63a ,63b ) eine Strukturbreite von maximal 250 μm aufweisen. - Mehrlagige elektrische Leiterplatte nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Dicke der Signalschichten (
3 ,4 ,6 ) und der Abschirmschichten (2 ,5 ,7 ) jeweils im Bereich von 5 um bis 70 μm liegt. - Mehrlagige elektrische Leiterplatte nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass alle Leiterbahnen, die sich in einem gemeinsamen Leiterbahnenpaar (
33 ,43 ,63a ,63b ) befinden, dieselbe Länge aufweisen. - Mehrlagige elektrische Leiterplatte nach Anspruch 10, dadurch gekennzeichnet, dass alle Leiterbahnen (
33 ,43 ,63a ,63b ), die sich in derselben Signalschicht (3 ,4 ,6 ) befinden, dieselbe Länge aufweisen. - Mehrlagige elektrische Leiterplatte nach Anspruch 11, dadurch gekennzeichnet, dass alle Leiterbahnen (
33 ,43 ,63a ,63b ) der mehrlagigen elektrischen Leiterplatte dieselbe Länge aufweisen.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011113656A DE102011113656A1 (de) | 2011-09-19 | 2011-09-19 | Mehrlagige elektrische Leiterplatte |
JP2014530094A JP2014530488A (ja) | 2011-09-19 | 2012-08-17 | 電気多層プリント回路基板 |
PCT/DE2012/000830 WO2013041070A1 (de) | 2011-09-19 | 2012-08-17 | Mehrlagige elektrische leiterplatte |
EP12783083.4A EP2759182A1 (de) | 2011-09-19 | 2012-08-17 | Mehrlagige elektrische leiterplatte |
US14/345,436 US20140345912A1 (en) | 2011-09-19 | 2012-08-17 | Electric multilayer printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011113656A DE102011113656A1 (de) | 2011-09-19 | 2011-09-19 | Mehrlagige elektrische Leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102011113656A1 true DE102011113656A1 (de) | 2013-03-21 |
Family
ID=47143465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102011113656A Withdrawn DE102011113656A1 (de) | 2011-09-19 | 2011-09-19 | Mehrlagige elektrische Leiterplatte |
Country Status (5)
Country | Link |
---|---|
US (1) | US20140345912A1 (de) |
EP (1) | EP2759182A1 (de) |
JP (1) | JP2014530488A (de) |
DE (1) | DE102011113656A1 (de) |
WO (1) | WO2013041070A1 (de) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE9311807U1 (de) * | 1993-08-07 | 1993-12-23 | Netec Network Technologie Gmbh, 47800 Krefeld | Gedruckte Leiterbahn eines Verteilerfeldes (Rangierfeld) |
US6097260A (en) * | 1998-01-22 | 2000-08-01 | Harris Corporation | Distributed ground pads for shielding cross-overs of mutually overlapping stripline signal transmission networks |
US6388205B1 (en) * | 1999-11-09 | 2002-05-14 | Gul Technologies Singapore Ltd | Printed circuit board with shielded circuitry |
US20040048420A1 (en) * | 2002-06-25 | 2004-03-11 | Miller Ronald Brooks | Method for embedding an air dielectric transmission line in a printed wiring board(PCB) |
EP2037722A2 (de) * | 2007-09-11 | 2009-03-18 | Samsung Electronics Co., Ltd. | Leiterplatte, Anzeigegerät mit einer Leiterplatte und Verfahren zur Herstellung der Leiterplatte |
US7518884B2 (en) * | 2003-05-14 | 2009-04-14 | Hewlett-Packard Development Company, L.P. | Tailoring impedances of conductive traces in a circuit board |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2060266B (en) * | 1979-10-05 | 1984-05-31 | Borrill P L | Multilayer printed circuit board |
DE3210826C2 (de) * | 1982-03-24 | 1985-09-26 | Siemens AG, 1000 Berlin und 8000 München | Übertragungsleitung, bestehend aus einer Mehrlagenleiterplatte |
DE3738021A1 (de) * | 1987-11-09 | 1989-05-18 | System Kontakt Ges Fuer Elektr | Computerbus |
US5138287A (en) * | 1990-05-11 | 1992-08-11 | Hewlett-Packard Company | High frequency common mode choke |
US5389735A (en) * | 1993-08-31 | 1995-02-14 | Motorola, Inc. | Vertically twisted-pair planar conductor line structure |
JP2860468B2 (ja) * | 1996-05-24 | 1999-02-24 | モレックス インコーポレーテッド | 擬似ツイストペア平型柔軟ケーブル |
JP3442237B2 (ja) * | 1996-10-30 | 2003-09-02 | 株式会社日立製作所 | 間隙結合式バスシステム |
US6423909B1 (en) * | 2001-02-27 | 2002-07-23 | Hewlett-Packard Company | Circuit board construction for differential bus distribution |
US6326557B1 (en) * | 2001-03-06 | 2001-12-04 | Mitac International Corp. | Multi-layer circuit board |
DE10157678C2 (de) * | 2001-11-24 | 2003-10-16 | Daimler Chrysler Ag | Hochfrequenzfestes Folienkabel für Datenleitungen |
US7271985B1 (en) * | 2004-09-24 | 2007-09-18 | Storage Technology Corporation | System and method for crosstalk reduction in a flexible trace interconnect array |
US7609125B2 (en) * | 2006-10-13 | 2009-10-27 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | System, device and method for reducing cross-talk in differential signal conductor pairs |
-
2011
- 2011-09-19 DE DE102011113656A patent/DE102011113656A1/de not_active Withdrawn
-
2012
- 2012-08-17 JP JP2014530094A patent/JP2014530488A/ja active Pending
- 2012-08-17 EP EP12783083.4A patent/EP2759182A1/de not_active Withdrawn
- 2012-08-17 WO PCT/DE2012/000830 patent/WO2013041070A1/de active Application Filing
- 2012-08-17 US US14/345,436 patent/US20140345912A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE9311807U1 (de) * | 1993-08-07 | 1993-12-23 | Netec Network Technologie Gmbh, 47800 Krefeld | Gedruckte Leiterbahn eines Verteilerfeldes (Rangierfeld) |
US6097260A (en) * | 1998-01-22 | 2000-08-01 | Harris Corporation | Distributed ground pads for shielding cross-overs of mutually overlapping stripline signal transmission networks |
US6388205B1 (en) * | 1999-11-09 | 2002-05-14 | Gul Technologies Singapore Ltd | Printed circuit board with shielded circuitry |
US20040048420A1 (en) * | 2002-06-25 | 2004-03-11 | Miller Ronald Brooks | Method for embedding an air dielectric transmission line in a printed wiring board(PCB) |
US7518884B2 (en) * | 2003-05-14 | 2009-04-14 | Hewlett-Packard Development Company, L.P. | Tailoring impedances of conductive traces in a circuit board |
EP2037722A2 (de) * | 2007-09-11 | 2009-03-18 | Samsung Electronics Co., Ltd. | Leiterplatte, Anzeigegerät mit einer Leiterplatte und Verfahren zur Herstellung der Leiterplatte |
Non-Patent Citations (1)
Title |
---|
Bernd Föste; Stefan Öing: EMV-Design Richtlinien. Poing : Franzis, 2003. 167-175. - ISBN 3-7723-5499-8 * |
Also Published As
Publication number | Publication date |
---|---|
JP2014530488A (ja) | 2014-11-17 |
EP2759182A1 (de) | 2014-07-30 |
WO2013041070A1 (de) | 2013-03-28 |
US20140345912A1 (en) | 2014-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008026467B4 (de) | Steckverbindersystem | |
WO2009138168A1 (de) | Leiterplatte für elektrischen verbinder und elektrischer verbinder | |
DE102005036834A1 (de) | Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine | |
DE112013003806T5 (de) | Mehrschichtige Übertragungsleitungen | |
EP2160794B1 (de) | Breitbandiger richtkoppler mit einstellbarer richtschärfe | |
DE19629521C2 (de) | Matrixschaltplatine, Anordnung von Matrixschaltplatinen und Verbindungsstecker für Matrixschaltplatine | |
DE102011113656A1 (de) | Mehrlagige elektrische Leiterplatte | |
DE202011105817U1 (de) | Mehrlagige elektrische Leiterplatte | |
EP2200411A1 (de) | Leiterplatte | |
DE102004022755A1 (de) | Mehrschichtige Substratanordnung zur Reduzierung der Layout-Fläche | |
WO2018149687A1 (de) | Multilayer-leiterplatte sowie elektronische anordnung mit einer solchen | |
DE102016107085A1 (de) | Leiterplatte mit übereinander angeordneten Isolationsschichten | |
EP3542603B1 (de) | Elektrische steckbuchse | |
EP2157839A1 (de) | Leiterplatte | |
EP3168109A1 (de) | Elektrokontaktkupplung | |
EP0134899A1 (de) | Verkabelungseinrichtung | |
DE102021214792A1 (de) | Leiterplatte zur Verbindung von elektrischen Komponenten und Kamera mit einer Leiterplatte | |
DE102013101267B4 (de) | Gerätebuchse | |
DE19834381C2 (de) | Leiterplatte | |
DE10063251B4 (de) | Kontaktanordnung zur Verbindung eines Steckers mit hoher Kontaktdichte mit einer Leiterplatte | |
DE102021214794A1 (de) | Leiterplatte zur Verbindung von elektrischen Komponenten und Kamera mit einer Leiterplatte | |
DE102014107996A1 (de) | Drehbare Leiterplattenverbinder | |
DE202007013751U1 (de) | Digitales Übertragungskabel mit hoher Geschwindigkeit | |
DE202023105841U1 (de) | Vorrichtung zur sich kreuzenden Anordnung zumindest zweier Lichtbahnen in einer Ebene sowie System umfassend eine solche Vorrichtung | |
EP2947871A2 (de) | Matrixschaltung für hochfrequenzsignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: JAKELSKI & ALTHOFF PATENTANWAELTE, DE |
|
R081 | Change of applicant/patentee |
Owner name: ERNI PRODUCTION GMBH & CO. KG, DE Free format text: FORMER OWNER: ERNI ELECTRONICS GMBH, 73099 ADELBERG, DE Effective date: 20130920 Owner name: ERNI ELECTRONICS GMBH & CO.KG, DE Free format text: FORMER OWNER: ERNI ELECTRONICS GMBH, 73099 ADELBERG, DE Effective date: 20130920 |
|
R082 | Change of representative |
Representative=s name: JAKELSKI & ALTHOFF PATENTANWAELTE, DE Effective date: 20130920 |
|
R082 | Change of representative |
Representative=s name: JAKELSKI & ALTHOFF PATENTANWAELTE, DE |
|
R081 | Change of applicant/patentee |
Owner name: ERNI PRODUCTION GMBH & CO. KG, DE Free format text: FORMER OWNER: ERNI ELECTRONICS GMBH & CO. KG, 73099 ADELBERG, DE Effective date: 20140505 |
|
R082 | Change of representative |
Representative=s name: JAKELSKI & ALTHOFF PATENTANWAELTE, DE Effective date: 20140505 |
|
R120 | Application withdrawn or ip right abandoned |