DE19834381C2 - Leiterplatte - Google Patents
LeiterplatteInfo
- Publication number
- DE19834381C2 DE19834381C2 DE1998134381 DE19834381A DE19834381C2 DE 19834381 C2 DE19834381 C2 DE 19834381C2 DE 1998134381 DE1998134381 DE 1998134381 DE 19834381 A DE19834381 A DE 19834381A DE 19834381 C2 DE19834381 C2 DE 19834381C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- insulation layer
- conductor tracks
- printed circuit
- outer insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
Description
Die Erfindung betrifft eine Leiterplatte nach dem Oberbegriff
des Anspruchs 1. Eine derartige Leiterplatte ist aus der DE 37 38 021 A1
bekannt.
Weiterer Stand der Technik ist aus der US 4,553,111 und der
US 4,047,132 bekannt.
In der US 4,553, 111 ist eine mehrlagige Leiterplatte
beschrieben, bei der die Leiterbahnen auf mehreren
Isolationsschichten angeordnet sind. Auf der äußeren
Isolationsschicht sind dabei wesentlich mehr Leiterbahnen
vorhanden als auf der darunterliegenden Isolationsschicht. In
der US 4,047,132 ist eine mehrlagige Leiterplatte beschrieben,
bei der zwei Gruppen paralleler Leiterbahnen durch eine
Isolationsschicht getrennt und rechtwinklig zueinander
angeordnet sind.
Eine gattungsmäßige Leiterplatte ist beispielsweise in im
Handel erhältlichen Personalcomputern oder Industrie-
Rechengeräten enthalten. Dort wird die Leiterplatte zum Aufbau
eines Bussystems für das Rechengerät verwendet. In die
Bohrungen der Leiterplatte werden Steckvorrichtungen
eingesteckt und verlötet oder verpresst. In die
Steckvorrichtungen können dann die Steckkarten des
Rechengeräts eingesteckt werden.
Die Bohrungen der Leiterplatte sind derart elektrisch
miteinander verbunden, dass durch jede der Steckvorrichtungen
dieselbe Schnittstelle zur Verfügung gestellt wird. Dies
erfordert es, dass im wesentlichen alle der zu einer
bestimmten Steckvorrichtung zugehörigen Bohrungen verbunden
sind. Dies stellt einen hohen Verbindungsaufwand dar, der
durch die Leiterbahnen auf der Leiterplatte realisiert werden
muss.
Zu diesem Zweck ist die bekannte Leiterplatte mit einer
Mehrzahl von Isolationsschichten versehen, zwischen denen bzw.
auf denen die Leiterbahnen verlegt sind. Die Vielzahl der
Leiterbahnen kann damit auf die verschiedenen
Isolationsschichten der Leiterplatte verteilt werden. Die
Bohrungen bilden sogenannte Durchkontaktierungen, an denen die
Leiterbahnen der verschiedenen Isolationsschichten elektrisch
miteinander verbunden sind.
Bekannterweise besteht in der gesamten Computer-Technologie
die Tendenz, immer höhere Betriebsfrequenzen bei immer
geringerem Stromverbrauch zu erreichen. Dies gilt auch für das
Bussystem von Rechengeräten.
Daraus ergibt sich die Aufgabe der vorliegenden Erfindung,
eine Leiterplatte zur Aufnahme von Steckvorrichtungen eines
Bussystems eines Rechengeräts zu schaffen, das ohne besondere
Maßnahmen mit einer Frequenz von mehr als 30 MHz und einem
Signalstrom von weniger als 10 mA betreibbar ist.
Diese Aufgabe wird bei einer Leiterplatte der eingangs
genannten Art erfindungsgemäß durch die Merkmale des
kennzeichnenden Teils des Anspruchs 1 gelöst.
Die Geschwindigkeit, mit der sich ein elektrisches Signal auf
einer Leiterbahn vorwärtsbewegt, ist abhängig von dem Material
der Leiterbahn, insbesondere dessen elektrischer
Leitfähigkeit, sowie von dem die Leiterbahn umgebenden
Material, insbesondere von der Dielektrizitätzkonstanten des
die Leiterbahn umgebenden Materials. Handelt es sich bei dem
Material, das die Leiterbahn umgibt, um ein elektrisch
isolierendes Material, so hat dies zur Folge, dass die
Geschwindigkeit, mit der sich ein elektrisches Signal auf der
Leiterbahn vorwärtsbewegt, geringer ist, als wenn es sich
stattdessen z. B. um Luft handeln würde.
Im Falle der eingangs beschriebenen bekannten Leiterplatte
sind die zwischen zwei Isolationsschichten befindlichen
Leiterbahnen beidseits von isolierendem Material umgeben. Dies
hat eine Reduktion der Signalübertragungsgeschwindigkeit unter
anderem auch bei den Informationssignalen zur Folge.
Im Unterschied dazu sind bei der Leiterplatte nach der
vorliegenden Erfindung zumindest die den Informationssignalen
zugeordneten Leiterbahnen nicht zwischen zwei gleichartigen
Isolationsschichten angeordnet. Stattdessen weist die äußere
Isolationsschicht eine geringere Dicke auf als die darunter
liegende Isolationsschicht.
Dies hat zur Folge, dass die Signalübertragungsgeschwindigkeit
auf den der äußeren Isolationsschicht zugeordneten
Leiterbahnen größer ist als beim Stand der Technik. Die
Tatsache, dass bei der Erfindung eine Isolationsschicht mit
geringerer Dicke auf die genannten Leiterbahnen einwirkt, hat
zur Folge, dass die Geschwindigkeit, mit der elektrische
Signale auf diesen Leiterbahnen sich vorwärtsbewegen,
wesentlich größer ist als bei zwei angrenzenden
Isolationsschichten mit gleicher Dicke.
Die Erfindung nutzt diesen Vorteil für eine möglichst schnelle
Übertragung der Informationssignale aus. Entsprechend der
Erfindung werden im wesentlichen nur die Informationssignale,
also die Datensignale, die Adresssignale, die Steuersignale
und dergleichen derartigen Leiterbahnen zugeordnet, die die
genannte erhöhte Übertragungsgeschwindigkeit ermöglichen.
Spannungsversorgungspotentiale, also beispielsweise Masse oder
dergleichen, werden wie bisher solchen Leiterbahnen
zugeordnet, die beidseits mit Isolationsschichten versehen
sind.
Durch die Erfindung ist es damit möglich, die Betriebsfrequenz
des Bussystems zu erhöhen, ohne dass hierzu ein besonderer
schaltungstechnischer Aufwand oder eine Erhöhung des für den
Betrieb erforderlichen Stroms erforderlich wäre. Bei der
Erfindung ist es ausreichend, wenn diejenigen Leiterbahnen,
mit denen die den Informationssignalen zugeordneten Bohrungen
miteinander verbunden sind, auf einer der unmittelbar unter
den äußeren Isolationsschichten liegenden Isolationsschichten
angeordnet sind.
Erfindungsgemäß werden die den Informationssignalen
zugeordneten Leiterbahnen nicht auf einer der beiden äußeren
Isolationsschichten der Leiterplatte, sondern auf einer der
beiden darunter liegenden Isolationsschichten angeordnet.
Damit sind die den Informationssignalen zugeordneten
Leiterbahnen auf der einen Seite nur von einer einzigen,
nämlich der äußeren Isolationsschicht bedeckt.
Erfindungsgemäß weist in diesem Fall die darüber liegende
äußere Isolationsschicht eine geringere Dicke auf als die
darunter liegende Isolationsschicht. Auf diese Weise ist es
möglich, nahezu dieselbe Erhöhung der
Übertragungsgeschwindigkeit zu erreichen wie in einem davon
abweichenden Fall, bei dem auf der einen Seite der
Leiterbahnen nicht die äußere Isolationsschicht der
Leiterplatte, sondern Luft vorgesehen ist.
Ebenfalls ist es besonders vorteilhaft, wenn die äußere
Isolationsschicht weniger Leiterbahnen aufweist als die
darunter liegende Isolationsschicht. Dadurch wird erreicht,
dass die Leiterbahnen der äußeren Isolationsschicht nur eine
geringe störende Einwirkung auf die Leiterbahnen der darunter
liegenden Isolationsschicht haben.
Vorzugsweise sind die Leiterbahnen der äußeren
Isolationsschicht derart angeordnet, dass eine möglichst
geringe Abdeckung der Leiterbahnen der darunter liegenden
Isolationsschicht vorhanden ist. Damit wird gewährleistet,
dass auch auf den Leiterbahnen der unter der äußeren
Isolationsschicht liegenden Isolationsschicht eine erhöhte
Übertragungsgeschwindigkeit erreicht wird.
Weitere Anwendungsmöglichkeiten und Vorteile der Erfindung
ergeben sich aus der nachfolgenden Beschreibung von
Ausführungsbeispielen der Erfindung, die in den Figuren der
Zeichnung dargestellt sind.
Fig. 1 zeigt eine schematische Draufsicht auf ein
Ausführungsbeispiel einer erfindungsgemäßen
Leiterplatte und
Fig. 2 zeigt einen schematischen Schnitt durch die
Leiterplatte der Fig. 1 entlang der Ebene A-A.
In der Fig. 1 ist eine Leiterplatte 1 in Draufsicht
dargestellt. Die Leiterplatte 1 ist zur Bildung eines
Bussystems für ein Rechengerät vorgesehen. Die Leiterplatte 1
ist dazu geeignet, daß auf ihr eine Mehrzahl von
Steckvorrichtungen montiert werden, in die weitere Bauteile
des Rechengeräts, insbesondere Steckkarten des Rechengeräts
einsteckbar sind.
Bei dem Rechengerät kann es sich z. B. um einen
Personalcomputer oder ein Industrie-Rechengerät oder
dergleichen handeln. Bei den Steckkarten des Rechengeräts kann
es sich z. B. um analoge oder digitale Ein-/Ausgabekarten oder
dergleichen handeln. Die Steckvorrichtungen für die
Steckkarten sind alle gleichartig ausgebildet und realisieren
alle dieselbe Schnittstelle.
Das Bussystem ist dazu vorgesehen, mit einer Frequenz
betrieben zu werden, die größer ist als 30 MHz. Ebenfalls ist
das Bussystem dazu vorgesehen, mit einem Signalstrom betrieben
zu werden, der kleiner ist als 10 mA. Bei dem Bussystem kann
es sich z. B. um einen sogenannten PCI-Bus (Peripheral
Component Interconnect) oder dergleichen handeln. Ausdrücklich
wird aber darauf hingewiesen, daß es sich bei dem Bussystem
auch um jedes andere Bussystem handeln kann.
In der Leiterplatte 1 sind eine Vielzahl von Bohrungen 2
vorhanden. Die Bohrungen 2 sind in Feldern 3 angeordnet. In
jedem der Felder 3 sind die Bohrungen 2 in Reihen 4
ausgerichtet. Jedes der Felder 3 ist mit sieben derartiger
Reihen 4 versehen. Die Anzahl von Bohrungen 2 in einer dieser
Reihen 4 beträgt z. B. vierundvierzig. Die Abstände der
Bohrungen 2 innerhalb einer Reihe 4 und die Abstände der
Reihen 4 zueinander beträgt z. B. 2 mm.
Die Bohrungen 2 der Felder 3 sind über Leiterbahnen 5
miteinander verbunden. Da sich diese Leiterbahnen 5 - wie noch
erläutert wird - innerhalb der Leiterplatte 1 befinden können,
sind sie in der Fig. 1 gestrichelt dargestellt. Die
Leiterbahnen 5 bestehen aus einem elektrisch leitenden
Material, z. B. aus Kupfer.
Es sind vorwiegend einander entsprechende bzw.
korrespondierende Bohrungen 2 der einzelnen Felder 3
miteinander verbunden. Dies ist in der Fig. 1 dadurch
dargestellt, daß die Bohrung 2', die eine bestimmte Position
innerhalb ihres Felds 3 hat, über die Leiterbahn 5 mit der
entsprechenden Bohrung 2" verbunden ist, die innerhalb des
benachbarten Felds 3 dieselbe Position hat. In gleicher Weise
sind diese Bohrungen 2', 2" mit entsprechend
korrespondierenden Bohrungen 2 der anderen Felder 3 über die
Leiterbahn 5 verbunden.
Jede der Bohrungen 2 der Felder 3 ist einem bestimmten Signal
zugeordnet. Bei diesem Signal kann es sich um ein
Informationssignal handeln, also z. B. um ein Datensignal, ein
Adreßsignal, ein Steuersignal oder dergleichen. Damit sind
bestimmte Bohrungen 2 der Felder 3 bestimmten
Informationssignalen zugeordnet. Ebenfalls kann es sich um ein
Spannungsversorgungspotential handeln, also z. B. um Masse oder
um beispielsweise +5 V. Damit sind bestimmte andere Bohrungen
2 der Felder 3 derartigen Spannungsversorgungspotentialen
zugeordnet.
Auf diese Weise wird von den Bohrungen 2 der jeweiligen Felder
3 immer dieselbe Schnittstelle zur Verfügung gestellt, so daß
sich das bereits erwähnte Bussystem ergibt. Die ebenfalls
bereits erwähnten Steckvorrichtungen können in die Bohrungen 2
eingesteckt und mit diesen verlötet werden, so daß daraufhin
die Steckkarten in die Steckkvorrichtungen eingesteckt und
damit über das Bussystem miteinander verbunden werden können.
In der Fig. 2 ist die Leiterplatte 1 geschnitten dargestellt.
Die Leiterplatte 1 weist mindestens vier Isolationsschichten 6
auf. Die Isolationsschichten 6 bestehen aus elektrisch
isolierendem Material, z. B. aus einem glasfaserverstärktem
Epoxidharzgewebe oder dergleichen. Die Dicke der gesamten
Leiterplatte 1 beträgt z. B. 3,2 mm. Die Dicke der einzelnen
Isolationsschichten 6 der Leiterplatte 1 liegt im Bereich von
etwa 0,5 mm.
Die Dicke der beiden äußeren Isolationsschichten 6' ist
geringer als die Dicke der darunter liegenden
Isolationsschichten 6. Vorzugsweise ist die Dicke der beiden
äußeren Isolationsschichten 6' so gering, wie dies technisch
machbar ist, z. B. 0,15 mm.
Auf den beiden äußeren Isolationsschichten 6' sind die
Leiterbahnen 5' angeordnet. Es sind dort jedoch weniger
Leiterbahnen 5 vorgesehen als auf den darunter liegenden
Isolationsschichten 6. Vorzugsweise sind auf den beiden
äußeren Isolationsschichten 6' weitgehend keine Leiterbahnen 5
vorhanden. Die auf den äußeren Isolationsschichten 6'
vorhandenen Leiterbahnen 5' sind dazu vorgesehen, um weitere
Bauteile, insbesondere Widerstände oder Kondensatoren, mittels
der sogenannten Oberflächenmontage (SMT = Surface-Mount
Technology) direkt auf der äußeren Isolationsschicht 6' der
Leiterplatte 1 zu verlöten.
Zwischen den äußeren Isolationsschichten 6' und den
unmittelbar darunter liegenden Isolationsschichten 6" sind
die Leiterbahnen 5" angeordnet. Die Leiterbahnen 5" sind im
wesentlichen den Informationssignalen zugeordnet, also den
Datensignalen, den Adreßsignalen, den Steuersignalen und
dergleichen.
Den Leiterbahnen 5" sind im wesentlichen keine
Spannungsversorgungspotentiale zugeordnet. Es ist allerdings
möglich, daß zu Zwecken der Vermeidung des Übersprechens
zwischen den einzelnen, den Informationssignalen zugeordneten
Leiterbahnen 5" weitere Leiterbahnen vorhanden sind, die mit
einem Spannungsversorgungspotential, insbesondere mit Masse
beaufschlagt sind.
Zwischen den unmittelbar unter den äußeren Isolationsschichten
6' liegenden Isolationsschichten 6" und den weiter innen
innerhalb der Leiterplatte 1 liegenden Isolationsschichten
6''' sind die Leiterbahnen 5''' angeordnet. Die Leiterbahnen
5''' sind im wesentlichen den Spannungsversorgungspotentialen
zugeordnet. Den Leiterbahnen 5''' sind im wesentlichen keine
Informationssignale zugeordnet, also keine Datensignale, keine
Adreßsignale, keine Steuersignale oder dergleichen.
Dabei sind die vorstehend beschriebenen Leiterbahnen 5' auf
der äußeren Isolationsschicht 6' und die Leiterbahnen 5" auf
der unmittelbar darunter liegenden Isolationsschicht 6"
derart
relativ zueinander angeordnet, daß eine möglichst geringe
Abdeckung der Leiterbahnen 5" vorhanden ist.
Zusätzlich zu der Beschreibung der Fig. 2 sind die äußeren
Isolationsschichten 6' mit einer Schutzschicht versehen. Die
auf den äußeren Isolationsschichten 6' angeordneten
Claims (4)
1. Leiterplatte (1) zur Aufnahme von Steckvorrichtungen
eines Bussystems eines Rechengeräts, das mit einer
Frequenz von mehr als 30 MHz betreibbar ist, wobei die
Leiterplatte (1) mindestens vier Isolationsschichten (6)
aus elektrisch isolierendem Material aufweist, wobei auf
den äußeren Isolationsschichten (6') und zwischen den
Isolationsschichten (6', 6", 6''') der Leiterplatte (1)
Leiterbahnen (5) aus elektrisch leitendem Material
vorhanden sind, wobei die Leiterplatte (1) mit einer
Vielzahl von Bohrungen (2) versehen ist, wobei die
Bohrungen (2) in einer Mehrzahl von Feldern (3)
angeordnet sind, wobei in jedem der Felder (3) die
Bohrungen (2) in Reihen (4) ausgerichtet sind und jedes
der Felder (3) mindestens vier Reihen (4) aufweist, und
wobei in jedem der Felder (3) bestimmte Bohrungen (2)
bestimmten Informationssignalen zugeordnet sind und
einander entsprechende Bohrungen (2', 2") der jeweiligen
Felder (3) über die Leiterbahnen (5) elektrisch
miteinander verbunden sind, dadurch gekennzeichnet, dass
auf der äußeren Isolationsschicht (6') Leiterbahnen (5')
angeordnet sind, mit denen Widerstände oder Kondensatoren
direkt auf der äußeren Isolationsschicht (6')
angeschlossen sind, dass auf der äußeren
Isolationsschicht (6') keine Leiterbahnen angeordnet
sind, mit denen die einander entsprechenden Bohrungen
miteinander verbunden sind, dass auf der unmittelbar
darunter liegenden Isolationsschicht (6") Leiterbahnen
(5") angeordnet sind, mit denen die einander
entsprechenden Bohrungen (2) miteinander verbunden sind,
und dass die darüber liegende äußere Isolationsschicht
(6') eine geringere Dicke aufweist als die darunter
liegende Isolationsschicht (6").
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet,
dass die äußere Isolationsschicht (6') weniger
Leiterbahnen (5') aufweist als die darunter liegende
Isolationsschicht (6").
3. Leiterplatte nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass die Leiterbahnen (5') der äußeren
Isolationsschicht (6') derart angeordnet sind, dass eine
möglichst geringe Abdeckung der Leiterbahnen (5") der
darunter liegenden Isolationsschicht (6") vorhanden ist.
4. Leiterplatte (1) nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, dass die äußere Isolationsschicht
(6') mit einer Schutzschicht versehen ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE29824713U DE29824713U1 (de) | 1998-07-30 | 1998-07-30 | Leiterplatte |
DE1998134381 DE19834381C2 (de) | 1998-07-30 | 1998-07-30 | Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998134381 DE19834381C2 (de) | 1998-07-30 | 1998-07-30 | Leiterplatte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19834381A1 DE19834381A1 (de) | 2000-03-02 |
DE19834381C2 true DE19834381C2 (de) | 2002-11-14 |
Family
ID=7875863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998134381 Expired - Fee Related DE19834381C2 (de) | 1998-07-30 | 1998-07-30 | Leiterplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19834381C2 (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE7429934U (de) * | 1975-01-09 | Keller H | Aussteifende verbundene Stahlbeton-Fertigteilplatten in einem eingeschossigen Gebäude | |
US4047132A (en) * | 1975-06-20 | 1977-09-06 | International Computers Limited | Multilayer printed circuit boards |
US4553111A (en) * | 1983-08-30 | 1985-11-12 | Burroughs Corporation | Printed circuit board maximizing areas for component utilization |
DE3738021A1 (de) * | 1987-11-09 | 1989-05-18 | System Kontakt Ges Fuer Elektr | Computerbus |
-
1998
- 1998-07-30 DE DE1998134381 patent/DE19834381C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE7429934U (de) * | 1975-01-09 | Keller H | Aussteifende verbundene Stahlbeton-Fertigteilplatten in einem eingeschossigen Gebäude | |
US4047132A (en) * | 1975-06-20 | 1977-09-06 | International Computers Limited | Multilayer printed circuit boards |
US4553111A (en) * | 1983-08-30 | 1985-11-12 | Burroughs Corporation | Printed circuit board maximizing areas for component utilization |
DE3738021A1 (de) * | 1987-11-09 | 1989-05-18 | System Kontakt Ges Fuer Elektr | Computerbus |
Also Published As
Publication number | Publication date |
---|---|
DE19834381A1 (de) | 2000-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0590354B1 (de) | Anordnung mit einer Leiterplatte, mindestens einem Leistungsbauelement und einem Kühlkörper | |
EP1110277B1 (de) | Leiterplattenanordnung mit mehrpoligem steckverbinder | |
DE3610821C2 (de) | ||
DE2233578A1 (de) | Mehrschichtige gedruckte schaltungsplatte | |
DE1809183A1 (de) | Mehrschichtige gedruckte Schaltung | |
DE4407492A1 (de) | Einrichtung zur Abschirmung von auf einer Elektronikkarte angeordneten elektronischen Bauteilen gegen äußere, elektromagnetische Felder | |
DE1616734A1 (de) | Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers | |
DE3447556A1 (de) | Multilayer-leiterverbindung | |
DE2453843A1 (de) | Steckverbinder-anordnung | |
DE69923652T2 (de) | Modularer gefilterter Verbinder | |
DE19627663A1 (de) | Oberflächenmontierbefestigungen von Nebenplatinen an Hauptplatinen | |
EP2207244B1 (de) | Anordnung aus Steckverbinder und Multilayerplatine | |
DE2608521A1 (de) | Schaltungsplatte fuer elektronische schaltungen | |
DE3525012A1 (de) | Busleiste fuer die oberflaechenmontage | |
DE3443813A1 (de) | Elektronische baugruppe aus integrierten schaltbausteinen und entkopplungskondensatoren, sowie entkopplungskondensatoren fuer derartige baugruppen | |
DE3937183A1 (de) | Verfahren zu stoerstrahlungsdaempfung an leiterplatten | |
DE19834381C2 (de) | Leiterplatte | |
EP3834591B1 (de) | Zwischenkreisanordnung und wechselrichter | |
DE102017202329A1 (de) | Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen | |
DE3925648A1 (de) | Mindestens zwei verschiedene elektronische baugruppen aufweisende leiterplatte | |
EP0158876A2 (de) | Mehrlagige Leiterplatte in Multilayer- oder Stapeltechnik | |
DE2627297C2 (de) | Mehrschichtige, gedruckte Schaltungsplatte | |
EP2200411A1 (de) | Leiterplatte | |
DE19943388B4 (de) | Vorrichtung zum Prüfen von Leiterplatten | |
DE10063251B4 (de) | Kontaktanordnung zur Verbindung eines Steckers mit hoher Kontaktdichte mit einer Leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |