JP2002261420A - 相互接続装置 - Google Patents

相互接続装置

Info

Publication number
JP2002261420A
JP2002261420A JP2002036779A JP2002036779A JP2002261420A JP 2002261420 A JP2002261420 A JP 2002261420A JP 2002036779 A JP2002036779 A JP 2002036779A JP 2002036779 A JP2002036779 A JP 2002036779A JP 2002261420 A JP2002261420 A JP 2002261420A
Authority
JP
Japan
Prior art keywords
trace
connector
field
bus
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002036779A
Other languages
English (en)
Other versions
JP2002261420A5 (ja
Inventor
Carl R Haynie
アール ヘイニー カール
David M Dickey
エム ディッキー デビッド
James J Deblanc
ジェイ デブラン ジェームス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2002261420A publication Critical patent/JP2002261420A/ja
Publication of JP2002261420A5 publication Critical patent/JP2002261420A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/712Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09245Crossing layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【課題】 差動バスの利用を可能にし、電子装置用のコ
ネクタ及びケーブルを、基板上に都合良くかつ効率良く
配置できるような回路基板構成を提供する。 【解決手段】 上面と底面を備えた回路基板と、上面又
は上面内部及び底面又は底面内部において、コネクタ・
トレース・フィールドに接続されている複数のピンを含
むコネクタと、コネクタ・トレース・フィールドとサイ
ズ及び構成が実質的に同じである上部及び底部バイア・
フィールドを含み、基板面又は基板内部においてコネク
タの間に配置されていて、基板を貫通して上部及び底部
バイア・フィールドを相互接続するバイア・コネクタを
含んでいるバイア・トレース・フィールドと、基板の上
面又は上面内部及び基板の底面又は底面内部にあって、
コネクタ・フィールドとバイア・フィールドとを相互接
続する複数の底部差動バス・トレース対とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、概してディスク・
ドライブ及びプロセッサのようなコンピュータ装置等の
周辺装置の支持及び相互接続に役立つ回路基板の改良に
関し、詳細には、電子装置間の高速信号転送を可能にす
るための差動バス及び特殊バイア・フィールドを含む多
層化回路基板に関するものである。
【0002】
【従来の技術】最近のコンピュータ・システムでは、高
速デジタル・バスを利用してディスク・ドライブやプロ
セッサのような高性能コンピュータ装置等の周辺装置を
接続する。一般にこれらのバスには、複数の並列導電性
ワイヤ又はトレースが含まれている。バス・ワイヤはプ
リント回路基板上に配置されているのが典型的だが、こ
のプリント回路基板は、非導電性コア材料によってバス
・ワイヤの内部又は外部トレースを隔離することも可能
である。各ワイヤ又はトレースの終端に設けられている
能動終端負荷が、トレースの特性インピーダンスを整合
させている。これらの負荷には負荷抵抗器が含まれる
が、電圧源又は電流源を含むことも可能である。
【0003】周辺装置は、ワイヤ・スタブによってバス
の中間部分のトレースに接続される。ワイヤ・スタブ
は、バスを横切って延びており、横方向に配置された装
置を並列に電気接続する。スタブはバスを横断している
ので、コンピュータ・システムのバスを介して伝送され
るデータに、スタブによって信号の摂動及び人為的ノイ
ズが混入する。
【0004】スタブを用いると、回路基板レイアウトの
設計に他の問題も生じる。周辺装置は、プリント回路基
板に実装されたコネクタ又はソケットにプラグで接続さ
れるのが一般的である。スタブ又は他の接続トレース
は、コネクタのピンからバスまで延びている。コンピュ
ータ・システムの複雑性が増すにつれて、バスに接続し
なければならない装置の数も増大する。しかし、基板に
実装し、バスに相互接続する装置の数が増すと、基板の
回路レイアウトはますます実現が困難になる。装置間の
長い並列トレースは、トレースの固有インピーダンスを
維持し、クロストークを最小限に抑え、回路基板のスペ
ースを最小限にとどめ、トレース長を等しくし、利用す
る基板層を最少にするように経路指定しなければならな
い。結果として、必要な全ての装置を相互接続できるよ
うに、コンピュータ・システムの性能が妥協される。
【0005】装置の相互接続用のバスは、シングル・エ
ンド設計又は差動設計を用いる。シングル・エンド・バ
スは、全ての導体に共通した接地面から間隔をあけ絶縁
された複数の単一導体から構成される回路に依拠する。
このシングル・エンド・バスは、比較的実現が容易であ
るが、データ転送速度がかなり制限され、隣接チャネル
のノイズ干渉も受けやすい。
【0006】対照的に、差動バスは、一定の間隔をあけ
て配置され、接地面から絶縁された1対の導体又はトレ
ース対を利用する。絶縁誘電体及び接地面と連係するこ
とで、2つの導体間の所定の間隔は迅速で効率のよいデ
ジタル・データ転送のための制御インピーダンス層とな
る。導体は両方とも常に接地面より電気的に上位にあ
る。トレース対の各端部毎に送信器及び受信器を用い
て、それらの間の所定の信号差の符号化及び復号化が行
われる。従って、差動バスは、シングル・エンド・バス
と比較した場合、データ転送速度が上がり、ノイズに対
するイミュニティ(耐性)が向上する、という利点が得
られる。しかし、差動バスは、2本のトレースを必要と
するので、回路基板レイアウト及び設計に関する自由度
が制約される。
【0007】
【発明が解決しようとする課題】上記の問題に鑑みて、
本発明は、差動バスの利用を可能にし、電子装置用のコ
ネクタ及びケーブルを基板上に都合良くかつ効率良く配
置できるような回路基板構成を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明の相互接続装置で
は、取り付けられた2つ以上の周辺装置を電気的に相互
接続するために、4層プリント回路基板が用いられてい
る。これらの装置には、ディスク・ドライブ、プロセッ
サ及び外部ケーブルなどが含まれる。これらの装置は、
それぞれ4行20列のSCSIディスク・ドライブ・コ
ネクタのような一般的な装置コネクタにプラグで接続す
る。コネクタは、必要な場合回路基板のいずれかの側に
配置され、例えば、一方のエッジに沿って一列に配置す
ることや、基板の両エッジに配置することも可能であ
る。
【0009】各コネクタには、差動バスに接続するため
の少なくとも1つのコネクタ・トレース・フィールドが
含まれている。コネクタから2つのコネクタに接続すべ
き場合には、コネクタに2つのコネクタ・トレース・フ
ィールドが含まれる。コネクタ・トレース・フィールド
によって、コネクタ・ピンとバスとの間で信号伝送が可
能になる。差動バスは、隣接した周辺装置間に延びる複
数の導体トレース対から構成される。第1の長さの差動
バスは、基板の上部側に位置し、第2の長さの差動バス
は、基板の底部側に位置している。
【0010】第1の長さのバスと第2の長さのバスとを
相互接続するため、バイア・トレース・フィールドが設
けられている。バイア・トレース・フィールドは、上部
バイア・トレース・フィールドと底部バイア・トレース
・フィールドとで構成される。これらのバイア・トレー
ス・フィールドは、構成及びサイズが導体トレース・フ
ィールドとほぼ同じである。回路基板を貫通する経路を
形成するバイアによって、上部バイア・トレース・フィ
ールドと底部バイア・トレース・フィールドとが相互接
続されている。
【0011】バイア・トレース・フィールドには、各差
動バスにおけるトレース対の全長を等しくするため、若
干の波形を取り入れることも可能である。バイア・トレ
ース・フィールドは、トレース対グループのトレース、
又は導体の配列を反転することでトレース間の誘導電流
が相殺され、それらの間のクロストークが最小限に抑え
られるようにするためにも選択的に利用される。このト
レース配列の反転をコネクタ・トレース・フィールドに
も用いて、クロストークを最小限に抑えることができ
る。
【0012】バイア・トレース・フィールドは、同一線
上に配置された装置に対して平行になるように又は平行
な装置若しくはコネクタに対して直交するように、設置
できる。側方にオフセットしたピン接続グループをコネ
クタが備えている場合には、バイア・トレース・フィー
ルドにオフセットしたバイア・グループを含めること
で、トレース長が等しくなるようにできる。これらの直
交に設置されたバイア・トレース・フィールドは、バス
の長さを等しくし、バス内のトレースの導体配列を反転
して、周辺装置間の信号転送の完全性を確保する機能も
備えている。
【0013】理想的なマイクロストリップ構成の場合
は、トレース対は基板の外側層に位置し、トレース対の
各対毎の接地面は基板内に埋め込まれる。対照的に、本
願明細書に開示のストリップ線路構成の場合、トレース
対が基板内に埋め込まれ、外側基板表面が接地面にな
る。
【0014】本発明の実施の形態について図面を参照し
て説明する。
【0015】
【発明の実施の形態】図1には、周辺装置12及び13
を支持し、相互接続するように設計された装置11の最
も基本的な形態が示されている。分かりやすくするため
装置12及び13は破線で輪郭のみ示されており、それ
ぞれ、第1の装置コネクタ14及び第2の装置コネクタ
16に被さり、プラグで接続されている。装置12及び
13は、ディスク・ドライブやプロセッサのような任意
の周辺装置である。
【0016】コネクタ14及び16は、用途に適した任
意の形状とすることが可能であるが、この形態の場合、
コネクタは、高さ4行幅20列のピン接続アレイを有す
る着脱可能なWIDE SCSIディスク・ドライブ・
コネクタである。細長いコネクタが4層回路基板17の
一方のエッジに沿って軸を揃えて取り付けられている。
留意すべきは、コネクタは、本明細書でさらに詳述する
ように、並列に構成することも可能であるという点であ
る。さらに、コネクタは、必要に応じて周辺装置又はケ
ーブル接続に利用できる。
【0017】図5には、当業界においてマイクロストリ
ップ構成として知られる回路基板17が詳細な断面図で
示されている。基板17は、熱活性化接着特性を備える
「プリプレグ」すなわち、予備含浸誘電体材料から造ら
れた上部側18と底部側19とを備えている。上部差動
トレース対21には、個別上部トレース22及び23が
含まれており、両方とも上部側18に間隔をあけて配置
されている。上部側18のすぐ下方には、導電性接地面
24がある。上部側18及び接地面24の上に乗ってい
る間隔をあけた上部トレース22及び23の組み合わせ
は、デジタル信号を伝送するための制御インピーダンス
層を構成している。基板17の中心には同様に誘電体材
料から造られたコア25が設けられている。この構成要
素の基本的組み合わせは、本発明の装置11全体を相互
接続するために用いられる差動バスの構造単位である。
【0018】回路基板のもう一方の側には、別個の底部
トレース27及び28を含む底部差動トレース対26が
設けられている。底部側19のすぐ上方には、導電性接
地面29がある。これらの構成によって、回路基板17
の底部側において差動バスの相互接続を施すために用い
られる制御インピーダンス層が形成される。
【0019】図1を参照すると、第1のコネクタ・トレ
ース・フィールド31が、コネクタ14に相互接続さ
れ、第2のコネクタ・トレース・フィールド32が、コ
ネクタ16に相互接続されている。コネクタ・トレース
・フィールド31には、「負」ピン33及び「正」ピン
34に接続される複数の上部トレース対21が含まれて
いる。図7の左側の負符号及び正符号は特定のピン行の
極性を識別するためのものである。ピンから延びるそれ
ぞれのトレース・ラインに対するピン極性表示を参照す
ることで、後述する導体又はトレース配列の反転に関す
る説明がより明確になる。便宜上、ピン接続配列の表示
「A」は、左側のトレースが「負」ピン接続で、右側の
トレースが「正」ピン接続に相当する。さらに、ピン接
続配列の表示「B」は、左側のトレースが「正」ピン接
続で、右側のトレースが「負」ピン接続に相当する。従
って、第1のコネクタ・トレース・フィールド31で
は、AABBの繰り返し導体配列パターンを示す。
【0020】図8には、第2のコネクタ・トレース・フ
ィールド32に関する異なる導体配列パターンが示され
ている。コネクタ・トレース・フィールド32は、回路
基板17の底部側19に配置されているので、図1及び
図8では、コネクタ・トレース・フィールド32のトレ
ース対は破線で示されている。図7に示すように、コネ
クタ・ピン33及び34は、それぞれ、負及び正と表示
されている。コネクタ・トレース・フィールド32の左
上から右に辿ると、ABBAパターンの導体配列パター
ンが用いられているのが分かる。
【0021】第1のコネクタ14と第2のコネクタ16
との間には、バイア・トレース・フィールド36が挿入
されている。バイア・トレース・フィールド36の主機
能の1つは、2つの長さの差動バスの間で「フォルド・
オーバ(fold−over)」を実施することであ
る。「フォルド・オーバ」とは、隣接装置間のピン接続
が適正になり、対称をなすようにバス内のトレース対の
向きを是正することを表している。図1に示す応用例の
場合、バイア・トレース・フィールド36は、同一線上
に位置するように揃えられたコネクタ14及び16の軸
に対して平行に設置される。後述するように、相互接続
すべきコネクタの位置及び配向に従って、バイア・トレ
ース・フィールドを他の向きにして利用することも可能
である。さらに、バイア・トレース・フィールド36
が、コネクタ14と16との中間に正確に位置すること
も望ましい。この配置によって、上部差動トレース対2
1と底部差動トレース対26とがそれぞれ同じ長さにな
り、本質的にお互いがミラー・イメージ(鏡像)とな
る。
【0022】図9及び図10には、バイア・トレース・
フィールド36がさらに詳細に示されている。バイア・
トレース・フィールド36には、上部バイア・トレース
・フィールド37と底部バイア・トレース・フィールド
38とが含まれている。上部及び底部バイア・トレース
・フィールド36及び37のトレース対は、それぞれ一
方の端部がバイア・コネクタ39に接続されている。上
部バイア・トレース・フィールド37は、AABB導体
配列パターンを利用してバイア・コネクタ39に接続さ
れている。これは、第1のコネクタ・トレース・フィー
ルド31によって利用されているのと同じ導体配列パタ
ーンである。底部バイア・トレース・フィールド38
は、ABBA導体配列パターンを利用してバイア・コネ
クタ39に接続されている。これは、第2のコネクタ・
トレース・フィールド32によって利用されているのと
同じ導体配列パターンである。27対のバイア・コネク
タ39が、回路基板17を貫通し、上部バイア・トレー
ス・フィールドと底部バイア・トレース・フィールドと
の間に伝送経路を形成している。従って、バイア・トレ
ース・フィールド36によって、トレース対における異
なる導体配列パターンの実施が可能になり、同時に、差
動バスは「フォルド・オーバ」を施されている。
【0023】上部及び底部バイア・トレース・フィール
ド37及び38は、サイズ及び構成が第1及び第2のコ
ネクタ・トレース・フィールド31及び32とほぼ同じ
である。さらに、コネクタ14及び16における負ピン
33及び正ピン34の構成は、バイア・コネクタ39の
数及びパターンを厳密に反映している。トレース・フィ
ールド構成並びにピン及びバイア配列がこのようにほぼ
対称をなすことによって、コネクタ間を通る差動バス
に、均一的かつ相補的な変換が施される。しかし、図1
0におけるトレース・フィールドの細部を厳密に検討す
ると、各トレースの全長を調整できるように、トレース
配線に小さな波形を加えることができる点に留意すべき
である。このように、バイア・トレース・フィールドを
通るトレース配線を選択的に指定する第1のメカニズム
によって、バスのトレース配線の全長を等しくできる。
【0024】第1のバス長41を構成する複数の上部差
動トレース対21が、基板17の上部側18において、
第1のコネクタ・トレース・フィールド31と上部バイ
ア・トレース・フィールド37との間に延びている。コ
ネクタ14とバイア・トレース・フィールド36との間
において、第1のバス長41は、第1の経路で右上方に
曲がり、次に、第2の経路で水平方向の右へと延び、最
後に、第3の経路で再び右上方に曲がる。同様に、第2
のバス長42を構成する複数の底部差動トレース対26
が、基板の底部側19において、第2のコネクタ・トレ
ース・フィールド32と底部バイア・トレース・フィー
ルド38との間に延びている。第2のバス長は、第1の
セグメントで左上方に曲がり、次に、第2のセグメント
で水平方向の左へと延び、最後に、第3セグメントで再
び左上方に曲がる。
【0025】第1と第2の長さのバスが、互いに上方又
は下方で交差する場合、これらは互いに直交している
(図1及び図9を参照)。こうした配向によれば、上部
トレースと底部トレースとにより生じる磁界が互いに直
交するので、本質的にチャネル間のクロストークが低減
する。さらに、この配向によって、トレースに関する近
位クロスオーバ領域が減少し、上部トレースと底部トレ
ースとの間における容量結合が最小限に抑えられる。
【0026】さらに、どちらか任意の側のバイア・トレ
ース・フィールドにおける導体配列パターンの再構成に
よっても、クロストークが相殺される。上部トレース対
21は、AABBのトレース対導体配列をなすように構
成される。パターンAにおいて、「負」のトレースは左
に経路指定され、「正」のトレースは右に経路指定され
る。パターンBにおいて、配列は反転される。回路基板
17の上部側では、第1の対をなす正のトレース(パタ
ーンA)と、第2の対をなす負のトレース(やはりパタ
ーンA)の間における漂遊容量及び磁気結合によってク
ロストークが生じることになる。第1のトレース対が、
正の信号遷移を生じる場合、第1のトレース対の正の導
体(原凶トレース)によって、第2のトレース対の負の
導体(犠牲トレース)に正の摂動が付与される。パター
ンBBをなすように構成された、第3と第4対との間に
も同じ影響が生じる。
【0027】回路基板の底部側では、同じ第1、第2、
第3及び第4対のパターンが、ABBAになるように再
構成されている。上述したように、正の信号遷移によっ
て、基板の底部側における第2のトレース対の正の構成
要素に同等かつ同相の摂動が生じることになる。第1対
の正の導体は、やはり原凶トレースであるが、第2対に
隣接している正のトレースは、新たな犠牲トレースであ
る。信号が第1及び第2のバス長にわたって伝送する
と、第2対の両トレースによって同等かつ同相の摂動が
伝搬することになる。しかし、第2対の摂動は同相モー
ドだけである。摂動の差動成分が除去されれば、バスに
結合された差動受信器が摂動の影響を受けなくなる。
【0028】上述したクロストーク相殺の第1の例にお
いて、原凶トレース対は、回路基板の上部及び底部の両
方ともパターンがAである。犠牲トレース対は、上部側
(パターンA)と底部側(パターンB)の間で導体配列
が入れ換わる。原凶トレース対がパターンを変更し、犠
牲トレース対が同じ導体配列を保持する場合には、異な
る摂動中和プロセスが行われる。この環境は、第2のト
レース対と第3のトレース対との間における電磁相互作
用から生じる。
【0029】第2のトレース対が正の信号遷移を生じる
場合、第2のトレース対の正の導体(原凶トレース)に
よって、第3のトレース対の正の導体(犠牲トレース)
に正の摂動が加えられる。基板の底部側では、第2対の
負の導体が、新たな原凶トレースとなり、第3のトレー
ス対の同じ正の犠牲トレースに負の摂動を誘発する。従
って、第2の長さのバスにおける等しい摂動及び逆の摂
動は、第1の長さのバスに加えられる初期摂動を相殺す
る。この場合、摂動は完全に相殺され、差動モード成分
又は同相モード成分は残らない。これら2つの摂動中和
メカニズムは、バスを横切る隣接トレース対間において
交差する。
【0030】装置11において用いられるクロストーク
中和メカニズムは、多導体ケーブル内のツイストペア・
ワイヤによってクロストークを相殺するメカニズムに似
ている。多導体ケーブルの場合、撚り線の隣接がツイス
トペア間にランダムに分配されている。ケーブルが充分
に長ければ、ツイストペアが一方の極性において誘導す
る信号摂動が、もう一方の極性の場合よりも多くなる確
率が許容レベルにまで低下する。換言すれば、向かい合
ったツイストペア構成要素の結合摂動は、ほぼ完全に相
殺される。本発明において用いられる相殺方法はプリン
ト回路基板上のトレースが回路導体であるため、ツイス
トペア・ワイヤの束とは若干異なっている。そして、導
体の配列を選択的に反転して結合される対称的な回路ト
ポロジによって、隣接装置間に延びる差動バスにちょう
ど逆のトレース対への影響が生じることになるので、ツ
イストペアを用いる相殺方法よりは効果的である。
【0031】対照的に、先行技術による回路基板構成で
は、回路基板における周辺装置の構成に関して、同じ効
率及び汎用性(バーサリティ)を得るためには、クロス
トークに対する回路のイミュニティ(耐性)を損なって
しまう。例えば、図2には先行技術によるバス構成43
が示されているが、周辺装置のコネクタ44は、並列バ
ス・トレース46のすぐ上に取り付けられ接続されてい
る。これによって、バス・トレースに関する極めて単純
な経路指定が可能になるが、周辺装置を垂直に配置する
ことが可能な状況での利用に限定される。
【0032】周辺装置を水平に配置する場合には、バス
・トレースは、同じピン配列を維持するため、装置コネ
クタ内及び装置コネクタ周りの波状経路を辿らなければ
ならない。図3には、先行技術によるバス構成47が示
されている。構成47において、装置コネクタ48は、
その軸を水平にし、同一線上に配置して取り付けられ
る。しかし、適正なピン接続配列を維持するため、バス
49は、経路配向を180度変えなければならないが、
これによって、コネクタの両側にかなりの量の回路基板
スペースが費やされることになる。さらに、それによっ
て、装置コネクタを回路基板のエッジに沿って取り付け
ることが妨げられる。
【0033】図4には、さらにもう1つの先行技術のバ
ス構成51が示されている。構成51の場合、並列バス
52は基板(図示せず)の底部側に配置されているの
で、破線で示されている。各装置コネクタ53は、それ
ぞれのスタブ54によってバス52に相互接続されてい
る。構成51では、回路基板の両側及び回路基板に通る
バイア56を利用して、スタブ54の端部とバス52と
を接続することによって、バスの「フォルド・オーバ」
を実施する。しかし、前述のように、スタブは、適正な
終端負荷が施されておらず、バスに対して横方向に配置
されているので、バス内に信号の反射を生じさせる。
【0034】以上において、装置11のその最も基本的
な形態を示し、その動作特徴及び先行技術によるバス構
成に対するその利点を説明してきた。ここで、装置及び
コネクタの取り付け及び相互接続に関して、同じ原理で
他の要件についての適応例について説明する。図11に
は、並列コネクタ58及び59に対して直交して配置さ
れたバイア・トレース・フィールド57の例が示されて
いる。コネクタ58及び59は、2つの周辺装置、周辺
装置とケーブル又は2つのケーブルを接続することが可
能である。図1に示す例とは対照的に、コネクタ58及
び59は、その軸が回路基板17の相対する上方エッジ
及び下方エッジに沿って、平行にオフセットするように
取り付けられている。複数のトレース対を含む差動バス
61によって、コネクタ58及び59が相互接続されて
いる。
【0035】バイア・トレース・フィールド57は、構
成が前述のバイア・トレース・フィールド36と同じで
ある。しかし、コネクタ58及び59の軸の向きのた
め、バイア・トレース・フィールド57は、バス61内
におけるトレース対のそれぞれの中心にはない。上部ト
レース配線62は、コネクタ59から左下方に延び、バ
イア・トレース・フィールド57に達している。上部ト
レース配線62は、回路基板17の上部側18の上に位
置している。底部トレース配線63は、バイア・トレー
ス・フィールド57から右下方に延び、コネクタ58に
達している。底部トレース配線63は、回路基板の底部
側19の上に位置している。留意しておくべきは、トレ
ース対の全長は等しいが、基板の上部側における各トレ
ース対の長さは、基板の底部側におけるそれぞれの長さ
と等しくないという点である。例えば、基板上部の短い
トレース対64は、バイア・トレース・フィールド57
を介して、基板底部の長いトレース対66に相互接続さ
れている。また、基板上部の長いトレース対67は、バ
イア・トレース・フィールドを介して、基板底部の短い
トレース対68に相互接続されている。
【0036】基板の上部側と底部側の間におけるこれら
長さの等しくないトレース対の比率は、コネクタ58及
び59に関するピンの配置に従って変動することにな
る。このことは、導体配列の反転によって同等かつ逆相
の摂動が引き起こされるというクロストークの相殺にと
って欠点である。そこで、回路基板の他の場所で同様に
「バランスを取りながら」コンポーネントを相互接続す
ることによって、ある程度補償することが可能である。
例えば、ある相互接続構成の上部における長いトレース
対は、バランス相互接続構成の底部トレース対において
短くなる。この特徴については、回路基板構成の実用例
を参照にして詳細に後述する。
【0037】コネクタの少なくとも1つにおけるピン
が、互いに水平方向又は側方にずらされた2つ以上のグ
ループに分割される場合、相互接続構成内における影響
をバランス化する必要性はさらに複雑になる。図12に
は、装置コネクタ71とケーブル・コネクタ72との間
における典型的な相互接続構成69が示されている。装
置コネクタ71は、ピン接続が従来通りの連続したライ
ンを備えているが、ケーブル・コネクタ72は、ピン接
続が3つにグループ化されている。グループ化されたコ
ネクタ・ピンがこのようにオフセット又はずらされてい
るので、バス・トレース対の長さを等化するため、特殊
な補償バイア・トレース・フィールド73が設けられて
いる。
【0038】差動バス74には、第1の上部トレース・
グループ76と第2の上部トレース・グループ77とが
含まれている。バス74には、底部トレース・グループ
78が回路基板の底部側19に沿って延びるので、図1
2に破線で示されたトレース・グループ78も含まれて
いる。ケーブル・コネクタ72には、第1のコネクタ・
フィールド79、第2のコネクタ・フィールド81及び
第3のコネクタ・フィールド82が含まれている。バイ
ア・トレース・フィールド73には、上方フィールド・
グループ83、中間フィールド・グループ84及び下方
フィールド・グループ86が含まれている。これらのフ
ィールド・グループは、バイア87によって互いに相互
接続された、回路基板の上部側と底部側との両方に対応
するトレースを備えている。これらの構造は、既に詳細
に記載したものと同じであるため、これ以上の説明を控
える。
【0039】第1のトレース・グループ76によって、
第1のコネクタ・フィールド79と上方フィールド・グ
ループ83とが相互接続されている。第2のトレース・
グループ77によって、第2のコネクタ・フィールド8
1と中間フィールド・グループ84とが相互接続され、
第3のコネクタ・フィールド82と下方フィールド・グ
ループ86とが相互接続されている。底部トレース・グ
ループ78によって、フィールド73の上方、中間及び
下方フィールド・グループと装置コネクタ・フィールド
88とが相互接続されている。コネクタ・フィールド7
9、81及び82は、互いに側方にずらされているの
で、これに応じてフィールド・グループ83、84及び
86は、バス74内のトレース対の全長が等しくなるよ
うに水平方向にオフセットしている。留意すべきは、中
間フィールド84が、コネクタ・フィールド81及び8
2の間のわずかな側方のズレを補償するため、下方フィ
ールド・グループ86における隣接トレースに対して上
方へわずかにずらされいるという点である。従って、バ
イア・トレース・フィールド内のトレース対グループの
水平及び垂直にずらすことによるもう1つのメカニズム
によって、バス・トレース対の全長を等しくできる。
【0040】図13には、本発明の装置11の実用的な
応用例が示されている。SCSI背面回路基板89に
は、その上方コーナーに、第1のSCSIケーブル・コ
ネクタ91(図13A)及び第2のSCSIケーブル・
コネクタ92(図13B)が含まれている。ディスク・
ドライブ・コネクタ93、94、95及び96が、基板
89の下方エッジに沿って取り付けられている。ケーブ
ル・コネクタ91とディスク・ドライブ・コネクタ93
との間には、左側バイア・トレース・フィールド97が
設けられている。ディスク・ドライブ・コネクタ93と
ディスク・ドライブ・コネクタ94との間には、中間バ
イア・トレース・フィールド98が設けられている。デ
ィスク・ドライブ・コネクタ94とディスク・ドライブ
・コネクタ95との間には、中間バイア・トレース・フ
ィールド99が設けられている。ディスク・ドライブ・
コネクタ95とディスク・ドライブ・コネクタ96との
間には、中間バイア・トレース・フィールド101が設
けられている。さらに、ディスク・ドライブ・コネクタ
96とケーブル・コネクタ92との間には、右側バイア
・トレース・フィールド102が設けられている。
【0041】基板89の上方左側コーナーから説明を始
める。トレース対に関する導体配列パターンが、差動バ
ス103のセグメントの各リンク毎に設けられている点
に留意されたい。例えば、バスの第1の上部セグメント
において、SCSIケーブル・コネクタ91から左バイ
ア・トレース・フィールド97まで、ABBA導体配列
パターンが用いられている。次に、バスの第1の底部セ
グメントにおいて、左バイア・トレース・フィールド9
7からディスク・ドライブ・コネクタ93まで、BBA
Aの導体配列パターンが用いられている。留意すべき
は、SCSIケーブル・コネクタ92、右バイア・トレ
ース・フィールド102及びディスク・ドライブ・コネ
クタ96を含む「バランス化」相互接続構成では、BA
AB及びAABB導体配列パターンが用いられている点
である。この特殊相互接続の場合、各トレース対と隣接
する近傍対との間において、同等かつ逆相の影響を実現
することが所望の目的である。これは、隣接トレース対
間において、「同じ文字対」(すなわち、AA又はB
B)及び「逆の文字対」(すなわち、AB又はBA)を
備えるセグメント長の比率が等しくなるように維持する
導体配列パターンを選択することによって実現される。
【0042】第1及び第2のトレース対は、基板上部側
の対をなすABによって経路指定(ルーティング)され
る。これは、短いセグメントである。対をなすBAは、
「バランス化」構成の底部層の2つの対のために選択さ
れる。これは、長いセグメントである。両方の相互接続
構成のトレース対に関するこれら2つのセグメント長の
合計は、全トレース長の1/2に等しい。同等かつ逆相
の摂動が、左側の構成の底部層及び右側の構成の上部層
に生じるが、パターン対はそれぞれBB及びAAであ
る。従ってクロストークは、これらの構成のどちらか一
方の側にある装置に関して中和される。これらの相互接
続構成間にある装置の場合、クロストークは低減する
が、完全には中和されない。
【0043】ディスク・ドライブ・コネクタ93と94
との間の相互接続に関する導体配列パターンは、既に解
説した通り、AABBパターンからABBAパターンに
変わる。同様に、ディスク・ドライブ・コネクタ94に
対して施される相互接続に関する導体配列パターンによ
って、導体配列がABBAパターンからBBAAパター
ンに変わる。これは、導体配列パターンを、バイア・ト
レース・フィールドによる同じタスクの実現と全く同じ
やり方で変化させるためのコネクタ・トレース・フィー
ルドの例である。次に、バイア・トレース・フィールド
99は、BBAAパターンからBAABパターンに変わ
る。導体配列パターンの変化(BAABからAABB)
は、やはり、ディスク・ドライブ・コネクタ95のコネ
クタ・フィールドにおいても生じる。この結果、AAB
Bパターンは、SCSIドライブ・コネクタ95と96
との間を相互接続するため、ABBAパターンに戻され
ることになる。
【0044】これまでに述べた回路基板構成は、全てマ
イクロストリップ設計であったが、本発明の装置11
は、ストリップ線路回路基板に関しても有効に利用する
ことが可能である。図6には、こうしたストリップ線路
構成104が示されている。マイクロストリップ構成は
固有インピーダンスが高いが、ストリップ線路構成をと
ると、トレース対間に低特性インピーダンスが得られ
る。
【0045】ストリップ線路構成には、基板に埋め込ま
れたトレース対106及び107が含まれている。基板
の外側表面には、上部接地面108と底部接地面109
とが含まれている。トレース対106と接地面108と
の間には、第1のプリプレグ誘電体層111が設けら
れ、トレース対107と接地面109との間には、第2
のプリプレグ誘電体層112が設けられている。マイク
ロストリップ基板と同様、ストリップ線路構成104の
中心には、コア113が設けられている。
【0046】トレース対106及び107は、ストリッ
プ線路が比較的近接しており、その間に接地面がないの
で、応用例によっては、こうした接地面又は誘電体追加
層を加えて、ストリップライン間のクロストークを最小
限に抑えるのが望ましい場合もあり得る。一方、バイア
・トレース・フィールドに隣接したクロスオーバ領域の
トレースが、必ず互いに直交していれば、トレース対の
層間における電磁結合が最小限に抑えられるため、誘電
体層が必要でない場合もあり得る。
【0047】この発明は、例として次の実施態様を含
む。
【0048】(実施態様1)電子装置を支持及び相互接
続する装置であって、上面及び底面を備えた回路基板
(17)と、前記上面又は前記上面内部において、第1
のコネクタ・トレース・フィールド(31)に接続され
ている第1の複数のピンを含む第1のコネクタ(14)
と、前記底面又は前記底面内部において、第2のコネク
タ・トレース・フィールド(32)に接続されている第
2の複数のピンを含む第2のコネクタ(16)と、前記
第1及び第2のコネクタ・トレース・フィールド(3
1、32)とサイズ及び構成が実質的に同じである上部
バイア・フィールド(37)及び底部バイア・フィール
ド(38)を含み、前記基板面又は基板内部において、
前記第1と第2のコネクタの間に配置されていて、前記
基板を貫通して前記上部バイア・フィールドと底部バイ
ア・フィールドを相互接続するバイア・コネクタを含ん
でいるバイア・トレース・フィールド(36)と、前記
基板の前記上面又は前記上面内部にあって、前記第1の
コネクタ・フィールドと前記上部バイア・フィールドと
を相互接続する複数の上部差動バス・トレース対(2
1)と、前記基板の前記底面又は前記底面内部にあっ
て、前記第2のコネクタ・フィールドと前記底部バイア
・フィールドとを相互接続する複数の底部差動バス・ト
レース対(26)と、が含まれている、相互接続装置。
【0049】(実施態様2)前記上部及び底部バイア・
フィールド(37、38)に、トレース対が含まれるこ
とと、前記トレース対のうち1つの全長と他のトレース
対の全長とを等しくするため、前記トレース対の中の少
なくとも一つが不等波形をなしていることと、を特徴と
する、上記実施態様1に記載の相互接続装置。
【0050】(実施態様3)前記第1及び第2のコネク
タ(14、16)が同一線上に長手軸を備えていること
と、前記バイア・フィールド(36)が、前記コネクタ
の前記縦軸に対して平行であり、間隔のあいた長手軸を
備えていることと、を特徴とする、上記実施態様1に記
載の相互接続装置。
【0051】(実施態様4)前記バイア・フィールド
(36)が、前記第1及び第2のコネクタ(14、1
6)間の途中に配置されることを特徴とする、上記実施
態様3に記載の相互接続装置。
【0052】(実施態様5)前記第1及び第2のコネク
タ(71、72)が、平行であり間隔のあいた長手軸を
備えていることと、前記バイア・フィールド(73)
が、前記コネクタの前記長手軸に対して直交する長手軸
を備えることと、を特徴とする、上記実施態様1に記載
の相互接続装置。
【0053】(実施態様6)前記コネクタのうち少なく
とも1つが、互いに関して側方に変位したコネクタ・フ
ィールドのグループ(79、81、82)を備えている
ことと、前記バイア・フィールドが、前記コネクタ・フ
ィールドの前記側方に変位することによってもたらされ
る前記上部トレース対と底部差動トレース対との長さの
差を補償するように、互いに関してオフセットしたバイ
ア・フィールド・グループ(83、84、86)を備え
ていることと、を特徴とする、上記実施態様5に記載の
相互接続装置。
【0054】(実施態様7)前記上部バイア・フィール
ド(37)と前記底部バイア・フィールド(38)に、
前記上部差動トレース対と前記底部差動トレース対との
うち、選択されたトレース対間において導体配列パター
ンの反転が含まれることを特徴とする、上記実施態様1
に記載の相互接続装置。
【0055】(実施態様8)前記導体配列の反転が、前
記上部トレース対と前記底部トレース対との間のクロス
トークを中和するために、繰り返しパターンで選択的に
行われることを特徴とする、上記実施態様7に記載の相
互接続装置。
【0056】(実施態様9)電子装置を支持及び相互接
続する装置であって、上面及び底面を備えた回路基板
(17)と、前記上面又は前記上面内部において、第1
のコネクタ・トレース・フィールド(31)に接続され
ている第1の複数のピンを含む第1のコネクタ(14)
と、前記底面又は前記底面内部において、第2のコネク
タ・トレース・フィールド(32)に接続されている第
2の複数のピンを含む第2のコネクタ(16)と、前記
第1及び第2のコネクタ・トレース・フィールド(3
1、32)とサイズ及び構成が実質的に同じである上部
バイア・フィールド(37)及び底部バイア・フィール
ド(38)を含み、前記基板(17)面又は基板(1
7)内部において、前記第1と第2のコネクタの間に配
置されていて、前記基板を貫通して前記上部バイア・フ
ィールドと底部バイア・フィールドを相互接続するバイ
ア・コネクタ(39)を含んでいるバイア・トレース・
フィールド(36)が設けられた、前記第1のコネクタ
・トレース・フィールドと、前記第2のコネクタ・トレ
ース・フィールドとを相互接続する差動トレース手段
(21、26)と、が含まれている相互接続装置。
【0057】(実施態様10)電子装置を支持及び相互
接続する装置であって、上面及び底面を備えた回路基板
(17)と、前記上面又は前記上面内部において、第1
のコネクタ・トレース・フィールド(31)に接続され
ている第1の複数のピンを含む第1のコネクタ(14)
と、前記底面又は前記底面内部において、第2のコネク
タ・トレース・フィールド(32)に接続されている第
2の複数のピンを含む第2のコネクタ(16)と、前記
第1及び第2のコネクタ・トレース・フィールド(3
1、32)とサイズ及び構成が実質的に同じである上部
バイア・フィールド(37)及び底部バイア・フィール
ド(38)を含み、前記基板面又は基板内部において、
前記第1と第2のコネクタ(14、16)の間に配置さ
れていて、前記基板の少なくとも一部を通って前記上部
バイア・フィールドと底部バイア・フィールドを相互接
続するバイア・コネクタ(39)を含んでいるバイア・
トレース・フィールド(36)と、前記基板の前記上面
内部にあって、前記第1のコネクタ・フィールド(3
1)と前記上部バイア・フィールド(37)とを相互接
続する複数の上部差動バス・トレース対(106)と、
前記基板の前記底面内部にあって、前記第2のコネクタ
・フィールド(32)と前記底部バイア・フィールド
(38)とを相互接続する複数の底部差動バス・トレー
ス対(107)と、が含まれている、相互接続装置。
【図面の簡単な説明】
【図1】配線バス及びバイア・トレース・フィールドに
よって相互接続された2つの周辺装置を示す、本発明の
相互接続装置の上面図である。
【図2】周辺装置のコネクタがバス・トレースのすぐ上
に取り付けられて、それらに並列に接続されている、先
行技術によるバス構成を示す平面図である。
【図3】周辺装置のコネクタが同一線上に配置され、バ
ス・トレースがコネクタの上方及び下方において交互に
波形をなす、先行技術によるバス構成を示す平面図であ
る。
【図4】周辺装置のコネクタが同一線上において揃えら
れ、スタブによって並列バスに接続されている、先行技
術によるバス構成を示す平面図である。
【図5】上部及び底部層トレース対、埋め込み接地面及
び中心コア、を備えたマイクロストリップ回路基板を、
一定の比率に拡大して描かれた部分断面図である。
【図6】上部及び底部接地面、埋め込みトレース対及び
中心コア、を備えたストリップ線路基板を、一定の比率
に拡大して描かれた部分断面図である。
【図7】AABB導体配列パターンを示す、コネクタ及
びバイア・トレース・フィールドの平面図である。
【図8】ABBA導体配列パターンを示す、コネクタ及
びバイア・トレース・フィールドの平面図である。
【図9】回路基板の上部及び底部におけるバイア・トレ
ース・フィールド及び直交トレース対の平面図である。
【図10】バイア・トレース・フィールド内において行
われるトレース対長の調整方法を示す、一定の比率に拡
大して描かれた図9に示したバイア・トレース・フィー
ルドの拡大図である。
【図11】回路基板の両エッジに位置して、バイア・ト
レース・フィールドに相互接続された2つの装置のコネ
クタに関する平面図である。
【図12】回路基板の両エッジに位置して、トレース長
の調整を行うためずらされたピン・グループを備えるバ
イア・トレース・フィールドに相互接続されたハード・
ドライブのコネクタ及びケーブル・コネクタに関する平
面図である。
【図13】本発明の特徴を取り入れ、全て差動バスによ
ってバイア・トレース・フィールドに相互接続された、
4つのドライブ及び2つのケーブル・コネクタを含んだ
回路基板の平面図である。
【符号の説明】
11 相互接続装置 12、13 電子装置 14 第1のコネクタ 16 第2のコネクタ 17 回路基板 21 上部差動バス・トレース対 26 底部差動バス・トレース対 31 第1のコネクタ・フィールド 32 第2のコネクタ・フィールド 36 バイア・トレース・フィールド 37 上部バイア・トレース・フィールド 38 底部バイア・トレース・フィールド 39 バイア・コネクタ 71 第1のコネクタ 72 第2のコネクタ 73 バイア・トレース・フィールド 79、81、82 コネクタ・フィールド・グループ 83、84、86 バイア・トレース・フィールド・グ
ループ 106 上部差動バス・トレース対 107 底部差動バス・トレース対
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビッド エム ディッキー アメリカ合衆国 カリフォルニア 95678 ローズヴィル バレーウッド ドライブ 172 (72)発明者 ジェームス ジェイ デブラン アメリカ合衆国 カリフォルニア 95678 ローズビル サウス ブラッフ ドライ ブ 1242 Fターム(参考) 5E317 AA24 GG11 5E336 AA01 BB02 CC01 CC60 EE01 GG11

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】電子装置(12、13)を支持及び相互接
    続する装置(11)であって、 上面及び底面を備えた回路基板(17)と、 前記上面又は前記上面内部において、第1のコネクタ・
    トレース・フィールド(31)に接続されている第1の
    複数のピンを含む第1のコネクタ(14)と、 前記底面又は前記底面内部において、第2のコネクタ・
    トレース・フィールド(32)に接続されている第2の
    複数のピンを含む第2のコネクタ(16)と、 前記第1及び第2のコネクタ・トレース・フィールド
    (31、32)とサイズ及び構成が実質的に同じである
    上部バイア・フィールド(37)及び底部バイア・フィ
    ールド(38)を含み、 前記基板面又は基板内部において、前記第1と第2のコ
    ネクタの間に配置されていて、 前記基板を貫通して前記上部バイア・フィールドと底部
    バイア・フィールドを相互接続するバイア・コネクタを
    含んでいるバイア・トレース・フィールド(36)と、 前記基板の前記上面又は前記上面内部にあって、前記第
    1のコネクタ・フィールドと前記上部バイア・フィール
    ドとを相互接続する複数の上部差動バス・トレース対
    (21)と、 前記基板の前記底面又は前記底面内部にあって、前記第
    2のコネクタ・フィールドと前記底部バイア・フィール
    ドとを相互接続する複数の底部差動バス・トレース対
    (26)とが含まれている、 相互接続装置。
JP2002036779A 2001-02-27 2002-02-14 相互接続装置 Withdrawn JP2002261420A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/795,603 US6423909B1 (en) 2001-02-27 2001-02-27 Circuit board construction for differential bus distribution
US09/795603 2001-02-27

Publications (2)

Publication Number Publication Date
JP2002261420A true JP2002261420A (ja) 2002-09-13
JP2002261420A5 JP2002261420A5 (ja) 2005-08-11

Family

ID=25165970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002036779A Withdrawn JP2002261420A (ja) 2001-02-27 2002-02-14 相互接続装置

Country Status (5)

Country Link
US (1) US6423909B1 (ja)
EP (1) EP1235469A3 (ja)
JP (1) JP2002261420A (ja)
KR (1) KR20020070140A (ja)
TW (1) TW512652B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204457A (ja) * 2010-03-25 2011-10-13 Sumitomo Electric Ind Ltd ケーブル

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7706524B2 (en) * 2001-11-16 2010-04-27 Rambus Inc. Signal line routing to reduce crosstalk effects
US6822876B2 (en) * 2002-02-05 2004-11-23 Force10 Networks, Inc. High-speed electrical router backplane with noise-isolated power distribution
US6727436B2 (en) * 2002-03-15 2004-04-27 Memx, Inc. Interconnect bus crossover for MEMS
JP3748868B2 (ja) * 2003-09-30 2006-02-22 日本圧着端子製造株式会社 高速伝送用接続シート
US7057115B2 (en) * 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
US7254036B2 (en) * 2004-04-09 2007-08-07 Netlist, Inc. High density memory module using stacked printed circuit boards
US7280808B2 (en) * 2004-04-12 2007-10-09 Sony Ericsson Mobile Communications, Ab Wireless communications devices including circuit substrates with partially overlapping conductors thereon coupling power to/from power amplifier systems
US7359214B2 (en) * 2004-09-28 2008-04-15 Amphenol Corporation Backplane with routing to reduce layer count
US20060121801A1 (en) * 2004-12-02 2006-06-08 Neven Pischl High speed wired media connector with symmetric PCB interface
US20060172614A1 (en) * 2005-02-03 2006-08-03 Ta Sang H Universal systems printed circuit blocks and method for interconnecting the same
US7425684B2 (en) * 2005-02-03 2008-09-16 Sang Henry Ta Universal systems printed circuit board for interconnections
US7335976B2 (en) 2005-05-25 2008-02-26 International Business Machines Corporation Crosstalk reduction in electrical interconnects using differential signaling
US7442050B1 (en) * 2005-08-29 2008-10-28 Netlist, Inc. Circuit card with flexible connection for memory module with heat spreader
US7619893B1 (en) 2006-02-17 2009-11-17 Netlist, Inc. Heat spreader for electronic modules
US7427719B2 (en) * 2006-03-21 2008-09-23 Intel Corporation Shifted segment layout for differential signal traces to mitigate bundle weave effect
US7441222B2 (en) * 2006-09-29 2008-10-21 Nokia Corporation Differential pair connection arrangement, and method and computer program product for making same
US8018723B1 (en) 2008-04-30 2011-09-13 Netlist, Inc. Heat dissipation for electronic modules
DE102011113656A1 (de) * 2011-09-19 2013-03-21 Erni Electronics Gmbh Mehrlagige elektrische Leiterplatte
US9232645B2 (en) 2013-11-22 2016-01-05 International Business Machines Corporation High speed differential wiring in glass ceramic MCMS
JP2019106473A (ja) * 2017-12-13 2019-06-27 住友電気工業株式会社 フレキシブルプリント基板及び光モジュール
US11818834B2 (en) * 2021-06-23 2023-11-14 Western Digital Technologies, Inc. Flexible printed circuit finger layout for low crosstalk

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757028A (en) * 1972-09-18 1973-09-04 J Schlessel Terference printed board and similar transmission line structure for reducing in
DE2939925A1 (de) * 1979-10-02 1981-04-16 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Kabelband mit seitlich herangefuehrten kontaktstellen zu den leiterbahnen
JPH0291987A (ja) * 1988-09-29 1990-03-30 Y D K:Kk 印刷配線板
US5012389A (en) * 1988-12-14 1991-04-30 Hand Held Products, Inc. Board wiring pattern for a high density memory module
US5010446A (en) * 1989-10-30 1991-04-23 Commonwealth Edison Company Multi-edge extender board
DE69328617T2 (de) * 1993-04-30 2001-02-01 Hewlett Packard Co Ein verbessertes einheitliches Verbindungssystem für einen Tintenstrahldrucker
US5557075A (en) * 1994-06-27 1996-09-17 Intel Corporation Parallel flexible transmission cable
JPH0837351A (ja) * 1994-07-21 1996-02-06 Amp Japan Ltd フレキシブル回路板ハーネス装置及びそれに使用されるフレキシブル回路板
JP3694548B2 (ja) * 1995-08-21 2005-09-14 株式会社日立グローバルストレージテクノロジーズ ハードディスク実装方法およびバス実装方法
JP3263705B2 (ja) * 1995-09-21 2002-03-11 三菱電機株式会社 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置
US6072699A (en) * 1998-07-21 2000-06-06 Intel Corporation Method and apparatus for matching trace lengths of signal lines making 90°/180° turns
US6011695A (en) * 1998-11-02 2000-01-04 Intel Corporation External bus interface printed circuit board routing for a ball grid array integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204457A (ja) * 2010-03-25 2011-10-13 Sumitomo Electric Ind Ltd ケーブル

Also Published As

Publication number Publication date
TW512652B (en) 2002-12-01
EP1235469A3 (en) 2004-03-31
EP1235469A2 (en) 2002-08-28
US6423909B1 (en) 2002-07-23
KR20020070140A (ko) 2002-09-05

Similar Documents

Publication Publication Date Title
JP2002261420A (ja) 相互接続装置
TWI237536B (en) PCB and layout thereof
EP2355629B1 (en) Differential pair inversion for reduction of crosstalk in a backplane system
US7468894B2 (en) Printed circuit board and method of reducing crosstalk in a printed circuit board
JP2009033710A (ja) 差動伝送線路用コネクタ
KR20060009375A (ko) 디지털 전송 시스템들과 함께 사용하기 위한 소형 전자기커플러
US20140014409A1 (en) Differential mode signal transmission module
KR20110136838A (ko) 통신 시스템들에서 감소된 모달 이질 누화를 제공하는 고속 데이터 통신 커넥터들을 구현하기 위한 회로들, 시스템들 및 방법들
WO2006013772A1 (ja) フレキシブルプリント基板
JP3442237B2 (ja) 間隙結合式バスシステム
WO2006053436A1 (en) Crosstalk reducing conductor and contact configuration in a communication system
JPH10303521A (ja) 伝送線路基板
JPH07326833A (ja) Emi放射を抑止する配線パターン
JPH11186674A (ja) 伝送線路基板
US20080025007A1 (en) Partially plated through-holes and achieving high connectivity in multilayer circuit boards using the same
JP2001015925A (ja) プリント基板
US7276986B2 (en) Method and apparatus for improving signal integrity in a high speed flex cable
JP2002023900A (ja) 短いループスルー方式のメモリシステム構成を有するメモリモジュール
JP3713136B2 (ja) 信号伝送ケーブル
US20200267833A1 (en) Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion
JP2004517438A (ja) 高密度rjコネクタアッセンブリ
JP4125077B2 (ja) ノイズフィルタ
KR20000075227A (ko) 차동 신호 배선 방법 및 차동 신호 배선을 갖는 인쇄회로기판이 실장된 액정 표시 장치
EP1865757B1 (en) Reduced crosstalk in printed circuit boards by twisting tracks
JP2000113740A (ja) 信号接続

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070223