WO1997030478A1 - Dispositif a semi-conducteur et grille de connexion multicouche utilisee pour ledit dispositif - Google Patents

Dispositif a semi-conducteur et grille de connexion multicouche utilisee pour ledit dispositif Download PDF

Info

Publication number
WO1997030478A1
WO1997030478A1 PCT/JP1997/000405 JP9700405W WO9730478A1 WO 1997030478 A1 WO1997030478 A1 WO 1997030478A1 JP 9700405 W JP9700405 W JP 9700405W WO 9730478 A1 WO9730478 A1 WO 9730478A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
metal foil
lead frame
adhesive
adhesive layer
Prior art date
Application number
PCT/JP1997/000405
Other languages
English (en)
French (fr)
Inventor
Yuji Hotta
Seiji Kondo
Shinichi Oizumi
Michie Sakamoto
Amane Mochizuki
Original Assignee
Nitto Denko Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corporation filed Critical Nitto Denko Corporation
Priority to EP97902695A priority Critical patent/EP0881677A4/en
Publication of WO1997030478A1 publication Critical patent/WO1997030478A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Definitions

  • the present invention relates to a resin-sealed semiconductor device provided with a multilayer lead frame, and a multilayer lead frame suitable for use in the semiconductor device.
  • So-called resin-encapsulated semiconductor devices in which semiconductor elements such as LSIs are encapsulated with a resin by the transfer molding method, etc., are more mass-producible than semiconductor devices using ceramic packages. Since it can be manufactured at low cost, it is widely used as a semiconductor device especially for consumer use.
  • such a resin-encapsulated semiconductor device has generally adopted a configuration in which a semiconductor element is positioned at a central portion of the device from the viewpoint of preventing warpage of the device.
  • a metal foil is laminated on a lead frame and the semiconductor device is mounted on the metal layer based on a demand for high heat dissipation accompanying an increase in power of the semiconductor element. So-called multi-layered lead frames are being used.
  • the thickness of the sealing resin above and below the device is 0. Only about 2 to 0.3 mm can be secured.
  • This problem also arises in semiconductor devices using multilayer lead frames, since the thickness of the metal foil for mounting the elements must be taken into account, and the space above and below the resin is thinner. It is even more serious.
  • the present invention has been made in view of such circumstances, and its object is to use a multi-layered lead frame and to achieve high productivity even when the thickness of the semiconductor device is 1 mm or less. It is an object of the present invention to provide a semiconductor device having a structure that can be easily mass-produced and a multilayer lead frame that can be easily mass-produced by using such a semiconductor device. Disclosure of the invention
  • the present invention relates to a semiconductor device described below and a multilayer lead frame used for the same.
  • a semiconductor device characterized in that the surface of the foil opposite to the semiconductor element mounting side is exposed on one main surface of the device.
  • an adhesive material having an adhesive layer provided on one side of the base material is provided between the metal and the inner lead portion. The adhesive layer is inserted with the layer facing the inner lead part side, and the inner lead part and the metal foil are joined to each other with the above-mentioned base material interposed by these adhesive layers.
  • the main component of the organic material constituting the adhesive layer of each of the above-mentioned adhesive materials is a thermosetting adhesive mainly composed of polyurethane or fluorine rubber.
  • FIG. 1 is a schematic longitudinal sectional view showing a configuration of a semiconductor device according to Embodiment 1 of the present invention
  • FIG. 2 is an exploded perspective view of FIG.
  • FIG. 3 is a schematic vertical sectional view showing a configuration of a semiconductor device according to a second embodiment of the present invention.
  • a metal foil 12 for mounting the semiconductor element 2 is provided on one surface of the inner lead portion 11a.
  • the surface of the metal foil 12 opposite to the semiconductor element mounting side is exposed on one main surface A of the device. It is characterized by having.
  • the surface C of the inner lead portion 11 a on the side opposite to the lamination side with respect to the metal foil 12 is placed on substantially the same plane as the upper surface D of the semiconductor element 2. It is preferable to use a positioned structure.
  • the inner lead portion 11a and the metal foil 12 are interposed via the adhesive material 3 having the adhesive layers 32, 33 on both sides of the base material 31. (See Fig. 1). Further, the semiconductor device of the present invention employs a configuration in which the sealing resin surface forming the main surface B opposite to the main surface A where the metal foil 12 is exposed is covered with another metal foil 4. You can also do it.
  • the multilayer read frame of the present invention is a multilayer read frame suitable for use in the above-described semiconductor device of the present invention.
  • the feature thereof is that, as exemplified in FIG.
  • the gold foil 12 for mounting 2 and the inner lead portion 11a are formed by an adhesive material 3 having adhesive layers 3 2 and 3 3 on both sides of a substrate 31. In that they are joined together.
  • the multilayer lead frame of the present invention is bonded to the entire surface of the metal foil 12 for mounting the semiconductor element 2 on the wire mounting side, as illustrated in FIG.
  • the adhesive layer 13 is provided, and the adhesive layer 35 is provided on one surface of the base material 34 between the metal foil 12 and the inner lead portion 11a.
  • the material 30 is inserted with the adhesive layer 35 facing the inner lead portion 11a, and the inner lead portion 11a is formed by the adhesive layers 13 and 35.
  • a configuration in which the metal foil 12 and the gold foil 12 are joined to each other with the base material 34 interposed therebetween can be employed.
  • the thickness of the adhesive layer 32 or 35 between the inner lead portion 11a and the base material 31 or 34 is set to 80 to Preferably it is 150 m.
  • the adhesive material 3 described above is used.
  • the main component of the organic component forming the adhesive layers 32 and 33 on both sides and the adhesive layer 35 on one side of the adhesive material 30 is mainly composed of polycarbonimide or fluoro rubber. It is desirable to use a thermosetting adhesive.
  • the bases 31, 34 of the adhesive materials 3, 30 used for the multilayer frame of the present invention are metal foils.
  • the material of the lead frame body (signal line) 11 used in the semiconductor device and the multilayer lead frame of the present invention various known metals commonly used in this field are used. Although a material such as a Cu alloy or a 42 alloy can be used, it is preferable to use a Cu alloy from the viewpoint of thermal conductivity.
  • Examples of the material of the metal foil 12 for mounting a semiconductor element used in the semiconductor device and the multilayer lead frame of the present invention include various well-known metal materials. It is preferable to use alloy, 42 alloy, 45 alloy or aluminum. The thickness of this metal foil 1 2 is 1 ⁇ 1
  • the thickness should be 10-50 / m.
  • the base material of the adhesive material 3 or 30 is used.
  • various heat-resistant materials can be used, but preferably, resin film such as polyimide, polyetherimide, or aluminum foil, A metal material such as a Cu foil is used.
  • the use of a metal material is effective in preventing a decrease in strength due to a reduction in thickness of a semiconductor device.
  • the thickness of the base material 31 or 34 can be arbitrarily set as long as it is equal to or less than the thickness of the semiconductor element 2, but is preferably in the range of 15 to 250 m. Then, the thickness of the base material 31 or 34 is appropriately set in relation to the thickness of the semiconductor element 2 and the thickness of the inner lead portion 11a. As a result, the upper surface C of the inner lead portion 11a (the surface opposite to the bonding surface with the metal layer 12) and the upper surface D of the semiconductor element 2 are positioned substantially on the same plane. Facilitates the adoption of the configuration described in Paragraph 2.
  • the adhesive used for the adhesive layer 32, 33, or 35 in the adhesive material 3 or 30 various kinds of maturing adhesives, for example, epoxy resin and polyether imide are used. Resin or polyamide resin, polyamide resin, carbodiimide resin and the like can be mentioned.
  • the adhesive layers 32, 33, and 35 may contain various filler materials (such as silicide) for the purpose of suppressing the water absorption.
  • the thickness of these adhesive eyebrows 32. 33 and 35 can be arbitrarily set in the range of 5 to 300 ⁇ m.
  • the thickness of the adhesive layers 32 and 35 interposed between the metal part 11a and the base material 31 or 34 is, as described above, particularly 80 to 150 m, It is possible to make the lead frame dam-less.
  • the main components of the organic materials of the adhesives 32 and 35 be made of polycarbonate or fluororubber.
  • the fluororubber used in the present invention includes, for example, hexafluoropropylene.
  • elastomers containing fluorine such as a fluorine-containing thermoplastic elastomer such as a copolymer, a fluorine-containing gay rubber, and a fluorine-containing polyester rubber, can be used.
  • a fluorine-containing elastomer is provided with an appropriate curing initiator, for example, a material capable of generating radicals by thermal decomposition such as various peroxides, thereby improving thermosetting properties. Shall be granted.
  • the adhesive layer 13 provided on the element mounting side of the metal foil 12 according to claim 6 may be used as the adhesive layer.
  • various known heat-resistant adhesives for example, epoxy resin, polyetherimide resin, or polyamideimide resin, polyamide resin, carpoimide, etc. Resin or the like can be used.
  • the adhesive layer 13 can contain various high thermal conductive materials represented by Ag as a filler.
  • the material of the metal foil 4 that covers the main surface B opposite to the one main surface A on which the metal foil 12 for mounting the semiconductor element 12 is exposed is not particularly limited, but a preferable material is used. Examples thereof include a Cu alloy, a 42 alloy, and an aluminum alloy.
  • the thickness of the metal foil 4 can be arbitrarily set in the range of 1 to 100 m, but is more preferably 10 to 50 m.
  • metal The method of covering the main surface B with the foil 4, that is, the method of fixing the main surface B to the surface of the sealing resin is optional.
  • the adhesive layer may be provided on one side of the metal foil 4 and temporarily fixed in the mold.
  • a material of the sealing resin in the semiconductor device of the present invention various materials known in the art can be used. That is, a heat-resistant resin such as an epoxy resin or a polyimide resin can be used as a resin component, and silica, alumina, or the like can be used as a filler.
  • a heat-resistant resin such as an epoxy resin or a polyimide resin
  • silica, alumina, or the like can be used as a filler.
  • the sealing resin used in the present invention good that from the viewpoint of warping prevention of the semiconductor device, the average linear expansion coefficient of 1. Is 0 ⁇ 2. 4 X 1 0- 5 (1 Z ° C) Good.
  • the thickness of the semiconductor element to be used is preferably 200 to 350 m.
  • the packaging process of the semiconductor device of the present invention having the above-described structure is a so-called single-sided molding in which a transfer molding is performed so that the metal layer 12 is exposed.
  • problems such as device displacement and device warpage due to non-uniformity in the resin injection speed above and below the semiconductor device during the injection of the sealing resin occur. Absent. This eliminates the obstacle to mass productivity in the packaging process of conventional thin semiconductor devices, and enables ultra-thin semiconductor devices to be produced at high yields.
  • an adhesive material 3 in which adhesives 3 2 and 3 3 are formed on both sides of the base material 31 or a base material The position of the upper surface C of the inner lead portion 11a is shifted upward by the interposition of the adhesive material 30 having the adhesive layer 35 formed on one surface of the semiconductor device 3 and the semiconductor element 2
  • the upper surface D of the semiconductor device 2 and the inner lead portion 11a in the sealing resin can be flattened between the surfaces to be bonded. It is possible to make the device thinner more easily.
  • the substrate 31 or 34 interposed between the metal foil 12 for mounting the element and the inner lead portion 11a also functions as a member for improving the strength of the semiconductor device.
  • the base material 31 or 34 is made of metal foil, and the main surface B opposite to the exposed surface of the metal foil 12 for mounting elements of the semiconductor device is also covered with the metal foil 4.
  • the metal foil 4 covering the main surface B also functions as a member that suppresses moisture absorption by the sealing resin and improves heat dissipation.
  • the inner lead portion 11a and the metal foil 12 for mounting the element are joined to each other by an adhesive material 3 having adhesive layers 32, 33 provided on both sides of a base material 31.
  • the adhesive layer 13 is provided on the element mounting side surface of the multilayer lead frame of the present invention and the element mounting metal foil 12, and between the adhesive layer 13 and the inner lead section 11 a.
  • an adhesive material 30 having an adhesive layer 35 provided on one side of a base material 34 is interposed with the adhesive layer 35 facing the inner lead portion 11a side.
  • the thickness of the adhesive layer 32 or 35 between the inner lead portion 11a and the base material 31 or 34 is set at 80 to 1.
  • 5 O wm means that these adhesive layers 32 or 35 are made of resin in the context of the thickness of the lead frame body 11 for common QFPs 125 to 350 ⁇ m.
  • thermosetting adhesive containing a poly-positive polyimide rubber as the main component of an organic material can be hot-melted (temporarily adhered) with a small amount of heating and cured with sufficient heating. As a result, complete adhesion becomes possible. Therefore, by interposing the adhesive layer 32 or 35 having such an adhesive as a main component between the inner lead portion 11a and the base material 31 or 33, the present invention can be applied.
  • the inner lead portion 11a is embedded in the adhesive layer 32 or 35 by heating and pressurizing, and then appropriately heated, so that it is ensured between the respective leads.
  • a resin dam can be formed at the same time.
  • an adhesive layer 13 is provided on the element mounting surface of the element mounting metal foil 12, and an inner layer is provided thereon via a single-sided adhesive material 30.
  • the semiconductor element 2 can be directly fixed on the metal foil 12 by the adhesive layer 13 and the die bonding material is separately provided in the die bonding process. This eliminates the need to collect and supply, which greatly contributes to the simplification of the die bonding process.
  • FIG. 1 is a schematic cross-sectional view showing the configuration of the semiconductor device of Example 1, and FIG. 2 is an exploded perspective view thereof.
  • a calendar with a thickness of 100 ⁇ m a double-sided adhesive material 3 having adhesive layers 32, 33 made of polyester resin on both sides of a substrate 31 made of Cu foil is obtained. After creation, it was processed into the shape shown in Fig. 2.
  • the double-sided adhesive material 3 obtained in this way was cut into a 28-mm square Cu foil (Mitsui Metals FX-BSH) with a thickness of 35 m and a lead frame for a 28-mm square QFP. 1 (without die pad, 12.5 m thick), superimpose, and pressurize at 200 ° C and 100 kg / cm2 for ripening and pressurization.
  • Metal consisting of Cu foil ⁇ 1 2 and inner lead 1 1a was obtained as a multilayer lead frame 1 joined to each other by a double-sided adhesive material 3 provided with a substrate 31 made of Cu.
  • the space between the leads of the inner lead portion 1la is filled with a resin forming an adhesive layer 32, thereby forming a resin dam.
  • a resin forming an adhesive layer 32 thereby forming a resin dam.
  • a temporary adhesive layer made of epoxy resin, rubber, silica, carbon black, and wax was formed on one side of a 35 / m thick Cu foil (Mitsui Metals FX-BSH).
  • a gold bending foil 4 for covering with a temporary adhesive layer 4a having a thickness of 10 ⁇ m formed on one side was produced.
  • a metal foil 4 is temporarily bonded to one mold surface of a molding die for a single-sided molding with the temporary adhesive layer 4a, and a multi-layered lead fin is provided in the die.
  • a 280-m-thick semiconductor element 2 is adhered to the upper surface of the metal foil 12 of frame 1 using silver paste 5 for die bonding, and a wire-bonded one is inserted. 6 (the amount of the filler is 88%, the coefficient of linear expansion 0.9 X 10 — 5 / ° C) is injected into the mold, so that the metal ⁇ 12 A, and the other main surface is covered with the metal foil 4, and the upper surface C of the inner lead portion 1a and the upper surface D of the semiconductor element 2 are located on substantially the same plane.
  • a semiconductor device having a structure shown in FIG. 1 and having a thickness of 0.7 mm was obtained.
  • the semiconductor device since the main surfaces A and B on both sides of the semiconductor device are covered with metal foils 12 and 4, the semiconductor device has good moisture resistance and heat dissipation, and the metal surface on these main surfaces A and B is good.
  • the base material 31 made of metal foil was inserted into the sealing resin 6, so that the strength was high despite its thinness.
  • FIG. 3 is a schematic vertical sectional view showing the configuration of the semiconductor device of Example 2.
  • an adhesive layer 13 composed of a polycarbodiimide layer containing 90% by weight of silver was formed on one surface of the same metal foil 12 for mounting an element as used in Example 1.
  • the material of the base material 34 of the single-sided adhesive material 30 and the material of the adhesive layer 35 are exactly the same as those of the base material 31 and the adhesive layers 32, 33 of the double-sided adhesive material 3 in Example 1, respectively. It was decided.
  • the thickness of the base material 34 was 50 m, and the thickness of the adhesive layer 35 was 150 ⁇ m.
  • the lead frame body 11 used, the metal foil 4 for covering the main surface B, and the sealing resin 6 were exactly the same as in Example 1.
  • the multilayer lead frame 10 in this example is a state in which the single-sided adhesive material 30 is in a state where the adhesive layer 35 faces the lead frame main body 11 side, and the lead frame main body 11 and the metal foil 12 and heated to some extent, the inner lead portion 11a and the base material 34 are bonded by the adhesive layer 35 and the base material 34 by the adhesive brows 13. And the metal foil 12 were supplied to the die bonding step as a temporarily bonded state.
  • the semiconductor element 2 was directly bonded to the adhesive layer 13 on the upper surface of the gold foil 12 under an atmosphere of 175 ° C. without using a new die bonding material. .
  • the sealing resin 6 is injected by the same packaging process as in Example 1, so that the metal foil 12 is exposed on one main surface A,
  • a 0.7 mm semiconductor device was obtained.
  • a semiconductor device which is thin, has no warpage, and has high strength, excellent moisture resistance, and excellent ripening properties. Obtained. Industrial applicability
  • the packaging process is a one-sided molding, which is a problem in the packaging process of a semiconductor device having a structure in which a conventional element is positioned at the center. Since there is no warpage due to uneven injection speed of the sealing resin in the space above and below the device, it is possible to manufacture thin semiconductor devices at high yield with good productivity. It became.
  • an adhesive material provided with an adhesive layer on both sides or one side of the base material is interposed between the inner lead portion and the metal foil for mounting the element. Since these are joined to each other in a state, it is possible to form a resin dam with the adhesive layer by appropriately selecting the thickness and material of the adhesive layer between the inner lead part and the base material. Therefore, it is possible to achieve a dam-barless operation.
  • the base material functions as a member for improving the strength of the semiconductor device of the present invention described above, and at the same time, the position of the inner lead portion is lifted upward by the thickness thereof, and the wire is lifted. It also functions as a member for positioning the bonding surface on the same plane as the wire bonding surface of the semiconductor element, enabling mass production of high-strength, ultra-thin semiconductor devices (
  • a semiconductor device characterized in that a surface opposite to a side on which a semiconductor element is mounted is exposed on one main surface of the device.
  • the inner lead portion, the metal foil and the metal foil are laminated on each other via an adhesive material having an adhesive layer on both sides of the base material. 3.
  • a multilayer lead frame which is joined to each other with a base material interposed therebetween. 7.
  • the main component of the organic material constituting the adhesive layer of each of the above-mentioned adhesive materials is a thermosetting adhesive mainly composed of Polyimide or fluoro rubber. 8.
  • a multi-layered lead frame in which a metal foil for mounting a semiconductor element is coated with an adhesive material is provided.
  • a resin-encapsulated semiconductor device in which the surface on the opposite side is exposed on one main surface of the device, the surface on the opposite side to the metal layer of the inner lead is opposite to the base.
  • a semiconductor device characterized by being positioned on substantially the same plane as an upper surface of a semiconductor element by an adhesive material having an adhesive layer on both sides of a material.
  • a multilayer lead frame in which metal foil for mounting a semiconductor element is laminated with an adhesive material.
  • the surface of the inner lead opposite to the stacking side of the metal foil is the metal foil.
  • a semiconductor device characterized by being located on substantially the same plane as an upper surface of a semiconductor element by an adhesive formed on the entire surface of the substrate and an adhesive material having an adhesive spreading on one side of a base material.
  • the sealing resin surface forming the main surface opposite to the main surface where the metal foil is exposed is covered with another metal foil. 5.
  • An adhesive layer is provided on the entire surface, and an adhesive material in which an adhesive layer is provided on one side of the base material between the adhesive layer on the metal foil and the inner lead portion serves as an adhesive layer.
  • the multilayer lead is inserted in a state facing the inner lead portion side, and the inner lead portion and the metal foil are joined to each other by the respective adhesive layers with the base material interposed therebetween. flame.
  • thermosetting adhesive mainly composed of polycarbonate or fluorine rubber.
  • Claim 3 is based on the second embodiment in the specification at the time of filing. Claim 2 clarifies the structure of the inner lead portion in claim 1 and claim 4 clarifies the structure of the inner lead portion in claim 3.
  • Claims 5 to 10 are based on Claims 4 to 9 at the time of filing, as the semiconductor device was specified in Claims 1 to 4. The configuration is added.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

明 細 書 半導体装置およびそれに用いる多層リ ー ドフ レーム 技術分野
本発明は、 多層リ ー ドフ レームを備えた樹脂封止型の半導体装置と、 そ れに用いるのに適した多層リ ー ドフ レームに関する。 背景技術
L S I 等の半導体素子を トラ ンスフ ァ一モール ド法等により樹脂で封止 した、 いわゆる樹脂封止型の半導体装置は、 セラ ミ ッ クパッケ一ジを用い た半導体装置に比して量産性に優れ、 かつ、 安価に製造できることから、 特に民生用の半導体装置と して広く用いられている。
このような樹脂封止型の半導体装置においては、 近年、 装置の反りを防 止する観点から、 半導体素子を装置中央部分に位置させる構成が一般的に 採用されている。
一方、 樹脂封止型の半導体装置においては、 半導体素子のパワー増大に 伴う高い放熱性の要求に基づき、 リ ー ドフ レームに金属箔を積層し、 その 金属萡上に半導体装置を搭載して熱を拡散させるようにした、 いわゆる多 層リ ー ドフ レームが用いられるようになってきている。
と ころで、 近年の電子機器の小型化、 薄型化等への移行に伴い、 半導体 装置の薄型化への要望が益々強く なつている。 この要望に応えるべく 、 半 導体装置の厚みは 3 m mから 1 . 4 m m、 更には 1 . O m mへと薄型化さ れてきつつある。 しかし、 このような半導体装置の薄型化への流れのなか で、 そのパッケージングに関連して、 量産性の低下や各種の信頼性の低下 を引き起こ している。
より具体的に述べると、 前記したように反り防止の観点から半導体素子 を装置中央部に位置させたとき、 例えば 1 m m厚の装置の場合、 素子の上 下の封止樹脂の厚みは 0 . 2 ~ 0 . 3 m m程度しか確保することができず. パッケ一ジング工程においては、 素子の位置ずれを避けるために上記のよ うな薄い上下の空間にそれぞれ均一に樹脂を注入する必要があり、 このこ とがパッケージングの歩留り低下を引き起こす大きな要因となって、 厚さ 1 m m以下の半導体装置を量産する妨げとなっている。 またこの問題は、 多層リ ー ドフ レームを用いた半導体装置においては、 素子を搭載するため の金属箔の厚み分をも考慮する必要がある関係上、 樹脂を注入する上下の 空間はより薄く なつて更に深刻なものとなっている。
本発明はこのような実情に鑑みてなされたもので、 その目的とするとこ ろは、 多層リ ー ドフ レームを用い、 しかも半導体装置の厚さが 1 m m以下 であっても、 高い生産性のもとに容易に量産可能な構造を持つ半導体装置 と、 そのような半導体装置に用いてその量産性を容易にすることのできる 多層リ ー ドフ レームを提供することにある。 発明の開示
本発明は、 以下に述べる半導体装置及びそれに用いる多層リー ドフ レー ムに関する。
( 1 ) イ ンナ一リ ー ド部の片面に、 半導体素子を搭載するための金厲箔が 積層されてなる多層リ ー ドフ レームを備えた樹脂封止型の半導体装置にお いて、 上記金属箔の半導体素子搭載側と反対側の面が、 装置の一方の主表 面に露出しているこ とを特徴とする半導体装置。
( 2 ) 上記イ ンナー リ ー ド部の金属箔に対する積層側とは反対側の面が、 半導体素子の上面と略同一平面上に位置していることを特徴とする、 上記
( 1 ) に記載の半導体装置。
( 3 ) 上記イ ンナ一 リ ー ド部と金属箔とが、 基材の両側に接着剤層を有し てなる接着材料を介して相互に積層されていることを特徴とする、 上記 ( 1 ) または ( 2 ) に記載の半導体装置。
( 4 ) 上記金属箔が露出している主表面と反対側の主表面を形成する封止 樹脂表面が、 別の金属箔で被覆されていることを特徴とする、 上記 ( 1 )
( 2 ) または ( 3 ) に記載の半導体装置。 ( 5 ) 上記 ( 1 ) 、 ( 2 ) 、 ( 3 ) または ( 4 ) に記載の半導体装置に用 いられる多層リ ー ドフ レームであって、 半導体素子を搭載するための金属 箔とイ ンナーリー ド部とが、 基材の両面に接着剤層を有してなる接着材料 によつて相互に接合されていることを特徴とする多層リ ー ドフ レーム。 ( 6 ) 上記 ( 1 ) 、 ( 2 ) 、 ( 3 ) または ( 4 ) に記載の半導体装置に用 いられる多層リ ー ドフ レームであって、 半導体素子を搭載するための金属 箔の素子搭載側の表面に接着剤層が設けられているとと もに、 その金厲萡 とイ ンナ一リ ー ド部の間に、 基材の片面に接着剤靥が設けられた接着材料 が当該接着剤層をィ ンナーリ ー ド部側に向けた状態で挿入され、 これら各 接着剤層によってィ ンナーリ ー ド部と金属箔とが上記基材を介在させた状 態で相互に接合されていることを特徴とする多層リ ー ドフ レーム。
( 7 ) 上記ィ ンナーリ ー ド部と上記基材との問の接着剤層の厚みが 8 0〜 1 5 0 w mであることを特徴とする、 上記 ( 5〉 または ( 6 ) に記載の多 層リ ー ドフ レーム。
( 8 ) 上記各接着材料の接着剤層を構成する有機材料の主成分が、 ポリ 力 ルポジィ ミ ドも し く はフ ッ素ゴムを主成分とする熱硬化性接着剤であるこ とを特徴とする、 上記 ( 5 ) 、 ( 6 ) または ( 7 ) に記載の多層リ―ドフ レーム。
( 9 ) 上記基材が金属箔であることを特徴とする、 上記 ( 5 ) 、 ( 6 ) 、 ( 7 ) または ( 8 ) に記載の多層リ ー ドフ レーム。 図面の簡単な鋭明
第 1 図は本発明の実施例 1 の半導体装置の構成を示す模式的縦断面図で あり、 第 2図は第 1 図の分解斜視図である。 また、 第 3図は本発明の実施 例 2の半導体装置の構成を示す模式的縦断面図である。 発明を実施するための最良の形態
本発明の半導体装置は、 第 1 図または第 3図に例示するように、 イ ンナ ― リ一ド部 1 1 aの片面に、 半導体素子 2を搭載するための金属箔 1 2が 積層されてなる多層リ ー ドフ レーム 1 を備えた樹脂封止型の半導体装置に おいて、 金属箔 12の半導体素子搭載側と反対側の面が、 装置の一方の主表 面 Aに露出していることによつて特徴づけられる。
ここで、 本発明の半導体装置においては、 イ ンナ一リー ド部 1 1 aの金 厲箔 1 2 に対する積層側とは反対側の面 Cを、 半導体素子 2の上面 Dと略 同一平面上に位置させた構造とすることが好ま しい。
また、 本発明の半導体装置においては、 イ ンナーリー ド部 1 1 a と金属 箔 1 2 とを、 基材 3 1 の両側に接着剤層 3 2, 3 3を有してなる接着材料 3 を介して相互に積層した構成を採用することができる (第 1 図参照) 。 更に、 本発明の半導体装置においては、 金属箔 1 2が露出している主表 面 Aと反対側の主表面 Bを形成する封止樹脂表面を、 別の金属箔 4で被覆 した構成を採用すること もできる。
一方、 本発明の多層リー ドフレームは、 上記した本発明の半導体装置に 用いるのに適した多層リ 一 ドフレームであり、 その特徴とするところは、 第 1 図に例示したように、 半導体素子 2 を搭載するための金厲箔 1 2 とィ ンナー リ ー ド部 1 1 a とが、 基材 3 1 の両面に接着剤層 3 2 , 3 3を有し てなる接着材料 3 によつて相互に接合されている点にある。
また、 本発明の多層リ一ドフ レームは、 以上の構成に代えて、 第 3図に 例示したように、 半導体素子 2を搭載するための金属箔 1 2の索子搭載側 の全表面に接着剤層 1 3が設けられているとと もに、 その金属箔 1 2 とィ ンナー リ ー ド部 1 1 aの間に、 基材 3 4の片面に接着剤層 3 5が設けられ た接着材料 3 0 が、 その接着剤層 3 5をイ ンナー リー ド部 1 1 a側に向け た状態で挿入され、 これら各接着剤層 1 3 , 3 5 によって、 イ ンナー リ ー ド部 1 1 a と金厲箔 1 2 とが基材 3 4 を介在させた状態で相互に接合され た構成を採用することができる。
ここで、 本発明の多層リ一ドフ レームにおいては、 ィ ンナー リ一ド部 1 1 a と基材 3 1 または 3 4 との間の接着剤層 3 2 または 3 5の厚みを、 8 0〜1 5 0 mとすることが好ま しい。
また、 本発明の多層リー ドフレームにおいては、 上記した接着材料 3の 両側の接着剤層 3 2 と 3 3、 および接着材料 3 0の片側の接着剤層 3 5を 構成する有機成分の主成分を、 ポリ カルポジイ ミ ドも しく はフ ッ素ゴムを 主成分とする熱硬化性接着剤とすることが望ま しい。
更に、 本発明の多層フ レームに用いられる接着材料 3 , 3 0 における基 材 3 1, 3 4 は金属箔とすることが好ま しい。
本発明の半導体装置並びに多層リ ー ドフ レームについて、 以下により詳 し く 説明する。
まず、 本発明の半導体装置および多層リ ー ドフ レームにおいて用いられ る リ ー ドフ レーム本体 (信号線) 1 1 の材質と しては、 当分野において慣 用的に用いられている公知の各種金属材料、 例えば C u合金や 4 2 ァロイ を用いることができるが、 熱伝導性の観点から C u合金を用いることが好 ま しい。
また、 本発明の半導体装置および多層リ ー ドフ レームにおいて用いられ る、 半導体素子搭載用の金属箔 1 2の材質と しては、 同じく公知の各種金 属材料を挙げることができるが、 C u合金、 4 2ァロイ、 4 5 ァロイまた はアルミ ニウムを用いることが好ま しい。 この金属箔 1 2の厚みは 1 ~ 1
0 0 mとすることができ、 より好ま しく は厚み 1 0〜 5 0 / mとすべき である。
本発明の半導体装置および多層リ ー ドフ レームにおいて、 請求の範囲第 3項および第 5項、 も し く は請求の範囲第 6項に記載の接着材料 3 も しく は 3 0 について、 その基材 3 1 も しく は 3 4 と しては、 各種耐熱材料を用 いることが可能であるが、 好ま しく はポリ ィ ミ ド、 ポリエーテルィ ミ ド等 の樹脂フ ィ ルム、 あるいは、 アル ミ ニウム箔、 C u箔等の金属材料が用い られ、 特に金属材料の採用は、 半導体装置の薄型化に伴う強度低下を防ぐ 点において有効である。
この基材 3 1 も しく は 3 4の厚みは、 半導体素子 2の厚み以下であれば 任意とすることができるが、 好ま しく は 1 5〜 2 5 0 mの範囲とすべき である。 そ して、 この基材 3 1 もしく は 3 4の厚みを、 半導体素子 2の厚 み並びにイ ンナ一 リ ー ド部 1 1 aの厚みとの関連において適宜に設定する ことにより、 イ ンナーリ ー ド部 1 1 aの上面 (金属萡 1 2との接合面と反 対側の面) Cと、 半導体素子 2の上面 Dとを略同一平面上に位置させる、 詩求の範囲第 2項に記載の構成の採用を容易化する。
また、 同接着材料 3 もし く は 3 0における接着剤層 3 2、 3 3 も しく は 3 5に用いられる接着剤と しては、 各種耐熟性接着剤、 例えばエポキシ樹 脂やポリエーテルイ ミ ド樹脂、 あるいはポリ ア ミ ドイ ミ ド樹脂、 ポリ イ ミ ド榭脂、 カルボジィ ミ ド樹脂等を挙げることができる。 この接着剤層 3 2 , 3 3並びに 3 5には、 吸水率を抑制する目的で各種の充墳材 (シリ 力等) を含有させてもよい。
そ して、 これらの接着剤眉 3 2. 3 3および 3 5の厚みは 5 ~ 3 0 0 〃 mの範囲で任意とすることができる力 これらの接着剤層のうち、 イ ンナ —リ ー ド部 1 1 aと基材 3 1 または 3 4 との間に介在する接着剤層 3 2お よび 3 5の厚みについては、 前記したように特に 8 0〜 1 5 0 mとする ことにより、 リー ドフ レームのダムバーレス化を図ることが可能となる。 ダムバーレス化を図る埸合には、 接着剤展 3 2および 3 5の有機材料主 成分をポリカルポジイ ミ ドまたはフッ素ゴムとすることがより好ま しい。 ここで、 本発明で言う ところのポリ カルボジィ ミ ドは、 下記の一般式 ( 1 ) で表され、 この式 ( 1 ) 中の— R -は式 (A) 〜 (D) の構造式のい ずれと してもよいが、 特に構造式 (D) の材料を採用することが好ま しい, 一 (R -N = C = N) „ 一 ( 1 )
で、 一 R—と しては、
(B)
Figure imgf000008_0001
Figure imgf000009_0001
一方、 本発明において用いられるフ ッ素ゴムと しては、 例えばへキサフ ルォロプロ ピレン . フッ化ビニリデン共重合体、 ポリ テ トラフルォロェチ レン ' プロ ピレン共重合体、 パーフルォロメチルピニルエーテル . プロピ レン共重合体のような含フ ッ素熱可塑性エラス 卜マーや、 含フ ッ素ゲイ素 ゴム、 含フ ッ素ポリエステルゴム等、 フッ素を合有する適宜のエラス トマ 一を用いることができる。 そ して、 このようなフ ッ素含有エラス トマ一に 対して、 適宜の硬化開始剤、 例えば種々のパーォキサイ ドのような熱分解 してラジカルを発生する材料を含有させることにより熱硬化性を付与した ものとする。
また、 本発明の半導体装置および多層リ ー ドフ レームにおいて、 請求の 範囲第 6項に記載の金属箔 1 2の素子搭載側の面に設けられる接着剤層 1 3 と しても、 上記した接着剤層 3 2 , 3 3および 3 5 と同様に公知の各種 耐熱性接着剤、 例えばエポキシ樹脂やポリエーテルイ ミ ド樹脂、 あるいは ポリア ミ ドイ ミ ド榭脂、 ポ リ イ ミ ド榭脂、 カルポジイ ミ ド樹脂等を用いる ことができる。 更に、 この接着剤層 1 3 には熱伝導性を向上させるため、 A gで代表される各種の高熱伝導性材料を充塡材と して含有させることが できる。
本発明の半導体装置において、 半導体素子搭載用の金属箔 1 2が露出す る一方の主表面 Aと反対側の主表面 Bを覆う金属箔 4 の材質は特に限定さ れないが、 好ま しい材質と して C u合金、 4 2 ァロイあるいはアルミ ニゥ 厶を挙げることができる。 この金属箔 4の厚みは 1〜 1 0 0 mの範囲で 任意とすることができるが、 より好ま しく は 1 0〜 5 0 mである。 金属 箔 4 により主表面 Bを覆う方法、 つま り封止樹脂の表面に固着する方法は 任意であるが、 例えば、 金属箔 4の片面に接着剤層を設けて金型内に仮固 定した伏態で、 その金型内に半導体素子並びにリー ドフ レームを挿入して型 閉めして封止樹脂を注入する方法 (特開平 7 _ 2 8 8 2 6 3号) や、 更に その仮固定用接着剤層と金型との間に封止樹脂に対して離型性を有する離 型フ ィ ルムを介在させる方法 (特願平 6 — 1 4 7 4 5 8号) 等を採用する ことができる。
また、 本発明の半導体装置における封止樹脂の材料と しては、 当分野に おいて公知の各種材料を用いることができる。 すなわち、 樹脂成分と して エポキシ樹脂やポ リ イ ミ ド榭脂等の耐熱性樹脂、 充塡材と してシ リカ、 Ύ ルミ ナ等を挙げることができる。
ここで、 本発明に用いる封止樹脂は、 半導体装置の反り防止の観点から、 その平均線膨張係数が 1 . 0 ~ 2 . 4 X 1 0— 5 ( 1 Z °C ) であることが好 ま しい。 また、 同様の観点から、 使用する半導体素子の厚みは 2 0 0 ~ 3 5 0 mであることが好ま しい。
半導体素子 2 を搭載するための金属箔 1 2が半導体装匿の一方の主表面 Aに露出した構成の本発明の半導体装置によれば、 素子を装置の中央に位 置させる通常の半導体装置の構造に比して、 金属箔 1 2の素子搭載面と反 対側に封止樹脂を設けない分だけ装置の薄型化を図ることができる。 ここ で、 以上のような構造を持つ本発明の半導体装置のパッケージング工程は、 金属萡 1 2側を露出させるように ト ラ ンスフ ァ一成形する、 いわゆる片面 モール ドであるため、 通常の薄型半導体装置のパッケ一ジング工程におい て間題となる、 封止樹脂注入時の半導体素子の上下での榭脂注入速度の不 均一性に伴う素子の位置ずれおよび装置の反り発生の間題は生じない。 よ つて従来の薄型半導体素子のパッケージング工程における量産性の阻害要 因は排除され、 超薄型の半導体装置を高歩留りで生産することが可能とな る。
また、 素子搭載用の金属箔 1 2 とイ ンナーリ ー ド部 1 1 a との間に、 基 材 3 1 の両面に接着剤雇 3 2 , 3 3が形成された接着材料 3、 または基材 3 4 の片面に接着剤層 3 5が形成された接着材料 3 0を介在させることに より、 イ ンナーリ ー ド部 1 1 aの上面 Cの位置が上方にシフ 卜 され、 半導 体素子 2の上面 Dと略同一平面上に位置させることが可能となり、 このよ うな封止樹脂内における半導体素子 2 とイ ンナー リー ド部 1 1 aの被ワイ ャボンディ ング面間相互の平坦化は、 半導体装置の薄型化をより容易なも のとすることができる。
この素子搭載用の金属箔 1 2 とイ ンナ一リー ド部 1 1 a との間に介在す る基材 3 1 または 3 4 は、 また、 半導体装置の強度を向上させる部材と し ても機能し、 特に基材 3 1 または 3 4 を金属箔とするとと もに、 半導体装 置の素子搭載用金属箔 1 2の露出面と反対側の主表面 Bをも金属箔 4で被 覆した構成の採用により、 薄型化に伴う半導体装置の強度低下を防止し、 超薄型で信頼性の高い半導体装置を容易に量産することが可能となる。 な お、 主表面 Bを覆う金属箔 4 は、 封止樹脂による吸湿を抑制し、 放熱性を 向上させる部材と しても機能する。
さて、 イ ンナーリー ド部 1 1 a と素子搭載用の金属箔 1 2 とを、 基材 3 1 の両側に接着剤層 3 2, 3 3 を設けた接着材料 3 によつて相互に接合し てなる本発明の多層リ ー ドフ レーム、 および、 素子搭載用の金属箔 1 2 の 素子搭載側表面に接着剤層 1 3を設けて、 これとイ ンナ一 リ ー ド部 1 1 a との間に、 基材 3 4 の片面に接着剤層 3 5を設けた接着材料 3 0をその接 着剤層 3 5をイ ンナ一リ ー ド部 1 1 a側に向けた状態で介在させてなる本 発明の多層リ一ドフ レームは、 上記した本発明の半導体装置の構成の実現 を容易化し、 また、 その量産性を良好なものとする。
そ して、 これらの多層リ ー ドフ レームの構成において、 イ ンナー リ ー ド 部 1 1 a と基材 3 1 または 3 4の間の接着剤層 3 2 または 3 5の厚みを 8 0〜 1 5 O w mとすることは、 リー ドフ レーム本体 1 1 と して常用の Q F P用のものの厚み 1 2 5〜3 5 0 〃 mとの関連において、 これらの接着剤 層 3 2 または 3 5が樹脂ダムを形成し、 リ ー ドフ レームのダムバーレス化 を達成することを可能と し、 封止樹脂の成形後におけるダムバーの切断ェ 程を省略化することができ、 更にこれらの接着剤層 3 2 または 3 5の有機 材料主成分をポリ カルボジィ ミ ドまたはフ ッ素ゴムとすることにより、 ダ ムバー レス化の達成はより容易となる。
すなわち、 ポ リ カルポジイ ミ ドゃフ ッ素ゴムを有機材料主成分と した熱 硬化性接着剤は、 少々の加熱でホッ 卜メル ト的に接着 (仮着) が可能で、 充分な加熱で硬化して完全接着が可能となる。 従ってこのような接着剤を 主成分とする接着剤層 3 2 または 3 5 をイ ンナ一リ ー ド部 1 1 a と基材 3 1 または 3 3 との間に介在させることにより、 本発明の多層リー ドフ レー 厶の製造に際して、 イ ンナーリー ド部 1 1 aを接着剤層 3 2 または 3 5 に 対して加熱、 加圧により埋め込んだ後に適宜に加熱することで、 各リ ー ド 間に確実に樹脂ダムを形成することができる。
また、 本発明の多層リ ー ドフ レームのうち、 素子搭載用の金属箔 1 2の 素子搭載面に接着剤層 1 3を設けて、 その上に片面接着材料 3 0を介して イ ンナー リ ー ド部 1 1 aを接合する構成のものは、 その接着剤層 1 3 によ つて半導体素子 2を直接的に金属箔 1 2上に固着することが可能となり、 ダイボンディ グ工程において別途ダイボン ド材を供拾する必要がなく なり、 ダイボンディ ング工程の簡略化に寄与すると ころ大である。
<実施例 1 >
第 1 図は実施例 1 の半導体装置の構成を示す模式的す断面図であり、 ま た、 第 2図はその分解斜視図である。
3 5 m厚の C u箔 (三井金属製 B D H— 3 5 ) の両面に、 前記一般式 ( 1 ) で示され、 かつ、 その一 R -が構造式 (D ) で示されるポリ カルボ ジィ ミ ド暦を厚み 1 0 0 〃 mで形成することにより、 C u箔製の基材 3 1 の両面にポリ 力ルポジィ ミ ドからなる接着剤層 3 2 , 3 3を有する両面接 着材料 3を作成した後、 第 2図に示すような形状に加工した。
このようにして得られた両面接着材料 3を、 2 8 m m角にカ ッ トされた 厚み 3 5 mの C u箔 (三井金属製 F X— B S H ) および 2 8 m m角 Q F P用 リ ー ドフ レーム 1 1 (ダイパッ ド部なし、 1 2 5 m厚) で挟み込ん だ状態で重ね合わせ、 2 0 0 °C、 1 0 0 k g / c m 2 で加熟加圧を行う こ とにより、 素子搭載用の C u箔からなる金属萡 1 2 とイ ンナーリ ー ド部 1 1 a とが、 C u製の基材 3 1 を備えた両面接着材料 3 によって相互に接合 された多層リ ー ドフ レーム 1 を得た。
この多層リ ー ドフ レーム 1 においては、 イ ンナ一リ ー ド部 1 l aの各リ - ドの間が接着剤層 3 2を形成する樹脂によつて埋められ、 これによつて 樹脂製のダムが形成された状態となつた。
一方、 3 5 / m厚の C u箔 (三井金属 F X— B S H ) の片面に、 ェポキ シ樹脂、 ゴム、 シリ カ、 カーボンブラ ッ ク、 ワ ッ クスより形成された仮接 着剤層を形成することにより、 片面に 1 0 u m厚の仮接着剤層 4 aが形成 された被覆用の金屈箔 4 を製造した。
片面モール ド用の成形金型の一方の金型面に、 金属箔 4 をその仮接着剤 層 4 a によつて仮接着しておく とと もに、 その金型内に、 多層リ一ドフ レ ーム 1 の金属箔 1 2の上面にダイボン ド用銀ペース ト 5を用いて厚み 2 8 0 mの半導体素子 2を接着し、 ワイヤボンディ グしたものを挿入し、 ェ ポキシ系封止樹脂 6 (フイ ラ一量 8 8 %、 線膨張係数 0 . 9 X 1 0 — 5 / °C ) をその金型内に注入することにより、 素子搭載用の金属萡 1 2がー方の主 表面 Aに露出し、 かつ、 他方の主表面が金属箔 4 で覆われ、 更にイ ンナー リ一ド部 1 aの上面 Cと半導体素子 2の上面 Dとが略同一平面上に位置す る、 第 1 図に示す構造の、 厚さ 0 . 7 m mの半導体装置を得た。
このパッケ一ジング工程において、 ダムバーを有しないリ 一 ドフ レーム 1 1 を用いたにも係わらず、 接着剤層 3 2が樹脂ダムを形成しているが故 に封止樹脂の漏れは生じなかった。 また、 得られた半導体装置には反りは 発生していなかった。 なお、 金属箔 4の一面に形成した仮接着剤層 4 a は 成形工程の後に残るが、 この層 4 aは半導体装置のマーキング層と して有 効に活用することができる。
また、 この半導体装置は、 その両側の主表面 A , Bが金属箔 1 2 , 4 に よって覆われているために耐湿性並びに放熱性が良好で、 また、 これらの 主表面 A , Bにおける金属箔 1 2, 4 に加えて、 封止榭脂 6内に金属箔か らなる基材 3 1 が挿入されているため、 薄型であるにも係わらずその強度 は高いものとなった。 <実施例 2 > '
第 3図は実施例 2の半導体装置の構成を示す模式的縦断面図である。 この実施例 2 は、 実施例 1 で用いたものと同じ素子搭載用の金属箔 1 2 の片面に、 銀を 9 0重量%含有するポリ カルボジィ ミ ド層からなる接着剤 層 1 3を厚さ 1 0 w mで形成した点と、 実施例 1 で用いた両面接着材料 3 に代えて、 基材 3 4 の片面にのみ接着剤層 3 5が形成された片面接着材料 3 0を用いた点が、 実施例 1 に対して主な相違点である。 なお、 片面接着 材料 3 0の基材 3 4 および接着剤層 3 5の材質は、 それぞれ実施例 1 にお ける両面接着材料 3の基材 3 1 および接着剤層 3 2 , 3 3 と全く 同じと し た。 また、 基材 3 4の厚さは 5 0 m、 接着剤層 3 5の厚さは 1 5 0 〃 m と した。
また、 用いる リ ー ドフ レーム本体 1 1 、 主表面 Bの被覆用の金属箔 4 お よび封止樹脂 6 についても、 実施例 1 と全く 同じと した。
この例における多層リ ー ドフ レーム 1 0 は、 片面接着材料 3 0をその接 着剤層 3 5がリ ー ドフ レーム本体 1 1側に向けた伏態で、 リー ドフ レーム 本体 1 1 と金属箔 1 2 の間に介在させてある程度加熱することにより、 接 着剤層 3 5 によってイ ンナ一リ ー ド部 1 1 a と基材 3 4 を、 接着剤眉 1 3 によ つて基材 3 4 と金属箔 1 2 とを、 それぞれ仮着した伏態と して、 ダイ ボンディ ング工程に供給した。
ダイボンディ ング工程においては、 新たにダイボン ド材を用いるこ とな く 、 半導体素子 2を直接的に金厲箔 1 2の上面の接着剤層 1 3に 1 7 5 °C の雰囲気下で圧着した。
そ して、 この状態でワイヤボンディ ングした後、 実施例 1 と同様のパッ ケ一ジ ング工程によって封止樹脂 6を注入することにより、 一方の主表面 Aに金属箔 1 2が露出し、 他の主表面 Bが金属箔 4で覆われ、 更に半導体 素子 2 の上面 Dとイ ンナーリ ー ド部 1 1 aの上面 Cとが同一平面上に位置 した、 第 2図に示す構造の厚さ 0 . 7 m mの半導体装置を得た。
この実施例 2 においても、 ダムバー レス化を達成することが可能であり . 薄型で反りがなく 、 かつ、 高強度で耐湿性、 放熟性に優れた半導体装置が 得られた。 産業上の利用可能性
本発明の半導体装置によれば、 半導体素子搭載用の金厲箔が半導体装置 の一方の主表面側に露出しているため、 封止榭脂の厚みをその分だけ薄く して装置の薄型化を図ることが可能となり、 しかも、 そのような構造にお いてはパッケ一ジング工程は片面モールドとなるため、 従来の素子を中央 に位置させた構造の半導体装置のパッケージング工程において間題となる. 素子上下の空間での封止樹脂の注入速度の不均一に起因する反りは発生す ることがないため、 薄型の半導体素子を良好な生産性のもとに高歩留りで 製造することが可能となった。
また、 本発明の多餍リ ー ドフ レームでは、 イ ンナー リ一 ド部と素子搭載 用の金属箔との間に、 基材の両面または片面に接着剤層を設けた接着材料 を介在させた状態でこれらを相互に接合しているため、 イ ンナーリー ド部 と基材間の接着剤層の厚み並びに材質を適宜に選択することにより、 その 接着剤層によって樹脂ダムを形成することが可能となり、 ダムバー レス化 を達成することができる。 また、 その基材は、 上記した本発明の半導体装 置の強度を向上させるための部材と しても機能すると同時に、 その厚み分 だけイ ンナー リ ー ド部の位置を上方に持ち上げてそのワイヤボンディ ング 面を半導体素子のワイヤボンディ ング面とを同一平面上に位置させるため の部材と しても機能し、 高強度で超薄型の半導体装置の量産を可能とする (
諸 求 の 範 囲
1 . イ ンナーリ ー ド部の片面に、 半導体素子を搭載するための金属箔が穣 層されてなる多層リ ー ドフ レ一厶を備えた樹脂封止型の半導体装置におい て、 上記金属箔の半導体素子搭載側と反対側の面が、 装置の一方の主表面 に露出していることを特徵とする半導体装置。
2 . 上記イ ンナ一リ ー ド部の金属箔に対する積層側とは反対側の面が、 半 導体素子の上面と略同一平面上に位置していることを特徴とする、 請求の 範囲第 1項に記載の半導体装置。
3 . 上記イ ンナ一リ ー ド部と金属箔とカ〈、 基材の両側に接着剤層を有して なる接着材料を介して相互に積層されていることを特徴とする、 請求の範 囲第 1 項または第 2項に記載の半導体装置。
4 . 上記金属箔が露出している主表面と反対側の主表面を形成する封止樹 脂表面が、 別の金属箔で被覆されていることを特徴とする、 請求の範囲第 1 項、 第 2項または第 3項に記載の半導体装置。
5 . 請求の範囲第 1 項、 第 2項、 第 3項または第 4項に記載の半導体装置 に用いられる多雇リ 一 ドフ レームであって、 半導体素子を搭載するための 金属箔とィ ンナー リ一ド部とが、 基材の両面に接着剤層を有してなる接着 材料によって相互に接合されていることを特徴とする多層リ ー ドフ レーム c 6 . 請求の範囲第 1 項、 第 2項、 第 3項または第 4項に記載の半導体装置 に用いられる多層リ ー ドフ レームであって、 半導体素子を搭載するための 金属萡の素子搭載側の表面に接着剤層が設けられていると と もに、 その金 属箔とイ ンナーリ ー ド部の間に、 基材の片面に接着剤層が設けられた接着 材料が当該接着剤層をイ ンナ一リー ド部側に向けた状態で挿入され、 これ ら各接着剤層によってィ ンナーリ ー ド部と金属箔とが上記基材を介在させ た状態で相互に接合されていることを特徴とする多層リ一ドフ レーム。 7 . 上記イ ンナーリ ー ド部と上記基材との問の接着剤層の厚みが 8 0〜 1 5 0 mであることを特徴とする、 請求の範囲第 5項または第 6項に記載 の多層リ ー ドフ レーム。 8 . 上記各接着材料の接着剤層を構成する有機材料の主成分が、 ポリ カル ポジイ ミ ドもしく はフ ッ素ゴムを主成分とする熱硬化性接着剤であること を特徴とする、 請求の範囲第 5項、 第 6項または第 7項に記載の多層リ ー ドフ レーム。
9 . 上記基材が金属箔であることを特徴とする、 請求の範囲第 5項、 第 6 項、 第 7項または第 8項に記載の多層リ一ドフ レーム。
[ 1 9 9 7年 7月 1 6日 (1 6 . 0 7 . 9 7 ) 国際事務局受理:出願当初の請求の範囲: — 9は補正された請求の範囲 1 ^ 1 0に置き換えられた。 (3頁) ]
1 . (補正後) イ ンナーリ ー ド部の片面に、 半導体素子を搭載するための 金属箔が接着材料により穣層されてなる多層リ 一 ドフ レームを備え、 当該 金属箔の半導体素子搭載側とは反対側の面が、 装置の一方の主表面に露出 している樹脂封止型の半導体装置において、 ィ ンナ一リ一 ド部の金属萡に 対する積層側とは反対側の面が、 基材の両側に接着剤層を有する接着材料 により半導体素子の上面と略同一平面に位置されていることを特徴とする 半導体装置。
2 . (補正後) 請求の範囲第 1項において、 イ ンナーリー ド部が接着材料 の片面の接着剤雇に部分的に埋め込まれて位置していることを特徴とする 半導体装置。
3 . (補正後) イ ンナーリ ー ド部の片面に、 半導体素子を搭載するための 金属箔が接着材料により積層されてなる多層リ ー ドフ レームを備え、 当該 金属箔の半導体素子搭載側とは反対側の面が、 装置の一方の主表面に露出 している樹脂封止型の半導体装置において、 ィ ンナーリ一 ド部の金属箔に 対する積牖側とは反対側の面が、 当該金属箔の全面に形成された接着剤雇 と基材の片側に接着剤展を有する接着材料とにより半導体素子の上面と略 同一平面に位置されていることを特徴とする半導体装置。
4 . (補正後) 請求の範囲第 3項において、 イ ンナ一リ ー ド部が接着材料 の片面の接着剤層に部分的に埋め込まれて位置していることを特徴とする 半導体装置。
5 . (補正後) 上記金属箔が露出している主表面とは反対側の主表面を形 成する封止樹脂表面が、 別の金属箔で被覆されていることを特徴とする請 求の範囲第 1項〜第 4項の何れか一項に記載の半導体装置。
6 . (補正後) 請求の範囲第 1項、 第 2項または第 5項に記載の半導体装 置に用いられる多層リー ドフ レームであって、 半導体素子を搭載するため の金属箔とィ ンナ一リ一 ド部とが、 基材の両面に接着剤層を有してなる接 着材料によって相互に接合されていることを特徵とする多層リー ドフ レー
16
- 補正された用紙 (条約第 19条) ム。
7 . (補正後) 請求の範囲第 3項、 第 4項または第 5項に記載の半導体装 置に用いられる多層リードフ レームであって、 半導体素子を搭載するため の金属箔の素子搭載側の表面全面に接着剤層が設けられているとともに、 その金属箔上の接着剤層とインナ一リード部の間に、 基材の片面に接着剤 層が設けられた接着材料が当該接着剤層をィンナーリード部側に向けた状 態で挿入され、 これら各接着剤層によってィンナーリ一ド部と金属箔とが 上記基材を介在させた状態で相互に接合されていることを特徴とする多層 リー ドフレーム。
17 補正された用紙 (条約第 19 8 . (補正後) 上記イ ンナーリー ド部と上記基材との問の接着剤層の厚み が、 8 0 ~ 1 5 0 であることを特徵とする請求の範囲第 6項または第 7項に記載の多雇リ ー ドフ レーム。
9 . (補正後) 上記各接着材料の接着剤層を構成する有機材料の主成分が 、 ポリ カルポジイ ミ ドもしく はフ ッ素ゴムを主成分とする熱硬化性接着剤 であることを特徵とする請求の範囲第 6項、 第 7項または第 8項に記載の 多層リ ー ドフ レーム。
1 0 . (追加) 上記基材が金属箔であることを特徴とする、 請求の範囲第 6項、 第 7項、 第 8項または第 9項に記載の多層リー ドフ レーム。
18 補正された用紙 (条約第 19 条約第 1 9条 ( 1 ) に基づく説明害 請求の範囲第 1項は、 出願時の請求の範囲第 1項で特定された半導体装置に 、 出願時の請求の範囲第 2項の構成を付加して、 本願発明の半導体装置をより 特定し、 引用例との差異を明確にしている。
請求の範囲第 3項は、 出願時の明細書中の第 2実施例に則したものである。 請求の範囲第 2項は請求の範囲第 1項におけるィンナーリ一ド部の構成を、 また請求の範囲第 4項は請求の範囲第 3項におけるィンナーリ一ド部の構成を それぞれ明確にしている。
請求の範囲第 5項乃至第 1 0項は、 請求の範囲第 1項乃至第 4項において半 導体装置を特定したことに伴い、 出願時の請求の範囲第 4項乃至第 9項に従つ て構成を付加したものである。
PCT/JP1997/000405 1996-02-15 1997-02-14 Dispositif a semi-conducteur et grille de connexion multicouche utilisee pour ledit dispositif WO1997030478A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP97902695A EP0881677A4 (en) 1996-02-15 1997-02-14 SEMICONDUCTOR ARRANGEMENT AND MULTILAYERED LADDER FRAME THEREFOR

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8/27638 1996-02-15
JP8027638A JPH09223760A (ja) 1996-02-15 1996-02-15 半導体装置およびそれに用いる多層リードフレーム

Publications (1)

Publication Number Publication Date
WO1997030478A1 true WO1997030478A1 (fr) 1997-08-21

Family

ID=12226493

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/000405 WO1997030478A1 (fr) 1996-02-15 1997-02-14 Dispositif a semi-conducteur et grille de connexion multicouche utilisee pour ledit dispositif

Country Status (5)

Country Link
EP (1) EP0881677A4 (ja)
JP (1) JPH09223760A (ja)
KR (1) KR19990082573A (ja)
CN (1) CN1216159A (ja)
WO (1) WO1997030478A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1353375A1 (en) * 2002-04-10 2003-10-15 United Test Center Inc. A thermally enhanced IC chip package
CN102543933A (zh) * 2012-03-21 2012-07-04 苏州贝克微电子有限公司 双层金属框架内置电感集成电路
JP7172338B2 (ja) * 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308113A (ja) * 1991-02-13 1993-11-19 Mitsui High Tec Inc リードフレームの製造方法
JPH06169051A (ja) * 1992-11-27 1994-06-14 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パッケージ
JPH0758246A (ja) * 1993-08-17 1995-03-03 Seiko Epson Corp 半導体装置とその製造方法
JPH0778921A (ja) * 1993-09-09 1995-03-20 Shinko Electric Ind Co Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187959A (ja) * 1988-01-22 1989-07-27 Matsushita Electron Corp 樹脂封止型半導体装置
JPH02198147A (ja) * 1989-01-26 1990-08-06 Omron Tateisi Electron Co Icパッケージ
JPH03284868A (ja) * 1990-03-30 1991-12-16 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JPH0555409A (ja) * 1991-08-27 1993-03-05 Nec Corp 樹脂封止型半導体装置
JPH05198701A (ja) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH0685114A (ja) * 1992-09-01 1994-03-25 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JPH06279736A (ja) * 1993-03-26 1994-10-04 Nisshinbo Ind Inc フィルム状接着剤組成物
JPH07130931A (ja) * 1993-11-05 1995-05-19 Toppan Printing Co Ltd リードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308113A (ja) * 1991-02-13 1993-11-19 Mitsui High Tec Inc リードフレームの製造方法
JPH06169051A (ja) * 1992-11-27 1994-06-14 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パッケージ
JPH0758246A (ja) * 1993-08-17 1995-03-03 Seiko Epson Corp 半導体装置とその製造方法
JPH0778921A (ja) * 1993-09-09 1995-03-20 Shinko Electric Ind Co Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0881677A4 *

Also Published As

Publication number Publication date
EP0881677A1 (en) 1998-12-02
EP0881677A4 (en) 2001-01-31
CN1216159A (zh) 1999-05-05
KR19990082573A (ko) 1999-11-25
JPH09223760A (ja) 1997-08-26

Similar Documents

Publication Publication Date Title
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP5273095B2 (ja) 半導体装置
JP2001110986A (ja) マルチチップパッケージ構造をもつ電力素子及びその製造方法
JP2008288414A (ja) 半導体モジュール及び半導体モジュールの製造方法
TW200539246A (en) Semiconductor device and method for manufacturing the same
JPH10163400A (ja) 半導体装置及びそれに用いる2層リードフレーム
JP5664475B2 (ja) 半導体装置
KR20080065153A (ko) 메탈 태브 다이 접착 패들(dap)을 구비한 파워소자패키지 및 그 패키지 제조방법
JP2012074497A (ja) 回路基板
WO2015132969A1 (ja) 絶縁基板及び半導体装置
JP2010192591A (ja) 電力用半導体装置とその製造方法
US20210280534A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20020053809A (ko) 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
US20200312740A1 (en) Low thermal resistance power module packaging
WO1997030478A1 (fr) Dispositif a semi-conducteur et grille de connexion multicouche utilisee pour ledit dispositif
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
JP4842177B2 (ja) 回路基板及びパワーモジュール
JP2956617B2 (ja) 樹脂封止型半導体装置
JP5035356B2 (ja) 樹脂封止型電子装置およびその製造方法
JP2001068486A (ja) 半導体装置及びその製造方法
WO1998057370A1 (fr) Element comprenant des puces a protuberances, materiau de scellage de type film, dispositif a semi-conducteur et procede de fabrication de ce dernier
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP5849935B2 (ja) 半導体装置及び半導体装置の製造方法
WO2024014532A1 (ja) 複層接合体及びそれを用いた半導体装置、並びにこれらの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97193795.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1997902695

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019980706311

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1997902695

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980706311

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1997902695

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1019980706311

Country of ref document: KR