WO1991010306A1 - Serial controller - Google Patents

Serial controller Download PDF

Info

Publication number
WO1991010306A1
WO1991010306A1 PCT/JP1990/001707 JP9001707W WO9110306A1 WO 1991010306 A1 WO1991010306 A1 WO 1991010306A1 JP 9001707 W JP9001707 W JP 9001707W WO 9110306 A1 WO9110306 A1 WO 9110306A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
frame signal
value
node
input
Prior art date
Application number
PCT/JP1990/001707
Other languages
English (en)
French (fr)
Inventor
Makoto Takebe
Masao Hagiwara
Original Assignee
Kabushiki Kaisha Komatsu Seisakusho
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1336888A external-priority patent/JPH0785561B2/ja
Priority claimed from JP1343482A external-priority patent/JPH088582B2/ja
Priority claimed from JP2019933A external-priority patent/JPH07120270B2/ja
Priority claimed from JP11374390U external-priority patent/JPH0753346Y2/ja
Application filed by Kabushiki Kaisha Komatsu Seisakusho filed Critical Kabushiki Kaisha Komatsu Seisakusho
Priority to EP91901533A priority Critical patent/EP0507947B1/en
Priority to KR1019920701477A priority patent/KR960013967B1/ko
Priority to US07/861,862 priority patent/US5461617A/en
Priority to DE69030816T priority patent/DE69030816T2/de
Publication of WO1991010306A1 publication Critical patent/WO1991010306A1/ja
Priority to US08/751,796 priority patent/US5784308A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/43Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/423Loop networks with centralised control, e.g. polling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q9/00Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H04Q9/14Calling by using pulses

Definitions

  • This invention has been adopted for centralized control systems for various machines such as presses, machine tools, construction machinery, ships, airplanes, etc., and centralized control systems for unmanned transport equipment, unmanned warehouses, etc.
  • the main controller and a plurality of nodes are connected in series in a closed loop, and the data is output to each node.
  • the present invention relates to a series control device in which one or a plurality of sensors and one or a plurality of actuators to which data is input are connected.
  • nodes are connected in series, and one or more sensors and / or multiple sensors are connected to each node. And actuator, and connect these nodes via the main controller.
  • a configuration is conceivable in which the nodes are connected in a ring and each node is controlled by the signals of the main controller and these signals.
  • This series control device is configured as shown in FIG.
  • the main controller 100 controls and manages each part of the device, and includes a sensor group 1-1, 11-12, 11-1N Are installed in each part of the device and detect the status of each part of the device.
  • actuating unit groups 2-1, 1, 2-2,... 2—N Each part is driven.
  • sensor group 1 — 1 to 1 — N and Actuator group 2 — 1 to 2 — N are connected to nodes 10 — 1 to: L 0 — N, respectively.
  • 1 0 — 1 to: L 0 — N are connected in series in a loop including the main controller 100.
  • the signals indicating the state of each part of the device output from the sensor group 11 1, 1 — 2,... ⁇ — N are output from each node.
  • 1 0 — 1, 1 0 — 2,-1 0-N are sent out to the main controller 100 via N and sent to the main controller 100 0.
  • the collected signals are processed, and the signals for each of the actuator groups 2—1, 2—2,... 2—N are stored in the main controller.
  • Generated by the controller 100 and passed through each node 10 — 1, 10 — 2, ⁇ 10 — N through each node 1 — 2 — 2, • '• 2 — sent out to N, whereby each actuator group 2-1, 2 — 2' ⁇ 2 —
  • Each actuator group of N Is driven.
  • Fig. 2 shows the frame configuration of the data signal used in the system when the number N of nodes is set to 5; The frame signal is sent out from the main controller 100, and after passing through the nodes 10-1, 10-2, ... • "10-N, The main controller is returned to the main controller 100.
  • CRC Code for CRC check at each node (error indicating error content)
  • this data frame signal is output from node 1 0 — 1 ⁇ node 1 0 — 2 ⁇ Node 1 0 — 3 ⁇ Node 1 0 — 4 ⁇ 10 0-5
  • Overnight control data Overnight DO is allocated to the corresponding node, and the sensor group detection data obtained at each node is the same as the data flow. Captured in the system signal. As a result, when the data frame signal power is returned to the main controller 100, as shown in FIG. All the control data DO is lost, and only the sensor group detection data is included in the same frame signal.
  • sampling time is the size of the system, that is, the number of sensors in the system and the number of actuators. D. Regardless of the number of nights, it was always constant in all systems. And this constant sampling time is usually adjusted to the system with the largest number of sensors and the most number of actuating units. Input is set by the user.
  • the output data length D0 in the data frame signal is the most frequently used data regardless of the size of the system.
  • the system is configured to match the current system, so in a system with a small number of actuators, the data transmission efficiency is reduced and the real-time controllability is reduced. There was a problem of compromising the quality.
  • the main controller 100 when the main controller 100 is turned on, such as when the power is turned on, the main controller 100 initializes the system as shown in Fig. 3.
  • the number of input points total number of bits of sensor group 1 — 1 to 11N
  • the number of output points (actuate group) 2 — 1 to 2 The total number of bits (N) is detected.
  • This initial frame signal like the data frame signal shown in FIG. 2, has the first start code STI, the second start code STO, It consists of output point detection data DO ', stop code SP, CRC code, and ERR code power.
  • the output point detection data D 0 ′ is composed of the A-bit “0” data output so that the actuating circuit does not operate at each node.
  • A is larger than B, which is the number of all actuaries used in this system.
  • The number of pits is set.
  • This initial frame signal is, like the data frame signal described above, the node 10 — 1 ⁇ node 10 — 2 ⁇ node 10 — 3 ⁇ node Mode is transmitted sequentially from 1 0 — 4 to 1 0 — 5, so that the output point detection data DO 'in the initial frame signal is divided into the corresponding node. At the same time, the detection data of the sensor group obtained at each node is captured in the same initial frame signal.
  • the initial frame is output from node 1 0 — output via node 1 0 — 1, 1 0 — 2, ... '1 0 — ( ⁇ — 1).
  • the signal is input to the main controller 100 in a state as shown in FIG.
  • the number of data DI bits following the first start code STI in the input initial frame signal ⁇ Is counted, the number of input points is obtained from the count result ⁇ , and the second start code STO in the input initial frame signal is calculated.
  • the number of bits C of the DO is counted, and the counted value C is used as the third value.
  • the actuating unit in the normal data frame signal shown in FIG. Determine the length of the drive data DO.
  • a data is output first by outputting any number A of data that is larger than the expected number of output points B. Is removed by the number corresponding to the number of output points B by passing through each node, and C (-A-B) data power ⁇ Main controller 10 It will be input to 0. Therefore, the output point number B is obtained by performing a subtraction (A-1C) using the value A as the subtrahend and the countdown result C as the subtrahend. I'm doing it.
  • a general-purpose LSI which consists of a general-purpose LSI which performs addition by the principle of adding the one's complement of the subtrahend to the subtrahend in the subtraction processing for obtaining the number of output points B described above.
  • I had to use a rudder circuit.
  • this single circuit is a single circuit, the number of I / O points used for the above-mentioned system is usually several thousand, regardless of whether it is a single circuit or a large circuit. Therefore, the number of the subtraction circuits is extremely large.
  • the main controller 100 transmits the data frame signal shown in FIG. 5 As shown in Fig. (B), the data is transmitted at a predetermined sampling period, and each node checks whether the previous frame signal has been input. It is determined whether or not a predetermined time (hereinafter referred to as disconnection detection time) has elapsed since then, and it is detected that ⁇ ⁇ ⁇ disconnection has occurred after the disconnection detection time has elapsed. are doing . That is, as shown in FIG. 5 (a), if a disconnection occurs in the signal line between nodes 10-2.10--3, the node For 10-3, the next data frame signal is not input even if the above disconnection detection time has elapsed since the previous data frame signal was input. Therefore, it is possible to detect the occurrence of disconnection. In the case of conventional equipment, the disconnection detection time can be individually adjusted according to the scale and response of the series controller. The setting is done like a door using a switch, etc. o
  • the disconnection detection time is determined according to the size and response of the system as described above, but basically, the disconnection detection time of the data frame signal is determined as described above. It must be determined according to the sampling period. In other words, in the case of the apparatus shown in FIG. 5 (a) as an example, since the number of nodes is as small as three, the sampling period is small, and this is the reason. It is necessary to set the disconnection detection time short. This is because, if the sampling period is too short and the disconnection detection time is too long even if the sampling cycle is short, the uncontrollable state due to the disconnection will continue for a long time. Power, which can compromise the security of the system.
  • the sampling period becomes longer, and the disconnection detection time must be set to a larger value accordingly.
  • the disconnection detection time is set to be short while the sampling period is long, a single communication miss will result in a data frame equivalent to one frame. O Failure to receive a signal may result in a false detection that a disconnection has occurred.
  • the disconnection detection time is set in a hardware manner as described above.
  • a trouble due to the setting mistake may occur.
  • the present invention has been made in view of such circumstances, and provides a serial control device that can always perform data transmission with high transmission efficiency regardless of the scale of the system. aimed to .
  • the disconnection detection time can be optimally and automatically set in accordance with the frame signal period, and the trouble is not easily generated and the trouble does not occur. Its purpose is to provide a device that can make that setting.
  • a node connecting one or more sensors and one or more actuators is connected in series, and the plurality of nodes are connected to a main connector. Closed including the controller The main controller is connected to the first special code, the second special code, and the output data to the evening.
  • a data frame signal including a data signal from the sensor connected to the node and transmitting the data from the sensor connected to the node after the first special command.
  • a serial control device in which the output data to the actuator connected to the node is extracted from the rear of the second special code. Prior to the transmission of the data frame signal, the first special code, the second special code, and the data for detecting the number of active hours are transmitted.
  • Transmitting means for transmitting an initial frame signal including the initial frame signal, and the initial frame input via the plurality of nodes.
  • Terminal bit number detecting means for detecting the total number of bits of the sensor and the total number of bits of the actuation unit based on a signal; and
  • Control means for variably controlling the transmission interval of the data frame signal in accordance with the detection value of the number-of-times detecting means, in the main controller. .
  • the main controller transmits the first special code and the second special code prior to transmitting the data frame signal. Outputs an initial frame signal including a special code and a signal for detecting the number of actuators.
  • the node between the first special code and the second special code detects the sensor connected to the node.
  • the data signal is added, and the key connected to the node after the second special code is added. Remove the traffic light to the night.
  • the main controller receives the initial frame signal that has passed through all the nodes, and outputs the data of the signal after the first special code.
  • the number of all sensors is detected from the number of data.
  • the number of all actuations is detected from the data number of the signal after the second special code.
  • the main controller sets the transmission interval of the data frame signal in accordance with the number of detected sensors and the number of times of activation. Variable control is used. That is, if the number of sensors and the number of sensors are small, the transmission interval is shortened, and the number of sensors and the number of sensors are reduced. If it is large, lengthen the transmission interval.
  • the transmission period of the data frame signal is varied according to the number of terminals in the device, so that the number of terminals is reduced. As the number decreases, the transmission efficiency does not decrease, and real-time control becomes possible even with a small system.
  • a node connecting one or more sensors and one or more actuators is connected in series, and the plurality of nodes are connected to a main controller. And the main controller is connected in a closed loop.
  • a data frame signal including the special code of No. 1 and the second special code and output data to the actuation unit is transmitted, and each of the nodes is connected to the node.
  • the sensor power connected to the node is added after the first special code, and the output data to the actuator connected to the node is added.
  • the main controller is configured to extract the data frame from the back of the second special code, and the main controller includes the data frame.
  • an initial frame signal including the first special code, the second special code, and data for detecting the number of active units is transmitted. Transmitting means, and the total number of bits of the sensor and the actuation unit based on the initial frame signal input via the plurality of nodes.
  • the output data to the actuator in the data frame signal described above is used to determine the data length of the output data.
  • Ru comprises a door.
  • the data length of the output data in the data frame signal is the actual length of the output data detected using the initial frame signal. Since it is determined according to the total number of bits in the evening, transmission efficiency does not decrease, and real-time control is possible even in a small system. It is now possible.
  • this value A is counted down only by an unknown number B (B ⁇ A), and the count down is performed.
  • setting means for setting all the bits of the attenuated A to a logical value 1; and setting the decrement C to the same number of bits as A
  • Complementing means for taking a number and calculating the complement value to find the unknown B; and outputting the result as the same subtraction result.
  • each bit of the minuend A is focused on that the minuend ⁇ may be set as an arbitrary value larger than the unknown B.
  • the result of subtraction in which the value C obtained as the subtraction result of A-B and the value A as the minuend, is obtained as the one's complement of the subtraction C I can do it. Therefore, according to the configuration of the third invention, it is possible to perform a specific binary subtraction mainly by only obtaining the custody, and the conventional The circuit scale can be extremely reduced as compared with the case where a circuit is used.
  • the initial value is down-counted by the input number C to obtain the value B.
  • the same number of bits as the value A for obtaining the value B is provided. .
  • the data deletion system is provided.
  • the output data number A to the system is set to the number that becomes the previous bit 1, and the down counter that has the same number of bits as the value A is used.
  • the initial value Prior to the start of operation, the initial value is initially set to all-ones, and then the input data C is directly down-counted from this initial data A to obtain the unknown data B. Ask for it. That is, the down-counter is used to directly count down the input data number C from the output data number A and obtain the unknown number B by down-counting.
  • the above calculations can be performed without using, and the initial value A to be set for the downtime is set to all 1s to allow downtime.
  • the initial setting can be done only by the set operation for the counter.
  • the output data number is used in an apparatus for obtaining the value B in the data deletion system for outputting data from the output data number A and the input data number C.
  • a output data number setting means for setting A to a number such that each bit becomes a logical value of 1, and each bit in its initial state is all set to a logical value of 0.
  • a downcounter having the same number of bits as the value A for obtaining the value B by down-counting the initial value by adding 1 to the input number C is provided. To make it work.
  • the down-counter is reset to the first level by resetting the down-counter first.
  • Initial setting is performed, and then the unknown number B is obtained by counting down the number (C + 1) obtained by adding 1 to the input number value C from the initial setting value of all 0. .
  • the value obtained by down-counting 1 from the initial setting value of all 0 becomes 1-all, so the down-count in this configuration
  • the value is the same as when the input data value C is down-counted from the output data data A of all 1s.
  • the unknown value B is obtained by directly down-counting the value A and the value C by the down-counter. Since the above calculation is performed, the above calculation can be performed without using a subtractor, and the initial value to be set for down-counting is all-one. Or, because it is set to zero, it is not necessary to configure for the initial value loading, and the setting for down-counting is not required. Alternatively, the initial setting can be performed only by the reset operation, and the circuit scale can be extremely reduced as compared with the conventional case.
  • a plurality of nodes and the main controller are connected in series via a signal line, so that the main controller is connected to the main controller.
  • a predetermined data frame signal given to the plurality of nodes is unidirectionally transmitted at a predetermined cycle via the signal line, and the plurality of nodes are respectively provided with the data.
  • a series controller configured to detect the disconnection of the signal line before the node when the frame signal is not received for a predetermined disconnection detection time or longer. smell Measuring means for measuring the reception interval of the data frame signal; and disconnection detection time setting means for variably setting the disconnection detection time based on the measurement result of the measurement means. It is designed to be attached to the node.
  • the data frame signal power is transmitted to each node at a fixed period from the main controller.
  • Each node measures the reception interval from the previous reception of the data frame signal to the reception of the next frame signal.
  • the optimum disconnection detection time is automatically variably set based on the measured reception interval.
  • the main controller by connecting a plurality of nodes and the main controller in series via a signal line, the main controller A predetermined data frame signal to be supplied to the plurality of nodes is unidirectionally transmitted at a predetermined cycle via the signal line, and the plurality of nodes are respectively connected to the plurality of nodes.
  • the data frame signal is not received for a predetermined disconnection detection time for a predetermined time, the disconnection of the signal line is detected before the node.
  • a measuring means for measuring the reception interval of the data frame signal, and a plurality of measured values of the measuring means are successively acquired, and these are acquired.
  • a disconnection detection time setting means for variably setting the disconnection detection time is provided in the node.
  • the dropout of the data frame signal occurs in a concentrated manner, and at some point, the data frame signal originally Even if a time longer than the period of the selected frame may be selected, the disconnection detection time is set according to the original period of the previously selected data frame signal. Be done.
  • the reception interval of the frame signal is measured, and the disconnection detection time is variably set based on the measurement result. Therefore, it is possible to automatically and automatically obtain the optimum disconnection detection time according to the actual system. Therefore, compared to the case where the disconnection detection time is conventionally set in a door-like manner, the complexity of setting and the trouble due to the setting mistake are eliminated. Therefore, the reliability and safety of the applied system are dramatically improved.
  • FIG. 1 is a block diagram showing the overall configuration of the serial control device of the present invention
  • FIG. 2 is a diagram showing a data frame signal propagation mode
  • FIG. 5 (a) is a block diagram showing an outline of the configuration of a series control device to which the present invention is applied
  • FIG. 5 (b) is a frame diagram showing an initial frame signal.
  • FIG. 6 is a diagram conceptually showing a frame structure of a system signal
  • FIG. 6 is a block diagram showing an embodiment of the present invention
  • FIG. FIG. 8 is a block diagram showing another embodiment of the present invention
  • FIG. 9 is a diagram showing a circuit example of an inverting circuit
  • FIG. FIG. 11 is a block diagram showing another embodiment of the invention
  • FIG. 11 is a diagram showing a circuit example of a down-counter
  • FIG. 12 is a down-counter of FIG.
  • FIG. 13 is a timing chart for explaining the operation of the counter
  • FIG. 13 is a diagram showing another example of the circuit of the down counter
  • FIG. 14 is a diagram of FIG.
  • FIG. 15 is a time chart for explaining the operation of the down counter
  • FIG. 15 is a block diagram showing another embodiment of the present invention
  • FIG. 15 When the frame signal is input to the device shown in Fig. 15 regularly at regular intervals, the timing chart of the same frame signal is shown.
  • Frame signal dropout Fig. 18 shows the timing chart of the frame signal when the frame signal is missing, and Fig. 18 shows the timing chart of the frame signal when the frame signal dropout is concentrated.
  • Fig. 19 is a block diagram showing a modification of Fig. 15.
  • FIG. 6 shows a schematic internal configuration of the main controller 100 in the serial control device shown in FIG.
  • the normal transmission / reception circuit 20 is a sensor group 1 — 1, 1 — 2, ⁇ ' ⁇ 1 — N and an actuator connected to each node. Yue overnight group 2 — 1, 2 — 2, " ⁇ 2 — ⁇ It performs normal operations such as control. That is, the normal transmission / reception circuit 20 controls the actuator groups 2-1, 2-2, ... 2-N connected to each node, respectively.
  • the data frame signal including the data DO (see FIG. 2 (a)) is generated, and this data frame signal is transmitted through the contact B-A of the switch SW1. Then, the data is sequentially transmitted to each of the nodes 10 — 1, 10-2, ..., 10 — N.
  • the details of the normal transmission / reception circuit 20 are not the gist of the present invention, and a further description thereof will be omitted.
  • the power-on detection circuit 30 detects the start-up of the system when the power is turned on, and based on the detection, activates the initial frame generation circuit 40 and performs the operation. Switch the contact of switch SW 1 to A-C side.
  • the initial frame generation circuit 40 When a detection signal is input from the power-on detection circuit 30, the initial frame generation circuit 40 generates an initial frame signal as shown in FIG. This is sent out via contacts A to C of switch SW1.
  • This initial frame signal like the data frame signal shown in FIG. 2, has the first start code STI, the second start code STO, It consists of output point detection data DO ', stop code SP, CRC code, and ERR code power.
  • the output point number detection data D 0 ′ is composed of A-bit “0” data so that the actuating circuit does not operate at each node. .
  • A is the number of bits that is much larger than the total number of actuaries used in this system. It has been set.
  • the error code ERR is also provided so that when an error is detected at each node, a predetermined error code is output at that node. Therefore, the main controller 100 outputs a zero-level error code ERR.
  • This initial frame signal is, like the data frame signal described above, the node 1 0 — 1 ⁇ the node 1 0 1 2 ⁇ the node 1 0 — 3 ⁇ the node 1 to 4 ⁇ 10 to 15 sequentially, so that the output point detection data DO 'in the initial frame signal is allocated to the corresponding node.
  • the detectors of the sensor group obtained at each node are incorporated into the same initial frame signal. That is, each node is used. 1 0-1, 1 0-2, ⁇ 10-N, the first start code S ⁇ I of the input initial frame signal
  • the data DI of sensor group 1 — 1 1 — 2, ' ⁇ ' 1 — ⁇ connected to the node is added, and the second scan code STO is added.
  • the initial frame signal output from node 10 — ⁇ via node 10 — 1, 10-20 — (N — 1) is shown in FIG.
  • the input circuit 50 input to the input circuit 50 of the main controller 100 in such a state as shown in (1) is applied to the input initial frame signal. After applying a predetermined demodulation process to the signal, the signal is input to SW2. Strengthen.
  • the switch SW2 is in the state (A-C). Side, and the input initial frame signal is input to the input point number detection section 60 and the output point number detection section 70.
  • the input point number detection section 60 counts the number E of data DI bits following the first start code in the input initial frame signal, and counts the number.
  • the count result E is input to the sampling time generation circuit 80. This count value E represents the number of all sensors connected to nodes 10 — 1 to 10 — N.
  • the normal transmission / reception circuit 20 has the number of input points L and the length of the drive data D0 in the normal data frame signal shown in FIG. 2 in the normal data frame signal. To determine
  • the input The transmission period T (sampling time) of the normal data frame signal output from the normal transmission / reception circuit 20 is determined based on the number of input points E (No. 7).
  • the normal transmission / reception circuit 20 controls the transmission of the data so that the data frame signal is transmitted at the determined sampling time T.
  • the number of output points L 0 is also input to the sampling time generation circuit 80, and the data frame to be transmitted from the input number of output points L 0. Then, the signal length L of the system signal is determined, and the interpolator time t obtained above is added to the signal length L, and t + L is determined as the sampling period T.
  • the sampling time generation circuit 80 performs the above-described sampling when the data transmission / reception circuit 20 transmits the data frame signal.
  • the clock signal C s synchronized with the period T is input to the normal transmission / reception circuit 20.
  • the data transmission / reception circuit 20 outputs the data frame signal. Is transmitted at the sampling period T obtained above.
  • the switches SW1 and S The contact of W2 is switched to the status (AB) side. In this way, according to the configuration of FIG. 6, the transmission period of the data frame signal is varied according to the total number of bits of the sensors in the system.
  • the configuration shown in Fig. 6 can be modified as appropriate.For example, when detecting the number of input / output points, only when the results of multiple detections match, The detection data of the data may be imported as correct data.
  • the interval time t is determined by the number of input points E. However, the interval time t is determined by the number of output points L0. Alternatively, the number may be determined by the number of input points LI and the number of output points LO.
  • FIG. 8 shows another configuration of the present invention.
  • the configuration of FIG. 8 is based on the number of output points in the main control port 100 shown in FIG. Used for the detection unit 70. That is, in the output point detection section 70 of FIG. 6, the output point number detection data D 0 ′ at the time of sending the initial frame shown in FIG.
  • the number LO of output points is obtained by subtracting the number C of bits of the data DO following the second start code STO in the initial frame signal received from the
  • the binary subtraction circuit 140 in FIG. 8 is composed of a minuend setting circuit 120 and an inverting circuit 130. Depending on the configuration, binary subtraction is performed with the value A as the minuend and the value C as the subtrahend.
  • the count-down section 110 may be configured as shown in FIGS. 1 to 4 and 6 to detect the number of output points of the system.
  • the logically inverted output of this inverting circuit 130 is obtained by setting the value A of the minuend setting circuit 120 as the minuend and the power down result C of the countdown section 110 as the subtrahend.
  • the subtraction result B of the binary subtraction circuit 140 that performs the binary subtraction, that is, the count-down value in the power down section 11 ⁇ is obtained.
  • FIG. 10 shows a modification of the configuration shown in FIG. 8, and the data deletion system 220 of FIG. 10 is shown in FIGS. 1 to 4 and 6 described above. Multiple nodes in the system 1 0
  • the data input / output section corresponds to the configuration in which 1 to 10 to N is used, and in particular, the configuration in which the actuating unit DO is deleted.
  • the configuration consisting of 230 and the number-of-deletions detection circuit 240 corresponds to some circuits in the main controller 100.
  • the data input / output unit 230 on the main controller 100 mainly controls data input / output, and the data deletion unit 240 detects data input / output. The number of deletions B in the data deletion system 220 is detected.
  • the output data number initial setting circuit 250 outputs the data to the data deletion system 220.
  • the data of the output point detection data DO 'of the initial frame signal shown in Fig. 3 is shown in Fig. 3.
  • the length A is set, and in this case, the value is larger than the value expected as the number of deletions B in the data deletion system 220 and each bit is set.
  • the value A is set in advance with all the data set to the logical value 1, and this set value A is output to the data output device 40.
  • the value A is set to a value that satisfies the relationship of A> B and all bits are set to the logical value 1.
  • the input set value A The initial frame signal including a corresponding number of output point number detection data DO 'is formed, and this is output to the data deletion system 220.
  • the data deletion system 220 as described above, the input data A, data B, etc.
  • the down counter 280 is determined by the data length A of the output point number detection data DO 'set in the output data number setting circuit 250 and the excess in the input frame signal from the data length A.
  • the number of deletions B in the data deletion system is obtained by performing a down-counting operation in which the data length C of the data DO is down-counted.
  • the number of deletions B is detected according to the operation control of the data input device 270.
  • Fig. 11 shows the internal configuration.
  • the down-counter 280 in FIG. 11 has an n + 1-bit output X0 to Xn, and has a down-count logic section 85 and n + 1 free circuits. It is composed of top flops 9-10 to 9-n. The number of bits n + 1 of the down-counter 280 is the same as the number of bits of the value A described above.
  • the down-count logic section 85 is connected to each output bit X0 to Xn
  • Each of the logic circuits has a logic circuit that performs a required down-count logic, and each of these logic circuits has a flip-flop 9-1 0 to 9—n having an output power of ⁇ n.
  • the downcount logic section 85 is turned on. Select the default value, and if L, select the current downcount value.
  • Each output of the down-counting logic unit 85 is input to flip-flops 9-0 to 9-n.
  • the flip-flops 9 — 0 to 9 — n are initially set by the set signal SET, and then synchronized with the cycle of the clock signal CK.
  • the initial set value is sequentially down-synchronized with the cycle of the clock signal CK. I will do it. That is, the period of the clock signal CK corresponds to one piece of data to be counted, and the period during which the clock signal is down-counted is the clock line. Is determined by the CKE signal, and the down-counter 280 sets the initial set value to the output enable signal. During the period when CKE is at H, count down by the number of CK signals CK.
  • the initial set signal SET is input from the data input device 270 to the down-counter 280, and thereby the free-set is output.
  • the data input device 270 After the 2 its initial full-les-over-time signal containing the output data number setting circuit 2 5 0 Tsu by the set for each pin Tsu door mosquito "1 the A-number of output points detection data D 0 1 Are output from the data output device 260, and the initial data including the remaining C data DOs after the B data powers are deleted by the data deletion system 220.
  • the data input device 270 performs the second start as shown in FIGS. 12 (a) and 12 (b). Detects the code STO, delays the time of this detection by the length of the stop code SP, and raises the clock enable signal CKE to H. Then, it falls to L by detecting the stop code SP. That is, the clock enable signal CKE is the remaining data DO (C) in the initial frame signal input from the overnight deletion system 220. Is the same time H as the period during which there is an individual (Fig. 12 (b)).
  • the clock enable pull-up signal CKE is set to H. Select the next down count value only during the period.
  • a clock signal CK is input to flip-flops 910 to 91n of the down counter 280 (see FIG. 12). c))).
  • the initial set value A all 1 changes to the clock enable signal CKE becoming H.
  • the number of clock signals CK, C is down-counted, whereby the subtraction processing of A-C is performed, and the data is deleted overnight.
  • the output data number A and the input data number c are directly down-counted by the down power counter 280 to obtain the unknown B.
  • the conventional calculation is deleted, and the initial value A to be set in the down counter is set to all 1s.
  • the initial setting for the initial value load for the 280 is not required and the initial setting is only possible for the 280 and 280 operation. I'm trying to do something o
  • FIG. 13 shows a modification of FIG. 11.
  • the initial value setting operation of the down counter 280 should not be performed by the set signal SET.
  • the reset signal RST is used. Therefore, the initial value of the down power 280 is reset to the logical value 0 for each bit X 0 -X ⁇ force.
  • the clock enable signal CKE is output from the data enable system C2 (in the initial frame signal input from the data delete system 22). The same time as the remaining data D0 (C pieces) exists + (the period corresponding to one cycle of the clock signal). As a result, the down-counting logic unit 85 becomes
  • the down-counting operation is performed for a period corresponding to (C + 1) data.
  • the output data number setting circuit 25 is an initial frame including A output point number detection data DO 'set in each bit camera 1. The data is set to send a signal.
  • the down counter 28 ⁇ is the initial value of the previous bit card 0, and during the period when the power enable signal CKE is H. Number of CK signals CK
  • (C + 1) is to be counted down, so that the A-C subtraction process is performed effectively, and the data is deleted in the data deletion system.
  • the number B to be deleted is obtained.
  • the reason is that the value obtained by down-counting 1 from the default value of all 0 becomes all 1, so (C + Performing downcounting only for 1) is equivalent to downcounting the value C from the output data A of the output 1 of the node 1. It is.
  • FIG. 8 or FIG. 10 is not limited to the systems shown in FIG. 1 to FIG. 4, and any number A of data may be input. If this data is unknown B
  • FIG. 15 shows another configuration of the present invention.
  • FIG. 15 shows each of the nodes 10-1 to 10-1 in the system shown in FIG. 1.
  • the block diagram of the part corresponding to 1 0 — N disconnection detection time setting device 340 is shown in the block diagram. o
  • the disconnection detection time setting device 340 shown in FIG. 15 is provided with a data node transmitted from the preceding node or the main controller 100.
  • a synchronization code (for example, the start code STI in FIG. 2) indicating the beginning of the input signal is detected by inputting a start signal, and at the time of the detection.
  • the synchronous code detection circuit 341 which outputs the synchronous code detection signal A that rises to logic "1" only for the time corresponding to one bit length, and the synchronous code 4 A delay circuit 3 that outputs a clear signal B, which is the synchronous code detection signal A output from 1 and is delayed by a time corresponding to one bit per night.
  • the number of pulses of the clock signal is counted, and every time the clear signal B is input,
  • the sample time Latches the count value of the detection counter 3 4 3 in sequence, and receives the next data frame signal after receiving the previous data frame signal.
  • the five latch circuits 344 to 348 which measure the time until the loop reaches five consecutive times, and the latch circuits 344 to 348, five times, are measured five consecutive times.
  • the sample time of the frame signal (based on the node side force, the period of the data frame signal viewed from the And the judgment circuit 349 for judging that the frame signal transmitted from the frame 10 is the same as the transmission cycle of the frame signal output from the frame 10).
  • the sample time latch circuit 350 that latches the determined sample time, and the sample time latch circuit 350 latches the sample time.
  • a disconnection detection time setting circuit for setting a disconnection detection time for detecting a disconnection of a signal line between the relevant node and a preceding node based on a sample time; The number of pulses of the clock signal is counted, and the count value is cleared every time the synchronous code detection signal A is input.
  • the disconnection detection timer that measures the time from the reception of the previous data frame signal until the reception of the next data frame signal Disconnection detection time setting circuit
  • the disconnection detection time set in 35 1 and the time measured in the disconnection detection timer 35 2 A comparison circuit that outputs a disconnection detection signal indicating that a disconnection has occurred on the signal line in front of the node if the measurement time exceeds the set disconnection detection time after the next comparison It is composed of 3 and power.
  • the data frame signal FL was input to the synchronous code detection circuit 3441 regularly at a predetermined transmission cycle Ts as shown in FIG. Assume the case.
  • the synchronous code detection circuit 34 1 sets the start code STI in the data frame signal FL, for example, to the time t 1, and from the time t 1, the period T 1 At time t3 after s elapse, and at time t5 after elapse of the above period Ts from this time t3, the time corresponding to one data bit at each time Only rise to logic 1 Outputs line code detection signal A.
  • the delay circuit 342 delays the disconnection code detection signal A by a time corresponding to one data bit, so that the time t 1 t 3 and the time t 1 5 At each of the times t2, t4, and t3 that have elapsed by the time corresponding to one data bit, the time corresponding to one data bit at night Outputs clear signal B that rises to logic 1.
  • the latch circuits 344 to 348 have a counter 3 for detecting the sample time immediately before being cleared by the clear signal B. The count value of 4 3, that is, the time T s, T s, T s... Force ⁇ each time t 1, t 3, t 5.
  • the five measurement times latched by the latch circuits 344 to 348 are input to the judgment circuit 349, and the judgment circuit 349 is based on these input measurement times. Then, the process of determining the sample time of the node is executed. For example, this processing may be performed in the following manner.
  • the time T s measured a maximum number of times (five times) is determined as a sample time, and According to the method of (2), in this case, the measurement times of all five measurements are the same (T s).
  • the measurement time T s is determined as a sample time.
  • the sample time latch circuit 350 the measurement time T s is latched, and in the disconnection detection time setting circuit 351, the latch output T s is latched by a predetermined constant.
  • a process of multiplying by ⁇ (for example, 4) is executed, and this multiplied value 4 Ts is set as the disconnection detection time.
  • the measurement time smaller than 4 Ts is output (the force is applied when the previous frame signal FL is input).
  • the disconnection detection signal is output by the comparison circuit 353. Absent. However, if the measurement time of 4 Ts or more is output from the input of the disconnection detection counter 35 2, the disconnection detection signal is output to the comparison circuit 35 as if there was a disconnection. Output from 3.
  • a subsequent circuit (not shown) outputs a disconnection signal indicating that a disconnection has occurred to the next node, in response to the input of the disconnection detection signal. Perform processing such as: However, since this is not directly related to the purpose of the present application, a detailed description is omitted.
  • the frame signals FL1 to FL6 are connected between the frame signals FL2 and FL4.
  • Frame signal FL3 is missing at this time, and the time cannot be measured as the original period Ts between one of the five frame signals.
  • one of the five latch circuits In the four latch circuits 3 4 4, 3 4 5, 3 4 7 and 3 4 8 it is possible to measure the period T s, but the latch circuits 3 4 In Fig. 6, a time T s ′ (twice the period T s) different from the period T s is measured due to missing frame signals.
  • the judgment circuit 349 executes the processing of the above (1) even if such a frame signal dropout occurs.
  • the test value T s ′ is removed, and the cycle T s is determined as a sample time as the measurement time of many times (four times).
  • the disconnection detection time setting circuit 35 1 sets the disconnection detection time 4 Ts in the same manner, and 4 Ts or more has elapsed since the previous frame signal was input. Even if the next frame signal is not input, the disconnection detection signal is output from the comparison circuit 353 only.
  • frame signal omissions may occur in a concentrated manner as shown in FIG. That is, although the frame signals FL 1 to FL 11 should be received every period T s, the communication may be caused by a communication error or the like. Of these, the frame signal FL3, FL5, FL6, FL8, and FL10 have a detachment force, and most of the time between the frame signals is generated as the period Ts. This is the case when time cannot be measured. In this case, the latch circuits 344 to 348 can be used to measure the period Ts in one latch circuit 344.
  • the other three latch circuits 3 In the case of 45, 3447, and 3448, when the period is different from the period Ts, Ts' (time twice as long as the period Ts) is applied, and in the latch circuit 3446, the time becomes T s ′ ′ (three times the period T s) will be measured. Therefore, when the processing of the above (1) is executed in the judgment circuit 349, the measurement time T s' of many times (three times) instead of the period T s is sampled. 7 to be determined as the system.
  • a very large disconnection detection time 4 Ts (8 Ts) is set in the disconnection detection time setting circuit 351. Accordingly, in the comparison circuit 353, the disconnection detection signal is output only after the disconnection detection time 4Ts' which is twice the original disconnection detection time 4Ts or more has elapsed. This can be a serious safety hazard depending on the system to which the series controller is applied.
  • a comparison circuit 35 54 is provided between the judgment circuit 34 9 and the sampling time latch circuit 35 50 in the manner shown in FIG. Be installed.
  • the comparison circuit 354 determines whether or not the time determined this time by the determination circuit 349 is equal to or less than the time previously latched by the sample evening latch circuit 350.
  • the sampled time is determined by the judgment circuit 349 and the sample time is repeated only when the time is less than or equal to the previously latched time at each time. It operates to update the contents of the matching circuit 350 at the time determined by the determining circuit 349. Conversely, the time determined this time by the determination circuit 349 is sampled. If the time in the time latch circuit 350 is longer than the time last latched, the contents of the sample time latch circuit 350 are updated. Instead, it stays the same as the last time it was latched.
  • the time last latched in the sample time latch circuit 350 is the period T s, and as shown in FIG. Even if the number of frame signals increases and the output of the decision circuit 349 becomes the time T s ′, the comparison circuit 35, even if the output satisfies T s ′> T s. 4 operates so that the contents of the sample time latch circuit 350 are not updated by the output of the judgment circuit 349, and the sample time latch circuit 350 is operated. T s is maintained. For this reason, in the disconnection detection time setting circuit 351, the correct disconnection detection time 4Ts is still set, and the safety of the system is assured. This will be.
  • the time from the last reception of the frame signal to the next reception is measured five times in succession, and these five times are measured. Since the disconnection detection time is variably set based on the time measurement results of the above, the optimal disconnection detection time according to the actual system can be automatically and automatically obtained. Wear . For this reason, compared to the case where the disconnection detection time is conventionally set for a door, the complexity of setting and the trouble due to the setting mistake are eliminated. Also, frame signal skipping is concentrated at a certain time, and time measurement results that are larger than the original period of the frame signal can be obtained five times. Even if there was a sea bream, The disconnection detection time is variably set according to the obtained correct cycle.
  • the time until the frame signal was received last time and the time until the next signal is received are measured five consecutive times, and based on this, the disconnection detection time is measured.
  • the setting is made, but the present invention is not limited to this. Naturally, it is also possible to make the setting based on four or less measurement results or six or more measurement results. is there . Further, the disconnection time setting device is not limited to the configuration shown in FIGS. 15 and 19, and can achieve the same function. If so, the configuration is optional.
  • This invention has been adopted for centralized control systems for various machines such as presses, machine tools, construction machinery, ships, and aircraft, and for centralized control systems for unmanned transport equipment and unmanned warehouses. Is suitable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Selective Calling Equipment (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Small-Scale Networks (AREA)

Description

明 細 書 直 列 制 御 装 置 技 術 分 野
こ の発明 は プ レ ス 、 工作機械、 建設機械、 船舶、 航 空機等の各種機械の集中管理 シ ス テ ム お よ び無人搬送 装置、 無人倉庫等の集中管理 シ ス テ ム に採用 し て好適 な 直列制御装置 に関 し 、 特に メ イ ン コ ン 卜 ロ ー ラ お よ び複数の ノ ー ドを閉ルー プ状 に 直列接続 し 、 各 ノ ー ド に は それぞれデー タ を 出力す る 1 乃至複数の セ ン サ類 と デー タ が入力 さ れ る 1 乃至複数の ァ ク チ ユ エ 一 タ 類 を接続す る よ う に し た直列制御装置に関す る 。
背 景 技 術
プ レ ス 、 工作機械、 建設機械、 船舶、 航空機、 無人 搬送装置、 無人倉庫等を集中管理す る 場合、 装置各部 の状態を検出す る 多数の セ ン サお よ び装置各部の状態 を制御す る 多数の ァ ク チ ユ エ 一 夕 が必要 と な る 。 こ の セ ンサお よ びァ ク チ ユ エ 一 夕 の数は例え ばプ レ ス を考 え た場合 3 0 0 0以上に も及び、 他の装置 に お い て は更に 多数 と な る も の も あ る 。
従来、 こ の種の装置を集中管理す る集中管理 シ ス テ ム と し て、 複数の ノ ー ドを直列に接続す る と と も に 各 ノ 一 ドに 1 乃至複数のセ ン サお よ びァ ク チ ユ エ 一 タ を 接続 し 、 こ れ ら ノ ー ドを メ イ ン コ ン ト ロ ー ラ を介 し て 環状に接続 し 、 こ の メ イ ン コ ン ト ロ ー ラ 力、 ら の信号に よ っ て各ノ 一 ドを制御す る よ う に し た構成が考え ら れ て い る 。
こ の よ う に ノ ー ドを直列に接続す る 構成を と る 場合、 各セ ン サ の 出力の 同時性お よ び各ァ ク チ ユ エ 一 夕 の制 御の 同時性をい か に し て確保す る かが問題 と な る 。 例 え ば、 各ノ ー ド に ア ド レ ス を割当て、 こ の ア ド レ ス に も とづ き 各 ノ ー ドを制御す る 構成を考え る と 、 こ の ァ ド レ ス処理の た めの時間遅れが問題 と な り 、 各セ ンサ の 出力の収集お よ び各ァ ク チ ユ エ 一 夕 の制御 に関 し て 満足すべ き 同時性を確保す る こ と はで き な い。
そ こ で、 発明者等は、 ノ ー ドを直列 に接続す る 構成 を と り なが ら も 各 ノ 一 ドにァ ド レ ス を割当て る と い う 発想を捨て、 各ノ ー ドをそ の接続の順番に よ っ て識別 す る よ う に し 、 こ れに よ つ てア ド レ ス処理を不要にす る と と も にァ ド レ ス処理に伴 う 時間遅れを解消 し 、 更 に は ノ 一 ドの構成を大幅に簡略化で き る よ う に し た 直 列制御装置を提案 し てい る 。
こ の直列制御装置は第 1 図に示すよ う に構成 さ れて い る 。 第 1 図 に お い て、 メ イ ン コ ン ト ロ ー ラ 1 0 0 は 装置各部を統轄管理す る も の であ り 、 セ ン サ群 1 — 1 , 1 一 2, 一 1 — N は装置の各部に配設 さ れ、 装置各部 の状態を検出す る も の であ り 、 さ ら に ァ ク チ ユ エ 一 夕 群 2 — 1 , 2 - 2 , … 2 — N は装置の各部を駆動す る も のであ る 。 こ の構成に おいて、 セ ンサ群 1 — 1 〜 1 — N お よ びァ ク チ ユ エ 一 夕 群 2 — 1 〜 2 — N は ノ ー ド 1 0 — 1 〜 : L 0 — N に そ れぞれ接続 さ れてお り 、 各ノ ー ド 1 0 — 1 〜 : L 0 — N は メ イ ン コ ン ト ロ ー ラ 1 0 0 を含んでルー プ状 に 直列接続 さ れてい る 。
こ の シ ス テ ム に お い て、 セ ン サ群 1 一 1 , 1 — 2 , … 丄 — N の各セ ン サか ら 出力 さ れた装置各部の状態を 示す信号 は各 ノ ー ド 1 0 — 1 , 1 0 — 2 , - 1 0 - N を介 し て メ イ ン コ ン ト ロ ー ラ 1 0 0 に送出 さ れ、 メ イ ン コ ン ト ロ ー ラ 1 0 0 に お い て収集処理 さ れ、 ま た ァ ク チ ユ エ ー タ 群 2 — 1 , 2 — 2 , … 2 — N の各ァ ク チ ユ エ 一 夕 に対す る 信号は メ イ ン コ ン 卜 ロ ー ラ 1 0 0 に お い て生成 さ れ、 各 ノ ー ド 1 0 — 1 , 1 0 — 2 , - 1 0 — N を介 し て各ァ ク チ ユ エ 一 夕 群 2 — 1 , 2 — 2 , •'• 2 — N に送出 さ れ、 こ れに よ り 各ァ ク チ ユ エ 一 タ 群 2 - 1 , 2 — 2 '·· 2 — N の 各ァ ク チ ユ エ 一 夕 が駆動 さ れ る 。
第 2 図は、 ノ ー ドの数 N を 5 と し た場合の 当該 シ ス テ ム で用 い ら れ る デ一 夕 信号の フ レ ー ム 構成を示す も の で、 こ の デー タ フ レ ー ム 信号は メ イ ン コ ン ト ロ ー ラ 1 0 0 力、 ら 送出 さ れ、 ノ ー ド 1 0 — 1 、 1 0 — 2 、 … •" 1 0 - N を経由 し た後、 メ イ ン コ ン ト ロ ー ラ 1 0 0 に戻 さ れ る 。 な お、 同第 2 図 ( a ) は メ イ ン コ ン ト 口 — ラ 1 0 0 力、 ら 出力 さ れた 直後の デ一 夕 フ レ ー ム信号 を、 同図 ( b ) 、 ( c ) 、 ( d ) 、 ( e ) は ノ ー ド 1 0 — 1 、 1 0 — 2 、 1 0 — 3 、 1 0 — 4 力、 ら 出力 さ れ る デー タ フ レ ー ム信号を、 同図 ( f ) は ノ ー ド 1 0 — 5 か ら 出力 さ れ る 信号 ( N = 5 の場合は メ イ ン コ ン ト ロ ー ラ 1 0 0 へ帰還入力 さ れ る 信号) をそれぞれ示 し てい る 。
第 2 図の各信号の 内容を以下の と お り であ る 。
S T I ; 入力デ一夕 (セ ン サデー タ ) D I の先頭位 置を示す第 1 の ス タ ー ト コ ー ド
D I ; 入力 デ一夕 (セ ン サデー タ )
D I q ; Q 目 の ノ 一 ド に接続 さ れたセ ン サ力、 ら の入力 デー タ
S T 0 ; 出力 デ一 夕 (ァ ク チ ュ ェ一 タ駆動デー タ ) の先頭位置を示す第 2 の ス タ ー ト コ ー ド
D 0 ; 出力 デ一タ (ァ ク チ ュ エー タ 駆動デー タ )
D 0 q ; 目 の ノ 一 ド に接続 さ れた ァ ク チ ユ エ
— 夕 への 出力 デー タ
S P ; デー タ 列の終端位置を示す ス ト ッ プ コ ー ド
C R C ; 各 ノ 一 ドでの C R C ェ フ ー チ ェ ッ ク の た め の コ 一 ド (ェ ラ ー 内容を示すエ ラ )
E R R ; エ ラ 一 内容お よ びエ ラ 一位置を示す コ ー ド 第 1 図 に示 し た各 ノ ー ド 1 0 - 1 〜 : L 0 — N で は、 第 2 図 ( b ( f ) に示すよ う に、 ス タ ー 卜 コ ー ド S T I と ス タ ー ト コ ー ド S T 0 の間 に当該ノ 一 ド に接 続 さ れた セ ン サ 1 の検出デー タ D I を付加す る と と ち に、 ス タ ー ト コ — ド S T 0 の後か ら 当該ノ ー ド に接続 さ れた ァ ク チ ユ エ一 夕 2 への 出力デー タ D 0 を抜き取 る よ う 動作す る。 し た力《 つ て、 こ の シ ス テム で は、 メ イ ン コ ン ト ロ ー ラ 1 0 0 力、 ら ノ ー ド 1 0 — 1 に対 し て 第 2 図 ( a ) に示すよ う な ァ ク チ ユ エ 一 タ 制御デー タ D O を含むデー タ フ レ ー ム信号を送出すれば、 こ の デ — タ フ レ ー ム信号が ノ 一 ド 1 0 — 1 → ノ ー ド 1 0 — 2 → ノ 一 ド 1 0 — 3 → ノ ー ド 1 0 — 4 → 1 0 - 5 へ と 順 次伝播 さ れ る こ と に よ り 上記デー タ フ レ ー ム 信号中の ァ ク チ ユ エ 一 夕 制御デ一 夕 D O が該当す る ノ ー ドへ割 り 振 ら れ る と と も に、 各 ノ ー ドで得た セ ン サ群の検出 デー タ が同デー タ フ レ ー ム信号中へ取 り 込 ま れ る 。 こ の結果、 上記デー タ フ レ ー ム 信号力《メ イ ン コ ン ト ロ ー ラ 1 0 0 へ帰還 さ れた と き に は、 第 2 図 ( f ) に示す よ う に、 ァ ク チ ユ エ 一 夕 制御デー タ D O は全てな く な り 、 セ ン サ群の検出 デー タ の みが同 フ レ ー ム 信号中 に 含ま れ る こ と に な る 。
と こ ろ で上記構成 に お い て、 従来、 前記デ一 夕 フ レ ー ム信号の送出周期 (あ る デー タ フ レ ー ム信号の送出 開始時刻か ら次の デー タ フ レ ー ム信号の送出開始時刻 ま での時間、 以下サ ン プ リ ン グタ イ ム と い う ) は、 シ ス テム の規模すな わ ち シ ス テム 内の セ ン サの数お よ び ァ ク チ ユ エ 一 夕 の数に関係な く 、 どの シ ス テム で も 常 に一定 と し て い た。 そ し て、 こ の一定であ る サ ン プ リ ン グタ イ ム は、 通常、 セ ン サの数お よ びァ ク チ ユ エ一 夕 の数の最 も 多 い シ ス テ ム に合わせて入力設定 さ れ る よ う に な つ て い た。 こ の た め、 従来装置 に お い て は、 セ ン サ数お よ びァ ク チ ユ エ一 夕 数の、 少な い シ ス テ ム に なればな る ほ ど、 デー タ フ レ ー ム信号 と 次の デー タ フ レ ー ム信号 と の 間 に存在す る ィ ン タ ーバル時間が長 く な り 、 デー タ の伝送効率が下がっ て リ ア ル タ イ ム制 御性を損な う と い う 問題があ っ た。 ま た、 従来装置 に おい て は、 デー タ フ レ ー ム信号中の 出力 デー タ 長は D 0 は、 シ ス テ ム の規模に関係な く 、 最 も ァ ク チ ユ エ一 夕 の多 い シ ス テム に合わせて設定す る よ う に し てい た ので、 ァ ク チ ユ エ 一 夕 の少な い シ ス テムでは、 デー タ の伝送効率が下が っ て リ ア ルタ イ ム制御性を損な う と い う 問題があ っ た。
ま た 、 上記 シ ス テ ム で は、 メ イ ン コ ン ト ロ ー ラ 1 0 0 は電源ォ ン時な どの シ ス テ ム立上げ時に は、 第 3 図 に示すよ う な初期フ レ ー ム信号を発生 し 、 こ れを送出 する こ と で入力点数 (セ ン サ群 1 — 1 〜 1 一 N の 全 ビ ッ ト 数) お よ び出力点数 (ァ ク チ ユ エ一 夕 群 2 — 1 ~ 2 — N の全 ビ ッ ト 数) を検出す る よ う に し てい る 。 こ の初期フ レ ー ム信号は、 第 2 図に示 し た デー タ フ レ ー ム 信号同様、 第 1 の ス タ ー ト コ ー ド S T I 、 第 2 の ス タ ー ト コ ー ド S T O 、 出力点数検出 デー タ D O ' 、 ス ト ッ プ コ ー ド S P、 C R C コ ー ド、 E R R コ ー ド力、 ら 成 っ てい る 。 ただ し 、 出力点数検出 デー タ D 0 ' は、 各 ノ ー ドでァ ク チ ユ エ一 夕 が動作 し な い よ う に A ビ ッ ト の 「 0 」 デー タ 力、 ら 成 っ てい る 。 こ こ で A は こ の シ ス テムで用 い ら れ る 全ァ ク チ ユ エ 一 夕 の数 B よ り も 多 ぃ ピ ッ ト 数に設定 さ れてい る 。
こ の初期 フ レ ー ム 信号 は、 先に説明 し た デ一 タ フ レ ー ム 信号同様、 ノ ー ド 1 0 — 1 → ノ ー ド 1 0 — 2 → ノ 一 ド 1 0 — 3 → ノ ー ド 1 0 — 4 → 1 0 — 5 へ と 順次伝 播 さ れ る こ と に よ り 初期フ レ ー ム 信号中の 出力点数検 出デー タ D O ' が該当す る ノ ー ドへ割 り 振 ら れ る と と も に、 各 ノ ー ドで得た セ ン サ群の検出 デー タ が同初期 フ レ ー ム 信号中へ取 り 込ま れ る 。 すな わ ち 、 各 ノ ー ド 1 0 - 1 , 1 0 — 2 , ·'· 1 0 — N に お い て は、 入力 さ れた初期 フ レ ー ム 信号の第 1 の ス タ ー ト コ 一 ド S T I の あ と に 当該 ノ ー ドに接続 さ れ る セ ン サ群 1 一 1 , 1 一 2 , "· 1 — N の デー タ D I を付加 し 、 第 2 の ス 夕 一 ト コ ー ド S T O の あ と に続 く 出力点数検出 デー タ D O ' 力、 ら 当該 ノ ー ドに接続 さ れ る ァ ク チ ユ エ 一 タ 群 2 — 1 , 2 — 2 , ·'· 2 _ Ν に対す る デー タ を抜 き 取 る 。
そ し て、 ノ ー ド 1 0 — 1 , 1 0 — 2 , ··' 1 0 — ( Ν — 1 ) を経て、 ノ ー ド 1 0 — Ν 力、 ら 出力 さ れ る 初期フ レ ー ム 信号は、 第 4 図に示すよ う な状態と な っ て メ イ ン コ ン ト ロ ー ラ 1 0 0 に 入力 さ れ る 。
メ イ ン コ ン ト ロ 一 ラ 1 0 0 で は入力 さ れた初期 フ レ ー ム 信号中の第 1 の ス タ ー ト コ 一 ド S T I に続 く デ一 タ D I の ビ ッ ト 数 Ε を カ ウ ン ト し 、 こ の カ ウ ン ト 結果 Ε か ら 入力点数を求め る と と も に 、 入力 さ れた初期 フ レ ー ム信号中の第 2 の ス タ ー ト コ 一 ド S T O に続 く デ 一 夕 D O の ビ ッ ト 数 C を計数 し 、 こ の計数値 C を第 3 図 に示 し た初期 フ レ ー ム送出時の 出力点数検出 デー タ D O ' の ビ ッ ト 数 A 力、 ら減算 し 、 こ の減算結果 B ( = A - C ) か ら 出力点数を求め る 。 そ し て、 メ イ ン コ ン ト ロ 一 ラ 1 0 0 では演算 さ れた 出力点数 B か ら第 2 図 に示 し た通常デー タ フ レ ー ム 信号中の ァ ク チ ユ エ 一 夕 駆動デー タ D O の長 さ を決定す る 。
すな わ ち こ の シ ス テム に お い て は、 最初 に、 予想さ れ る 出力点数 B よ り 大 き い任意の個数 A の デ一 タ を出 力すれば こ の A個の デー タ が各 ノ ー ドを経る こ と に よ つ て出力点数 B に相当す る 数だけ削除 さ れて C 個 ( - A - B ) の デー タ 力《メ イ ン コ ン ト ロ ー ラ 1 0 0 に入力 さ れ る こ と に な る 。 従 っ て、 そ の後前記値 A を被減数 と し前記カ ウ ン ト ダ ウ ン結果 C を減数 と し た減算 ( A 一 C ) を行 う こ と に よ り 出力点数 B を求め る よ う に し てい る 。
と こ ろで、 従来装置に おい て は、 上記出力点数 B を 求め る 減算処理に、 被減数に減数の 1 の補数を加え る 原理で加算を行 う 汎用 の L S I 力、 ら成 る通常の フ ルァ ダ一 回路を用 い る よ う に し てい た。 こ の フ ノレァ ダ一回 路は、 1 個で も 回路規模が大 き い も のであ る に も かか わ ら ず、 上記 シ ス テ ム に用 い ら れる 入出力点数は通常 何千 ビ ッ ト に も及ぶた め、 上記減算回路の回路数は非 常に膨大な も の と な っ てい た。
ま た、 上記 シ ス テ ム に おい ては、 メ イ ン コ ン ト 口 一 ラ 1 0 0 は第 2 図に示 し た デー タ フ レ ー ム信号を、 第 5 図 ( b ) に示すよ う に 、 所定の サ ン プ リ ン グ周期を も っ て送出 し てお り 、 各 ノ ー ドで は前回の フ レ ー ム 信 号が入力 さ れてか ら 所定時間 (以下、 断線検出時間 と い う ) 以上が経過 し た か否かを逐次判定 し 、 こ の断線 検出時間以上経過 し ¾σ ί 断線が発生 し た こ と を検 出す る よ う に し てい る 。 すな わ ち 、 第 5 図 ( a ) に示 すよ う に ノ ー ド 1 0 - 2 . 1 0 - 3 間の信号線に お い て断線が発生 し た と す る と 、 ノ ー ド 1 0 - 3 で は前回 の デ一 夕 フ レ ー ム 信号が入力 さ れてか ら上記断線検出 時間以上経過 し た と し て も 次の デー 夕 フ レ ー ム信号が 入力 さ れな い の で 、 断線の発生を検出す る こ と がで き o 一 - で 従来装置 に お い て は上記断線検出時間 は 直列制御装置の規模、 応答性に応 じ て個 々 に ア イ ツ ゾ ス ィ ッ チ等に よ つ て ド ウ エ ア 的 に設定す る よ う に し て い る o
と こ ろ で上記断線検出時間 は、 上記す る よ う に シ ス テ ム の規模ゃ応答性な ど に合わせて決め ら れ る が、 基 本的 に はデー タ フ レ ー ム 信号の上記サ ン プ リ ン グ周期 に応 じ て決定す る 必要があ る 。 すな わ ち 、 第 5 図 ( a ) の装置を例 に と る と 、 ノ ー ド数が 3 と 少な い の で、 サ ン プ リ ン グ周期 は小 さ く な り 、 こ の た め断線検出時間 も短 く 設定す る 必要力 あ る 。 こ れは、 サ ン プ リ ン グ周 期周期が小 さ い の に断線検出時間を大 き く し す ぎ る と 、 断線に起因す る 制御不能の状態が長 く 続 く こ と に な り 、 シ ス テ ム の安全性を損な う 場合があ る 力、 ら で あ る 。 逆に、 ノ 一 ドの数が多い場合 に は、 サ ン プ リ ン ダ周 期は大き く な り 、 こ れに応 じ て断線検出時間 も大き い 値に設定す る 必要があ る 。 すな わ ち 、 サ ン プ リ ン グ周 期が長い の に断線検出時間が小 さ く 設定 さ れ る と 、 単 な る 通信 ミ ス で 1 フ レ ー ム分の デー タ フ レ ー ム信号を 受信 し損ね た だけで、 断線が発生 し た も の と誤 っ て検 出 し て し ま う 場合があ る 力、 ら でめ る o
ま た、 従来装置では、 断線検出時間 は、 上記 し た よ う に ハ ー ド ウ ェア 的 に設定す る よ う に し て い る の で、 設定が面倒であ る ば力、 り か、 設定 ミ ス に よ る ト ラ ブル が発生す る お そ れ力 あ る 。
こ の発明 は こ の よ う な事情に鑑みてな さ れた も ので シ ス テ ム の規模に関係な く 常に伝送効率の良い デー タ 伝送をな し得 る 直列制御装置を提供す る こ と を 目 的 と す る 。
ま た こ の発明 は、 少な い回路数で所定の 2 進減算を 成 し得 る 装置を提供す る こ と を 目 的 と す る 。
さ ら に こ の発明 は、 フ レ ー ム信号の周期 に応 じ て断 線検出時間を最適に 自動設定で き る と と も に、 容易 に かつ ト ラ ブルが発生す る こ と な く そ の設定を行 う こ と がで き る 装置を提供す る こ と をそ の 目 的 と し てい る 。
発 明 の 開 示
第 1 の発明で は、 1 乃至複数の セ ン サ及び 1 乃至複 数の ァ ク チ ユ エ 一 夕 を接続 し た ノ ー ドを直列接続 し 、 該複数の ノ 一 ドを メ イ ン コ ン ト ロ 一 ラ を含んで閉ル一 プ状に接続す る と と も に、 前記 メ イ ン コ ン ト ロ ー ラ は 第 1 の特殊 コ 一 ド と 第 2 の特殊 コ 一 ド と 前記ァ ク チ ュ ェ — 夕 への 出力 デー タ を含むデ— タ フ レ ー ム 信号を送 出 し 、 前記各 ノ ー ドは当該 ノ ー ド に接続 さ れ る セ ン サ か ら の デー タ を前記第 1 の特殊 コ 一 ドの後に 付加 し 、 当該 ノ ー ド に接続 さ れ る ァ ク チ ユ エ一 夕 への 出力 デー 夕 を前記第 2 の特殊 コ ー ドの後力、 ら 抜 き取 る よ う に し た 直列制御装置 に おい て、 前記デー タ フ レ ー ム 信号の 送出 に先立 っ て前記第 1 の特殊 コ ー ド と 第 2 の特殊 コ 一 ド と ァ ク チ ユ エ一 夕 数検出用 の デー タ を含む初期 フ レ ー ム信号を送出す る 送出手段 と 、 前記複数の ノ ー ド を経て入力 さ れた前記初期 フ レ ー ム信号に基づ き 前記 セ ン サの全 ビ ッ ト 数お よ び前記ァ ク チ ユ エ 一 夕 の全 ビ ッ ト 数を検出す る 端末 ビ ッ ト 数検出手段 と 、 こ の端末 ビ ッ ト 数検出手段の検出値に応 じ て前記デ " タ フ レ ー ム 信号の送出間隔を可変制御す る 制御手段 と 、 を前記 メ イ ン コ ン ト ロ 一 ラ に具え る よ う にす る 。
かか る 第 1 発明の構成に よ れば、 メ イ ン コ ン ト ロ ー ラ は、 デー タ フ レ ー ム信号の送出 に先立 っ て、 第 1 の 特殊 コ ー ド、 第 2 の特殊 コ ー ド、 お よ びァ ク チ ユ エ 一 タ 数検出用 の信号を含む初期 フ レ ー ム 信号を 出力す る 。 各 ノ ー ド は こ の初期 フ レ ー ム 信号を受信す る と 、 第 1 の特殊 コ ー ド と 第 2 の特殊 コ ー ドの 間 に 当該 ノ ー ド に 接続 さ れた セ ン サ の デー タ 信号を付加す る と と も に 、 第 2 の特殊 コ 一 ド の後か ら 当該ノ ー ド に接続 さ れた ァ ク チ ユ エ 一 夕 への デ一 夕 信号を抜 き取 る 。 こ の よ う に し て全ての ノ 一 ドを通過 し た初期 フ レ ー ム信号を メ ィ ン コ ン ト ロ ー ラ は受信 し 、 第 1 の特殊 コ ー ドの後の信 号の デー タ数か ら 全セ ン サ数を検出す る 。 ま た、 第 2 の特殊 コ ー ドの後の信号の デー タ 数か ら 全ァ ク チ ユ エ 一 夕 数を検出す る 。 そ し て 、 メ イ ン コ ン ト ロ ー ラ では 、 検出 し たセ ン サ数およ びァ ク チ ユ エ 一 夕 数に応 じ て前 記デー タ フ レ ー ム信号の送出間隔を可変制御す る よ う にす る 。 すな わ ち 、 セ ン サ数お よ びァ ク チ ユ エ一 夕 数 が小 さ い場合は前記送出間隔を短 く し 、 セ ン サ数お よ びァ ク チ ユ エ一 夕 数が大 き い場合は送出間隔を長 く す る 。 こ の よ う に こ の第 1 の構成に よれば、 装置内の端 末数に応 じ てデー タ フ レ ー ム信号の送出周期を可変す る よ う に し た の で、 端末数が少な く なればな る ほ ど伝 送効率が低下す る こ と がな く な り 、 小 さ な シ ス テムで も リ ア ル タ イ ム制御が可能に な っ た。
第 2 発明では、 1 乃至複数の セ ン サ及び 1 乃至複数 の ァ ク チ ユ エ 一 夕 を接続 し た ノ ー ドを直列接続 し 、 該 複数の ノ ー ドを メ ィ ン コ ン ト ロ ー ラ を含んで閉ルー プ 状に接続す る と と も に、 前記 メ イ ン コ ン ト ロ ー ラ は第
1 の特殊コ ー ド と 第 2 の特殊 コ 一 ド と前記ァ ク チ ユ エ 一 夕 への 出力デー タ を含むデー タ フ レ ー ム信号を送出 し 、 前記各 ノ 一 ドは当該 ノ ー ドに接続 さ れる セ ン サ力、 ら のデー タ を前記第 1 の特殊コ ー ドの後に付加 し 、 当 該 ノ ー ド に接続 さ れ る ァ ク チ ユ エ一 夕 への 出力デー タ を前記第 2 の特殊 コ 一 ドの後力、 ら 抜 き 取 る よ う に し た 直列制御装置 に お い て、 前記 メ イ ン コ ン ト ロ ー ラ は 、 前記デー タ フ レ ー ム 信号の送出 に先立 っ て、 前記第 1 の特殊 コ 一 ド と 第 2 の特殊 コ 一 ド と ァ ク チ ユ エ 一 夕 数 検出用 の デー タ を含む初期 フ レ ー ム 信号を送出す る 送 出手段 と 、 前記複数の ノ ー ドを経て入力 さ れた前記初 期 フ レ ー ム信号に基づ き 前記セ ンサの 全 ビ ッ ト 数お よ び前記ァ ク チ ユ エ 一 夕 の 全 ビ ッ ト 数を検出す る 端末 ビ ッ ト 数検出手段 と 、 こ の端末 ビ ッ ト 数検出手段に よ つ て検出 さ れた ァ ク チ ユ エ 一 夕 の 全 ビ ッ ト 数 に基ず き 前 記デー タ フ レ ー ム 信号中の ァ ク チ ユ エ一 夕 への 出力デ 一 夕 の デー タ 長を決定す る 手段 と を具え る よ う にす る 。
かか る第 2 発明 に よ れば、 デー タ フ レ ー ム 信号中の 出力 デー タ の デー タ 長は初期 フ レ ー ム 信号を用 い て検 出 し た実際の ァ ク チ ユ エ一 夕 の 全 ビ ッ ト 数 に 応 じ て決 定 さ れ る の で、 伝送効率が低下す る こ と がな く な り 、 小 さ な シ ス テ ム で も リ ア ル タ イ ム制御が可能 に な っ た。
第 3 発明では、 任意の値 A を入力す る こ と に よ り こ の値 A が未知数 B ( B < A ) だ け カ ウ ン ト ダ ウ ン さ れ て そ の カ ウ ン ト ダウ ン結果 C ( = A - B ) が得 ら れ る と と も に、 そ の後前記値 A を被減数 と し 前記カ ウ ン ト ダウ ン結果 C を減数 と し た減算を行 う こ と に よ り 前記 未知数 B を求め る 装置 に お い て、 前記被減数 A の 各 ビ ッ ト を全て論理値 1 に設定す る 設定手段 と 、 前記減数 C を A と 同 じ ビ ッ ト 数 と す る と と も に減数 C の 1 の捕 数を と り こ の補数値を前記未知数 B を求め る A — じ の 減算結果 と し て 出力す る補数演算手段 と を具え る よ う ίこ す o
すな わ ち こ の第 3 発明 の構成では、 被減数 Αが未知 数 B よ り 大 き い任意の値 と し て設定 してよ い こ と に着 目 し て、 被減数 A の各 ビ ッ 卜 を全て論理値 1 に設定す る 。 こ の設定に よ り 、 A — B の減算結巣 と し て得 ら れ る 値 C を減数 と し値 A を被減数 と し た減算結果は、 減 数 C の 1 の補数 と し て得 る こ と 力《で き る 。 し たが っ て こ の第 3 発明の構成に よ れば、 特定の 2 進減算を主に 捕数を求め る こ と の みで成 し得 る こ と がで き 、 従来の フ ルァ ダー 回路を用 い た場合に比べて、 回路規模を極 端に減少す る こ と がで き る 。
第 4 発明で は、 A個の デー タ が入力 さ れる と こ の A 個の デー タ か ら B 個 ( B く A ) の デー タ を削除 し て C ( = A - B ) 個の デー タ を出力す る デー タ 削除 シ ス テ ム にお け る 前記値 B を前記出力デ一 夕 数 A お よ び入力 デー タ数 C 力、 ら求め る 装置に おい て、 前記出力 デ一 夕 数 A を各 ビ ッ ト が全て論理値 1 に な る 数に設定す る 出 力デー タ数設定手段 と 、 そ の初期状態に お け る 各 ビ ッ ト が全て論理値 1 に設定さ れ、 こ の初期値を前記入力 個数 C だけダウ ン カ ゥ ン ト し て前記値 B を求め る 前記 値 A と 同 じ ビ ッ ト 数の ダウ ン カ ウ ン 夕 と を具え る よ う にす る 。
かか る第 4 発明 の構成に よれば、 前記デー タ 削除 シ 一 —
ス テムへの 出力 デー タ 数 A を前 ビ ッ ト カ 1 に な る 数に 設定す る と 共 に 、 前記値 A と 同 じ ビ ッ ト 数に し た ダ ウ ン カ ウ ン タ で は動作開始に先立ち そ の初期値をオ ー ル 1 に初期セ ッ ト し 、 そ の後 こ の初期値 A か ら 入力 デ一 夕 数 C を直接ダ ウ ン カ ウ ン ト し て未知数 B を求め る よ う にす る 。 すな わ ち 、 ダウ ン カ ウ ン 夕 に よ っ て前記出 力 デー タ数 A か ら前記入力 デー タ 数 C を直接ダウ ン カ ゥ ン ト し て未知数 B を求め る こ と で減算器を用 いずに 上記演算をな し 得 る よ う にす る と 共に、 ダ ウ ン カ ウ ン 夕 に設定す る 初期値 A をオ ー ル 1 にす る こ と でダ ウ ン カ ウ ン タ に対す る セ ッ 卜 動作の みで初期設定を な し得 る よ う にす る 。
第 5 発明で は、 A 個の デー タ が入力 さ れ る と こ の A 個の デー タ 力、 ら B 個 ( B < A ) の デー ダを削除 し て C ( = A - B ) 個の デー タ を出力す る デー タ 削除 シ ス テ ム に お け る 前記値 B を前記出力 デー タ 数 A お よ び入力 デー タ 数 C か ら 求め る 装置 に お い て、 前記出力 デー タ 数 A を各 ビ ッ ト が全て論理値 1 に な る 数に設定す る 出 力 デー タ 数設定手段 と 、 そ の初期状態に お け る 各 ビ ッ 卜 が全て論理値 0 に設定 さ れ、 こ の初期値を前記入力 個数 C に 1 加え た数だけ ダ ウ ン 力 ン ト し て前記値 B を求め る 値 A と 同 じ ビ ッ ト 数の ダ ウ ン カ ウ ン タ と を具 え る よ う にす る 。
かか る 第 5 発明の構成に よ れば、 最初ダ ウ ン カ ウ ン タ を リ セ ッ ト す る こ と でダ ウ ン カ ウ ン タ をォ 一 ノレ 0 に 初期設定 し 、 こ の後 こ の オ ー ル 0 の初期設定値か ら入 力個数値 C に 1 を加え た数 ( C + 1 ) を ダウ ン カ ウ ン ト する こ と で未知数 B を求め る 。 すな わ ち 、 オ ー ル 0 の初期設定値か ら 1 をダ ウ ン カ ウ ン ト し た値はオ ー ル 1 に な る ので、 こ の構成に お け る ダウ ン カ ウ ン ト 値は オ ー ル 1 の 出力デー タ 数 A か ら入力個数値 C を ダウ ン カ ウ ン ト し た場合 と 同 じ に な る 。
こ の様に上記第 4 及び第 5 発明の構成に よ れば、 ダ ゥ ン カ ウ ン タ に よ っ て値 A 力、 ら 値 C を直接ダ ウ ン カ ウ ン ト し て未知数 B を求め る よ う に し てい る の で、 減算 器を用 いずに上記演算をな し得 る よ う にす る と共に、 ダ ウ ン カ ウ ン 夕 に設定す る初期値をオ ー ル 1 ま た はォ — ノレ 0 に す る よ う に し て い る ので初期値ロ ー ドの た め の構成を必要と す る こ と 無 く ダウ ン カ ウ ン 夕 に対す る セ ッ ト ま た は リ セ ッ ト 動作の みで初期設定をな し得 る よ う に な り 、 こ れに よ り 従来に比べて、 回路規模を極 端に減少す る こ と がで き る 。
第 6 発明で は、 複数の ノ ― ド と メ イ ン コ ン ト ロ ー ラ と を信号線を介 し て直列接続す る こ と に よ り 、 メ イ ン コ ン ト ロ ー ラ か ら前記複数 ノ ー ドに与え る所定の デ — タ フ レ ー ム信号を前記信号線を介 て所定の周期で一 方向伝送す る と と も に、 前記複数ノ ー ドはそれぞれ前 記デ ー タ フ レ ー ム信号が所定の断線検出時間以上受信 さ れな い場合に該 ノ 一 ドの手前で前記信号線の断線が あ っ た こ と を検出す る よ う に し た 直列制御装置に おい て、 前記デ ー タ フ レ ー ム信号の受信間隔を測定す る 測 定手段 と 、 前記測定手段の測定結果に基づ き 前記断線 検出時間を可変設定す る 断線検出時間設定手段 と を前 記 ノ ー ド に具え る よ う に し て い る 。
かか る 第 6 発明 の構成で は、 各 ノ ー ド に対 し てデ ー タ フ レ 一 ム信号力《 メ イ ン コ ン ト ロ 一 ラ カ、 ら 一定の周期 で伝送 さ れて く る 。 各 ノ ー ド は デ ー タ フ レ ー ム 信号を 前回受信 し てか ら つ ぎの フ レ ー ム 信号を受信す る ま で の受信間隔を測定す る 。 そ し て測定 し た受信間隔 に基 づ き 最適な断線検出時間を 自 動的 に可変設定す る 。
第 7 発明で は、 複数の ノ ー ド と メ イ ン コ ン ト ロ ー ラ と を信号線を介 し て直列接続す る こ と に よ り 、 メ イ ン コ ン ト ロ ー ラ カ、 ら 前記複数ノ — ドに与え る 所定の デ ー タ フ レ ー ム信号を前記信号線を介 し て所定の周期で一 方向伝送す る と と も に 、 前記複数 ノ ー ド は そ れぞれ前 記デ ー タ フ レ ー ム 信号が所定の断線検出時間以上受信 さ れな い場合に該 ノ ー ドの手前で前記信号線の断線が あ っ た こ と を検出す る よ う に し た 直列制御装置 に お い て、 前記デ ー タ フ レ ー ム信号の受信間隔を測定す る 測 定手段 と 、 前記測定手段の測定値を複数個連続 し て取 り 込み、 こ れ ら複数の測定値の う ち最多数回測定 さ れ た値、 あ る い は複数の測定値の全てが一致 し た場合に そ の値を選択す る 選択手段 と 、 前記選択手段の前回の 選択結果 と 今回の選択結果を比較 し 、 小 さ い 方を選択 す る 比較手段 と 、 こ の比較手段の比較出力 に基づ き 前 記断線検出時間を可変設定す る 断線検出時間設定手段 と を前記 ノ 一 ド に具え る よ う に し てい る。
すな わ ち 、 かか る 第 7 発明の構成に よ れば、 デ ー タ フ レ ー ム信号の抜けが集中 し て発生 し て、 あ る 時期に デ ー タ フ レ ー ム信号の本来の周期 よ り も大 き い時間が 選択 さ れる よ う な こ と があ っ て も 、 前回選択 さ れた デ 一 タ フ レ ー ム 信号の本来の周期 に応 じ て断線検出時間 が設定 さ れる 。
こ の よ う に上記第 6 及び第 7 発明の構成に よれば、 フ レ ー ム 信号の受信間隔を測定 し 、 こ の測定結果に基 づ き 断線検出時間を可変設定す る よ う に し た ので、 実 際の シ ス テ ム に応 じ た最適な断線検出時間を逐次自動 的 に得る こ と がで き る。 こ の た め従来 ド ウ エア 的 に断線検出時間を設定 し てい た場合に比較 し て設定の 繁雑さ並びに設定 ミ ス に よ る ト ラ ブルが除去 さ れる 。 したが っ て、 適用 シ ス テ ム の信頼性、 安全性が飛躍的 に向上す る 。
図 面 の 簡 単 な 説 明
第 1 図 は こ の発明の 直列制御装置の全体構成を示す ブ ロ ッ ク 図、 第 2 図 はデー タ フ レ ー ム信号の伝播態様 を示す図、 第 3 図お よ び第 4 図は初期 フ レ ー ム信号を 示す図、 第 5 図 ( a ) は こ の発明が適用 さ れる 直列制 御装置の構成の概要を示すブ ロ ッ ク 図、 第 5 図 ( b ) は フ レ ー ム信号の フ レ ー ム構造を概念的に示す図、 第 6 図は こ の発明の実施例を示すブ ロ ッ ク 図、 第 7 図は サ ン プ リ ン グ周期の説明図、 第 8 図は こ の発明の他の 実施例を示す ブ ロ ッ ク 図、 第 9 図 は反転回路の回路例 を示す図、 第 1 0 図 は こ の発明 の他の実施例を示す ブ ロ ッ ク 図、 第 1 1 図 は ダ ウ ン カ ウ ン タ の 回路例を示す 図、 第 1 2 図 は第 1 1 図の ダ ウ ン カ ウ ン タ の動作を説 明す る た めの タ イ ム チ ャ ー ト 、 第 1 3 図は ダ ウ ン カ ウ ン タ の他の 回路例を示す図、 第 1 4 図は第 1 3 図の ダ ゥ ン カ ウ ン タ の動作を説明す る た め の タ イ ム チ ヤ 一 ト 、 第 1 5 図 は本発明の他の実施例を示す ブ ロ ッ ク 図、 第 1 6 図 は第 1 5 図 に示す装置 に フ レ ー ム 信号が一定の 周期毎 に規則正 し く 入力 さ れた場合の 同 フ レ ー ム 信号 の タ イ ム チ ャ ー ト 、 第 1 7 図 は 1 回の フ レ ー ム 信号抜 けがあ っ た場合の フ レ ー ム 信号の タ イ ム チ ヤ — ト 、 第 1 8 図 は フ レ ー ム 信号抜けが集中 し て発生 し た場合の フ レ ー ム 信号の タ イ ム チ ヤ — 卜 、 第 1 9 図 は第 1 5 図 の変形例を示す プ ロ ッ ク 図であ る 。
発明を実施す る た め の最良の形態
以下、 添付図面を参照 し て こ の発明の一実施例を 詳細に説明す る 。
第 6 図 は第 1 図 に示 し た 直列制御装置 に お け る メ ィ ン コ ン ト ロ ー ラ 1 0 0 の概略的な 内部構成を示す も の であ る 。
第 6 図 に お い て、 ノ ー マ ノレ送受信回路 2 0 は各 ノ ー ド に接続 さ れた セ ン サ群 1 — 1 , 1 — 2 , ·'· 1 — N お よ びァ ク チ ユ エ 一 夕 群 2 — 1 , 2 — 2 , "· 2 — Ν の制 御等の通常の動作を実行す る も のであ る 。 すな わ ち 、 ノ ーマ ル送受信回路 2 0 は各ノ ー ドに接続 さ れた ァ ク チ ユ エー タ 群 2 — 1 , 2 — 2 , … 2 — N をそ れぞれ制 御す る デー タ D O を含む前記デー タ フ レ ー ム 信号 (第 2 図 ( a ) 参照) を発生 し 、 こ の デー タ フ レ ー ム信号 をス ィ ツ チ S W 1 の接点 B - A を介 し て各 ノ ー ド 1 0 — 1 , 1 0 - 2 , … 1 0 — N に順次送出す る 。 な お、 ノ ー マ ル送受信回路 2 0 の詳細 も こ の発明の要旨では な いので、 こ れ以上の説明 は省略す る 。
電源オ ン検出回路 3 0 は電源オ ン に よ る シ ス テ ム の 立上げを検出 し 、 該検出 に よ り 初期 フ レ ー ム生成回路 4 0 を動作 さ せ る と と も に、 ス ィ ッ チ S W 1 の接点を A — C 側に 切 り 替え る 。
初期フ レ ー ム生成回路 4 0 は、 電源オ ン検出回路 3 0 か ら検出信号が入力 さ れる と 、 第 3 図に示 し た よ う な 、 初期フ レ ー ム信号を発生 し 、 こ れを ス ィ ッ チ S W 1 の接点 A — C を介 し て送出する 。 こ の初期フ レ ー ム 信号は、 第 2 図に示 し た デー タ フ レ ー ム信号同様、 第 1 の ス タ ー ト コ ー ド S T I 、 第 2 の ス タ ー ト コ ー ド S T O 、 出力点数検出デー タ D O ' 、 ス ト ッ プ コ ー ド S P 、 C R C コ ー ド、 E R R コ ー ド力、 ら 成 っ て い る 。 た だ し 、 出力点数検出 デー タ D 0 ' は、 各ノ ー ドでァ ク チ ユ エ一 夕 が動作 し な い よ う に A ビ ッ ト の 「 0 」 デー タ カ、 ら成 っ てい る 。 こ こ で A は こ の シ ス テム で用 い ら れる 全ァ ク チ ユ エ一 夕 の数よ り も充分多い ビ ッ ト 数 に 設定 さ れて い る 。 ま た エ ラ 一 コ — ド E R R は 、 各 ノ ー ドでエ ラ ー を検出 し た場合、 そ の ノ 一 ドで所定の エ ラ ー コ 一 ドを出力 さ せ る た め に設け た も のであ り 、 メ イ ン コ ン ト ロ ー ラ 1 0 0 力、 ら は全て " 0 " レ べ ノレの エ ラ ー コ 一 ド E R R が発生 さ れ る 。
こ の初期 フ レ ー ム信号は、 先に説明 し た デ一タ フ レ ー ム信号同様、 ノ ー ド 1 0 — 1 → ノ ー 1 0 一 2 → ノ — ド 1 0 — 3 → ノ ー ド 1 0 — 4 → 1 0 一 5 へ と 順次伝 播 さ れ る こ と に よ り 初期フ レ ー ム信号中の 出力点数検 出 デー タ D O ' を該当す る ノ ー ドへ割 り 振 る と と も に 各 ノ 一 ドで得た セ ン サ群の検出 ァ 一 夕 を同初期 フ レ ー ム 信号中へ取 り 込む よ う に し てい る o すな わ ち 、 各 ノ — ド 1 0 - 1 , 1 0 — 2 , ·'· 1 0 - N に お い て は、 入 力 さ れた初期 フ レ ー ム 信号の第 1 の ス タ ー ト コ ー ド S Τ I の あ と に 当該 ノ ー ド に接続 さ れ る セ ン サ群 1 — 1 1 — 2 , '·' 1 — Ν の デー タ D I が付加 さ れ、 第 2 の ス 夕 一 ト コ一 ド S T O の あ と に続 く デ― 夕 D 0 か ら 当該 ノ ー ドに接続 さ れ る ァ ク チ ユ エ一 夕 群 2 - 1 , 2 - 2 … 2 — Ν に対す る デー タ が抜 き 取 られ る
そ し て、 ノ ー ド 1 0 — 1 , 1 0 - 2 0 - ( N — 1 ) を経て、 ノ ー ド 1 0 — Ν か ら 出力 さ れ る 初期 フ レ ー ム 信号は、 第 4 図 に示 し た よ う な状態 と な っ て メ イ ン コ ン ト ロ ー ラ 1 0 0 の入力回路 5 0 に入力 さ れ る 入力回路 5 0 は、 入力 さ れた初期フ レ ー ム 信号 に対 し て所定の復調処理を加え た後、 該信号を S W 2 に 入 力す る 。
こ こ で、 初期 フ レ ー ム信号力《メ イ ン コ ン ト ロ ー ラ 1 0 0 の受信側に入力 さ れた と き に は、 ス ィ ツ チ S W 2 は状態 ( A — C ) 側に切替 っ てお り 、 入力 さ れた初期 フ レ ー ム 信号は入力点数検出部 6 0 お よ び出力点数検 出部 7 0 へ入力 さ れる 。
入力点数検出部 6 0 は入力 さ れた初期 フ レ ー ム信号 中の第 1 の ス タ ー ト コ 一 ドに続 く デー タ D I の ビ ッ ト 数 E を カ ウ ン ト し、 こ の カ ウ ン ト 結果 E をサ ン プ リ ン グ タ イ ム生成回路 8 0 に入力す る 。 こ の カ ウ ン ト 値 E は ノ ー ド 1 0 — 1 ~ 1 0 — N に接続 さ れた 全ての セ ン サ数を表 し てい る。
出力点数検出部 6 0 は入力 さ れた初期フ レ ー ム信号 中の第 2 の ス タ ー ト コ 一 ド S T O に続 く デー タ D O の ビ ッ ト 数 C を計数 し 、 こ の計数値 C を第 3 図 に示 し た 初期 フ レ ー ム送出時の 出力点数検出 デー タ D O ' の ビ ッ ト 数 A力、 ら 減算 し 、 こ の減算結果 L O ( = A - C ) を ノ ー マ ル送受信回路 2 0 お よ びサ ン プ リ ン グ タ イ ム 生成回路 8 0 に入力す る。 こ の カ ウ ン ト 値 L O は ノ ー ド 1 0 — 1 〜 1 0 — N に接続 さ れた全ての ァ ク チ ユ エ 一 タ数を表 し てい る 。
ノ 一 マ ル送受信回路 2 0 は入力 さ れた 出力点数 L ひ か ら第 2 図 に示 し た通常デー タ フ レー ム信号中の ァ ク チ ユ エ一 夕 駆動デ一 夕 D 0 の長 さ を決定す る 。
サ ン プ リ ン グタ イ ム生成回路 8 0 では、 入力 さ れた 入力点数 E に基ず き ノ ー マ ル送受信回路 2 0 か ら 出力 さ れ る 通常デー タ フ レ ー ム 信号の送出周期 T (サ ン プ リ ン グ タ イ ム ) を決定 し (第 7 図参照) 、 該決定 し た サ ン プ リ ン グ タ イ ム T でデー タ フ レ ー ム 信号の送出が 行われ る よ う ノ ー マ ル送受信回路 2 0 で の デ一 夕 送出 を制御す る 。 すな わ ち 、 サ ン プ リ ン グタ イ ム 生成回路 8 0 に は、 入力 さ れた入力点数 E の値が小 さ く なれば な る ほ ど、 デー タ フ レ ー ム 信号 と次の デー タ フ レ ー ム 信号 と の 間の ィ ン タ ーバル時間 t を短 く す る 所定の関 係式が予め設定 さ れてお り 、 サ ン プ リ ン グ 夕 ィ ム生成 回路 8 0 は入力 さ れた入力点数 E に対応す る イ ン タ ー バル時間 t を取 り 出す。 さ ら に、 サ ン プ リ ン グ タ イ ム 生成回路 8 0 に は出力点数 L 0 も 入力 さ れてお り 、 入 力 さ れた 出力点数 L 0 か ら 送出すべ き デー タ フ レ ー ム 信号の信号長 L を決定 し 、 該信号長 L に前記求め た ィ ン タ ー パ ノレ時間 t を加え 、 t + L をサ ン プ リ ン グ周期 T と し て決定す る 。
そ し て、 サ ン プ リ ン グタ イ ム 生成回路 8 0 は、 ノ 一 マ ル送受信回路 2 0 に よ る デー タ フ レ ー ム信号の送出 の 際、 上記求めた サ ン プ リ ン グ周期 T に 同期 し た ク ロ ッ ク 信号 C s を ノ 一マ ル送受信回路 2 0 に入力す る .こ と で、 ノ ー マ ル送受信回路 2 0 力、 ら デー タ フ レ ー ム 信 号を上記求め た サ ン プ リ ン グ周期 T で送出 さ せ る よ う にす る 。 勿論、 ノ 一マ ル送受信回路 2 0 に よ る デー タ フ レ ー ム 信号の送出時に は、 ス ィ ッ チ S W 1 お よ び S W 2 の接点は、 状態 ( A — B ) 側に切 り 替わ つ てい る 。 こ の よ う に こ の第 6 図の構成に よれば、 シ ス テム 内 の セ ンサの全 ビ ッ ト 数に応 じ てデ一 夕 フ レ ー ム 信号の 送出周期を可変す る よ う に し た の で、 入出力点数の少 な い シ ス テ ム の場合 も 効率良い デー タ 伝送を成 し得 る よ う にな る と 共に、 デー タ フ レ ー ム信号長を 自動的に 決定す る こ とがで き る 。 な お、 上記第 6 図の構成は適 宜の変更を加え得 る も の であ り 、 例えば、 入出力点数 の検出の 際、 複数回の検出結果が一致 し た と き にの み、 そ の検出デー タ を正 し い デー タ と し て取 り 込む よ う に し て も よ い。 ま た、 上記第 6 図におい ては、 イ ン タ ー バル時間 t を入力点数 E に よ っ て決定す る よ う に し た が、 イ ン タ ーバル時間 t を出力点数 L 0 に よ っ て、 あ る い は入力点数 L I お よ び出力点数 L O に よ っ て決定 す る よ う に し て も よ い。
第 8 図は こ の発明 の他の構成を示す も ので、 こ の第 8 図の構成は、 例え ば第 6 図 に示 し た メ イ ン コ ン ト 口 ー ラ 1 0 0 内の 出力点数検出部 7 0 に用 い ら れ る 。 す な わち 、 第 6 図の 出力点数検出部 7 0 におい て は、 第 3 図 に示 し た初期フ レ ー ム送出時の 出力点数検出 デー タ D 0 ' の ビ ッ ト 数 A 力、 ら受信 さ れた初期フ レ ー ム信 号中の第 2 の ス タ ー ト コ一 ド S T O に続 く デ一 夕 D O の ビ ッ ト 数 C を減算す る こ と で出力点数 L O を求め る 演算を行 っ てお り 、 第 8 図の 2 進減算回路 1 4 0 は、 被減数設定回路 1 2 0 お よ び反転回路 1 3 0 か ら成 る 構成に よ っ て値 A を被減数 と し 、 値 C を減数 と し た 2 進減算を行 う も ので あ る 。
カ ウ ン ト ダ ウ ン部 1 1 0 は先の第 1 図乃至第 4 図及 び第 6 図に示 し た シ ス テ ム の 出力点数の検出 に かか る 構成の よ う に 、 或 る 値 A が入力 さ れれば こ の 値 A を値 B だ けカ ウ ン ト ダ ウ ン し て そ の カ ウ ン ト ダ ウ ン結果 C ( = A - B ) を 出力す る 機能を有す る も ので あ る 。
被減数設定回路 1 2 0 は カ ウ ン ト ダ ウ ン値 B と し て 予想 さ れ る 値よ り 大 き い値であ っ て、 かつ各 ビ ッ ト を 全て論理値 1 と し た値 A が予め設定 さ れ る も のであ り 、 こ の設定値を A を カ ウ ン ト ダウ ン部 1 1 0 に対 し 出力 す る 。 例え ば、 値 B と し て 1 3 ( 1 1 0 1 、 2 進表 記) が予想 さ れ る 場合は、 値 A と し て 1 5 ( = 1 1 1 1 、 2 進表記) 以上を設定 し 、 ま た値 B と し て 4 ( = 0 1 0 0 、 2 進表記) が予想 さ れ る 場合 も 、 値 A と し て 1 5 ( = 1 1 1 1 、 2 進表記) 以上を設定す る 。 す な わ ち 、 値 A は、 A 〉 B の関係が成立 し 、 かつ 全ての ビ ッ ト を論理値 1 と し た値に設定す る 。
し た力 つ て、 カ ウ ン ト ダ ウ ン部 1 1 0 で は、 被減数 設定回路 1 2 0 か ら 入力 さ れた全ての ビ ッ 卜 が論理値 1 であ る 値 A 力、 ら前記値 B を カ ウ ン ト ダウ ン し 、 そ の カ ウ ン ト ダ ウ ン結果 C ( = A - B ) を検出 し 、 A と 同 じ ビ ッ ト 数を 2 進減算回路 1 4 0 の反転回路 1 3 0 に 出力す る
反転回路 1 3 0 は第 9 図 に示すよ う に被減数設定回 路の 出力 と 同 じ ビ ッ ト 数の イ ンバ ー 夕 で構成 さ れてお り 、 こ れ ら イ ンバ一 夕 に よ っ てカ ウ ン ト ダウ ン部 1 1 0 力、 ら入力 さ れた カ ウ ン ト ダ ウ ン結巣 C ( = A - B ) の 全て の ビ ッ ト を論理反転す る こ と に よ り カ ウ ン ト ダ ゥ ン結果 cの 1 の補数を出力す る 。
こ の反転回路 1 3 0 の論理反転出力 は、 被減数設定 回路 1 2 0 の設定値 A を被減数 と し カ ウ ン ト ダ ウ ン部 1 1 0 の 力 ゥ ン ト ダウ ン結果 C を減数 と し た 2 進減算 を行 う 2 進減算回路 1 4 0 の減算結果 B 、 すな わ ち 力 ゥ ン ト ダ ウ ン 部 1 1 ◦ での カ ウ ン ト ダ ウ ン値 と な る 。
すな わ ち こ の場合、 被減数設定回路 1 2 0 の設定に よ り 被減数 A の全ての ビ ッ ト を論理値 1 と し てい る た め、 減数 C を論理反転す る の みで、 結果的 に A — じ の 減算結果 B を得 る こ と がで き る 。
例え ば、 4 ビ ッ 卜 の被減数 A と し て 1 5 ( = 1 1 1 1 、 2 進表記) を設定 し 、 減数 C が 2 ( 0 0 1 0、 2 進表記) であ る 場合は、 減数 2 を論理反転す る こ と に よ り 答え 1 3 ( = 1 1 0 1 、 2 進表記) が得 ら れ る 。 ま た、 減数 C 力《 3 ( 0 0 1 1、 2 進表記) であ る 場合 は、 減数 3 を論理反転す る こ と に よ り 答え 1 2 ( = 1 1 0 0 . 2 進表記) が得 ら れ る 。 な お、 こ の場合は A > C であ る た め、 答え B は常に正であ る。
第 1 0 図 は第 8 図の構成の変形例を示す も の で、 第 1 0 の デー 夕 削除 シ ス テム 2 2 0 は先の第 1 図乃至第 4 図及び第 6 図 に示 し た シ ス テム の複数の ノ ー ド 1 0 一 1 〜 1 0 — N に よ る 構成の特に ァ ク チ ユ エ 一 夕 デー 夕 D O を削除す る 構成に対応 し 、 ま た デー タ 入出力部
2 3 0 お よ び削除個数検出回路 2 4 0 か ら な る 構成 は メ イ ン コ ン ト ロ 一 ラ 1 0 0 内の一部の 回路 に対応す る 。
し た力 つ て、 デー タ 削除 シ ス テム 2 2 0 で は、 A 個 の デー タ が入力 さ れ る と こ の A 個の デー タ 力、 ら B 個
( B < A ) の デー タ を削除 し て C ( = A - B ) 個の デ 一 夕 を 出力す る 。 ま た、 メ イ ン コ ン ト ロ ー ラ 1 0 0 側 の デー タ 入出力部 2 3 0 で は主 に デー タ の入出力制御 を行な い、 削除個数検出回路 2 4 0 で は デー タ 削除 シ ス テ ム 2 2 0 で の削除個数 B を検出す る 。
出力 デー タ 数初期設定回路 2 5 0 はデー タ 削除 シ ス テ ム 2 2 0 に 出力す る 第 3 図 に示 し た初期フ レ ー ム 信 号の 出力点数検出 デー タ D O ' の デー タ 長 A を設定す る も ので、 こ の場合は デー タ 削除 シ ス テム 2 2 0 での 削除個数 B と し て予想 さ れ る 値よ り 大 き い値であ つ て、 かつ各 ビ ッ ト を全て論理値 1 と し た値 A が予 め設定 さ れ、 こ の設定値 A がデー タ 出力装置 4 0 に 出力 さ れ る 。 例え ば、 値 B と し て 1 3 ( = 1 1 0 1 、 2 進表記) が 予想 さ れ る 場合は、 値 A と し て 1 5 ( = 1 1 1 1 、 2 進表記) 、 ま た は 3 1 ( = 1 1 1 1 1 、 2 進表記) ま た は 6 3 ( = 1 1 1 1 1 1 、 2 進表記) を設定す る 。 すな わ ち 、 値 A は、 A > B の関係が成立 し 、 かつ各 ビ ッ ト を全て論理値 1 と し た値 に設定す る 。
デー タ 出力装置 2 6 0 で は 、 入力 さ れた設定値 A に 相当す る 個数の 出力点数検出 デー タ D O ' を含む前記 初期フ レ ー ム 信号を形成 し 、 こ れをデー タ 削除 シ ス テ ム 2 2 0 に 出力す る 。 デー タ 削除 シ ス テ ム 2 2 0 で は、 前述 し た よ う に、 入力 さ れた A個の デ一 タ カ、 ら B 個
( B < A ) の デー タ を削除 し 、 余 っ た C ( = A - B ) 個の デー タ D O が含ま れ る 第 4 図に示 し た よ う な フ レ ー ム信号をデー タ 入力装置 2 7 0 に入力す る 。
デー タ 入力装置 2 7 0 では、 入力 さ れた フ レ ー ム 信 号中の余 っ た デー タ D O の デー タ 長 C ( = A - B ) に 基ず き ダ ウ ン カ ウ ン タ 2 8 0 を動作制御す る 。 そ の詳 細 につ い て は、 後述す る 。
ダウ ン カ ウ ン タ 2 8 0 は出力デー タ 数設定回路 2 5 0 に設定 さ れた 出力点数検出デー タ D O ' の デー タ 長 A か ら前記入カ フ レ ー ム信号中の余 っ た デー タ D O の デー タ 長 C を ダ ウ ン カ ウ ン ト す る ダ ウ ン カ ウ ン ト 動作 を行 う こ と に よ っ てデー タ 削除 シ ス テム での削除個数 B を求め る も の であ り 、 デー タ 入力装置 2 7 0 の動作 制御に し たが っ て前記削除個数 B を検出す る 。 第 1 1 図 にそ の 内部構成を示す。
第 1 1 図の ダ ウ ン カ ウ ン 夕 2 8 0 は n + 1 ピ ッ ト 出 力 X0〜 Xnを有 し 、 ダ ウ ン カ ウ ン ト 論理部 8 5 と n + 1 個の フ リ ッ プフ ロ ッ プ 9 一 0 〜 9 — n で構成 さ れてい る 。 こ の ダ ウ ン カ ウ ン タ 2 8 0 の ビ ッ ト 数 n + 1 は前 記値 A の ビ ッ ト 数 と 同 じであ る 。
ダ ウ ン カ ウ ン ト 論理部 8 5 は、 各出力 ビ ッ ト X0〜 Xn 毎に各所要の ダウ ン カ ウ ン ト 論理を と る 論理回路を有 し 、 こ れ ら 各論理回路に は フ リ ッ プフ ロ ッ プ 9 一 0 ~ 9 — n の各出力力《 フ ィ ― ドバ ッ ク さ れてお り 、 こ の ダ ゥ ン カ ウ ン ト 論理部 8 5 は ク ロ ッ ク イ ネ 一 ブル信号 CK B が H に な っ た時に次の ダ ウ ン カ ウ ン 卜 値を選択 し 、 L の と き は現在の ダ ウ ン カ ウ ン ト 値を選択す る。 ダ ウ ン カ ウ ン ト 論理部 8 5 の各出力 は フ リ ッ プ フ ロ ッ プ 9 — 0 〜 9 — n に入力 さ れてい る 。 フ リ ッ プフ ロ ッ プ 9 — 0 〜 9 — n は セ ッ ト 信号 SET に よ っ て初期セ ッ 卜 さ れ る と と も に、 そ の後 ク ロ ッ ク 信号 CKの周期 に 同期 し て ダ ウ ン カ ウ ン ト 論理部 8 5 の各出力 を ラ ッ チ し てい く こ と で初期セ ッ ト 値を ク ロ ッ ク 信号 CKの周期 に同期 し て順次ダウ ン カ ウ ン ト し て い く 。 すな わ ち 、 ク ロ ッ ク 信号 CKの周期 は計数す る デー タ 1 個分 に対応 し てお り 、 ま た ダ ウ ン カ ウ ン 卜 さ れ る 期間 は前記 ク ロ ッ ク ィ ネ ー ブル信号 CKE に よ っ て決定 さ れよ う に な つ てお り 、 こ の た め ダ ウ ン カ ウ ン タ 2 8 0 では初期セ ヅ ト 値を ク 口 ッ ク イ ネ ー ブル信号 CKE が H に な っ てい る 期間中 に お け る ク 口 ッ ク 信号 C Kの個数だけ ダウ ン カ ウ ン 卜 す る 。
かか る 構成 に お い て、 デー タ 削除 シ ス テム 2 2 0 で の デー タ 削除個数 B を求め る 際 は、 次の よ う に動作 さ れ る 。
①デー タ 削除個数 B を求め る に先立ち 、 デー タ 入力 装置 2 7 0 か ら 初期セ ッ ト 信号 SET がダ ウ ン カ ウ ン タ 2 8 0 に入力 さ れ、 こ れに よ り フ リ ッ プフ ロ ッ プ 9 — 0 〜 9 — n の 各出力 は全て論理値 1 に初期セ ッ 卜 さ れ る o
②そ の 後、 出力 デ ー タ 数設定回路 2 5 0 に よ っ て各 ピ ッ ト カ《 1 に設定 さ れた A個 の 出力点数検出 デー タ D 0 1 を含む初期 フ レ ー ム 信号がデー タ 出力装置 2 6 0 か ら 出力 さ れ、 デー タ 削除 シ ス テ ム 2 2 0 で デー タ 力 B 個削除 さ れて そ の余 り の C 個 の デー タ D O を含む初 期 フ レ ー ム 信号が デー タ 入力装置 2 7 0 に入力 さ れ る と 、 デー タ 入力装置 2 7 0 で は第 1 2 図 ( a ) 、 ( b ) に示すよ う に第 2 の ス タ ー ト コ 一 ド S T O を検出 し 、 こ の検出時点を ス ト ッ プ コ 一 ド S P の長 さ 分遅 ら せて ク ロ ッ ク ィ ネ ー ブル信号 CKE を H に立ち 上げ る と と も に 、 ス ト ッ プ コ ー ド S P の検出 に よ っ て L に立 ち 下げ る 。 す な わ ち 、 ク ロ ッ ク ィ ネ ー ブル信号 CKE は 、 デ一 夕 削除 シ ス テ ム 2 2 0 か ら 入力 さ れた初期フ レ ー ム 信 号中 の 余 り デー タ D O ( C 個) が存在す る 期間 と 同 じ 時間 H に な っ て い る (第 1 2 図 ( b ) ) 。
③ し た力《 つ て、 ダ ウ ン カ ウ ン ダ 2 8 0 の ダ ウ ン カ ウ ン ト 論理部 8 5 は上記 ク ロ ッ ク イ ネ 一 プル信号 CKE が H に な っ て い る 期間中の み次の ダ ウ ン カ ウ ン ト 値を選 択す る 。 一方、 ダ ウ ン カ ウ ン タ 2 8 0 の フ リ ッ プ フ ロ ッ プ 9 一 0 〜 9 一 n に は、 ク ロ ッ ク 信号 CKが入力 さ れ て お り (第 1 2 図 ( c ) ) 、 こ の結果、 ダ ウ ン カ ウ ン 夕 2 8 0 で は、 初期セ ッ ト 値 A (オ ー ル 1 ) を ク ロ ッ ク イ ネ ー ブル信号 CKE が H に な っ て い る 期間 中 に お け る ク ΠΪ ッ ク 信号 C Kの個数 C だ け ダ ウ ン カ ウ ン 卜 す る こ と に な り 、 こ れに よ り A — C の減算処理が行われ、 デ 一 夕 削除 シ ス テ ム での削除個数 B が求め ら れ る
すな わ ち こ の場合、 ダ ウ ン 力 ゥ ン タ 2 8 0 に よ っ て 出力 デー 夕 数 A 力、 ら 入力 デー タ 数 c を直接ダ ウ ン カ ウ ン 卜 し て未知数 B を求め る こ と で従来に お け る 减算 を削除す る よ う にす る と 共に、 ダ ウ ン カ ウ ン タ に設定 す る 初期値 A をオ ー ル 1 にす る こ と でダ ウ ン 力 ゥ ン タ
2 8 0 に対す る 初期値 ロ ー ドの た めの 回路構成を必要 と す る こ と な く ダ ウ ン カ ウ ン 夕 2 8 0 に対す る セ ,ソ 卜 動作の みで初期設定を な し得 る よ う に し て い る o
第 1 3 図 は第 1 1 図の変形例を示す も ので、 こ の場 合ダウ ン カ ウ ン タ 2 8 0 の初期値セ ッ ト 動作をセ ッ ト 信号 S E T に よ っ てで は な く 、 リ セ ッ ト 信号 R S T に よ つ て行 う よ う に し てい る 。 し たが つ て、 ダ ウ ン 力 ゥ ン 夕 2 8 0 の初期値は各 ビ ッ 卜 X 0 - X π力 全て論理値 0 に初 期 リ セ ッ 卜 さ れ る 。
ま た、 デー タ 入力装置 2 7 0 に お い て は、 ク ロ ッ ク イ ネ ー ブル信号 C K E を (デー タ 削除 シ ス テム 2 2 〇 カヽ ら 入力 さ れた初期フ レ ー ム 信号中の余 り デー タ D 0 ( C 個) が存在す る の と 同 じ 時間) + ( ク ロ ッ ク 信号 の 1 周期 に対応す る 期間) だけ H に立ち上げ る よ う に し てお り 、 こ れに よ り ダ ウ ン カ ウ ン ト 論理部 8 5 は
( C + 1 ) 個分デー タ に対応す る 期間の 間ダ ゥ ン カ ウ ン ト 動作を行な う 。 な お、 こ の実施例の場合 も 出力 デー タ 数設定回路 2 5 ひ は、 各 ビ ッ ト カ 1 に設定 さ れた A個の 出力点数検 出デー タ D O ' を含む初期 フ レ ー ム信号が送出 さ れ る よ う に デー タ が設定 さ れてい る 。
すな わ ち こ の場合、 ダ ウ ン カ ウ ン タ 2 8 ◦ は前 ビ ッ ト カ 0 の初期値力、 ら ク 口 ッ ク イ ネ ー ブル信号 C K E が H に な っ てい る 期間中 に おけ る ク 口 ッ ク 信号 C Kの個数
( C + 1 ) だけ ダウ ン カ ウ ン ト を行な う こ と に な り 、 こ れに よ り 锆果的に A — C の減算処理が行われ、 デー 夕 削除 シ ス テ ム での削除個数 B が求め ら れ る こ と に な る 。 なぜな ら ば、 オ ー ル 0 の初期設定値か ら 1 をダウ ン カ ウ ン ト し た値はオ ー ル 1 に な る の で、 ォ ー ノレ 0 の 初期設定値か ら ( C + 1 ) だけ ダウ ン カ ウ ン ト を行な う こ と は、 ォ ー ノレ 1 の 出力 デ一 夕数 A か ら 値 C を ダウ ン カ ウ ン ト し た場合 と 同 じ に な る 力、 ら であ る 。
な お、 上記第 8 図ま た は第 1 0 図に示 し た構成は、 第 1 図乃至第 4 図 に示 し た シ ス テ ム に限 ら ず、 任意の 個数 A の デー タ を入力す る と こ の デー タ が未知数 B
( B < A ) だけ削除 さ れて C ( A - B ) 個の デー タ が 出力 さ れ る 他の任意の シ ス テ ム に適用す る よ う に し て も よ い 。
第 1 5 図 は こ の本発明の他の構成を示す も の で、 こ の第 1 5 図 は第 1 図 に示 し た シ ス テ ム に お け る 各 ノ ー ド 1 0 — 1 〜 1 0 — N の断線検出時間設定装置 3 4 0 に相当す る 部分の構成をブ ロ ッ ク 図で示 し た も のであ o
同第 1 5 図 に示す断線検出時間設定装置 3 4 0 は、 前段の ノ 一 ド も し く は メ イ ン コ ン ト ロ ー ラ 1 0 0 力、 ら 伝送 さ れ る デー タ フ レ ー ム信号を入力 し て、 こ の入力 信号の先頭を示す同期 コ ー ド (例え ば、 第 2 図に お け る ス タ ー ト コ ー ド S T I ) を検出 し、 該検出時点 に お い てデ一 夕 1 ビ ッ ト 長に対応す る 時間だ け論理 " 1 " に立ち上が る 同期 コ ー ド検出信号 A を 出力す る 同期 コ — ド検出回路 3 4 1 と 、 こ の 同期 コ ー ド検出 回路 3 4 1 か ら 出力 さ れ る 上記同期 コ ー ド検出信号 A を デ一 夕 1 ビ ッ ト に対応す る 時間だけ遅延 し た ク リ ア 信号 B を 出力す る 遅延回路 3 4 2 と 、 ク ロ ッ ク 信号のパ ル ス数 を カ ウ ン 卜 す る と と も に上記 ク リ ア 信号 B が入力 さ れ る 毎に カ ウ ン ト 値カ《 ク リ ア さ れ る サ ン プル タ イ ム検出 用 カ ウ ン タ 3 4 3 と 、 上記同期 コ ー ド検出信号 A が入 力 さ れた 際 に上記サ ン プル タ イ ム検出用 カ ウ ン タ 3 4 3 の カ ウ ン ト 値を順次ラ ッ チ し て、 前回の デー タ フ レ — ム信号を受信 し てか ら つ ぎの デー タ フ レ ー ム信号を 受信す る ま で の時間を 5 回連続 し て測定す る 5 個の ラ ツ チ 回路 3 4 4 〜 3 4 8 と 、 ラ ッ チ 回路 3 4 4 〜 3 4 8 で 5 回連続 し て測定 さ れた時間に基づき フ レ ー ム 信 号の サ ン プル タ イ ム ( ノ 一 ド側力、 ら み た デー タ フ レ ー ム信号の周期を意味 し 、 本来 は メ イ ン コ ン ト ロ ー ラ 1 0 か ら 出力 さ れ る フ レ ー ム信号の伝送周期 と 一致す る ) を判定す る 判定回路 3 4 9 と 、 こ の判定回路 3 4 9 で 判定 し た サ ン プルタ イ ム を ラ ツ チす る サ ン プルタ イ ム ラ ッ チ 回路 3 5 0 と 、 こ の サ ン プル タ イ ム ラ ッ チ回路 3 5 0 でラ ツ チ さ れたサ ン プル タ イ ム に基づ き 当該 ノ 一 ド と前段 ノ 一 ド と の間の信号線の断線を検出す る た めの断線検出時間を設定す る 断線検出時間設定回路 3 5 1 と 、 上記 ク ロ ッ ク 信号のパル ス数を カ ウ ン ト す る と と も に 、 上記同期 コ ー ド検出信号 Aが入力 さ れ る毎 に カ ウ ン ト 値を ク リ ア して、 前回の デー タ フ レ ー ム信 号を受信 し てか ら つ ぎの デー タ フ レ ー ム信号を受信す る ま での時間を測定す る 断線検出用 カ ウ ン 夕 3 5 2 と 、 上記断線検出時間設定回路 3 5 1 で設定さ れた断線検 出時間 と 上記断線検出用 カ ウ ン 夕 3 5 2 で測定 さ れた 時間を逐次比較 し、 測定時間が設定 さ れた断線検出時 間以上に な っ た場合に ノ ー ドの手前の信号線で断線が 発生 し た こ と を示す断線検出信号を出力する 比較回路 3 5 3 と 力、 ら構成 さ れてい る 。
かか る 構成において、 第 1 6 図に示すよ う に所定の 伝送周期 T s 毎に規則正 し く デー タ フ レ ー ム信号 F L が同期 コ ー ド検出回路 3 4 1 に入力 さ れた場合を想定 す る 。 こ の場合同期 コ ー ド検出回路 3 4 1 で は、 デー タ フ レ 一 ム信号 F L 中の例え ばス タ ー ト コ 一 ド S T I を時刻 t 1 、 こ の時刻 t 1 か ら上記周期 T s 経過後の 時刻 t 3 , こ の時刻 t 3 か ら 上記周期 T s 経過後の時 刻 t 5 に お い てそれぞれ検出 し 、 各時刻に おい てデー タ 1 ビ ッ ト に対応す る 時間だけ論理 1 に立ち上がる 断 線 コ ー ド検出信号 A を 出力す る 。 一方、 遅延回路 3 4 2 で は、 前記断線 コ — ド検出信号 A を デー タ 1 ビ ッ ト に対応す る 時間だ け遅延 さ せ る こ と で、 上記時刻 t 1 t 3 お よ び t 5 力、 ら デー タ 1 ビ ッ 卜 に対応す る 時間だ け経過 し た各時刻 t 2 、 t 4 お よ び t 3 に お い て、 デ 一 夕 1 ビ ッ ト に対応す る 時間だけ論理 1 に立 ち上が る ク リ ア信号 B を 出力す る 。 し 力、 し て、 ラ ッ チ 回路 3 4 4 〜 3 4 8 に は ク リ ア 信号 B に よ っ て ク リ ア さ れ る 直 前の サ ン プル タ イ ム 検出用 カ ウ ン タ 3 4 3 の カ ウ ン ト 値、 つ ま り 時間 T s 、 T s 、 T s …力《各時刻 t 1 、 t 3 、 t 5 … に お い て そ れぞれ ラ ッ チ さ れ る 。 判定回路 3 4 9 に は ラ ッ チ 回路 3 4 4 〜 3 4 8 で ラ ッ チ さ れた 5 回分の測定時間が入力 さ れ、 判定回路 3 4 9 は こ れ ら の入力測定時間に基づ き ノ ー ドの サ ン プル タ イ ム を 判定す る 処理が実行 さ れ る 。 こ の処理は た と え ば以下 の よ う な態様で行 う こ と が考え ら れ る 。
( 1 ) 5 回分の測定時間の 内最多数回測定 さ れた時 間をサ ン プル タ イ ム と し て決定す る 。
( 2 ) 5 回分の測定時間がすべて同一 と な っ た場合 の み 、 そ の測定時間をサ ン プル タ イ ム と し て 決定す る 。
すな わ ち 、 第 1 6 図の場合 に は ( 1 ) の手法に よ れ ば最多数回 ( 5 回) 測定 さ れた時間 T s がサ ン プル タ ィ ム と し て決定 さ れ、 ( 2 ) の手法 に よ っ て も こ の場 合は 5 回の測定時間がすべて同一 ( T s ) と な る の で 、 測定時間 T s がサ ン プルタ イ ム と し て決定 さ れ る 。 し た力 つ て、 サ ン プノレ タ イ ム ラ ッ チ回路 3 5 0 で は 測定時間 T s を ラ ツ チ し 、 断線検出時間設定回路 3 5 1 では ラ ッ チ 出力 T s に所定の定数 η (例え ば 4 ) を 乗算す る 処理を実行 し 、 こ の乗算値 4 T s を断線検出 時間 と し て設定す る 。
し た力《つ て、 断線検出用 カ ウ ン タ 3 5 2 力、 ら 4 T s よ り も 小 さ い測定時間が出力 (前回の フ レ ー ム 信号 F L が入力 さ れて力、 ら つ ぎの フ レ ー ム信号 F L が入力 さ れ る ま での時間力《 4 T よ り も 小さ い場合) さ れて い る 間 は、 比較回路 3 5 3 で は断線検出信号が出力 さ れな い。 が、 やがて断線検出用 カ ウ ン タ 3 5 2 力、 ら 4 T s 以上の測定時間が出力 さ れた場合に は、 断線があ っ た も の と し て断線検出信号が比較回路 3 5 3 か ら 出力 さ れ る 。 し 力、 し て、 図示 し てい な い後段の 回路で は こ の 断線検出信号の入力 に応 じ て、 断線があ っ た こ と を示 す断線信号をつ ぎの ノ ― ドに 出力す る な どの処理を行 う 。 が、 こ れにつ い て は本願の趣旨 と は直接関係な い ので詳細な説明 は省略す る 。
と こ ろ で、 通信エ ラ ー な どに起因 し て第 1 7 図 に示 すよ う に フ レ — ム信号 F L 1 〜 F L 6 の う ち フ レ ー ム 信号 F L 2 、 F L 4 間 に おいて フ レ ー ム信号 F L 3 の 抜けが発生 し 、 5 つ の フ レ ー ム 信号間の う ち 1 つ の信 号間を本来の周期 T s と し て時間測定で き な い こ と が あ る 。 すな わち 、 こ の場合 5 つ の ラ ッ チ回路の う ち の 4 つ の ラ ッ チ 回路 3 4 4 、 3 4 5 、 3 4 7 お よ び 3 4 8 に お い て は周期 T s を測定す る こ と 力 で き る が、 ラ ツ チ 回路 3 4 6 では フ レ ー ム 信号抜け の た め周期 T s と は異な る 時間 T s ' (周期 T s の 2 倍) を測定す る こ と に な る 。
し 力、 し 、 こ う し た フ レ ー ム 信号抜けが発生 し た と し て も判定回路 3 4 9 に おい て上記 ( 1 ) の処理が実行 さ れ る こ と に よ り カ ウ ン ト 値 T s ' が除去 さ れて、 多 数回 ( 4 回) の測定時間 と し て周期 T s がサ ン プル 夕 ィ ム と し て決定 さ れ る 。
以下同様に し て断線検出時間設定回路 3 5 1 に お い て断線検出時間 4 T s が設定 さ れ、 前回の フ レ ー ム 信 号が入力 さ れてか ら 4 T s 以上経過 し た と し て も 次の フ レ ー ム 信号が入力 さ れな い場合に の み比較回路 3 5 3 か ら 断線検出信号が出力 さ れ る こ と に な る 。
と こ ろ でま た、 第 1 8 図 に示す よ う に フ レ ー ム 信号 抜けが集中 し て発生す る こ と があ る 。 すな わ ち本来は フ レ ー ム信号 F L 1 ~ F L 1 1 が周期 T s ご と に受信 さ れ る べ き で あ る に も かかわ ら ず、 通信エ ラ ー 等 に起 因 し て、 こ の う ち フ レ ー ム信号 F L 3、 F L 5、 F L 6、 F L 8 お よ び F L 1 0 の抜け力《発生 し て、 フ レ ー ム 信号間の ほ と ん どを周期 T s と し て時間測定で き な い場合であ る 。 こ の場合、 ラ ッ チ 回路 3 4 4 〜 3 4 8 で は、 1 つ の ラ ツ チ回路 3 4 4 に お い て周期 T s を測 定す る こ と 力 で き る も の の、 他の 3 つ の ラ ッ チ 回路 3 4 5、 3 4 7 お よ び 3 4 8 で は周期 T s と は異な る 時 T s ' (周期 T s の 2 倍の時間 ) が、 ま た ラ ッ チ回 路 3 4 6 で は時間 T s ' ' (周期 T s の 3 倍の時間) が測定さ れ る こ と に な る 。 し たが つ て、 判定回路 3 4 9 におい て上記 ( 1 ) の処理が実行 さ れる と 、 周期 T s ではな く て多数回 ( 3 回) の測定時間 T s ' がサ ン プル タ イ ム と し て決定さ れ る こ と に 7よ る 。
こ の た め こ の場合は、 断線検出時間設定回路 3 5 1 に おい て非常に大 き な断線検出時間 4 T s ( 8 T s ) が設定さ れ る こ と に な る 。 し たが つ て比較回路 3 5 3 では本来の断線検出時間 4 T s の倍の断線検出時間 4 T s ' 以上経過 し て始めて断線検出信号が出力 さ れ る こ と にな る 。 こ れは直列制御装置が適用 さ れる シ ス テ ム に よ っ て は安全性を損な う 重大な問題に な る 。
そ こ で こ う し た事態を防止す る ため に判定回路 3 4 9 と サ ン プノレ タ イ ム ラ ツ チ回路 3 5 0 と の 間に第 1 9 図に示す態様で比較回路 3 5 4 を配設す る よ う にす る 。
こ の比較回路 3 5 4 は、 判定回路 3 4 9 で今回判定 さ れた時間がサ ン プル夕 ィ ム ラ ッ チ回路 3 5 0 で前回 ラ ッ チ さ れた時間以下か否かを判定 し 、 判定回路 3 4 9 で今回判定 さ れた時間がサ ン プル タ イ ム ラ ツ チ 回 g各 3 5 0 で前回ラ ッ チ さ れた時間以下の場合の みサ ン プ ル タ イ ム ラ ツ チ回路 3 5 0 の 内容を判定回路 3 4 9 で 判定 さ れた時間 に更新す る よ う に動作す る 。 逆に い え ば、 判定回路 3 4 9 で今回判定 さ れた時間がサ ン プル タ イ ム ラ ツ チ 回路 3 5 0 で前回ラ ツ チ さ れた時間よ り も大 き い場合は、 サ ン プノレ タ イ ム ラ ッ チ 回路 3 5 0 の 内容 は更新 さ れ る こ と な く 、 前回 ラ ッ チ さ れた時間の ま ま と な る 。 し た 力《 つ て、 い ま サ ン プノレ タ イ ム ラ ッ チ 回路 3 5 0 で前回ラ ツ チ さ れた時間が周期 T s であ り 、 つ ぎに第 1 8 図に示すよ う に抜け フ レ ー ム 信号が多 く な り 、 判定回路 3 4 9 の 出力が時間 T s ' と な っ た と し て も 、 T s ' > T s であ る 力、 ら比較回路 3 5 4 は判 定回路 3 4 9 の 出力でサ ン プル タ イ ム ラ ツ チ 回路 3 5 0 の 内容を更新 さ せな い よ う に動作 し 、 サ ン プル タ イ ム ラ ツ チ 回路 3 5 0 の 内容 T s が維持 さ れ る 。 こ の た め、 断線検出時間設定回路 3 5 1 では依然 と し て正 し い断線検出時間 4 T s が設定 さ れ る こ と に な り 、 シ ス テ ム の安全性が保証 さ れ る こ と に な る 。
以上説明 し た よ う に実施例 に よ れば、 フ レ ー ム 信号 を前回受信 し てか ら つ ぎに受信す る ま での時間を 5 回 連続 し て測定 し 、 こ れ ら 5 回の時間測定結果に基づ き 断線検出時間を可変設定す る よ う に し た の で、 実際の シ ス テ ム に応 じ た最適な断線検出時間を逐次 自動的に 得 る こ と がで き る 。 こ の た め従来 ド ウ エ ア 的 に断 線検出時間を設定 し て い た場合に比較 し て設定の繁雑 さ 並びに設定 ミ ス に よ る ト ラ ブルが除去 さ れ る 。 ま た、 あ る 時期に フ レ ー ム 信号の抜 けが集中 し て、 フ レ ー ム 信号の本来の周期 よ り も大 き い時間が 5 回の時間測定 結果力、 ら 得 ら れ る よ う な こ と があ っ た と し て も 、 前回 得 ら れた正 し い周期 に応 じ て断線検出時間が可変設定 さ れ る 。
な お、 実施例では、 フ レ ー ム信号を前回受信 し て力、 ら つ ぎに受信す る ま での時間を 5 回連続 し て測定 し て、 こ れに基づ き 断線検出時間を設定す る よ う に し てい る が、 こ れに 限定 さ れる こ と な く 、 4 回以下ま た は 6 回 以上の測定結果に基づ き 設定す る よ う な実施 も 当然可 能であ る 。 ま た断線時間設定装置 と し ては第 1 5 図、 第 1 9 図の構成の も の に限定 さ れ る も の でな く 、 同等 の機能を達成す る こ と がで き る の で あ ればそ の構成は 任意であ る 。
産業上の利用可能性
こ の発明 は、 プ レ ス 、 工作機械、 建設機械、 船舶、 航空機等の各種機械の集中管理 シ ス テ ム お よ び無人搬 送装置、 無人倉庫等の集中管理 シ ス テ ム に採用 し て好 適であ る 。

Claims

請 求 の 範 囲
1 . 1 乃至複数の セ ン サ及び 1 乃至複数の ァ ク チ ュ エ ー 夕 を接続 し た ノ ー ドを直列接続 し 、 該複数の ノ ー ドを メ イ ン コ ン ト ロ ー ラ を含んで閉ルー プ状 に接続す る と と も に、 前記 メ イ ン コ ン ト ロ ー ラ は第 1 の特殊 コ ― ド と 第 2 の特殊 コ ー ド と 前記ァ ク チ ユ エ一 夕 へ の 出 力デー タ を含むデー タ フ レ ー ム 信号を送出 し 、 前記各 ノ ー ド は当該 ノ 一 ド に接続 さ れ る セ ン サ 力、 ら の デー タ を前記第 1 の特殊 コ ー ドの後 に付加 し 、 当該 ノ ー ド に 接続 さ れ る ァ ク チ ユ エ 一 夕 への 出力 デー タ を前記第 2 の特殊 コ ー ド の後か ら抜き 取 る よ う に し た 直列制御装 置 に おい て、
前記 メ イ ン コ ン ト ロ ー ラ は 、
前記デー タ フ レ ー ム信号の送出 に先立 っ て、 前記第 1 の特殊 コ ー ド と 第 2 の特殊 コ ー ド と ァ ク チ ユ エ 一 夕 数検出用 の デー タ を含む初期 フ レ ー ム 信号を送出す る 送出手段 と 、
前記複数の ノ 一 ドを経て入力 さ れた前記初期フ レ 一 ム信号に基づ き 前記セ ン サ の全 ビ ッ ト 数お よ び前記ァ ク チ ユ エ 一 夕 の 全 ビ ッ ト 数を検出す る 端末 ビ ッ ト 数検 出手段 と 、
こ の端末 ビ ッ ト 数検出手段の検出値に応 じ て前記デ 一 タ フ レ ー ム 信号の送出間隔を可変制御す る 制御手段 を具え る こ と を特徴 と す る 直列制御装置。
2 . 1 乃至複数の セ ン サ及び 1 乃至複数の ァ ク チ ュ エー タ を接続 し た ノ ー ドを直列接続 し 、 該複数の ノ ー ドを メ イ ン コ ン ト ロ 一 ラ を含んで閉ルー プ状に接続す る と と も に 、 前記 メ イ ン コ ン ト ロ ー ラ は第 1 の特殊 コ 一 ド と 第 2 の特殊 コ 一 ド と前記ァ ク チ ユ エ一 夕 への 出 力 デー タ を含むデー タ フ レ ー ム 信号を送出 し 、 前記各 ノ ー ドは当該 ノ ー ド に接続 さ れ る セ ン サ力、 ら の デー タ を前記第 1 の特殊 コ ー ド の後 に付加 し 、 当該 ノ ー ド に 接続 さ れ る ァ ク チ ユ エ一 夕 への 出力デー タ を前記第 2 の特殊 コ ー ドの後力、 ら抜 き 取 る よ う に し た 直列制御装 置 に お い て、
前記 メ イ ン コ ン ト ロ ー ラ は、
前記デー タ フ レ ー ム信号の送出 に先立 っ て、 前記第 1 の特殊 コ ー ド と第 2 の特殊 コ 一 ド と ァ ク チ ユ エ一 夕 数検出用 の デー タ を含む初期 フ レ ー ム信号を送出する 送出手段 と 、
前記複数の ノ ー ドを経て入力 さ れた前記初期フ レ ー ム 信号に基づ き前記セ ン サ の全 ビ ッ ト 数お よ び前記ァ ク チ ユ エ 一 夕 の全 ビ ッ ト 数を検出す る 端末 ビ ッ 卜 数検 出手段 と 、
こ の端末 ビ ッ ト 数検出手段に よ っ て検出 さ れた ァ ク チ ユ エ一 夕 の全 ビ ッ ト 数に基ず き前記デー タ フ レ ー ム 信号中の ァ ク チ ユ エ 一 夕 への 出力 デー タ の デ一 夕 長を 決定す る 手段 と 、
を具え る こ と を特徵 と す る 直列制御装置。
3 . 任意の値 A を入力す る こ と に よ り こ の値 A が未 知数 B ( B < A ) だ け カ ウ ン ト ダ ウ ン さ れて そ の カ ウ ン ト ダ ウ ン結果 C ( = A — B ) が得 ら れ る と と も に 、 そ の後前記値 A を被減数 と し前記 カ ウ ン 卜 ダ ウ ン結果 C を減数 と し た減算を行 う こ と に よ り 前記未知数 B を 求め る 2 進減算装置 に おい て、
前記被減数 A の各 ビ ッ ト を全て論理値 1 に設定す る 設定手段 と
前記減数 C を値 A と 同 じ ビ ッ ト 数 と す る と と も に 、 前記減数 C の 1 の補数を と り 、 こ の補数値を前記未知 数 B を求め る A — C の減算結果 と し て出力す る 補数演 算手段 と 、
を具え る こ と を特徴 と す る 2 進減算装置。
4 . A 個の デー タ が入力 さ れ る と こ の. A 個 の デ ー タ 力、 ら B 個 ( B < A ) の デー タ を削除 し て C ·( = A - B ) 個の デー タ を 出力す る デー タ 削除 シ ス テム に お け る 前 記値 B を前記出力 デー タ 数 A お よ び入力 デー タ 数 C か ら求 め る 削除個数検出装置 に お い て、
前記出力デー タ 数 A を各 ビ ッ 卜 が全て論理値 1 に な る 数 に設定す る 出力 デー タ 数設定手段 と 、
そ の初期状態に お け る 各 ビ ッ 卜 が全て論理値 1 に設 定 さ れ、 こ の初期値を前記入力個数 C だけ ダ ウ ン カ ウ ン ト し て前記値 B を求め る 前記 A と 同 じ ビ ッ ト 数の ダ ゥ ン カ ウ ン 夕 と 、
を具え る こ と を特徵 と す る 削除個数検出装置。
5 . A 個の デ一 夕 が入力 さ れる と こ の A個の デ一 タ か ら B 個 ( B く A ) の デー タ を削除 し て C ( = A - B ) 個の デー タ を出力す る デー タ 削除 シ ス テ ム に お け る 前 記値 B を前記出力 デー タ 数 A お よ び入力 デー タ 数 じ か ら求め る 削除個数検出装置に おい て、
前記出力 デー タ 数 A を各 ビ ッ ト が全て論理値 1 に な る 数に設定す る 出力 デー タ 数設定手段 と 、
そ の初期状態にお け る 各 ビ ッ 卜 が全て論理値 0 に設 定 さ れ、 こ の初期値を前記入力個数 C に 1 加えた数だ けダウ ン カ ウ ン ト し て前記値 B を求め る 前記 A と 同 じ ビ ッ ト 数の ダ ウ ン カ ウ ン 夕 と 、
を具え る こ と を特徴とす る削除個数検出装置。
6 . 複数の ノ ー ド と メ イ ン コ ン ト ロ ー ラ と を信号線 を介 し て直列接続す る こ と に よ り 、 メ イ ン コ ン ト 口 — ラ カ、 ら前記複数 ノ 一 ドに与え る所定の デー タ フ レ ー ム 信号を前記信号線を介 し て所定の周期で一方向伝送す る と と も に、 前記複数ノ ー ド はそ れぞれ前記デ ー タ フ レ ― ム信号が所定の断線検出時間以上受信 さ れな い場 合に該 ノ ー ドの手前で前記信号線の断線があ っ た こ と を検出す る よ う に し た直列制御装置に おい て、
前記デ — タ フ レ ー ム信号の受信間隔を測定す る 測定 手段 と 、
前記測定手段の測定結果に基づ き 前記断線検出時間 を可変設定す る 断線検出時間設定手段 と
を前記 ノ ー ドに具え る よ う に し た直列制御装置。
7 . 複数の ノ ー ド と メ イ ン コ ン ト ロ ー ラ と を信号線 を介 し て直列接続す る こ と に よ り 、 メ イ ン コ ン ト ロ ー ラ か ら前記複数 ノ ー ドに与え る 所定の デ ー タ フ レ ー ム 信号を前記信号線を介 し て所定の周期で一方向伝送す る と と も に、 前記複数 ノ ー ド は そ れぞれ前記デ ー タ フ レ ー ム信号が所定の断線検出時間以上受信 さ れな い場 合 に該 ノ ー ドの手前で前記信号線の断線があ っ た こ と を検出す る よ う に し た直列制御装置 に おい て、
前記デ ー タ フ レ ー ム信号の受信間隔を測定す る 測定 手段 と 、
前記測定手段の測定値を複数個連続 し て取 り 込み、 こ れ ら複数の測定値の う ち最多数回測定 さ れた値、 あ る い は、 複数の測定値のすべてが一致 し た場合に そ の 値を選択す る 選択手段 と 、
前記選択手段の前回の選択結果 と 今回の選択結果を 比較 し 、 小 さ い方を選択す る 比較手段 と 、
こ の比較手段の比較出力 に基づ き 前記断線検出時間 を可変設定す る 断線検出時間設定手段 と
を前記 ノ ー ド に具え る よ う に し た 直列制御装置。
PCT/JP1990/001707 1989-12-26 1990-12-26 Serial controller WO1991010306A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP91901533A EP0507947B1 (en) 1989-12-26 1990-12-26 Serial controller
KR1019920701477A KR960013967B1 (ko) 1989-12-26 1990-12-26 직렬제어장치
US07/861,862 US5461617A (en) 1989-12-26 1990-12-26 Serial controller
DE69030816T DE69030816T2 (de) 1989-12-26 1990-12-26 Serielle steuereinheit
US08/751,796 US5784308A (en) 1989-12-26 1996-11-18 Binary subtraction device

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP1336888A JPH0785561B2 (ja) 1989-12-26 1989-12-26 直列制御装置
JP1/336888 1989-12-26
JP1/343482 1989-12-27
JP1343482A JPH088582B2 (ja) 1989-12-27 1989-12-27 直列制御装置における断線検出時間設定装置
JP2/19933 1990-01-30
JP2019933A JPH07120270B2 (ja) 1990-01-30 1990-01-30 2進減算装置
JP11374390U JPH0753346Y2 (ja) 1990-10-30 1990-10-30 削除個数検出装置
JP2/113743U 1990-10-30

Publications (1)

Publication Number Publication Date
WO1991010306A1 true WO1991010306A1 (en) 1991-07-11

Family

ID=27457284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/001707 WO1991010306A1 (en) 1989-12-26 1990-12-26 Serial controller

Country Status (5)

Country Link
US (3) US5461617A (ja)
EP (2) EP0726665A2 (ja)
KR (1) KR960013967B1 (ja)
DE (1) DE69030816T2 (ja)
WO (1) WO1991010306A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044085A (en) * 1995-06-05 2000-03-28 Thomson Consumer Electronics Method for arbitrating for access to a control channel in a data bus system
US5862411A (en) * 1996-06-10 1999-01-19 Allen Bradley Company, Inc. System using a variable timer to optimally adjust issuing a start data collection signal at near the beginning of data transmission signal
JP2000354080A (ja) * 1999-04-09 2000-12-19 Komatsu Ltd 電子装置間の通信制御方法およびこれを用いた建設機械、建設機械の電子回路
IT1318137B1 (it) 2000-07-07 2003-07-23 Cit Alcatel Metodo ed apparato per controllare e supervisionare dispositivielettronici.
EP1323267A2 (en) * 2000-09-27 2003-07-02 HRL Laboratories, LLC Method and apparatus for providing directed communications through a networked array of nodes
US20050114818A1 (en) * 2003-11-21 2005-05-26 Lsi Logic Corporation Chip design command processor
US8984500B2 (en) * 2004-06-14 2015-03-17 Hewlett-Packard Development Company, L.P. Programming a computing node connected to a sensor and an actuator
WO2006106537A1 (en) 2005-04-06 2006-10-12 Power-One Italy S.P.A. Method for transmission of information between nodes of a network and network using said method
US8995448B2 (en) 2005-04-06 2015-03-31 Power One Italy S.P.A. Method for transmission of information between nodes of a network and network using said method
US8004870B2 (en) * 2009-12-24 2011-08-23 Winbond Electronics Corp. Memory chips and judgment circuits thereof
KR101618537B1 (ko) * 2012-08-01 2016-05-18 미쓰비시덴키 가부시키가이샤 통신 장치, 통신 시스템 및 동기 제어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575380B2 (ja) * 1977-07-26 1982-01-30
JPS6225532A (ja) * 1985-07-26 1987-02-03 Mitsubishi Electric Corp ル−プデ−タリンクシステムのル−プ遅延時間測定方法
JPH01291548A (ja) * 1988-05-18 1989-11-24 Komatsu Ltd 直列制御装置
JPH01293044A (ja) * 1988-05-20 1989-11-27 Komatsu Ltd 直列制御装置
JPH01296835A (ja) * 1988-05-25 1989-11-30 Komatsu Ltd 直列制御装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1234055B (de) * 1964-11-05 1967-02-09 Ibm Deutschland Anordnung zur Addition oder Subtraktion
US3532866A (en) * 1966-11-30 1970-10-06 Nasa Ripple add and ripple subtract binary counters
BE757022A (fr) * 1969-10-14 1971-04-05 Cit Alcatel Dispositif electronique calculateur
US3675000A (en) * 1970-08-06 1972-07-04 Sperry Rand Corp Apparatus for arithmetic operations by alerting the corresponding digits of the operands
FR2445672A1 (fr) * 1978-12-28 1980-07-25 Materiel Telephonique Procede et dispositif de recueil d'informations collectives sur un bus serie
JPS608667B2 (ja) * 1980-10-09 1985-03-05 株式会社明電舎 ル−プ式デ−タハイウエイシステム
US4527270A (en) * 1983-05-04 1985-07-02 Allen-Bradley Company Communications network with stations that detect and automatically bypass faults
US4593154A (en) * 1983-07-08 1986-06-03 Nissan Motor Company, Limited Loop-type data transmission/reception network
DE3424866C2 (de) * 1984-07-06 1986-04-30 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren und Anordnung zur Übertragung von Daten, insbesondere in einem Flugzeug
JPH0758967B2 (ja) * 1986-02-10 1995-06-21 株式会社トキメック 流体制御弁の通信制御システム
US5163056A (en) * 1987-10-01 1992-11-10 Kabushiki Kaisha Komatsu Seisakusho Apparatus for carrying out serial control
KR900701112A (ko) * 1988-02-29 1990-08-17 기따다 데쯔야 직렬제어장치 및 그 제어방법
DE68926677T2 (de) * 1988-02-29 1996-11-14 Komatsu Mfg Co Ltd Datenaufnahmeschaltung für serielle kontrolleinheit
JPH088579B2 (ja) * 1988-05-17 1996-01-29 株式会社小松製作所 直列制御装置
JP2659797B2 (ja) * 1989-04-19 1997-09-30 株式会社東芝 Lanにおける故障箇所検出装置
JPH03230639A (ja) * 1990-02-05 1991-10-14 Mitsubishi Electric Corp データ通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575380B2 (ja) * 1977-07-26 1982-01-30
JPS6225532A (ja) * 1985-07-26 1987-02-03 Mitsubishi Electric Corp ル−プデ−タリンクシステムのル−プ遅延時間測定方法
JPH01291548A (ja) * 1988-05-18 1989-11-24 Komatsu Ltd 直列制御装置
JPH01293044A (ja) * 1988-05-20 1989-11-27 Komatsu Ltd 直列制御装置
JPH01296835A (ja) * 1988-05-25 1989-11-30 Komatsu Ltd 直列制御装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0507947A4 *

Also Published As

Publication number Publication date
US5784308A (en) 1998-07-21
EP0507947B1 (en) 1997-05-28
US5461617A (en) 1995-10-24
DE69030816D1 (de) 1997-07-03
KR960013967B1 (ko) 1996-10-10
US5587995A (en) 1996-12-24
EP0726665A2 (en) 1996-08-14
EP0507947A4 (en) 1993-06-30
EP0507947A1 (en) 1992-10-14
KR920704479A (ko) 1992-12-19
DE69030816T2 (de) 1997-12-18

Similar Documents

Publication Publication Date Title
US6476643B2 (en) Asynchronous circuit for detecting and correcting soft error and implementation method thereof
WO1991010306A1 (en) Serial controller
US4737971A (en) Synchronization detection circuit
HU176660B (en) Apparatus for transmitting signals from a processor unit of a computer system on a bus system to one or more processnr units
WO1989011191A1 (en) Device for detecting the position of broken line in a series controller
WO1991010301A1 (en) Error display device of data transmission system
JP2002507086A (ja) 複数個のノードのためのデータバス
US7802150B2 (en) Ensuring maximum reaction times in complex or distributed safe and/or nonsafe systems
US3166737A (en) Asynchronous data processor
WO1991010302A1 (en) Data input control device for serial controller
JPH0753346Y2 (ja) 削除個数検出装置
JPH0785560B2 (ja) 直列制御装置の端末数検出装置
KR102352129B1 (ko) 이상 신호 방지 장치
JPH0785559B2 (ja) 直列制御装置の端末数検出装置
JPS59140730A (ja) 屋内配線信号重畳搬送装置
JP2868871B2 (ja) 警報回路
JPH07254909A (ja) パケット転送装置
JPH07120270B2 (ja) 2進減算装置
JP2561120B2 (ja) 警報監視制御装置
JPH03196735A (ja) 直列制御装置
SU1764065A1 (ru) Устройство дл суммировани @ -разр дных последовательно поступающих чисел
SU1465386A1 (ru) Устройство дл управлени загрузкой конвейера
JPH04199998A (ja) データ伝送装置
JP2840654B2 (ja) 光fifoメモリ
JPH01293044A (ja) 直列制御装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1991901533

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1991901533

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1991901533

Country of ref document: EP