JPH0753346Y2 - 削除個数検出装置 - Google Patents
削除個数検出装置Info
- Publication number
- JPH0753346Y2 JPH0753346Y2 JP11374390U JP11374390U JPH0753346Y2 JP H0753346 Y2 JPH0753346 Y2 JP H0753346Y2 JP 11374390 U JP11374390 U JP 11374390U JP 11374390 U JP11374390 U JP 11374390U JP H0753346 Y2 JPH0753346 Y2 JP H0753346Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- value
- pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control By Computers (AREA)
- Selective Calling Equipment (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は、Ａ個のデータが入力されるとこのＡ個のデ
ータからＢ個（Ｂ＜Ａ）のデータを削除してＣ（＝Ａ−
Ｂ）個のデータを出力するデータ削除システムにおける
前記値Ｂを前記出力データ数Ａおよび入力データ数Ｃか
ら求める削除個数検出装置に関する。
ータからＢ個（Ｂ＜Ａ）のデータを削除してＣ（＝Ａ−
Ｂ）個のデータを出力するデータ削除システムにおける
前記値Ｂを前記出力データ数Ａおよび入力データ数Ｃか
ら求める削除個数検出装置に関する。
［従来の技術及び考案が解決しようとする課題］ プレス、工作機械、建設機械、船舶、航空機、無人搬送
装置、無人倉庫等を集中管理するシステムとして、第６
図に示すようなシステムが提案されている。このシステ
ムにおいて、メインコントローラ100は装置各部を統轄
管理するものであり、センサ群１−1,1−2,…１−Ｎは
装置の各部に配設され、装置各部の状態を検出するもの
であり、さらにアクチュエータ群２−1,2−2,…２−Ｎ
は装置の各部を駆動するものである。この構成におい
て、センサ群１−１〜１−Ｎおよびアクチュエータ群２
−１〜２−Ｎはノード10−１〜10−Ｎにそれぞれ接続さ
れており、各ノード10−１〜10−Ｎはメインコントロー
ラ100を含んでループ状に直列接続されている。
装置、無人倉庫等を集中管理するシステムとして、第６
図に示すようなシステムが提案されている。このシステ
ムにおいて、メインコントローラ100は装置各部を統轄
管理するものであり、センサ群１−1,1−2,…１−Ｎは
装置の各部に配設され、装置各部の状態を検出するもの
であり、さらにアクチュエータ群２−1,2−2,…２−Ｎ
は装置の各部を駆動するものである。この構成におい
て、センサ群１−１〜１−Ｎおよびアクチュエータ群２
−１〜２−Ｎはノード10−１〜10−Ｎにそれぞれ接続さ
れており、各ノード10−１〜10−Ｎはメインコントロー
ラ100を含んでループ状に直列接続されている。
このシステムにおいて、センサ群１−1,1−2,……１−
Ｎの各センサから出力された装置各部の状態を示す信号
は各ノード10−1,10−2,…10−Ｎを介してメインコント
ローラ100に送出され、メインコントローラ100において
収集処理され、またアクチュエータ群２−1,2−2,…２
−Ｎの各アクチュエータに対する信号はメインコントロ
ーラ100において生成され、各ノード10−1,10−2,…10
−Ｎを介して各アクチュエータ群２−1,2−2,…２−Ｎ
に送出され、これにより各アクチュエータ群２−1,2−
2,…２−Ｎの各アクチュエータが駆動される。
Ｎの各センサから出力された装置各部の状態を示す信号
は各ノード10−1,10−2,…10−Ｎを介してメインコント
ローラ100に送出され、メインコントローラ100において
収集処理され、またアクチュエータ群２−1,2−2,…２
−Ｎの各アクチュエータに対する信号はメインコントロ
ーラ100において生成され、各ノード10−1,10−2,…10
−Ｎを介して各アクチュエータ群２−1,2−2,…２−Ｎ
に送出され、これにより各アクチュエータ群２−1,2−
2,…２−Ｎの各アクチュエータが駆動される。
第７図は、ノードの数Ｎを５とした場合の当該システム
で用いられるデータ信号のフレーム構成を示すもので、
このデータフレーム信号はメインコントローラ100から
送出され、ノード10−１、10−2,……10−Ｎを経由した
後、メインコントローラ100に戻される。なお、同第７
図（ａ）はメインコントローラ100から出力された直後
のデータフレーム信号を、同図（ｂ）、（ｃ）、
（ｄ）、（ｅ）はノード10−１、10−２、10−３、10−
４から出力されるデータフレーム信号を、同図（ｆ）は
ノード10−５から出力される信号（Ｎ＝５の場合はメイ
ンコントローラ100へ帰還入力される信号）をそれぞれ
示している。
で用いられるデータ信号のフレーム構成を示すもので、
このデータフレーム信号はメインコントローラ100から
送出され、ノード10−１、10−2,……10−Ｎを経由した
後、メインコントローラ100に戻される。なお、同第７
図（ａ）はメインコントローラ100から出力された直後
のデータフレーム信号を、同図（ｂ）、（ｃ）、
（ｄ）、（ｅ）はノード10−１、10−２、10−３、10−
４から出力されるデータフレーム信号を、同図（ｆ）は
ノード10−５から出力される信号（Ｎ＝５の場合はメイ
ンコントローラ100へ帰還入力される信号）をそれぞれ
示している。
第７図の各信号の内容を以下のとおりである。
STI;第１のスタートコード DI ;センサデータ STO;第２のスタートコード DO ;アクチュエータ駆動データ SP ;ストップコード CRC;CRCチェックコード ERR;エラーコード 第６図に示した各ノード10−１〜10−Ｎでは、第７図
（ｂ）〜（ｆ）に示すように、スタートコードSTIとス
タートコードSTOの間に当該ノードに接続されたセンサ
１の検出データDIを付加するとともに、スタートコード
STOの後から当該ノードに接続されたアクチュエータ２
への出力データ数DOを抜き取るよう動作する。したがっ
て、このシステムでは、メインコントローラ100からノ
ード10−１に対して第７図（ａ）に示すようなアクチュ
エータ制御データDOを含むデータフレーム信号を送出す
れば、このデータフレーム信号がノード10−１→ノード
10−２→ノード10−３→ノード10−４→10−５へと順次
伝播されることにより上記データフレーム信号中のアク
チュエータ制御データDOが該当するノードへ割り振られ
るとともに、各ノードで得たセンサ群の検出データが同
データフレーム信号中へ取り込まれる。この結果、上記
データフレーム信号がメインコントローラ100へ帰還さ
れたときには、第７図（ｆ）に示すように、アクチュエ
ータ制御データDOは全てなくなり、センサ群の検出デー
タのみが同フレーム信号中に含まれることになる。
（ｂ）〜（ｆ）に示すように、スタートコードSTIとス
タートコードSTOの間に当該ノードに接続されたセンサ
１の検出データDIを付加するとともに、スタートコード
STOの後から当該ノードに接続されたアクチュエータ２
への出力データ数DOを抜き取るよう動作する。したがっ
て、このシステムでは、メインコントローラ100からノ
ード10−１に対して第７図（ａ）に示すようなアクチュ
エータ制御データDOを含むデータフレーム信号を送出す
れば、このデータフレーム信号がノード10−１→ノード
10−２→ノード10−３→ノード10−４→10−５へと順次
伝播されることにより上記データフレーム信号中のアク
チュエータ制御データDOが該当するノードへ割り振られ
るとともに、各ノードで得たセンサ群の検出データが同
データフレーム信号中へ取り込まれる。この結果、上記
データフレーム信号がメインコントローラ100へ帰還さ
れたときには、第７図（ｆ）に示すように、アクチュエ
ータ制御データDOは全てなくなり、センサ群の検出デー
タのみが同フレーム信号中に含まれることになる。
かかるシステムにおいて、メインコントローラ100は電
源オン時などのシステム立上げ時には、第８図に示すよ
うな初期フレーム信号を発生し、これを送出することで
入力点数（センサ群１−１〜１−Ｎの全ビット数）およ
び出力点数（アクチュエータ群２−１〜２−Ｎの全ビッ
ト数）を検出するようにしている。この初期フレーム信
号は、第７図に示したデータフレーム信号同様、第１の
スタートコードSTI、第２のスタートコードSTO、出力点
数検出データDO′、ストップコードSP、CRCコード、ERR
コードから成っている。ただし、出力点数検出データD
O′は、各ノードでアクチュエータが動作しないように
Ａビットの「０」データから成っている。ここでＡはこ
のシステムで用いられる全アクチュエータの数Ｂよりも
多いビット数に設定されている。
源オン時などのシステム立上げ時には、第８図に示すよ
うな初期フレーム信号を発生し、これを送出することで
入力点数（センサ群１−１〜１−Ｎの全ビット数）およ
び出力点数（アクチュエータ群２−１〜２−Ｎの全ビッ
ト数）を検出するようにしている。この初期フレーム信
号は、第７図に示したデータフレーム信号同様、第１の
スタートコードSTI、第２のスタートコードSTO、出力点
数検出データDO′、ストップコードSP、CRCコード、ERR
コードから成っている。ただし、出力点数検出データD
O′は、各ノードでアクチュエータが動作しないように
Ａビットの「０」データから成っている。ここでＡはこ
のシステムで用いられる全アクチュエータの数Ｂよりも
多いビット数に設定されている。
この初期フレーム信号は、先に説明したデータフレーム
信号同様、ノード10−１→ノード10−２→ノード10−３
→ノード10−４→10−５へと順次伝播されることにより
初期フレーム信号中の出力点数検出データのDO′が該当
するノードへ割り振られるとともに、各ノードで得たセ
ンサ群の検出データが同初期フレーム信号中へ取り込ま
れる。すなわち、各ノード10−1,10−2,…10−Ｎにおい
ては、入力された初期フレーム信号の第１のスタートコ
ードSTIのあとに当該ノードに接続されるセンサ群１−
1,1−2,…１−ＮのデータDIを付加し、第２のスタート
コードSTOのあとに続く出力点数検出データDO′から当
該ノードに接続されるアクチュエータ群２−1,2−2,…
２−Ｎに対するデータを抜き取る。
信号同様、ノード10−１→ノード10−２→ノード10−３
→ノード10−４→10−５へと順次伝播されることにより
初期フレーム信号中の出力点数検出データのDO′が該当
するノードへ割り振られるとともに、各ノードで得たセ
ンサ群の検出データが同初期フレーム信号中へ取り込ま
れる。すなわち、各ノード10−1,10−2,…10−Ｎにおい
ては、入力された初期フレーム信号の第１のスタートコ
ードSTIのあとに当該ノードに接続されるセンサ群１−
1,1−2,…１−ＮのデータDIを付加し、第２のスタート
コードSTOのあとに続く出力点数検出データDO′から当
該ノードに接続されるアクチュエータ群２−1,2−2,…
２−Ｎに対するデータを抜き取る。
そして、ノード10−1,10−2,…10−（Ｎ−１）を経て、
ノード10−Ｎから出力される初期フレーム信号は、第９
図に示すような状態となってメインコントローラ100に
入力される。
ノード10−Ｎから出力される初期フレーム信号は、第９
図に示すような状態となってメインコントローラ100に
入力される。
メインコントローラ100では入力された初期フレーム信
号中の第１のスタートコードSTIに続くデータDIのビッ
ト数Ｅをカウントし、このカウント結果Ｅから入力点数
を求めるとともに、入力された初期フレーム信号中の第
２のスタートコードSTOに続くデータDOのビット数Ｃを
計数し、この計数値Ｃを第５図に示した初期フレーム送
出時の出力点数検出データDO′のビット数Ａから減算
し、この減算結果Ｂ（＝Ａ−Ｃ）から出力点数を求め
る。そして、メインコントローラ100では演算された出
力点数Ｂから第７図に示した通常データフレーム信号中
のアクチュエータ駆動データDOの長さを決定する。
号中の第１のスタートコードSTIに続くデータDIのビッ
ト数Ｅをカウントし、このカウント結果Ｅから入力点数
を求めるとともに、入力された初期フレーム信号中の第
２のスタートコードSTOに続くデータDOのビット数Ｃを
計数し、この計数値Ｃを第５図に示した初期フレーム送
出時の出力点数検出データDO′のビット数Ａから減算
し、この減算結果Ｂ（＝Ａ−Ｃ）から出力点数を求め
る。そして、メインコントローラ100では演算された出
力点数Ｂから第７図に示した通常データフレーム信号中
のアクチュエータ駆動データDOの長さを決定する。
すなわちこのシステムにおいては、最初に、予想される
出力点数Ｂより大きい任意の個数Ａのデータを出力すれ
ばこのＡ個のデータが各ノードを経ることによって出力
点数Ｂに相当する数だけ削除されてＣ個（＝Ａ−Ｂ）の
データがメインコントローラ100に入力されることにな
る。従って、メインコントローラ100では、まず入力さ
れたデータの個数Ｃをカウントし、このカウント結果Ｃ
を出力点数検出データDO′の個数Ａから減算（Ａ−Ｃ）
することにより出力点数Ｂを求めるようにしている。
出力点数Ｂより大きい任意の個数Ａのデータを出力すれ
ばこのＡ個のデータが各ノードを経ることによって出力
点数Ｂに相当する数だけ削除されてＣ個（＝Ａ−Ｂ）の
データがメインコントローラ100に入力されることにな
る。従って、メインコントローラ100では、まず入力さ
れたデータの個数Ｃをカウントし、このカウント結果Ｃ
を出力点数検出データDO′の個数Ａから減算（Ａ−Ｃ）
することにより出力点数Ｂを求めるようにしている。
しかしながら、かかる従来装置においては、出力点数Ｂ
を求める構成として、入力データの個数Ｃをアップカウ
ントするアップカウンタと、上記減算（Ａ−Ｃ）を実行
する減算器との２つの演算器を用いるようにしているの
で、入出力点数の増加（通常この種のシステムに用いら
れる入出力点数は何千ビットにも及ぶ）に伴って回路規
模が非常に膨大なものになる欠点がある。
を求める構成として、入力データの個数Ｃをアップカウ
ントするアップカウンタと、上記減算（Ａ−Ｃ）を実行
する減算器との２つの演算器を用いるようにしているの
で、入出力点数の増加（通常この種のシステムに用いら
れる入出力点数は何千ビットにも及ぶ）に伴って回路規
模が非常に膨大なものになる欠点がある。
この考案はこのような事情に鑑みてなされたものであ
り、少ない回路数で所要の演算処理を成し得る削除個数
検出装置を提供することを目的とする。
り、少ない回路数で所要の演算処理を成し得る削除個数
検出装置を提供することを目的とする。
［課題を解決するための手段および作用］ この考案は、Ａ個のデータが入力されるとこのＡ個のデ
ータからＢ個（Ｂ＜Ａ）のデータを削除してＣ（＝Ａ−
Ｂ）個のデータを出力するデータ削除システムにおける
前記値Ｂを前記出力データ数Ａおよび入力データ数Ｃか
ら求める削除個数検出装置において、前記出力データ数
Ａを各ビットが全て論理値１になる数に設定する出力デ
ータ数設定手段と、その出力データ数を数えるのに最低
限必要なビット数と同じビット数からなり、初期状態に
おける各ビットが全て論理値１に設定され、この初期値
を前記入力個数Ｃだけダウンカウントして前記値Ｂを求
めるダウンカウンタとを具えることを特徴とする。
ータからＢ個（Ｂ＜Ａ）のデータを削除してＣ（＝Ａ−
Ｂ）個のデータを出力するデータ削除システムにおける
前記値Ｂを前記出力データ数Ａおよび入力データ数Ｃか
ら求める削除個数検出装置において、前記出力データ数
Ａを各ビットが全て論理値１になる数に設定する出力デ
ータ数設定手段と、その出力データ数を数えるのに最低
限必要なビット数と同じビット数からなり、初期状態に
おける各ビットが全て論理値１に設定され、この初期値
を前記入力個数Ｃだけダウンカウントして前記値Ｂを求
めるダウンカウンタとを具えることを特徴とする。
かかる本考案の構成によれば、前記データ削除システム
への出力データ数Ａを前ビットが１になる数に設定する
と共に、ダウンカウンタでは動作開始に先立ちその初期
値をオール１に初期セットし、その後この初期値Ａから
入力データ数Ｃを直接ダウンカウントして未知数Ｂを求
めるようにする。すなわち、ダウンカウンタによって前
記出力データ数Ａから前記入力データ数Ｃを直接ダウン
カウントして未知数Ｂを求めることで従来における減算
器を削除すると共に、ダウンカウンタに設定する初期値
Ａをオール１にすることでダウンカウンタに対するセッ
ト動作のみで初期設定をなし得るようにする。
への出力データ数Ａを前ビットが１になる数に設定する
と共に、ダウンカウンタでは動作開始に先立ちその初期
値をオール１に初期セットし、その後この初期値Ａから
入力データ数Ｃを直接ダウンカウントして未知数Ｂを求
めるようにする。すなわち、ダウンカウンタによって前
記出力データ数Ａから前記入力データ数Ｃを直接ダウン
カウントして未知数Ｂを求めることで従来における減算
器を削除すると共に、ダウンカウンタに設定する初期値
Ａをオール１にすることでダウンカウンタに対するセッ
ト動作のみで初期設定をなし得るようにする。
またこの考案では、Ａ個のデータが入力されるとこのＡ
個のデータからＢ個（Ｂ＜Ａ）のデータを削除してＣ
（＝Ａ−Ｂ）個のデータを出力するデータ削除システム
における前記値Ｂを前記出力データ数Ａおよび入力デー
タ数Ｃから求める削除個数検出装置において、前記出力
データ数Ａを各ビットが全て論理値１になる数に設定す
る出力データ数設定手段と、その出力データ数を数える
のに最低限必要なビット数と同じビット数からなり、初
期状態における各ビットが全て論理値０に設定され、こ
の初期値を前記入力個数Ｃに１加えた数だけダウンカウ
ントして前記値Ｂを求めるダウンカウンタとを具えるこ
とを特徴とする。
個のデータからＢ個（Ｂ＜Ａ）のデータを削除してＣ
（＝Ａ−Ｂ）個のデータを出力するデータ削除システム
における前記値Ｂを前記出力データ数Ａおよび入力デー
タ数Ｃから求める削除個数検出装置において、前記出力
データ数Ａを各ビットが全て論理値１になる数に設定す
る出力データ数設定手段と、その出力データ数を数える
のに最低限必要なビット数と同じビット数からなり、初
期状態における各ビットが全て論理値０に設定され、こ
の初期値を前記入力個数Ｃに１加えた数だけダウンカウ
ントして前記値Ｂを求めるダウンカウンタとを具えるこ
とを特徴とする。
かかる構成によれば、最初ダウンカウンタをリセットす
ることでダウンカウンタをオール０に初期設定し、この
後このオール０の初期設定値から入力個数値Ｃに１を加
えた数（Ｃ＋１）をダウンカウントすることで未知数Ｂ
を求める。すなわち、オール０の初期設定値から１をダ
ウンカウントした値はオール１になるので、この構成に
おけるダウンカウント値はオール１の出力データ数Ａか
ら入力個数値Ｃをダウンカウントした場合と同じにな
る。
ることでダウンカウンタをオール０に初期設定し、この
後このオール０の初期設定値から入力個数値Ｃに１を加
えた数（Ｃ＋１）をダウンカウントすることで未知数Ｂ
を求める。すなわち、オール０の初期設定値から１をダ
ウンカウントした値はオール１になるので、この構成に
おけるダウンカウント値はオール１の出力データ数Ａか
ら入力個数値Ｃをダウンカウントした場合と同じにな
る。
［実施例］ 以下この考案を添付図面に示す実施例にしたがって説明
する。
する。
第１図はこの考案の実施例を示すもので、データ削除シ
ステム20は先の第６図乃至第９図に示したシステムの複
数のノード10−１〜10−Ｎによる構成の特にアクチュエ
ータDOを削除する構成に対応し、またデータ入出力部30
および削除個数検出回路40からなる構成は先の第６図乃
至第９図に示したシステムのメインコントローラ100内
の一部の回路に対応する。したがって、データ削除シス
テム20では、Ａ個のデータが入力されるとこのＡ個のデ
ータからＢ個（Ｂ＜Ａ）のデータを削除してＣ（＝Ａ−
Ｂ）個のデータを出力する。また、メインコントローラ
100側のデータ入出力部30では主にデータの入出力制御
を行ない、削除個数検出回路40ではデータ削除システム
20での削除個数Ｂを検出する。
ステム20は先の第６図乃至第９図に示したシステムの複
数のノード10−１〜10−Ｎによる構成の特にアクチュエ
ータDOを削除する構成に対応し、またデータ入出力部30
および削除個数検出回路40からなる構成は先の第６図乃
至第９図に示したシステムのメインコントローラ100内
の一部の回路に対応する。したがって、データ削除シス
テム20では、Ａ個のデータが入力されるとこのＡ個のデ
ータからＢ個（Ｂ＜Ａ）のデータを削除してＣ（＝Ａ−
Ｂ）個のデータを出力する。また、メインコントローラ
100側のデータ入出力部30では主にデータの入出力制御
を行ない、削除個数検出回路40ではデータ削除システム
20での削除個数Ｂを検出する。
出力データ数初期設定回路50はデータ削除システム20に
出力する第８図に示した初期フレーム信号の出力点数検
出データDO′のデータ長Ａを設定するもので、この場合
はデータ削除システム20での削除個数Ｂとして予想され
る値より大きい値であって、かつ各ビットを全て論理値
１とした値Ａが予め設定され、この設定値Ａがデータ出
力装置40に出力される。例えば、値Ｂとして13（＝110
1、２進表記）が予想される場合は、値Ａとして15（＝1
111、２進表記）、または31（＝11111、２進表記）また
は63（＝111111、２進表記）を設定する。すなわち、値
Ａは、Ａ＞Ｂの関係が成立し、かつ各ビットを全て論理
値１とした値に設定する。
出力する第８図に示した初期フレーム信号の出力点数検
出データDO′のデータ長Ａを設定するもので、この場合
はデータ削除システム20での削除個数Ｂとして予想され
る値より大きい値であって、かつ各ビットを全て論理値
１とした値Ａが予め設定され、この設定値Ａがデータ出
力装置40に出力される。例えば、値Ｂとして13（＝110
1、２進表記）が予想される場合は、値Ａとして15（＝1
111、２進表記）、または31（＝11111、２進表記）また
は63（＝111111、２進表記）を設定する。すなわち、値
Ａは、Ａ＞Ｂの関係が成立し、かつ各ビットを全て論理
値１とした値に設定する。
データ出力装置60では、入力された設定値Ａに相当する
個数の出力点数検出データDO′を含む前記初期フレーム
信号を形成し、これをデータ削除システム20に出力す
る。データ削除システム20では、前述したように、入力
されたＡ個のデータからＢ個（Ｂ＜Ａ）のデータを削除
し、余ったＣ（＝Ａ−Ｂ）個のデータDOが含まれる第９
図に示したようなフレーム信号をデータ入力装置70に入
力する。
個数の出力点数検出データDO′を含む前記初期フレーム
信号を形成し、これをデータ削除システム20に出力す
る。データ削除システム20では、前述したように、入力
されたＡ個のデータからＢ個（Ｂ＜Ａ）のデータを削除
し、余ったＣ（＝Ａ−Ｂ）個のデータDOが含まれる第９
図に示したようなフレーム信号をデータ入力装置70に入
力する。
データ入力装置70では、入力されたフレーム信号中の余
ったデータDOのデータ長Ｃ（＝Ａ−Ｂ）に基ずきダウン
カウンタ80の動作制御する。その詳細については、後述
する。
ったデータDOのデータ長Ｃ（＝Ａ−Ｂ）に基ずきダウン
カウンタ80の動作制御する。その詳細については、後述
する。
ダウンカウンタ80は出力データ数設定回路50に設定され
た出力点数検出データDO′のデータ長Ａから前記入力フ
レーム信号中の余ったデータDOのデータ長Ｃをダウンカ
ウントするダウンカウント動作を行うことによってデー
タ削除システムでの削除個数Ｂを求めるものであり、デ
ータ入力装置70の動作制御にしたがって前記削除個数Ｂ
を検出する。第２図にその内部構成を示す。
た出力点数検出データDO′のデータ長Ａから前記入力フ
レーム信号中の余ったデータDOのデータ長Ｃをダウンカ
ウントするダウンカウント動作を行うことによってデー
タ削除システムでの削除個数Ｂを求めるものであり、デ
ータ入力装置70の動作制御にしたがって前記削除個数Ｂ
を検出する。第２図にその内部構成を示す。
第２図のダウンカウンタ80はｎビット出力X0〜Xnを有
し、ダウンカウント論理部85とｎ個のフリップフロップ
９−０〜９−ｎで構成されている。
し、ダウンカウント論理部85とｎ個のフリップフロップ
９−０〜９−ｎで構成されている。
ダウンカウント論理部85は、各出力ビットX0〜Xn毎に各
所要のダウンカウント論理をとる論理回路を有し、これ
ら各論理回路にはフリップフロップ９−０〜９−ｎの各
出力がフィードバックされており、このダウンカウント
論理部85はクロックイネーブル信号CKEがＨになった時
に次のダウンカウント値を選択し、Ｌのときは現在のダ
ウンカウント値を選択する。ダウンカウント論理部85の
各出力はフリップフロップ９−０〜９−ｎに入力されて
いる。フリップフロップ９−０〜９−ｎはセット信号SE
Tによって初期セットされるとともに、その後クロック
信号CKの周期に同期してダウンカウント論理部85の各出
力をラッチしていくことで初期セット値をクロック信号
CKの周期に同期して順次ダウンカウントしていく。すな
わち、クロック信号CKの周期は計数するデータ１個分に
対応しており、またダウンカウントされる期間は前記ク
ロックイネーブル信号CKEによって決定されるようにな
っており、このためダウンカウント80では初期セット値
をクロックイネーブル信号CKEがＨになっいる期間中に
おけるクロック信号CKの個数だけダウンカウントする。
所要のダウンカウント論理をとる論理回路を有し、これ
ら各論理回路にはフリップフロップ９−０〜９−ｎの各
出力がフィードバックされており、このダウンカウント
論理部85はクロックイネーブル信号CKEがＨになった時
に次のダウンカウント値を選択し、Ｌのときは現在のダ
ウンカウント値を選択する。ダウンカウント論理部85の
各出力はフリップフロップ９−０〜９−ｎに入力されて
いる。フリップフロップ９−０〜９−ｎはセット信号SE
Tによって初期セットされるとともに、その後クロック
信号CKの周期に同期してダウンカウント論理部85の各出
力をラッチしていくことで初期セット値をクロック信号
CKの周期に同期して順次ダウンカウントしていく。すな
わち、クロック信号CKの周期は計数するデータ１個分に
対応しており、またダウンカウントされる期間は前記ク
ロックイネーブル信号CKEによって決定されるようにな
っており、このためダウンカウント80では初期セット値
をクロックイネーブル信号CKEがＨになっいる期間中に
おけるクロック信号CKの個数だけダウンカウントする。
かかる構成において、データ削除システム20でのデータ
削除個数Ｂを求める際は、次のように動作される。
削除個数Ｂを求める際は、次のように動作される。
データ削除個数Ｂを求めるに先立ち、データ入力装
置70から初期セット信号SETがダウンカウンタ80に入力
され、これによりフリップフロップ９−０〜９−ｎの各
出力は全て論理値１に初期セットされる。
置70から初期セット信号SETがダウンカウンタ80に入力
され、これによりフリップフロップ９−０〜９−ｎの各
出力は全て論理値１に初期セットされる。
その後、出力データ数設定回路50によって各ビット
が１に設定されたＡ個の出力点数検出データDO′を含む
初期フレーム信号がデータ出力装置60から出力され、デ
ータ削除システム20でデータがＢ個削除されてその余り
のＣ個のデータDOを含む初期フレーム信号がデータ入力
装置70に入力されると、データ入力装置70では第３図
（ａ）、（ｂ）に示すように第２のスタートコードSTO
を検出し、この検出時点をストップコードSTの長さ分遅
らせてクロックイネーブル信号CKEをＨに立ち上げると
ともに、ストップコードSPの検出によってＬに立ち下げ
る。すなわち、クロックイネーブル信号CKEは、データ
削除システム20から入力された初期フレーム信号中の余
りデータDO（Ｃ個）が存在する期間と同じ時間Ｈになっ
ている（第３図（ｂ））。
が１に設定されたＡ個の出力点数検出データDO′を含む
初期フレーム信号がデータ出力装置60から出力され、デ
ータ削除システム20でデータがＢ個削除されてその余り
のＣ個のデータDOを含む初期フレーム信号がデータ入力
装置70に入力されると、データ入力装置70では第３図
（ａ）、（ｂ）に示すように第２のスタートコードSTO
を検出し、この検出時点をストップコードSTの長さ分遅
らせてクロックイネーブル信号CKEをＨに立ち上げると
ともに、ストップコードSPの検出によってＬに立ち下げ
る。すなわち、クロックイネーブル信号CKEは、データ
削除システム20から入力された初期フレーム信号中の余
りデータDO（Ｃ個）が存在する期間と同じ時間Ｈになっ
ている（第３図（ｂ））。
したがって、ダウンカウンタ80のダウンカウント論
理部85は上記クロックイネーブル信号CKEがＨになって
いる期間中のみ次のダウンカウント値を選択する。一
方、ダウンカウンタ80のフリップフロップ９−０〜９−
ｎには、クロック信号CKが入力されており（第３図
（ｃ））、この結果、ダウンカウンタ80では、初期セッ
ト値Ａ（オール１）をクロックイネーブル信号CKEがＨ
になっている期間中におけるクロック信号CKの個数Ｃだ
けダウンカウントすることになり、これによりＡ−Ｃの
減算処理が行われ、データ削除システムでの削除個数Ｂ
が求められる。
理部85は上記クロックイネーブル信号CKEがＨになって
いる期間中のみ次のダウンカウント値を選択する。一
方、ダウンカウンタ80のフリップフロップ９−０〜９−
ｎには、クロック信号CKが入力されており（第３図
（ｃ））、この結果、ダウンカウンタ80では、初期セッ
ト値Ａ（オール１）をクロックイネーブル信号CKEがＨ
になっている期間中におけるクロック信号CKの個数Ｃだ
けダウンカウントすることになり、これによりＡ−Ｃの
減算処理が行われ、データ削除システムでの削除個数Ｂ
が求められる。
すなわちこの場合、ダウンカウンタ80によって出力デー
タ数Ａから入力データ数Ｃを直接ダウンカウントして未
知数Ｂを求めることで従来における減算器を削除するよ
うにすると共に、ダウンカウンタに設定する初期値Ａを
オール１にすることでダウンカウンタ80に対する初期値
ロードのための回路構成を必要とすることなくダウンカ
ウンタ80に対するセット動作のみで初期設定をなし得る
ようにしている。
タ数Ａから入力データ数Ｃを直接ダウンカウントして未
知数Ｂを求めることで従来における減算器を削除するよ
うにすると共に、ダウンカウンタに設定する初期値Ａを
オール１にすることでダウンカウンタ80に対する初期値
ロードのための回路構成を必要とすることなくダウンカ
ウンタ80に対するセット動作のみで初期設定をなし得る
ようにしている。
第４図は他の実施例を示すもので、この場合ダウンカウ
ンタ80の初期値セット動作をセット信号SETによってで
はなく、リセット信号RSTによって行うようにしてい
る。したがって、ダウンカウンタ80の初期値は各ビット
X0〜Xnが全て論理値０に初期リセットされる。
ンタ80の初期値セット動作をセット信号SETによってで
はなく、リセット信号RSTによって行うようにしてい
る。したがって、ダウンカウンタ80の初期値は各ビット
X0〜Xnが全て論理値０に初期リセットされる。
また、データ入力装置70においては、クロックイネーブ
ル信号CKEを（データ削除システム20から入力された初
期フレーム信号中の余りデータDO（Ｃ個）が存在するの
と同じ時間）＋（クロック信号の１周期に対応する期
間）だけＨに立ち上げるようにしており、これによりダ
ウンカウント論理部85は（Ｃ＋１）個分データに対応す
る期間の間ダウンカウント動作を行なう。
ル信号CKEを（データ削除システム20から入力された初
期フレーム信号中の余りデータDO（Ｃ個）が存在するの
と同じ時間）＋（クロック信号の１周期に対応する期
間）だけＨに立ち上げるようにしており、これによりダ
ウンカウント論理部85は（Ｃ＋１）個分データに対応す
る期間の間ダウンカウント動作を行なう。
なお、この実施例の場合も出力データ数設定回路50は、
各ビットが１に設定されたＡ個の出力点数検出データD
O′を含む初期フレーム信号が送出されるようにデータ
が設定されている。
各ビットが１に設定されたＡ個の出力点数検出データD
O′を含む初期フレーム信号が送出されるようにデータ
が設定されている。
すなわちこの場合、ダウンカウンタ80は全ビットが０の
初期値からクロックイネーブル信号CKEがＨになってい
る期間中におけるクロック信号CKの個数（Ｃ＋１）だけ
ダウンカウントを行なうことになり、これにより結果的
にＡ−Ｃの減算処理が行われ、データ削除システムでの
削除個数Ｂが求められることになる。なぜならば、オー
ル０の初期設定値から１をダウンカウントした値はオー
ル１になるので、オール０の初期設定値から（Ｃ＋１）
だけダウンカウントを行なうことは、オール１の出力デ
ータ数Ａから値Ｃをダウンカウントした場合と同じにな
るからである。
初期値からクロックイネーブル信号CKEがＨになってい
る期間中におけるクロック信号CKの個数（Ｃ＋１）だけ
ダウンカウントを行なうことになり、これにより結果的
にＡ−Ｃの減算処理が行われ、データ削除システムでの
削除個数Ｂが求められることになる。なぜならば、オー
ル０の初期設定値から１をダウンカウントした値はオー
ル１になるので、オール０の初期設定値から（Ｃ＋１）
だけダウンカウントを行なうことは、オール１の出力デ
ータ数Ａから値Ｃをダウンカウントした場合と同じにな
るからである。
なお、本考案は、第３図乃至第６図に示したシステムに
限らず、任意の個数Ａのデータを入力するとこのデータ
が未知数Ｂ（Ｂ＜Ａ）だけ削除されてＣ（Ａ−Ｂ）個の
データが出力される他の任意のシステムに適用するよう
にしてもよい。
限らず、任意の個数Ａのデータを入力するとこのデータ
が未知数Ｂ（Ｂ＜Ａ）だけ削除されてＣ（Ａ−Ｂ）個の
データが出力される他の任意のシステムに適用するよう
にしてもよい。
［考案の効果］ 以上説明したようにこの考案によれば、ダウンカウンタ
によって値Ａから値Ｃを直接ダウンカウントして未知数
Ｂを求めるようにしているので、従来における減算器を
削除することができると共に、ダウンカウンタに設定す
る初期値をオール１またはオール０にするようにしてい
るので初期値ロードのための構成を必要とすること無く
ダウンカウンタに対するセットまたはリセット動作のみ
で初期設定をなし得るようになり、これにより従来に比
べて、回路規模を極端に減少することができる。
によって値Ａから値Ｃを直接ダウンカウントして未知数
Ｂを求めるようにしているので、従来における減算器を
削除することができると共に、ダウンカウンタに設定す
る初期値をオール１またはオール０にするようにしてい
るので初期値ロードのための構成を必要とすること無く
ダウンカウンタに対するセットまたはリセット動作のみ
で初期設定をなし得るようになり、これにより従来に比
べて、回路規模を極端に減少することができる。
第１図はこの考案の実施例を示すブロック図、第２図は
ダウンカウンタの回路例を示す図、第３図は第２図のダ
ウンカウンタの動作を説明するためのタイムチャート、
第４図はダウンカウンタの他の回路例を示す図、第５図
は第４図のダウンカウンタの動作を説明するためのタイ
ムチャート、第６図はこの考案を適用するシステムの一
例を示すブロック図、第７図は第６図のシステムのデー
タフレーム信号の伝播態様を示す図、第８図および第９
図は初期フレーム信号を示す図である。 20……データ削除システム、30……データ入出力部、40
……削除個数検出回路、50……出力データ数設定回路、
80……ダウンカウンタ
ダウンカウンタの回路例を示す図、第３図は第２図のダ
ウンカウンタの動作を説明するためのタイムチャート、
第４図はダウンカウンタの他の回路例を示す図、第５図
は第４図のダウンカウンタの動作を説明するためのタイ
ムチャート、第６図はこの考案を適用するシステムの一
例を示すブロック図、第７図は第６図のシステムのデー
タフレーム信号の伝播態様を示す図、第８図および第９
図は初期フレーム信号を示す図である。 20……データ削除システム、30……データ入出力部、40
……削除個数検出回路、50……出力データ数設定回路、
80……ダウンカウンタ
Claims (2)
- 【請求項１】Ａ個のデータが入力されるとこのＡ個のデ
ータからＢ個（Ｂ＜Ａ）のデータを削除してＣ（＝Ａ−
Ｂ）個のデータを出力するデータ削除システムにおける
前記値Ｂを前記出力データ数Ａおよび入力データ数Ｃか
ら求める削除個数検出装置において、 前記出力データ数Ａを各ビットが全て論理値１になる数
に設定する出力データ数設定手段と、 その出力データ数を数えるのに最低限必要なビット数と
同じビット数からなり、初期状態における各ビットが全
て論理値１に設定され、この初期値を前記入力個数Ｃだ
けダウンカウントして前記値Ｂを求めるダウンカウンタ
と、 を具えることを特徴とする削除個数検出装置。 - 【請求項２】Ａ個のデータが入力されるとこのＡ個のデ
ータからＢ個（Ｂ＜Ａ）のデータを削除してＣ（＝Ａ−
Ｂ）個のデータを出力するデータ削除システムにおける
前記値Ｂを前記出力データ数Ａおよび入力データ数Ｃか
ら求める削除個数検出装置において、 前記出力データ数Ａを各ビットが全て論理値１になる数
に設定する出力データ数設定手段と、 その出力データ数を数えるのに最低限必要なビット数と
同じビット数からなり、初期状態における各ビットが全
て論理値０に設定され、この初期値を前記入力個数Ｃに
１加えた数だけダウンカウントして前記値Ｂを求めるダ
ウンカウンタと、 を具えることを特徴とする削除個数検出装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11374390U JPH0753346Y2 (ja) | 1990-10-30 | 1990-10-30 | 削除個数検出装置 |
| PCT/JP1990/001707 WO1991010306A1 (en) | 1989-12-26 | 1990-12-26 | Serial controller |
| EP91901533A EP0507947B1 (en) | 1989-12-26 | 1990-12-26 | Serial controller |
| US07/861,862 US5461617A (en) | 1989-12-26 | 1990-12-26 | Serial controller |
| KR1019920701477A KR960013967B1 (ko) | 1989-12-26 | 1990-12-26 | 직렬제어장치 |
| DE69030816T DE69030816T2 (de) | 1989-12-26 | 1990-12-26 | Serielle steuereinheit |
| EP96106642A EP0726665A2 (en) | 1989-12-26 | 1990-12-26 | Serial controller |
| US08/436,931 US5587995A (en) | 1989-12-26 | 1995-05-08 | Serial controller |
| US08/751,796 US5784308A (en) | 1989-12-26 | 1996-11-18 | Binary subtraction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11374390U JPH0753346Y2 (ja) | 1990-10-30 | 1990-10-30 | 削除個数検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0469990U JPH0469990U (ja) | 1992-06-22 |
| JPH0753346Y2 true JPH0753346Y2 (ja) | 1995-12-06 |
Family
ID=31861351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11374390U Expired - Lifetime JPH0753346Y2 (ja) | 1989-12-26 | 1990-10-30 | 削除個数検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0753346Y2 (ja) |
-
1990
- 1990-10-30 JP JP11374390U patent/JPH0753346Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0469990U (ja) | 1992-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455982B2 (ja) | 偶数段リングオシレータ及びパルス位相差符号化回路 | |
| KR960013967B1 (ko) | 직렬제어장치 | |
| JPH0753346Y2 (ja) | 削除個数検出装置 | |
| JP2752634B2 (ja) | ソート処理装置 | |
| JPS59100866A (ja) | デイジタル式速度検出装置 | |
| JPH0748647B2 (ja) | デューティ比判別回路 | |
| JP3488812B2 (ja) | データ伝送路 | |
| JPH07120270B2 (ja) | ２進減算装置 | |
| JP2561308B2 (ja) | データのスタック装置 | |
| JPS6339938B2 (ja) | ||
| JPH0785560B2 (ja) | 直列制御装置の端末数検出装置 | |
| SU1492479A1 (ru) | Устройство дл преобразовани двоичного кода в код по модулю К | |
| JPS6086621A (ja) | デ−タ処理装置 | |
| JPH0785559B2 (ja) | 直列制御装置の端末数検出装置 | |
| JPS6010842A (ja) | パルスカウンタ制御方式 | |
| JPH057199A (ja) | エラーカウンタ回路 | |
| JPH06204809A (ja) | リングオシレータ | |
| JPH0216621A (ja) | データ転送制御方式 | |
| JPH0411137B2 (ja) | ||
| JPH04347726A (ja) | 最大値又は最小値検出回路基板 | |
| JPS5857771B2 (ja) | キ−ボ−ドエンコ−ダ | |
| JPS63169826A (ja) | カウンタ回路 | |
| JPH0555882A (ja) | トリガー信号判定回路 | |
| JPS5842698B2 (ja) | ジヨウホウシヨリホウシキ | |
| JPH04329043A (ja) | パケット通信装置 |