JPH0785559B2

JPH0785559B2 - 直列制御装置の端末数検出装置

Info

Publication number: JPH0785559B2
Application number: JP30558488A
Authority: JP
Inventors: 慎武部
Original assignee: Komatsu Ltd
Current assignee: Komatsu Ltd
Priority date: 1988-12-02
Filing date: 1988-12-02
Publication date: 1995-09-13
Anticipated expiration: 2010-09-13
Also published as: JPH02152343A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はプレス、工作機械、建設機械、船舶航空機等
の各種機械の集中管理システムおよび無人搬送装置、無
人倉庫等の集中管理システムに採用して好適な直列制御
装置に関し、特に複数のノードを直列に接続するととも
に、該複数のノードをメインコントローラを含んで閉ル
ープ状に接続し、各ノードにはそれぞれ１乃至複数の第
１の端末と１乃至複数の第２の端末が接続される直列制
御装置において、上記第１の端末の端末数および第２の
端末の端末数またはノード数を容易に検出できるように
した直列制御装置の端末数検出装置に関する。

〔従来の技術〕

プレス、工作機械、建設機械、船舶、航空機、無人搬送
装置、無人倉庫等を集中管理する場合、装置各部の状態
を検出する多数のセンサおよび装置各部の状態を制御す
る多数のアクチュエータが必要となる。このセンサおよ
びアクチュエータの数は例えばプレスを考えた場合3000
以上にも及び、他の装置においては更に多数となるもの
もある。

従来、この種の装置を集中管理する集中管理システムは
上述した多数のセンサおよびアクチュエータをメインコ
ントローラに接続し、多数のセンサの出力をメインコン
トローラで収集するとともに、メインコントローラから
の信号により多数のアクチュエータを制御するように構
成される。

かかる従来の集中管理システムの場合、センサの数およ
びアクチュエータの数が厖大になると、メインコントロ
ーラとセンサおよびアクチュエータを結ぶ配線の数も厖
大となり、またメインコントローラの入出力部の構成も
非常に複雑となる。

そこで、複数のノードを直列に接続するとともに各ノー
ドに１乃至複数のセンサおよびアクチュエータを接続
し、これらノードをメインコントローラを介して環状に
接続し、このメインコントローラからの信号によって各
ノード制御するようにした構成が考えられている。かか
る構成の場合、基本的にはメインコントローラは信号入
力線と出力線だけでよく、また各ノードも信号入力線と
出力線を接続するだけでよいので、配線数を大幅に減少
させることができる。

しかし、上記ノードを直列に接続する構成をとる場合、
各センサの出力の同時性および各アクチュエータの制御
の同時性をいかにして確保するかが問題となる。例え
ば、各ノードにアドレスを割当て、このアドレスにもと
づき各ノードを制御する構成を考えると、このアドレス
処理のための時間遅れが問題となり、各センサの出力の
収集および各アクチュエータの制御に関して満足すべき
同時性を確保することはできない。

そこで、発明者等は、ノードを直列に接続する構成をと
りながらも各ノードにアドレスを割当てるという発想を
捨て、各ノードをその接続の順番によって識別するよう
にし、これによってアドレス処理を不要にするとともに
アドレス処理に伴う時間遅れを解消し、更にはノードの
構成を大幅に簡略化できるようにした直列制御装置を提
供している。

この装置によれば、各ノードは前段のノードからの信号
にセンサからの信号を所定のルールにもとづいて順次付
加し、また前段のノードからの信号から所定の信号を所
定のルールにもとづいて順次削除してアクチュエータに
出力するという構成をとる。この場合、各ノードにはア
ドレスは全く不要となり、また、アドレス処理が不要と
なるため各ノードにおける時間遅れはタイミング合せの
みの非常に小さいものとなり、またノードの構成も非常
に簡単なものとなる。

そころで、上記構成をとる場合、各ノードおよびメイン
コントローラではデータの順番（信号中のデータの位
置）によってどのノードからのデータであるかどのノー
ドに対するデータであるかを識別することになる。した
がって、この場合、メインコントローラは各ノードに接
続されたセンサの数およびアクチュエータの数を正確に
把握する必要がある。そこで上記装置においては適当な
方法により各ノードに接続されたセンサの数およびアク
チュエータの数を数え、この数えたセンサの数、アクチ
ュエータの数を切換スイッチ等でメインコントローラに
入力することにより、これら数をメインコントローラに
数える構成をとっていた。

しかし、ノードの数を変更した場合、または各ノードに
接続されたセンサの数、アクチュエータの数を変更した
場合は、この変更の毎にこれら数を数え直して再びメイ
ンコントローラに入力するという煩雑な作業を行なう必
要があり、作業能率の低下を招くとともに非常に無駄な
労力を要した。

また、これら数の入力ができたとしても、その数が正し
いか否かをチェックするには入力時と同様に厖大な労力
を要した。例えば、システム立上げ時に上記チェックを
行おうとしても、これを短時間で行うことはできなかっ
た。

〔発明が解決しようとする課題〕

このように、上述した装置においては、センサ数および
アクチュエータ数のメインコントローラへの入力に非常
に多くの労力を要し、また入力後においてこの入力した
センサ数、アクチュエータ数が正しいか否かをチェック
する場合にも同様に非常に多くの労力を必要とした。

そこでこの発明においてはセンサ数およびアクチュエー
タ数を容易にかつ短時間で正確に検出でき、メインコン
トローラにおけるセンサ数、アクチュエータ数を容易に
設定し、かつ容易にチェックすることができる直列制御
装置の端末数検出装置を提供することを目的とする。

〔課題を解決するための手段〕

この発明においては、複数のノードを直列に接続すると
ともに、該複数のノードをメインコントローラを含んで
閉ループ状に接続し、各ノードにはそれぞれ１乃至複数
の第１の端末と１乃至複数の第２端末が接続される直列
制御装置において、前記メインコントローラは、第１の特殊コードと第２の
特殊コードを含む信号を送出する手段を含み、前記各ノ
ードは当該ノードに接続される第１の端末の数に対応す
るデータ数の信号を前記第１の特殊コードの後に付加
し、当該ノードに接続される第２の端末の数に対応する
データ数の信号を前記第２の特殊コードの後の信号から
抜き取る手段を含み、前記メインコントローラは、前記
複数のノードを経た信号のうちの前記第１の特殊コード
の後の信号のデータ数にもとづき前記第１の端末の数を
検出し、前記第２の特殊コードの後の信号のデータ数に
もとづき前記第２の端末の数を検出する手段を更に含む
ことを特徴とする。

〔作用〕

メインコントローラは、例えば、第１の特殊コード、第
２の特殊コード、第２の端末数より充分多いデータ数
（例えばビット数）L0の信号を順次含む端末数検出用の
信号を出力する。各ノードはこの信号を受信すると第１
の特殊コードと第２の特殊コードの間に当該ノードに接
続された第１のノード（例えばセンサ）の数に対応する
ビット数の信号を付加し、第２の特殊コードの後の信号
から当該コードに接続された第２のノード（例えばアク
チュエータ）の数に対応するデータ数の信号を抜き取
る。このように処理された全てのノードを通過した端末
数検出用の信号をメインコントローラは入力し、第１の
特殊コードの後の信号のデータ数から第１の端末の数を
検出し、最初に第２の特殊コードの後に付加したデータ
数L0からメインコントローラに入力した第２の特殊コー
ドの後の信号のデータ数を減算し、そのビット数から第
２端末の数を検出する。

〔実施例〕

以下、添付図面を参照してこの発明の一実施例を詳細に
説明する。

第３図はこの発明の直列制御装置の端末数検出装置が適
用される直列制御装置の全体構成を示したものである。
この直列制御装置は例えばプレスの集中制御システムに
適用されるものである。この直列制御装置において、メ
インコントローラ100は例えば図示しないプレスのコン
トローラ部に配設され、センサ群１−1,1−2,…１−Ｎ
はプレスの各部に配設され、プレスの各部の状態を検出
するものであり、アクチュエータ群２−1,2−2,…２−
Ｎはプレスの各部に配設され、プレスの各部を制御する
ものである。この構成において、センサ群１−１とアク
チュエータ群２−１はノード10−１に接続され、センサ
群１−２とアクチュエータ群２−２はノード10−２に接
続され、センサ群１−３とアクチュエータ群２−３はノ
ード10−３に接続され、以下同様にセンサ群１−4,1−
5,…１−Ｎおよびアクチュエータ群２−4,2−5,…２−
Ｎは各ノード10−4,10−5,…10−Ｎにそれぞれ接続され
る。

センサ群１−1,1−2,…１−Ｎの各センサ（第１の端
末）から出力されたプレス各部の状態を示す信号は各ノ
ード10−1,10−2,…10−Ｎを介してメインコントローラ
100に送出され、メインコントローラ100において収集処
理する。

アクチュエータ群２−1,2−2,…２−Ｎの各アクチュエ
ータ（第２の端末）に対する信号はメインコントローラ
100において生成され、各ノード10−1,10−2,…10−Ｎ
を介して各アクチュエータ群２−1,2−2,…２−Ｎに送
出され、これにより各アクチュエータ群２−1,2−２…
２−Ｎの各アクチュエータが制御される。

第１はメインコントローラ100の詳細を示したものであ
る。

第１図において、ノーマル送信回路101およびノーマル
受信回路108は各ノードに接続されたセンサ群１−1,1−
2,…１−Ｎおよびアクチュエータ群２−1,2−2,…２−
Ｎの制御等の通常の動作を実行するものである。すなわ
ち、ノーマル送信回路101は各ノードに接続されたアク
チュエータ群２−1,2−2,…２−Ｎをそれぞれ制御する
データ含むデータ信号を発生し、このデータ信号をスイ
ッチSW1の接点Ｂ−A,ラインl₀,l₁,l₂,l₃,…lN−１を介
して各ノード10−1,10−2,…10−Ｎに順次送出する。ま
たノーマル受信回路108は各ノードに接続されたセンサ
群１−1,1−2,…１−Ｎの検出信号に対応する検出デー
タをラインl₁,l₂,l₃,…lNを介して受入し、これら検出
データの所定の処理を実行する。なお、ノーマル送信回
路101およびノーマル受信回路108の詳細はこの発明の要
旨ではないので、これ以上の説明は省略する。

システム立上げ時において、制御回路107はスイッチSW1
を図示の状態（Ａ−Ｂ）から状態（Ａ−Ｃ）に切換え、
スイッチSW2を図示の状態（Ａ−Ｂ）から状態（Ａ−
Ｃ）に切換えるとともにSTI生成回路102を起動する。ST
I生成回路102は第１のスタートコードSTIを生成するも
ので、制御回路107からの起動により第１のスタートコ
ードSTIの生成を開始し、第１のスタートコードSTIを出
力する。STI生成回路102から出力された第１のスタート
コードSTIはオア回路OR1、スイッチSW1の接点（Ｃ−
Ａ）を通ってラインl₀から出力される。STI生成回路102
から第１のスタートコードSTIの送出が終了すると、こ
のSTI生成回路102の出力によりSTO生成回路103が起動さ
れる。STO生成回路103は第２のスタートコードSTOを生
成するもので、第２のスタートコードSTOを生成し、こ
の第２のスタートコードSTOを出力する。この第２のス
タートコードSTOはオア回路OR1、スイッチSW1の接点
（Ｃ−Ａ）を介して出力ラインl₀に出力される。

STO生成回路103から第２のスタートコードSTOの送出が
終了すると、このSTO生成回路103の出力によりL0ビット
ゼロ生成回路104が起動される。L0ビットゼロ生成回路1
04はL0ビットの間「０」を生成し、出力する。ここでL0
ビットはこのシステムで用いられる全アクチュエータの
数よりも多いビット数に設定されている。L0ビットゼロ
生成回路104の出力はオア回路OR1、スイッチSW1の接点
（Ｃ−Ａ）を介して出力ラインl₀に出力される。

L0ビットゼロ生成回路104からL0ビットの「０」の出力
が終了すると、このL0ビットゼロ生成回路104の出力に
よりSP生成回路105が起動される。SP生成回路105はスト
ップコードSPを生成するもので、ストップコードSPを生
成し、このストップコードSPを出力する。このストップ
コードSPはオア回路OR1スイッチSW1の接点（Ｃ−Ａ）を
介して出力ラインl₀に出力される。

CRC生成回路106はSTI生成回路102、STO生成回路103、L0
ビットゼロ生成回路104、SP生成回路105の出力にもとづ
き、データ誤りチェックのためのCRCコードを生成す
る。このCRC生成回路106で生成されたCRCコードはSP生
成回路105からストップコードの送出終了に同期して出
力される信号によりCRC生成回路106から出力される。CR
Cコードはオア回路ORI、スイッチSW1の接点（Ｃ−Ａ）
を介して出力ラインl₀に出力される。

このようにして、メインコントローラ100の出力ラインl
₀には、メインコントローラ100の立上げ時において、第
１のスタートコードSTI、第２のスタートコードSTO、L0
ビットの「０」、ストップコードSP、CRCコードが順次
連なる信号が初期フレームとして出力される。この初期
フレーム信号にもとづき各ノード10−1,10−2,…10−Ｎ
に接続されたセンサ群１−1,1−2,…１−Ｎ、アクチュ
エータ群２−1,2−2,…２−Ｎに属するセンサおよびア
クチュエータの数が検出される。

第２図はノード10−1,10−2,…10−Ｎの詳細構成を示し
たものである。第２図に示すノード10は初段のノード10
−１を示している。なお、他のノード10−2,…10−ｎを
ノード10と同一構成である。

以下、このノード10の動作を第４図、第５図に示すタイ
ミングチャートを参照して詳細に説明する。なお、第４
図はこのノードで付加されるデータのデータ列長ｎ、す
なわちセンサ群１に含まれるセンサの数ｎがこのノード
で抜き取られるデータのデータ列長ｍ、すなわちアクチ
ュエータ群２に含まれるアクチュエータの数ｍより多い
場合（ｎ≧ｍ）を示し、第５図はこのノードで付加され
るデータのデータ列長ｎ、すなわちセンサ群１に含まれ
るセンサの数ｎがこのノードで抜き取られるデータのデ
ータ列長ｍ、すなわちアクチュエータ群２に含まれるア
クチュエータの数ｍより少ない場合（ｎ＜ｍ）を示して
いる。受信回路11はメインコントローラ100からラインl
₀を介して送出された信号を受信する。この信号は上述
したように第１のスタートコードSTI、第２のスタート
コードSTO、L0ビットの「０」が続く信号、ストップコ
ードSP、CRCコードが順次連なる信号である。この信号
が第４図（ａ）および第５図（ａ）に示される。

受信回路11で受信された入力信号（第４図（ａ）、第５
図（ａ））はｍビットシフト回路20でｍビット遅延され
（第４図（ｂ）、第５図（ｂ））、また、ｎビットシフ
ト回路21でｎビット遅延される（第４図（ｃ））、第５
図（ｃ））。ｍビットシフト回路20から出力される信号
に含まれる第１のスタートコードSTIは、スイッチSW5の
接点Ｅに加えられる。ここでスイッチSW5は接点Ａを接
点Ｅに接続する状態（Ａ−Ｅ）になっているので（第４
図（ｆ）、第５図（ｆ））、スイッチSW5の接点Ａには
ｍビットシフト回路20から出力される第１のスタートコ
ードSTIがまず現われる。この第１のスタートコードSTI
は送信回路17、ラインl₁を介して後段のノードに出力さ
れる。（第４図（ｇ）、第５図（ｇ））。

ｍビットシフト回路20から出力される第１のスタートコ
ードSTIは検出回路12aに加えられ、STI検出回路12aによ
り第１のスタートコードSTIが検出されると制御回路18
はスイッチSW5を状態（Ａ−Ｂ）に切換える。これによ
り付加データ生成回路16から出力されるセンサ群１から
の付加データが接点Ａに現われる。したがって、送信回
路17からは上述した第１のスタートコードSTIに続いて
ね付加データ生成回路16からの付加データが出力される
（第４図（ｇ）、第５図（ｇ））。

付加データ生成回路16からのｎビットの付加データの送
出が終了すると、制御回路18はスイッチSW5を状態（Ａ
−Ｂ）から接点Ａが接点Ｄに接続される状態（Ａ−Ｄ）
に切換える（第４図（ｆ）、第５図（ｆ））。

ｎビットシフト回路15から出力される信号に含まれる第
２のスタートコードSTOがSTO検出回路12bにより検出さ
れると、制御回路18によりスイッチSW4はオンにされ
（第４図（ｅ）、第５図（ｅ））、ｎビットシフト回路
15から出力されるデータD0（第４図ｄ）、第５図
（ｄ））のうち、このノード10に接続されたアクチュエ
ータ群２の各アクチュエータに送出するｍビットのデー
タがラッチ回路19にラッチされる。このラッチ回路19に
ラッチされたデータはアクチュエータ群２の各アクチュ
エータに送出される。ここでデータD0は前述したように
全て「０」の信号であり、アクチュエータ群２に送出さ
れるデータも全て「０」である。したがって、この場合
アクチュエータ群２の各アクチュエータは動作しない。
なお、スイッチSW5が状態（Ａ−Ｄ）に切換わった状態
においてｎビットシフト回路15から出力される信号（第
４図（ｄ）、第５図（ｄ））に入力データが含まれてい
る場合はこの入力データがスイッチSW5の接点Ａに現わ
れ、この入力データがこのノードで入力された入力デー
タD₁に続いて通信回路17を介して出力される（ノード10
−2,10−3,…10−Ｎではこのように動作する）。

またSTO検出回路12bにより、ｎビットシフト回路15から
出力される信号に含まれる第２のスタートコードSTOが
検出されると、制御回路18によりスイッチSW5は状態
（Ａ−Ｄ）から接点Ａが接点Ｃに接続される状態（Ａ−
Ｃ）切換えられる（第４図（ｆ）、第５図（ｆ））。

スイッチSW5が状態（Ａ−Ｃ）に切換えられると、スイ
ッチSW5の接点Ａに、ｎビットシフト回路21から出力さ
れるアクチュエータ群２に出力するデータを抜き取った
残りの出力データが現われ、この出力データがｎビット
シフト回路15から出力される第２のスタートコードSTO
に続いて送信回路17から出力され、続いてストップコー
ド信号SPが出力される（第４図（ｇ）、第５図
（ｇ））。

ｎビットシフト回路21から出力されるストップコードSP
はSP検出回路13で検出され、これにより制御回路18はス
イッチSW5を状態（Ａ−Ｃ）から状態（Ａ−Ｆ）に切換
える。

一方、CRCコード生成回路14はSW5の出力に基づきSTIを
検出してからSPを検出するまでの入力信号とし、つまり
第４図（ｆ）でいうＡ−Ｂ、Ａ−Ｄ、Ａ−Ｃの区間に入
力される信号に対して新たなCRCコードを生成してい
る。このCRCコード生成回路14で生成されたCRCコードス
イッチ５の接点下を介して接点Ａに現われ、上述したス
トップコードSPに続いて送信回路17から出力ラインl₁に
出力される（第４図（ｇ）、第５図（ｇ））このようにして各ノード10−1,10−2,…10−Ｎにおいて
は、入力信号の第１のスタートコードSTIのあとに当該
ノードに接続されるセンサ群１−1,1−2,…１−Ｎから
のセンサの数に対応するビット数の信号が付加され、第
２のスタートコードSTOのあとに続くデータ「０」から
当該ノードに接続されるアクチュエータ群２−1,2−2,
…２−Ｎに対する各アクチュエータの数に対応するビッ
ト数の信号が抜き取られる。

ノード10−1,10−2,…10−Ｎ−１を経て、ノード10−Ｎ
から出力される信号はラインlnを介して第１図に示すメ
インコントローラ100に入力される。ここで、スイッチS
W2はは状態（Ａ−Ｃ）に切換っているので、入力信号に
含まれる第１のスタートコードSTIがSTI検出回路109で
検出される。これによりSTI検出回路109は、STOビット
遅延した後DIカウンタ110をオンにする。

DIカウンタ110はスタートコードSTIに続くデータDIのビ
ット数を計数する。この計数は入力信号に含まれる第２
のスタートコードSTOがSTO検出回路111で検出されるま
で続けられる。結局、DIカウンタ110はスタートコードS
TIに続くデータDIの全ビット数が計数される。このDIカ
ウンタ110の計数値はノード10−1,10−2,…10−Ｎに接
続されたセンサ群１−1,1−2,…１−Ｎに含まれるすべ
てのセンサの数に対応している。

また、入力信号に含まれる第２のスタートコードSTOがS
TO検出回路111で検出されると、STO検出回路111はSPビ
ット遅延してからD0カウンタ112をオンにする。

D0カウンタ112は第２のスタートコードSTOに続くD0のビ
ット数を計数する。この計数は入力信号に含まれるスト
ップコードSPがストップコード検出回路113で検出され
るまで続けられる。結局D0カウンタ112は第２のスター
トコードSTOに続くデータD0の全てのビット数が計数さ
れる。

エラーチェック回路114は入力信号に含まれるCRCコード
を調べることにより入力信号にデータ誤りがないか否か
を調べる。ここでデータ誤りがないことが確認される
と、エラーチェック回路114はスイッチSW3aおよびSWbを
オンにする。これによりDIカウンタ110の計数値R0レジ
スタ115に移され、D0カウンタ112の計数値は減算回路11
6に入力される。減算回路116は、L0ビットゼロ生成回路
104で付加したビット数L0からD0カウンタ112で計数した
ビット数Liを減算する。この減算値はノード10−1,10−
2,…10−Ｎに接続されたアクチュエータ群２−1,2−2,
…２−Ｎに含まれるすべてのアクチュエータの数に対応
している。この減算回路116の算出値はRIレジスタ117に
移される。

このようにして、R0レジスタ115には全センサ数を示す
データが格納され、RIレジスタ117には全アクチュエー
タ数を示すデータが格納される。

したがってメインコントローラ100はR0レジスタ115およ
びRIレジスタ117の内容をみれば、このシステムの全セ
ンサ数および全アクチュエータ数を知ることができる。

なおエラーチェック回路114で入力データにデータエラ
ーがあることが検出されると、この場合はスイッチSW3
a、スイッチSW3bはオンにされない。したがって誤った
センサ数およびアクチュエータ数がR0レジスタ115、RI
レジスタ117に格納されることはない。

また、上述した実施例においては１ビットで１つのセン
サまたはアクチュエータを計数するようにしたが、各セ
ンサ、アクチュエータに対して複数のビットが割当てら
れている場合には複数ビットのデータで１つのセンサま
たはアクチュエータを計数するようにしてもよい。

さらに、この実施例において各ノードは、メインコント
ローラ100からノーマル送信回路101の出力を受入した場
合においても上述したセンサ数およびアクチュエータ数
等の端末数の検出時と同様に動作を行うので、端末数検
出のための特別の回路を設ける必要がない。なすわち、
メインコントローラ100の構成を変更するだけで各ノー
ドの構成は変更することなく本願の発明を実施例するこ
とができる。

〔発明の効果〕

以上説明したようにこの発明によれば、ノードに接続さ
れる端末数を容易にかつ短時間に、しかも正確に検出す
ることができ、システムの動作を正確に、かつ安全にシ
ステムを立ち上げることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例にかかわるメインコントロ
ーラの一例を示すブロック図、第２図は同実施例にかか
わるノードの一例を示すブロック図、第３図はこの実施
例が適用される直列制御装置の全体構成を示すブロック
図、第４図、第５図は第２図に示したノードの動作を説
明するタイミングチャートである。 10,10−1,〜10−Ｎ……ノード、11……受信回路、12a,1
09……STI検出回路、12b,111……STO検出回路、13,113
……SP検出回路、14……CRCコード生成回路、15,21……
ｎビットシフト回路、16……付加データ生成回路、17…
…送信回路、19……ラッチ回路、20……ｍビットシフト
回路、100……メインコントローラ、101……ノーマル送
信回路、102……STI生成回路、103……STO生成回路、10
4……L0ビットゼロ生成回路、105……SP生成回路、106
……CRC生成回路、108……ノーマル受信回路、110……D
Iカウンタ、112……D0カウンタ、114……エラーチェッ
ク回路、115……R0レジスタ、116……減算回路、117…
…RIレジスタ。

Claims

【特許請求の範囲】

【請求項１】複数のノードを直列に接続するとともに、
該複数のノードをメインコントローラを含んで閉ループ
状に接続し、各ノードにはそれぞれ１乃至複数の第１の
端末と１乃至複数の第２端末が接続される直列制御装置
において、前記メインコントローラは、第１の特殊コードと第２の
特殊コードを含む信号を送出する手段を含み、前記各ノードは当該ノードに接続される第１の端末の数
に対応するデータ数の信号を前記第１の特殊コードの後
に付加し、当該ノードに接続される第２の端末の数に対
応するデータ数の信号を前記第２の特殊コードの後の信
号から抜き取る手段を含み、前記メインコントローラは、前記複数のノードを経た信
号のうちの前記第１の特殊コードの後の信号のデータ数
にもとづき前記第１の端末の数を検出し、前記第２の特
殊コードの後の信号のデータ数にもとづき前記第２の端
末の数を検出する手段を更に含む直列制御装置の端末数
検出装置。
【請求項２】送出する手段は、第１の特殊コード、第２
の特殊コード、第２の端末数より充分多いデータ数L0の
信号を順次含む信号を出力し、検出する手段は、第１の特殊コードの後の信号のデータ
数から第１の端末の数を検出し、データ数L0から第２の
特殊コードの後の信号のデータ数を減算し、そのデータ
数から第２の端末の数を検出する請求項（１）の直列制
御装置の端末数検出装置。