JPH088582B2 - 直列制御装置における断線検出時間設定装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プレス、工作機械、建設機械、船舶、航
空機等の各種機械の集中管理システムおよび無人搬送装
置、無人倉庫等の集中管理システムに用いられる直列制
御装置においてその信号線の断線を検出する場合に採用
して好適な断線検出時間設定装置に関する。

〔従来の技術〕

第６図（ａ）は、複数のノード（ノードコントロー
ラ）21、22および23を直列に接続するとともにこれら各
ノードに１乃至は複数のセンサおよびアクチュエータを
接続し、これらノードをメインコントローラ10を介して
環状に接続し、このメインコントローラ10からの信号に
よって各ノードを制御するようにした直列制御装置の構
成を概念的に示す。なお、こうした直列制御装置の具体
的構成およびその作用は、本出願人に係る種々の特許出
願により公知であるので本願ではその詳細な説明は省略
する。

同図（ａ）の信号線30には同図（ｂ）に示すように同
期コード（またスタートコードともいう）とデータ部
（主として上記センサの検出データおよびアクチュエー
タの制御データ）とを１フレームとするデータフレーム
信号（以下、フレーム信号という）がメインコントロー
ラ10から所定の周期をもって一方向に伝送されている。
ところでいま、各ノードは前回のフレーム信号が入力さ
れてから所定時間（以下、断線検出時間という）以上経
過したか否かを逐次判定し、この断線検出時間以上経過
した場合は断線が発生したことを検出するようにしてい
る。そこで、いま同図（ａ）に示すようにノード22、23
間の信号線30において断線が発生した場合には、ノード
23には前回のフレーム信号が入力されてから上記断線検
出時間以上経過したとしても次のフレーム信号が入力さ
れないので、該ノード23では断線の発生が検出される。
ここで、上記断線検出時間は直列制御装置の規模、応答
性に応じて個々にディップスイッチ等によってハードウ
エア的に設定するようにしている。

〔発明が解決しようとする課題〕

ところで上記断線検出時間は、上記するようにシステ
ムの規模や応答性などに合わせて決められるが、基本的
にはフレーム信号の上記周期に応じて決定する必要があ
る。すなわち、第６図（ａ）の装置を例にとると、ノー
ド数が３と少ないので、周期は小さくなり、このため断
線検出時間も短く設定する必要がある。これは、周期が
小さい割に断線検出時間が大きすぎると、（断線に起因
する）制御不能の状態が長く続くことになり、システム
の安全性を損なう場合があるからである。

逆に、ノードの数が多い場合には、周期は大きくな
り、これに応じて断線検出時間も大きい値に設定する必
要がある。周期が大きい割りに断線検出時間が小さく設
定される場合には、単なる通信ミスで１フレーム分のフ
レーム信号を受信し損ねただけで、断線が発生したもの
と誤って検出してしまう場合があるからである。

また、断線検出時間は、上記するようにハードウエア
的に設定するようにしているが、この方法では設定が面
倒であるばかりか、設定ミスによるトラブルが発生する
おそれがある。

本発明はこうした実情に鑑みてなされたものであり、
フレーム信号の周期に応じて断線検出時間を最適に自動
設定できるとともに、一層容易にかつトラブルが発生す
ることなくその設定を行うことができる直列制御装置の
断線検出時間設定装置を提供することをその目的として
いる。

〔課題を解決するための手段および作用〕

そこでこの発明では、複数のノードとメインコントロ
ーラとを信号線を介して直列接続することにより、メイ
ンコントローラから前記複数ノードに与える所定のデー
タフレーム信号を前記信号線を介して所定の周期で一方
向伝送するとともに、前記複数ノードはそれぞれ前記デ
ータフレーム信号が所定の断線検出時間以上受信されな
い場合に該ノードの手前で前記信号線の断線があったこ
とを検出するようにした直列制御装置において、前記デ
ータフレーム信号の受信間隔を測定する測定手段と、前
記測定手段の測定結果に基づき前記断線検出時間を可変
設定する断線検出時間設定手段とを前記ノードに具える
ようにしている。

かかる構成の直列制御装置では、各ノードに対してデ
ータフレーム信号がメインコントローラから一定の周期
で伝送されてくる。

そこでノードはデータフレーム信号を前回受信してか
らつぎのフレーム信号を受信するまでの受信間隔を測定
する。そして測定した受信間隔に基づき最適な断線検出
時間が自動的に可変設定される。

また、本発明では同様の直列制御装置において、前記
データフレーム信号の受信間隔を測定する測定手段と、
前記測定手段の測定値を複数個連続して取り込み、これ
ら複数の測定値のうち最多数回測定された値、あるい
は、複数の測定値のすべてが一致した場合にその値を選
択する選択手段と、前記選択手段の前回の選択結果と今
回の選択結果を比較し、小さい方を選択する比較手段
と、この比較手段の比較出力に基づき前記断線検出時間
を可変設定する断線検出時間設定手段とを前記ノードに
具えるようにしている。

すなわち、かかる構成によればデータフレーム信号の
抜けが集中して発生して、ある時期にデータフレーム信
号の本来の周期よりも大きい時間が選択されるようなこ
とがあっても、前回選択されたデータフレーム信号の本
来の周期に応じて断線検出時間が設定される。

〔実施例〕

以下、図面を参照して本発明に係る直列制御装置の断
線検出時間設定装置の実施例について説明する。

第１図に本発明に係る直列制御装置の断線検出時間設
定装置の一実施例を示す。なお、実施例では直列制御装
置として先の第６図（ａ）に示した構成のものを前提と
している。第１図はこの直列制御装置の各ノード21〜23
の当断線検出時間設定装置40に相当する部分の構成をブ
ロック図で示したものである。

同図に示すようにこの断線検出時間設定装置40は、前
段のノードもしくはメインコントローラ10から伝送され
る前記フレーム信号を入力して、この入力信号の先頭を
示す前記同期コードを所定の論理構造をもって検出し、
該検出時点において後述する１ビット長時間だけ論理
“1"レベルの同期コード検出信号Ａを出力する同期コー
ド検出回路41と、この同期コード検出回路41から出力さ
れる上記同期コード検出信号Ａの立ち下がりを捕らえた
時点において１ビット長時間だけ論理“1"レベルのクリ
ア信号Ｂを出力する遅延回路42と、クロック信号のパル
ス数をカウントするとともに、上記クリア信号Ｂが入力
される毎にカウント値がクリアされるサンプルタイム検
出用カウンタ43と、上記同期コード検出信号Ａが入力さ
れた際に上記サンプルタイム検出用カウンタ43のカウン
ト値を順次ラッチして、前回のフレーム信号を受信して
からつぎのフレーム信号を受信するまでの時間を５回連
続して測定するラッチ回路44〜48と、ラッチ回路44〜48
で５回連続して測定された時間に基づきフレーム信号の
サンプルタイム（ノード側からみたフレーム信号の周期
を意味し、本来はメインコントローラ10から出力される
フレーム信号の伝送周期と一致する）を判定する判定回
路49と、この判定回路49で判定したサンプルタイムをラ
ッチするサンプルタイムラッチ回路50と、このサンプル
タイムラッチ回路50でラッチされたサンプルタイムに基
づき信号線30の断線を検出するための断線検出時間を設
定する断線検出時間設定回路51と、上記クロック信号の
パルス数をカウントするとともに、上記同期コード検出
信号Ａが入力される毎にカウント値をクリアして、前回
のフレーム信号を受信してからつぎのフレーム信号を受
信するまでの時間を測定する断線検出用カウンタ52と、
上記断線検出時間設定回路51で設定された断線検出時間
と上記断線検出用カウンタ52で測定された時間を逐次比
較し、測定時間が断線検出時間以上になった場合にノー
ドの手前の信号線30で断線が発生したことを示す断線検
出信号を出力する比較回路53とから構成されている。

かかる構成において第２図に示すように所定の伝送周
期Ts毎に規則正しくフレーム信号FLが同期コード検出回
路41に入力された場合を想定する。この場合同期コード
検出回路41では、フレーム信号FLの同期コードを時刻t
1、この時刻t1から上記周期Ts経過後の時刻t3,この時刻
t3から上記周期Ts経過後の時刻t5においてそれぞれ検出
し、各時刻において１ビット長時間だけ断線コード検出
信号Ａを出力する。一方、遅延回路42では、上記時刻t
1、t3およびt5から１ビット長時間だけ経過した各時刻t
2、t4およびt6において断線コード検出信号Ａの立ち下
がりを捕らえて１ビット長時間だけクリア信号Ｂを出力
する。しかして、ラッチ回路44〜48ではクリア信号Ｂに
よってクリアされる直前のサンプルタイム検出用カウン
タ43のカウント値、つまり時間Ts、Ts、Ts…が各時刻t
1、t3、t5…においてそれぞれラッチされる。判定回路4
9にはラッチ回路44〜48でラッチされた５回分の測定時
間が入力され、これら入力測定時間に基づきノードのサ
ンプルタイムを判定する処理が実行される。この処理は
たとえば以下のような態様で行うことが考えられる。

１）５回分の測定時間の内最多数回測定された時間をサ
ンプルタイムとして決定する。

２）また、５回分の測定時間がすべて同一となった場合
のみ、その測定時間をサンプルタイムとして決定する。

すなわち、第２図の場合には１）については最多数回
（５回）測定された時間Tsがサンプルタイムとして決定
され、２）についても５回の測定時間がすべて同一（T
s）となるので、測定時間Tsがサンプルタイムとして決
定される。

したがって、サンプルタイムラッチ回路50では測定時
間Tsをラッチし、断線検出時間設定回路51ではラッチ出
力Tsに所定の定数（例えば４）を乗算する処理を実行
し、この乗算値4Tsを断線検出時間として設定する。

したがって、やがて断線検出用カウンタ52から4Tsよ
りも小さい測定時間が出力（前回のフレーム信号FLが入
力されてからつぎのフレーム信号FLが入力されるまでの
時間が4Tよりも小さい場合）されている間は、比較回路
53では断線検出信号が出力されない。が、やがて断線検
出用カウンタ52から4Ts以上の測定時間が出力された場
合には、断線があったものとして断線検出信号が比較回
路53から出力される。しかして、図示していない後段の
回路ではこの断線検出信号の入力に応じて、断線があっ
たことを示す断線信号をつぎのノードに出力するなどの
処理を行う。が、これについては本願の趣旨とは直接関
係ないので詳細な説明は省略する。

ところで、通信エラーなどに起因して第３図に示すよ
うにフレーム信号FL1〜FL6のうちフレーム信号FL2、FL4
間においてフレーム信号FL3の抜けが発生し、５つのフ
レーム信号間のうち１つの信号間を本来の周期Tsとして
時間測定できないことがある。すなわち、この場合５つ
のラッチ回路のうち４つのラッチ回路44、45、47および
48において周期Tsを測定することができるが、ラッチ回
路46ではフレーム信号抜けのため周期Tsとは異なる時間
Ts′（周期Tsの２倍）を測定することになる。

しかし、こうしたフレーム信号抜けが発生したとして
も判定回路49において上記１）の処理が実行されること
によりカウント値Ts′が除去されて、多数回（４回）の
測定時間として周期Tsがサンプルタイムとして決定され
る。

以下同様にして断線検出時間設定回路51において断線
検出時間4Tsが設定され、前回のフレーム信号が入力さ
れてから4Ts以上経過したとしても次のフレーム信号が
入力されない場合にのみ比較回路53から断線検出信号が
出力されることになる。

ところでまた、第４図に示すようにフレーム信号抜け
が集中して発生することがある。すなわち本来はフレー
ム信号FL1〜FL11が周期Tsごとに受信されるはずにもか
かわらず、通信エラー等に起因して、このうちフレーム
信号FL3、FL5、FL6、FL8およびFL10の抜けが発生して、
フレーム信号間ほとんどを周期Tsとして時間測定できな
い場合である。すなわちこの場合、ラッチ回路44〜48で
は、１つのラッチ回路48において周期Tsを測定すること
ができるものの、他の３つのラッチ回路44、45および47
では周期Tsとは異なる時間Ts′（周期Tsの２倍の時間）
が、またラッチ回路46では時間Ts″（周期Tsの３倍の時
間）が測定されることになる。したがって、判定回路49
において上記１）の処理が実行されると、周期Tsではな
くて多数回（３回）の測定時間Ts′がサンプルタイムと
して決定されることになる。

このため断線検出時間設定回路51において非常に大き
な断線検出時間4Ts′（8Ts）が設定される。したがって
比較回路53では本来の断線検出時間4Tsの倍の断線検出
時間4Ts′以上経過して始めて断線検出信号が出力され
ることになる。これは直列制御装置が適用されるシステ
ムによっては安全性を損なう重大な問題になる。

そこでこうした事態を防止するために第１図の判定回
路49とサンプルタイムラッチ回路50との間に第５図に示
す態様で比較回路54を配設するようにする。この比較回
路54は、判定回路49で今回判定された時間がサンプルタ
イムラッチ回路50で前回ラッチされた時間以下か否かを
判定し、判定回路49で今回判定された時間がサンプルタ
イムラッチ回路50で前回ラッチされた時間以下の場合の
みサンプルタイムラッチ回路50の内容を判定回路49で判
定された時間に更新するように動作する。逆にいえば、
判定回路49で今回判定された時間がサンプルタイムラッ
チ回路50で前回ラッチされた時間よりも大きい場合は、
サンプルタイムラッチ回路50の内容は更新されることな
く、前回ラッチされた時間のままとなる。したがって、
いまサンプルタイムラッチ回路50で前回ラッチされた時
間が周期Tsであり、つぎに第４図に示すように抜けフレ
ーム信号が多くなり、判定回路49の出力が時間Ts′とな
ったとしても、Ts′＞Tsであるから比較回路54は判定回
路49の出力でサンプルタイムラッチ回路50の内容を更新
させないように動作し、サンプルタイムラッチ回路50の
内容Tsが維持される。このため、断線検出時間設定回路
51では依然として正しい断線検出時間4Tsが設定される
ことになり、システムの安全性が保証されることにな
る。

以上説明したように実施例によれば、フレーム信号を
前回受信してからつぎに受信するまでの時間を５回連続
して測定し、これら５回の時間測定結果に基づき断線検
出時間を可変設定するようにしたので、実際のシステム
に応じた最適な断線検出時間を逐次自動的に得ることが
できる。このため従来ハードウエア的に断線検出時間を
設定していた場合に比較して設定の繁雑さ並びに設定ミ
スによるトラブルが除去される。また、ある時期にフレ
ーム信号の抜けが集中して、フレーム信号の本来の周期
よりも大きい時間が５回の時間測定結果から得られるよ
うなことがあったとしても、前回得られた正しい周期に
応じて断線検出時間が可変設定される。

なお、実施例では、フレーム信号を前回受信してから
つぎに受信するまでの時間を５回連続して測定して、こ
れに基づき断線検出時間を設定するようにしているが、
これに限定されることなく、４回以下または６回以上の
測定結果に基づき設定するような実施も当然可能であ
る。

また断線時間設定装置としては第１図、第５図の構成
のものに限定されるものでなく、同等の機能を達成する
ことができるのであればその構成は任意である。

〔発明の効果〕

以上説明したように本発明によればフレーム信号の受
信間隔を測定し、この測定結果に基づき断線検出時間を
可変設定するようにしたので、実際のシステムに応じた
最適な断線検出時間を逐次自動的に得ることができる。
このため従来ハードウエア的に断線検出時間を設定して
いた場合に比較して設定の繁雑さ並びに設定ミスによる
トラブルが除去される。したがって、適用システムの信
頼性、安全性が飛躍的に向上する。

【図面の簡単な説明】

第１図は、本発明に係る直列制御装置の断線検出時間設
定装置の一実施例を示すブロック図、第２図は、第１図
に示す装置にフレーム信号が一定の周期毎に規則正しく
入力された場合の同フレーム信号と第１図に示す同期コ
ード検出回路の出力信号と同図に示す遅延回路の出力信
号のタイムチャート、第３図は、１回のフレーム信号抜
けがあった場合のフレーム信号のタイムチャート、第４
図は、フレーム信号抜けが集中して発生した場合のフレ
ーム信号のタイムチャート、第５図は、第４図に示すよ
うにフレーム信号抜けが集中して発生した場合であって
も最適な断線検出時間を設定することができる装置構成
例を示すブロック図、第６図（ａ）は、この発明が適用
される直列制御装置についてその構成の概要を示すブロ
ック図、同図（ｂ）は、同図（ａ）に示す信号線を伝送
するフレーム信号のフレーム構造を概念的に示す図であ
る。 10……メインコントローラ、21、22、23……ノード、30
……信号線、40……断線検出時間設定装置、41……同期
コード検出回路、42……遅延回路、43……サンプルタイ
ム検出用カウンタ、44〜48……ラッチ回路、49……判定
回路、50……サンプルタイムラッチ回路、51……断線検
出時間設定回路、52……断線検出用カウンタ、53、54…
…比較回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のノードとメインコントローラとを信
   号線を介して直列接続することにより、メインコントロ
   ーラから前記複数ノードに与える所定のデータフレーム
   信号を前記信号線を介して所定の周期で一方向伝送する
   とともに、前記複数ノードはそれぞれ前記データフレー
   ム信号が所定の断線検出時間以上受信されない場合に該
   ノードの手前で前記信号線の断線があったことを検出す
   るようにした直列制御装置において、 前記データフレーム信号の受信間隔を測定する測定手段
   と、 前記測定手段の測定値を複数個連続して取り込み、これ
   ら複数の測定値のうち最多数回測定された値、あるい
   は、複数の測定値のすべてが一致した場合にその値を選
   択する選択手段と、 前記選択手段の前回の選択結果と今回の選択結果を比較
   し、小さい方を選択する比較手段と、 この比較手段の比較出力に基づき前記断線検出時間を可
   変設定する断線検出時間設定手段と を前記ノードに具えるようにした直列制御装置の断線検
   出時間設定装置。