JPH05204492A - システムリセット制御方式 - Google Patents
システムリセット制御方式Info
- Publication number
- JPH05204492A JPH05204492A JP4034532A JP3453292A JPH05204492A JP H05204492 A JPH05204492 A JP H05204492A JP 4034532 A JP4034532 A JP 4034532A JP 3453292 A JP3453292 A JP 3453292A JP H05204492 A JPH05204492 A JP H05204492A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- processing unit
- reset signal
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Retry When Errors Occur (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 複数の異なるタイミングでリセットが必要と
なる処理部を有するシステムにおいて、リセットタイミ
ングを切り分けることができるリセット信号を発生させ
ることにある。 【構成】 中央処理装置１１０と、複数の処理部１２０
ａ〜１２０ｎとを共通バスおよび１本のリセット信号線
１３０によって接続してシステムを構成する。中央処理
装置１１０にはリセットパルスを発生するため、リセッ
トパルス制御手段１４０が備えられている。リセットパ
ルス制御手段１４０は、特定の処理部（例えば１２０
ｂ）を指定するパルスをリセット信号として発生する。
処理部１２０ａ〜１２０ｎには、それぞれリセット条件
判断手段１５０ａ〜１５０ｎと、リセット状況保持手段
１６０ａ〜１６０ｎとを備え、リセット信号線１３０を
介して送られてきたリセット信号が自処理部１２０ｂに
対して送られてきたものであるか否かを判定する。リセ
ット信号が他の処理部を指定したときには、これを保持
しておく。
なる処理部を有するシステムにおいて、リセットタイミ
ングを切り分けることができるリセット信号を発生させ
ることにある。 【構成】 中央処理装置１１０と、複数の処理部１２０
ａ〜１２０ｎとを共通バスおよび１本のリセット信号線
１３０によって接続してシステムを構成する。中央処理
装置１１０にはリセットパルスを発生するため、リセッ
トパルス制御手段１４０が備えられている。リセットパ
ルス制御手段１４０は、特定の処理部（例えば１２０
ｂ）を指定するパルスをリセット信号として発生する。
処理部１２０ａ〜１２０ｎには、それぞれリセット条件
判断手段１５０ａ〜１５０ｎと、リセット状況保持手段
１６０ａ〜１６０ｎとを備え、リセット信号線１３０を
介して送られてきたリセット信号が自処理部１２０ｂに
対して送られてきたものであるか否かを判定する。リセ
ット信号が他の処理部を指定したときには、これを保持
しておく。
Description
【０００１】
【産業上の利用分野】本発明は複数の異なるタイミング
でリセットが必要となる処理システムに関し、特に各処
理部のリセットタイミングを切り分ける方式に関する。
でリセットが必要となる処理システムに関し、特に各処
理部のリセットタイミングを切り分ける方式に関する。
【０００２】
【従来の技術】従来のシステムにおいて、複数の処理部
を異なるタイミングでリセットするためには、処理部の
数だけリセット信号線を持ち、リセットが必要になった
処理部に接続されたリセット信号線にリセット信号をセ
ットすることで、異なるタイミングでのリセットを実現
していた。
を異なるタイミングでリセットするためには、処理部の
数だけリセット信号線を持ち、リセットが必要になった
処理部に接続されたリセット信号線にリセット信号をセ
ットすることで、異なるタイミングでのリセットを実現
していた。
【０００３】
【発明が解決しようとする課題】解決しようとする問題
は、異なるタイミングで各処理部をリセットするために
処理部の数だけのリセット信号線が必要となり、処理部
が多数に分岐すると、信号線が増加し、信号ビンなどを
無駄に使用しなければならなくなる他、各処理部が他の
処理部のリセット状況を把握できないため、各処理部間
で同期などが必要な場合、即時にその判断ができず、上
位の装置に必要処理部の状態を確認しなければならない
など、処理が複雑になるという点である。
は、異なるタイミングで各処理部をリセットするために
処理部の数だけのリセット信号線が必要となり、処理部
が多数に分岐すると、信号線が増加し、信号ビンなどを
無駄に使用しなければならなくなる他、各処理部が他の
処理部のリセット状況を把握できないため、各処理部間
で同期などが必要な場合、即時にその判断ができず、上
位の装置に必要処理部の状態を確認しなければならない
など、処理が複雑になるという点である。
【０００４】
【課題を解決するための手段】本発明は中央処理装置と
複数の処理部との間を共通バスおよび１本のリセット信
号線で接続して構成したシステムにおいて、中央処理装
置では、リセットをかけるためリセットパルス回数，リ
セット信号長あるいはリセットパルス発生時間遅延量な
どにより特定の処理部を選択してリセット信号を送出
し、各処理部ではリセット条件を断定してリセット状況
を保持し、リセットの指定された特定処理部を他の各処
理部でも知ることができるようにしたことを特徴とす
る。
複数の処理部との間を共通バスおよび１本のリセット信
号線で接続して構成したシステムにおいて、中央処理装
置では、リセットをかけるためリセットパルス回数，リ
セット信号長あるいはリセットパルス発生時間遅延量な
どにより特定の処理部を選択してリセット信号を送出
し、各処理部ではリセット条件を断定してリセット状況
を保持し、リセットの指定された特定処理部を他の各処
理部でも知ることができるようにしたことを特徴とす
る。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１，図３および図５は、それぞれ本発明によるシ
ステムリセット制御方式の第１〜第３の実施例を示すブ
ロック図である。１１０，２１０，３１０はそれぞれ中
央処理装置、１２０ａ〜１２０ｎ、２２０ａ〜２２０
ｎ、３２０ａ〜３２０ｎはそれぞれ処理部、１３０，２
３０，３３０はそれぞれリセット信号線、１４０はリセ
ットパルス制御手段、１５０ａ〜１５０ｎ，２５０ａ〜
２５０ｎ，３５０ａ〜３５０ｎはそれぞれリセット条件
判断手段、１６０ａ〜１６０ｎ，２６０ａ〜２６０ｎ，
３６０ａ〜３６０ｎはそれぞれリセット状況保持手段、
２７０はリセット信号長制御手段、３８０はリセット部
選択開始パルス発生回路、３９０はリセット信号発生制
御手段である。
る。図１，図３および図５は、それぞれ本発明によるシ
ステムリセット制御方式の第１〜第３の実施例を示すブ
ロック図である。１１０，２１０，３１０はそれぞれ中
央処理装置、１２０ａ〜１２０ｎ、２２０ａ〜２２０
ｎ、３２０ａ〜３２０ｎはそれぞれ処理部、１３０，２
３０，３３０はそれぞれリセット信号線、１４０はリセ
ットパルス制御手段、１５０ａ〜１５０ｎ，２５０ａ〜
２５０ｎ，３５０ａ〜３５０ｎはそれぞれリセット条件
判断手段、１６０ａ〜１６０ｎ，２６０ａ〜２６０ｎ，
３６０ａ〜３６０ｎはそれぞれリセット状況保持手段、
２７０はリセット信号長制御手段、３８０はリセット部
選択開始パルス発生回路、３９０はリセット信号発生制
御手段である。
【０００６】まず、図１を参照して、リセットパルス制
御手段１４０を備えた中央処理装置１１０が処理部１２
０ｂに対してのみリセットを行う場合について説明す
る。各処理部１２０ａ〜１２０ｎをリセットするために
必要なリセット信号の連続パルス数は、処理部１２０ａ
に対して１回、処理部１２０ｂに対して２回、処理部１
２０ｃに対して３回・・・のように定められているとす
る。処理部１２０ｂをリセットするために、リセットパ
ルス制御手段１４０は２回の連続パルスを発生する。図
２は、リセットパルス制御手段１４０により発生した２
回の連続パルスを示す説明図である。この連続パルスは
リセット信号線３０を介して各処理部１２０ａ〜１２０
ｎの内部のリセット条件判断手段１５０ａ〜１５０ｎに
送られる。各リセット条件判断手段１５０ａ〜１５０ｎ
は自らのリセット条件に一致した回数の連続パルスを受
信すると、処理部自身にリセットをかける。
御手段１４０を備えた中央処理装置１１０が処理部１２
０ｂに対してのみリセットを行う場合について説明す
る。各処理部１２０ａ〜１２０ｎをリセットするために
必要なリセット信号の連続パルス数は、処理部１２０ａ
に対して１回、処理部１２０ｂに対して２回、処理部１
２０ｃに対して３回・・・のように定められているとす
る。処理部１２０ｂをリセットするために、リセットパ
ルス制御手段１４０は２回の連続パルスを発生する。図
２は、リセットパルス制御手段１４０により発生した２
回の連続パルスを示す説明図である。この連続パルスは
リセット信号線３０を介して各処理部１２０ａ〜１２０
ｎの内部のリセット条件判断手段１５０ａ〜１５０ｎに
送られる。各リセット条件判断手段１５０ａ〜１５０ｎ
は自らのリセット条件に一致した回数の連続パルスを受
信すると、処理部自身にリセットをかける。
【０００７】図１では、リセット条件判断手段１５０ｂ
が、条件の一致を検出して、処理部１２０ｂにリセット
をかける。他のリセット条件手段１５０ａ、１５０ｃ〜
１５０ｎは，処理部１２０ｂに対するリセットを認識
し、リセット状況保持手段１６０ａ、１６０ｃ〜１６０
ｎに処理部１２０ｂがリセットされた旨を保持する。処
理部１２０ａはリセット状況保持手段１６０ａの内容を
見ることにより、処理部１２０ｂがリセットされたこと
を知ることができる。したがって、処理部１２０ｂに対
して、正しい動作を継続することもできる。
が、条件の一致を検出して、処理部１２０ｂにリセット
をかける。他のリセット条件手段１５０ａ、１５０ｃ〜
１５０ｎは，処理部１２０ｂに対するリセットを認識
し、リセット状況保持手段１６０ａ、１６０ｃ〜１６０
ｎに処理部１２０ｂがリセットされた旨を保持する。処
理部１２０ａはリセット状況保持手段１６０ａの内容を
見ることにより、処理部１２０ｂがリセットされたこと
を知ることができる。したがって、処理部１２０ｂに対
して、正しい動作を継続することもできる。
【０００８】次に、図３を参照して、リセット信号長制
御手段２７０を備えた中央処理装置２１０が処理部２２
０ｂに対してのみリセットを行う場合について説明す
る。各処理部２２０ｂ〜２２０ｎをリセットするために
必要なリセット信号長は、処理部２２０ａを１ｔとする
と、処理部２２０ｂに対して２ｔ，処理部２２０ｃに対
して３ｔ，処理部２２０ｄに対して４ｔ・・・のように
定められている。処理部２２０ｂをリセットするため
に、リセット信号長制御手段２７０は２ｔのリセット信
号を発生する。図４は、リセット信号長制御手段２７０
により発生した２ｔのリセット信号を示す説明図であ
る。このリセット信号はリセット信号線２３０を介して
各処理部２２０ａ〜２２０ｎの内部のリセット条件判断
手段２５０ａ〜２５０ｎに送られる。各リセット条件判
断手段２５０ａ〜２５０ｎは自らのリセット条件に一致
したリセット信号長を受信すると、その処理部にリセッ
トをかける。
御手段２７０を備えた中央処理装置２１０が処理部２２
０ｂに対してのみリセットを行う場合について説明す
る。各処理部２２０ｂ〜２２０ｎをリセットするために
必要なリセット信号長は、処理部２２０ａを１ｔとする
と、処理部２２０ｂに対して２ｔ，処理部２２０ｃに対
して３ｔ，処理部２２０ｄに対して４ｔ・・・のように
定められている。処理部２２０ｂをリセットするため
に、リセット信号長制御手段２７０は２ｔのリセット信
号を発生する。図４は、リセット信号長制御手段２７０
により発生した２ｔのリセット信号を示す説明図であ
る。このリセット信号はリセット信号線２３０を介して
各処理部２２０ａ〜２２０ｎの内部のリセット条件判断
手段２５０ａ〜２５０ｎに送られる。各リセット条件判
断手段２５０ａ〜２５０ｎは自らのリセット条件に一致
したリセット信号長を受信すると、その処理部にリセッ
トをかける。
【０００９】この場合、リセット条件判断手段２５０ｂ
が条件の一致を検出して、処理部２２０ｂにリセットを
かける。他のリセット条件手段２５０ａ，２５０ｃ〜２
５０ｎは、処理部２２０ｂに対するリセットを認識し、
リセット状況保持手段２６０ａ，２６０ｃ〜２６０ｎに
処理部２２０ｂがリセットされた旨の情報を保持する。
処理部２２０ａはリセット状況保持手段２６０ａを見る
ことで、処理部２２０ｂがリセットされたことを知るこ
とができるので、処理部２２０ｂに対して、正しい動作
を継続することもできる。
が条件の一致を検出して、処理部２２０ｂにリセットを
かける。他のリセット条件手段２５０ａ，２５０ｃ〜２
５０ｎは、処理部２２０ｂに対するリセットを認識し、
リセット状況保持手段２６０ａ，２６０ｃ〜２６０ｎに
処理部２２０ｂがリセットされた旨の情報を保持する。
処理部２２０ａはリセット状況保持手段２６０ａを見る
ことで、処理部２２０ｂがリセットされたことを知るこ
とができるので、処理部２２０ｂに対して、正しい動作
を継続することもできる。
【００１０】続いて、図５を参照して、リセット部選択
開始パルス発生回路３８０を備えた中央処理装置３１０
が処理部３２０ｂに対してのみリセットを行う場合につ
いて説明する。各処理部３２０ａ〜３２０ｎをリセット
するために必要な選択開始パルス発生から、リセット信
号発生までの時間間隔は、処理部３２０ａを１ｔとする
と、処理部３２０ｂに対して２ｔ，処理部３２０ｃに対
して３ｔ，処理部３２０ｄに対して４ｔのように定めら
れている。処理部３２ｂをリセットするために、リセッ
ト信号発生制御手段３９０はリセット部選択開始パルス
発生回路８０からパルスが発生されてから、２ｔ後にリ
セット信号を発生する。図６は、リセット信号発生制御
手段３０により発生した２ｔのリセット信号を示す説明
図である。この選択開始パルスとリセット信号とはリセ
ット信号線３３０を介して各処理部３２０ａ〜３２０ｎ
の内部のリセット条件判断手段３５０ａ〜３５０ｎに送
られる。各リセット条件判断手段３５０ａ〜３５０ｎ
は、自らのリセット条件に一致した時間間隔でリセット
信号を受信すると、その処理部３２０ａ〜３２０ｎにリ
セットをかける。
開始パルス発生回路３８０を備えた中央処理装置３１０
が処理部３２０ｂに対してのみリセットを行う場合につ
いて説明する。各処理部３２０ａ〜３２０ｎをリセット
するために必要な選択開始パルス発生から、リセット信
号発生までの時間間隔は、処理部３２０ａを１ｔとする
と、処理部３２０ｂに対して２ｔ，処理部３２０ｃに対
して３ｔ，処理部３２０ｄに対して４ｔのように定めら
れている。処理部３２ｂをリセットするために、リセッ
ト信号発生制御手段３９０はリセット部選択開始パルス
発生回路８０からパルスが発生されてから、２ｔ後にリ
セット信号を発生する。図６は、リセット信号発生制御
手段３０により発生した２ｔのリセット信号を示す説明
図である。この選択開始パルスとリセット信号とはリセ
ット信号線３３０を介して各処理部３２０ａ〜３２０ｎ
の内部のリセット条件判断手段３５０ａ〜３５０ｎに送
られる。各リセット条件判断手段３５０ａ〜３５０ｎ
は、自らのリセット条件に一致した時間間隔でリセット
信号を受信すると、その処理部３２０ａ〜３２０ｎにリ
セットをかける。
【００１１】この場合、リセット条件判断手段３５０ｂ
が条件の一致を検出して、処理部３２０ｂにリセットを
かける。他のリセット条件手段３５０ａ，３５０ｃ〜３
５０ｎは、処理部３２０ｂに対するリセットを認識し、
リセット状況保持手段３６０ａ，３６０ｃ〜３６０ｎに
処理部３２０ｂがリセットされた旨の情報を保持する。
処理部３２０ａはリセット状況保持手段３６０ａを見る
ことで、処理部３２０ｂがリセットされたことを知るこ
とができるので、処理部３２０ｂに対して、正しい動作
を継続することもできる。
が条件の一致を検出して、処理部３２０ｂにリセットを
かける。他のリセット条件手段３５０ａ，３５０ｃ〜３
５０ｎは、処理部３２０ｂに対するリセットを認識し、
リセット状況保持手段３６０ａ，３６０ｃ〜３６０ｎに
処理部３２０ｂがリセットされた旨の情報を保持する。
処理部３２０ａはリセット状況保持手段３６０ａを見る
ことで、処理部３２０ｂがリセットされたことを知るこ
とができるので、処理部３２０ｂに対して、正しい動作
を継続することもできる。
【００１２】
【発明の効果】以上説明したように本発明は、複数の異
なるタイミングでのリセットが必要となる処理部を有す
るシステムにおいて、一本のリセット信号線でリセット
信号の出力タイミングを変えることにより、リセット信
号線を増加させることなく複数の処理部を別々にリセッ
トすることができる利点がある。さらに、各処理部で他
の処理部のリセット状況を把握することができるように
なるため、各処理部間で処理のやりとりを行う際、不整
合を生じることなく動作できるという利点がある。
なるタイミングでのリセットが必要となる処理部を有す
るシステムにおいて、一本のリセット信号線でリセット
信号の出力タイミングを変えることにより、リセット信
号線を増加させることなく複数の処理部を別々にリセッ
トすることができる利点がある。さらに、各処理部で他
の処理部のリセット状況を把握することができるように
なるため、各処理部間で処理のやりとりを行う際、不整
合を生じることなく動作できるという利点がある。
【図１】本発明によるシステムリセット制御方式の第１
の実施例を示すブロック図である。
の実施例を示すブロック図である。
【図２】図１に示すリセットパルス制御手段により発生
した２回の連続パルスを示す説明図である。
した２回の連続パルスを示す説明図である。
【図３】本発明によるシステムリセット制御方式の第２
の実施例を示すブロック図である。
の実施例を示すブロック図である。
【図４】図３に示すリセット信号長制御手段により発生
した２ｔのパルス幅を有するリセット信号を示す説明図
である。
した２ｔのパルス幅を有するリセット信号を示す説明図
である。
【図５】本発明によるシステムリセット制御方式の第３
の実施例を示すブロック図である。
の実施例を示すブロック図である。
【図６】図５に示すリセット信号発生制御手段により発
生した２ｔの遅延量を有するリセット信号を示す説明図
である。
生した２ｔの遅延量を有するリセット信号を示す説明図
である。
１１０，２１０，３１０ 中央処理装置 １２０ａ〜１２０ｎ，２２０ａ〜２２０ｎ，３２０ａ〜
３２０ｎ 処理部 １３０，２３０，３３０ リセット信号線 １４０ リセットパルス制御装置 １５０ａ〜１５０ｎ，２５０ａ〜２５０ｎ，３５０ａ〜
３５０ｎリセット条件判断手段 １６０ａ〜１６０ｎ，２６０ａ〜２６０ｎ，３６０ａ〜
３６０ｎリセット状況保持手段 ２７０ リセット信号長制御手段 ３８０ リセット部選択開始パルス発生回路 ３９０ リセット信号発生制御回路
３２０ｎ 処理部 １３０，２３０，３３０ リセット信号線 １４０ リセットパルス制御装置 １５０ａ〜１５０ｎ，２５０ａ〜２５０ｎ，３５０ａ〜
３５０ｎリセット条件判断手段 １６０ａ〜１６０ｎ，２６０ａ〜２６０ｎ，３６０ａ〜
３６０ｎリセット状況保持手段 ２７０ リセット信号長制御手段 ３８０ リセット部選択開始パルス発生回路 ３９０ リセット信号発生制御回路
Claims (6)
- 【請求項１】 中央処理装置と複数の処理部とを備え、
前記中央処理装置と前記複数の処理部との間を共通バス
および１本のリセット信号線によって相互に接続して構
成したシステムリセット制御方式。 - 【請求項２】 前記中央処理装置は、 前記複数の処理部のうちで特定の処理部を指定し、前記
特定の処理部にリセットをかけるための特定のリセット
信号を発生させるためのリセット手段を備え、かつ、前
記複数の処理部のそれぞれは前記リセット手段から送出
された前記リセット信号により自処理部をリセットする
か否かを判断し、リセットする処理部を切り分けるとと
もに他の処理部のリセット状況を把握するためのリセッ
ト条件判断手段と、 前記他の処理部のリセット状況を保持するためのリセッ
ト状況保持手段とを備えた請求項１記載のシステムリセ
ット制御方式。 - 【請求項３】 前記リセット手段は、 前記リセット信号を単数個あるいは複数個の連続したパ
ルス信号として発生さるためのリセットパルス制御手段
であり、かつ、前記リセット条件判断手段は前記連続し
たパルスの回数により自処理部のリセット信号であるか
あるいは他のどの処理部のリセット信号であるかを判断
するための手段であるように構成した請求項２記載のシ
ステムリセット制御方式。 - 【請求項４】 前記リセット手段は、 前記リセット信号を数種類の既定時間幅のパルス信号の
ひとつとして発生させるためのリセット信号長制御手段
であり、 かつ，前記リセット条件判断手段は前記既定時間幅によ
り自処理部のリセット信号であるかあるいは他のどの処
理部のリセット信号であるかを判断するための手段であ
るように構成した請求項２記載のシステムリセット制御
方式。 - 【請求項５】 前記リセット手段は前記リセット信号を
基準位相を有する選択開始パルスの発生から数種類の既
定時間遅延量を有するパルス信号のひとつの発生までの
時間として定義して発生させるためのリセット信号発生
手段であり、 かつ，前記リセット条件判断手段は前記既定時間遅延量
により自処理部のリセット信号であるかあるいは他のど
の処理部のリセット信号であるかを判断するための手段
であるように構成した請求項２記載のシステムリセット
制御方式。 - 【請求項６】 前記リセット信号発生手段は前記基準位
相を有する選択開始パルスを発生させるためのリセット
部選択開始パルス発生回路と、 前記既定時間遅延量を有するパルス信号のひとつを発生
させるためのリセット信号発生制御手段とから成る請求
項５記載のシステムリセット制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034532A JP2797814B2 (ja) | 1992-01-24 | 1992-01-24 | システムリセット制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034532A JP2797814B2 (ja) | 1992-01-24 | 1992-01-24 | システムリセット制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05204492A true JPH05204492A (ja) | 1993-08-13 |
| JP2797814B2 JP2797814B2 (ja) | 1998-09-17 |
Family
ID=12416887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034532A Expired - Lifetime JP2797814B2 (ja) | 1992-01-24 | 1992-01-24 | システムリセット制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797814B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021317A (ja) * | 2006-07-12 | 2008-01-31 | Samsung Electronics Co Ltd | 複数のインターフェースを有するメモリカード、そのリセット制御方法及びリセット制御システム |
| US8783576B2 (en) | 2006-07-12 | 2014-07-22 | Samsung Electronics Co., Ltd. | Memory card having multiple interfaces and reset control method thereof |
| CN111596747A (zh) * | 2020-05-21 | 2020-08-28 | 深圳市信锐网科技术有限公司 | 一种部件复位方法、装置、设备及可读存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241665A (ja) * | 1988-03-24 | 1989-09-26 | Takaoka Electric Mfg Co Ltd | マルチプロセッサ・システムのリセット方式 |
| JPH03163615A (ja) * | 1989-11-21 | 1991-07-15 | Ricoh Co Ltd | 計算機システム |
-
1992
- 1992-01-24 JP JP4034532A patent/JP2797814B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241665A (ja) * | 1988-03-24 | 1989-09-26 | Takaoka Electric Mfg Co Ltd | マルチプロセッサ・システムのリセット方式 |
| JPH03163615A (ja) * | 1989-11-21 | 1991-07-15 | Ricoh Co Ltd | 計算機システム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021317A (ja) * | 2006-07-12 | 2008-01-31 | Samsung Electronics Co Ltd | 複数のインターフェースを有するメモリカード、そのリセット制御方法及びリセット制御システム |
| US8783576B2 (en) | 2006-07-12 | 2014-07-22 | Samsung Electronics Co., Ltd. | Memory card having multiple interfaces and reset control method thereof |
| CN111596747A (zh) * | 2020-05-21 | 2020-08-28 | 深圳市信锐网科技术有限公司 | 一种部件复位方法、装置、设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797814B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050254491A1 (en) | System for and method of providing a header and a trailer in data packets | |
| EP0144953A2 (en) | Method of detecting recovery from fault in a data transmission system which effects loopback control | |
| RU98100294A (ru) | Синхронизация передачи данных в двусторонней линии связи | |
| JPH05204492A (ja) | システムリセット制御方式 | |
| US5901191A (en) | Baud rate mixing transmission system | |
| JP2524371B2 (ja) | 予備回線監視回路 | |
| US6034955A (en) | Single line interface system and method thereof | |
| JPS60187570A (ja) | 紙ジヤム検知回路 | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JP3048504B2 (ja) | 信号検出回路及びフレーム同期回路 | |
| JPH1041930A (ja) | 同期信号処理装置 | |
| JPH0235592A (ja) | 自火報システム | |
| JP2579675B2 (ja) | 火災感知器 | |
| JPH01309448A (ja) | 光通信における通信制御方法 | |
| JPH11252060A (ja) | 論理データ・同期クロック間位相判定方法とその装置 | |
| JPH02103898A (ja) | ランプの断芯検出装置 | |
| JPH0630080A (ja) | 故障検出回路 | |
| JPH08125627A (ja) | 選択系監視システム | |
| JPS63110839A (ja) | 遅延素子自動選択方式 | |
| EP0187679A2 (en) | Data transmission terminal | |
| JPS58153445A (ja) | 伝送符号形式検出機構 | |
| JPH03201638A (ja) | 直列制御装置における断線検出時間設定装置 | |
| JPH04177935A (ja) | 信号選択方式 | |
| JPS645498B2 (ja) | ||
| JPH0260259A (ja) | 情報伝達装置 |